JP2017168736A - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP2017168736A
JP2017168736A JP2016054223A JP2016054223A JP2017168736A JP 2017168736 A JP2017168736 A JP 2017168736A JP 2016054223 A JP2016054223 A JP 2016054223A JP 2016054223 A JP2016054223 A JP 2016054223A JP 2017168736 A JP2017168736 A JP 2017168736A
Authority
JP
Japan
Prior art keywords
wafer
resin
film layer
back surface
separation groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016054223A
Other languages
English (en)
Inventor
秀輝 小清水
Hideki Koshimizu
秀輝 小清水
侑里香 荒谷
Yurika Araya
侑里香 荒谷
哲一 杉谷
Tetsukazu Sugitani
哲一 杉谷
隆志 灰本
Takashi Haimoto
隆志 灰本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2016054223A priority Critical patent/JP2017168736A/ja
Priority to TW106105320A priority patent/TWI721106B/zh
Priority to KR1020170029565A priority patent/KR20170108838A/ko
Priority to US15/456,800 priority patent/US10312144B2/en
Priority to DE102017105503.7A priority patent/DE102017105503B4/de
Priority to CN201710156871.6A priority patent/CN107204286B/zh
Publication of JP2017168736A publication Critical patent/JP2017168736A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Laser Beam Processing (AREA)

Abstract

【課題】先ダイシングで分割した半導体デバイスの裏面に、生産性を悪化させることなく、ダイボンド用樹脂を敷設するウエーハの加工方法を提供する。
【解決手段】複数のデバイスが分割予定ラインによって区画され表面に形成されたウエーハＷの加工方法であって、分割予定ラインに沿って、デバイスの仕上がり厚みに相当する深さの分離溝を形成する工程と、表面に保護部材２３を配設し、裏面を薄化して分離溝を表出させ個々のデバイスに分割する分割工程と、裏面に液状樹脂タンク５５から液状樹脂を霧状にして塗布して形成した薄膜層に紫外線照射手段１００により外的刺激を付与することにより固化させるステップを少なくとも２回以上繰り返して、ダイボンド用樹脂層６０を個々のデバイスの裏面に所望の厚みで敷設する工程と、デバイスをウエーハから分離する工程を含む。
【選択図】図４

Description

本発明は、ダイボンド用樹脂を裏面に備えた複数のデバイスを形成するウエーハの加工方法に関する。
ＩＣ、ＬＳＩ等に使用される半導体デバイスの製造プロセスにおいては、複数のデバイスが分割予定ラインによって区画され表面に形成されたウエーハが、個々のデバイスに分割されることで、半導体デバイスが形成される。そして、該半導体デバイスがパッケージングされることにより、携帯電話、パソコン等の電気機器に利用されている。
分割された半導体デバイスは、リードフレーム（金属製基板）等にボンディング（接着）されるが、該半導体デバイスの裏面に対してリードフレームに接着するためのボンディング剤を敷設する方法として、個々のデバイスに分割する前のウエーハの裏面に、該ウエーハと略同じ大きさのＤＡＦ（ダイ アタッチ フィルム：ダイシングテープとボンディング剤としての機能を持ち合わせたフィルム）を貼着し、ウエーハの表面側からダイシングによってウエーハを個々のデバイスに分割すると共に、個々のデバイスに対応してボンディング剤を切断し、分割した個々のデバイスを該ウエーハから分離して取り出すことで、裏面にボンディング剤が敷設された半導体デバイスを得ることが知られている（例えば、特許文献１を参照）。
上記したようなボンディング剤の敷設方法を採用する場合は、ウエーハを所望の厚さになるように裏面側から研削（薄化）を行い、研削後の裏面に対して該ＤＡＦを貼着した上で表面側からダイシングし、個々のデバイスに分割することを前提とする。
しかし、表面側から切削ブレードを用いて仕上がり厚みに相当する深さの分離溝を設けるダンシングを行い、その後、裏面を研削することで個々のデバイスに分割する、いわゆる先ダイシングと呼ばれる技術を採用する場合、裏面研削の完了と同時に、ウエーハが個々のデバイスに分割されてしまうため、上記のような方法を採用することは困難である。そこで、先ダイシングを採用した場合のデバイスの裏面にボンディング剤となる、例えば、ダイボンド用樹脂を敷設する場合は、個々のデバイスに分割した後、ウエーハから個々の半導体デバイスを取り出す前に、ウエーハの裏面全体にダイボンド用の樹脂フィルムを貼着し、ウエーハの表面の分離溝側からレーザー光線を照射するなどして、該フィルムを該半導体デバイスに対応させて分割することが試みられている（例えば、特許文献２を参照）。なお、分割予定ラインに沿って、デバイスの仕上がり厚さに相当する深さの分離溝を形成する方法としては、上記切削ブレードに限らず、エッチング等により形成することも可能である（例えば、特許文献３を参照）。
特開２０００−１８２９９５号公報 特開２００２−１１８０８１号公報 特開２００６−２９４９１３号公報
上記した先ダイシングを採用した場合のダイボンド用樹脂を敷設する方法では、半導体デバイスの分割とは別に、裏面に貼着されたダイボンド用の樹脂フィルムの切断が必要になり、比較的複雑な工程となるという問題が生じる。また、ダイシング後に実行される裏面研削を終えて個々の半導体デバイスに分割された後のウエーハの分割予定ラインは、裏面研削時の研削グラインダーから加わる負荷により、分割前の分割予定ラインに対してその幅や位置が変化し直線性が損なわれる等の可能性があり、当該分割予定ラインに沿って物理的な加工手段、例えば切削ブレードにより直線状に加工を施し分割することが困難になる虞もある。特にデバイスが小さい場合（例えば、２ｍｍ角以下のデバイス）は、分割されるデバイスの数が多くなって、分割予定ラインに沿って物理的な加工を施すことがより困難となり、生産性が悪化するという問題がある。
本発明は、上記事実に鑑みてなされたものであり、その主たる技術的課題は、いわゆる先ダイシングを採用する場合のウエーハから分離されるデバイスの裏面に対して、生産性を悪化させることなく、個々のデバイスに対してダイボンド用樹脂を敷設するウエーハの加工方法を提供することにある。
上記主たる技術課題を解決するため、本発明によれば、複数のデバイスが分割予定ラインによって区画され表面に形成されたウエーハの加工方法であって、分割予定ラインに沿って、デバイスの仕上がり厚みに相当する分離溝を形成する分離溝形成工程と、ウエーハの表面に保護部材を配設し、ウエーハを薄化して分離溝をウエーハの裏面に表出させ、ウエーハを個々のデバイスに分割する分割工程と、該ウエーハの裏面に対して液状のダイボンド用樹脂を塗布して固化させることにより、ダイボンド用樹脂を個々のデバイスの裏面に所望の厚みで敷設するダイボンド用樹脂敷設工程と、裏面に該ダイボンド用樹脂が敷設された該デバイスをウエーハから分離する分離工程と、を含み、該ダイボンド用樹脂敷設工程は、液状の該ダイボンド用樹脂を霧状にしてウエーハの裏面に塗布して薄膜層を形成する薄膜層形成ステップと、該薄膜層に外的刺激を付与することにより該薄膜層を固化させる外的刺激付与ステップとを含み、該薄膜層形成ステップと、外的刺激付与ステップとを交互に、且つ少なくとも２回以上繰り返して該ダイボンド用樹脂を所望の厚みに形成するウエーハの加工方法が提供される。
該分離溝形成工程では、切削ブレードを分割予定ラインに沿って切り込むことによって、ウエットエッチング又はドライエッチングによって、レーザー光線を分割予定ラインに沿って照射することによって、のいずれかにより、デバイスの仕上がり厚みに相当する深さを備えた分離溝を形成することができる。
該分割工程は、ウエーハの裏面を研削して薄化し該分離溝をウエーハの裏面に表出させることが好ましい。
該ダイボンド用樹脂敷設工程の後、該ダイボンド用樹脂が敷設されたウエーハの裏面に粘着テープを貼着すると共に、該ウエーハを収容する開口を有するフレームで該粘着テープを介してウエーハを支持し、該ウエーハの表面から保護部材を除去する移し替え工程を実施し、該移し替え工程の実施後、該粘着テープからデバイスをピックアップして該分離工程を実施することが好ましい。
該薄膜層形成ステップは、該ウエーハの裏面を露出させて回転可能なテーブルに保持する保持ステップと、該テーブルを回転させ、液状の該ダイボンド用樹脂を霧状にして該ウエーハの裏面に塗布することが好ましい。
該薄膜層形成ステップにより塗布されるダイボンド用樹脂が紫外線硬化型樹脂であり、付与される外的刺激を紫外線の照射とするか、または、該ダイボンド用樹脂が熱硬化型樹脂であり、付与される外的刺激を加熱とすることができる。また、該薄膜層の厚みは、３〜７μｍであり、該ダイボンド用樹脂の所望の厚みは３０〜５０μｍであることが好ましい。
本発明によるウエーハの加工方法は、分割予定ラインに沿って、デバイスの仕上がり厚みに相当する分離溝を形成する分離溝形成工程と、ウエーハの表面に保護部材を配設し、ウエーハを薄化して分離溝をウエーハの裏面に表出させ、ウエーハを個々のデバイスに分割する分割工程と、該ウエーハの裏面に対して液状のダイボンド用樹脂を塗布して固化させることにより、ダイボンド用樹脂を個々のデバイスの裏面に所望の厚みで敷設するダイボンド用樹脂敷設工程と、裏面に該ダイボンド用樹脂が敷設された該デバイスをウエーハから分離する分離工程と、を含み、該ダイボンド用樹脂敷設工程は、液状の該ダイボンド用樹脂を霧状にしてウエーハの裏面に塗布して薄膜層を形成する薄膜層形成ステップと、該薄膜層に外的刺激を付与することにより該薄膜層を固化させる外的刺激付与ステップとを含み、該薄膜層形成ステップと、外的刺激付与ステップとを交互に、且つ少なくとも２回以上繰り返して該ダイボンド用樹脂を所望の厚みに形成することにより、ダイボンド用の樹脂が液状状態で分割された個々のデバイスの裏面に塗布することが可能となり、個々のデバイスに対応して敷設される。よって、先ダイシングにより個々のデバイスを得る場合であっても、別途レーザー光線を照射してＤＡＦをデバイスに対応して分割する等の工程を必要とせず、生産性が向上する。
本発明によるウエーハの加工方法における分離溝形成工程を実行するための切削装置の一部を示す斜視図、およびウエーハのＡ−Ａ断面図。 本発明によるウエーハの加工方法における保護部材を装着する工程を示す図。 本発明のウエーハの加工方法においてウエーハの裏面を研削してデバイスを分割する分割工程を示す図。 本発明のウエーハの加工方法の樹脂敷設工程において液状のダイボンド用樹脂を塗布する工程、および液状のダイボンド用樹脂に紫外線を照射する工程を示す図。 本発明のウエーハ加工方法の移し替え工程において、保護部材を剥離する工程を示す図。 本発明のウエーハ加工方法において、デバイスをウエーハから分離する分離工程を示す図。
以下、本発明によるウエーハの加工方法の好適な実施形態について、添付図面を参照して詳細に説明する。
図１には、本実施形態において被加工物となる半導体ウエーハＷの表面側に形成された分割予定ラインに沿って、該デバイスの仕上がり厚みに相当する分離溝を形成する分離溝形成工程が実行される状態が示されている。
図１（ａ）に示すように、上記分離溝形成工程は、スピンドルユニット１０を備えた切削装置（装置全体の図示は省略）により実行される。該スピンドルユニット１０は、回転スピンドル１２の先端部に固定された切削ブレード１３を保持するスピンドルハウジング１１を備えている。所定の厚さ（例えば、７００μｍ）で形成された加工前の該半導体ウエーハＷの表面２０ａ側は、分割予定ラインにより複数の領域に区画されており、当該区画された各領域にデバイス２１が形成されている。回転スピンドル１２と共に高速回転させられた切削ブレード１３を、切削装置の保持テーブル（図示省略）に裏面側２０ｂ側が吸引保持された半導体ウエーハＷに対して下降させて切り込ませ、該保持テーブルと切削ブレード１３を加工送り方向に相対移動させることで、図１（ａ）のＡ−Ａ断面図として示す図１（ｂ）に示されるように、分割予定ラインに沿った該デバイスの仕上がり厚み（例えば、５０μｍ）に相当する深さで、所定の溝幅（例えば、３０μｍ）の分離溝２２を形成する。なお、図１（ｂ）は、説明の都合上分離溝２２を強調して記載したものであり、実際の寸法に従ったものではない。
該切削装置は、切削ブレード１３の切削方向に沿った加工送り方向、半導体ウエーハＷと並行で該加工送り方向と直交する割り出し送り方向、切削ブレード１３を半導体ウエーハＷに向けて上下動させる切り出し方向、いずれに対しても予め記憶されたプログラムに従って制御可能に構成されており、半導体ウエーハＷ上の分割予定ライン上のすべてに上記と同様な分離溝２２が形成され、該分離溝形成工程が終了すると、切削装置の保持テーブルから半導体ウエーハＷが取り出される。なお、上記分離溝２２は、デバイスの仕上がり厚みに相当する深さに設定されるが、必ずしもデバイスの仕上がり厚みと厳密に一致している必要はなく、後述する研削装置により研削され、所望の仕上がり厚みに研削加工された際に、結果として個々のデバイスに分割される深さであればよく、該所望の仕上がり厚みよりも若干深く設定してもよい。
図２（ａ）に示すように、該分離溝形成工程が終了したら、取り出された半導体ウエーハＷの表面２０ａ側に対して、デバイス２１を保護するための保護部材である保護テープ２３を貼着し（保護部材貼着ステップ）、該保護部材貼着ステップにより得られた該半導体ウエーハＷ（図２（ｂ）を参照）を、個々のデバイスに分割する分割工程に移行する。
図３に基づいて、分割工程について説明する。図３（ａ）に示すように、保護テープ２３が貼着された半導体ウエーハＷは、研削装置（全体の説明は省略する）に備えられたチャックテーブル３０上に該保護テープ２３側を位置付け固定される。チャックテーブル３０は、図示しないモータにより回転可能に構成され、その上面部が微細な通気孔を有するポーラスセラミックスによって形成されており、図示しない吸引手段に連通されている。このように構成されたチャックテーブル３０は、図示しない吸引手段を作動することにより、該チャックテーブル３０の上面である保持面に載置された半導体ウエーハＷを吸引保持する。
研削装置のチャックテーブル３０の上方には、図示しないサーボモータにより駆動される回転スピンドル３１が備えられており、チャックテーブル３０の中心に対して偏心した位置に設定された回転スピンドル３１の下端には、マウンター３２が形成されている。マウンター３２には、チャックテーブル３０上に吸引保持された半導体ウエーハＷを研削するための研削砥石を備えた研削ホイール３３がボルトにより強固に固定されている。該研削装置は、上記回転スピンドル３１とマウンター３２と研削ホイール３３と図示しないサーボモータにより構成された研削ユニットを上下方向である研削送り方向に移動するための研削送り手段を備えている。
上記研削送り手段により、チャックテーブル３０上に吸引保持された半導体ウエーハＷに対して研削ホイール３３の研削砥石が圧接させられる。この際、チャックテーブル３０は３００ｒｐｍ、研削ホイール３３は６０００ｒｐｍの回転速度で駆動され、下方に向けて１μｍ／秒の速度で研削送りされる。図示しない接触式又は非接触式の厚み測定ゲージで半導体ウエーハＷの厚みを測定しながら、半導体ウエーハＷを所望の仕上がり厚み（５０μｍ）まで研削すると、図３（ｂ）に示されるように、上記した分離溝形成工程にて形成していた分離溝２２が裏面側に表出し、結果として、半導体ウエーハＷが、個々のデバイス２１に分割される。このようにして個々のデバイス２１に分割されると、個々のデバイス２１の表面に該表面を保護する保護部材である保護テープ２３が配設された状態となり、本発明の分割工程が終了する。
図４に基づいて、本発明に従い実行されるダイボンド用樹脂敷設工程について説明する。図４（ａ）に示すように、上記した分割工程にて研削された該半導体ウエーハＷの裏面側を上面にして、ダイボンド用樹脂敷設装置（装置全体の図示は省略）の保持テーブル４０に保護テープ２３側を保持させる。当該保持テーブル４０も、上記チャックテーブル３０と同様の構成を有しており、図示しない吸引手段により吸引保持されると共に、図示しないサーボモータにより回転可能に構成されている。
半導体ウエーハＷを保持テーブル４０に保持した後、ダイボンド用樹脂敷設装置の保持テーブル４０近傍に設置される塗布ユニット５０により薄膜層形成ステップが実行される。当該塗布ユニット５０は、保持テーブル４０上に保持された半導体ウエーハＷの上方に、その先端部５１ａが位置付けられるように延びる塗布ノズル５１と、後述する液状のダイボンド用樹脂と高圧エアーとを混合して塗布ノズル５１側に供給する混合ユニット５２と、該塗布ユニット５０の塗布ノズル５１を半導体ウエーハＷの上面に沿って平行に揺動させる（図中矢印を参照）図示しないエアーモータを備えた揺動ユニット５３と、混合ユニット５２に高圧エアーを供給する高圧エアータンク５４と、混合ユニット５２に液状のダイボンド用樹脂を供給する液状樹脂タンク５５により構成されている。
該高圧エアータンク５４には、図示しないエアポンプとリリーフバルブが備えられ、作動中は該タンク内が常に一定の圧力（例えば、０．３ＭＰａ）になるように制御されており、必要に応じて混合ユニット５２に向けて高圧エアーを供給可能に構成されている。また、液状樹脂タンク５５には、定常では液状状態を維持し、外的刺激を与えることにより固化し、ボンディング剤として機能するダイボンド用の樹脂が充填されており、内蔵されたポンプにより一定圧力で混合ユニット５２に向けて供給可能に構成されている。本実施形態におけるダイボンド用樹脂としては、紫外線を照射することにより固化する紫外線硬化型樹脂を採用し、当該紫外線硬化型樹脂としては、例えば、Ｈｏｎｇｈｏｗ Ｓｐｅｃｉａｌｔｙ Ｃｈｅｍｉｃａｌｓ Ｉｎｃ．製の商品名「ＨＰ２０ＶＬ」又は「ＳＴ２０ＶＬ」を採用できる。なお、他に外的刺激として所定の熱を付加（加熱）することにより固化する銀充てんエポキシ樹脂、例えば、Ａｂｌｅｓｔｉｋ Ｌａｂｏｒａｔｏｒｉｅｓ製の商品名「Ａｂｌｅｂｏｎｄ ８２００ｃ」等も使用可能である。
混合ユニット５２内には、上記高圧エアーが通過する図示しないくびれ部が設けられており、当該くびれ部に対して直交する方向から上記液状樹脂が細管により供給可能な、いわゆるベンチュリ構造が備えられている。塗布ノズル５１の先端部５１ａから該液状樹脂を噴霧する場合は、高圧エアータンク５４から高圧エアーを、該液状樹脂タンク５５から液状樹脂を供給し、混合ユニット５２内の該くびれ部を高圧エアーが通過する際に、ベンチュリ効果により細管から液状樹脂が吸い出されると共に微粒化され、塗布ノズル５１の先端部５１ａから半導体ウエーハＷの裏面に向けて霧状に噴射可能に構成されている。なお、当該混合ユニット５２の構造はこれに限定されない。一般的によく知られた塗装用具として用いられるエアーブラシ等の構成をそのまま適用することも可能である。
上記塗布ノズル５１から半導体ウエーハＷの裏面に向けて該液状樹脂を噴霧する薄膜層形成ステップについてさらに説明する。半導体ウエーハＷが保持テーブル４０上に保持されると、上記塗布ユニット５０がスタンバイ状態にセットされる。この際、塗布ノズル５１の先端部５１ａは、半導体ウエーハＷの上方に位置しない近傍にセットされる。これは、噴霧開始時に大きい粒径の液状樹脂が半導体ウエーハＷ上に滴下されないようにするためである。該塗布ノズル５１から液状のダイボンド用樹脂を噴霧させる場合、まず保持テーブル４０が、例えば５００ｒｐｍの速度で回転を開始する。次に高圧エアー５４から高圧エアーの供給を開始し、その後、液状樹脂タンク５５から液状樹脂の供給を開始する。そして、塗布ノズル５１の先端部５１ａが半導体ウエーハＷの上方にない状態で、先端部５１ａからの噴霧が開始された後に、揺動ユニット５３の駆動が開始される。つまり、半導体ウエーハＷが上記速度で回転しながら、その上を、該揺動ユニット５３により駆動される塗布ノズル５１の先端部５１ａが往復動させられる。そして、揺動ユニット５３により、塗布ノズル５１が設定回数だけ（例えば５往復）往復動したならば、塗布ノズル５１の先端部５１ａが半導体ウエーハＷ上にないスタンバイ状態に戻され、液状樹脂の供給、高圧エアーの供給が停止され、保持テーブル４０の回転も停止し、薄膜層形成ステップが完了する。なお、一度に大量に噴霧することなく、上記したように一回の塗布処理を５往復に限定することで、液状のダイボンド用樹脂の薄膜層が３〜７μｍで形成されるようにしている。
該薄膜層形成ステップが完了した後、図４（ｂ）に示すように、液状の該ダイボンド用樹脂が塗布された面に対して、外的刺激を付与する手段としての紫外線照射手段１００により紫外線を照射し（外的刺激付与ステップ）、該半導体ウエーハＷの個々のデバイス２１の裏面に、固化されたダイボンド用樹脂層６０を得ることができる。
本発明では、上記した薄膜層形成ステップに続けて、外的刺激付与ステップを実行し、これを少なくとも２回以上繰り返す。すなわち、液状のダイボンド用樹脂を霧状に塗布し３〜７μｍの薄膜層を形成した後、一旦紫外線を照射して、塗布されたダイボンド用樹脂を固化させる。その後、該薄膜層形成ステップと外的刺激付与ステップとを再び実行する。このように、薄膜層形成ステップと外的刺激付与ステップとを２回以上繰り返し実行することによって、予め設定された所望の厚み（例えば３０〜５０μｍ）のダイボンド用樹脂層を得る。以上でダイボンド用樹脂敷設工程が終了する。なお、液状のダイボンド用樹脂として熱硬化型樹脂を採用した場合は、外的刺激付与ステップとして上記紫外線の照射に替え、電気ヒータ等による加熱を実行して該液状のダイボンド用樹脂を固化し、個々のデバイス２１の裏面に、該ダイボンド用樹脂層６０を得る。
上記のように、半導体ウエーハＷの裏面上にダイボンド用の樹脂を液状で且つ霧状で塗布し、固化させる工程を２回以上繰り返し実行することで所望の厚さのダイボンド用樹脂層を得るような構成を採用することにより、個々のデバイス間に存在している分離溝形成工程にて形成された３０μｍ幅の分離溝幅内に液状のダイボンド用樹脂を流入させることなく、デバイス２１の裏面のみに留めること、すなわち先ダイシングによる個々のデバイスに分割した後にダイボンド用樹脂を個々のデバイスに対応させて分割する工程が必要のない状態で該ダイボンド用の樹脂層を敷設することが可能となる。
上記したダイボンド用樹脂敷設工程が終了した後、移し替え工程を実施する。上記したように、該ダイボンド用樹脂敷設工程が終了した半導体ウエーハＷは、分離溝２２にダイボンド用樹脂が侵入しておらず、個々のデバイス２１は、保護テープ２３のみにより連結されている状態である。ここで、当該半導体ウエーハＷを、上記樹脂敷設装置の保持テーブル４０から取り外し、図５に示すように、環状のフレームＦの内側開口部を覆うように外周部が装着された伸縮性に優れた粘着テープＴの表面に、半導体デバイスＷの裏面、すなわち上記ダイボンド用樹脂層６０が形成された面を貼着し、表面側を保護すべく貼着されていた保護テープ２３を剥離し、移し替え工程が終了する。
上記移し替え工程が終了すると、裏面に該樹脂が敷設された該デバイスをウエーハから分離する分離工程を実施する。該分離工程は、図６にその一部を示す分離装置７０にて実施されるものであり、該分離装置７０は、フレーム保持部材７１と、その上面部に環状フレームＦを載置して上記環状のフレームＦを保持するクランプ７２と、該クランプ７２により保持された環状のフレームＦに装着された半導体ウエーハＷを拡張するための少なくとも上方が開口した円筒形状からなる拡張ドラム７３とを備えている。フレーム保持部材７１は、拡張ドラム７３を囲むように設置された複数のエアシリンダ７２３ａと、エアシリンダ７２３ａから延びるピストンロッド７２３ｂとから構成される支持手段７２３により昇降可能に支持されている。
該拡張ドラム７３は、環状のフレームＦの内径よりも小さく、環状のフレームＦのフレームＦに装着された粘着テープＴに貼着される半導体ウエーハＷの外径よりも大きく設定されている。ここで、図６に示すように、分離装置７０は、フレーム保持部材７１と、拡張ドラム７３の上面部が略同一の高さになる位置（点線で示す）と、支持手段７２３の作用によりフレーム保持部材７１が下降させられ、拡張ドラム７３の上端部が、フレーム保持部材７１の上端部よりも高くなる位置（実線で示す）とすることができる。
上記フレーム保持部材７１を下降させて、拡張ドラム７３の上端を、点線で示す位置から、実線で示すフレーム保持部材７１よりも高い位置となるように相対的に変化させると、環状のフレームＦに装着された粘着テープＴは拡張ドラム７３の上端縁に押されて拡張させられる。この結果、粘着テープＴに貼着されている半導体ウエーハＷには放射状に引張力が作用するため、予め分離溝２２に沿って分割されている個々のデバイス２１同士の間隔が広げられる。そして、個々のデバイス２１同士の間隔が広げられた状態で、ピックアップコレット７４を作動させてすでに分割されているデバイス２１を吸着し、粘着テープＴから剥離してピックアップし、図示しないトレー、又はリードフレームにデバイス２１を接着するダイボンディング工程に搬送する。以上により、分離工程が終了し、本発明によるウエーハの加工方法が完了する。なお、上記した薄膜層形成ステップにおいて霧状に塗布したダイボンド用樹脂が、先に形成された分離溝に僅かに侵入する場合があるが、上記した分離工程において粘着テープＴを拡張することで個々のデバイスに分離することが可能であり、別途切削手段等を用意して分割する必要に及ばない。
上記した保護部材配設工程の一部を構成する分離溝形成工程では、分離溝を形成するために、回転スピンドルの先端部に設けられた切削ブレードを回転させて半導体ウエーハの表面に圧接して加工することにより形成する例を示したが、分離溝を形成する方法は、これに限定されず、種々の方法を取ることが可能である。例えば、特許文献３に示されているような、プラズマによりガスをイオン化・ラジカル化してエッチングする反応性イオンエッチング等のドライエッチング、あるいは、ウエーハの材料に応じて選択される種々の液体を用いるウエットエッチングを採用することが可能である。また、他の方法としては、ウエーハの表面に対して吸収性を有する波長のレーザー光線を用いたレーザー加工を採用することもできる。
上記したように、ダイボンド用樹脂敷設工程で実施されるダイボンド用樹脂を塗布する際、液状のダイボンド用樹脂を半導体ウエーハ裏面側に噴射するが、その際の高圧エアーの圧力、液状樹脂タンクからの供給量、あるいは混合ユニットにおける混合割合は、噴霧した液状樹脂の粒径が細かく、時間当たりの噴霧量が少ない方が好ましい。粒径が大きすぎたり、時間当たりの噴霧量が多すぎたりすると、塗布された液状樹脂が裏面から表出した分離溝内に進入し埋めてしまい、上記した従来技術と同様に別途分割する工程が必要になるおそれがある。よって、時間当りの液状樹脂の供給量や、噴霧の粒径などに影響のある高圧エアーの圧力の条件は、該分離溝の溝幅、液状樹脂の粘度等を考慮して、液状樹脂が該分離溝に入り込まない程度の条件を選択すればよい。
１０：スピンドルユニット
１１：スピンドルハウジング
１２：回転スピンドル
１３：切削ブレード
２１：デバイス
２２：分離溝
２３：保護テープ（保護部材）
３０：チャックテーブル
３３：研削ホイール
５０：塗布ユニット
５１：塗布ノズル
５２：混合ユニット
５３：揺動ユニット
５４：高圧エアータンク
５５：液体樹脂タンク
６０：ダイボンド用樹脂層
７０：分離装置
７１：フレーム保持部材
７２：クランプ
７３：拡張ドラム
７２０：支持手段

Claims (9)

  1. 複数のデバイスが分割予定ラインによって区画され表面に形成されたウエーハの加工方法であって、
    分割予定ラインに沿って、デバイスの仕上がり厚みに相当する分離溝を形成する分離溝形成工程と、
    ウエーハの表面に保護部材を配設し、ウエーハを薄化して分離溝をウエーハの裏面に表出させ、ウエーハを個々のデバイスに分割する分割工程と、
    該ウエーハの裏面に対して液状のダイボンド用樹脂を塗布して固化させることにより、ダイボンド用樹脂を個々のデバイスの裏面に所望の厚みで敷設するダイボンド用樹脂敷設工程と、
    裏面に該ダイボンド用樹脂が敷設された該デバイスをウエーハから分離する分離工程と、
    を含み、
    該ダイボンド用樹脂敷設工程は、液状の該ダイボンド用樹脂を霧状にしてウエーハの裏面に塗布して薄膜層を形成する薄膜層形成ステップと、該薄膜層に外的刺激を付与することにより該薄膜層を固化させる外的刺激付与ステップとを含み、該薄膜層形成ステップと、外的刺激付与ステップとを交互に、且つ少なくとも２回以上繰り返して該ダイボンド用樹脂を所望の厚みに形成するウエーハの加工方法。
  2. 該分離溝形成工程は、切削ブレードを分割予定ラインに沿って切り込み、該デバイスの仕上がり厚みに相当する深さの分離溝を形成する請求項１に記載のウエーハの加工方法。
  3. 該分離溝形成工程は、ウエットエッチング、又はドライエッチングによって分割予定ラインに該デバイスの仕上がり厚みに相当する深さの分離溝を形成する請求項１に記載のウエーハの加工方法。
  4. 該分離溝形成工程は、レーザー光線を分割予定ラインに沿って照射して該デバイスの仕上がり厚みに相当する深さの分離溝を形成する請求項１に記載のウエーハの加工方法。
  5. 該分割工程は、ウエーハの裏面を研削して薄化し該分離溝をウエーハの裏面に表出させる請求項１ないし４のいずれかに記載のウエーハの加工方法。
  6. 該ダイボンド用樹脂敷設工程の後、該ダイボンド用樹脂が敷設されたウエーハの裏面に粘着テープを貼着すると共に、該ウエーハを収容する開口を有するフレームで該粘着テープを介してウエーハを支持し、該ウエーハの表面から保護部材を除去する移し替え工程を実施し、
    該移し替え工程の実施後、該粘着テープからデバイスをピックアップして該分離工程を実施する、請求項１ないし５のいずれかに記載のウエーハの加工方法。
  7. 該薄膜層形成ステップは、
    該ウエーハの裏面を露出させて回転可能なテーブルに保持し、該テーブルを回転させ、液状の該ダイボンド用樹脂を霧状にして該ウエーハの裏面に塗布する請求項１ないし６のいずれかに記載のウエーハの加工方法。
  8. 薄膜層形成ステップにより塗布されるダイボンド用樹脂が紫外線硬化型樹脂であり、付与される外的刺激が紫外線の照射であるか、または、該ダイボンド用樹脂が熱硬化型樹脂であり、付与される外的刺激が加熱である請求項１ないし７のいずれかに記載のウエーハの加工方法。
  9. 該薄膜層形成ステップで形成される該薄膜層の厚みは、３〜７μｍであり、該ダイボンド用樹脂の所望の厚みは３０〜５０μｍである請求項１ないし８のいずれかに記載されたウエーハの加工方法。
JP2016054223A 2016-03-17 2016-03-17 ウエーハの加工方法 Pending JP2017168736A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016054223A JP2017168736A (ja) 2016-03-17 2016-03-17 ウエーハの加工方法
TW106105320A TWI721106B (zh) 2016-03-17 2017-02-17 晶圓之加工方法
KR1020170029565A KR20170108838A (ko) 2016-03-17 2017-03-08 웨이퍼의 가공 방법
US15/456,800 US10312144B2 (en) 2016-03-17 2017-03-13 Method of dividing a wafer by back grinding
DE102017105503.7A DE102017105503B4 (de) 2016-03-17 2017-03-15 Waferbearbeitungsverfahren
CN201710156871.6A CN107204286B (zh) 2016-03-17 2017-03-16 晶片的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016054223A JP2017168736A (ja) 2016-03-17 2016-03-17 ウエーハの加工方法

Publications (1)

Publication Number Publication Date
JP2017168736A true JP2017168736A (ja) 2017-09-21

Family

ID=59751761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016054223A Pending JP2017168736A (ja) 2016-03-17 2016-03-17 ウエーハの加工方法

Country Status (6)

Country Link
US (1) US10312144B2 (ja)
JP (1) JP2017168736A (ja)
KR (1) KR20170108838A (ja)
CN (1) CN107204286B (ja)
DE (1) DE102017105503B4 (ja)
TW (1) TWI721106B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6352824B2 (ja) * 2015-01-23 2018-07-04 東芝メモリ株式会社 基板処理装置、制御プログラムおよび制御方法
KR102408524B1 (ko) * 2017-09-19 2022-06-14 삼성디스플레이 주식회사 표시 장치의 제조 장치 및 표시 장치의 제조 방법
JP7045843B2 (ja) * 2017-12-12 2022-04-01 株式会社ディスコ 被加工物の分割方法
CN109909623A (zh) * 2017-12-12 2019-06-21 中芯国际集成电路制造(北京)有限公司 用于晶圆的切割方法
US10685863B2 (en) * 2018-04-27 2020-06-16 Semiconductor Components Industries, Llc Wafer thinning systems and related methods
KR20210141155A (ko) 2020-05-15 2021-11-23 삼성전자주식회사 기판 디본딩 장치
US11552040B2 (en) * 2020-07-21 2023-01-10 Western Digital Technologies, Inc. Package process, DAF replacement
TWI783395B (zh) * 2021-03-03 2022-11-11 華泰電子股份有限公司 晶圓薄化方法
CN114669452B (zh) * 2022-03-26 2023-06-06 宁波芯健半导体有限公司 一种超薄芯片背胶涂覆方法、涂覆装置及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005050914A (ja) * 2003-07-30 2005-02-24 Sharp Corp 半導体装置の製造方法
JP2011233711A (ja) * 2010-04-27 2011-11-17 Toshiba Corp 半導体装置の製造方法
JP2012164739A (ja) * 2011-02-04 2012-08-30 Toshiba Corp 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000182995A (ja) 1998-12-14 2000-06-30 Mitsumi Electric Co Ltd 半導体装置の製造方法
JP4109823B2 (ja) 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP2005129607A (ja) * 2003-10-22 2005-05-19 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2006196701A (ja) * 2005-01-13 2006-07-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2006294913A (ja) 2005-04-12 2006-10-26 Disco Abrasive Syst Ltd ウェーハの分割方法
JP4942313B2 (ja) * 2005-07-07 2012-05-30 株式会社ディスコ ウエーハのレーザー加工方法
JP2008235650A (ja) * 2007-03-22 2008-10-02 Disco Abrasive Syst Ltd デバイスの製造方法
JP2009194135A (ja) * 2008-02-14 2009-08-27 Disco Abrasive Syst Ltd ダイボンディング方法及びダイボンダ
JP6054234B2 (ja) * 2013-04-22 2016-12-27 株式会社ディスコ ウエーハの加工方法
JP2017041574A (ja) * 2015-08-21 2017-02-23 株式会社ディスコ ウエーハの加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005050914A (ja) * 2003-07-30 2005-02-24 Sharp Corp 半導体装置の製造方法
JP2011233711A (ja) * 2010-04-27 2011-11-17 Toshiba Corp 半導体装置の製造方法
JP2012164739A (ja) * 2011-02-04 2012-08-30 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US10312144B2 (en) 2019-06-04
US20170271208A1 (en) 2017-09-21
CN107204286A (zh) 2017-09-26
DE102017105503B4 (de) 2024-01-18
CN107204286B (zh) 2021-11-19
KR20170108838A (ko) 2017-09-27
TW201742130A (zh) 2017-12-01
DE102017105503A1 (de) 2017-09-21
TWI721106B (zh) 2021-03-11

Similar Documents

Publication Publication Date Title
CN106469681B (zh) 晶片的加工方法
JP2017168736A (ja) ウエーハの加工方法
US8513096B2 (en) Wafer dividing method
TWI760532B (zh) 晶圓加工方法
JP6219565B2 (ja) ウエーハの加工方法
JP2017054888A (ja) ウエーハの加工方法
JP6566703B2 (ja) デバイスチップの製造方法
JP5840003B2 (ja) ウエーハの加工方法
JP2017107984A (ja) ウエーハの加工方法
JP2015041687A (ja) ウエーハの加工方法
JP2018198241A (ja) ウェーハの加工方法
JP7084718B2 (ja) 被加工物の加工方法
JP6558541B2 (ja) ウエーハの加工方法
JP7343300B2 (ja) ウエーハの加工方法
JP2021002625A (ja) パッケージデバイスチップの製造方法
KR20150104041A (ko) 가공 방법
JP2021027183A (ja) チップの製造方法
JP2017112269A (ja) ウエーハの加工方法
JP2020061494A (ja) ウェーハの加工方法
JP2017107988A (ja) ウエーハの加工方法
JP2017157679A (ja) パッケージウェーハの製造方法及びパッケージウェーハ
JP2017107986A (ja) ウエーハの加工方法
JP2017107983A (ja) ウエーハの加工方法
KR20230050240A (ko) 디바이스 칩의 제조 방법
KR20230050239A (ko) 디바이스 칩의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191001

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200407