JP2005050914A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005050914A JP2005050914A JP2003203901A JP2003203901A JP2005050914A JP 2005050914 A JP2005050914 A JP 2005050914A JP 2003203901 A JP2003203901 A JP 2003203901A JP 2003203901 A JP2003203901 A JP 2003203901A JP 2005050914 A JP2005050914 A JP 2005050914A
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- semiconductor device
- resin
- hard plate
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
【解決手段】半導体装置が形成されたウエハ1の素子面に、ダイシングによって、後記研磨を行った後の半導体装置の厚さよりも深い溝を複数本形成する。次に、溝を形成したウエハ1の素子面に、スピンナーを用いて、第1樹脂層2になる液状樹脂を塗布し、前記溝を埋める。その後、第1樹脂層2になる液状樹脂によって、ウエハ1に、ダミーのSiウエハやガラスなどからなる硬質板3を貼り付ける。次に、ウエハ1の裏面を、前記溝に埋められた第1樹脂層2の樹脂が現れる状態まで研磨する。
【選択図】 図4
Description
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関するものであり、特に、ウエハを薄型化、個片化して、個片化された半導体装置の裏面にダイボンド用材料を配置する半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
近年、携帯情報機器の小型化、軽量化に伴い、半導体装置の高密度実装が特に必要とされてきている。小型化、軽量化を実現するためには、半導体装置を薄型化することが必須である。
【0003】
しかし、半導体装置が形成されたウエハの裏面を研磨し薄型化した後にダイシングして半導体装置を個片化すると、ウエハ裏面やダイシング断面にチッピングが生じ、後の組み立て工程で半導体装置が割れる原因になるおそれがある。
【0004】
これらの割れの確率を下げる方法として、先ダイシング法が考案されている。この先ダイシング法は、ウエハ裏面を研磨する前にダイシングを行うことによって、研磨後の半導体装置の厚さよりも深い溝をウエハに形成しておき、その後の裏面研磨により半導体装置を個片化するものである。
【0005】
この先ダイシング法では、裏面研磨が完了した時点で半導体装置がすでに個片化されている。このため、これら個片化された半導体装置の裏面にダイボンド用接着フィルムを貼り付け、次いで、半導体装置を接着フィルム面でチップ分割用シートに貼り付け、その後、その接着フィルムを切断する必要がある。
【0006】
【発明が解決しようとする課題】
しかしながら、このような先ダイシング法では、半導体装置が個片化されるまで裏面研磨を行うと、前記のような溝があるため、図34のように個片化された半導体装置14のピッチや切断ラインがずれるおそれがある。また、ダイボンド用接着フィルムを貼り付けた後、半導体装置14をチップ分割用シート6に貼り付ける際に、半導体装置14が個片化されており、かつ、薄いダイボンド用接着フィルムにより固定されているため、前記のピッチや切断ラインがさらにずれるおそれがある。
【0007】
このため、従来は、例えば特開2002−118081号公報に示されるように、ピッチのずれが影響するおそれのない化学的エッチング除去による方法が半導体装置の製造に広く用いられていた。
【0008】
しかしながら、化学的エッチング除去による方法では、溶かされたダイボンド用接着フィルム材が、半導体装置の素子面に形成された電極部を汚染するおそれがあり、これを防ぐ施策が必要になる。
【0009】
本発明はこのような実情に鑑みてなされたものであり、その目的は、半導体装置のピッチや切断ラインがずれるおそれを防止することができ、さらに、半導体装置の素子面に形成された電極部を汚染するおそれを防止することができる半導体装置の製造方法を提供することにある。
【0010】
【課題を解決するための手段】
本発明によれば、半導体装置が形成されたウエハの素子面におけるチップ分割用ラインに沿って、裏面に到達しない深さの溝を複数本形成する工程と、これらの溝とウエハの素子面とを第1樹脂層で覆い、この第1樹脂層を介してウエハを硬質板に貼り付け、次いで第1樹脂層を硬化させる工程と、硬質板に貼り付けられたウエハの裏面を、第1樹脂層が現れるまで研磨する工程と、研磨されたウエハの裏面にダイボンド用の第2樹脂層を形成する工程と、この第2樹脂層の裏面をチップ分割用シートに貼り付ける工程と、硬質板を取り除く工程と、
第1樹脂層を接着シートに転写して取り除くことで、半導体装置を個片化する工程と、個片化された半導体装置の間に存在する前記第1及び第2の樹脂を取り除く工程と、
チップ分割用シートから第2樹脂層とともに半導体装置をピックアップし、ウエハ素子面が上になるように、第2樹脂層を介して半導体装置を回路基板に搭載する工程と、半導体装置の電極と回路基板の外部接続端子に電気的に接続された接続パッドとを金属細線で電気的に接続し、その回路基板の回路面を第3樹脂層で封止する工程とを備えていることを特徴とする半導体装置の製造方法が提供される。
【0011】
このように構成された半導体装置の製造方法によれば、ウエハ裏面を研磨する際やウエハをチップ分割用シートに貼り付ける際に、個片化のための溝が第1樹脂層で覆われているから、半導体装置のピッチや切断ラインがずれることはない。従って、ウエハ裏面やダイシング断面のチッピングが少なく、後の組み立て工程で半導体装置が割れるおそれが少ない。さらに、半導体装置の薄型化、個片化を実現することができ、かつ、ダイボンド用接着剤の裏面への配置が可能となることから、薄型半導体装置パッケージの実現により高密度実装が可能になる。
【0012】
本発明に係る半導体装置の製造方法において、第1樹脂層は、熱により接着性がなくなるか低下するか発泡する樹脂から構成することができる。
【0013】
このように構成すれば、第1樹脂層を接着シートに転写して取り除く工程において、加熱によって第1樹脂層の接着力を減少させて、その取り除きをいっそう容易に行うことができる。
【0014】
第1樹脂層は、紫外線により接着性がなくなるか低下する樹脂フィルム、もしくは紫外線により発泡する樹脂から構成することもできる。
【0015】
このように構成すれば、第1樹脂層を接着シートに転写して取り除く工程において、紫外線の照射によって第1樹脂層の接着力を減少させて、その取り除きをいっそう容易に行うことができる。
【0016】
本発明に係る半導体装置の製造方法において、第1樹脂層が、熱可塑性樹脂フィルムからなり、ウエハの素子面に形成された前記溝が、同樹脂フィルムの樹脂で充填されているように構成することもできる。
【0017】
このように構成すれば、前記溝とウエハの素子面とを第1樹脂層で覆う際に、スピンナーによる液状樹脂の塗布に代えることができる。
【0018】
本発明に係る半導体装置の製造方法は、第1樹脂層が、熱硬化性樹脂からなり、第1樹脂層と硬質板との間に、熱により接着性がなくなるか低下するか発泡する樹脂からなる剥離シートを、その反応面が第1樹脂層の表側の面に対向するように介在させる工程と、第1樹脂層を接着シートに転写して取り除く前記工程に先立って、加熱により、硬質板および剥離シートを取り除く工程とをさらに備えているのが好ましい。
【0019】
このように構成された半導体装置の製造方法によれば、加熱によって剥離シートの接着力を減少させることができるので、第1樹脂層を接着シートに転写して取り除く前記工程に先立って、硬質板および剥離シートを容易に取り除くことができる。
【0020】
本発明に係る半導体装置の製造方法は、第1樹脂層が、熱硬化性樹脂からなり、第1樹脂層と硬質板との間に、熱により発泡する樹脂からなる剥離シートを、その発泡面が硬質板に対向するように介在させる工程と、硬質板を取り除く前記工程の後に、加熱により、剥離シートおよび第1樹脂層を接着シートに転写して取り除く工程とをさらに備えているのが好ましい。
【0021】
このように構成された半導体装置の製造方法によれば、加熱によって剥離シートの接着力を減少させることができるので、硬質板を取り除く前記工程の後に、剥離シートおよび第1樹脂層を接着シートに転写して容易に取り除くことができる。
【0022】
本発明に係る半導体装置の製造方法は、第1樹脂層が、熱硬化性樹脂からなり、硬質板が、レーザ光を透過させる性質を有し、第1樹脂層と硬質板との間に、熱により接着性がなくなるか低下するか発泡する樹脂からなる剥離シートを、その反応面が第1樹脂の表側の面に対向するように介在させる工程をさらに備え、硬質板を取り除く前記工程が、レーザ光による局所的加熱により行われ、第1樹脂層を接着シートに転写して取り除く前記工程が、剥離シートを含めて行われるように構成されているのが好ましい。
【0023】
このように構成された半導体装置の製造方法によれば、硬質板を透過したレーザ光による局所的加熱によって剥離シートの接着力を減少させることができるので、硬質板および剥離シートを容易に取り除くことができる。
【0024】
本発明に係る半導体装置の製造方法は、第1樹脂層が、熱硬化性樹脂からなり、硬質板が、紫外線を透過させる性質を有し、第1樹脂層と硬質板との間に、紫外線により接着性がなくなるか低下するか発泡する樹脂からなる剥離シートを、その剥離面が硬質板の表側の面に対向するように介在させる工程をさらに備え、硬質板を取り除く前記工程が、紫外線を照射することにより行われ、第1樹脂層を接着シートに転写して取り除く前記工程が、剥離シートを含めて行われるように構成されているのが好ましい。
【0025】
このように構成された半導体装置の製造方法によれば、硬質板を透過した紫外線の照射によって剥離シートの接着力を減少させることができるので、硬質板および剥離シートを容易に取り除くことができる。
【0026】
本発明に係る半導体装置の製造方法は、硬質板、または硬質板および剥離シートを取り除く前記工程の後に、第1樹脂層で充填された溝に、幅がこれらの溝よりも狭い別の溝を深さがチップ分割用シートに達するまで形成する工程をさらに備え、半導体装置を個片化する前記工程が、第1樹脂層を含めて行われ、個片化された半導体装置どうしの間に存在する第1樹脂層を取り除く前記工程が、第2樹脂層または剥離シートを含めて行われるように構成されているのが好ましい。
【0027】
このように構成された半導体装置の製造方法によれば、前記溝が、前記の別の溝を形成することで第1樹脂層および第2樹脂層を切断して半導体装置を個片化する時まで、第1樹脂層で覆われているから、半導体装置のピッチや切断ラインがずれることはまったくない。
【0028】
【発明の実施の形態】
以下、本発明における3つの実施の形態を添付図面に基づいて説明する。なお、これらによって本発明が限定されるものではない。
【0029】
実施の形態1
図1〜図11はそれぞれ、本発明の実施の形態1に係る半導体装置のある製造工程での構造を示す断面図である。
【0030】
まず、図1に示すように、半導体装置が形成されたウエハ1の素子面に、ダイシングによって、後記研磨を行った後の半導体装置の厚さよりも深い溝を複数本形成する。ただし、これらの溝の形成方法は、ダイシングによるものに限らず、レーザなどによるものでもかまわない。
【0031】
次に、図2に示すように、溝を形成したウエハ1の素子面に、スピンナーを用いて、第1樹脂層2になる液状樹脂を塗布し、前記溝を埋める。
【0032】
その後、図3に示すように、第1樹脂層2になる液状樹脂によって、ウエハ1に、ダミーのSiウエハやガラスなどからなる硬質板3を貼り付ける。この樹脂が熱硬化性を有する場合は、完全硬化する前に貼り付ける。
【0033】
なお、この樹脂の代わりに、熱可塑性を有するフィルム状のものを用いて、前記溝を埋めてもよい。
【0034】
次に、図4に示すように、ウエハ1の裏面を、前記溝に埋められた第1樹脂層2の樹脂が現れる状態まで研磨する。
【0035】
その後、図5に示すように、その研磨面に、第2樹脂層5になるダイボンド用接着剤からなるフィルムを貼り付ける。ここで、第2樹脂層5は、同接着剤からなるフィルムから形成することに限られるわけではなく、これに代えて、スピンナーを用いて液状樹脂を塗布することにより形成してもよい。
【0036】
次に、第1樹脂層2を形成する樹脂として、熱により接着性が低下するか発泡する性質を有するもの、または、紫外線により接着性が低下するか発泡する性質を有するものを使用したときには、図6に示すように、そのような性質を利用して、加熱または紫外線照射により硬質板3を取り除いた後、第2樹脂層5、ウエハ1および第1樹脂層2からなる構造体をチップ分割用シート6に貼り付ける。
【0037】
この工程は、逆に、第2樹脂層5、ウエハ1、第1樹脂層2および硬質板3からなる構造体をチップ分割用シート6に貼り付けた後に硬質板3を取り除くことで行ってもよい。
【0038】
硬質板3を除去する具体例としては、第1樹脂層2を形成する樹脂が熱により接着性が低下するか発泡する性質を有する樹脂であれば、全体を加熱することにより硬質板3を取り除くことができる。また、硬質板3にガラスを用いているときには、硬質板3を透過したレーザ光の照射による局所的加熱によって、硬質板3を取り除くこともできる。
【0039】
さらに他の方法としては、第1樹脂層2を形成する樹脂が紫外線により接着性が低下する性質を有する樹脂であれば、硬質板3にガラスを用い、硬質板3を透過した紫外線を照射することで、硬質板3を取り除くことができる。
【0040】
次に、図7および図8に示すように、第2樹脂層5、ウエハ1および第1樹脂層2からなる構造体をチップ分割用シート6に貼り付けた状態で、第1樹脂層2を接着シート8に転写して取り除く。
【0041】
その後、図8に示すように前記溝に第1樹脂層2の樹脂が残っていれば、図9に示すように、その樹脂とともに第2樹脂層(ダイボンド用接着剤からなる層)5を、ダイシングブレード9を用いたダイシングにより切断する。これらの樹脂および第2樹脂層5の切断は、このようなダイシングのみに限らず、レーザを用いて行ってもよい。
【0042】
前記のように、薄型化、個片化され、裏面に第2樹脂層5が配置された半導体装置(ウエハ1)を、図10に示すように回路基板10にダイボンドする。
【0043】
そして、図11に示すように、この半導体装置の電極パッドと回路基板10の接続パッドとを金属細線11で電気的に接続し、その回路面を第3樹脂層12になるエポキシなどのモールド用樹脂でトランスファーモールドし、薄型の半導体装置パッケージを実現する。
【0044】
ただし、半導体装置パッケージは、その構造がこれに限定されるものではなく、前記製造方法で、薄型化、個片化され、裏面にダイボンド用接着剤層が配置された半導体装置を用いたパッケージであれば、どのような構造のものでもよい。
【0045】
実施の形態2
図12〜図22はそれぞれ、本発明の実施の形態2に係る半導体装置のある製造工程での構造を示す断面図である。
【0046】
まず、図12に示すように、半導体装置が形成されたウエハ1の素子面に、ダイシングによって、後記研磨を行った後の半導体装置の厚さよりも深い溝を複数本形成する。ただし、これらの溝の形成方法は、ダイシングによるものに限らず、レーザなどによるものでもかまわない。
【0047】
次に、図13に示すように、溝を形成したウエハ1の素子面に、スピンナーを用いて、第1樹脂層2になる液状樹脂を塗布し、前記溝を埋める。そして、その樹脂を硬化させる。
【0048】
その後、図14に示すように、ウエハ1および第1樹脂層2からなる構造体に、剥離シート13を介して、ダミーのSiウエハやガラスなどからなる硬質板3を貼り付ける。
【0049】
剥離シート13は、熱により接着性がなくなるか低下するか発泡する樹脂から構成し、その反応面が第1樹脂層2の表側の面に対向するように配置する。
【0050】
次に、図15に示すように、ウエハ1の裏面を、前記溝に埋められた第1樹脂層2の樹脂が現れる状態まで研磨する。
【0051】
その後、図16に示すように、その研磨面に、第2樹脂層5になるダイボンド用接着剤からなるフィルムを貼り付ける。ここで、第2樹脂層5は、同接着剤からなるフィルムから構成することに限られるわけではなく、これに代えて、スピンナーを用いて液状樹脂を塗布することにより形成してもよい。
【0052】
次に、図17に示すように、加熱により剥離シート13の接着力を減少させることにより、剥離シート13とともに硬質板3を取り除いた後、第2樹脂層5、ウエハ1および第1樹脂層2からなる構造体をチップ分割用シート6に貼り付ける。
【0053】
この工程は、逆に、第2樹脂層5、ウエハ1、第1樹脂層2、剥離シート13および硬質板3からなる構造体をチップ分割用シート6に貼り付けた後に剥離シート13および硬質板3を取り除くことで行ってもよい。
【0054】
硬質板3を除去する具体例としては、第1樹脂層2を構成する樹脂が熱により接着性が低下するか発泡する性質を有する樹脂であれば、全体を加熱することにより硬質板3および剥離シート13を取り除くことができる。また、硬質板3にガラスを用いているときには、硬質板3を透過したレーザ光の照射による局所的加熱によって、硬質板3および剥離シート13を取り除くこともできる。
【0055】
さらに他の方法としては、図14の工程で剥離シート13の反応面を硬質板3の側にすれば、図17の工程では硬質板3のみが取り除かれる。このとき、剥離シート13は、最表層に残るが、図18に示す工程で取り除かれる。
【0056】
例えば、紫外線により接着性がなくなるか低下するか発泡する性質を有する樹脂からなる剥離シート13であれば、硬質板3にガラスを用い、硬質板3の側に反応面を対向させ、紫外線を照射することで、硬質板3のみを取り除くことができる。
【0057】
次に、図18および図19に示すように、第2樹脂層5、ウエハ1、第1樹脂層2および剥離シート13からなる構造体をチップ分割用シート6に貼り付けた状態で、第1樹脂層2を接着シート8に転写して取り除く。
【0058】
その後、図19に示すように前記溝に第1樹脂層2の樹脂が残っていれば、図20に示すように、その樹脂とともに第2樹脂層(ダイボンド用接着剤からなる層)5を、ダイシングブレード9を用いたダイシングにより切断する。これらの樹脂および第2樹脂層5の切断は、このようなダイシングのみに限らず、レーザを用いて行ってもよい。
【0059】
前記のように、薄型化、個片化され、裏面に第2樹脂層5が配置された半導体装置(ウエハ1)を、図21に示すように回路基板10にダイボンドする。
【0060】
そして、図22に示すように、この半導体装置の電極パッドと回路基板10の接続パッドとを金属細線11で電気的に接続し、その回路面を第3樹脂層12になるエポキシなどのモールド用樹脂でトランスファーモールドし、薄型の半導体装置パッケージを実現する。
【0061】
ただし、半導体装置パッケージは、その構造がこれに限定されるものではなく、前記製造方法で、薄型化、個片化され、裏面にダイボンド用接着剤層が配置された半導体装置を用いたパッケージであれば、どのような構造のものでもよい。
【0062】
実施の形態3
図23〜図33はそれぞれ、本発明の実施の形態3に係る半導体装置のある製造工程での構造を示す断面図である。
【0063】
まず、図23に示すように、半導体装置が形成されたウエハ1の素子面に、ダイシングによって、後記研磨を行った後の半導体装置の厚さよりも深い溝を複数本形成する。ただし、これらの溝の形成方法は、ダイシングによるものに限らず、レーザなどによるものでもかまわない。
【0064】
次に、図24に示すように、溝を形成したウエハ1の素子面に、スピンナーを用いて、第1樹脂層2になる液状の熱硬化性エポキシ樹脂を塗布し、前記溝を埋める。そして、その樹脂を硬化させる。
【0065】
その後、図27に示すように、第2樹脂層5、ウエハ1および第1樹脂層2からなる構造体を、ダミーのSiウエハやガラスなどからなる硬質板3に、剥離シート13を介して貼り付ける。
【0066】
剥離シート13は、熱により接着性がなくなるか低下するか発泡する樹脂から構成し、その反応面が第1樹脂層2の表側の面に対向するように配置する。
【0067】
次に、図26に示すように、ウエハ1の裏面を、前記溝に埋められた第1樹脂層2の樹脂が現れる状態まで研磨する。
【0068】
その後、図27に示すように、その研磨面に、第2樹脂層5になるダイボンド用接着剤からなるフィルムを貼り付ける。ここで、第2樹脂層5は、同接着剤からなるフィルムから構成することに限られるわけではなく、これに代えて、スピンナーを用いて液状樹脂を塗布することにより形成してもよい。
【0069】
次に、図28に示すように、加熱により剥離シート13の接着力を減少させることにより、剥離シート13とともに硬質板3を取り除いた後、第2樹脂層5、ウエハ1および第1樹脂層2からなる構造体をチップ分割用シート6に貼り付ける。
【0070】
この工程は、逆に、第2樹脂層5、ウエハ1、第1樹脂層2、剥離シート13および硬質板3からなる構造体をチップ分割用シート6に貼り付けた後に剥離シート13および硬質板3を取り除くことで行ってもよい。
【0071】
硬質板3を除去する具体例としては、第1樹脂層2を構成する樹脂が熱により接着性が低下するか発泡する性質を有する樹脂であれば、全体を加熱することにより硬質板3および剥離シート13を取り除くことができる。また、硬質板3にガラスを用いているときには、硬質板3を透過したレーザ光の照射による局所的加熱によって、硬質板3および剥離シート13を取り除くこともできる。
【0072】
その後、図29に示すように、第2樹脂層5、ウエハ1および第1樹脂層2からなる構造体の、第1樹脂層2で覆われた前記溝に、幅がこれらの溝よりも狭い別の溝を深さがチップ分割用シート6に達するまで形成する。この工程は、前記溝を覆った第2樹脂層(ダイボンド用接着剤からなる層)5を、ダイシングブレード9を用いたダイシングにより切断することで行われる。この第2樹脂層5の切断は、このようなダイシングのみに限らず、レーザを用いて行ってもよい。
【0073】
次に、図30に示すように、第1樹脂層2を剥離シート13に転写して取り除く。
【0074】
これにより、図31に示すように、薄型化、個片化され、裏面に第2樹脂層(ダイボンド用接着剤層)5が配置された半導体装置(ウエハ1)を得る。
【0075】
これらを図32に示すように回路基板10にダイボンドする。そして、図33に示すように、半導体装置の電極パッドと回路基板10の接続パッドとを金属細線11で電気的に接続し、その回路面を、第3樹脂層12になるエポキシなどのモールド用樹脂でトランスファーモールドし、薄型の半導体装置パッケージを実現する。
【0076】
ただし、半導体装置パッケージは、その構造がこれに限定されるものではなく、前記製造方法で、薄型化、個片化され、裏面にダイボンド用接着剤層が配置された半導体装置を用いたパッケージであれば、どのような構造のものでもよい。
【0077】
【発明の効果】
本発明の半導体装置の製造方法によれば、ウエハ裏面を研磨する際やウエハをチップ分割用シートに貼り付ける際に、個片化のための溝が第1樹脂層で覆われているから、半導体装置のピッチや切断ラインがずれることはない。従って、ウエハ裏面やダイシング断面のチッピングが少なく、後の組み立て工程で半導体装置が割れるおそれが少ない。さらに、半導体装置の薄型化、個片化を実現することができ、かつ、ダイボンド用接着剤の裏面への配置が可能となることから、薄型半導体装置パッケージの実現により高密度実装が可能になる。
【図面の簡単な説明】
【図1】図1は、本発明の実施の形態1に係る半導体装置のある製造工程での構造を示す断面図である。
【図2】図2は、本発明の実施の形態1に係る半導体装置のある製造工程での構造を示す断面図である。
【図3】図3は、本発明の実施の形態1に係る半導体装置のある製造工程での構造を示す断面図である。
【図4】図4は、本発明の実施の形態1に係る半導体装置のある製造工程での構造を示す断面図である。
【図5】図5は、本発明の実施の形態1に係る半導体装置のある製造工程での構造を示す断面図である。
【図6】図6は、本発明の実施の形態1に係る半導体装置のある製造工程での構造を示す断面図である。
【図7】図7は、本発明の実施の形態1に係る半導体装置のある製造工程での構造を示す断面図である。
【図8】図8は、本発明の実施の形態1に係る半導体装置のある製造工程での構造を示す断面図である。
【図9】図9は、本発明の実施の形態1に係る半導体装置のある製造工程での構造を示す断面図である。
【図10】図10は、本発明の実施の形態1に係る半導体装置のある製造工程での構造を示す断面図である。
【図11】図11は、本発明の実施の形態1に係る半導体装置のある製造工程での構造を示す断面図である。
【図12】図12は、本発明の実施の形態2に係る半導体装置のある製造工程での構造を示す断面図である。
【図13】図13は、本発明の実施の形態2に係る半導体装置のある製造工程での構造を示す断面図である。
【図14】図14は、本発明の実施の形態2に係る半導体装置のある製造工程での構造を示す断面図である。
【図15】図15は、本発明の実施の形態2に係る半導体装置のある製造工程での構造を示す断面図である。
【図16】図16は、本発明の実施の形態2に係る半導体装置のある製造工程での構造を示す断面図である。
【図17】図17は、本発明の実施の形態2に係る半導体装置のある製造工程での構造を示す断面図である。
【図18】図18は、本発明の実施の形態2に係る半導体装置のある製造工程での構造を示す断面図である。
【図19】図19は、本発明の実施の形態2に係る半導体装置のある製造工程での構造を示す断面図である。
【図20】図20は、本発明の実施の形態2に係る半導体装置のある製造工程での構造を示す断面図である。
【図21】図21は、本発明の実施の形態2に係る半導体装置のある製造工程での構造を示す断面図である。
【図22】図22は、本発明の実施の形態2に係る半導体装置のある製造工程での構造を示す断面図である。
【図23】図23は、本発明の実施の形態3に係る半導体装置のある製造工程での構造を示す断面図である。
【図24】図24は、本発明の実施の形態3に係る半導体装置のある製造工程での構造を示す断面図である。
【図25】図25は、本発明の実施の形態3に係る半導体装置のある製造工程での構造を示す断面図である。
【図26】図26は、本発明の実施の形態3に係る半導体装置のある製造工程での構造を示す断面図である。
【図27】図27は、本発明の実施の形態3に係る半導体装置のある製造工程での構造を示す断面図である。
【図28】図28は、本発明の実施の形態3に係る半導体装置のある製造工程での構造を示す断面図である。
【図29】図29は、本発明の実施の形態3に係る半導体装置のある製造工程での構造を示す断面図である。
【図30】図30は、本発明の実施の形態3に係る半導体装置のある製造工程での構造を示す断面図である。
【図31】図31は、本発明の実施の形態3に係る半導体装置のある製造工程での構造を示す断面図である。
【図32】図32は、本発明の実施の形態3に係る半導体装置のある製造工程での構造を示す断面図である。
【図33】図33は、本発明の実施の形態3に係る半導体装置のある製造工程での構造を示す断面図である。
【図34】図34は、従来の製造方法に係る半導体装置の平面図である。
【符号の説明】
1 ウエハ
2 第1樹脂層
3 硬質板
4 研磨機
5 第2樹脂層
6 チップ分割用シート
7 リング
8 接着シート
9 ダイシングブレード
10 回路基板
11 金属細線
12 第3樹脂層
13 剥離シート
14 個片化された半導体装置
Claims (10)
- 半導体装置が形成されたウエハの素子面におけるチップ分割用ラインに沿って、裏面に到達しない深さの溝を複数本形成する工程と、
これらの溝とウエハの素子面とを第1樹脂層で覆い、この第1樹脂層を介してウエハを硬質板に貼り付け、次いで第1樹脂層を硬化させる工程と、
硬質板に貼り付けられたウエハの裏面を、第1樹脂層が現れるまで研磨する工程と、
研磨されたウエハの裏面にダイボンド用の第2樹脂層を形成する工程と、
この第2樹脂層の裏面をチップ分割用シートに貼り付ける工程と、
硬質板を取り除く工程と、
第1樹脂層を接着シートに転写して取り除くことで、半導体装置を個片化する工程と、
個片化された半導体装置の間に存在する前記第1及び第2の樹脂を取り除く工程と、
チップ分割用シートから第2樹脂層とともに半導体装置をピックアップし、ウエハ素子面が上になるように、第2樹脂層を介して半導体装置を回路基板に搭載する工程と、
半導体装置の電極と回路基板の外部接続端子に電気的に接続された接続パッドとを金属細線で電気的に接続し、その回路基板の回路面を第3樹脂層で封止する工程と
を備えていることを特徴とする半導体装置の製造方法。 - 第1樹脂層が、熱により接着性がなくなるか低下するか発泡する樹脂からなることを特徴とする請求項1に記載の半導体装置の製造方法。
- 第1樹脂層が、紫外線により接着性がなくなるか低下する樹脂フィルム、もしくは紫外線により発泡する樹脂からなることを特徴とする請求項1に記載の半導体装置の製造方法。
- 第1樹脂層が、熱可塑性樹脂フィルムからなり、ウエハの素子面に形成された前記溝が、同樹脂フィルムの樹脂で充填されていることを特徴とする請求項1に記載の半導体装置の製造方法。
- 第1樹脂層が、熱硬化性樹脂からなり、
第1樹脂層と硬質板との間に、熱により接着性がなくなるか低下するか発泡する樹脂からなる剥離シートを、その反応面が第1樹脂層の表側の面に対向するように介在させる工程と、
第1樹脂層を接着シートに転写して取り除く前記工程に先立って、加熱により、硬質板および剥離シートを取り除く工程と
をさらに備えていることを特徴とする請求項1に記載の半導体装置の製造方法。 - 第1樹脂層が、熱硬化性樹脂からなり、
第1樹脂層と硬質板との間に、熱により発泡する樹脂からなる剥離シートを、その発泡面が硬質板に対向するように介在させる工程と、
硬質板を取り除く前記工程の後に、加熱により、剥離シートおよび第1樹脂層を接着シートに転写して取り除く工程と
をさらに備えていることを特徴とする請求項1に記載の半導体装置の製造方法。 - 第1樹脂層が、熱硬化性樹脂からなり、
硬質板が、レーザ光を透過させる性質を有し、
第1樹脂層と硬質板との間に、熱により接着性がなくなるか低下するか発泡する樹脂からなる剥離シートを、その反応面が第1樹脂の表側の面に対向するように介在させる工程と、
第1樹脂層を接着シートに転写して取り除く前記工程に先立って、レーザ光による局所的加熱により、硬質板および剥離シートを取り除く工程と
をさらに備えていることを特徴とする請求項1に記載の半導体装置の製造方法。 - 第1樹脂層が、熱硬化性樹脂からなり、
硬質板が、レーザ光を透過させる性質を有し、
第1樹脂層と硬質板との間に、熱により接着性がなくなるか低下するか発泡する樹脂からなる剥離シートを、その反応面が硬質板の表側の面に対向するように介在させる工程をさらに備え、
硬質板を取り除く前記工程が、レーザ光による局所的加熱により行われ、
第1樹脂層を接着シートに転写して取り除く前記工程が、剥離シートを含めて行われる
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 第1樹脂層が、熱硬化性樹脂からなり、
硬質板が、紫外線を透過させる性質を有し、
第1樹脂層と硬質板との間に、紫外線により接着性がなくなるか低下するか発泡する樹脂からなる剥離シートを、その剥離面が硬質板の表側の面に対向するように介在させる工程をさらに備え、
硬質板を取り除く前記工程が、紫外線を照射することにより行われ、
第1樹脂層を接着シートに転写して取り除く前記工程が、剥離シートを含めて行われる
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 硬質板、または硬質板および剥離シートを取り除く前記工程の後に、第1樹脂層で充填された溝に、幅がこれらの溝よりも狭い別の溝を深さがチップ分割用シートに達するまで形成する工程をさらに備え、
半導体装置を個片化する前記工程が、第1樹脂層を含めて行われ、
個片化された半導体装置どうしの間に存在する第1樹脂層を取り除く前記工程が、第2樹脂層または剥離シートを含めて行われる
ことを特徴とする請求項1〜9のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003203901A JP4296052B2 (ja) | 2003-07-30 | 2003-07-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003203901A JP4296052B2 (ja) | 2003-07-30 | 2003-07-30 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005050914A true JP2005050914A (ja) | 2005-02-24 |
JP4296052B2 JP4296052B2 (ja) | 2009-07-15 |
Family
ID=34263095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003203901A Expired - Fee Related JP4296052B2 (ja) | 2003-07-30 | 2003-07-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4296052B2 (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007081037A (ja) * | 2005-09-13 | 2007-03-29 | Disco Abrasive Syst Ltd | デバイスおよびその製造方法 |
JP2007300101A (ja) * | 2006-05-04 | 2007-11-15 | Korea Advanced Inst Of Sci Technol | 接着剤の水分吸湿を防止するフリップチップ用ウエハーレベルパッケージの製造方法 |
JP2008010464A (ja) * | 2006-06-27 | 2008-01-17 | Three M Innovative Properties Co | 分割チップの製造方法 |
JP2008182015A (ja) * | 2007-01-24 | 2008-08-07 | Disco Abrasive Syst Ltd | ウエーハの研削方法 |
JP2008270282A (ja) * | 2007-04-16 | 2008-11-06 | Toshiba Corp | 半導体装置の製造方法 |
JP2009224659A (ja) * | 2008-03-18 | 2009-10-01 | Disco Abrasive Syst Ltd | ワークの分割方法 |
JP2014003156A (ja) * | 2012-06-19 | 2014-01-09 | Disco Abrasive Syst Ltd | ウェーハの加工方法 |
JP2015046525A (ja) * | 2013-08-29 | 2015-03-12 | 株式会社ディスコ | 被加工物の分割方法 |
JP2015230964A (ja) * | 2014-06-05 | 2015-12-21 | 株式会社ディスコ | ウエーハの加工方法 |
JP2015233077A (ja) * | 2014-06-10 | 2015-12-24 | 株式会社ディスコ | ウエーハの加工方法 |
JP2016001677A (ja) * | 2014-06-12 | 2016-01-07 | 株式会社ディスコ | ウエーハの加工方法 |
JP2017041574A (ja) * | 2015-08-21 | 2017-02-23 | 株式会社ディスコ | ウエーハの加工方法 |
JP2017168736A (ja) * | 2016-03-17 | 2017-09-21 | 株式会社ディスコ | ウエーハの加工方法 |
JP2019096760A (ja) * | 2017-11-24 | 2019-06-20 | 株式会社ディスコ | ウェーハの加工方法 |
CN113454758A (zh) * | 2019-02-25 | 2021-09-28 | 三菱电机株式会社 | 半导体元件的制造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104658925B (zh) * | 2015-03-02 | 2017-04-19 | 山东盛品电子技术有限公司 | 一种封装管壳产品在切单后避免型腔清洗的方法 |
-
2003
- 2003-07-30 JP JP2003203901A patent/JP4296052B2/ja not_active Expired - Fee Related
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007081037A (ja) * | 2005-09-13 | 2007-03-29 | Disco Abrasive Syst Ltd | デバイスおよびその製造方法 |
JP2007300101A (ja) * | 2006-05-04 | 2007-11-15 | Korea Advanced Inst Of Sci Technol | 接着剤の水分吸湿を防止するフリップチップ用ウエハーレベルパッケージの製造方法 |
JP2008010464A (ja) * | 2006-06-27 | 2008-01-17 | Three M Innovative Properties Co | 分割チップの製造方法 |
JP2008182015A (ja) * | 2007-01-24 | 2008-08-07 | Disco Abrasive Syst Ltd | ウエーハの研削方法 |
JP2008270282A (ja) * | 2007-04-16 | 2008-11-06 | Toshiba Corp | 半導体装置の製造方法 |
JP2009224659A (ja) * | 2008-03-18 | 2009-10-01 | Disco Abrasive Syst Ltd | ワークの分割方法 |
JP2014003156A (ja) * | 2012-06-19 | 2014-01-09 | Disco Abrasive Syst Ltd | ウェーハの加工方法 |
JP2015046525A (ja) * | 2013-08-29 | 2015-03-12 | 株式会社ディスコ | 被加工物の分割方法 |
JP2015230964A (ja) * | 2014-06-05 | 2015-12-21 | 株式会社ディスコ | ウエーハの加工方法 |
JP2015233077A (ja) * | 2014-06-10 | 2015-12-24 | 株式会社ディスコ | ウエーハの加工方法 |
JP2016001677A (ja) * | 2014-06-12 | 2016-01-07 | 株式会社ディスコ | ウエーハの加工方法 |
CN105304561A (zh) * | 2014-06-12 | 2016-02-03 | 株式会社迪思科 | 晶片的加工方法 |
JP2017041574A (ja) * | 2015-08-21 | 2017-02-23 | 株式会社ディスコ | ウエーハの加工方法 |
JP2017168736A (ja) * | 2016-03-17 | 2017-09-21 | 株式会社ディスコ | ウエーハの加工方法 |
CN107204286A (zh) * | 2016-03-17 | 2017-09-26 | 株式会社迪思科 | 晶片的加工方法 |
CN107204286B (zh) * | 2016-03-17 | 2021-11-19 | 株式会社迪思科 | 晶片的加工方法 |
JP2019096760A (ja) * | 2017-11-24 | 2019-06-20 | 株式会社ディスコ | ウェーハの加工方法 |
JP7132710B2 (ja) | 2017-11-24 | 2022-09-07 | 株式会社ディスコ | ウェーハの加工方法 |
CN113454758A (zh) * | 2019-02-25 | 2021-09-28 | 三菱电机株式会社 | 半导体元件的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4296052B2 (ja) | 2009-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4296052B2 (ja) | 半導体装置の製造方法 | |
KR100517075B1 (ko) | 반도체 소자 제조 방법 | |
JP4757398B2 (ja) | 半導体装置の製造方法 | |
US8941226B2 (en) | Sealed semiconductor device having adhesive patch with inwardly sloped side surfaces | |
JP2001127206A (ja) | チップスケールパッケージの製造方法及びicチップの製造方法 | |
JP2011181822A (ja) | 半導体装置の製造方法 | |
JP2006332078A (ja) | 半導体チップの製造方法 | |
JP2006352076A (ja) | 半導体装置の製造方法および半導体装置 | |
JP6482866B2 (ja) | 半導体装置の製造方法 | |
JP4725639B2 (ja) | 半導体装置の製造方法 | |
KR20140107141A (ko) | 반도체 칩의 제조 방법 | |
WO2018043008A1 (ja) | 半導体装置の製造方法 | |
JPH1174230A (ja) | 薄膜半導体装置の製造方法 | |
JP2001135598A (ja) | ウエハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
US20200058510A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP4515129B2 (ja) | 半導体装置の製造方法 | |
CN111029261B (zh) | 一种生物识别模块及其制备方法 | |
JP2008016606A (ja) | 半導体装置及びその製造方法 | |
JP2005277103A (ja) | 半導体ウェハ、支持体および半導体ウェハ製造方法ならびにスペーサ製造方法および半導体素子製造方法 | |
JP2007115770A (ja) | 半導体装置の製造方法 | |
JP6058414B2 (ja) | 半導体チップの製造方法 | |
JP4207696B2 (ja) | 半導体パッケージの製造方法 | |
JPWO2003003445A1 (ja) | アンダーフィル用シート材、半導体チップのアンダーフィル方法および半導体チップの実装方法 | |
JP2000077361A (ja) | 半導体ウエハのダイシング方法 | |
CN111668118B (zh) | 半导体封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090413 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |