JP6558541B2 - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP6558541B2
JP6558541B2 JP2015240592A JP2015240592A JP6558541B2 JP 6558541 B2 JP6558541 B2 JP 6558541B2 JP 2015240592 A JP2015240592 A JP 2015240592A JP 2015240592 A JP2015240592 A JP 2015240592A JP 6558541 B2 JP6558541 B2 JP 6558541B2
Authority
JP
Japan
Prior art keywords
wafer
starting point
mold resin
processing method
forming step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015240592A
Other languages
English (en)
Other versions
JP2017107985A (ja
Inventor
哲一 杉谷
哲一 杉谷
▲听▼ 陸
▲听▼ 陸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2015240592A priority Critical patent/JP6558541B2/ja
Publication of JP2017107985A publication Critical patent/JP2017107985A/ja
Application granted granted Critical
Publication of JP6558541B2 publication Critical patent/JP6558541B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、ウエーハを個々のデバイスチップに分割するウエーハの加工方法に関する。
半導体デバイスチップの製造プロセスにおいては、シリコンや化合物半導体からなるウエーハの表面にストリートと呼ばれる格子状の分割予定ラインが形成され、分割予定ラインによって区画される各領域にIC、LSI等のデバイスが形成される。これらのウエーハは裏面が研削されて所定の厚みへと薄化された後、分割予定ラインに沿って切削装置によって分割されることで個々の半導体デバイスチップが製造される。
近年、WL−CSP(Wafer−Level Chip Size Package)という技術が半導体デバイスの分野で盛んに用いられている。WL−CSPとは、ウエーハの状態で再配線層や電極(金属ポスト)を形成後、ウエーハの表面を樹脂で封止し、切削ブレード等で各パッケージに分割する技術であり、ウエーハを固片化したパッケージの大きさが半導体デバイスチップの大きさになるため、小型化及び軽量化の観点からも広く採用されている。
WL−CSPで個々のデバイスチップを製造するプロセスとしては、以下のようなプロセスが公知である。
(1)ウエーハの分割予定ラインにデバイスチップの仕上がり厚さに相当する切削溝を形成する。
(2)ウエーハの表面全面をモールド樹脂で被覆すると共に切削溝中にモールド樹脂を埋設する。
(3)ウエーハの表面に保護部材を貼着してからウエーハの裏面を研削して切削溝中のモールド樹脂をウエーハの裏面に露出させる。
(4)ウエーハの裏面を外周部が環状フレームに貼着されたダイシングテープに貼着し、切削溝形成工程で用いた切削ブレードの厚みより薄い厚みの切削ブレードでウエーハを分割予定ラインに沿って切削して個々のデバイスチップに分割する。
特開2006−100535号公報
しかし、表面にモールド樹脂が被覆されたウエーハの裏面を研削して切削溝を裏面に露出させると、分割予定ラインに沿った切削溝はモールド樹脂のみで形成されていることとなり、分割工程でウエーハの分割予定ラインを切削すると、モールド樹脂の抵抗によって切削ブレードの切り刃が撓み、デバイスチップの側面に傷をつけるという問題がある。
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、WL−CSPウエーハから品質の良いデバイスチップを生成することのできるウエーハの加工方法を提供することである。
本発明によると、格子状に形成された複数の分割予定ラインによって区画された表面の各領域にそれぞれデバイスが形成されたウエーハを個々のデバイスチップに分割するウエーハの加工方法であって、デバイスチップの仕上がり厚さに相当する深さを有する溝を分割予定ラインに沿って形成する溝形成工程と、該溝形成工程を実施した後、ウエーハの表面をモールド樹脂で被覆して該溝にモールド樹脂を埋設するモールディング工程と、該モールディング工程を実施した後、ウエーハの表面から該分割予定ラインに対応するモールド樹脂の中央に該分割予定ラインに沿って分割起点を形成する分割起点形成工程と、該分割起点形成工程を実施した後、ウエーハの表面に被覆された該モールド樹脂上に保護部材を配設する保護部材配設工程と、該保護部材配設工程を実施した後、保護部材を介してウエーハをチャックテーブルで吸引保持し、ウエーハの裏面を研削して該溝中に埋設されたモールド樹脂をウエーハの裏面に露出させると共に、ウエーハを該分割起点から該モールド樹脂によって囲繞された外周を有する個々のデバイスチップに分割する裏面研削工程と、を備えたことを特徴とするウエーハの加工方法が提供される。
好ましくは、ウエーハの加工方法は、該裏面研削工程を実施した後、ウエーハを収容する開口を有する環状フレームに外周部が貼着された粘着テープに該開口内でウエーハの裏面を貼着し、該粘着テープを介してウエーハを該環状フレームで支持するフレーム支持工程を更に備えている。
好ましくは、分割起点形成工程において、分割起点は切削ブレード、スクライバー、又はレーザービームの照射の何れかによって形成する。
本発明のウエーハの加工方法によると、分割起点形成工程を実施した後に実施する裏面研削工程で、溝中に埋設されたモールド樹脂をウエーハの裏面に露出させると共に、研削圧力によりウエーハを分割起点からモールド樹脂によって囲繞された外周を有する個々のデバイスチップ(チップサイズパッケージ)に分割するので、切削ブレードの切り刃が撓みデバイスチップの側面に傷をつけるという問題が解消され、確実にモールド樹脂で外周が囲繞されたデバイスチップを製造できる。
半導体ウエーハの表面側斜視図である。 切削ブレードにより実施する溝形成工程の斜視図である。 図3(A)は溝形成工程実施後の半導体ウエーハの表面側斜視図、図3(B)は図3(A)の3B−3B線拡大断面図である。 図4(A)はモールディング工程を示す半導体ウエーハの表面側斜視図、図4(B)は図4(A)の4B−4B線拡大断面図である。 図5(A)は切削ブレードにより分割起点形成工程を実施する実施形態の斜視図、図5(B)は分割起点が形成されたウエーハの拡大断面図である。 裏面研削工程を示す斜視図である。 裏面研削工程実施後のウエーハの拡大断面図である。 ダイシングテープを介してウエーハを環状フレームで支持するフレーム支持工程を示す斜視図である。 CSPの断面図である。
以下、本発明の実施形態を図面を参照して詳細に説明する。図1を参照すると、半導体ウエーハ(以下、単にウエーハと略称することがある)11の表面側斜視図が示されている。ウエーハ11は約700μmの厚さを有している。
ウエーハ11は表面11a及び裏面11bを有しており、表面11aには複数の分割予定ライン13が互いに直交して形成されており、分割予定ライン13によって区画された各領域にはIC、LSI等のデバイス15が形成されている。
図1の拡大図に示すように、各デバイス15はその表面に突出する複数の突起電極(バンプ)17を有している。このように表面にバンプ17を有するウエーハ11は、ウエーハ11をデバイス15を有する個々のデバイスチップに分割して、バンプ17を配線基板に形成された電極に相対させて直接接合するフリップチップボンディングと呼ばれる実装技術により配線基板に実装される。
図2を参照すると、切削ブレードにより溝形成工程を実施する実施形態の斜視図が示されている。図2で10は切削装置の切削ユニットであり、切削ユニット10はスピンドルハウジング12中に収容されたスピンドルの先端に装着された切削ブレード14と、切削ブレード14の上半分を覆うブレードカバー16を備えている。ブレードカバー16には切削加工中のウエーハ11及び切削ブレード14に向かって切削水を噴出するブレードクーラーノズル18が取り付けられている。
溝形成工程では、所定幅の切り刃を有する矢印A方向に高速回転する切削ブレード14を、ウエーハ11の表面11aからデバイスチップの仕上がり厚さに相当する深さに切り込ませ、ウエーハ11を保持する図示しないチャックテーブルを矢印X1方向に加工送りすることにより、デバイスチップの仕上がり厚さに相当する深さの切削溝19を分割予定ライン13に沿って形成する。
ウエーハ11をY軸方向に割り出し送りしながら、第1の方向に伸長する分割予定ライン13に沿って同様な切削溝19を次々と形成する。次いで、ウエーハ11を保持するチャックテーブルを90°回転した後、第1の方向に直交する第2の方向に伸長する分割予定ライン13に沿って同様な切削溝19を次々と形成する。
図3(A)は溝形成工程終了後のウエーハ11の表面側斜視図を示している。図3(A)の3B−3B線の拡大断面図である図3(B)に示すように、溝形成工程で形成される切削溝19は、所定幅W1及びデバイスチップの仕上がり厚さに相当する深さd1を有している。
ここでウエーハ11の厚さをt1=700μmとすると、本実施形態では、所定幅W1=40μm、デバイスチップの仕上がり厚さに相当する深さd1=300μmである。然し、所定幅W1及びデバイスチップの仕上がり厚さに相当する深さd1はこれらの数値に限定されるものではない。
溝形成工程実施後、ウエーハ11の表面11aにモールド樹脂を被覆して、ウエーハ11に形成された切削溝19内にモールド樹脂を埋設するモールディング工程を実施する。
このモールディング工程では、図4(A)に示すように、フィラー入りの液状のモールド樹脂21をウエーハ11の表面11aに滴下して、ウエーハ11を吸引保持する図示しないチャックテーブルを回転させ、スピンコーティングにより、ウエーハ11の表面11aを、図4(B)の拡大断面図に示すように、モールド樹脂21で被覆し、モールド樹脂21を切削溝19中に埋設する。液状のモールド樹脂21は室温に放置すると硬化する。
本実施形態では、ウエーハ11の表面11a上に被覆されたモールド樹脂21の厚さt2は約100μmであり、バンプ17の頭部がモールド樹脂21表面から僅かに露出している。バンプ17の頭部がモールド樹脂21で完全に覆われている場合には、研削又は研磨によりバンプ17の頭部をモールド樹脂21表面から露出させる。
ここで、本実施形態におけるウエーハ11の分割予定ライン13の幅が50μmとすると、切削溝19の幅W1は約40μm程度が好ましく、モールド樹脂21はエポキシ樹脂中にフィラーとしてのシリカを混入したものが好ましい。
さらに、エポキシ樹脂1に対して体積比でフィラーとしてのシリカ(SiO)9を含んでいるモールド樹脂が好ましく、シリカの平均粒径は30μm以下、より好ましくは20μm以下が好ましい。
モールディング工程実施後、ウエーハ11の表面11aに保護部材を配設する保護部材配設工程を実施する。実際には、ウエーハ11の表面11aはモールド樹脂21で被覆されているため、モールド樹脂21上に保護テープ等の保護部材を貼着する。
保護部材配設工程を実施した後、ウエーハ11の表面11aから分割予定ライン13に対応するモールド樹脂21の中央に分割予定ライン13に沿って分割起点25を形成する分割起点形成工程を実施する。
この分割起点形成工程は、例えば図5(A)に示すような、切削装置の切削ユニット10により実施する。分割起点形成工程で採用する切削ブレード14aは溝形成工程で採用した切削ブレード14よりその厚さが薄い必要があり、例えば切り刃の厚さが20μmの切削ブレード14aを使用する。
分割起点形成工程では、矢印A方向に高速回転する切削ブレード14aをウエーハ11の表面11aから分割予定ライン13に対応するモールド樹脂21の中央に僅かばかり(例えば30μm)切り込ませ、ウエーハ11を保持した図示しないチャックテーブルを矢印X1方向に加工送りすることにより、第1の方向に伸長する分割予定ライン13に沿って分割起点25を形成する。
ウエーハ11をY軸方向に割り出し送りしながら、第1の方向に伸長する分割予定ライン13に沿って同様な分割起点25を次々と形成する。次いで、ウエーハ11を吸引保持したチャックテーブルを90°回転してから、第1の方向に直交する第2の方向に伸長する分割予定ライン13に沿って同様な分割起点25を次々と形成する。図5(B)を参照すると、分割起点が形成されたウエーハ11の拡大断面図が示されている。
上述した実施形態では、分割起点形成工程を切削ブレード14aを使用した切削により実施しているが、分割起点形成工程は切削ブレードによる切削に限定されるものではなく、分割起点25をスクライバーによって形成するようにしても良い。
他の実施形態としては、モールド樹脂21に対して吸収性を有する波長(例えば355nm)のレーザービームを分割予定ライン13に沿って切削溝19中に埋設されたモールド樹脂21の中央部に照射し、アブレーションにより分割起点25を形成するようにしても良い。
分割起点形成工程を実施した後、ウエーハ11の裏面11bを研削して切削溝19中に埋設されたモールド樹脂21をウエーハ11の裏面11bに露出させると共に、研削圧力によりウエーハ11をモールド樹脂によって囲繞された外周を有する個々のデバイスチップに分割する裏面研削工程を実施する。
この裏面研削工程について図6を参照して説明する。裏面研削工程では、研削装置のチャックテーブル20によりウエーハ11の表面11a側を保護テープ23を介して吸引保持し、ウエーハ11の裏面11b側を露出させる。
研削装置の研削ユニット22は、モータにより回転駆動されるスピンドル24と、スピンドル24の先端に固定されたホイールマウント26と、ホイールマウント26に複数のねじ28で着脱可能に固定された研削ホイール30とを含んでいる。研削ホイール30は、環状のホイール基台32と、ホイール基台32の下端外周部に環状に固着された複数の研削砥石34とから構成される。
裏面研削工程では、チャックテーブル20を矢印aで示す方向に例えば300rpmで回転しつつ、研削ホイール30をチャックテーブル20と同一方向に、即ち矢印b方向に例えば6000rpmで回転させると共に、図示しない研削ユニット送り機構を作動して、研削砥石34をウエーハ11の裏面11bに接触させる。
そして、研削ホイール30を所定の研削送り速度(例えば1μm/s)で下方に所定量研削送りして、ウエーハ11の裏面研削を実施する。研削を続行してウエーハ11をデバイスチップの仕上げ厚みへと薄化すると、図6(B)に示すように、ウエーハ11の裏面11bに切削溝19中に埋設されたモールド樹脂21が露出する。
この裏面研削工程では、研削ホイール30の研削圧力によりウエーハ11に大きな圧力がかかるため、図7に示すように、切削溝19中に埋設されたモールド樹脂21に形成された分割起点25からクラック29がウエーハ11の裏面11b側に伝播し、ウエーハ11がモールド樹脂21によって囲繞された外周を有する個々のデバイスチップ27に分割される。図7でt3=400μmである。
好ましくは、裏面研削工程を実施した後、図8に示すように、ウエーハ11を収容する開口F1を有する環状フレームFに粘着テープであるダイシングテープTの外周部を貼着し、ウエーハ11の裏面11bを開口F1内でダイシングテープTに貼着し、ウエーハ11をダイシングテープTを介して環状フレームFで支持するフレーム支持工程を実施する。
図8の拡大図において、ウエーハ11の表面に被覆されたモールド樹脂21からバンプ17の頭部が露出している状態が示されている。このフレーム支持工程を実施するのは、裏面研削工程の研削圧力により切削溝19中に埋設されたモールド樹脂21には分割起点25からクラック29がウエーハ11の裏面11bにわたり形成されるが、分割された個々のデバイスチップ27間の間隔がほとんどないため、フレーム支持工程でウエーハ11をダイシングテープTを介してフレームFで支持した後、従来公知の分割装置によりダイシングテープTを半径方向に拡張し、この拡張力により個々に分割されたデバイスチップ27間の間隔を広げるためである。
図9を参照すると、個々に分割されたデバイスチップ27の断面図が示されている。デバイスチップ27は上面及び両側面がモールド樹脂21で被覆されているため、CSP31と称される。
10 切削ユニット
11 半導体ウエーハ
13 分割予定ライン
14,14a 切削ブレード
15 デバイス
17 バンプ
19 切削溝
21 モールド樹脂
22 研削ユニット
23 保護テープ
25 分割起点
27 デバイスチップ
29 クラック
30 研削ホイール
31 CSP

Claims (5)

  1. 格子状に形成された複数の分割予定ラインによって区画された表面の各領域にそれぞれデバイスが形成されたウエーハを個々のデバイスチップに分割するウエーハの加工方法であって、
    デバイスチップの仕上がり厚さに相当する深さを有する溝を分割予定ラインに沿って形成する溝形成工程と、
    該溝形成工程を実施した後、ウエーハの表面をモールド樹脂で被覆して該溝にモールド樹脂を埋設するモールディング工程と、
    該モールディング工程を実施した後、ウエーハの表面から該分割予定ラインに対応するモールド樹脂の中央に該分割予定ラインに沿って分割起点を形成する分割起点形成工程と、
    該分割起点形成工程を実施した後、ウエーハの表面に被覆された該モールド樹脂上に保護部材を配設する保護部材配設工程と、
    該保護部材配設工程を実施した後、保護部材を介してウエーハをチャックテーブルで吸引保持し、ウエーハの裏面を研削して該溝中に埋設されたモールド樹脂をウエーハの裏面に露出させると共に、ウエーハを該分割起点から該モールド樹脂によって囲繞された外周を有する個々のデバイスチップに分割する裏面研削工程と、
    を備えたことを特徴とするウエーハの加工方法。
  2. 該裏面研削工程を実施した後、ウエーハを収容する開口を有する環状フレームに外周部が貼着された粘着テープに該開口内でウエーハの裏面を貼着し、該粘着テープを介してウエーハを該環状フレームで支持するフレーム支持工程を更に備えた請求項1記載のウエーハの加工方法。
  3. 該分割起点形成工程において、該分割起点は切削ブレードによって形成される請求項1記載のウエーハの加工方法。
  4. 該分割起点形成工程において、該分割起点はスクライバーによって形成される請求項1記載のウエーハの加工方法。
  5. 該分割起点形成工程において、該分割起点はレーザービームの照射によって形成される請求項1記載のウエーハの加工方法。
JP2015240592A 2015-12-09 2015-12-09 ウエーハの加工方法 Active JP6558541B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015240592A JP6558541B2 (ja) 2015-12-09 2015-12-09 ウエーハの加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015240592A JP6558541B2 (ja) 2015-12-09 2015-12-09 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
JP2017107985A JP2017107985A (ja) 2017-06-15
JP6558541B2 true JP6558541B2 (ja) 2019-08-14

Family

ID=59059989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015240592A Active JP6558541B2 (ja) 2015-12-09 2015-12-09 ウエーハの加工方法

Country Status (1)

Country Link
JP (1) JP6558541B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020202197A (ja) * 2019-06-05 2020-12-17 株式会社ディスコ 加工方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3189799B2 (ja) * 1991-08-23 2001-07-16 ソニー株式会社 半導体装置の製造方法
JP2001284497A (ja) * 2000-04-03 2001-10-12 Fujitsu Ltd 半導体装置及びその製造方法及び半導体チップ及びその製造方法
JP2003133262A (ja) * 2001-10-26 2003-05-09 Matsushita Electric Ind Co Ltd 半導体パッケージの製造方法
JP3784776B2 (ja) * 2003-03-10 2006-06-14 沖電気工業株式会社 半導体装置の製造方法
JP4144553B2 (ja) * 2004-04-07 2008-09-03 松下電器産業株式会社 半導体装置の製造方法
JP2007190596A (ja) * 2006-01-20 2007-08-02 Seiko Epson Corp 基体の製造方法、フレキシブル回路基板、電気光学装置、電子機器
JP2012023259A (ja) * 2010-07-16 2012-02-02 Casio Comput Co Ltd 半導体装置及びその製造方法
JP2012195388A (ja) * 2011-03-15 2012-10-11 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP6029347B2 (ja) * 2012-06-26 2016-11-24 株式会社ディスコ ウエーハの加工方法
JP6230422B2 (ja) * 2014-01-15 2017-11-15 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
JP2017107985A (ja) 2017-06-15

Similar Documents

Publication Publication Date Title
JP5877663B2 (ja) ウエーハの研削方法
US8513096B2 (en) Wafer dividing method
JP2009010178A (ja) ウェーハの加工方法
JP5755043B2 (ja) 半導体ウエーハの加工方法
JP2009021462A (ja) ウェーハの加工方法
US9953871B2 (en) Wafer processing method
JP2017041574A (ja) ウエーハの加工方法
JP2017079291A (ja) ウエーハの加工方法
JP2012069747A (ja) 半導体装置およびその製造方法
JP6529321B2 (ja) デバイスパッケージの製造方法
JP2017107984A (ja) ウエーハの加工方法
JP2018041915A (ja) ウェーハ及びウェーハの加工方法
JP5840003B2 (ja) ウエーハの加工方法
JP5545640B2 (ja) 研削方法
JP5885396B2 (ja) デバイスチップの製造方法
US10431496B2 (en) Device chip package manufacturing method
JP6558541B2 (ja) ウエーハの加工方法
JP5907805B2 (ja) 表面保護テープ及びウエーハの加工方法
JP2012043824A (ja) ウエーハの加工方法及び保護部材
JP2017112269A (ja) ウエーハの加工方法
JP2017107988A (ja) ウエーハの加工方法
JP2017107987A (ja) ウエーハの加工方法
JP2017107983A (ja) ウエーハの加工方法
JP2017112268A (ja) ウエーハの加工方法
JP2017107986A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181016

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190620

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190702

R150 Certificate of patent or registration of utility model

Ref document number: 6558541

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250