JP2001284497A - 半導体装置及びその製造方法及び半導体チップ及びその製造方法 - Google Patents

半導体装置及びその製造方法及び半導体チップ及びその製造方法

Info

Publication number
JP2001284497A
JP2001284497A JP2000101613A JP2000101613A JP2001284497A JP 2001284497 A JP2001284497 A JP 2001284497A JP 2000101613 A JP2000101613 A JP 2000101613A JP 2000101613 A JP2000101613 A JP 2000101613A JP 2001284497 A JP2001284497 A JP 2001284497A
Authority
JP
Japan
Prior art keywords
exposed portion
sealing resin
semiconductor chip
semiconductor
contaminant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000101613A
Other languages
English (en)
Inventor
Norio Fukazawa
則雄 深澤
Koji Hozumi
孝司 穂積
Toshisane Kawahara
登志実 川原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP2000101613A priority Critical patent/JP2001284497A/ja
Priority to US09/714,648 priority patent/US6507092B1/en
Priority to EP00310281A priority patent/EP1143510A3/en
Priority to TW089125048A priority patent/TW473897B/zh
Priority to KR1020000073842A priority patent/KR20010096521A/ko
Publication of JP2001284497A publication Critical patent/JP2001284497A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 （修正有） 【課題】本発明は半導体チップ上に封止樹脂が配設され
るチップサイズパッケージ構造を有した半導体装置及び
その製造方法及び半導体チップ及びその製造方法に関
し、半導体チップ及び封止樹脂にひびや割れが発生する
ことを防止することを課題とする。 【解決手段】外部端子３３が形成されてなる半導体チッ
プ３２Ａと、この半導体チップ３２Ａの回路形成面側に
形成された封止樹脂３５Ａとを具備し、半導体チップ３
２Ａの上面（回路形成面）に汚染物４８の膜が存在する
半導体装置において、汚染物４８の外周部分をレーザ加
工にて除去することにより半導体チップ３２Ａが露出す
る露出部３６を形成し、主に封止樹脂３５Ａがこの露出
部３６に接合するよう構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法及び半導体チップ及びその製造方法に係り、特
に半導体チップ上に封止樹脂が配設されるチップサイズ
パッケージ構造を有した半導体装置及びその製造方法及
び半導体チップ及びその製造方法に関する。
【０００２】近年、電子機器及び装置の小型化の要求に
伴い、半導体装置の小型化、高密度化が図られている。
このため、半導体装置の形状を半導体チップ（チップ）
に極力近づけることにより小型化を図った、いわゆるチ
ップサイズパッケージ構造の半導体装置が用いられてい
る。
【０００３】こうした中で、真のチップサイズであるパ
ッケージを成し得るため、また生産効率の向上のため、
複数の半導体チップが形成された基板を一括してパッケ
ージングし、その後、切断分離して個々の小型半導体装
置を得る、いわゆるウェーハーレベルパッケージングが
提案されている。
【０００４】
【従来の技術】図１は、従来のウェーハレベルパッケー
ジングによって得られた半導体装置の一例を示してい
る。同図に示す半導体装置１ＡはいわゆるＣＳＰ(チッ
プサイズパッケージ)タイプの半導体装置であり、大略
すると半導体チップ２Ａ、封止樹脂５Ａ，及び半田ボー
ル４等により構成されている。半導体チップ２Ａは、そ
の上面に複数の外部端子３が突出形成されている。ま
た、封止樹脂５Ａは、半導体チップ２Ａの外部端子３が
形成された面に配設されており、外部端子３の上部は封
止樹脂５Ａから一部露出するよう構成されている。半田
ボール３は、外部端子３の封止樹脂５Ａから露出した部
位に配設されている。
【０００５】また、半導体チップ２Ａと封止樹脂５Ａは
異なる膨張係数を有しているため、熱印加時において熱
膨張差に起因して封止樹脂５Ａが半導体チップ２Ａから
剥離するおそれがある。よって、この剥離を防止するた
め、半導体チップ２Ａの外周位置には矩形状（詳細に
は、断面Ｌ字状）の段差部６が形成されている。このた
め、封止樹脂５Ａは樹脂成形時において段差部６内に入
り込み、段差部６内の樹脂はアンカー効果を発揮する。
これにより、封止樹脂５Ａと半導体チップ２Ａとの接合
力を増大させ、両者２Ａ，５Ａ間で剥離が発生すること
を防止するよう構成されていた。
【０００６】図２は、上記構成とされた半導体装置１Ａ
の製造方法の概略を説明するための図である。同図で
は、特に段差部６の形成方法を主として図示している。
半導体装置１Ａは、１枚の半導体基板（以下，ウェーハ
という）から複数個を同時形成する、いわゆる多数個取
りする製造方法が採られている。具体的には、ウェーハ
１０上に複数の半導体チップ１Ａが回路形成された後、
その回路形成面に外部端子３を形成し、その上で回路形
成面を保護するポリイミド等の樹脂膜（図示せず）が形
成される。
【０００７】その後、ウェーハ１０の所定ダイシング位
置（切断位置）に図２（Ａ）〜（Ｃ）に示すように、溝
形成用ダイシングソー１１Ａを用いて矩形溝１２を形成
する。矩形溝１２が形成されると、続いて図２（Ｄ）に
示すように、ウェーハ１０の矩形溝１２が形成された側
の面に封止樹脂５Ａが形成される。この際、封止樹脂５
Ａは矩形溝１２の内部に装填される。また、突起電極３
の上部は封止樹脂５Ａから一部露出するよう樹脂成形が
行なわれる。
【０００８】続いて、図２（Ｅ），（Ｆ）に示すよう
に、切断用ダイシングソー１３を用いてウェーハ１０の
ダイシング処理が行なわれる。この際、切断用ダイシン
グソー１３の刃幅は溝形成用ダイシングソー１１Ａの刃
幅よりも狭く設定されている。
【０００９】よって、ダイシングが行なわれ半導体装置
１Ａが個片化された状態において、封止樹脂５Ａが装填
された矩形溝１２はニ分割され段差部６が形成される。
前記のように、矩形溝１２には封止樹脂５Ａが装填され
ているため、ダイシングされることにより形成される段
差部６内にも封止樹脂５Ａは存在した状態を維持する。
よって、この段差部６内の封止樹脂５Ａは上記したアン
カー効果を発揮し、半導体チップ２Ａから封止樹脂５Ａ
が剥離することを防止できる。
【００１０】また、図３は従来から知られているウェー
ハレベルパッケージングによって得られた他の構成の半
導体装置１Ｂを示しており、図４はこの半導体装置１Ｂ
の製造方法の概略を示している。尚、図３及び図４にお
いて、先に説明した図１および図２と同一構成について
は同一符号を付してその説明を省略する。
【００１１】図３に示される半導体装置１ＢもＣＳＰタ
イプの半導体装置であり、基本構成は図１に示した半導
体装置１Ａと同一である。しかしながら、図１に示した
半導体装置１Ａでは、半導体チップ２Ａに段差部６を形
成すると共にこの段差部６内に封止樹脂５Ａが介在する
構成とし、これにより発生するアンカー効果により半導
体チップ２Ａと封止樹脂５Ａを強固に接合させる構成と
していた。
【００１２】これに対して図３に示す半導体装置１Ｂ
は、半導体チップ２Ａの外周部にテーパ部７を形成する
と共に、このテーパ部７内に封止樹脂５Ａが介在するよ
う構成したものである。この構成とすることによって
も、封止樹脂５Ａと半導体チップ２Ａの接合面積は増大
し、半導体チップ２Ａと封止樹脂５Ａとの接合力を増帯
゛させることができるため、半導体チップ２Ａから封止
樹脂５Ａが剥離することを防止できる。
【００１３】また、上記したテーパ部７を有する半導体
装置１Ｂを製造するには、図４（Ａ）〜（Ｃ）に示すよ
うに、先端部分が断面三角形状の溝形成用ダイシングソ
ー１１Ｂを用いる。そして、ウェーハ１０の所定ダイシ
ング位置（切断位置）に溝形成用ダイシングソー１１Ｂ
を用いて三角溝１４を形成する。三角溝１４が形成され
ると、続いて図２（Ｄ）に示すように封止樹脂５Ａが形
成され、封止樹脂５Ａは三角溝１４の内部に装填され
る。
【００１４】続いて、図２（Ｅ），（Ｆ）に示すよう
に、切断用ダイシングソー１３を用いてウェーハ１０の
ダイシング処理が行なわれる。この際、切断用ダイシン
グソー１３の刃幅は溝形成用ダイシングソー１１Ｂの刃
幅よりも狭く設定されている。よって、ダイシングが行
なわれ半導体装置１Ｂが個片化された状態において、封
止樹脂５Ａが装填された三角溝１４はニ分割されテーパ
部７が形成される。
【００１５】前記のように、三角溝１４には封止樹脂５
Ａが装填されているため、ダイシングされることにより
形成されるテーパ部７内にも封止樹脂５Ａは存在した状
態を維持し、よって半導体チップ２Ａから封止樹脂５Ａ
が剥離することを防止できる。
【００１６】一方、図１乃至図４では、ＣＳＰタイプの
半導体装置１Ａ，１Ｂ及びその製造方法について説明し
たが、予めウェーハを個々の半導体チップ２Ｂに個片化
しておき、これを実装した構造の半導体装置も提供され
ている。
【００１７】図８はこの種の半導体装置に搭載される半
導体チップの製造方法の内、ダイシング処理を示してい
る。ウェーハ１０をダイシングするには、図８（Ａ）に
示す切断用ダイシングソー１３を用い、ウェーハ１０上
の所定ダイシング位置（切断位置）をダイシングする。
これにより、図８（Ｂ）に示すように、個片化された半
導体チップ２Ｂが形成される。
【００１８】ところで、同図において、ウェーハ１０の
上部に形成されている薄膜は汚染物１８である。この汚
染物１８は、ウェーハ１０に半導体チップ２Ｂの電子回
路を形成する際に実施される各処理（例えば、不純物拡
散処理、薄膜形成処理、ホトリソグラフィー処理等）に
おける残渣や、回路形成面を保護する樹脂膜の残渣等が
ウェーハ１０上に残存してしまったものである。尚、図
示しなかったが、この汚染物１８は図２及び図４に示し
たウェーハ１０上にも存在している。
【００１９】図９乃至図１１は、上記のように製造され
た半導体チップ２Ｂを実装した各種半導体装置１Ｃ〜１
Ｅを示している。
【００２０】図９に示す半導体装置１Ｃは、ＴＣＰ（テ
ープキャリアパッケージ）タイプの半導体装置である。
同図に示す半導体装置１Ｃは、半導体チップ２Ｂにバン
プ２３を形成しておき、これをＴＡＢテープ２０（ベー
スフイルム２１上に配線２２が形成された構成を有す
る）の配線２２にフリップチップボンディングした構成
とされている。また、半導体チップ２ＢとＴＡＢテープ
２０とが接合される近傍には封止樹脂５Ｂが形成され、
バンプ２３と配線２２との接合位置、及び半導体チップ
２Ｂの回路形成面を保護する構成とされている。
【００２１】また、図１０に示す半導体装置１Ｄは、Ｂ
ＧＡ（ボールグリッドアレイ）タイプの半導体装置であ
る。同図に示す半導体装置１Ｄは、半導体チップ２Ｂに
バンプ２３を形成しておき、これを例えばプリント基板
２４Ａの上面にフェイスダウンボンディングすると共
に、プリント基板２４Ａの下面に半田ボール４を配設し
た構成とされている。この半田ボール４とバンプ２３
は、プリント基板２４Ａに形成されたスルーホールを介
して電気的に接続している。また、半導体チップ２Ｂと
プリント基板２４Ａとの間には、アンダーフィルレジン
と呼ばれる封止樹脂５Ｃが形成されている。
【００２２】更に、図１１に示す半導体装置１Ｄは、Ｆ
ＤＢＧＡ（フェイスダウンボールグリッドアレイ）タイ
プの半導体装置である。同図に示す半導体装置１Ｄは、
Ｄ−ＲＡＭに多用されるものであり、チップ中央にパッ
ド２６が形成されている。また、半導体チップ２Ｂの回
路形成面と対向する位置には、中央部に開口を有するプ
リント基板２４Ｂが配設されている。このプリント基板
２４Ｂとパッド２６は、開口を挿通して配設されたワイ
ヤ２５により電気的に接続されている。
【００２３】また、プリント基板２４Ｂの下面には半田
ボール４が配設されており、これにより半田ボール４は
半導体チップ２Ｂのパッド２６と電気的に接続された構
成となっている。更に、半導体チップ２Ｂとプリント基
板２４Ｂとの間、及び半導体チップ２Ｂの側面には、封
止樹脂５Ｄが形成されている。
【００２４】
【発明が解決しようとする課題】ところで、上記したよ
うに従来の半導体装置１Ａ，１Ｂでは、封止樹脂５Ａと
半導体チップ２Ａの剥離を防止するために、段差部６或
いはテーパ部７を形成し、封止樹脂５Ａと半導体チップ
２Ａとの接合力を高めることにより剥離防止を図る構成
とされていた。
【００２５】よって、従来では段差部６或いはテーパ部
７を形成するために、ウェーハ１０のダイシング位置に
矩形溝１２或いは三角溝１４を形成していた。この矩形
溝１２或いは三角溝１４は、図２（Ａ）〜（Ｃ）及び図
４（Ａ）〜（Ｃ）に示したように、溝形成用ダイシング
ソー１１Ａ，１１Ｂを用いて形成される。即ち、従来で
は、段差部６或いはテーパ部７の加工は、機械加工を用
いて形成されていた。
【００２６】しかしながら、機械加工を用いて段差部６
或いはテーパ部７を形成した場合、必然的に段差部６或
いはテーパ部７の形成位置に残留応力が発生する。よっ
て、製造された半導体装置１Ａ，１Ｂに熱印加がされ、
半導体チップ２Ａと封止封止樹脂５Ａとの間に熱膨張差
が発生した場合、この熱膨張差による力は残留応力が存
在している箇所に大きく影響し、図５（Ａ），（Ｂ）及
び図６（Ａ），（Ｂ）に示すように、段差部６或いはテ
ーパ部７の形成位置にひび１６や割れ１７が発生してし
まうという問題点があった。
【００２７】また、ウェーハ１０に対して溝形成用ダイ
シングソー１１Ａ，１１Ｂを用いて矩形溝１２或いは三
角溝１４を機械加工する際にも、矩形溝１２の角部或い
は三角溝１４の頂部に応力集中が発生し、図７（Ａ），
（Ｂ）に示すように、ウェーハ１０にひび１６や割れ１
７が発生してしまうという問題点があった。
【００２８】一方、前記したように、ウェーハ１０の表
面には、ウェーハ１０に半導体チップ２Ｂの電子回路を
形成する際に実施される各処理により、汚染物１８の膜
が必然的に形成される。この汚染物１８は、封止樹脂５
Ａ〜５Ｄとの接合性が不良なものである。このため、汚
染物１８が残存する半導体チップ２Ａ，２Ｂを用いて半
導体装置１Ａ〜１Ｅを製造した場合、図９乃至図１１に
例示するように、半導体チップ２Ｂと封止樹脂５Ｂ〜５
Ｄとの間に剥離部１９が発生し、半導体装置１Ａ〜１Ｅ
の信頼性が低下してしまうという問題点が生じる。
【００２９】また、図８に示すように、ウェーハ１０を
単に切断用ダイシングソー１３を用いてダイシングして
半導体チップ２Ｂを個片化した場合、切断用ダイシング
ソー１３によるダイシング処理も機械加工であるため、
半導体チップ２Ｂのダイシングされた位置にも残留応力
が発生する。よって、このように残留応力が存在する半
導体チップ２Ｂを半導体装置１Ｃ〜１Ｅに実装した場
合、熱印加に伴う半導体チップ２Ｂと封止樹脂５Ｂ〜５
Ｄの熱膨張差により、図９乃至図１１に示すように半導
体チップ２Ｂにひび１６（或いは、割れ）が発生するお
それがあるという問題点があった。
【００３０】本発明は上記の点に鑑みてなされたもので
あり、ひびや割れの発生を防止することにより信頼性の
向上を図った半導体装置及びその製造方法及び半導体チ
ップ及びその製造方法を提供することを目的とする。
【００３１】
【課題を解決するための手段】上記の課題を解決するた
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。
【００３２】請求項１記載の発明は、外部端子が形成さ
れてなる半導体チップと、前記半導体チップの外部端子
が形成された面に形成されており、前記外部端子の一部
を残し前記突起電極形成側の面を封止する封止樹脂とを
具備し、前記半導体チップの前記外部端子が形成された
面上に汚染物の膜が存在する半導体装置において、前記
汚染物の外周部分をレーザ加工にて除去することにより
前記半導体チップが露出する露出部を形成し、前記封止
樹脂が該露出部に接合するよう構成したことを特徴とす
るものである。
【００３３】また、請求項２記載の発明では、請求項１
記載の半導体装置において、前記露出部の底面が前記汚
染物の膜の表面に比べ粗面とされていることを特徴とす
るものである。
【００３４】また、請求項３記載の発明では、請求項１
または２記載の半導体装置において、前記露出部の周縁
部にチップ材料が隆起した突起部が形成されてなること
を特徴とするものである。
【００３５】また、請求項４記載の発明に係る半導体装
置の製造方法では、表面に汚染物の膜が形成されてなる
半導体基板にレーザ照射を行なうことにより、個片化さ
れる際に切断される切断位置を含むと共に少なくとも切
断幅よりも広い領域において前記汚染物を除去し露出部
を形成する汚染物除去工程と、前記露出部が形成された
前記半導体基板上に、少なくとも前記露出部と密着する
よう封止樹脂を形成する封止樹脂形成工程と、前記露出
部内の切断位置において前記半導体基板及び前記封止樹
脂を一括的に切断することにより個片化された半導体装
置を形成する切断工程とを具備することを特徴とするも
のである。
【００３６】また、請求項５の発明に係る半導体装置の
製造方法では、表面に汚染物の膜が形成されてなる半導
体基板にレーザ照射を行なうことにより、個片化される
際に切断される切断位置を含むと共に少なくとも切断幅
よりも広い領域において前記汚染物を除去し露出部を形
成する汚染物除去工程と、前記露出部内に、前記切断幅
よりも広く前記露出部よりも狭く、かつ、前記半導体基
板の厚さよりも浅い深さの溝部を形成する溝部形成工程
と、前記露出部が形成された前記半導体基板上に、少な
くとも前記露出部及び前記溝部と密着するよう封止樹脂
を形成する封止樹脂形成工程と、前記半導体基板の前記
封止樹脂の形成面と反対側の面である背面を前記溝部内
の封止樹脂が露出する位置まで背面研削する背面研削工
程と、前記露出部内の切断位置において前記封止樹脂を
切断することにより個片化された半導体装置を形成する
切断工程とを具備することを特徴とするものである。
【００３７】また、請求項６の発明に係る半導体装置の
製造方法では、表面に汚染物の膜が形成されてなる半導
体基板にレーザ照射を行なうことにより、個片化される
際に切断される切断位置を含むと共に少なくとも切断幅
よりも広い領域において前記汚染物を除去し露出部を形
成する汚染物除去工程と、前記露出部内に、前記切断幅
よりも広く前記露出部よりも狭く、かつ、前記半導体基
板の厚さよりも浅い深さの第１の溝部を形成する第１の
溝部形成工程と、前記露出部が形成された前記半導体基
板上に、少なくとも前記露出部及び前記第１の溝部と密
着するよう封止樹脂を形成する封止樹脂形成工程と、前
記露出部内の切断位置にレーザ照射を行なうことによ
り、前記封止樹脂及び前記半導体基板に前記第１の溝部
よりも幅狭でかつ深い第２の溝部を形成する第２の溝部
形成工程と、前記封止樹脂が形成された面にテープ材を
貼着した上で、前記半導体基板の前記封止樹脂の形成面
と反対側の面である背面を前記第２の溝部と連通する位
置まで背面研削し、個片化された半導体装置を形成する
背面研削工程とを具備することを特徴とするものであ
る。
【００３８】また、請求項７記載の発明では、電極形成
面に汚染物の膜を有しており、封止樹脂を有する半導体
装置に実装される半導体チップにおいて、前記汚染物の
少なくとも外周部分がレーザ照射により除去されて露出
部を形成してなることを特徴とするものである。
【００３９】また、請求項８記載の発明では、請求項７
記載の半導体チップにおいて、前記露出部の底面が前記
汚染物の膜の表面に比べ粗面とされていることを特徴と
するものである。
【００４０】また、請求項９記載の発明では、請求項７
または８記載の半導体チップにおいて、前記露出部の周
縁部にチップ材料が隆起した突起部が形成されてなるこ
とを特徴とするものである。
【００４１】また、請求項１０の発明では、封止樹脂を
有する半導体装置に実装される半導体チップの製造方法
において、表面に汚染物の膜が形成されてなる半導体基
板にレーザ照射を行なうことにより、個片化される際に
切断される切断位置を含むと共に少なくとも切断幅より
も広い領域において前記汚染物を除去し露出部を形成す
る汚染物除去工程と、前記露出部内の切断位置において
前記半導体基板を切断することにより個片化された半導
体チップを形成する切断工程とを具備することを特徴と
するものである。
【００４２】また、請求項１１の発明に係る半導体チッ
プの製造方法では、封止樹脂を有する半導体装置に実装
される半導体チップの製造方法において、表面に汚染物
の膜が形成されてなる半導体基板にレーザ照射を行なう
ことにより、個片化される際に切断される切断位置に溝
部を形成する溝部形成処理と、該切断位置近傍の前記汚
染物を除去し露出部を形成する汚染物除去処理とを一括
的に行なうレーザ照射工程と、前記露出部が形成された
面にテープ材を貼着した上で、前記半導体基板の前記テ
ープ材の配設面と反対側の面である背面を前記溝部と連
通する位置まで背面研削し、個片化された半導体チップ
を形成する背面研削工程とを具備することを特徴とする
ものである。
【００４３】上記した各手段は、次の様に作用する。
【００４４】請求項１記載の発明では、汚染物の外周部
分をレーザ加工にて除去することにより、半導体チップ
が露出する露出部が形成される。そして、封止樹脂は、
この露出部に接合するよう構成されている。半導体チッ
プ上に汚染物が存在すると、半導体チップと封止樹脂と
の接合性（密着性）は低下する。
【００４５】しかしながら、半導体チップが露出する露
出部を形成することにより、この露出部における半導体
チップと封止樹脂との接合性は向上し、封止樹脂が半導
体チップから剥離することを防止できる。
【００４６】また、汚染物の除去はレーザ加工により行
なわれるため、機械加工により除去処理する構成に比
べ、露出部の形成時に半導体チップに発生する応力を低
減できる。よって、封止樹脂と半導体チップの熱膨張差
に起因した力が露出部に作用しても、露出部の形成位置
にひびや割れが発生することを防止できる。
【００４７】また、請求項２記載の発明によれば、露出
部の底面を汚染物の膜の表面に比べ粗面としたことによ
り、封止樹脂はこの粗面の凹凸に食い込んだ状態とな
る。更に、露出部は汚染物が除去されているため、封止
樹脂との接合性は高い。このため、露出部と封止樹脂と
を強固に接合することが可能となり、半導体チップから
封止樹脂が剥離することを防止することができる。
【００４８】また、請求項３記載の発明によれば、露出
部の周縁部にチップ材料が隆起した突起部が形成されて
いるため、封止樹脂の形成後において、この突起部は封
止樹脂に突き刺さったような状態となるためアンカー効
果を発揮する。この突起部は半導体チップと一体的に形
成されているため、よって封止樹脂と半導体チップとの
接合性を向上させることができる。
【００４９】また、請求項４記載の発明では、汚染物除
去工程においてレーザ照射を行なうことにより汚染物を
除去し露出部を形成するため、機械加工により除去処理
する構成に比べ、露出部の形成時に半導体基板に発生す
る応力を低減できる。また、封止樹脂形成工程では、少
なくとも露出部と密着するよう封止樹脂を形成すること
により、露出部における半導体基板と封止樹脂との接合
性を高めることができる。
【００５０】また、切断工程では、露出部内の切断位置
において半導体基板及び封止樹脂を一括的に切断するこ
とにより個片化された半導体装置を形成する。この際、
露出部は切断される切断幅よりも広い領域を有している
ため、切断後においても個片化された各半導体チップに
露出部は残存する。よって、個片化された後であっても
半導体チップと封止樹脂とは強固に接合されており、封
止樹脂が半導体チップから剥離するようなことはない。
【００５１】また、請求項５の発明によれば、汚染物除
去工程において、レーザ照射を行なうことにより汚染物
を除去し露出部を形成するため、機械加工により除去処
理する構成に比べ、露出部の形成時に半導体チップに発
生する応力を低減できる。また、封止樹脂形成工程で
は、少なくとも露出部及び溝部と密着するよう封止樹脂
を形成することにより、露出部及び溝部における半導体
基板と封止樹脂との接合性を高めることができる。
【００５２】また、切断工程では、露出部内の切断位置
において半導体基板及び封止樹脂を一括的に切断するこ
とにより個片化された半導体装置を形成する。この際、
露出部は切断される切断幅よりも広い領域を有している
ため、切断後においても個片化された各半導体装置に露
出部は残存する。よって、半導体装置に個片化された後
であっても半導体チップと封止樹脂は強固に接合されて
おり、封止樹脂が半導体チップから剥離することを防止
することができる。
【００５３】また、背面研削工程では、半導体基板の背
面を溝部内の封止樹脂が露出する位置まで背面研削する
ため、半導体基板は薄型化され、反りの発生を防止する
ことができる。
【００５４】また背面研削処理を実施する際、背面研削
は機械加工であるため、半導体基板に大きな応力が発生
する。しかしながら、前記のように露出部と封止樹脂は
高い接合力を持って接合されるため、機械加工である研
削加工を実施することにより発生する応力が露出部と封
止樹脂との接合部に印加されても、半導体基板と封止樹
脂が剥離するようなことはない。
【００５５】更に、背面研削工程において溝部の形成位
置における導体基板は研削除去されているため、切断工
程では封止樹脂のみを切断すればよい構成となる。この
ため、半導体基板と封止樹脂とを一括的に切断する構成
に比べ、切断治具（例えば、ダイシングソー）の長寿命
化を図ることができる。
【００５６】また、請求項６の発明によれば、汚染物除
去工程において、レーザ照射を行なうことにより汚染物
を除去し露出部を形成するため、機械加工により除去処
理する構成に比べ、露出部の形成時に半導体チップに発
生する応力を低減できる。また、封止樹脂形成工程で
は、少なくとも露出部及び第１の溝部と密着するよう封
止樹脂を形成することにより、露出部及び第１の溝部に
おける半導体基板と封止樹脂との接合性を高めることが
できる。
【００５７】また、第２の溝部形成工程で、封止樹脂及
び半導体基板の切断位置にレーザ照射を行ない、第１の
溝部よりも幅狭でかつ深い第２の溝部を形成した上で背
面研削工程を実施し、半導体基板の背面を第２の溝部と
連通する位置まで背面研削することにより、半導体装置
を個片化する処理と、半導体基板を背面研削する処理を
同時に行なうことができる。よって、別個に切断処理設
ける必要がなくなり、製造設備及び製造工程の簡単化を
図ることができる。また、背面研削により半導体基板は
薄型化されるため、反りの発生を防止することができ
る。
【００５８】この際、露出部は第２の溝部の幅よりも広
い領域を有しているため、切断後においても個片化され
た各半導体装置に露出部は残存する。よって、半導体装
置に個片化された後であっても半導体チップと封止樹脂
は強固に接合されており、封止樹脂が半導体チップから
剥離することを防止することができる。
【００５９】また、背面研削処理を実施する際、背面研
削は機械加工であるために半導体基板に大きな応力が発
生するが、前記のように露出部と封止樹脂は高い接合力
を持って接合されているため、機械加工である研削加工
を実施することにより発生する応力が露出部と封止樹脂
との接合部に印加されても、半導体基板と封止樹脂が剥
離するようなことはない。
【００６０】また、請求項７記載の発明によれば、汚染
物の少なくとも外周部分がレーザ照射により除去されて
露出部を形成しているため、この半導体チップを半導体
装置に実装した際、半導体装置の封止樹脂と半導体チッ
プの露出部との接合性は向上し、封止樹脂が半導体チッ
プから剥離することを防止できる。
【００６１】また、汚染物の除去はレーザ加工により行
なわれるため、機械加工により除去処理する構成に比
べ、露出部の形成時に半導体チップに発生する応力を低
減できる。よって、半導体チップを半導体装置に実装し
た際、封止樹脂と半導体チップの熱膨張差に起因した力
が露出部に作用しても、露出部の形成位置にひびや割れ
が発生することを防止できる。
【００６２】また、請求項８記載の発明によれば、露出
部の底面を汚染物の膜の表面に比べ粗面としたことによ
り、半導体チップを半導体装置に実装した際、封止樹脂
はこの粗面の凹凸に食い込んだ状態となる。更に、露出
部は汚染物が除去されているため、封止樹脂との接合性
は高い。このため、露出部と封止樹脂とを強固に接合す
ることが可能となり、半導体チップから封止樹脂が剥離
することを防止することができる。
【００６３】また、請求項９記載の発明によれば、露出
部の周縁部にチップ材料が隆起した突起部が形成されて
いるため、半導体チップを半導体装置に実装した際、突
起部は封止樹脂に突き刺さったような状態となるためア
ンカー効果を発揮する。この突起部は半導体チップと一
体的に形成されているため、よって封止樹脂と半導体チ
ップとの接合性を向上させることができる。
【００６４】また、請求項１０の発明によれば、汚染物
除去工程においてレーザ照射を行なうことにより汚染物
を除去し露出部を形成するため、機械加工により除去処
理する構成に比べ、露出部の形成時に半導体基板に発生
する応力を低減できる。
【００６５】また、切断工程において半導体基板を切断
する際、露出部は切断される切断幅よりも広い領域を有
しているため、切断後においても個片化された各半導体
チップに露出部は残存する。よって、半導体チップを半
導体装置に実装した場合には、露出部における半導体チ
ップと封止樹脂との接合性を高めることができ剥離の発
生を防止することができる。
【００６６】また、請求項１１の発明に係る半導体チッ
プの製造方法では、レーザ照射工程において、レーザ照
射を行なうことにより汚染物を除去し露出部を形成する
ため、機械加工により除去処理する構成に比べ、露出部
の形成時に半導体チップに発生する応力を低減できる。
また、レーザ照射工程では、切断位置に溝部を形成する
溝部形成処理と、汚染物を除去し露出部を形成する汚染
物除去処理とを一括的に行なうため、製造工程の簡略化
を図ることができる。
【００６７】また、背面研削工程では、半導体基板の背
面を溝部内の封止樹脂が露出する位置まで背面研削する
ため、半導体装置を個片化する処理と、半導体基板を背
面研削する処理を同時に行なうことができる。よって、
別個に切断処理設ける必要がなくなり、製造設備及び製
造工程の簡単化を図ることができる。また、背面研削に
より半導体基板は薄型化されるため、半導体基板に反り
が発生することを防止することができる。
【００６８】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。
【００６９】図１２は本発明の第１実施例である半導体
装置３０Ａを示しており、また図１３は半導体装置３０
の製造方法の要部を示している。
【００７０】半導体装置２０Ａは、大略すると半導体チ
ップ３２Ａ，外部端子３３，及び封止樹脂層３５Ａ等よ
りなる極めて簡単な構成とされている。半導体チップ３
２Ａは、図中上面に電子回路（図示せず）が形成された
回路形成面を有しており、この回路形成面には複数の外
部端子３３が形成されている。この外部端子３３は、回
路形成面に形成されたパッド部（図示せず）に、例えば
メッキ法を用いて所定の高さで形成された構成とされて
いる。
【００７１】また、封止樹脂３５Ａは例えばエポキシ系
の樹脂であり、半導体チップ３２Ａの回路形成面及び外
部端子３３を保護するために設けられている。この外部
端子３５の上端部は封止樹脂３５Ａから露出するよう構
成されており、よって外部端子３５は半導体装置３０Ａ
の外部接続端子として機能する。
【００７２】ここで、半導体チップ３２Ａの回路形成面
に注目すると、この回路形成面には汚染物４８よりなる
薄膜が形成されている。この汚染物４８は、半導体チッ
プ３２Ａの製造工程において、半導体チップ３２Ａが形
成されるウェーハ４０（図１３参照）に電子回路を形成
する際に実施される各処理（例えば、不純物拡散処理、
薄膜形成処理、ホトリソグラフィー処理等）における残
渣や、回路形成面を保護する樹脂膜（通常、ポリイミド
膜）の残渣等がウェーハ４０上に残存してしまったもの
である。この汚染物４８は、封止樹脂３５Ａに対する接
合性は不良なものである。
【００７３】ここで、半導体チップ３２Ａの回路形成面
に形成された汚染物４８に注目すると、汚染物４８の外
周部分は除去されており、半導体チップ３２Ａが露出し
た露出部３６が形成されている。この露出部３６は、後
に詳述するように、レーザ加工にて汚染物４８を除去す
ることにより形成されたものである。また、露出部３６
の形成範囲は、半導体チップ３２Ａの回路形成面の外周
において、なるべく広い領域を得られるよう形成位置が
選定されている。尚、露出部３６の形成位置から回路形
成面を除いたのは、露出部３６はレーザ加工により形成
されるため、回路形成面にレーザ照射によるダメージが
発生することを防止するためである。
【００７４】このように、本実施例に係る半導体装置３
０Ａは、露出部３６を形成することにより、半導体チッ
プ３０Ａの回路形成面の一部が汚染物４８から露出した
構成となっている。また、半導体チップ３２Ａ自体と、
封止樹脂３５Ａとの接合性は良好である。よって、露出
部３６においては、半導体チップ３２Ａと封止樹脂３５
Ａは強い接合力にて接合するため、封止樹脂３５Ａが半
導体チップ３２Ａから剥離することを防止できる。これ
により、半導体装置３０Ａの信頼性を向上させることが
できる。
【００７５】続いて、上記構成とさたれ半導体装置３０
Ａの製造方法について説明する。
【００７６】図１３は、半導体装置３０Ａの製造方法の
要部を説明するための図である。同図では、特に露出部
３６の形成方法を主として図示している。
【００７７】半導体装置３０Ａは、１枚の半導体基板
（以下，ウェーハという）から複数個を同時形成する、
いわゆる多数個取りする製造方法が採られている。具体
的には、ウェーハ４０上に複数の半導体チップ３０Ａが
回路形成された後、その回路形成面に外部端子３３をメ
ッキ法等により形成し、その上で回路形成面を保護する
ポリイミド等の樹脂膜（図示せず）が形成される。
【００７８】図１３（Ａ）は、上記した一連の処理が終
了した状態のウェーハ４０を示している。この状態にお
いて、ウェーハ４０の上面全面には汚染物４８が付着し
ている。この汚染物４８は、前記のように電子回路を形
成する各処理の実行時や、回路形成面を保護する樹脂膜
の形成時に発生する塵埃等が残渣としてウェーハ４０上
に付着したものである。
【００７９】上記したウェーハ４０には、先ず汚染物４
８を除去し露出部３６を形成する汚染物除去工程が実施
される。この汚染物除去工程では、図１３（Ｂ）に示す
ように、レーザ照射装置４１を用いて表面に汚染物４８
の膜が形成されてなるウェーハ４０にレーザ照射を行な
い、これにより汚染物４８を除去する。このレーザ照射
装置４１としては、例えばエキシマレーザ，ＹＡＧレー
ザ，ＣＯ2レーザ等の短パルスで高出力なレーザ発生装
置を用いることができる。具体的には、発振波長が２５
０nm〜１１００nmのレーザ発生装置を用いることが望ま
しい。
【００８０】この際、レーザ照射が行なわれる位置は、
個片化される際に切断される切断位置を含み、かつ、少
なくとも切断幅（これは、図１３（Ｅ）に示す切断用ダ
イシングソー１３の幅と略同じ）よりも広い領域となる
よう設定されている。しかしながら、前記した理由によ
り、ウェーハ４０上に形成された回路形成領域には及ば
ないよう設定されている。このレーザ照射が実施される
領域が、露出部３６の形成領域となる。図１３（Ｃ）
は、レーザ照射により形成された露出部３６を示してい
る。
【００８１】上記の汚染物除去工程が終了すると、続い
て露出部３６が形成されたウェーハ４０上に封止樹脂３
５Ａを形成する封止樹脂形成工程が実施される。この封
止樹脂３５Ａの形成は、例えば圧縮成形法を用いて行な
われる。図１３（Ｄ）は、ウェーハ４０上に封止樹脂３
５Ａが形成された状態を示している。同図に示すよう
に、封止樹脂３５Ａはウェーハ４０の全面に行なわれ、
よって封止樹脂３５Ａは露出部３６の上部にも形成され
る。この際、露出部３６は汚染物４８が除去された部位
であるため、封止樹脂３５Ａはウェーハ４０に直接接合
した構成となる。
【００８２】上記の封止樹脂形成工程が終了すると、続
いて切断工程が実施される。この切断工程では、図１３
（Ｅ）に示すように、切断用ダイシングソー１３を用
い、露出部３６内の所定切断位置において、ウェーハ４
０及び封止樹脂３５Ａを一括的に切断する。これによ
り、ウェーハ４０は各半導体装置単位で個片化され、半
導体装置３０Ａが形成される。
【００８３】上記したように、本実施例に係る製造方法
では、汚染物除去工程においてレーザ照射を行なうこと
により汚染物４８を除去し、露出部３６を形成する方法
が採られている。この汚染物４８を除去する方法として
は、例えばラップ材やバイトを用いて機械的に除去する
方法も考えられる。しかしながら、機械加工により汚染
物４８を除去した場合には、ウェーハ４０に残留応力が
発生し、前述した理由により製造された半導体装置３０
Ａにひびや割れが発生するおそれがある。
【００８４】これに対し、レーザ光を用いて汚染物４８
を除去する方法では、機械加工により除去処理する構成
に比べ、露出部３６の形成時にウェーハ４０に発生する
残留応力を低減できる。特に本実施例では、発振波長が
２５０nm〜１１００nmの短パルス幅のレーザ発生装置４
１を用いているため、汚染物４８の除去を瞬時に行なう
ことができ、レーザ照射による熱がウェーハ４０に影響
を及ぼすようなことはない。従って、レーザ光を用いて
汚染物４８を除去する方法によれば、半導体装置３０Ａ
の製造後に熱印加があったような場合でも、ひびや割れ
が発生することはなく、半導体装置３０Ａの信頼性を向
上させることができる。
【００８５】また前記したように、切断工程においてウ
ェーハ４０を切断する際、露出部３６は切断される切断
幅よりも広い領域とされているため、切断され個片化さ
れても各半導体チップ３２Ａには露出部３６は残存す
る。また、露出部３６における半導体チップ３２Ａと封
止樹脂３４Ａの接合力は強固となっている。よって、個
片化された後であっても、半導体チップ３２Ａと封止樹
脂３５Ａとは強固に接合されており、封止樹脂３５Ａが
半導体チップ３２Ａから剥離することはなく，よって半
導体装置３０Ａの信頼性を向上させることができる。
【００８６】ここで、図１４を用いて露出部３６の詳細
構成について説明する。
【００８７】図１４（Ａ）は汚染物除去工程が終了した
露出部３６を拡大して示している。同図に示すように、
レーザ光を照射することにより、露出部３６においては
汚染物４８が除去されている。また、露出部３６はレー
ザ照射により若干窪んだ形状となっている。この窪んだ
形状の露出部３６の底部４３に注目すると、底部４３は
微細な凹凸を有した粗面となっている。この底部４３
は、汚染物４８の表面に比べ、粗面とされている。ま
た、底部４３の周縁部（外周部）に注目すると、この部
位においてウェーハ材料（チップ材料）は隆起し突起部
４４が形成されている。このように、底部４３の周縁部
に突起部４４が形成されるのは、レーザ照射により溶融
したウェーハ材料がレーザ照射のエネルギーにより外周
に押しやられることによる。
【００８８】図１４（Ｂ）は、上記構成とされた露出部
３６上に封止樹脂３５Ａが形成され、更に切断処理が行
なわれた状態を示している。同図に示すように、封止樹
脂３５Ａをウェーは４０上に形成することにより、封止
樹脂３５Ａは露出部３６内にも装填される。この際、上
記のように露出部３６の底面４３は粗面とされているた
め、封止樹脂３５Ａはこの粗面を形成する微細な凹凸に
食い込んだ状態となる。更に、露出部３６は汚染物４８
が除去されているため、封止樹脂３５Ａとの接合性は高
い。このため、露出部３６と封止樹脂３５Ａとを強固に
接合することが可能となり、半導体チップ３２Ａから封
止樹脂３５Ａが剥離することを確実に防止することがで
きる。
【００８９】更に、前記したように、露出部３６（底部
４３）の周縁部には突起部４４が形成されている。この
突出部４４は、封止樹脂３５Ａの形成後において封止樹
脂３５Ａに突き刺さった状態となる。従って、突起部４
４は封止樹脂視３５Ａに対してアンカー効果を発揮す
る。この突起部４４は半導体チップ３２Ａと一体的に形
成されており、かつ汚染物４８は付着していない。よっ
て、突起部４４と封止樹脂視３５Ａとの接合力は強く、
これによっても半導体チップ３２Ａから封止樹脂３５Ａ
が剥離することを確実に防止することができる。
【００９０】図１５は、本発明の第２実施例である半導
体装置３０Ｅを示しており、また図１６及び図１７は半
導体装置３０Ｅの製造方法をそれぞれ示している。尚、
図１５乃至図１７において、図１２乃至図１４に示した
構成と同一構成については同一符号を付してその説明を
省略する。
【００９１】本実施例に係る半導体装置３０Ｅは、図１
２に示した半導体装置３０Ａと基本構成は同一である
が、半導体チップ３２Ａの側部にも封止樹脂３５Ｄの一
部である側部封止部４５が形成されている点で相違して
いる。
【００９２】本実施例では、前記のように半導体チップ
３２Ａの側部にも封止樹脂３５Ｄの一部である側部封止
部４５が接合した構成とされている。また、半導体チッ
プ３２Ａの側部には汚染物４８は存在せず、よって半導
体チップ３２Ａと側部封止部４５は強固に接合してい
る。従って、本実施例に係る半導体装置３０Ｅによれ
ば、より確実に封止樹脂３５Ｄが半導体チップ３２Ａか
ら剥離することを防止することができる。
【００９３】続いて、図１６を用いて、第２実施例であ
る半導体装置の製造方法について説明する。本実施例に
係る製造方法は、前記した半導体装置３０Ｅの製造方法
である。
【００９４】本実施例においても、図１６（Ａ）に示す
ように、先ずレーザ照射装置４１を用いてウェーハ４０
に付着している汚染物４８を除去し、露出部３６を形成
する汚染物除去工程が実施される。この際、レーザ照射
が行なわれる位置が、個片化される際に切断される切断
位置を含み、かつ、少なくとも切断幅よりも広い領域と
なるよう設定されていることは、前記した第１実施例の
製造方法と同様である。
【００９５】上記の汚染物除去工程が終了すると、本実
施例では露出部３６内に深溝４６を形成する溝形成工程
が実施される。この深溝４６の形成は、露出部３６を形
成するのに用いたレーザ照射装置４１をそのまま用いて
行なうことができる。
【００９６】即ち、本実施例で用いているレーザ照射装
置４１は、前記したように発振波長が２５０nm〜１１０
０nmの短パルス幅のレーザ発生装置であるため、ウェー
ハ４０（本実施例では、シリコンよりなる）を直接溝加
工することが可能である。よって、露出部３６を形成す
る汚染物除去工程と、深溝４６を形成する溝形成工程を
連続的に行なうことが可能となり、半導体装置３０Ｅの
製造工程の効率化を図ることができる。
【００９７】上記のようにして形成される深溝４６は、
その幅寸法が切断幅（切断用ダイシングソー１３の刃
幅）よりも広く、かつ露出部３６の形成領域よりも狭く
なるよう設定されている。更に、深溝４６深さ（図１６
（Ｂ）に矢印Ｈ１で示す）は、ウェーハ４０の厚さより
も浅い深さを有するよう設定されている。従って、深溝
４６が形成された状態では、まだ各半導体チップ個片化
されておらず、一体化した状態を維持している。
【００９８】上記した溝形成工程が終了すると、続いて
露出部３６及び深溝４６が形成されたウェーハ４０上に
封止樹脂３５Ｄを形成する封止樹脂形成工程が実施され
る。この封止樹脂３５Ｄの形成は、例えば圧縮成形法を
用いて行なわれる。図１６（Ｃ）は、ウェーハ４０上に
封止樹脂３５Ｄが形成された状態を示している。
【００９９】同図に示すように、封止樹脂３５Ｄはウェ
ーハ４０の全面に行なわれ、よって封止樹脂３５Ａは露
出部３６の上部及び深溝４６の内部にも形成される。こ
の際、露出部３６は汚染物４８が除去されており、かつ
深溝４６もウェーハ４０が露出した面である。このた
め、封止樹脂３５Ｄは露出部３６及び深溝４６と強固に
接合され、従ってウェーハ４０と封止樹脂３５Ｄも高い
接合強度を持って接合する。
【０１００】上記の封止樹脂形成工程が終了すると、続
いて封止樹脂３５Ｄの上部に貼着テープ４９を貼着し、
その上でウェーハ４０の背面（封止樹脂３５Ｄの形成面
と反対側の面）を背面研削する背面研削工程が実施され
る。図１６（Ｄ）は、ウェーハ４０に対して背面研削処
理を実施している様子を示している。このウェーハ４０
に対する背面研削処理は、グラインダー５０（砥石）を
用いてウェーハ４０の背面を図１６（Ｄ）に矢印Ｚで示
す方向に研削する。この背面研削処理は、深溝４６内に
装填された封止樹脂３５Ｄが露出する位置まで実施され
る。
【０１０１】図１６（Ｅ）は、この位置までウェーハ４
０に対する背面研削処理が実施された状態を示してい
る。この状態において、ウェーハ４０は個片化されて個
々の半導体チップ３２Ａとなっている。しかしながら、
各半導体チップ３２Ａは、封止樹脂３５Ｄにより連結さ
れた状態となっている。
【０１０２】上記の背面研削工程が終了すると、続いて
切断工程が実施される。この切断工程では、図１６
（Ｆ）に示すように、切断用ダイシングソー１３を用
い、深溝４６内の所定切断位置において封止樹脂３５Ｄ
を切断する。これにより、封止樹脂３５Ｄは各半導体装
置単位で個片化され、図１６（Ｇ）に示すように、半導
体装置３０Ｅが形成される。
【０１０３】上記したように、本実施例に係る製造方法
においても、汚染物除去工程においてレーザ照射を行な
うことにより汚染物４８を除去し、露出部３６を形成す
る方法が採られている。よって、機械加工により除去処
理する構成に比べ、露出部３６及び深溝４６の形成時に
ウェーハ４０に発生する残留応力を低減でき、ウェーハ
４０及び製造された半導体装置３０Ｅにひびや割れが発
生することを防止することができる。
【０１０４】また、深溝形成工程においてウェーハ４０
に深溝４６を切断する際、露出部３６は深溝４６の幅よ
りも広く形成されている。このため、深溝４６の形成後
においても、各半導体チップ３２Ａとなる個所には露出
部３６は残存する。よって、深溝４６の形成後であって
も、半導体チップ３２Ａと封止樹脂３５Ｄとは強固に接
合されており、封止樹脂３５Ｄが半導体チップ３２Ａか
ら剥離するようなことはない。
【０１０５】また、背面研削工程を実施することによ
り、ウェーハ４０は薄型化されるため、反りの発生を防
止することができる。この背面研削処理を実施する際、
背面研削は機械加工であるため、ウェーハ４０に大きな
応力が発生する。しかしながら、背面研削の実施時に
は、既に露出部３６及び深溝３６と封止樹脂３５Ｄは高
い接合力を持って接合されている。よって、機械加工で
ある研削加工を実施し、これによる応力が露出部３６と
封止樹脂３５Ｄとの接合部に印加されても、ウェーハ４
０と封止樹脂３５Ｄが剥離するようなことはない。
【０１０６】更に、背面研削工程を実施することによ
り、切断工程実施時においては深溝４６の形成位置にお
けるウェーハ４０は研削され存在しないため、切断用ダ
イシングソー１３は封止樹脂３５Ｄのみを切断すればよ
い構成となる。このため、ウェーハ４０と封止樹脂３５
Ｄとを一括的に切断する構成に比べ、切断用ダイシング
ソー１３の長寿命化を図ることができる。
【０１０７】続いて、図１７を用いて、第３実施例であ
る半導体装置の製造方法について説明する。本実施例に
係る製造方法も、前記した半導体装置３０Ｅ（図１５参
照）の製造方法である。
【０１０８】本実施例では、図１６（Ａ）〜（Ｃ）に示
した露出部３６を形成する汚染物除去工程、露出部３６
内に深溝４６（第１の溝部）を形成する溝形成工程（本
実施例では、特に第１の溝形成工程という）、及び露出
部３６及び深溝４６が形成されたウェーハ４０上に封止
樹脂３５Ｄを形成する封止樹脂形成工程が第２実施例と
同様に実施される。
【０１０９】上記の各工程が終了すると、本実施例では
図１７（Ａ）に示す第２の溝部形成工程が実施される。
この第２の溝部形成工程では、露出部３６内に位置する
所定切断位置にレーザ照射装置４１を用いてレーザ照射
を行なうことにより切断用溝５１を形成する。この切断
用溝５１は、レーザ光を用いて封止樹脂３５Ｄ及びウェ
ーハ１０を一括的に除去することにより形成される。ま
た、図１７（Ａ）に示されるように、切断用溝５１は深
溝４６の幅よりも幅狭とされており、その深さＨ３は深
溝４６の深さＨ１よりも深く、ウェーハ１０の厚さＨ２
よりも小さくなるよう設定されている（Ｈ１＜Ｈ３＜Ｈ
２）。
【０１１０】上記の第２の溝部形成工程が終了すると、
続いて封止樹脂３５Ｄの上部に貼着テープ４９を貼着
し、その上でウェーハ４０の背面（封止樹脂３５Ｄの形
成面と反対側の面）を背面研削する背面研削工程が実施
される。図１７（Ｂ）は、ウェーハ４０に対して背面研
削処理を実施している様子を示している。このウェーハ
４０に対する背面研削処理は、グラインダー５０（砥
石）を用いてウェーハ４０の背面を図１６（Ｄ）に矢印
Ｚで示す方向に研削する。この背面研削処理は、切断用
溝５１と連通する位置まで実施される。
【０１１１】図１７（Ｃ）は、この位置までウェーハ４
０に対する背面研削工程が終了した状態を示している。
背面研削工程が実施される前に実施される第２の溝部形
成工程において、封止樹脂３５Ｄも各半導体装置単位で
切断されている。また、背面研削工程を実施することに
より、ウェーハ４０は個片化される。よって、背面研削
工程が終了した時点で、個片化された半導体装置３０Ｅ
が製造される。
【０１１２】しかしながら背面研削工程が終了した直後
では、各半導体装置３０Ｅは貼着テープ４９により貼着
された状態を維持している。従って、半導体装置３０Ｅ
を使用する場合には、図１７（Ｄ）に示すように、各半
導体装置３０Ｅを貼着テープ４９から剥がして使用する
こととなる。尚、半導体装置３０Ｅを出荷する形態とし
ては、貼着テープ４９を貼着したままで出荷することも
考えられる。
【０１１３】上記したように、本実施例に係る製造方法
においても、汚染物除去工程においてレーザ照射を行な
うことにより汚染物４８を除去し、露出部３６を形成す
る方法が採られているため、機械加工により除去処理す
る構成に比べ、露出部３６及び深溝４６の形成時にウェ
ーハ４０に発生する残留応力を低減でき、ウェーハ４０
及び製造された半導体装置３０Ｅにひびや割れが発生す
ることを防止することができる。
【０１１４】また、深溝形成工程において、露出部３６
は深溝４６の幅よりも広く形成されるため、深溝４６の
形成後であっても半導体チップ３２Ａと封止樹脂３５Ｄ
とは強固に接合されており、封止樹脂３５Ｄが半導体チ
ップ３２Ａから剥離することを防止できる。
【０１１５】また、背面研削工程を実施することによ
り、ウェーハ４０は薄型化されるため、反りの発生を防
止することができる。また、背面研削の実施時には既に
露出部３６及び深溝３６と封止樹脂３５Ｄは高い接合力
を持って接合されているため、ハ面研削処理を実施して
も、封止樹脂３５Ｄがウェーハ４０から剥離することを
防止できる。
【０１１６】更に、本実施例では、半導体装置３０Ｅを
個片化する処理と、ウェーハ４０を背面研削する処理を
同時に行なうことが可能となる。このため、第１実施例
で必要とされた切断用ダイシングソー１３が不要とな
り、製造設備及び製造工程の簡単化を図ることができ
る。
【０１１７】図１８は本発明の一実施例である半導体チ
ップ３２Ｂを示しており、また図１９及び図２１は半導
体チップ３２Ｂの製造方法をそれぞれ示している。尚、
図１８乃至図２１において、先に説明した図１２乃至図
１４と同一構成についは同一符号を付してその説明を省
略する。
【０１１８】図１８に示す半導体チップ３２Ｂは、例え
ば図２２乃至図２４に示されるような半導体装置３０Ｂ
〜３０Ｄに実装されるものである。この半導体チップ３
２Ｂは、回路形成面に複数の電極部３７が形成されると
共に、汚染物４８の膜が形成されている。本実施例で
は、この汚染物４８の一部を除去することにより、露出
部３６を形成していることを特徴としている。
【０１１９】図１９は、この半導体チップ３２Ｂを製造
する製造方法の第１実施例を示している。半導体チップ
３２ＢＡは、１枚のウェーハ４０から複数個を同時形成
する、いわゆる多数個取りする製造方法が採られてい
る。
【０１２０】図１９（Ａ）は、ウェーハ４０を示してい
る。同図に示すように、ウェーハ４０の上面全面には汚
染物４８が付着している。この汚染物４８は、電子回路
を形成する各処理の実行時や、回路形成面を保護する樹
脂膜の形成時に発生する塵埃等が残渣としてウェーハ４
０上に付着したものである。
【０１２１】上記したウェーハ４０には、先ず汚染物４
８を除去し露出部３６を形成する汚染物除去工程が実施
される。この汚染物除去工程では、図１３（Ｂ）に示す
ように、レーザ照射装置４１を用いて表面に汚染物４８
の膜が形成されてなるウェーハ４０にレーザ照射を行な
い、これにより汚染物４８を除去する。このレーザ照射
装置４１としては、発振波長が２５０nm〜１１００nmで
ある、例えばエキシマレーザ，ＹＡＧレーザ，ＣＯ2レ
ーザ等の短パルスで高出力なレーザ発生装置を用いるこ
とができる。
【０１２２】また、レーザ照射が行なわれる位置は、個
片化される際に切断される切断位置を含み、かつ、少な
くとも切断幅（これは、図１９（Ｃ）に示す切断用ダイ
シングソー１３の幅と略同じ）よりも広い領域となるよ
う設定されている。しかしながら、露出部３６の形成領
域は、ウェーハ４０上に形成された回路形成領域には及
ばないよう設定されている。
【０１２３】上記の汚染物除去工程が終了すると、続い
て切断工程が実施される。この切断工程では、図１９
（Ｃ）に示すように、切断用ダイシングソー１３を用
い、露出部３６内の所定切断位置においてウェーハ４０
を切断する。これにより、ウェーハ４０は各半導体装置
単位で個片化され、半導体チップ３２Ｂが形成される。
【０１２４】上記したように、本実施例に係る製造方法
によれば、汚染物除去工程においてレーザ照射を行なう
ことにより汚染物４８を除去し露出部３６を形成する方
法が採られているため、機械加工により除去処理する構
成と比べ、露出部３６の形成時にウェーハ４０に発生す
る残留応力を低減できる。また前記したように、切断工
程においてウェーハ４０を切断する際、露出部３６は切
断される切断幅よりも広い領域とされているため、切断
され個片化されても各半導体チップ３２Ａには露出部３
６は残存する。
【０１２５】図２０は、露出部３６を拡大して示してい
る。同図に示すように、半導体チップ３２Ｂの製造工程
において形成される露出部３６も露出部３６の底部４３
に微細な凹凸を有した粗面となっている。この底部４３
も汚染物４８の表面に比べ、粗面とされている。また、
底部４３の周縁部（外周部）にはウェーハ材料（チップ
材料）が隆起した突起部４４が形成されている。
【０１２６】図２１は、半導体チップ３２Ｂを製造する
製造方法の第２実施例を示している。
【０１２７】本実施例では、先ず図２１（Ａ），（Ｂ）
に示すように、所定の切断位置に深溝４６を形成する溝
形成工程が実施される。この深溝４６の形成は、レーザ
照射装置４１を用いて実施される。本実施例で用いてい
るレーザ照射装置４１は、前記した発振波長が２５０nm
〜１１００nmの短パルス幅のレーザ発生装置であるた
め、ウェーハ４０（本実施例では、シリコンよりなる）
を直接溝加工することが可能である。
【０１２８】上記の溝形成工程が終了すると、続いて汚
染物除去工程が実施される。この汚染物除去工程では、
図２１（Ｃ）に示すように、レーザ照射装置４１を用い
てウェーハ４０に付着している汚染物４８を除去する。
この際、レーザ照射が行なわれる位置は、深溝４６の外
周縁部から回路形成領域までの間の所定の範囲である。
このように、溝形成工程は必ず汚染物除去工程の後に実
施するものではなく、本実施例のように溝形成工程を汚
染物除去工程の実施前に実施することも可能である。ま
た、本実施例においても、深溝４６を形成する溝形成工
程と、露出部３６を形成する汚染物除去工程を連続的に
行なうことが可能となり、半導体チップ３２Ｂの製造工
程の効率化を図ることができる。
【０１２９】上記の汚染物除去工程が終了すると、続い
てウェーハ４０の上部に貼着テープ４９を貼着し、その
上でウェーハ４０の背面（封止樹脂３５Ｄの形成面と反
対側の面）を背面研削する背面研削工程が実施される。
図２１（Ｄ）は、ウェーハ４０に対して背面研削処理を
実施している様子を示している。このウェーハ４０に対
する背面研削処理は、グラインダー５０（砥石）を用い
てウェーハ４０の背面を図２１（Ｄ）に矢印Ｚで示す方
向に研削する。この背面研削処理は、深溝４６と連通す
る位置まで実施される。これにより、ウェーハ４０は個
片化され、各半導体チップ３２Ａが製造される。
【０１３０】しかしながら背面研削工程が終了した直後
では、各半導体チップ３２Ｂは貼着テープ４９により貼
着された状態を維持している。従って、半導体チップ３
２Ｂを使用する場合には、図２１（Ｄ）に示すように、
各半導体チップ３２Ｂを貼着テープ４９から剥がして使
用することとなる。尚、半導体チップ３２Ｅを出荷する
形態としては、貼着テープ４９を貼着したままで出荷す
ることも考えられる。
【０１３１】上記したように、本実施例に係る製造方法
においても、汚染物除去工程においてレーザ照射を行な
うことにより汚染物４８を除去し、露出部３６を形成す
る方法が採られているため、機械加工により除去処理す
る構成に比べ、露出部３６及び深溝４６の形成時にウェ
ーハ４０に発生する残留応力を低減することができる。
【０１３２】また、背面研削工程を実施することによ
り、ウェーハ４０は薄型化されるため、反りの発生を防
止することができる。また、本実施例では、半導体チッ
プ３２Ｂを個片化する処理と、ウェーハ４０を背面研削
する処理を同時に行なうことが可能となるため、製造設
備及び製造工程の簡単化を図ることができる。
【０１３３】図２２乃至図２４は、上記のように製造さ
れた半導体チップ３２Ｂを実装した半導体装置３０Ｂ〜
３０Ｄを示している。図２２に示す半導体装置３０Ｂ
は、ＴＣＰタイプの半導体装置である。また、図２３に
示す半導体装置３０Ｃは、ＢＧＡタイプの半導体装置で
ある。更に、図２４に示す半導体装置３０Ｄは、ＦＤＢ
ＧＡタイプの半導体装置である。尚、図２２乃至図２４
に例示した半導体装置３０Ｂ〜３０Ｄは、先に図９乃至
図１１を用いて説明した半導体装置１Ｃ〜１Ｅと半導体
チップ３２Ｂを除き同一構成であるため、装置自体の構
造説明は省略する。
【０１３４】上記した各半導体装置３０Ｂ〜３０Ｄは、
半導体チップ３２Ｂの回路形成面の保護等を目的として
封止樹脂３５Ｂ〜３５Ｃが形成されている。よって、半
導体チップ３２Ｂの回路形成面は、封止樹脂３５Ｂ〜３
５Ｃと接合された構成となる。
【０１３５】本実施例に係る半導体チップ３２Ｂは、前
記したように、回路形成面に露出部３６が形成された構
成とされている。この露出部３６は、レーザ照射を行な
うことにより汚染物４８を除去することにより形成され
るため、機械加工により汚染物４８を除去処理する構成
に比べ、ウェーハ４０に発生する残留応力を低減でき
る。また、本実施例では、ウェーハ４０に対して深溝４
６の形成が行なわれるが、この深溝４６もレーザ加工に
より形成されるため、深溝４６の形成時にウェーハ４０
に残留応力が発生することを抑制することができる。
【０１３６】従って、上記のようにして製造された半導
体チップ３２Ｂを半導体装置３０Ｂ〜３０Ｄに実装した
場合、半導体装置３０Ｂ〜３０Ｄの製造後に熱印加があ
ったような場合でもひびや割れが発生することはなく、
各半導体装置３０Ｂ〜３０Ｄの信頼性を向上させること
ができる。また、露出部３６における半導体チップ３２
Ａと封止樹脂３５Ｂ〜３５Ｃの接合力は強固であるた
め、封止樹脂３５Ｂ〜３５Ｃが半導体チップ３２Ａから
剥離することを防止でき、半導体装置３０Ｂ〜３０Ｄの
信頼性を向上させることができる。
【０１３７】更に、図２０を用いて説明したように、露
出部３６は粗面とされた底部４３と、底部４３の周縁部
（外周部）において突起した突起部４４が形成されてい
る。このように、露出部３６の底部４３が粗面とされて
いることにより、封止樹脂３５Ｂ〜３５Ｃはこの粗面を
形成する微細な凹凸に食い込んだ状態となるため、露出
部３６と封止樹脂３５Ｂ〜３５Ｃとの接合をより強固と
することができ、半導体チップ３２Ｂから封止樹脂３５
Ｂ〜３５Ｃが剥離することを確実に防止することができ
る。
【０１３８】更に、封止樹脂形成工程終了後において、
突出部４４は封止樹脂３５Ｂ〜３５Ｃに突き刺さった状
態となる。従って、突起部４４は封止樹脂視３５Ｂ〜３
５Ｃに対してアンカー効果を発揮する。よって、これに
よっても半導体チップ３２Ｂから封止樹脂３５Ｂ〜３５
Ｃが剥離することを確実に防止することができる。
【０１３９】尚、上記した各実施例では、レーザ照射装
置４１からウェーハ４０に直接レーザ光を照射する構成
とした。しかしながら、短パルスで高出力なレーザ発生
装置であっても、レーザ照射によりウェーハ４０の加熱
は必然的に発生し、よってウェーハ４０内にこの加熱に
起因した残留応力が発生することが考えられる。そこ
で、レーザ照射時にウェーハ４０の冷却を行なう手段を
設けた構成としてもよい。
【０１４０】具体的には、図２５に示すように、ウェー
ハ４０を冷媒５６（例えば、純水）が充填された冷媒容
器５２内に浸漬し、この状態においてレーザ照射を行な
う構成としてもよい。これにより、レーザ照射によるウ
ェーハ４０の温度上昇は抑制され、よってウェーハ４０
内に残留応力が発生することを防止することができる。
【０１４１】また、露出部３６の形成領域を高精度に設
定するため、図２５に示すように、レーザ照射位置に予
め開口５４が形成されているマスク５３を用い、このマ
スク５３を介してレーザ照射を行なう構成としてもよ
い。
【０１４２】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項１記載の発
明によれば、レーザ光を用いて半導体チップが露出する
露出部を形成することにより、この露出部における半導
体チップと封止樹脂との接合性は向上し、封止樹脂が半
導体チップから剥離することを防止できる。
【０１４３】また、汚染物の除去はレーザ光を用いて行
なわれるため、機械加工により除去処理する構成に比べ
て露出部の形成時に半導体チップに発生する応力を低減
でき、よって封止樹脂と半導体チップの熱膨張差に起因
した力が露出部に作用しても、露出部の形成位置にひび
や割れが発生することを防止できる。
【０１４４】また、請求項２、請求項３、請求項４、請
求項７、請求項８、及び請求項９記載の発明によれば、
露出部と封止樹脂とを強固に接合することが可能とな
り、半導体チップから封止樹脂が剥離することを防止す
ることができる。
【０１４５】また、請求項５の発明によれば、レーザ照
射により露出部を形成するため、露出部の形成時に半導
体基板に発生する応力を低減できる。また、露出部に汚
染物は存在しないため、露出部における半導体基板と封
止樹脂との接合性を高めることができ、研削加工による
応力が露出部と封止樹脂との接合部に印加されても、半
導体基板と封止樹脂が剥離することを防止できる。
【０１４６】また、半導体基板の背面を溝部内の封止樹
脂が露出する位置まで背面研削するため、半導体基板は
薄型化され、反りの発生を防止することができる。更
に、背面研削工程においては、溝部の形成位置における
導体基板は研削除去されているため、切断工程では封止
樹脂のみを切断すればよい構成となり、よって切断治具
の長寿命化を図ることができる。
【０１４７】また、請求項６の発明によれば、上記の請
求項５の効果を実現できると共に、少なくとも露出部に
加えて第１の溝部にも封止樹脂が密着する構成とされて
いるため、露出部及び第１の溝部における半導体基板と
封止樹脂との接合性を高めることができる。
【０１４８】また半導体装置を個片化する処理と、半導
体基板を背面研削する処理を同時に行なうことができる
ため、別個に切断処理設ける必要がなくなり、製造設備
及び製造工程の簡単化を図ることができる。
【０１４９】また、請求項１０の発明によれば、汚染物
除去工程においてレーザ照射を行なうことにより汚染物
を除去し露出部を形成するため、露出部の形成時に半導
体基板に発生する応力を低減できる。
【０１５０】また、切断工程において半導体基板を切断
する際、露出部は切断される切断幅よりも広い領域を有
しているため、切断後においても個片化された各半導体
チップに露出部は残存すし、よって半導体チップを半導
体装置に実装した場合には、露出部における半導体チッ
プと封止樹脂との接合性を高めることができ剥離の発生
を防止することができる。
【０１５１】また、請求項１１の発明によれば、レーザ
照射工程においてレーザ照射を行なうことにより汚染物
を除去し露出部を形成するため、露出部の形成時に半導
体チップに発生する応力を低減できる。
【０１５２】また、レーザ照射工程では、切断位置に溝
部を形成する溝部形成処理と、汚染物を除去し露出部を
形成する汚染物除去処理とを一括的に行なうため、製造
工程の簡略化を図ることができる。
【０１５３】また、背面研削工程では、半導体装置を個
片化する処理と半導体基板を背面研削する処理とを同時
に行なうことができるため、製造設備及び製造工程の簡
単化を図ることができる。また、背面研削により半導体
基板は薄型化されるため、半導体基板に反りが発生する
ことを防止することができる。
【図面の簡単な説明】
【図１】従来の一例を示す半導体装置を示す図である
（その１）。
【図２】図１に示す半導体装置の製造方法の概略を説明
する図である。
【図３】従来の一例を示す半導体装置を示す図である
（その２）。
【図４】図３に示す半導体装置の製造方法の概略を説明
する図である。
【図５】従来の半導体装置で発生した問題点を説明する
ための図である（その１）。
【図６】従来の半導体装置で発生した問題点を説明する
ための図である（その２）。
【図７】従来の半導体装置の製造方法において発生した
問題点を説明するための図である。
【図８】従来の半導体チップの製造方法の概略を説明す
るための図である。
【図９】従来の半導体チップの製造方法で製造された半
導体チップを半導体装置に実装したときに発生する問題
点を説明するための図である（その１）。
【図１０】従来の半導体チップの製造方法で製造された
半導体チップを半導体装置に実装したときに発生する問
題点を説明するための図である（その２）。
【図１１】従来の半導体チップの製造方法で製造された
半導体チップを半導体装置に実装したときに発生する問
題点を説明するための図である（その３）。
【図１２】本発明の第１実施例である半導体装置を説明
するための図である。
【図１３】本発明の第１実施例である半導体装置の製造
方法を説明するための図である。
【図１４】露出部及突起部を拡大して示す図である。
【図１５】本発明の第２実施例である半導体装置を説明
するための図である。
【図１６】本発明の第２実施例である半導体装置の製造
方法を説明するための図である。
【図１７】本発明の第２実施例である半導体装置の製造
方法を説明するための図である。
【図１８】本発明の第１実施例である半導体チップを説
明するための図である。
【図１９】本発明の第１実施例である半導体チップの製
造方法を説明するための図である。
【図２０】露出部及突起部を拡大して示す図である。
【図２１】本発明の第２実施例である半導体チップの製
造方法を説明するための図である。
【図２２】本発明の第１実施例である半導体チップを実
装した半導体装置を説明するための図である（その
１）。
【図２３】本発明の第１実施例である半導体チップを実
装した半導体装置を説明するための図である（その
２）。
【図２４】本発明の第１実施例である半導体チップを実
装した半導体装置を説明するための図である（その
３）。
【図２５】レーザ照射を冷却しつつ行なう方法を説明す
るための図である。
【図２６】マスクを用いてレーザ照射を行なう方法を説
明するための図である。
【符号の説明】
３０Ａ〜３０Ｅ 半導体装置 ３２Ａ，３２Ｂ 半導体チップ ３３ 外部端子 ３５Ａ〜３５Ｄ 封止樹脂 ３６ 露出部 ４０ ウェーハ ４１ レーザ照射装置 ４２ 矩形溝 ４３ 底部 ４４ 突起部 ４６ 深溝 ４８ 汚染物 ４９ 貼着テープ ５０ グラインダー ５１ 切断用溝 ５２ 冷媒容器 ５３ マスク
【手続補正書】
【提出日】平成１２年１０月３日（２０００．１０．
３）
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図５】
【図６】
【図９】
【図１０】
【図１２】
【図１８】
【図４】
【図７】
【図８】
【図１１】
【図１５】
【図１７】
【図２２】
【図１３】
【図１４】
【図１６】
【図１９】
【図２３】
【図２０】
【図２１】
【図２４】
【図２５】
【図２６】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 穂積 孝司 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 (72)発明者 川原 登志実 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 4M109 AA02 CA05 CA12 DA07 DB17 EA02 ED03 5F061 AA02 CA05 CA12 CB04 CB12 CB13

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】外部端子が形成されてなる半導体チップ
    と、 前記半導体チップの外部端子が形成された面に形成され
    ており、前記外部端子の一部を残し前記突起電極形成側
    の面を封止する封止樹脂とを具備し、 前記半導体チップの前記外部端子が形成された面上に汚
    染物の膜が存在する半導体装置において、 前記汚染物の外周部分をレーザ加工にて除去することに
    より前記半導体チップが露出する露出部を形成し、前記
    封止樹脂が該露出部に接合するよう構成したことを特徴
    とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記露出部の底面が前記汚染物の膜の表面に比べ粗面と
    されていることを特徴とする半導体装置。
  3. 【請求項３】 請求項１または２記載の半導体装置にお
    いて、 前記露出部の周縁部にチップ材料が隆起した突起部が形
    成されてなることを特徴とする半導体装置。
  4. 【請求項４】 表面に汚染物の膜が形成されてなる半導
    体基板にレーザ照射を行なうことにより、個片化される
    際に切断される切断位置を含むと共に少なくとも切断幅
    よりも広い領域において前記汚染物を除去し露出部を形
    成する汚染物除去工程と、 前記露出部が形成された前記半導体基板上に、少なくと
    も前記露出部と密着するよう封止樹脂を形成する封止樹
    脂形成工程と、 前記露出部内の切断位置において前記半導体基板及び前
    記封止樹脂を一括的に切断することにより個片化された
    半導体装置を形成する切断工程とを具備することを特徴
    とする半導体装置の製造方法。
  5. 【請求項５】 表面に汚染物の膜が形成されてなる半導
    体基板にレーザ照射を行なうことにより、個片化される
    際に切断される切断位置を含むと共に少なくとも切断幅
    よりも広い領域において前記汚染物を除去し露出部を形
    成する汚染物除去工程と、 前記露出部内に、前記切断幅よりも広く前記露出部より
    も狭く、かつ、前記半導体基板の厚さよりも浅い深さの
    溝部を形成する溝部形成工程と、 前記露出部が形成された前記半導体基板上に、少なくと
    も前記露出部及び前記溝部と密着するよう封止樹脂を形
    成する封止樹脂形成工程と、 前記半導体基板の前記封止樹脂の形成面と反対側の面で
    ある背面を前記溝部内の封止樹脂が露出する位置まで背
    面研削する背面研削工程と、 前記露出部内の切断位置において前記封止樹脂を切断す
    ることにより個片化された半導体装置を形成する切断工
    程とを具備することを特徴とする半導体装置の製造方
    法。
  6. 【請求項６】 表面に汚染物の膜が形成されてなる半導
    体基板にレーザ照射を行なうことにより、個片化される
    際に切断される切断位置を含むと共に少なくとも切断幅
    よりも広い領域において前記汚染物を除去し露出部を形
    成する汚染物除去工程と、 前記露出部内に、前記切断幅よりも広く前記露出部より
    も狭く、かつ、前記半導体基板の厚さよりも浅い深さの
    第１の溝部を形成する第１の溝部形成工程と、前記露出
    部が形成された前記半導体基板上に、少なくとも前記露
    出部及び前記第１の溝部と密着するよう封止樹脂を形成
    する封止樹脂形成工程と、 前記露出部内の切断位置にレーザ照射を行なうことによ
    り、前記封止樹脂及び前記半導体基板に前記第１の溝部
    よりも幅狭でかつ深い第２の溝部を形成する第２の溝部
    形成工程と、 前記封止樹脂が形成された面にテープ材を貼着した上
    で、前記半導体基板の前記封止樹脂の形成面と反対側の
    面である背面を前記第２の溝部と連通する位置まで背面
    研削し、個片化された半導体装置を形成する背面研削工
    程とを具備することを特徴とする半導体装置の製造方
    法。
  7. 【請求項７】 電極形成面に汚染物の膜を有しており、
    封止樹脂を有する半導体装置に実装される半導体チップ
    において、 前記汚染物の少なくとも外周部分がレーザ照射により除
    去されて露出部を形成してなることを特徴とする半導体
    チップ。
  8. 【請求項８】 請求項７記載の半導体チップにおいて、 前記露出部の底面が前記汚染物の膜の表面に比べ粗面と
    されていることを特徴とする半導体チップ。
  9. 【請求項９】 請求項７または８記載の半導体チップに
    おいて、 前記露出部の周縁部にチップ材料が隆起した突起部が形
    成されてなることを特徴とする半導体チップ。
  10. 【請求項１０】 封止樹脂を有する半導体装置に実装さ
    れる半導体チップの製造方法において、 表面に汚染物の膜が形成されてなる半導体基板にレーザ
    照射を行なうことにより、個片化される際に切断される
    切断位置を含むと共に少なくとも切断幅よりも広い領域
    において前記汚染物を除去し露出部を形成する汚染物除
    去工程と、 前記露出部内の切断位置において前記半導体基板を切断
    することにより個片化された半導体チップを形成する切
    断工程とを具備することを特徴とする半導体チップの製
    造方法。
  11. 【請求項１１】 封止樹脂を有する半導体装置に実装さ
    れる半導体チップの製造方法において、 表面に汚染物の膜が形成されてなる半導体基板にレーザ
    照射を行なうことにより、個片化される際に切断される
    切断位置に溝部を形成する溝部形成処理と、該切断位置
    近傍の前記汚染物を除去し露出部を形成する汚染物除去
    処理とを一括的に行なうレーザ照射工程と、 前記露出部が形成された面にテープ材を貼着した上で、
    前記半導体基板の前記テープ材の配設面と反対側の面で
    ある背面を前記溝部と連通する位置まで背面研削し、個
    片化された半導体チップを形成する背面研削工程とを具
    備することを特徴とする半導体チップの製造方法。
JP2000101613A 2000-04-03 2000-04-03 半導体装置及びその製造方法及び半導体チップ及びその製造方法 Withdrawn JP2001284497A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000101613A JP2001284497A (ja) 2000-04-03 2000-04-03 半導体装置及びその製造方法及び半導体チップ及びその製造方法
US09/714,648 US6507092B1 (en) 2000-04-03 2000-11-17 Semiconductor device having increased reliability and method of producing the same and semiconductor chip suitable for such a semiconductor device and method of producing the same
EP00310281A EP1143510A3 (en) 2000-04-03 2000-11-20 Semiconductor device having increased reliability and method of producing the same and semiconductor chip suitable for such a semiconductor device and method of producing the same
TW089125048A TW473897B (en) 2000-04-03 2000-11-24 Semiconductor device having increased reliability and method of producing the same and semiconductor chip suitable for such a semiconductor device and method of producing the same
KR1020000073842A KR20010096521A (ko) 2000-04-03 2000-12-06 반도체 장치 및 그 제조 방법 및 반도체 칩 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000101613A JP2001284497A (ja) 2000-04-03 2000-04-03 半導体装置及びその製造方法及び半導体チップ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001284497A true JP2001284497A (ja) 2001-10-12

Family

ID=18615624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000101613A Withdrawn JP2001284497A (ja) 2000-04-03 2000-04-03 半導体装置及びその製造方法及び半導体チップ及びその製造方法

Country Status (5)

Country Link
US (1) US6507092B1 (ja)
EP (1) EP1143510A3 (ja)
JP (1) JP2001284497A (ja)
KR (1) KR20010096521A (ja)
TW (1) TW473897B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023027B2 (en) 2001-11-22 2006-04-04 Renesas Technology Corp. Diode package having an anode and a cathode formed on one surface of a diode chip
JP2007114126A (ja) * 2005-10-21 2007-05-10 Fujitsu Ltd 半導体装置及びその製造方法
US7405159B2 (en) 2004-03-25 2008-07-29 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device package having a semiconductor element with a roughened surface
JP2011091267A (ja) * 2009-10-23 2011-05-06 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2016128233A (ja) * 2015-01-09 2016-07-14 株式会社デンソー 樹脂成形体
JP2017017137A (ja) * 2015-06-30 2017-01-19 株式会社ディスコ ウエーハの加工方法
JP2017092125A (ja) * 2015-11-05 2017-05-25 株式会社ディスコ ウエーハの加工方法
JP2017107985A (ja) * 2015-12-09 2017-06-15 株式会社ディスコ ウエーハの加工方法
JP2017147395A (ja) * 2016-02-19 2017-08-24 凸版印刷株式会社 パッケージ用基板、およびその製造方法
JP2021077749A (ja) * 2019-11-07 2021-05-20 ローム株式会社 チップ部品およびその製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
CN100369235C (zh) * 2001-10-01 2008-02-13 埃克赛尔技术有限公司 加工衬底的方法及系统
DE10156386B4 (de) * 2001-11-16 2007-08-09 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterchips
KR100780496B1 (ko) * 2004-03-24 2007-11-29 야마하 가부시키가이샤 반도체 장치, 자기 센서 및 자기 센서 유닛
JP2009117450A (ja) * 2007-11-02 2009-05-28 Rohm Co Ltd モジュールおよびその製造方法
US7867876B2 (en) 2008-12-23 2011-01-11 International Business Machines Corporation Method of thinning a semiconductor substrate
JP5659033B2 (ja) * 2011-02-04 2015-01-28 株式会社東芝 半導体装置の製造方法
TWI446501B (zh) 2012-01-20 2014-07-21 矽品精密工業股份有限公司 承載板、半導體封裝件及其製法
US10395947B2 (en) 2014-02-27 2019-08-27 Denso Corporation Manufacturing method of a resin molded article
JP5780351B1 (ja) * 2014-11-06 2015-09-16 富士ゼロックス株式会社 半導体片の製造方法
US9589812B2 (en) 2014-11-06 2017-03-07 Fuji Xerox Co., Ltd. Fabrication method of semiconductor piece

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0143510A1 (en) * 1983-08-08 1985-06-05 Inc. Aqua-Chem Bio-mass suspension burner
AU7682594A (en) * 1993-09-08 1995-03-27 Uvtech Systems, Inc. Surface processing
US5796111A (en) * 1995-10-30 1998-08-18 Phrasor Scientific, Inc. Apparatus for cleaning contaminated surfaces using energetic cluster beams
JPH1027971A (ja) * 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
JP3622435B2 (ja) * 1997-08-06 2005-02-23 富士通株式会社 半導体装置とその製造方法
DE19840508A1 (de) * 1998-09-04 1999-12-02 Siemens Ag Verfahren zum Vereinzeln von Halbleiter-Bauelementen

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023027B2 (en) 2001-11-22 2006-04-04 Renesas Technology Corp. Diode package having an anode and a cathode formed on one surface of a diode chip
US7405159B2 (en) 2004-03-25 2008-07-29 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device package having a semiconductor element with a roughened surface
US7608911B2 (en) 2004-03-25 2009-10-27 Kabushiki Kaisha Toshiba Semiconductor device package having a semiconductor element with a roughened surface
JP2007114126A (ja) * 2005-10-21 2007-05-10 Fujitsu Ltd 半導体装置及びその製造方法
JP2011091267A (ja) * 2009-10-23 2011-05-06 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2016128233A (ja) * 2015-01-09 2016-07-14 株式会社デンソー 樹脂成形体
JP2017017137A (ja) * 2015-06-30 2017-01-19 株式会社ディスコ ウエーハの加工方法
JP2017092125A (ja) * 2015-11-05 2017-05-25 株式会社ディスコ ウエーハの加工方法
JP2017107985A (ja) * 2015-12-09 2017-06-15 株式会社ディスコ ウエーハの加工方法
JP2017147395A (ja) * 2016-02-19 2017-08-24 凸版印刷株式会社 パッケージ用基板、およびその製造方法
JP2021077749A (ja) * 2019-11-07 2021-05-20 ローム株式会社 チップ部品およびその製造方法
JP7433020B2 (ja) 2019-11-07 2024-02-19 ローム株式会社 チップ部品およびその製造方法

Also Published As

Publication number Publication date
TW473897B (en) 2002-01-21
EP1143510A3 (en) 2004-01-21
EP1143510A2 (en) 2001-10-10
KR20010096521A (ko) 2001-11-07
US6507092B1 (en) 2003-01-14

Similar Documents

Publication Publication Date Title
JP2001284497A (ja) 半導体装置及びその製造方法及び半導体チップ及びその製造方法
TWI289891B (en) Method of cutting integrated circuit chips from wafer by ablating with laser and cutting with saw blade
JP3446825B2 (ja) 半導体装置およびその製造方法
US8546244B2 (en) Method of manufacturing semiconductor device
US6495916B1 (en) Resin-encapsulated semiconductor device
US7129110B1 (en) Semiconductor device and method for manufacturing the same
JP4757398B2 (ja) 半導体装置の製造方法
US7374965B2 (en) Manufacturing method of semiconductor device
US8394677B2 (en) Method of fabricating semiconductor device
JP2006196701A (ja) 半導体装置の製造方法
US11916009B2 (en) Semiconductor package and manufacturing method thereof
JP2002270721A (ja) 半導体装置及びその製造方法
JP2011035302A (ja) 半導体装置の製造方法
JP2015056605A (ja) 半導体装置の製造方法
JP2003060118A (ja) 半導体装置の製造方法
TW202238754A (zh) 半導體封裝以及其製造方法
JP2013120767A (ja) 半導体装置の製造方法
JP4248441B2 (ja) 超音波フリップチップ実装方法
US7972904B2 (en) Wafer level packaging method
JP2010135565A (ja) 半導体装置及びその製造方法
US12002726B2 (en) Semiconductor package and method of manufacture
JP2003092310A (ja) 封止樹脂付突起電極付ｉｃチップとその製造方法
JP2004207291A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003174117A (ja) 電子部品組立方法、及び電子部品
JP2009158595A (ja) 樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070605