JP2017147395A - パッケージ用基板、およびその製造方法 - Google Patents

パッケージ用基板、およびその製造方法 Download PDF

Info

Publication number
JP2017147395A
JP2017147395A JP2016029842A JP2016029842A JP2017147395A JP 2017147395 A JP2017147395 A JP 2017147395A JP 2016029842 A JP2016029842 A JP 2016029842A JP 2016029842 A JP2016029842 A JP 2016029842A JP 2017147395 A JP2017147395 A JP 2017147395A
Authority
JP
Japan
Prior art keywords
core substrate
substrate
layer
wiring
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016029842A
Other languages
English (en)
Inventor
祐幹 新田
Yuki Nitta
祐幹 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2016029842A priority Critical patent/JP2017147395A/ja
Publication of JP2017147395A publication Critical patent/JP2017147395A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】脆弱な材料によるコア基板をもつ配線基板に好適な個片化方法およびこの方法により製造されたパッケージ用基板を提供する。
【解決手段】端部に段差部を有する厚さd1のコア基板10と、少なくとも一層の配線層20および少なくとも一層の絶縁層50を含み、コア基板上に形成された混合層とを含むパッケージ用基板200であって、絶縁層の一部はコア基板の段差部30上に形成され、段差部は、コア基板と配線層との界面から深さds、かつ、コア基板の端部断面から幅Wsで形成され、深さdsは、下記式中、δが最大値をとるときのdをdαとした際に、ds>dαである。

【選択図】図1

Description

本発明はパッケージ用基板、およびその製造方法に関する。
パッケージ用基板には、コア基板に配線層と絶縁層を積層し大判の配線基板を形成した後、配線基板を所要寸法にダイシングしてパッケージ用基板に個片化する。
近年のパッケージ用基板のコア基板には、電気的特性には優れるものの切断面が脆弱な材料により形成されたものがある。また、配線基板を作成する際に、コア基板上にコア基板と線膨張係数の異なる樹脂層と配線層を複数積層するため、温度変化があると線膨張係数の差により樹脂層、配線層、コア基板で膨張量が変わり、各層内部に内部応力が生じることとなる。その結果、コア基板が割れの起きやすい脆性材料の場合、ダイシングの衝撃によりコア基板断面に微小なクラックが生じることとなる。コア基板をガラス基板とする積層体の場合、300μm以上の厚みのある通常のガラス基板では、その端面から裂ける問題が起き易い。
このコア基板断面のクラックは、ダイシング直後またはその後の工程で、傷部分からコア基板内部に蓄積された内部応力が開放され、コア基板が裂ける方向に割れが生じる可能性がある。
このようなクラックを発生させない個片化法としては、例えばレーザー光をコア基板内部に集光させてコア基板のみを切断し、その後回転するダイヤモンドブレードを用いて封止部分のダイシングを行うという技術がある(例えば、特許文献1参照)。
特開2005−167024号公報 特開2010−525675号公報
しかしながら、レーザー光を用いた切断では、基板を加熱するために基板が変形するおそれがある。また、基板内に応力が残るため、新たなクラックを形成するおそれがあった。
そこで本願発明は、脆性材料からなるコア基板に、絶縁層と配線層を積層した配線基板を個片化する際またはその後の温度変化によって、コア基板の切断面に割れを生じることのない配線基板の提供およびその個片化方法、ならびにこの方法により製造したパッケージ用基板を提供することを目的としている。
本発明の一態様は、端部に段差部を有する厚さd1のコア基板と、
少なくとも一層の配線層および少なくとも一層の絶縁層を含み、前記コア基板上に形成された厚さd4の混合層と
を含むパッケージ用基板であって、
前記絶縁層の一部は前記コア基板の段差部上に形成され、
前記コア基板の段差部は、前記コア基板と前記配線層との界面から深さdsかつ、前記コア基板の端部断面から幅wsで形成され、
前記深さdsは、下記式中、δが最大値をとるときのdをdαとした際に、ds>dαであることを特徴とするパッケージ用基板を提供する。
(式中、α1はコア基板の線膨張係数であり、
α4は混合層の線膨張係数であり、
ΔTは熱変化であり、
Lはパッケージ用基板の長さ寸法であり、
4は混合層の厚さであり、
1はコア基板の弾性率であり、
4は混合層の弾性率であり、
1はコア基板の断面二次モーメントであり、
4は混合層の断面二次モーメントであり、
bはLである)
また、本発明の他の一態様は 幅w1および深さdsの形状の分離溝が設けられた厚さd1のコア基板と、
少なくとも一層の配線層および少なくとも一層の絶縁層を含み、前記コア基板上に形成された厚さd4の混合層と
を含む配線基板であって、
前記絶縁層の一部は前記コア基板の分離溝上を覆い、
前記深さdsは、下記式中、δが最大値をとるときのdをdαとした際に、ds>dαであることを特徴とする配線基板を提供する。
(式中、α1はコア基板の線膨張係数であり、
α4は混合層の線膨張係数であり、
ΔTは熱変化であり、
Lは配線基板が個片化された際のパッケージ用基板の長さ寸法であり、
4は混合層の厚さであり、
1はコア基板の弾性率であり、
4は混合層の弾性率であり、
1はコア基板の断面二次モーメントであり、
4は混合層の断面二次モーメントであり、
bはLである)
さらに、本発明の他の一態様は、当該パッケージ用基板の製造方法を提供する。また、当該パッケージ用基板を製造するための配線基板とその製造方法を提供する。
本発明にかかる配線基板の個片化方法によれば、脆弱なコア基板を有する配線基板であっても、個片化した後のパッケージ用基板に対し、作製時や実装時において大きな温度変化がかかっても、コア基板断面の割れが発生せず、信頼性の高いパッケージ用基板を提供することができる。
パッケージ用基板の概略構成を示す切断部端面図である。 コア基板に配線層を積層した状態を示す切断部端面図である。 配線基板にダイシングブレードにより分離溝を形成している状態を示す切断部端面図である。 配線基板に分離溝を形成した後の状態を示す切断部端面図である。 配線基板に絶縁樹脂を積層した後の状態を示す切断部端面図である。 配線基板をダイシングし個片化する工程を説明する模式図である。 配線基板をダイシングし個片化する工程を説明する模式図である。 配線基板をダイシングし個片化する工程を説明する模式図である。 本発明により得られたパッケージ用基板の切断部端面図である。
以下、本発明にかかる配線基板とその製造方法の実施形態について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は、本発明の単なる一例であって、当業者であれば、適宜設計変更可能である。
本明細書において、「パッケージ用基板」とは、個片化された積層体をいう。また、「配線基板」とは、ダイシングにより個片化される前のパッケージ用基板が連結された状態のものをいう。
図1は、パッケージ用基板の一態様の概略構成を示す切断部端面図である。本実施形態におけるパッケージ用基板200は、コア基板10と、コア基板10の厚さ方向の両面に積層された少なくとも一層の配線層20および少なくとも一層の絶縁層50を含む混合層とを含む。
(コア基板)
コア基板10は、配線基板100および配線基板100を個片化した後のパッケージ用基板200の電気特性を向上させる材料であればよい。例えば、コア基板10として、ガラス基板、シリコン基板、セラミック基板、プラスチック板、プラスチックテープ等を用いることができる。好ましくはガラス基板である。本発明のコア基板10に用いるガラス基板は、表面を当分野で一般的に行われている方法により処理されたものであってもよい。例えば、表面に粗化処理を行ったものであってもよく、フッ酸で処理したものであってもよく、また、ガラス基板表面にシリコン処理を施したものであってもよい。本発明の一態様において、コア基板10に用いるガラス基板は表面に下地層(図示せず)を形成してもよい。
コア基板10の厚さd1は、特に限定されないが、好ましくは300μm〜500μmである。
(配線層)
配線層20は、コア基板10の厚さ方向の表面上または絶縁層50の表面上に形成される。配線層20は好ましくはパターン形成されている。本発明の一態様において、少なくとも一部の配線層20はコア基板10に接するように形成される。また、本発明の他の態様において、配線層20はコア基板10と接しなくてもよい。配線層20は、後述する絶縁層50に埋め込まれていてもよい。配線層20は一層であってもよく、また複数であってもよい。
配線層20は、当分野で通常用いられる導電性材料を用いて形成することができる。具体的には、配線層20は、銅、銀、すず、金、タングステン、導電性樹脂などを用いて形成することができる。好ましくは銅が用いられる。
また、配線層20は、当分野で一般的に行われている方法により形成することができる。配線層20の形成方法は、これらに限定されないが、サブトラクティブ法、セミアディティブ法、インクジェット法、スクリーン印刷、グラビアオフセット印刷を用いることができる。好ましくはセミアディティフ法である。
配線層20の厚さは、コア基板10および絶縁層50に比べ、小さい。配線層20の厚さの合計dmは、1μmから50μmである。
(絶縁層)
絶縁層50は、少なくとも後述するコア基板10の段差部30または分離溝40上に形成される。本発明の一態様において、絶縁層50は配線層20上に形成される。本発明の他の態様において、絶縁層50は段差部30または分離溝40上以外のコア基板10上にも形成される。絶縁層50は一層であってもよく、また複数であってもよい。
絶縁層50は、当分野で通常用いられる絶縁性材料を用いて形成することができる。具体的には、絶縁層50は、エポキシ樹脂系材料、エポキシアクリレート系樹脂、ポリイミド系樹脂などを用いて形成することができる。これらの絶縁性材料は、充填剤を含んでもよい。本発明の絶縁層50を形成する絶縁性材料には線膨張係数が7〜130ppmのエポキシ配合樹脂が一般的に入手し易く好ましい。
また、絶縁性材料は、液状であっても、フィルム状であってもよい。絶縁性材料が液状の場合、絶縁層50は、スピンコート法、ダイコータ法、カーテンコータ法、ロールコータ法、ドクターブレード法、スクリーン印刷などの当分野で一般的に行われている方法により形成することができる。絶縁性材料がフィルム状の場合、例えば真空ラミネート法により絶縁層50を形成することができる。上記のように形成された絶縁層50は、加熱または光照射により硬化させてもよい。
絶縁層50の厚さの合計dmは、10μm〜100μmである。
(パッケージ用基板)
本発明の一態様において、パッケージ用基板200は、端部に段差部を有する厚さd1のコア基板10と、少なくとも一層の配線層20および少なくとも一層の絶縁層50を含み、該コア基板上に形成された厚さd4の混合層とを含む。
一般的にコア基板10と配線層20および絶縁層50の混合層とは熱応力が異なるため、コア基板10上に配線層20および絶縁層50の混合層を形成し、ダイシングを行った場合、コア基板10と該混合層との界面付近にクラックが発生し易い。
詳細には、コア基板10と該混合層との積層体には、コア基板10と該混合層との熱応力差により、特許文献2中のバイメタルの反りの理論式から類推される反りを生む力が発生する。しかし、実際にはコア基板10がガラスのような脆性材料の場合は反りがおこらず、バイメタルの反りの式で求められる反りが最大となる位置で、コア基板に対する引っ張り応力が最大となり、コア基板にクラックが発生し、応力が解放されることとなる。
ここで、物性値を以下の表の値とする。
配線層は絶縁層内に埋め込まれているため、合成厚みは絶縁層の厚みと同一とみなし、混合層の厚みd4はd4=d2とする。
弾性率の合成値E4は、絶縁層および配線層のそれぞれの体積(V2、V3)の比により求められる。
ここで、厚みdの比率は、各材料の体積比と等しいため、
となる。
また、線膨張係数の合成値α4
となる。
線膨張係数の異なる材料どうしの積層板は、温度変化ΔTによる熱応力により反りを発生する。基板端部の反り量をδとすると、バイメタル理論式によりδは以下の式で表される。
基板個片化後の個片の長さ寸法がL、また個片化後の基板が正方形であるとするとL=bである。また、I1はコア基板の断面二次モーメントであり、I4は混合層の断面二次モーメントである。
バイメタル理論では、反り量δが最大値をとるとき、バイメタルの反りが最も大きくなり、解放される応力が最大になる。これを本パッケージ用基板に適用し、δが最大値をとる時のdの値をdαとすると、コア基板厚がdαより大きいコア基板のパッケージ用基板では、ダイシング時や、その後の温度変化により、コア基板中のコアと絶縁層の境界線から距離dαの部分でクラックが最も発生し易いこととなる。
そこで、本発明は、コア基板中のコアと樹脂の境界線から距離dαの部分を絶縁層で被覆した状態で、ダイシングを行うことで、コア基板のクラックを抑制する。すなわち、本願発明の段差部は以下の関係を満たすように設計される。
s>dα
例えば、コア基板10に膜厚300μmのガラス基板を用い、線膨張係数が16.8ppmの配線層および50ppmの絶縁層の膜厚をそれぞれdmおよびdpとすると、dαは以下のように求められる。
(i)パッケージ用基板の形成
本発明の一態様のパッケージ用基板は、これらに限定されるものではないが、図2〜図9に示す工程にしたがって形成することができる。
図2は、コア基板10の厚さ方向の表面に、上述した方法を用いて配線層20を形成したところを示す。
ついで、図3に示すように、配線基板100において個片化すべき所定の位置に、幅w1を有する第1のダイシングブレード60を用いてコア基板10に配線層20を積層したものの片側面から板厚方向に、深さdsの溝を形成する。この溝が分離溝40となる(図4参照)。
第1のダイシングブレード60は一般的なダイシング方法に用いられるものであればよく、例えば樹脂などにダイヤモンド砥粒を埋没させたダイヤモンドブレードである。第1のダイシングブレード60の幅w1は、後述する第2のダイシングブレード70の幅w2より大きければよく、好ましくは2w2以上であり、より好ましくは3w2以上である。
分離溝40の深さdsは、上記バイメタルの式から得られるdα以上であり、配線基板100の製造工程中の配線基板の剛性を保つことが可能な程度でよい。その結果、その後の樹脂層および/または配線層加工時の衝撃などにより分離してしまうことなく加工を行うことができる。これにより、前記配線基板は大判の加工基板のまま絶縁樹脂層および配線層作製工程を行うことができるため、低コストに加工することができる 次に、コア基板10と配線層20を覆い、かつ分離溝40を埋めるように絶縁層50を形成して、配線基板100を形成する(図5参照)。絶縁層50の形成方法は上述のとおりである。本発明の一態様において、絶縁層50は加熱または光照射により硬化される。なお、配線層20および絶縁層50のそれぞれの膜厚は、上記バイメタルの式に導入したとおりである。
その後、図6に示すように分離溝40の溝幅内の中央部分の位置で、第2のダイシングブレード70によって配線基板100をダイシングして個片化する(図8参照)。
このとき第2のダイシングブレード70により、コア基板10の外側面を被覆している絶縁樹脂30が削りとられてしまわないようにする必要がある。そのために、分離溝幅w1と第2のダイシング幅w2の差が大きいことが望ましい。好ましくはw1>2w2であり、より好ましくはw1>3w2である。
本発明の他の態様において、ダイシングにより個片化する前に絶縁層50上に一以上の配線層および/または一以上の絶縁層をさらに形成してもよい。また、本発明の他の態様において、配線層20は絶縁層50の中に埋め込まれるように形成されていてもよい(図示せず)。配線層20および/または絶縁層50が複数層形成された場合であっても、それらの膜厚の合計は、ds>dαとなる上記バイメタルの式を満たすものである。
以上のようにして、配線基板100を分離溝40の部分でダイシングして個片化することにより、図9に示すパッケージ用基板200が形成されることになる。本発明のパッケージ用基板200の外側面は、コア基板10の切断面の一部(段差部30)が絶縁層50により被覆された状態になっている。段差部30は、コア基板10と配線層20との界面から深さdsかつ、コア基板10の端部断面から幅wsで形成され、段差部30の深さdsは分離溝40の深さと同じであり、wsは0.5μm以上である。このようなパッケージ用基板200とすることにより、コア基板10の外側面への露出を少なくすることができ、コア基板10の割れにつながる微小なクラックの発生を低下させることが可能となる。このように、本発明は、分離溝を埋める工程を追加することなく、通常の絶縁層積層の工程で、コア基板の割れが発生し易い位置を絶縁樹脂で被覆することができる。
本発明の他の態様は、コア基板10において、配線基板100において個片化すべき所定の位置に、幅w1を有する第1のダイシングブレード60を用いて片側面から板厚方向に、深さdsの分離溝40を形成する(図示せず)。
次に、コア基板10と分離溝40を埋めるように絶縁層50を形成し、さらに配線層を形成して、配線基板100を形成する(図示せず)。
その後、分離溝40の溝幅内の中央部分の位置で、幅w2を有する第2のダイシングブレード70によって配線基板100をダイシングして個片化する(図示せず)。
本発明の他の態様において、ダイシングにより個片化する前に絶縁層50上に一以上の配線層および/または一以上の絶縁層をさらに形成してもよい。また、本発明の他の態様において、配線層20は絶縁層50の中に埋め込まれるように形成されていてもよい(図示せず)。
以下、本発明および効果について具体的な例を用いて説明するが、実施例は本発明の適用範囲を限定するものではない。
(実施例1)
コア基板10(アルミノケイ酸塩ガラス)の板厚寸法を300μmとした。
コア基板10の厚さ方向の表面に銅めっきにより5μmの厚みの配線層20を形成した。銅めっきの際には、一般的なフォトリソグラフィー法を使用した。
次に、図3に示すように、あとで配線基板100を個片化すべき所定の位置で第1のダイシングブレード60によりコア基板10に配線層20を積層したものの片側面から板厚方向において、500μm幅、深さ20μmの分離溝40を設けた。
配線基板10に分離溝40を形成した後は、配線基板10の表裏面から線膨張係数が34ppmのエポキシ配合樹脂である絶縁性材料を真空ラミネートすることにより積層し、絶縁層50を形成した。この際に、分離溝40中には絶縁性材料が充填され、分離溝40内側面を絶縁性材料が被覆した。絶縁層50の厚さは12.5μmであった。
配線基板10に積層され、分離溝40に充填された絶縁層50を熱硬化処理した後、図6に示すように分離溝40の溝幅内の中央部分の位置で、第2のダイシングブレード70によって配線基板100をダイシングしてパッケージ用基板200を得た。第2のダイシングブレード70の先端の幅は、150μmだった。
実施例1によるパッケージ用基板3個に対し、125℃から−55℃の温度変化を与える試験MIL−STD−883Hを1000サイクル行った。その後、コア基板断面のクラックの有無を光学顕微鏡により観察した。その結果、いずれの基板においても、コア基板の割れなど信頼性の低下は起きなかった。
(実施例2)
分離溝40の深さを15μmとした以外は実施例1と同様に、パッケージ用基板200を作成した。得られたパッケージ用基板3個に対し、125℃から−55℃の温度変化を与える試験MIL−STD−883Hを1000サイクル行った。その結果、いずれの基盤においても、コア基板の割れなど信頼性の低下は起きなかった。
(比較例1)
分離溝40の深さを5μmとした以外は実施例1と同様に、パッケージ用基板200を作成した。
得られたパッケージ用基板3個に対し、125℃から−55℃の温度変化を与える試験MIL−STD−883Hを1000サイクル行った。その結果、3個中いずれかのサンプルでクラックが観察された。
(実施例3)
配線層20の厚さを10μmにした以外は実施例1と同様に、パッケージ用基板200を作成した。得られたパッケージ用基板3個に対し、125℃から−55℃の温度変化を与える試験MIL−STD−883Hを1000サイクル行った。その結果、いずれの基板においても、コア基板の割れなど信頼性の低下は起きなかった。
(実施例4)
分離溝40の深さを5μmとした以外は実施例3と同様に、パッケージ用基板200を作成した。得られたパッケージ用基板3個に対し、125℃から−55℃の温度変化を与える試験MIL−STD−883Hを1000サイクル行った。その結果、いずれの基板においても、コア基板の割れなど信頼性の低下は起きなかった。
(実施例5)
配線層20の厚さを15μmに、絶縁層50の厚さを37.5μmに、分離層40の深さを40μmにした以外は実施例1と同様に、パッケージ用基板200を作成した。得られたパッケージ用基板3個に対し、125℃から−55℃の温度変化を与える試験MIL−STD−883Hを1000サイクル行った。その結果、いずれの基板においても、コア基板の割れなど信頼性の低下は起きなかった。
(実施例6)
分離溝40の深さを30μmにした以外は実施例5と同様に、パッケージ用基板200を作成した。得られたパッケージ用基板3個に対し、125℃から−55℃の温度変化を与える試験MIL−STD−883Hを1000サイクル行った。その結果、いずれの基板においても、コア基板の割れなど信頼性の低下は起きなかった。
(比較例2)
分離溝40の深さを20μmにした以外は実施例5と同様に、パッケージ用基板200を作成した。得られたパッケージ用基板3個に対し、125℃から−55℃の温度変化を与える試験MIL−STD−883Hを1000サイクル行った。その結果、3個中いずれかのサンプルでクラックが観察された。
(比較例3)
分離溝40の深さを10μmにした以外は実施例5と同様に、パッケージ用基板200を作成した。得られたパッケージ用基板3個に対し、125℃から−55℃の温度変化を与える試験MIL−STD−883Hを1000サイクル行った。その結果、3個中いずれかのサンプルでクラックが観察された。
(実施例7)
配線層20の厚さを30μmに、絶縁層50の厚さを75μmに、分離層40の深さを60μmにした以外は実施例1と同様に、パッケージ用基板200を作成した。得られたパッケージ用基板3個に対し、125℃から−55℃の温度変化を与える試験MIL−STD−883Hを1000サイクル行った。その結果、いずれの基板においても、コア基板の割れなど信頼性の低下は起きなかった。
(実施例8)
分離溝40の深さを50μmにした以外は実施例7と同様に、パッケージ用基板200を作成した。得られたパッケージ用基板3個に対し、125℃から−55℃の温度変化を与える試験MIL−STD−883Hを1000サイクル行った。その結果、いずれの基板においても、コア基板の割れなど信頼性の低下は起きなかった。
(比較例4)
分離溝40の深さを40μmにした以外は実施例5と同様に、パッケージ用基板200を作成した。得られたパッケージ用基板3個に対し、125℃から−55℃の温度変化を与える試験MIL−STD−883Hを1000サイクル行った。その結果、3個中いずれかのサンプルでクラックが観察された。
(比較例5)
分離溝40の深さを30μmにした以外は実施例5と同様に、パッケージ用基板200を作成した。得られたパッケージ用基板3個に対し、125℃から−55℃の温度変化を与える試験MIL−STD−883Hを1000サイクル行った。その結果、3個中いずれかのサンプルでクラックが観察された。
上記、実施例1〜8および比較例1〜5の結果、ならびにバイメタルの反りの式から求めた配線層20および絶縁層50の混合層の厚さに対する応力が最大となる値dαをそれぞれ、表3に示す。
このように、配線層20および絶縁層50が種々の厚さを有した場合でも、dsがdαよりも大きな場合にはクラックの発生は見られないが、dsがdαよりも小さい場合にはクラックが発生することが明らかとなった。
以上のように、パッケージ用基板200の外側面において、コア基板10の一部が絶縁樹脂50により被覆された状態になっている本発明のパッケージ用基板は、コア基板10の外側面への露出を少なくすることができ、コア基板10の割れにつながる微小なクラックの発生を低下させることができた。
10 コア基板
20 配線層
30 段差部
40 分離溝
50 絶縁層
60 第1のダイシングブレード
70 第2のダイシングブレード
100 配線基板
200 パッケージ用基板

Claims (11)

  1. 端部に段差部を有する厚さd1のコア基板と、
    少なくとも一層の配線層および少なくとも一層の絶縁層を含み、前記コア基板上に形成された厚さd4の混合層と
    を含むパッケージ用基板であって、
    前記絶縁層の一部は前記コア基板の段差部上に形成され、
    前記コア基板の段差部は、前記コア基板と前記配線層との界面から深さdsかつ、前記コア基板の端部断面から幅wsで形成され、
    前記深さdsは、下記式中、δが最大値をとるときのdをdαとした際に、ds>dαであることを特徴とするパッケージ用基板。
    (式中、α1はコア基板の線膨張係数であり、
    α4は混合層の線膨張係数であり、
    ΔTは熱変化であり、
    Lはパッケージ用基板の長さ寸法であり、
    4は混合層の厚さであり、
    1はコア基板の弾性率であり、
    4は混合層の弾性率であり、
    1はコア基板の断面二次モーメントであり、
    4は混合層の断面二次モーメントであり、
    bはLである)
  2. 前記wsは少なくとも0.5μmである、請求項1に記載のパッケージ用基板。
  3. 前記コア基板はガラスである、請求項1または2に記載のパッケージ用基板。
  4. 幅w1および深さdsの形状の分離溝が設けられた厚さd1のコア基板と、
    少なくとも一層の配線層および少なくとも一層の絶縁層を含み、前記コア基板上に形成された厚さd4の混合層と
    を含む配線基板であって、
    前記絶縁層の一部は前記コア基板の分離溝上を覆い、
    前記深さdsは、下記式中、δが最大値をとるときのdをdαとした際に、ds>dαであることを特徴とする配線基板。
    (式中、α1はコア基板の線膨張係数であり、
    α4は混合層の線膨張係数であり、
    ΔTは熱変化であり、
    Lは配線基板が個片化された際のパッケージ用基板の長さ寸法であり、
    4は混合層の厚さであり、
    1はコア基板の弾性率であり、
    4は混合層の弾性率であり、
    1はコア基板の断面二次モーメントであり、
    4は混合層の断面二次モーメントであり、
    bはLである)
  5. 前記コア基板はガラスである、請求項4に記載の配線基板。
  6. 端部に段差部を有する厚さd1のコア基板と、
    少なくとも一層の配線層および少なくとも一層の絶縁層を含み、前記コア基板上に形成された厚さd4の混合層と
    を含むパッケージ用基板の製造方法であって、
    前記コア基板の両面に配線層を形成する工程と、
    前記配線層が形成された前記コア基板の一方の面に第1のダイシングブレードで幅w1および深さdsの形状の分離溝を形成する工程と、
    前記コア基板と前記配線層を覆い、かつ前記分離溝を埋めるように絶縁層を形成して、配線基板を形成する工程と、
    前記分離溝を通過するように前記配線基板を幅w2の第2のダイシングブレードでダイシングして、複数のパッケージ用基板を得るダイシング工程とを含み、
    前記コア基板の段差部は、前記コア基板と前記配線層との界面から深さdsかつ、前記コア基板の端部断面から幅wsで形成され、
    前記深さdsは、下記式中、δが最大値をとるときのdをdαとした際に、ds>dαであり、
    前記幅wsは少なくとも0.5μmであり、
    2<w1であることを特徴とする製造方法。
    (式中、α1はコア基板の線膨張係数であり、
    α4は混合層の線膨張係数であり、
    ΔTは熱変化であり、
    Lはパッケージ用基板の長さ寸法であり、
    4は混合層の厚さであり、
    1はコア基板の弾性率であり、
    4は混合層の弾性率であり、
    1はコア基板の断面二次モーメントであり、
    4は混合層の断面二次モーメントであり、
    bはLである)
  7. 端部に段差部を有する厚さd1のコア基板と、
    少なくとも一層の配線層および少なくとも一層の絶縁層を含み、前記コア基板上に形成された厚さd4の混合層と
    を含むパッケージ用基板の製造方法であって、
    前記コア基板の一方の面に第1のダイシングブレードで幅w1および深さdsの形状の分離溝を形成する工程と、
    前記コア基板を覆い、かつ前記分離溝を埋めるように絶縁層を形成する工程と、
    前記絶縁層上に配線層を形成して配線基板を形成する工程と、
    前記分離溝を通過するように前記配線基板を幅w2の第2のダイシングブレードでダイシングして、複数のパッケージ用基板を得るダイシング工程とを含み、
    前記コア基板の段差部は、前記コア基板と前記配線層との界面から深さdsかつ、前記コア基板の端部断面から幅wsで形成され、
    前記深さdsは、下記式中、δが最大値をとるときのdをdαとした際に、ds>dαであり、
    前記幅wsは少なくとも0.5μmであり、
    2<w1であることを特徴とする製造方法。
    (式中、α1はコア基板の線膨張係数であり、
    α4は混合層の線膨張係数であり、
    ΔTは熱変化であり、
    Lはパッケージ用基板の長さ寸法であり、
    4は混合層の厚さであり、
    1はコア基板の弾性率であり、
    4は混合層の弾性率であり、
    1はコア基板の断面二次モーメントであり、
    4は混合層の断面二次モーメントであり、
    bはLである)
  8. 前記コア基板はガラスである、請求項6また7に記載の製造方法。
  9. 幅w1および深さdsの形状の分離溝が設けられた厚さd1のコア基板と、
    少なくとも一層の配線層および少なくとも一層の絶縁層を含み、前記コア基板上に形成された厚さd4の混合層と
    を含む配線基板の製造方法であって、
    前記コア基板の両面に配線層を形成する工程と、
    前記配線層が形成された前記コア基板の一方の面に第1のダイシングブレードで幅w1および深さdsの形状の分離溝を形成する工程と、
    前記コア基板と前記配線層を覆い、かつ前記分離溝を埋めるように絶縁層を形成して、配線基板を形成する工程を含み、
    前記深さdsは、下記式中、δが最大値をとるときのdをdαとした際に、ds>dαである製造方法。
    (式中、α1はコア基板の線膨張係数であり、
    α4は混合層の線膨張係数であり、
    ΔTは熱変化であり、
    Lは配線基板が個片化された際のパッケージ用基板の長さ寸法であり、
    4は混合層の厚さであり、
    1はコア基板の弾性率であり、
    4は混合層の弾性率であり、
    1はコア基板の断面二次モーメントであり、
    4は混合層の断面二次モーメントであり、
    bはLである)
  10. 幅w1および深さdsの形状の分離溝が設けられた厚さd1のコア基板と、
    少なくとも一層の配線層および少なくとも一層の絶縁層を含み、前記コア基板上に形成された厚さd4の混合層と
    を含む配線基板の製造方法であって、
    前記コア基板の一方の面に第1のダイシングブレードで幅w1および深さdsの形状の分離溝を形成する工程と、
    前記コア基板を覆い、かつ前記分離溝を埋めるように絶縁層を形成する工程と、
    前記絶縁層上に配線層を形成して配線基板を形成する工程とを含み、
    前記深さdsは、下記式中、δが最大値をとるときのdをdαとした際に、ds>dαである製造方法。
    (式中、α1はコア基板の線膨張係数であり、
    α4は混合層の線膨張係数であり、
    ΔTは熱変化であり、
    Lは配線基板が個片化された際のパッケージ用基板の長さ寸法であり、
    4は混合層の厚さであり、
    1はコア基板の弾性率であり、
    4は混合層の弾性率であり、
    1はコア基板の断面二次モーメントであり、
    4は混合層の断面二次モーメントであり、
    bはLである)
  11. 前記コア基板はガラスである、請求項9または10に記載の製造方法。
JP2016029842A 2016-02-19 2016-02-19 パッケージ用基板、およびその製造方法 Pending JP2017147395A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016029842A JP2017147395A (ja) 2016-02-19 2016-02-19 パッケージ用基板、およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016029842A JP2017147395A (ja) 2016-02-19 2016-02-19 パッケージ用基板、およびその製造方法

Publications (1)

Publication Number Publication Date
JP2017147395A true JP2017147395A (ja) 2017-08-24

Family

ID=59682325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016029842A Pending JP2017147395A (ja) 2016-02-19 2016-02-19 パッケージ用基板、およびその製造方法

Country Status (1)

Country Link
JP (1) JP2017147395A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021002625A (ja) * 2019-06-24 2021-01-07 株式会社ディスコ パッケージデバイスチップの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127206A (ja) * 1999-08-13 2001-05-11 Citizen Watch Co Ltd チップスケールパッケージの製造方法及びicチップの製造方法
JP2001284497A (ja) * 2000-04-03 2001-10-12 Fujitsu Ltd 半導体装置及びその製造方法及び半導体チップ及びその製造方法
JP2005216941A (ja) * 2004-01-27 2005-08-11 New Japan Radio Co Ltd チップサイズ半導体装置およびその製造方法
JP2009146988A (ja) * 2007-12-12 2009-07-02 Fujitsu Ltd 配線基板の個片化方法およびパッケージ用基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127206A (ja) * 1999-08-13 2001-05-11 Citizen Watch Co Ltd チップスケールパッケージの製造方法及びicチップの製造方法
JP2001284497A (ja) * 2000-04-03 2001-10-12 Fujitsu Ltd 半導体装置及びその製造方法及び半導体チップ及びその製造方法
JP2005216941A (ja) * 2004-01-27 2005-08-11 New Japan Radio Co Ltd チップサイズ半導体装置およびその製造方法
JP2009146988A (ja) * 2007-12-12 2009-07-02 Fujitsu Ltd 配線基板の個片化方法およびパッケージ用基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021002625A (ja) * 2019-06-24 2021-01-07 株式会社ディスコ パッケージデバイスチップの製造方法

Similar Documents

Publication Publication Date Title
US10204854B2 (en) Packaging substrate and method of fabricating the same
JP6427817B2 (ja) 印刷回路基板及びその製造方法
TW201112897A (en) Method of processing a cavity of core substrate
JP2022078155A (ja) パッケージ用基板
KR102548550B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US11895780B2 (en) Manufacturing method of package structure
JP2009146988A (ja) 配線基板の個片化方法およびパッケージ用基板
JP6805511B2 (ja) 配線基板、およびその製造方法
JP2017147395A (ja) パッケージ用基板、およびその製造方法
US11081368B2 (en) Method of dicing wiring substrate, and packaging substrate
JP2017220647A (ja) パッケージ用基板
JP2010062278A (ja) 半導体装置およびその製造方法
US20110123772A1 (en) Core substrate and method of manufacturing core substrate
IL273198A (en) Adhesives with increased plasma resistance properties and associated methods
JP6904044B2 (ja) 半導体パッケージ用基板およびその製造方法
JP2019009151A (ja) パッケージ用基板、およびその製造方法
EP3258488A1 (en) Semiconductor device with protected sidewalls
CN113829685B (zh) 一种石墨烯导热垫片包边工艺及包边石墨烯导热垫片
WO2022270370A1 (ja) 配線基板の製造方法
JP3949665B2 (ja) 半導体装置の製造方法
KR20080014302A (ko) 섬유 강화 폴리머를 사용하는 다이 부착 방법
KR20100027330A (ko) 반도체 패키지 및 그의 제조방법
KR20230092531A (ko) 반도체 소자의 다이 접착 패키징 및 그 방법
JP6638386B2 (ja) パッケージ基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200407