KR20230092531A - 반도체 소자의 다이 접착 패키징 및 그 방법 - Google Patents
반도체 소자의 다이 접착 패키징 및 그 방법 Download PDFInfo
- Publication number
- KR20230092531A KR20230092531A KR1020210182009A KR20210182009A KR20230092531A KR 20230092531 A KR20230092531 A KR 20230092531A KR 1020210182009 A KR1020210182009 A KR 1020210182009A KR 20210182009 A KR20210182009 A KR 20210182009A KR 20230092531 A KR20230092531 A KR 20230092531A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- daf
- etching
- die attach
- packaging
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 43
- 238000005530 etching Methods 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 230000001681 protective effect Effects 0.000 claims description 14
- 238000001020 plasma etching Methods 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 4
- 238000001459 lithography Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000001029 thermal curing Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 26
- 230000007547 defect Effects 0.000 abstract description 11
- 235000012431 wafers Nutrition 0.000 description 31
- 239000010408 film Substances 0.000 description 27
- 239000012790 adhesive layer Substances 0.000 description 9
- 239000002313 adhesive film Substances 0.000 description 4
- 238000009623 Bosch process Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000001723 curing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000010329 laser etching Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 238000000844 transformation Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
- H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Dicing (AREA)
Abstract
본 발명은 반도체 소자의 다이 접착 패키징 및 그 방법에 관한 것으로, 더욱 상세하게는 플라즈마 다이싱을 이용한 반도체 소자의 다이 접착 패키징에 관한 것이다. 본 발명에 의한 실시예에 의해 다이싱 과정에서 치핑 결함이나 크랙 결함이 제거되어 다이 수율 및 다이 강도를 증가시키고 공정 안정성을 향상시키는 효과를 가져온다.
Description
본 발명은 반도체 소자의 다이 접착 패키징 및 그 방법에 관한 것으로, 더욱 상세하게는 플라즈마 다이싱을 이용한 반도체 소자의 다이 접착 패키징에 관한 것이다.
반도체 패키지 조립(assembly) 공정에 있어서, 다이싱 공정(dicing process)이란, 웨이퍼에 포함된 복수 개의 반도체 칩을 절단하는 공정을 지칭하며, 웨이퍼를 반도체 패키지용 기본 프레임 위에 탑재할 수 있도록 개별 반도체 칩으로 분리하는 공정을 말한다.
다이싱 공정에는 블레이드(blade), 레이저(laser) 또는 플라즈마 식각 등이 사용될 수 있다. 최근, 웨이퍼의 두께가 더욱더 얇아짐에 따라 블레이드를 사용한 다이싱 공정에서 반도체 칩이 부분적으로 깨지는 칩핑 결함(chipping defect), 반도체 칩에 금이 발생하는 크랙 결함(crack defect)이 자주 발생하였다.
이러한 문제점을 해결하기 위해 현재 반도체 패키지 조립 공정에서 칩핑 결함이나 크랙 결합을 예방할 수 있도록 블레이드를 사용한 웨이퍼 다이싱 공정 대신에 레이저나 플라즈마 식각을 통한 다이싱 공정이 적용되고 있다.
그 이유는 기존의 웨이퍼 절단수단으로 사용되는 블레이드의 회전 속도를 조절하여 웨이퍼를 절단할 경우, 칩핑 결함이나 크랙 결함의 발생은 줄일 수 있지만블레이드의 회전 속도를 조절할 경우, 단위 시간당 절단되는 반도체 칩의 개수가 적어져서 생산성이 떨어지는 문제점이 발생한다.
한편, 레이저를 사용한 다이싱 방법은, 절단된 실리콘 입자 등이 반도체 칩 활성면에 융착되는 것을 막기 위해, 별도로 비용이 비싼 코팅재료를 사용하여 반도체 칩의 활성면을 코팅해야 하는 단점이 있다. 또한 홈을 형성하는 레이저와 스크라이브 라인을 완전히 절단하는 레이저가 서로 상이하며, 스크라이브 라인을 완전히 절단할 때, 다이접착 필름(DAF: Die Attach Film)이 잘 절단되지 않는 문제점을 갖고 있다.
플라즈마 다이싱은 가장 최근에 발전하고 있는 다이싱 방법으로 팹 공정의 식각을 이용하는 방식이다. 플라즈마라는 준기체 성분을 이용하기 때문에 환경오염이 적고, 웨이퍼 전체에 적용되므로 칩(chip)당 싱귤레이션(singulation) 해내는 속도도 빠른 편이다.
다만, 원료로 화학반응가스를 사용하고 복잡한 식각과정을 거쳐야 한다는 점에서 절차상 번거로움이 있긴 하지만 외부 데미지를 동반하는 블레이드(blade) 다이싱이나 레이저(laser) 다이싱과는 달리 외부 데미지가 전혀 발생하지 않다는 점에서 불량률을 저감시키는 장점이 있다.
최근에는 웨이퍼 두께가 30㎛ 이하까지 도달하고 있고, 반도체 박막으로 구리(Cu)나 저유전 상수 물질이 다수 사용되면서 공정이 끝난 다음 버(bur) 발생 방지 차원에서도 플라즈마 다이싱이 점점 더 각광을 받고 있으며 선행기술인 공개특허공보 제10-2010-0131159호(2010. 12. 15. 공개)에서는 플라즈마 식각을 포함하는 2단계 식각이 개시된 바가 있다.
본 발명이 이루고자 하는 기술적 과제는 다이싱 과정에서 치핑 결함이나 크랙결함이 발생하지 않고 칩과 기판이 견고하게 본딩할 수 있는 플라즈마를 이용한 새로운 반도체 소자의 다이 접착 패키징 방법을 제공하는데 있다.
상기 과제를 해결하기 위하여 본 발명의 일 실시예는 구리 필라(Cu pillar)가 형성된 웨이퍼를 준비하는 단계, 상기 웨이퍼 표면에 다이 접착 필름(die attach film:DAF) 및 보호필름을 적층하는 단계, 상기 DAF가 적층된 표면의 반대쪽 웨이퍼 표면에 포토레지스트막 형성 및 리소그래피 단계, 상기 웨이퍼를 스트리트를 따라 에칭하는 단계, 남아있는 상기 포토레지스트막를 웨이퍼 표면에서 제거하는 것과 동시에 DAF를 에칭하여 각각의 다이로 분리하는 단계, 및 분리된 상기 다이를 기판의 전극과 정렬한 후, 열과 압력을 가하여 플립칩 접속하는 단계를 포함하는반도체 소자의 다이 접착 패키징 방법을 제공한다.
본 명세서에 개시된 실시형태는 다이싱 공정시 치핑 결함이나 크랙 결함이 제거되며, 칩의 비산이나, 버 발생을 최소화할 수 있어 다이 수율 및 다이 강도를 증가시키고 공정 안정성을 향상시킨다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 반도체 소자의 다이 접착 패키징 방법을 도시한 일 실시예로 도 1 (a)로부터 도 1 (g)에 걸쳐 패키징 방법을 도시한 것이다.
도 2는 본 발명의 반도체 소자의 다이 접착 패키징 방법의 또 다른 실시예를 도시한 것이다.
도 2는 본 발명의 반도체 소자의 다이 접착 패키징 방법의 또 다른 실시예를 도시한 것이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세한 설명에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
이하, 첨부한 도면들을 참조하여 본 발명에 따른 실시예들을 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하 본 발명의 실시예들에 따른 반도체 소자의 다이 접착 패키징 방법에 대하여 도 1 내지 도 2를 참조하여 상세히 설명한다.
도 1은 본 발명의 반도체 소자의 다이 접착 패키징 방법을 도시한 일 실시예로 도 1 (a)로부터 도 1 (g)에 걸쳐 패키징 방법을 도시한 것이며, 도 2는 본 발명의 또 다른 실시예를 도시한 것이다.
도 1 (a)를 참조하면, 본 발명의 첫번째 단계는 구리 필라(Cu pillar:110)가 형성된 웨이퍼(100)를 준비하는 단계이다.
발명의 일 실시예에 따르면 상기 웨이퍼(100)는 두께가 30㎛ 이하인 웨이퍼를 사용하는 것이 바람직하나 이에 제한되지는 않는다.
그 다음 단계는 도 1의 (b)와 같이 구리 필라가 형성된 상기 웨이퍼(100)의 표면에 DAF(die attach film:다이 접착 필름(120))과 보호필름(130)을 적층하는 단계이다.
DAF(120)는 각각의 반도체 칩을 기판 등에 고정하기 위한 필름형 점착성 부재이며, 두께가 10~30 ㎛인 에폭시계 접착 필름, 아크릴계 접착 필름 또는 폴리이미드계 접착 필름 등을 이용할 수 있다.
DAF(120)는 구리 필라가 형성됨으로써 요철이 큰 표면을 가진 웨이퍼 표면을 빈 공간없이 라미네이션(lamination) 해야 하며 이후 다이 어태치를 통해 칩 상하간을 강하게 접착시켜야 한다.
다시말하면, 상기 DAF(120)는 최종적으로 칩 상하 간을 부착시키는 접착제로 사용되므로 반도체 패키징 수준의 신뢰성을 만족하기 위한 물성을 가져야 하는 동시에 패키징을 하기 위한 공정성, 즉 마운팅 공정시 요철이 포함된 웨이퍼면을 빈 틈없이 충진시켜 다이싱 공정시 칩핑(Chipping)이나 칩 크랙을 방지하고 다이 어태치 이후에도 스웰링(Swelling)등으로 인한 신뢰도 저하를 발생시키지 않아야 한다.
또한, 본 발명에서 사용되는 상기 DAF(120)는 후술하는 리소그래피(lithography) 단계에서 발생하는 열에 의해 열경화가 일어나지 않도록 최대 150℃까지 안정적이어야 한다.
한편, 상술한 과제 해결을 위한 본 발명의 일 실시예에서 상기 DAF(120)는 단일층으로 이루어진 비전도성 필름(non-conductive film)인 특징을 갖는다. 추가적으로 상기 DAF(120)는 0℃ 연신율이 0~20%인 것이 바람직하며, 저온 익스팬딩 공정 후 접착층의 두께 변화는 10% 이내인 것이 바람직하다. 이러한 특성으로 인해 다이싱 공정에서 버 발생이 최소화될 수 있게 된다. 또한, 상기 DAF(120)가 대전특성을 갖도록 첨가제를 추가할 수도 있다.
한편, 상기 DAF(120)는 필요에 따라 제1 접착층과 제2 접착층으로 이루어진 복층으로 구성될 수 있다. 이 때, 제1 접착층은 낮은 온도에서도 부착이 용이하도록 저온에서의 점착능이 향상된 접착층이며, 제1 접착층의 두께는 제2 접착층 두께 대비 5 내지 20% 인 것이 바람직하다.
제1 접착층과 제2 접착층은 열경화성수지, 바인더수지, 경화제, 경화촉진제, 무기필러, 분산첨가제 등을 포함하여 구성된다. 이와 같은 구조를 통해 저온에서 웨이퍼와 부착이 용이하고, 높은 저장탄성력과 저온에서의 낮은 연신률로 저온 익스팬딩 공정시 다이와 접착필름간의 박리가 발생하지 않는 효과가 발생한다.
한편, 상기 DAF(120) 위에 적층되는 보호필름(130)은 화학적으로 안정한 폴리올레핀계 고분자가 사용될 수 있으나 그 밖의 다양한 재질이 사용될 수 있다.
그 다음 단계는 도 1의 (c)와 같이 상기 DAF(120)가 적층된 표면의 반대쪽 웨이퍼(100) 표면에 포지티브형 포토레지스트를 도포하여 포토레지스트막(140)을 형성한 다음, 에칭해야하는 영역으로서의 스트리트(115)를 제외한 영역에 마스킹을 행하여 포토레지스트막(140)을 노광하고, 노광된 포토레지스트막(140)을 알칼리 용액에 의해 현상하는 리소그래피(lithography) 단계를 거친다.
그 결과, 도 1의 (c)와 같이 웨이퍼(100)의 표면에는 스트리트(115)를 제외한 영역에 포토레지스트막(140)이 도포되게 된다.
다음으로는 도 1의 (d)와 같이 포토레지스트막(140)이 피복된 표면측으로부터 플라즈마(plasma) 에칭함으로써 스트리트(115)를 따라 웨이퍼(140)를 에칭하는 단계이다.
플라즈마는 부분적으로 이온화된 기체로서 플라즈마 내에 존재하는 이온을 이용한 식각에 의하여 수직적인 식각 프로파일을 얻을 수 있다. 플라즈마 에칭은 예를 들어 Bosch 프로세스에 의해 수행될 수 있는데 Bosch 프로세스란 식각(etching)과 증착(deposition)이 교대로 진행되는 순환공정이다.
Bosch 공정에서는 벽면보호막이 먼저 증착되고 후속 단계에서 패턴 바닥면의 보호막과 Si이 식각된다. 이러한 방식으로 식각과 증착이 순환되어 원하는 깊이만큼의 식각구조물을 얻도록 반복된다. Bosch 공정의 식각 단계에서는 SF6 플라즈마가 그리고 증착 단계에서는 C4F8이나 C4F6와 같은 불화탄소(fluorocarbon) 플라즈마가 주로 사용될 수 있다.
이 결과 플라즈마 에칭을 통해 웨이퍼(100)는 스트리트(115)를 따라 에칭 제거되어 홈이 DAF 경계면까지 형성되고, 웨이퍼(100)는 상기 홈에 의해 개개의 웨이퍼 조각으로 분할된다.
그 다음 단계는 도 1의 (e)와 같이 도포된 포토레지스트막(140)을 웨이퍼 표면에서 제거함과 동시에 스트리트(115) 및 에칭홈에 대응되는 DAF의 대응부를 제거하여 개별 다이가 형성되는 단계이다.
상기 포토레지스트막(140)을 제거하는 공정은 O2 플라즈마를 이용하여 제거됨으로써 웨이퍼의 표면이 노출된다. 이와 동시에 O2 플라즈마에 의해 DAF가 스트리트를 따라 보호필름의 경계면까지 제거됨으로써 DAF에는 스트리트를 따라 홈이 생기게 된다. 이 단계까지 개별 다이(105)는 보호필름(130)에 부착된 상태이다.
다음 단계는 픽업공정을 통해 보호필름(130)이 제거된 개별 다이(105)를 기판(160)의 전극(150)과 정렬한 후, 열과 압력을 가하여 플립칩 본딩(flip-chip bonding)하는 단계이다.
이 때 가해지는 열의 온도범위는 상온 ~ 450℃이고, 압력은 25gf ~ 200kgf이나 이에 제한되지 않는다.
플립칩 본딩과정에서 상기 다이(105)의 하부에 위치한 DAF는 기판(160)에 다이를 장착할 때에 접착제로서 역할을 하게 된다.
한편, 본 발명의 소정의 다른 실시형태에 의해서는 도 2의 (a)~(g)와 같이 본딩 패드(bonding pad:170)가 형성된 웨이퍼를 준비하는 단계, 패드 형성면의 반대쪽 표면에 DAF와 보호필름을 적층하는 단계, 패드가 형성된 웨이퍼 표면에 포토레지스트막을 도포 및 스트리트를 따라 식각하는 단계, 플라즈마 에칭을 통해 웨이퍼를 개별 다이로 분리하는 단계, 남아있는 포토레지스트막과 스트리트에 대응되는 DAF 부분을 동시에 제거하는 단계, 보호필름을 제거한 다이를 픽업하는 단계, 와이어(180) 본딩을 진행하여 패키징하는 단계를 포함한다.
상기에서는 본 발명의 일 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 웨이퍼
105: 다이
110: 구리 필라(Cu pillar)
115: 스트리트(street)
120: DAF(die attach film)
130: 보호필름
140: 포토레지스트막
150: 기판의 전극
160: 기판
170: 본딩 패드(bonding pad)
180: 와이어(wire)
105: 다이
110: 구리 필라(Cu pillar)
115: 스트리트(street)
120: DAF(die attach film)
130: 보호필름
140: 포토레지스트막
150: 기판의 전극
160: 기판
170: 본딩 패드(bonding pad)
180: 와이어(wire)
Claims (5)
- 구리 필라(Cu pillar)가 형성된 웨이퍼를 준비하는 단계;
상기 웨이퍼 표면에 다이 접착 필름(die attach film:DAF) 및 보호필름을 적층하는 단계;
상기 DAF가 적층된 표면의 반대쪽 웨이퍼 표면에 포토레지스트막 형성 및 리소그래피하는 단계;
상기 웨이퍼를 스트리트를 따라 에칭하는 단계;
남아있는 상기 포토레지스트막을 웨이퍼 표면에서 제거하는 것과 동시에 DAF를 에칭하여 각각의 다이로 분리하는 단계; 및
분리된 상기 다이를 기판의 전극과 정렬한 후, 열과 압력을 가하여 플립칩 접속하는 단계;를 포함하는 것을 특징으로 하는
반도체 소자의 다이 접착 패키징 방법. - 제1항에 있어서,
상기 웨이퍼를 에칭하는 단계는 플라즈마를 이용하여 에칭하는 것을 특징으로 하는
반도체 소자의 다이 접착 패키징 방법. - 제1항에 있어서,
상기 DAF는 플라즈마 에칭이 가능하고, 최대 150℃까지 열경화가 일어나지 않는 것을 특징으로 하는
반도체 소자의 다이 접착 패키징 방법. - 제1항에 있어서,
상기 포토레지스트막 제거와 DAF 에칭은 O2 플라즈마를 이용하여 동시에 수행되는 것을 특징으로 하는
반도체 소자의 다이 접착 패키징 방법. - 본딩 패드가 형성된 웨이퍼를 준비하는 단계;
상기 패드 형성면의 반대쪽 표면에 DAF와 보호필름을 적층하는 단계;
패드가 형성된 웨이퍼 표면에 포토레지스트막을 도포 및 스트리트를 따라 식각하는 단계;
플라즈마 에칭을 통해 웨이퍼를 개별 다이로 분리하는 단계;
남아있는 포토레지스트막과 스트리트에 대응되는 DAF 부분을 동시에 제거하는 단계;
보호필름을 제거한 다이를 픽업하는 단계; 및
와이어 본딩을 진행하여 패키징하는 단계를 포함하는 것을 특징으로 하는
반도체 소자의 다이 접착 패키징 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210182009A KR20230092531A (ko) | 2021-12-17 | 2021-12-17 | 반도체 소자의 다이 접착 패키징 및 그 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210182009A KR20230092531A (ko) | 2021-12-17 | 2021-12-17 | 반도체 소자의 다이 접착 패키징 및 그 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230092531A true KR20230092531A (ko) | 2023-06-26 |
Family
ID=86947936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210182009A KR20230092531A (ko) | 2021-12-17 | 2021-12-17 | 반도체 소자의 다이 접착 패키징 및 그 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20230092531A (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100131159A (ko) | 2009-06-05 | 2010-12-15 | 에스티에스반도체통신 주식회사 | 플라즈마를 이용한 다이싱 방법 |
-
2021
- 2021-12-17 KR KR1020210182009A patent/KR20230092531A/ko not_active Application Discontinuation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100131159A (ko) | 2009-06-05 | 2010-12-15 | 에스티에스반도체통신 주식회사 | 플라즈마를 이용한 다이싱 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10679951B2 (en) | Chip-on-substrate packaging on carrier | |
| US11004728B2 (en) | Semiconductor die having edge with multiple gradients and method for forming the same | |
| US8222120B2 (en) | Method of dicing wafer using plasma | |
| KR102069986B1 (ko) | 캐리어 초박형 기판 | |
| TWI605082B (zh) | Sealing resin sheet, manufacturing method of electronic part package and electronic part package | |
| TWI303870B (en) | Structure and mtehod for packaging a chip | |
| CN103192459A (zh) | 晶片切割方法及采用该方法制造发光器件芯片的方法 | |
| JP5289484B2 (ja) | 積層型半導体装置の製造方法 | |
| US8569086B2 (en) | Semiconductor device and method of dicing semiconductor devices | |
| KR102548550B1 (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| US8652939B2 (en) | Method and apparatus for die assembly | |
| US9281182B2 (en) | Pre-cut wafer applied underfill film | |
| TWI590331B (zh) | 藉由多孔與非多孔層所強化的電子結構及製造方法 | |
| JP2004055852A (ja) | 半導体装置及びその製造方法 | |
| KR101997293B1 (ko) | 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름 | |
| US7943421B2 (en) | Component stacking using pre-formed adhesive films | |
| KR20120012404A (ko) | 캡형 미세-전자-기계 시스템 디바이스의 형성 방법 | |
| WO2012120694A1 (ja) | ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ | |
| KR20230092531A (ko) | 반도체 소자의 다이 접착 패키징 및 그 방법 | |
| JP2007194303A (ja) | 半導体装置の製造方法 | |
| TWI726279B (zh) | 半導體封裝裝置 | |
| KR20090098068A (ko) | 웨이퍼 레벨 패키지의 제조방법 | |
| CN111952166A (zh) | 晶圆接合膜及制作方法 | |
| US9269675B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN116798876A (zh) | 一种晶圆级扇出封装方法及封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |