TWI726279B - 半導體封裝裝置 - Google Patents

半導體封裝裝置 Download PDF

Info

Publication number
TWI726279B
TWI726279B TW108103692A TW108103692A TWI726279B TW I726279 B TWI726279 B TW I726279B TW 108103692 A TW108103692 A TW 108103692A TW 108103692 A TW108103692 A TW 108103692A TW I726279 B TWI726279 B TW I726279B
Authority
TW
Taiwan
Prior art keywords
conductive layer
patterned conductive
insulating layer
transparent
layer
Prior art date
Application number
TW108103692A
Other languages
English (en)
Other versions
TW202015185A (zh
Inventor
張勇舜
德章 李
Original Assignee
日月光半導體製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日月光半導體製造股份有限公司 filed Critical 日月光半導體製造股份有限公司
Publication of TW202015185A publication Critical patent/TW202015185A/zh
Application granted granted Critical
Publication of TWI726279B publication Critical patent/TWI726279B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

本發明提供一種半導體封裝裝置，其包含一透明載體、一第一圖案化導電層、一第二圖案化導電層及一第一絕緣層。該透明載體具有一第一表面、與該第一表面相對的一第二表面及在該第一表面與該第二表面之間延伸的一第三表面。該第一圖案化導電層設置在該透明載體之該第一表面上。該第一圖案化導電層具有與該透明載體之該第三表面共面的一第一表面。該第二圖案化導電層設置在該透明載體之該第一表面上且與該第一圖案化導電層電隔離。該第一絕緣層設置在該透明載體上且覆蓋該第一圖案化導電層。

Description

半導體封裝裝置
本申請案大體上係關於一種半導體封裝裝置，且係關於一種包括透明載體的半導體封裝裝置。
可對晶圓或面板執行單體化操作(可包括研磨技術、光學技術(例如，雷射切割技術)、機械技術(例如，刮刀/刀片切割)、化學技術(例如，蝕刻技術))以製造半導體封裝裝置。控制單體化操作以避免對晶圓或面板或半導體封裝裝置之損壞(例如，破裂、剝落或其他問題)可具有挑戰性。當使用光學技術來製造具有透明材料之半導體封裝裝置時，可具有挑戰性。
在一個態樣中，根據一些實施例，一種半導體封裝裝置包括透明載體、第一圖案化導電層、第二圖案化導電層及第一絕緣層。透明載體具有第一表面、與第一表面相對的第二表面及在第一表面與第二表面之間延伸的第三表面。第一圖案化導電層設置在透明載體之第一表面上。第一圖案化導電層具有與透明載體之第三表面共面的第一表面。第二圖案化導電層設置在透明載體之第一表面上且與第一圖案化導電層電隔離。第 一絕緣層設置在透明載體上且覆蓋第一圖案化導電層。
在另一態樣中，根據一些實施例，一種半導體封裝裝置包括透明載體、第一圖案化導電層及第一透明絕緣層。透明載體具有第一表面、與第一表面相對的第二表面及在第一表面與第二表面之間延伸的第三表面。第一圖案化導電層設置在透明載體之第一表面上。第一圖案化導電層具有與透明載體之第三表面共面的第一表面。第一透明絕緣層設置在透明載體上且覆蓋第一圖案化導電層。
在又一態樣中，根據一些實施例，一種製造半導體封裝裝置之方法包括：在透明載體之切割道上形成圖案化導電層；藉由沿切割道的切割操作形成通過圖案化導電層且進入至透明載體的溝槽；在背離圖案化導電層的透明載體之第二表面處研磨透明載體，以形成複數個單體化的透明載體單元；將該複數個單體化的透明載體單元附接至黏合層；及藉由雷射操作使黏合層單體化。雷射操作的對準是基於圖案化導電層。
1a:半導體封裝裝置
1b:半導體封裝裝置
2a:半導體封裝裝置
2b:半導體封裝裝置
3j:半導體封裝裝置
4j:半導體封裝裝置
10:透明載體
10a:透明載體
10s:表面
20:圖案化導電層
20s:表面
30:絕緣層
30s:側壁
40:絕緣層
40s:側壁/表面
50:圖案化導電層
51:圖案化導電層
60:圖案化導電層
61:絕緣層
62:金屬層
70:黏合材料/黏合層
70a:黏合層
80:溝槽
101:表面
102:表面
201:表面
501:表面
O1:開口
P1:保護膠帶
S1:空隙
根據結合隨附圖式閱讀的以下詳細描述容易地理解本申請案之態樣。應注意，各種特徵可不按比例繪製，且在附圖中，出於論述之清晰起見，所描繪特徵之尺寸可任意地增大或減小。
圖1A說明根據本申請案之一些實施例的半導體封裝裝置之橫截面視圖。
圖1B說明根據本申請案之一些實施例的半導體封裝裝置之橫截面視圖。
圖2A說明根據本申請案之一些實施例的半導體封裝裝置之橫截面視圖。
圖2B說明根據本申請案之一些實施例的半導體封裝裝置之橫截面視圖。
圖3A、圖3B、圖3C、圖3D、圖3E、圖3F、圖3G、圖3H、圖3I及圖3J展示根據本申請案之一些實施例的用於製造半導體封裝裝置的操作。
圖4A、圖4B、圖4C、圖4D、圖4E、圖4F、圖4G、圖4H、圖4I及圖4J展示根據本申請案之一些實施例的用於製造半導體封裝裝置的操作。
貫穿該等圖式及實施方式使用共同附圖標號以指示相同或類似元件。
當光學技術(例如，雷射技術)用於使具有透明材料(例如，透明載體及/或透明絕緣層)的半導體封裝結構單體化時，由於歸因於透明材料可能不恰當地偵測或識別半導體封裝結構之切割道，因此用於光學技術之對準可能失敗。
在本申請案之一些實施例中，不透明(opaque/non-transparent)材料/層在半導體封裝裝置之製造期間設置在玻璃載體/面板/板之切割道上，且此類不透明材料/層之一部分在單體化/切割(dicing/cutting)/分離操作之後保留在半導體封裝裝置之側壁/邊緣附近(或接近於/鄰近於半導體封裝裝置之側壁/邊緣)。當應用光學單體化技術時，不透明材料/層可改善對準。
圖1A說明根據本申請案之一些實施例的半導體封裝裝置1a之橫截面視圖。半導體封裝裝置1a包括透明載體10，圖案化導電層20、 50、51及60，絕緣層30、40及61，金屬層62及黏合材料70。
透明載體10具有表面101。透明載體10具有與表面101相對的表面102。透明載體10具有在表面101與表面102之間延伸的表面10s(例如，側面或側向表面)。透明載體10可包括玻璃或其他透明材料。透明載體10可充當半導體封裝裝置1a之基板。透明載體10可減小半導體封裝裝置1a之電洩漏或插入損耗。
圖案化導電層60設置在透明載體10之表面101上。圖案化導電層60與圖案化導電層20電隔離。在本申請案之一些實施例中，圖案化導電層60可為整合式被動裝置(IPD)之部分。在本申請案之一些實施例中，圖案化導電層60可為金屬-絕緣-金屬(MIM)結構之部分。舉例而言，在圖1A中所展示之實施例中，絕緣層61、金屬層62及圖案化導電層60可形成IPD或MIM結構。圖案化導電層60可包括金(Au)、銀(Ag)、鋁(Al)、銅(Cu)或其合金。
絕緣層30設置在透明載體10上。絕緣層30設置在圖案化導電層60之至少一部分上。絕緣層30覆蓋圖案化導電層60之至少一部分。絕緣層30可包括透明材料。絕緣層30可為透明的。絕緣層30可包括鈍化材料。絕緣層30可包括介電材料。
圖案化導電層51設置在絕緣層30上。圖案化導電層51可電性連接至金屬層62。圖案化導電層51可為重佈層(RDL)。圖案化導電層51可包括金(Au)、銀(Ag)、鋁(Al)、銅(Cu)或其合金。圖案化導電層50設置在圖案化導電層51上。圖案化導電層50與圖案化導電層20電隔離。圖案化導電層50及圖案化導電層51可構成凸塊下金屬(UBM)結構。圖案化導電層50可包括金(Au)、銀(Ag)、鋁(Al)、銅(Cu)或其合金。
圖案化導電層20設置在透明載體10之表面101上。圖案化導電層20具有與透明載體10之表面10s共面的表面20s。圖案化導電層20設置在絕緣層30上。絕緣層30之側壁30s由圖案化導電層20覆蓋。圖案化導電層20可具有「Z」形狀(例如，可包括水平延伸之兩個部分，該兩個部分彼此偏移(例如，並不豎直投影在彼此上)，且由第三豎直部分連接)。圖案化導電層20可包括不透明材料。圖案化導電層20可為不透明的。圖案化導電層20可包括與圖案化導電層50相同的材料。圖案化導電層20及圖案化導電層50可同時形成，或可整體形成。在本申請案之一些實施例中，圖案化導電層20與半導體封裝裝置1a內的其他導電元件/層(例如，與本文中所明確描述之所有其他導電元件/層)電隔離。
絕緣層40設置在絕緣層30上。絕緣層40設置在圖案化導電層50上。絕緣層40設置在圖案化導電層20上。絕緣層40覆蓋圖案化導電層20之至少一部分。絕緣層40之側壁40s與圖案化導電層20之表面20s不共面。圖案化導電層20具有連接至表面20s(例如，實質上垂直於且連接至表面20s)之表面201。圖案化導電層20之表面201自絕緣層40暴露。絕緣層40覆蓋圖案化導電層51。絕緣層40覆蓋圖案化導電層50之至少一部分。圖案化導電層50之表面501自絕緣層40暴露。絕緣層40可包括透明材料。絕緣層40可為透明的。絕緣層40可包括鈍化材料。絕緣層40可包括介電材料。
黏合材料70設置在透明載體10之表面102上。黏合材料70可包括透明材料。黏合材料70可包括晶粒附接膜(DAF)。黏合材料70可用於將半導體封裝裝置1a附接至另一裝置或電路板。
圖1B說明根據本申請案之一些實施例的半導體封裝裝置1b 之橫截面視圖。半導體封裝裝置1b類似於半導體封裝裝置1a，但具有至少以下差異。
絕緣層40之表面40s與圖案化導電層20之表面20s及透明載體10之表面10s共面。半導體封裝裝置1a中之圖案化導電層20之暴露表面201由半導體封裝裝置1b中之絕緣層40覆蓋。
圖2A說明根據本申請案之一些實施例的半導體封裝裝置2a之橫截面視圖。半導體封裝裝置2a類似於半導體封裝裝置1a，但具有至少以下差異。
絕緣層30設置在圖案化導電層20上。絕緣層30覆蓋圖案化導電層20之一部分。絕緣層30之側壁30s由絕緣層40覆蓋。圖案化導電層20與圖案化導電層60共面。圖案化導電層20及圖案化導電層60可包括相同的材料。圖案化導電層20及圖案化導電層60可同時形成，或可整體形成。
圖2B說明根據本申請案之一些實施例的半導體封裝裝置2b之橫截面視圖。半導體封裝裝置2b類似於半導體封裝裝置2a，但具有至少以下差異。
絕緣層40之表面40s與圖案化導電層20之表面20s及透明載體10之表面10s共面。半導體封裝裝置2a中之圖案化導電層20之暴露表面201由半導體封裝裝置2b中之絕緣層40覆蓋。
圖3A、圖3B、圖3C、圖3D、圖3E、圖3F、圖3G、圖3H、圖3I及圖3J展示根據本申請案之一些實施例的用於製造半導體封裝裝置3j的操作。
參考圖3A，圖案化導電層60形成於透明載體10a上。絕緣 層61形成於圖案化導電層60上。金屬層62形成於絕緣層61上。圖案化導電層60、絕緣層61及金屬層62可形成IPD或MIM結構。圖案化導電層60可為電子組件之電極。圖案化導電層60可藉由例如但不限於鍍覆操作形成。
參考圖3B，絕緣層30形成於透明載體10a上。絕緣層30形成於圖案化導電層60上。絕緣層30可藉由例如但不限於塗佈、列印或篩檢操作形成。開口O1形成於絕緣層30中以暴露金屬層62。空隙S1形成於絕緣層30中以暴露透明載體10a。暴露於空隙S1的透明載體10a之部分包括用於單體化之切割道。開口O1及空隙S1可藉由例如但不限於蝕刻及/或微影操作形成。
參考圖3C，圖案化導電層51形成於絕緣層30上。圖案化導電層51可藉由例如但不限於鍍覆操作形成。圖案化導電層51可包括RDL結構。
參考圖3D，圖案化導電層50形成於圖案化導電層51上。圖案化導電層50可藉由例如但不限於鍍覆操作形成。圖案化導電層50及圖案化導電層51可形成UBM結構。圖案化導電層20形成於絕緣層30上。圖案化導電層20形成於透明載體10a上。圖案化導電層20形成於透明載體10a之切割道上。圖案化導電層20及圖案化導電層51可同時形成，或可整體形成。圖案化導電層20及圖案化導電層51可藉由相同的操作形成。圖案化導電層20可與圖案化導電層60、51及50電隔離。
參考圖3E，絕緣層40形成於絕緣層30上。絕緣層40覆蓋圖案化導電層20及圖案化導電層50。執行蝕刻操作以自絕緣層40暴露圖案化導電層50之表面501。執行蝕刻操作以自絕緣層40暴露圖案化導電層20 之表面201。
圖3F、圖3G及圖3H中所展示之操作可構成研磨前切割(DBG)操作。參考圖3F，沿透明載體10a之切割道執行切割或半切割操作，以形成通過圖案化導電層20且進入至透明載體10a之溝槽80。
參考圖3G，將保護膠帶P1附接至圖3F之結構。保護膠帶P1可藉由疊層操作附接。
參考圖3H，執行研磨操作以移除透明載體10a之一部分。形成複數個單體化的透明載體10。
參考圖3I，將複數個單體化的透明載體10附接至黏合層70a。移除保護膠帶P1。黏合層70a可包括晶粒附接膜(DAF)。
參考圖3J，將黏合層70a單體化為複數個黏合層70。單體化操作可藉由光學操作(諸如雷射操作)執行。圖案化導電層20可充當用於單體化操作的對準標記。雷射操作之對準可基於圖案化導電層20。形成半導體封裝裝置3j。半導體封裝裝置3j可類似於圖1A中之半導體封裝裝置1a或與其相同。若圖3F中之切割操作用寬刀片執行，則圖3J中之半導體封裝裝置3j可類似於圖1B中之半導體封裝裝置1b或與其相同。
圖4A、圖4B、圖4C、圖4D、圖4E、圖4F、圖4G、圖4H、圖4I及圖4J展示根據本申請案之一些實施例的用於製造半導體封裝裝置4j的操作。
參考圖4A，圖4A中所展示之操作類似於圖3A中所展示之操作，除了圖案化導電層20另外形成於透明載體10a上之外。圖案化導電層20形成於透明載體10a之切割道上。圖案化導電層20及圖案化導電層60可同時形成，或可整體形成。圖案化導電層20及圖案化導電層60可藉由 相同的操作形成。
參考圖4B，圖4B中所展示之操作類似於圖3B中所展示之操作，除了絕緣層30另外形成於圖案化導電層20上，且空隙S1形成於絕緣層30中以暴露圖案化導電層20之外。
參考圖4C，圖4C中所展示之操作與圖3C中所展示之操作相同。圖案化導電層51形成於絕緣層30上。
參考圖4D，圖案化導電層50形成於圖案化導電層51上。圖案化導電層50可藉由例如但不限於鍍覆操作形成。圖案化導電層50及圖案化導電層51可形成UBM結構。圖案化導電層60、51及50可與圖案化導電層20電隔離。
參考圖4E，絕緣層40形成於絕緣層30上。絕緣層40覆蓋圖案化導電層20及圖案化導電層50。執行蝕刻操作以自絕緣層40暴露圖案化導電層50之表面501。執行蝕刻操作以自絕緣層40暴露圖案化導電層20之表面201。
圖4F、圖4G及圖4H中所展示之操作可被稱作研磨前切割(DBG)操作。參考圖4F，沿透明載體10a之切割道執行切割或半切割操作，以形成通過圖案化導電層20且進入至透明載體10a之溝槽80。
參考圖4G，將保護膠帶P1附接至圖4F之結構。保護膠帶P1可藉由疊層操作附接。
參考圖4H，執行研磨操作以移除透明載體10a之一部分。形成複數個單體化的透明載體10。
參考圖4I，將複數個單體化的透明載體10附接至黏合層70a。移除保護膠帶P1。黏合層70a可包括晶粒附接膜(DAF)。
參考圖4J，將黏合層70a單體化為複數個黏合層70。單體化操作可藉由光學操作(諸如雷射操作)執行。圖案化導電層20可充當用於單體化操作之對準標記。雷射操作之對準可基於圖案化導電層20。形成半導體封裝裝置4j。半導體封裝裝置4j可類似於圖2A中之半導體封裝裝置2a或與其相同。應注意，若圖4F中之切割操作用寬刀片執行，則圖4J中之半導體封裝裝置4j可類似於圖2B中之半導體封裝裝置2b或與其相同。
如本文中所使用，術語「透明」可指對於材料所暴露之光具有約50%或大於50%、約70%或大於70%、或約90%或大於90%之透射率的材料。術語「不透明」可指對於材料所暴露之光具有小於約50%、小於約30%或小於約10%之透射率的材料。
如本文中所使用，術語「大約」、「實質上」、「大體」及「約」用以描述及考慮小的變化。當與事件或情形結合使用時，術語可指其中事件或情形明確發生之例子以及其中事件或情形極近似於發生之例子。舉例而言，當結合數值使用時，該等術語可指小於或等於該數值之±10%的變化範圍，諸如，小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%或者小於或等於±0.05%之變化範圍。舉例而言，若兩個數值之間的差小於或等於該等值之平均值的±10%，諸如小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%、或小於或等於±0.05%，則可認為該兩個數值「實質上」或「約」相同。舉例而言，「實質上」垂直可指相對於90°而言小於或等於±10°之角度變化範圍，諸如小於或等於±5°、小於或等於±4°、小於或等於±3°、小於或等於±2°、小於或等於±1°、小於或等 於±0.5°、小於或等於±0.1°或者小於或等於±0.05°之變化範圍。
若兩個表面之間的移位不大於5μm、不大於2μm、不大於1μm或不大於0.5μm，則可認為兩個表面共面或實質上共面。若表面之最高點與最低點之間的差不大於5μm、不大於2μm、不大於1μm或不大於0.5μm，則可認為表面係平坦或實質上平坦的。
除非上下文另外明確規定，否則如本文中所用，單數術語「一(a/an)」及「該」可包括複數個指示物。在對一些實施例之描述中，設置「在」另一組件「上」或「上方」之組件可涵蓋前一組件直接在後一組件上(例如，與後一組件實體接觸)之情況以及一或多個介入組件位於前一組件與後一組件之間的情況。
雖然已參考本申請案之特定實施例描述並說明本申請案，但此等描述及說明並不限制本申請案。熟習此項技術者可清楚地理解，在不脫離如由所附申請專利範圍所定義之本申請案之真實精神及範疇之情況下，可進行各種改變，且可在實施例內替代等效元件。圖解可能未必按比例繪製。歸因於製造製程之類中的變數，本申請案中之藝術再現與實際設備之間可存在區別。可存在並未特定說明的本申請案之其他實施例。應將本說明書及附圖視為說明性而非限制性的。可作出修改，以使特定情形、材料、物質之組成、方法或製程適應於本申請案之目標、精神及範疇。所有此類修改意欲在此隨附之申請專利範圍之範疇內。雖然已參考以特定順序執行之特定操作來描述本文所揭示之方法，但可理解，可在不脫離本申請案之教示的情況下組合、再分或重新定序此等操作以形成等效方法。因此，除非在本文中特定指示，否則操作之順序及分組並非本申請案之限制。
1a:半導體封裝裝置
10:透明載體
10s:表面
20:圖案化導電層
20s:表面
30:絕緣層
30s:側壁
40:絕緣層
40s:側壁/表面
50:圖案化導電層
51:圖案化導電層
60:圖案化導電層
61:絕緣層
62:金屬層
70:黏合材料/黏合層
101:表面
201:表面
501:表面

Claims (18)

  1. 一種半導體封裝裝置，其包含：一透明載體，其具有一第一表面、與該第一表面相對的一第二表面及在該第一表面與該第二表面之間延伸的一第三表面；一第一圖案化導電層，其設置在該透明載體之該第一表面上，該第一圖案化導電層具有與該透明載體之該第三表面共面的一第一表面；一第二圖案化導電層，其設置在該透明載體之該第一表面上且與該第一圖案化導電層電隔離；一第一絕緣層，其設置在該透明載體上且覆蓋該第一圖案化導電層；及在該透明載體之該第二表面上的一黏合材料，該黏合材料包含一透明材料。
  2. 如請求項1之半導體封裝裝置，其中該第一絕緣層具有與該第一圖案化導電層之該第一表面不共面的一側壁，且該第一圖案化導電層具有連接至該第一圖案化導電層之該第一表面且自該第一絕緣層暴露的一第二表面。
  3. 如請求項1之半導體封裝裝置，其中該第一絕緣層具有與該第一圖案化導電層之該第一表面共面的一側壁。
  4. 如請求項1之半導體封裝裝置，其進一步包含設置在該透明載體與該 第一絕緣層之間且具有一側壁的一第二絕緣層，其中該第二絕緣層之該側壁由該第一圖案化導電層覆蓋。
  5. 如請求項4之半導體封裝裝置，其中該第二絕緣層包含一透明材料。
  6. 如請求項1之半導體封裝裝置，其中該第一絕緣層包含一透明材料。
  7. 如請求項1之半導體封裝裝置，其中該第一圖案化導電層及該第二圖案化導電層包含一相同的材料。
  8. 如請求項4之半導體封裝裝置，其中該第二圖案化導電層設置在該第二絕緣層上且由該第一絕緣層部分地覆蓋，且該第二導電層之一表面自該第一絕緣層暴露。
  9. 如請求項1之半導體封裝裝置，其中該第二圖案化導電層與該第一圖案化導電層共面。
  10. 如請求項1之半導體封裝裝置，其中該第二圖案化導電層是設置在該透明載體與該第一絕緣層之間的一整合式被動裝置(IPD)之部分。
  11. 一種半導體封裝裝置，其包含：一透明載體，其具有一第一表面、與該第一表面相對的一第二表面及在該第一表面與該第二表面之間延伸的一第三表面； 一第一圖案化導電層，其設置在該透明載體之該第一表面上，該第一圖案化導電層具有與該透明載體之該第三表面共面的一第一表面；一第一透明絕緣層，其設置在該透明載體上且覆蓋該第一圖案化導電層；及在該透明載體之該第二表面上的一黏合材料，該黏合材料包含一透明材料。
  12. 如請求項11之半導體封裝裝置，其中該第一透明絕緣層具有與該第一圖案化導電層之該第一表面不共面的一側壁，且該第一圖案化導電層具有連接至該第一圖案化導電層之該第一表面且自該第一透明絕緣層暴露的一第二表面。
  13. 如請求項11之半導體封裝裝置，其中該第一絕緣層具有與該第一圖案化導電層之該第一表面共面的一側壁。
  14. 如請求項11之半導體封裝裝置，其進一步包含設置在該透明載體與該第一透明絕緣層之間的一第二透明絕緣層，其中該第二透明絕緣層之一側壁由該第一圖案化導電層覆蓋。
  15. 如請求項14之半導體封裝裝置，其進一步包含設置在該透明載體之該第一表面上且與該第一圖案化導電層電隔離的一第二圖案化導電層。
  16. 如請求項15之半導體封裝裝置，其中該第一圖案化導電層及該第二 圖案化導電層包含一相同的材料。
  17. 如請求項15之半導體封裝裝置，其中該第二圖案化導電層設置在該第二透明絕緣層上且由該第一透明絕緣層部分地覆蓋，且該第二導電層之一表面自該第一透明絕緣層暴露。
  18. 如請求項15之半導體封裝裝置，其中該第二圖案化導電層是設置在該透明載體與該第一透明絕緣層之間的一整合式被動裝置(IPD)之部分。
TW108103692A 2018-10-11 2019-01-31 半導體封裝裝置 TWI726279B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/158,294 2018-10-11
US16/158,294 US10741523B2 (en) 2018-10-11 2018-10-11 Semiconductor package device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
TW202015185A TW202015185A (zh) 2020-04-16
TWI726279B true TWI726279B (zh) 2021-05-01

Family

ID=70159155

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108103692A TWI726279B (zh) 2018-10-11 2019-01-31 半導體封裝裝置

Country Status (3)

Country Link
US (2) US10741523B2 (zh)
CN (1) CN111048483A (zh)
TW (1) TWI726279B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI446507B (zh) * 2011-01-07 2014-07-21 Advanced Semiconductor Eng 具有被動元件結構之半導體結構及其製造方法
CN108074894A (zh) * 2016-11-14 2018-05-25 日月光半导体制造股份有限公司 半导体器件封装
US20180261398A1 (en) * 2015-09-25 2018-09-13 Sharp Kabushiki Kaisha Photoelectric conversion element and photoelectric conversion module

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4463272B2 (ja) * 2004-03-10 2010-05-19 住友大阪セメント株式会社 透明積層体
JP5367323B2 (ja) * 2008-07-23 2013-12-11 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
US20110294237A1 (en) 2010-05-27 2011-12-01 MOS Art Pack Corporation Packaging method of semiconductor device
US8536671B2 (en) * 2010-06-07 2013-09-17 Tsang-Yu Liu Chip package
US9442339B2 (en) * 2010-12-08 2016-09-13 View, Inc. Spacers and connectors for insulated glass units
US8507316B2 (en) * 2010-12-22 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Protecting T-contacts of chip scale packages from moisture
US8686433B2 (en) * 2011-09-01 2014-04-01 Rohm Co., Ltd. Light emitting device and light emitting device package
JP6135213B2 (ja) * 2012-04-18 2017-05-31 日亜化学工業株式会社 半導体発光素子
US9536924B2 (en) * 2012-12-06 2017-01-03 Seoul Viosys Co., Ltd. Light-emitting diode and application therefor
US9440848B2 (en) * 2014-09-30 2016-09-13 Pixtronix, Inc. Passivated microelectromechanical structures and methods
CN107210293B (zh) * 2014-12-19 2019-12-17 Glo公司 背板上的发光二极管阵列及其制造方法
WO2017024994A1 (zh) * 2015-08-13 2017-02-16 苏州晶方半导体科技股份有限公司 封装结构及封装方法
US10340213B2 (en) 2016-03-14 2019-07-02 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI446507B (zh) * 2011-01-07 2014-07-21 Advanced Semiconductor Eng 具有被動元件結構之半導體結構及其製造方法
US20180261398A1 (en) * 2015-09-25 2018-09-13 Sharp Kabushiki Kaisha Photoelectric conversion element and photoelectric conversion module
CN108074894A (zh) * 2016-11-14 2018-05-25 日月光半导体制造股份有限公司 半导体器件封装

Also Published As

Publication number Publication date
US20200118970A1 (en) 2020-04-16
CN111048483A (zh) 2020-04-21
US10741523B2 (en) 2020-08-11
US11495572B2 (en) 2022-11-08
TW202015185A (zh) 2020-04-16
US20200350282A1 (en) 2020-11-05

Similar Documents

Publication Publication Date Title
US10553491B2 (en) Method of separating a back layer on a singulated semiconductor wafer attached to carrier substrates
TWI567897B (zh) 薄型扇出式多晶片堆疊封裝構造與製造方法
CN105514038B (zh) 切割半导体晶片的方法
US9240398B2 (en) Method for producing image pickup apparatus and method for producing semiconductor apparatus
CN106206625B (zh) 一种芯片尺寸等级的感测芯片封装体及其制造方法
KR20150104467A (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US20090096085A1 (en) Thermally Enhanced Wafer Level Package
CN107808857B (zh) 芯片封装结构及其制造方法
KR20040092435A (ko) 반도체 장치 및 그 제조 방법
US9972580B2 (en) Semiconductor package and method for fabricating the same
JP5289484B2 (ja) 積層型半導体装置の製造方法
TW201620094A (zh) 半導體邊界保護密封劑
US20190348371A1 (en) Semiconductor package and method for manufacturing the same
US10325952B2 (en) Semiconductor package device and method of manufacturing the same
US9337049B1 (en) Manufacturing method of wafer level chip scale package structure
US11605552B2 (en) Hybrid panel method of manufacturing electronic devices and electronic devices manufactured thereby
US10186458B2 (en) Component and method of manufacturing a component using an ultrathin carrier
US9881897B2 (en) Manufacturing method of ultra-thin semiconductor device package assembly
TWI726279B (zh) 半導體封裝裝置
TW201631718A (zh) 晶片封裝體及其製造方法
US20220344231A1 (en) Flip chip package unit and associated packaging method
JP2019169685A (ja) 素子チップの製造方法
JP2010147355A (ja) 半導体装置の製造方法