CN111048483A - 半导体封装装置及其制造方法 - Google Patents

半导体封装装置及其制造方法 Download PDF

Info

Publication number
CN111048483A
CN111048483A CN201910105794.0A CN201910105794A CN111048483A CN 111048483 A CN111048483 A CN 111048483A CN 201910105794 A CN201910105794 A CN 201910105794A CN 111048483 A CN111048483 A CN 111048483A
Authority
CN
China
Prior art keywords
patterned conductive
conductive layer
insulating layer
transparent
transparent carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910105794.0A
Other languages
English (en)
Inventor
张勇舜
李德章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN111048483A publication Critical patent/CN111048483A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates

Abstract

本发明提供一种半导体封装装置，其包含透明载体、第一图案化导电层、第二图案化导电层及第一绝缘层。所述透明载体具有第一表面、与所述第一表面相对的第二表面及在所述第一表面与所述第二表面之间延伸的第三表面。所述第一图案化导电层设置在所述透明载体的所述第一表面上。所述第一图案化导电层具有与所述透明载体的所述第三表面共面的第一表面。所述第二图案化导电层设置在所述透明载体的所述第一表面上且与所述第一图案化导电层电隔离。所述第一绝缘层设置在所述透明载体上且覆盖所述第一图案化导电层。

Description

半导体封装装置及其制造方法
技术领域
本申请大体上涉及一种半导体封装装置，且涉及一种包含透明载体的半导体封装装 置。
背景技术
可对晶片或面板执行单体化操作(可包含研磨技术、光学技术(例如，激光切割技术)、机械技术(例如，刮刀/刀片切割)、化学技术(例如，蚀刻技术))以制造半导体封装装置。控制单体化操作以避免对晶片或面板或半导体封装装置的损坏(例如，破裂、剥落或 其它问题)可具有挑战性。当使用光学技术来制造具有透明材料的半导体封装装置时，可 具有挑战性。
发明内容
在一个方面中，根据一些实施例，一种半导体封装装置包含透明载体、第一图案化导电层、第二图案化导电层及第一绝缘层。透明载体具有第一表面、与第一表面相对的 第二表面及在第一表面与第二表面之间延伸的第三表面。第一图案化导电层设置在透明 载体的第一表面上。第一图案化导电层具有与透明载体的第三表面共面的第一表面。第 二图案化导电层设置在透明载体的第一表面上且与第一图案化导电层电隔离。第一绝缘 层设置在透明载体上且覆盖第一图案化导电层。
在另一方面中，根据一些实施例，一种半导体封装装置包含透明载体、第一图案化导电层及第一透明绝缘层。透明载体具有第一表面、与第一表面相对的第二表面及在第 一表面与第二表面之间延伸的第三表面。第一图案化导电层设置在透明载体的第一表面 上。第一图案化导电层具有与透明载体的第三表面共面的第一表面。第一透明绝缘层设 置在透明载体上且覆盖第一图案化导电层。
在又一方面中，根据一些实施例，一种制造半导体封装装置的方法包含：在透明载体的切割道上形成图案化导电层；通过沿切割道的切割操作形成通过图案化导电层且进入至透明载体的沟槽；在背离图案化导电层的透明载体的第二表面处研磨透明载体，以 形成多个单体化的透明载体单元；将所述多个单体化的透明载体单元附接至黏著层；及 通过激光操作使黏著层单体化。激光操作的对准是基于图案化导电层。
附图说明
根据结合随附图式阅读的以下详细描述容易地理解本申请的方面。应注意，各种特 征可不按比例绘制，且在附图中，出于论述的清晰起见，所描绘特征的尺寸可任意地增大或减小。
图1A说明根据本申请的一些实施例的半导体封装装置的横截面视图。
图1B说明根据本申请的一些实施例的半导体封装装置的横截面视图。
图2A说明根据本申请的一些实施例的半导体封装装置的横截面视图。
图2B说明根据本申请的一些实施例的半导体封装装置的横截面视图。
图3A、图3B、图3C、图3D、图3E、图3F、图3G、图3H、图3I及图3J展示根 据本申请的一些实施例的用于制造半导体封装装置的操作。
图4A、图4B、图4C、图4D、图4E、图4F、图4G、图4H、图4I及图4J展示根 据本申请的一些实施例的用于制造半导体封装装置的操作。
贯穿所述图式及实施方式使用共同附图标号以指示相同或类似元件。
具体实施方式
当光学技术(例如，激光技术)用于使具有透明材料(例如，透明载体及/或透明绝缘层) 的半导体封装结构单体化时，由于归因于透明材料可能不恰当地检测或识别半导体封装 结构的切割道，因此用于光学技术的对准可能失败。
在本申请的一些实施例中，不透明(opaque/non-transparent)材料/层在半导体封装装 置的制造期间设置在玻璃载体/面板/板的切割道上，且此类不透明材料/层的一部分在单 体化/切割(dicing/cutting)/分离操作的后保留在半导体封装装置的侧壁/边缘附近(或接近 于/邻近于半导体封装装置的侧壁/边缘)。当应用光学单体化技术时，不透明材料/层可改 善对准。
图1A说明根据本申请的一些实施例的半导体封装装置1a的横截面视图。半导体封装装置1a包含透明载体10，图案化导电层20、50、51及60，绝缘层30、40及61，金 属层62及粘合材料70。
透明载体10具有表面101。透明载体10具有与表面101相对的表面102。透明载 体10具有在表面101与表面102之间延伸的表面10s(例如，侧面或侧向表面)。透明载 体10可包含玻璃或其它透明材料。透明载体10可充当半导体封装装置1a的衬底。透 明载体10可减小半导体封装装置1a的电泄漏或插入损耗。
图案化导电层60设置在透明载体10的表面101上。图案化导电层60与图案化导 电层20电隔离。在本申请的一些实施例中，图案化导电层60可为集成式被动装置(IPD) 的部分。在本申请的一些实施例中，图案化导电层60可为金属-绝缘-金属(MIM)结构的 部分。举例来说，在图1A中所展示的实施例中，绝缘层61、金属层62及图案化导电 层60可形成IPD或MIM结构。图案化导电层60可包含金(Au)、银(Ag)、铝(Al)、铜(Cu) 或其合金。
绝缘层30设置在透明载体10上。绝缘层30设置在图案化导电层60的至少一部分上。绝缘层30覆盖图案化导电层60的至少一部分。绝缘层30可包含透明材料。绝缘 层30可为透明的。绝缘层30可包含钝化材料。绝缘层30可包含介电材料。
图案化导电层51设置在绝缘层30上。图案化导电层51可电性连接至金属层62。 图案化导电层51可为重布层(RDL)。图案化导电层51可包含金(Au)、银(Ag)、铝(Al)、 铜(Cu)或其合金。图案化导电层50设置在图案化导电层51上。图案化导电层50与图案 化导电层20电隔离。图案化导电层50及图案化导电层51可构成凸块下金属(UBM)结 构。图案化导电层50可包含金(Au)、银(Ag)、铝(Al)、铜(Cu)或其合金。
图案化导电层20设置在透明载体10的表面101上。图案化导电层20具有与透明 载体10的表面10s共面的表面20s。图案化导电层20设置在绝缘层30上。绝缘层30 的侧壁30s由图案化导电层20覆盖。图案化导电层20可具有“Z”形状(例如，可包含 水平延伸的两个部分，所述两个部分彼此偏移(例如，并不竖直投影在彼此上)，且由第 三竖直部分连接)。图案化导电层20可包含不透明材料。图案化导电层20可为不透明的。 图案化导电层20可包含与图案化导电层50相同的材料。图案化导电层20及图案化导 电层50可同时形成，或可整体形成。在本申请的一些实施例中，图案化导电层20与半 导体封装装置1a内的其它导电元件/层(例如，与本文中所明确描述的所有其它导电元件 /层)电隔离。
绝缘层40设置在绝缘层30上。绝缘层40设置在图案化导电层50上。绝缘层40 设置在图案化导电层20上。绝缘层40覆盖图案化导电层20的至少一部分。绝缘层40 的侧壁40s与图案化导电层20的表面20s不共面。图案化导电层20具有连接至表面20s (例如，基本上垂直于且连接至表面20s)的表面201。图案化导电层20的表面201自绝 缘层40暴露。绝缘层40覆盖图案化导电层51。绝缘层40覆盖图案化导电层50的至少 一部分。图案化导电层50的表面501自绝缘层40暴露。绝缘层40可包含透明材料。 绝缘层40可为透明的。绝缘层40可包含钝化材料。绝缘层40可包含介电材料。
粘合材料70设置在透明载体10的表面102上。粘合材料70可包含透明材料。粘 合材料70可包含晶粒附接膜(DAF)。粘合材料70可用于将半导体封装装置1a附接至另 一装置或电路板。
图1B说明根据本申请的一些实施例的半导体封装装置1b的横截面视图。半导体封装装置1b类似于半导体封装装置1a，但具有至少以下差异。
绝缘层40的表面40s与图案化导电层20的表面20s及透明载体10的表面10s共面。半导体封装装置1a中的图案化导电层20的暴露表面201由半导体封装装置1b中的绝 缘层40覆盖。
图2A说明根据本申请的一些实施例的半导体封装装置2a的横截面视图。半导体封装装置2a类似于半导体封装装置1a，但具有至少以下差异。
绝缘层30设置在图案化导电层20上。绝缘层30覆盖图案化导电层20的一部分。 绝缘层30的侧壁30s由绝缘层40覆盖。图案化导电层20与图案化导电层60共面。图 案化导电层20及图案化导电层60可包含相同的材料。图案化导电层20及图案化导电 层60可同时形成，或可整体形成。
图2B说明根据本申请的一些实施例的半导体封装装置2b的横截面视图。半导体封装装置2b类似于半导体封装装置2a，但具有至少以下差异。
绝缘层40的表面40s与图案化导电层20的表面20s及透明载体10的表面10s共面。半导体封装装置2a中的图案化导电层20的暴露表面201由半导体封装装置2b中的绝 缘层40覆盖。
图3A、图3B、图3C、图3D、图3E、图3F、图3G、图3H、图3I及图3J展示根 据本申请的一些实施例的用于制造半导体封装装置3j的操作。
参考图3A，图案化导电层60形成于透明载体10a上。绝缘层61形成于图案化导 电层60上。金属层62形成于绝缘层61上。图案化导电层60、绝缘层61及金属层62 可形成IPD或MIM结构。图案化导电层60可为电子组件的电极。图案化导电层60可 通过例如但不限于镀覆操作形成。
参考图3B，绝缘层30形成于透明载体10a上。绝缘层30形成于图案化导电层60 上。绝缘层30可通过例如但不限于涂布、印刷或筛检操作形成。开口O1形成于绝缘层 30中以暴露金属层62。空隙S1形成于绝缘层30中以暴露透明载体10a。暴露于空隙 S1的透明载体10a的部分包含用于单体化的切割道。开口O1及空隙S1可通过例如但 不限于蚀刻及/或微影操作形成。
参考图3C，图案化导电层51形成于绝缘层30上。图案化导电层51可通过例如但 不限于镀覆操作形成。图案化导电层51可包含RDL结构。
参考图3D，图案化导电层50形成于图案化导电层51上。图案化导电层50可通过 例如但不限于镀覆操作形成。图案化导电层50及图案化导电层51可形成UBM结构。 图案化导电层20形成于绝缘层30上。图案化导电层20形成于透明载体10a上。图案 化导电层20形成于透明载体10a的切割道上。图案化导电层20及图案化导电层51可 同时形成，或可整体形成。图案化导电层20及图案化导电层51可通过相同的操作形成。 图案化导电层20可与图案化导电层60、51及50电隔离。
参考图3E，绝缘层40形成于绝缘层30上。绝缘层40覆盖图案化导电层20及图案 化导电层50。执行蚀刻操作以自绝缘层40暴露图案化导电层50的表面501。执行蚀刻 操作以自绝缘层40暴露图案化导电层20的表面201。
图3F、图3G及图3H中所展示的操作可构成研磨前切割(DBG)操作。参考图3F， 沿透明载体10a的切割道执行切割或半切割操作，以形成通过图案化导电层20且进入 至透明载体10a的沟槽80。
参考图3G，将保护胶带P1附接至图3F的结构。保护胶带P1可通过叠层操作附接。
参考图3H，执行研磨操作以去除透明载体10a的一部分。形成多个单体化的透明载体10。
参考图3I，将多个单体化的透明载体10附接至黏著层70a。去除保护胶带P1。黏 著层70a可包含晶粒附接膜(DAF)。
参考图3J，将黏著层70a单体化为多个黏著层70。单体化操作可通过光学操作(诸如激光操作)执行。图案化导电层20可充当用于单体化操作的对准标记。激光操作的对 准可基于图案化导电层20。形成半导体封装装置3j。半导体封装装置3j可类似于图1A 中的半导体封装装置1a或与其相同。如果图3F中的切割操作用宽刀片执行，则图3J 中的半导体封装装置3j可类似于图1B中的半导体封装装置1b或与其相同。
图4A、图4B、图4C、图4D、图4E、图4F、图4G、图4H、图4I及图4J展示根 据本申请的一些实施例的用于制造半导体封装装置4j的操作。
参考图4A，图4A中所展示的操作类似于图3A中所展示的操作，除了图案化导电 层20另外形成于透明载体10a上之外。图案化导电层20形成于透明载体10a的切割道 上。图案化导电层20及图案化导电层60可同时形成，或可整体形成。图案化导电层20 及图案化导电层60可通过相同的操作形成。
参考图4B，图4B中所展示的操作类似于图3B中所展示的操作，除了绝缘层30另 外形成于图案化导电层20上，且空隙S1形成于绝缘层30中以暴露图案化导电层20之 外。
参考图4C，图4C中所展示的操作与图3C中所展示的操作相同。图案化导电层51 形成于绝缘层30上。
参考图4D，图案化导电层50形成于图案化导电层51上。图案化导电层50可通过 例如但不限于镀覆操作形成。图案化导电层50及图案化导电层51可形成UBM结构。 图案化导电层60、51及50可与图案化导电层20电隔离。
参考图4E，绝缘层40形成于绝缘层30上。绝缘层40覆盖图案化导电层20及图案 化导电层50。执行蚀刻操作以自绝缘层40暴露图案化导电层50的表面501。执行蚀刻 操作以自绝缘层40暴露图案化导电层20的表面201。
图4F、图4G及图4H中所展示的操作可被称作研磨前切割(DBG)操作。参考图4F， 沿透明载体10a的切割道执行切割或半切割操作，以形成通过图案化导电层20且进入 至透明载体10a的沟槽80。
参考图4G，将保护胶带P1附接至图4F的结构。保护胶带P1可通过叠层操作附接。
参考图4H，执行研磨操作以去除透明载体10a的一部分。形成多个单体化的透明载体10。
参考图4I，将多个单体化的透明载体10附接至黏著层70a。去除保护胶带P1。黏 著层70a可包含晶粒附接膜(DAF)。
参考图4J，将黏著层70a单体化为多个黏著层70。单体化操作可通过光学操作(诸如激光操作)执行。图案化导电层20可充当用于单体化操作的对准标记。激光操作的对 准可基于图案化导电层20。形成半导体封装装置4j。半导体封装装置4j可类似于图2A 中的半导体封装装置2a或与其相同。应注意，如果图4F中的切割操作用宽刀片执行， 则图4J中的半导体封装装置4j可类似于图2B中的半导体封装装置2b或与其相同。
如本文中所使用，术语“透明”可指对于材料所暴露的光具有约50％或大于50％、约70％或大于70％、或约90％或大于90％的透射率的材料。术语“不透明”可指对于材 料所暴露的光具有小于约50％、小于约30％或小于约10％的透射率的材料。
如本文中所使用，术语“大约”、“基本上”、“大体”及“约”用以描述及考虑小的 变化。当与事件或情形结合使用时，术语可指其中事件或情形明确发生的例子以及其中 事件或情形极近似于发生的例子。举例来说，当结合数值使用时，所述术语可指小于或 等于所述数值的±10％的变化范围，诸如，小于或等于±5％、小于或等于±4％、小于或等 于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或者小于或等于±0.05％的变化范围。举例来说，如果两个数值之间的差小于或等于所述值的平均值的±10％，诸如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％， 则可认为所述两个数值“基本上”或“约”相同。举例来说，“基本上”垂直可指相对于90°而言小于或等于±10°的角度变化范围，诸如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°或 者小于或等于±0.05°的变化范围。
如果两个表面之间的移位不大于5μm、不大于2μm、不大于1μm或不大于0.5μm， 则可认为两个表面共面或基本上共面。如果表面的最高点与最低点之间的差不大于5 μm、不大于2μm、不大于1μm或不大于0.5μm，则可认为表面为平坦或基本上平坦的。
除非上下文另外明确规定，否则如本文中所用，单数术语“一(a/an)”及“所述”可包含多个指示物。在对一些实施例的描述中，设置“在”另一组件“上”或“上方”的 组件可涵盖前一组件直接在后一组件上(例如，与后一组件实体接触)的情况以及一或多 个介入组件位于前一组件与后一组件之间的情况。
虽然已参考本申请的特定实施例描述并说明本申请，但这些描述及说明并不限制本 申请。所属领域的技术人员可清楚地理解，在不脱离如由所附权利要求书所定义的本申请的真实精神及范围的情况下，可进行各种改变，且可在实施例内替代等效元件。图解 可能未必按比例绘制。归因于制造工艺的类中的变数，本申请中的工艺再现与实际设备 之间可存在区别。可存在并未特定说明的本申请的其它实施例。应将本说明书及附图视 为说明性而非限制性的。可作出修改，以使特定情形、材料、物质的组成、方法或工艺 适应于本申请的目标、精神及范围。所有此类修改意欲在此随附的权利要求书的范围内。 虽然已参考以特定顺序执行的特定操作来描述本文所揭示的方法，但可理解，可在不脱 离本申请的教示的情况下组合、再分或重新定序这些操作以形成等效方法。因此，除非 在本文中特定指示，否则操作的顺序及分组并非本申请的限制。

Claims (14)

1.一种半导体封装装置，其包括：
透明载体，其具有第一表面、与所述第一表面相对的第二表面及在所述第一表面与所述第二表面之间延伸的第三表面；
第一图案化导电层，其设置在所述透明载体的所述第一表面上，所述第一图案化导电层具有与所述透明载体的所述第三表面共面的第一表面；
第二图案化导电层，其设置在所述透明载体的所述第一表面上且与所述第一图案化导电层电隔离；及
第一绝缘层，其设置在所述透明载体上且覆盖所述第一图案化导电层。
2.根据权利要求1所述的半导体封装装置，其中所述第一绝缘层具有与所述第一图案化导电层的所述第一表面不共面的侧壁，且所述第一图案化导电层具有连接至所述第一图案化导电层的所述第一表面且自所述第一绝缘层暴露的第二表面。
3.根据权利要求1所述的半导体封装装置，其中所述第一绝缘层具有与所述第一图案化导电层的所述第一表面共面的侧壁。
4.根据权利要求1所述的半导体封装装置，其进一步包括设置在所述透明载体与所述第一绝缘层之间且具有侧壁的第二绝缘层，其中所述第二绝缘层的所述侧壁由所述第一图案化导电层覆盖。
5.根据权利要求1所述的半导体封装装置，其进一步包括设置在所述透明载体与所述第一绝缘层之间的第二绝缘层，所述第二绝缘层覆盖所述第一图案化导电层的至少一部分且具有侧壁，其中所述第二绝缘层的所述侧壁由所述第一绝缘层覆盖。
6.根据权利要求1所述的半导体封装装置，其中所述第一图案化导电层及所述第二图案化导电层包括相同的材料。
7.根据权利要求1所述的半导体封装装置，其中所述第二图案化导电层设置在所述第二绝缘层上且由所述第一绝缘层部分地覆盖，且所述第二导电层的表面自所述第一绝缘层暴露。
8.根据权利要求1所述的半导体封装装置，其中所述第二图案化导电层与所述第一图案化导电层共面。
9.一种半导体封装装置，其包括：
透明载体，其具有第一表面、与所述第一表面相对的第二表面及在所述第一表面与所述第二表面之间延伸的第三表面；
第一图案化导电层，其设置在所述透明载体的所述第一表面上，所述第一图案化导电层具有与所述透明载体的所述第三表面共面的第一表面；及
第一透明绝缘层，其设置在所述透明载体上且覆盖所述第一图案化导电层。
10.根据权利要求9所述的半导体封装装置，其中所述第一透明绝缘层具有与所述第一图案化导电层的所述第一表面不共面的侧壁，且所述第一图案化导电层具有连接至所述第一图案化导电层的所述第一表面且自所述第一透明绝缘层暴露的第二表面。
11.根据权利要求9所述的半导体封装装置，其中所述第一绝缘层具有与所述第一图案化导电层的所述第一表面共面的侧壁。
12.根据权利要求9所述的半导体封装装置，其进一步包括设置在所述透明载体与所述第一透明绝缘层之间的第二透明绝缘层，其中所述第二透明绝缘层的侧壁由所述第一图案化导电层覆盖。
13.根据权利要求9所述的半导体封装装置，其进一步包括设置在所述透明载体与所述第一透明绝缘层之间的第二透明绝缘层，所述第二绝缘层覆盖所述第一图案化导电层，其中所述第二透明绝缘层的侧壁由所述第一透明绝缘层覆盖。
14.一种制造半导体封装装置的方法，其包括：
在透明载体的第一表面上的切割道上形成图案化导电层；
通过沿所述切割道的切割操作形成通过所述图案化导电层且进入至所述透明载体的沟槽；
在背离所述图案化导电层的所述透明载体的第二表面处研磨所述透明载体，以形成多个单体化的透明载体单元；
将所述多个单体化的透明载体单元附接至粘合层；及
通过激光操作使所述粘合层单体化，
其中所述激光操作的对准是基于所述图案化导电层。
CN201910105794.0A 2018-10-11 2019-02-01 半导体封装装置及其制造方法 Pending CN111048483A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/158,294 US10741523B2 (en) 2018-10-11 2018-10-11 Semiconductor package device and method of manufacturing the same
US16/158,294 2018-10-11

Publications (1)

Publication Number Publication Date
CN111048483A true CN111048483A (zh) 2020-04-21

Family

ID=70159155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910105794.0A Pending CN111048483A (zh) 2018-10-11 2019-02-01 半导体封装装置及其制造方法

Country Status (3)

Country Link
US (2) US10741523B2 (zh)
CN (1) CN111048483A (zh)
TW (1) TWI726279B (zh)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100466020C (zh) * 2004-03-10 2009-03-04 住友大阪水泥股份有限公司 透明层叠体
JP5367323B2 (ja) * 2008-07-23 2013-12-11 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
US20110294237A1 (en) 2010-05-27 2011-12-01 MOS Art Pack Corporation Packaging method of semiconductor device
US8536671B2 (en) * 2010-06-07 2013-09-17 Tsang-Yu Liu Chip package
US9442339B2 (en) * 2010-12-08 2016-09-13 View, Inc. Spacers and connectors for insulated glass units
US8507316B2 (en) * 2010-12-22 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Protecting T-contacts of chip scale packages from moisture
TWI446507B (zh) * 2011-01-07 2014-07-21 Advanced Semiconductor Eng 具有被動元件結構之半導體結構及其製造方法
US8686433B2 (en) * 2011-09-01 2014-04-01 Rohm Co., Ltd. Light emitting device and light emitting device package
JP6135213B2 (ja) * 2012-04-18 2017-05-31 日亜化学工業株式会社 半導体発光素子
US9536924B2 (en) * 2012-12-06 2017-01-03 Seoul Viosys Co., Ltd. Light-emitting diode and application therefor
US9440848B2 (en) * 2014-09-30 2016-09-13 Pixtronix, Inc. Passivated microelectromechanical structures and methods
WO2016100662A1 (en) * 2014-12-19 2016-06-23 Glo Ab Light emitting diode array on a backplane and method of making thereof
WO2017024994A1 (zh) * 2015-08-13 2017-02-16 苏州晶方半导体科技股份有限公司 封装结构及封装方法
JP6580147B2 (ja) * 2015-09-25 2019-09-25 シャープ株式会社 光電変換素子および光電変換モジュール
US10340213B2 (en) 2016-03-14 2019-07-02 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10833144B2 (en) 2016-11-14 2020-11-10 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including an inductor and a capacitor

Also Published As

Publication number Publication date
TW202015185A (zh) 2020-04-16
US11495572B2 (en) 2022-11-08
US20200350282A1 (en) 2020-11-05
US10741523B2 (en) 2020-08-11
TWI726279B (zh) 2021-05-01
US20200118970A1 (en) 2020-04-16

Similar Documents

Publication Publication Date Title
CN105514038B (zh) 切割半导体晶片的方法
TW442854B (en) Chip scale surface mount packages for semiconductor device and process of fabricating the same
KR20150104467A (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US7759792B2 (en) Integrated circuit including parylene material layer
TWI575779B (zh) 晶片封裝體及其製造方法
CN103165477A (zh) 形成垂直互连结构的方法和半导体器件
US8101461B2 (en) Stacked semiconductor device and method of manufacturing the same
US9972580B2 (en) Semiconductor package and method for fabricating the same
US9842794B2 (en) Semiconductor package with integrated heatsink
TW201347122A (zh) 晶片封裝體及其形成方法
US20220246475A1 (en) Component and Method of Manufacturing a Component Using an Ultrathin Carrier
US9024437B2 (en) Chip package and method for forming the same
US11404355B2 (en) Package with lead frame with improved lead design for discrete electrical components and manufacturing the same
US11721654B2 (en) Ultra-thin multichip power devices
CN109216384B (zh) 半导体封装装置及制造所述半导体封装装置的方法
US20160111293A1 (en) Manufacturing method of wafer level chip scale package structure
US9881897B2 (en) Manufacturing method of ultra-thin semiconductor device package assembly
US20160307831A1 (en) Method of making a qfn package
CN109273406B (zh) 晶圆级芯片的封装方法
CN111048483A (zh) 半导体封装装置及其制造方法
KR101411734B1 (ko) 관통 전극을 갖는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
KR101711710B1 (ko) 반도체 패키지 및 그 제작 방법
KR20170057122A (ko) 인캡슐레이션된 반도체 패키지 및 그 제조 방법
JP2013065582A (ja) 半導体ウエハ及び半導体装置並びに半導体装置の製造方法
CN108807197B (zh) 具有侧壁金属化部的芯片封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination