TWI446507B - 具有被動元件結構之半導體結構及其製造方法 - Google Patents

Description

具有被動元件結構之半導體結構及其製造方法

本發明是有關於一種半導體結構及其製造方法，且特別是有關於一種具有被動元件之半導體結構及其製造方法。

傳統的中介層基板(interposer)包括一矽基板、一絕緣層及一線路層。絕緣層形成於矽基板上，線路層形成於絕緣層上。由於矽基板不具有絕緣性，因此需藉由絕緣層隔離線路層與矽基板，使線路層與矽基板不致電性導通而導致短路。

然而，絕緣層的形成衍生至少一道的光罩製程成本，導致製程成本及製程複雜性增加。

本發明係有關於一種半導體結構及其製造方法，半導體結構採用具絕緣性之基板，可減少絕緣層之形成，以降低製造成本、節省製程時間。

根據本發明之一方面，提出一種半導體結構。半導體結構包括一絕緣基板、一被動元件結構層、一第一電性觸點及一第一介電層。被動元件結構層形成於絕緣基板。第一電性觸點形成於被動元件結構層。第一介電層覆蓋第一電性觸點之一部分，其中，第一介電層具有一第一開孔，第一電性觸點之另一部分係從第一開孔露出。

根據本發明之另一方面，提出一種半導體結構之製造方法。製造方法包括以下步驟。提供一絕緣基板；形成一被動元件結構層於絕緣基板；形成一第一電性觸點於被動元件結構層；以及，形成一第一介電層覆蓋第一電性觸點之一部分，其中第一介電層具有一第一開孔，第一電性觸點之另一部分係從第一開孔露出。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉至少一實施例，並配合所附圖式，作詳細說明如下：

本文所用的”鄰近”表示接近或連接在一起。相鄰的元件可以互相分開或直接互相連接。在一些例子中，相鄰的元件可以指互相連接或彼此間係一體成型的元件。

請參照第1A圖及第1B圖，第1A圖繪示依照本發明一實施例之半導體結構的剖視圖，第1B圖繪示第1A圖中局部1B’的放大示意圖。如第1A圖所示，半導體結構100包括絕緣基板102、被動元件結構層104、第一電性觸點106及第一介電層108。

絕緣基板102例如是玻璃基板、陶瓷基板或其它具備絕緣性的基板。由於絕緣基板102的絕緣特性，故被動元件結構層104可直接形成於絕緣基板102上，可降低製程成本、降低製程複雜程度及提高製程良率。

被動元件結構層形成於絕緣基板上，第一電性觸點形成於被動元件結構層上。例如，絕緣基板102具有相對之第一面102a與第二面102b。被動元件結構層104形成於絕緣基板102之第一面102a上，第一電性觸點106形成於被動元件結構層104上。第一面102a及第二面102b在本實施例中分別為絕緣基板102之上表面及下表面。

第一電性觸點106可以是單層結構或多層結構，其材質至少包括化錫(immersion Sn)、化銀(immersion Ag)、化學鎳金(ENIG)、鍍銅、鍍鐵、鍍鎳或有機焊膜(OSP)；或者，第一電性觸點106亦可由銅(Cu)、鎳(Ni)、鈀(Pd)及金(Au)所構成之群組所組成；或者，第一電性觸點106亦可為底部凸塊金屬(Under Bump Metallization，UBM)。

第一介電層壓制第一電性觸點，使第一電性觸點穩固地形成於被動元件結構層上。例如，第一介電層108覆蓋第一電性觸點106的一部分106a，例如是覆蓋第一電性觸點106的一部分106a之上表面106a1，而第一電性觸點106之另一部分106b係露出。第一介電層108壓制第一電性觸點106之該部分106a，使第一電性觸點106更緊固地形成於被動元件結構層104上。

第一介電層108具有至少一第一開孔108a，第一電性觸點106之另一部分106b係從第一開孔108a露出。進一步地說，第一電性觸點106未突出於第一介電層108之上表面108b，而是從第一開孔108a露出，使第一介電層108之上表面108b與第一電性觸點106之另一部分106b的上表面106b1相距一距離。

被動元件結構層包括電阻、電感與電容結構中至少一者。例如，請同時參照第1A、1B及第2圖，第2圖繪示第1圖中電阻、電容及電感結構之上視圖，第2圖中第一導電層110a、第二導電層110b及第三導電層110d將於後續(第5A圖)說明。如第1A圖所示，被動元件結構層104包括第一線路層110、第二介電層112、第二種子層114及第二線路層116。第一線路層110構成至少一電阻結構R及至少一電容結構C，而第二線路層116構成至少一電感結構L。詳細而言，第一線路層110形成於絕緣基板102之第一面102a上，第二介電層112覆蓋第一線路層110，其中第二介電層112具有至少一第二貫孔112a、第一面112b及第二貫孔內側壁112c，第二貫孔112a從第一面112b延伸至第一線路層110，第二貫孔內側壁112c對應於第二貫孔112a，第一線路層110之一部分從第二貫孔112a露出。第二種子層114形成於第二線路層116與第二介電層112之間。

第二種子層114具有側面114s，第二種子層114被第二線路層116完全覆蓋僅露出其側面114s。

第一電性觸點106形成於被動元件結構層104之第二線路層116上。第一電性觸點106可作為被動元件結構層104的對外電性連接的電極。

第一電性觸點僅覆蓋第二線路層之一部分。例如，第二線路層116具有一露出表面，例如是露出上表面116a。第一電性觸點106僅覆蓋第二線路層116之露出上表面116a之一部分116a1，露出上表面116a之另一部分116a2未被第一電性觸點106覆蓋。

在另一實施例中，第一電性觸點可覆蓋整個第二線路層，例如，請參照第3圖，其繪示依照本發明另一實施例之半導體結構的剖視圖。半導體結構200包括絕緣基板102、被動元件結構層204、第一電性觸點206及第一介電層208。被動元件結構層204及第一介電層208相似於上述被動元件結構層104及第一介電層108，容此不再贅述。半導體結構200之第一電性觸點206完全覆蓋第二線路層216的整個露出上表面216a。其中，第一電性觸點206的材質相同於第一電性觸點106，容此不再贅述。本實施例之半導體結構200中，第一介電層208壓制第一電性觸點206之一部分，此特徵相似於半導體結構100中第一介電層108將第一電性觸點106壓制於第一電性觸點106上之特徵，容此不再贅述。

上述半導體結構100及200係單側具有電性觸點之結構，然又一實施例之半導體結構中，其多側可分別具有電性觸點。例如，請參照第4A及4B圖，第4A圖繪示依照本發明又一實施例之半導體結構的剖視圖，第4B圖繪示第4A圖中局部4B’的放大示意圖。半導體結構300包括絕緣基板302、被動元件結構層304、第一電性觸點306、第一介電層308、第二電性觸點318及第一種子層320。

第一介電層308、第一電性觸點306及被動元件結構層304的結構及材質分別相似於上述第一介電層208、第一電性觸點206及被動元件結構層204，容此不再贅述。

第一電性觸點306及第二電性觸點318分別為半導體結構之相對二側的電性接點。絕緣基板302具有相對之第一面302a與第二面302b。被動元件結構層304形成於第一面302a上，第一電性觸點306形成於被動元件結構層304上以電性接觸於被動元件結構層304，成為半導體結構300之一側的電性接點。絕緣基板302具有至少一第一貫孔302c，第二電性觸點318形成於第一貫孔302c並電性接觸於被動元件結構層304，成為半導體結構300之相對一側的電性接點。

第二電性觸點之至少一部分形成於絕緣基板之第一貫孔內，以電性連接於被動元件結構層。例如，第二電性觸點318之一部分318a位於第一貫孔302c內，第二電性觸點318之另一部分318b可鄰近絕緣基板302之第二面302b形成，例如是形成於鄰近第二面302b的第一種子層320上，使第二電性觸點318之另一部分318b突出於第二面302b，以與外部電性元件電性接觸。

如第4B圖所示，絕緣基板302更具有對應第一貫孔302c之第一貫孔內側壁302d。第一種子層320形成於絕緣基板302之第一貫孔內側壁302d與第二電性觸點318之間。第一線路層覆蓋第一種子層之至少一部分，例如，第一種子層320完全被第二電性觸點318所覆蓋而僅露出第一種子層320之側面320s。

以下係以第5A至5G圖說明上述半導體結構之製造過程。第5A至5G圖繪示第1圖之半導體結構之製造示意圖。以第1圖之半導體結構100為例說明。

首先，提供如第5A圖所示之絕緣基板102。

然後，形成被動元件結構層104於絕緣基板102之第一面102a上。在本步驟中，有多種方法形成被動元件結構層104，以下舉出其中一種說明。

首先，如第5A圖所示，形成第一線路層110於絕緣基板102之第一面102a上。其中，第一線路層110具有至少一電組結構R及至少一電容結構C。

形成第一線路層110之步驟中，可使用數種材料形成方法之任一種形成一導電材料，例如是以化學氣相沈積、無電鍍法(electroless plating)、電解電鍍(electrolytic plating)、印刷、旋塗、噴塗、濺鍍(sputtering)或真空沈積法(vacuum deposition)的方式形成導電材料；然後，在應用圖案化技術形成第一線路層110。圖案化技術例如是微影製程(photolithography)、化學蝕刻(chemical etching)、雷射鑽孔(laser drilling)或機械鑽孔(mechanical drilling)。

第一線路層110係多層結構，以構成被動元件結構。例如，第一線路層110包括第一導電層110a、第二導電層110b、電容介電層110c及第三導電層110d，第一導電層110a形成於絕緣基板102之第一面102a上，而第二導電層110b形成於第一導電層110a上，電容介電層110c位於第二導電層110b與第三導電層110d之間。

第一導電層110a可作為電阻結構。第一導電層110a的材質係高電阻值材料，例如是氮化鉭(TaN)、PbTiO3、二氧化釕(RuO2)、磷化鎳(NiP)、鉻化鎳(NiCr)及NCAlSi。

第二導電層110b及第三導電層110d可由導電性佳的材質，例如是鋁(Al)與銅(Cu)至少一者所組成。

然後，如第5B圖所示，形成第二介電層112覆蓋第一線路層110。其中，第二介電層112具有至少一第二貫孔112a、第一面112b及第二貫孔內側壁112c，第二貫孔112a從第一面112b延伸至第一線路層110，第二貫孔內側壁112c對應於第二貫孔112a。第一線路層110之一部分從第二貫孔112a露出，其中，第一線路層110露出之該部分例如是電組結構R與電容結構C中至少一者的電性接點或正/負電極。

第二介電層112的材質由聚醯亞胺(PI)所組成。形成第二介電層112的方式可以是塗佈技術，例如是印刷(printing)、旋塗(spinning)或噴塗(spraying)。

然後，形成第二種子層於第二貫孔內側壁及第二介電層。例如，如第5C圖所示，以無電鍍法或濺鍍法，形成第二種子層114覆蓋整個第二貫孔內側壁112c及第二介電層112之整個第一面112b。

然後，如第5D圖所示，藉由第二種子層114與電鍍設備之電極(未繪示)電性連接，形成第二線路層116於第二種子層114上。第二線路層116具有電感結構L。至此，形成被動元件結構層104。其中，第二線路層116的材質可以是金屬，例如是銅所組成。

在形成第二線路層116之前，可形成一圖案化光阻層122於第二種子層114上。其中，圖案化光阻層122例如是正型光阻，圖案化光阻層122定義第二線路層116之形成區122a(即第5D圖之圖案化光阻層122的鏤空區)。之後，再應用電鍍方法形成第二線路層116於形成區122a內。上述露出上表面116a係第二線路層116中從形成區122a露出之表面。

形成圖案化光阻層122的方法有數種。例如，先以上述材料形成方法或塗佈方法形成一光阻材料(未繪示)，然後再以上述圖案化方法，圖案化該光阻材料，以形成圖案化光阻層122。

第二線路層116形成後，以例如是剝離(strip)或蝕刻(etching)技術，移除圖案化光阻層122。

然後，如第5E圖所示，形成至少一第一電性觸點106於被動元件結構層104上。其中，第一電性觸點106之形成係藉由第二種子層114，以例如是電鍍技術，形成第一電性觸點106於第二線路層116上。進一步地說，藉由前步驟所形成之第二種子層114與電鍍設備電性連接，而形成第5E圖所示之第一電性觸點106，如此可縮短製程時間、減少成本及提高生產效率。

在形成第一電性觸點106之前，以相似於圖案化光阻層122的形成方法，形成一圖案化光阻層124於第二種子層114上。其中，圖案化光阻層124例如是正型光阻，圖案化光阻層124定義第一電性觸點106之形成區。之後，以例如是電鍍技術形成至少一第一電性觸點106於該形成區內。

第一電性觸點106形成後，以例如是剝離或蝕刻技術，移除圖案化光阻層124。

本實施例中，第一電性觸點106形成於第二線路層116之一部分上，例如是第二線路層116之露出上表面116a之一部分。

然後，如第5F圖所示，以例如是蝕刻技術，移除第二種子層114之一部分，保留第二種子層114之另一部分114a。其中，第二種子層114中被移除之該部分係未被第二線路層116覆蓋之部分，而第二種子層114之另一部分114a係被第二線路層116覆蓋之部分。

移除第二種子層114之該部分之步驟後，可應用例如是電漿製程及酸洗製程，移除或清洗殘留的圖案化光阻層124及第二種子層114。

然後，形成如第5G圖所示之第一介電層108覆蓋第一電性觸點106之一部分106a。其中，第一介電層108具有第一開孔108a，第一電性觸點106之另一部分106b從第一開孔108a露出。

形成第一介電層108的方式相似於形成第二介電層112的方式，容此不再贅述。

之後，如第5G圖所示，可應用刀具或雷射切割技術，至少切割第一介電層108、第二介電層112及絕緣基板102，以形成至少一如第1圖所示之半導體結構100。

以下係說明第2圖之半導體結構200之製造過程。半導體結構200的製造方法中，形成第一電性觸點206之前的步驟大致上相似於半導體結構100的製造方法，容此不再贅述，以下從形成第一電性觸點206之步驟開始說明。

如第6圖所示，形成第一電性觸點206於被動元件結構層204上。例如，第一電性觸點206覆蓋被動元件結構層204之第二線路層216的整個露出上表面216a上。進一步地說，於形成第一電性觸點206之步驟中，係使用形成第二線路層116所使用的圖案化光阻層122，因此使第一電性觸點206覆蓋整個露出上表面216a。在此情況下，形成第二線路層之步驟與形成第一電性觸點之步驟係使用同一道光罩(即半導體結構200的製造過程中可省略第5E圖之圖案化光阻層124)，可節省製程成本、降低製程時間且提高製程效率。

形成第一電性觸點206之後，可以例如是剝離或蝕刻技術，移除第6圖之圖案化光阻層122。

以下係以第7A至7D圖說明第4A圖之半導體結構300之製造過程。第7A至7D圖繪示第4A圖之半導體結構之製造示意圖。半導體結構300的製造方法中，形成第一介電層之前的步驟大致上相似於製造半導體結構100或200的步驟，容此不再贅述，以下係從形成第一介電層308之步驟之後開始說明。

於形成第一介電層308之步驟之後，設置被動元件結構層於載板上。例如，如第7A圖所示，設置被動元件結構層304於載板326上，其中，載板326具有黏貼層(未繪示)，被動元件結構層304係黏貼於該黏貼層上，使絕緣基板302之第二面302b朝向外側，例如是朝下，然此非用以限制本發明，於其它實施態樣中，絕緣基板302之第二面302b可朝向方便作業的方向。

然後，形成至少一第一貫孔貫穿絕緣基板。例如，如第7B圖所示，以例如是雷射加工技術、機械加工技術或化學蝕刻技術，形成至少一第一貫孔302c貫穿絕緣基板302。其中，第一貫孔302c從絕緣基板302之第一面302a延伸至第二面302b。第一貫孔302c形成後，絕緣基板302形成對應第一貫孔302c之第一貫孔內側壁302d。

於其它實施態樣中，形成第一貫孔302c之前，可從絕緣基板302之第二面302b磨削絕緣基板302，以減少絕緣基板302的厚度。

然後，形成第一種子層於第一貫孔內側壁及絕緣基板之第二面。例如，如第7C圖所示，以例如是無電鍍(Electro-less)法或濺鍍法，形成第一種子層320覆蓋整個第一貫孔內側壁302d及絕緣基板302之整個第二面302b。

然後，形成第二電性觸點於第一貫孔。例如，如第7D圖所示，形成第二電性觸點318於第一種子層320上，第二電性觸點318之一部分318a位於第一貫孔302c內，而第二電性觸點318之另一部分318b鄰近絕緣基板302之第二面302b形成，例如是形成於鄰近第二面302b之第一種子層320上。

然後，以例如是刀具或雷射切割技術，至少切割第7D圖之第一介電層308、第二介電層312及絕緣基板302，以形成至少一如第3圖所示之半導體結構300。

本發明上述實施例之半導體結構及其製造方法，具有多項特徵，列舉部份特徵說明如下：

(1).　半導體結構採用具絕緣性之基板，可減少絕緣層之形成，以降低製造成本、節省製程時間。

(2).　第一介電層壓制第一電性觸點，使第一電性觸點穩固地形成於被動元件結構層上。

(3).　第二線路層與第一電性觸點之形成係共用同一圖案化光阻層，可節省製程成本及時間。

綜上所述，雖然本發明已以數個實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、200、300．．．半導體結構

102、302．．．絕緣基板

102a、112b、302a．．．第一面

102b、302b．．．第二面

104、204、304．．．被動元件結構層

106、206、306．．．第一電性觸點

106a．．．第一電性觸點之一部分

106a1、106b1、108b．．．上表面

106b．．．第一電性觸點之另一部分

108、208、308．．．第一介電層

108a．．．第一開孔

110．．．第一線路層

110a．．．第一導電層

110b．．．第二導電層

110c．．．電容介電層

110d．．．第三導電層

112、312．．．第二介電層

112a．．．第二貫孔

112c．．．第二貫孔內側壁

114．．．第二種子層

114a．．．第二種子層之另一部分

114s、320s．．．側面

116、216．．．第二線路層

116a、216a‧‧‧露出上表面

116a1‧‧‧露出上表面之一部分

116a2‧‧‧露出上表面之另一部分

122、124‧‧‧圖案化光阻層

122a‧‧‧形成區

302c‧‧‧第一貫孔

302d‧‧‧第一貫孔內側壁

318‧‧‧第二電性觸點

318a‧‧‧第二電性觸點之一部分

318b‧‧‧第二電性觸點之另一部分

320‧‧‧第一種子層

326‧‧‧載板

C‧‧‧電容結構

L‧‧‧電感結構

R‧‧‧電阻結構

第1A圖繪示依照本發明一實施例之半導體結構的剖視圖。

第1B圖繪示第1A圖中局部1B’的放大示意圖。

第2圖繪示第1圖中電阻、電容及電感結構之上視圖。

第3圖繪示依照本發明另一實施例之半導體結構的剖視圖。

第4A圖繪示依照本發明又一實施例之半導體結構的剖視圖。

第4B圖繪示第4A圖中局部4B’的放大示意圖。

第5A至5G圖繪示第1圖之半導體結構之製造示意圖。

第6圖繪示第2圖之半導體結構之製造示意圖。

第7A至7D圖繪示第3圖之半導體結構之製造示意圖。

100．．．半導體結構

102．．．絕緣基板

102a、112b．．．第一面

102b．．．第二面

104．．．被動元件結構層

106．．．第一電性觸點

106a．．．第一電性觸點之一部分

106b．．．第一電性觸點之另一部分

108．．．第一介電層

108a．．．第一開孔

108b．．．上表面

110．．．第一線路層

112．．．第二介電層

116．．．第二線路層

116a．．．上表面

116a1．．．上表面之一部分

116a2．．．上表面之另一部分

C．．．電容結構

L．．．電感結構

R．．．電阻結構

Claims (17)

1. 一種具有被動元件結構之半導體結構，包括：一絕緣基板，具有一第一貫孔；一被動元件結構層，形成於該絕緣基板；一第一電性觸點，形成於該被動元件結構層；一第二電性觸點，形成於該第一貫孔；以及一第一介電層，覆蓋該第一電性觸點之一部分，其中該第一介電層具有一第一開孔，該第一電性觸點之另一部分係從該第一開孔露出。
2. 如申請專利範圍第1項所述之半導體結構，其中該絕緣基板具有相對之一第一面與一第二面，該被動元件結構層形成於該絕緣基板之該第一面，該第二電性觸點之一部分位於該第一貫孔內，該第二電性觸點之另一部分鄰近該絕緣基板之該第二面形成。
3. 如申請專利範圍第1項所述之半導體結構，更包括：一第一種子層(seed layer)，形成於該絕緣基板與該第二電性觸點之間。
4. 如申請專利範圍第1項所述之半導體結構，其中該第一電性觸點係由鎳層、鈀層與金層所構成的群組所組成。
5. 如申請專利範圍第1項所述之半導體結構，其中該被動元件結構層包括：一第一線路層，形成於該絕緣基板上；一第二介電層，係覆蓋該第一線路層，其中該第二介 電層具有一第二貫孔、一第一面及一第二貫孔內側壁，該第二貫孔從該第二介電層之該第一面延伸至該第一線路層，該第二貫孔內側壁對應於該第二貫孔，該第一線路層從該第二貫孔露出；一第二線路層；一第二種子層，形成於該第二線路層與該第二介電層之間；以及其中，該第一電性觸點形成於該被動元件結構層之該第二線路層上。
6. 如申請專利範圍第5項所述之半導體結構，其中該第二線路層具有一露出表面，該第一電性觸點係覆蓋該第二線路層之整個該露出表面。
7. 如申請專利範圍第5項所述之半導體結構，其中該第二線路層具有一露出表面，該第一電性觸點係僅覆蓋該第二線路層之該露出表面之一部分。
8. 如申請專利範圍第1項所述之半導體結構，其中該絕緣基板係玻璃基板或陶瓷基板。
9. 一種具有被動元件結構之半導體結構的製造方法，包括：提供一絕緣基板；形成一第一貫孔於該絕緣基板；形成一第二電性觸點於該第一貫孔；形成一被動元件結構層於該絕緣基板；形成一第一電性觸點於該被動元件結構層；以及形成一第一介電層覆蓋該第一電性觸點之一部分，其 中該第一介電層具有一第一開孔，該第一電性觸點之另一部分係從該第一開孔露出。
10. 如申請專利範圍第9項所述之製造方法，其中於該提供該絕緣基板之該步驟中，該絕緣基板具有相對之一第一面與一第二面；於形成被動元件結構層之該步驟中，該被動元件結構層形成於該絕緣基板之該第一面；於形成該第二電性觸點之該步驟中，該第二電性觸點之一部分位於該第一貫孔內，該第二電性觸點之另一部分鄰近該絕緣基板之該第二面形成。
11. 如申請專利範圍第9項所述之製造方法，其中於形成該第一貫孔之該步驟中，該絕緣基板具有對應該第一貫孔之一第一貫孔內側壁，於形成該第二電性觸點之該步驟之前，該製造方法更包括：形成一第一種子層於該第一貫孔內側壁；於形成該第二電性觸點之該步驟中，該第二電性觸點形成於該第一種子層上。
12. 如申請專利範圍第11項所述之製造方法，更包括：移除該第一種子層之一部分，其中該第一種子層之該部分係未被該第二電性觸點覆蓋。
13. 如申請專利範圍第9項所述之製造方法，其中於形成該第一電性觸點之該步驟中，該第一電性觸點係由鎳層、鈀層與金層中至少一者所組成。
14. 如申請專利範圍第9項所述之製造方法，其中於形成該被動元件結構層之該步驟包括： 形成一第一線路層於該絕緣基板上；形成一第二介電層覆蓋該第一線路層，其中該第二介電層具有一第二貫孔、一第一面及一第二貫孔內側壁，該第二貫孔從該第二介電層之該第一面延伸至該第一線路層，該第二貫孔內側壁對應於該第二貫孔，該第一線路層從該第二貫孔露出；形成一第二種子層於該第二貫孔內側壁及該第二介電層之該第一面；及形成一第二線路層於該第二種子層上；以及於形成該第一電性觸點之該步驟中更包括：藉由該第二種子層，形成該第一電性觸點於該第二線路層上。
15. 如申請專利範圍第14項所述之製造方法，更包括：移除該第二種子層之一部分，其中該部分係未被該第二線路層覆蓋。
16. 如申請專利範圍第14項所述之製造方法，其中於形成該第二線路層之該步驟之前，該製造方法更包括：形成一圖案化光阻層於該第二種子層上，其中該圖案化光阻層定義一形成區；於形成該第二線路層之該步驟中，該第二線路層形成於該圖案化光阻層之該形成區內，該第二線路層並具有一露出表面；於形成該第一電性觸點之該步驟中更包括：形成該第一電性觸點於該形成區內，以覆蓋該第二線 路層之整個該露出表面。
17. 如申請專利範圍第14項所述之製造方法，其中於形成該第二線路層之該步驟中，該第二線路層具有一露出表面；於形成該第一電性觸點之該步驟中更包括：形成該第一電性觸點覆蓋該第二線路層之該露出表面之一部分。