JP2010010538A - セラミックパッケージの製造方法及びセラミックパッケージ - Google Patents
セラミックパッケージの製造方法及びセラミックパッケージ Download PDFInfo
- Publication number
- JP2010010538A JP2010010538A JP2008170126A JP2008170126A JP2010010538A JP 2010010538 A JP2010010538 A JP 2010010538A JP 2008170126 A JP2008170126 A JP 2008170126A JP 2008170126 A JP2008170126 A JP 2008170126A JP 2010010538 A JP2010010538 A JP 2010010538A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- dividing groove
- conductor
- hole
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】分割溝に無電解めっき被膜、個片体断面に導体配線を有さない安価なセラミックパッケージの製造方法及びパッケージを提供する。
【解決手段】導体配線19、スルーホール20、分割溝18、無電解めっき被膜を設け、個片体に分割するセラミックパッケージの製造方法において、グリーンシート11に貫通孔12と、導体パターン13を隙間14を設けて形成する工程、積層体15の挿通孔16壁面に導体パターン17と、隙間14部分を通る分割溝18を形成し、焼成して複数個取りセラミック多層基板21を形成する工程、これにパラジウム触媒付着、塩素含有水溶液で水洗してエチレンジアミンと、オキシカルボン酸含有水溶液で分割溝18中のパラジウム残渣を不活性化させる工程、導体配線に無電解めっき被膜を形成し、分割溝18中に形成させない工程、個片体の分割断面に導体配線を形成させない工程を有する。
【選択図】図1
【解決手段】導体配線19、スルーホール20、分割溝18、無電解めっき被膜を設け、個片体に分割するセラミックパッケージの製造方法において、グリーンシート11に貫通孔12と、導体パターン13を隙間14を設けて形成する工程、積層体15の挿通孔16壁面に導体パターン17と、隙間14部分を通る分割溝18を形成し、焼成して複数個取りセラミック多層基板21を形成する工程、これにパラジウム触媒付着、塩素含有水溶液で水洗してエチレンジアミンと、オキシカルボン酸含有水溶液で分割溝18中のパラジウム残渣を不活性化させる工程、導体配線に無電解めっき被膜を形成し、分割溝18中に形成させない工程、個片体の分割断面に導体配線を形成させない工程を有する。
【選択図】図1
Description
本発明は、半導体素子や、弾性表面波素子や、固体撮像素子等の電子部品が搭載されるセラミックパッケージの製造方法及びセラミックパッケージに関し、より詳細には、大型のセラミック多層基板に分割溝で区分されて複数個の個片体がマトリックス状に配列され、この分割溝で分割することで個片体を形成するセラミックパッケージの製造方法及びこの製造方法で作製されるセラミックパッケージに関する。
従来から、半導体素子や、弾性表面波素子や、固体撮像素子等の電子部品を搭載するために用いられるセラミックパッケージには、電気的絶縁性、熱伝導性、機械的強度等に優れるアルミナ(Al2O3)等のセラミック材に高融点金属で導体配線を形成したものが用いられている。また、このセラミックパッケージは、近年の電子部品が搭載される電子装置の小型化に伴い、電子部品の大きさが数mm角程度と極めて小さくなってきており、このような電子部品が収納されるセラミックパッケージも小さくなってきている。この小さなセラミックパッケージは、個片体として単独で作製すると極めて作製効率が悪くなるので、作製効率を向上させるために1枚の大型のセラミック多層基板に複数個の個片体のセラミックパッケージをマトリックス状に配列させた複数個取りセラミック多層基板として作製している。そして、この複数個取りセラミック多層基板は、その両主面の少なくとも一方の主面の縦、横方向に分割溝を形成し、この分割溝で複数個の個片体に区画しておき、分割溝に沿って分割することで個片体のセラミックパッケージが得られるようになっている。
図3(A)〜(C)、図4(A)〜(C)を参照しながら、上記の従来のセラミックパッケージの製造方法を説明する。図3(A)に示すように、セラミックパッケージ50(図4(C)参照)を作製するためには、複数枚の大型のセラミックグリーンシート51が用いられ、そこに個片体がマトリックス状に複数個配列できるようになっている。この焼成前のそれぞれのセラミックグリーンシート51の上面には、重ね合わせたときに同じ位置になる部分にスルーホール57(図4(B)参照)用の貫通孔53(図3(B)参照)が形成される位置に導体ペーストを用いるスクリーン印刷等でこの貫通孔53の径より大きい大きさからなる導体配線用の導体パターン52を形成している。次いで、図3(B)に示すように、それぞれのセラミックグリーンシート51には、スルーホール57用の貫通孔53を導体パターン52の上面から孔開け用プレスや、パンチングマシーン等で穿孔して形成している。更に、図3(C)に示すように、それぞれのセラミックグリーンシート51には、貫通孔53の壁面に上記の導体ペーストを用いるスルーホールスクリーン印刷等で導体配線58a(図4(C)参照)用のスルーホール導体パターン54を形成している。
次に、図4(A)に示すように、それぞれのセラミックグリーンシート51は、全てを重ね合わせて圧着して積層体55を形成している。そして、この積層体55には、複数個から個片体に分割するための分割溝56を、両主面の少なくとも一方の主面のスルーホール57用の貫通孔53上を通るようにスナップ刃を横断させて導体パターン52も含めて押圧することで形成している。更に、図4(B)に示すように、積層体55は、還元性雰囲気中の高温で焼成してスルーホール57や、導体配線58等備えた複数個の個片体がマトリックス状に配列する複数個取りセラミック多層基板59を作製している。そして、この複数個取りセラミック多層基板59は、パラジウム活性液中に浸漬してパラジウム触媒を付着させた後、無電解めっき浴中に浸漬して複数個の個片体が配列するそれぞれの個片体の外部に露出する金属部分に無電解めっき被膜(図示せず)を形成している。次いで、図4(C)に示すように、複数個取りセラミック多層基板59は、分割溝56で分割して個片体からなるセラミックパッケージ50を作製している。このセラミックパッケージ50は、スルーホール57の導体配線58aが、表層と、内層の導体配線58を電気的に導通状態とするためや、ボード等に取り付ける場合の半田溜まりを形成するためとして用いられている。
従来のセラミックパッケージに設けられるスルーホール用のスルーホール印刷用導体パターンは、分割溝を形成した後にスルーホール印刷用導体パターンを形成するので、分割溝の中に導体ペーストが流れ込んで分割溝を塞いでしまい分割性を阻害している。これを回避するためには、導体ペーストをスルーホール印刷で塗布するとき、分割溝と、貫通孔の円周との交点をマスクの開口部としないものが提案されている(例えば、特許文献1参照)。
また、従来の複数個取り配線基板の製造方法に相当するセラミックパッケージの製造方法では、表面に無電解めっき被膜を形成するための分割溝に入り込んだパラジウム触媒の残渣を不活性化させた後、無電解めっき被膜を形成する方法が提案されている(例えば、特許文献2参照)。
また、従来の複数個取り配線基板の製造方法に相当するセラミックパッケージの製造方法では、表面に無電解めっき被膜を形成するための分割溝に入り込んだパラジウム触媒の残渣を不活性化させた後、無電解めっき被膜を形成する方法が提案されている(例えば、特許文献2参照)。
しかしながら、前述したような従来のセラミックパッケージの製造方法及びセラミックパッケージは、次のような問題がある。
(1)従来のセラミックパッケージの製造方法で作製されるセラミックパッケージは、セラミックグリーンシートの積層体に分割溝を導体パターンも含めて押圧して形成しているので、押圧で導体ペーストの乾燥した導体膜が剥離して飛び散り、積層体表面に付着させたり、剥離した導体膜を付着させたスナップ刃による繰り返しの押圧によって分割溝に薄い導体膜を付着させたりしている。この導体膜の付着によって、セラミックパッケージは、隣接する導体配線に短絡を発生させたり、外観的な不良を発生させたりしている。また、個片体に分割されたセラミックパッケージには、分割断面にスルーホールの切断端に連接し切断端に対して垂直方向に延設して露出する導体配線を有し、外観的な不良を発生させている。
(2)分割溝を有する複数個取りセラミック多層基板の導体配線に無電解めっき被膜を形成する場合には、基板をパラジウム活性液中に浸漬して導体配線の表面にパラジウム触媒を選択的に被着させる必要があるので、パラジウム活性液中に浸漬後、水洗して複数個取りセラミック多層基板の絶縁体部分のパラジウム活性液を洗い流している。しかしながら、分割溝に入り込んだパラジウム活性液は、酸処理や、純水洗浄では十分に除去されずに残渣として残り、この状態で、例えば無電解ニッケルめっきを行うと、導体配線以外に分割溝中の残渣のパラジウムイオンを核として分割溝にも無電解ニッケルめっき被膜を形成させることとなり、配線導体間が電気的に短絡したり、外観的な不良を発生させて歩留の低下となっている。また、複数個取りセラミック多層基板は、通常、ニッケルめっき被膜を下地めっき被膜としているので、このめっき被膜の上に無電解パラジウムめっき被膜や、無電解金めっき被膜が形成されることになる。
(1)従来のセラミックパッケージの製造方法で作製されるセラミックパッケージは、セラミックグリーンシートの積層体に分割溝を導体パターンも含めて押圧して形成しているので、押圧で導体ペーストの乾燥した導体膜が剥離して飛び散り、積層体表面に付着させたり、剥離した導体膜を付着させたスナップ刃による繰り返しの押圧によって分割溝に薄い導体膜を付着させたりしている。この導体膜の付着によって、セラミックパッケージは、隣接する導体配線に短絡を発生させたり、外観的な不良を発生させたりしている。また、個片体に分割されたセラミックパッケージには、分割断面にスルーホールの切断端に連接し切断端に対して垂直方向に延設して露出する導体配線を有し、外観的な不良を発生させている。
(2)分割溝を有する複数個取りセラミック多層基板の導体配線に無電解めっき被膜を形成する場合には、基板をパラジウム活性液中に浸漬して導体配線の表面にパラジウム触媒を選択的に被着させる必要があるので、パラジウム活性液中に浸漬後、水洗して複数個取りセラミック多層基板の絶縁体部分のパラジウム活性液を洗い流している。しかしながら、分割溝に入り込んだパラジウム活性液は、酸処理や、純水洗浄では十分に除去されずに残渣として残り、この状態で、例えば無電解ニッケルめっきを行うと、導体配線以外に分割溝中の残渣のパラジウムイオンを核として分割溝にも無電解ニッケルめっき被膜を形成させることとなり、配線導体間が電気的に短絡したり、外観的な不良を発生させて歩留の低下となっている。また、複数個取りセラミック多層基板は、通常、ニッケルめっき被膜を下地めっき被膜としているので、このめっき被膜の上に無電解パラジウムめっき被膜や、無電解金めっき被膜が形成されることになる。
(3)特開平1−261884号公報で開示されるような、分割溝を形成した後にスルーホール用の導体パターンを形成するセラミックパッケージは、分割溝に合わせた導体パターン形成が難しく、分割溝に導体ペーストが垂れ込んで、セラミックパッケージの歩留が低下して、セラミックパッケージのコストアップとなっている。また、このセラミックパッケージは、導体配線に無電解めっき被膜を形成する場合には、分割溝に入り込んだパラジウム残渣を取り除くための方策が開示されていないので、分割溝にめっき被膜が形成されることとなる。
(4)特開2008−78251号公報で開示されるような、導体配線に無電解めっき被膜を形成するセラミックパッケージの製造方法は、分割溝の中のパラジウムイオンは除去できてめっき被膜の形成は防止できるものの、分割溝壁面に形成された導体膜にはめっき被膜が形成されることとなり歩留の低下となっている。また、個片体のセラミックパッケージが配列する複数個取りセラミック多層基板を分割溝で分割する個片体には、分割断面に内層部スルーホール周縁部の導体配線がスルーホールの切断端に連接し切断端に対して垂直方向に延設して露出し、外観的な不良を発生させている。
(4)特開2008−78251号公報で開示されるような、導体配線に無電解めっき被膜を形成するセラミックパッケージの製造方法は、分割溝の中のパラジウムイオンは除去できてめっき被膜の形成は防止できるものの、分割溝壁面に形成された導体膜にはめっき被膜が形成されることとなり歩留の低下となっている。また、個片体のセラミックパッケージが配列する複数個取りセラミック多層基板を分割溝で分割する個片体には、分割断面に内層部スルーホール周縁部の導体配線がスルーホールの切断端に連接し切断端に対して垂直方向に延設して露出し、外観的な不良を発生させている。
本発明は、かかる事情に鑑みてなされたものであって、分割溝に無電解めっき被膜が形成されるのを防止できると共に、個片体の分割断面にスルーホールから延設する導体配線を有さない安価なセラミックパッケージの製造方法及びセラミックパッケージを提供することを目的とする。
前記目的に沿う本発明に係るセラミックパッケージの製造方法は、表面と内層に導体配線と、導体配線を導通状態とするスルーホールと、複数個から個片体に分割するためのスルーホール上を横断する分割溝と、個片体がマトリックス状に配列する複数個取りセラミック多層基板の外表面に露出する金属部分に無電解めっき被膜を設け、分割溝で分割して個片体を形成するセラミックパッケージの製造方法において、複数個取りセラミック多層基板の焼成前のそれぞれのセラミックグリーンシートに、それぞれを重ね合わせたときに同じ位置になる部分にスルーホール用の貫通孔を形成すると共に、貫通孔の周縁から表面周辺部に形成されるそれぞれの導体配線用の導体パターンを分割溝で分割される位置となる部分に隙間を設けて形成する工程と、セラミックグリーンシートの全てを重ね合わせて圧着して積層体を形成し、貫通孔の積層挿通孔壁面に導体配線用のスルーホール導体パターンを形成すると共に、複数個から個片体に分割するための分割溝を積層体の両主面の少なくとも一方の主面のスルーホール上の隙間部分を通るように横断して形成し、焼成して個片体がマトリックス状に配列する複数個取りセラミック多層基板を形成する工程と、複数個取りセラミック多層基板をパラジウム活性液中に浸漬して、表面にパラジウム触媒を付着させた後、複数個取りセラミック多層基板を塩素を含む水溶液中で水洗してエチレンジアミンと、オキシカルボン酸を含有する水溶液中に浸漬し、分割溝中のパラジウム残渣を不活性化させる工程と、分割溝中のパラジウム残渣を不活性化させた複数個取りセラミック多層基板を無電解めっき浴中に浸漬して導体配線にパラジウム触媒を介して無電解めっき被膜を選択的に形成すると共に、分割溝中に無電解めっき被膜を選択的に形成させない工程と、複数個取りセラミック多層基板の分割溝で分割して個片体の分割断面に、スルーホールの切断端に連接し切断端に対して垂直方向に延設して露出する導体配線を形成させない工程を有する。
上記セラミックパッケージの製造方法で作製されるセラミックパッケージは、分割溝の溝中に付着するパラジウム触媒の残渣に無電解めっき被膜の付着を有さないと共に、分割溝で分割される個片体の分割断面に、スルーホールの切断端に連接し切断端に対して垂直方向に延設して露出する導体配線を有さない。
請求項1記載のセラミックパッケージの製造方法は、複数個取りセラミック多層基板の焼成前のそれぞれのセラミックグリーンシートに、それぞれを重ね合わせたときに同じ位置になる部分にスルーホール用の貫通孔を形成すると共に、貫通孔の周縁から表面周辺部に形成されるそれぞれの導体配線用の導体パターンを分割溝で分割される位置となる部分に隙間を設けて形成する工程と、セラミックグリーンシートの全てを重ね合わせて圧着して積層体を形成し、貫通孔の積層挿通孔壁面に導体配線用のスルーホール導体パターンを形成すると共に、複数個から個片体に分割するための分割溝を積層体の両主面の少なくとも一方の主面のスルーホール上の隙間部分を通るように横断して形成し、焼成して個片体がマトリックス状に配列する複数個取りセラミック多層基板を形成する工程と、複数個取りセラミック多層基板をパラジウム活性液中に浸漬して、表面にパラジウム触媒を付着させた後、複数個取りセラミック多層基板を塩素を含む水溶液中で水洗してエチレンジアミンと、オキシカルボン酸を含有する水溶液中に浸漬し、分割溝中のパラジウム残渣を不活性化させる工程と、分割溝中のパラジウム残渣を不活性化させた複数個取りセラミック多層基板を無電解めっき浴中に浸漬して導体配線にパラジウム触媒を介して無電解めっき被膜を選択的に形成すると共に、分割溝中に無電解めっき被膜を選択的に形成させない工程と、複数個取りセラミック多層基板の分割溝で分割して個片体の分割断面に、スルーホールの切断端に連接し切断端に対して垂直方向に延設して露出する導体配線を形成させない工程を有するので、それぞれのセラミックグリーンシートの分割溝が形成される位置となる部位に隙間を設けたスルーホール導体パターンを形成することで、分割溝への導体膜付着を防止すると共に、分割溝で分割したときの分割断面にスルーホールの切断端から延設する導体配線の露出を防止でき、短絡や、外観的な不良の発生を防止することができる。また、複数個取りセラミック多層基板への無電解めっき被膜の施しにおいては、分割溝中に入り込んだパラジウム残渣を塩素を含む水溶液中に浸漬して水洗した後、エチレンジアミンと、オキシカルボン酸を含有する水溶液中に浸漬してパラジウム残渣を不活性化してめっき被膜の付着を防止できるようにすると共に、むしろ、分割溝に入り込んだパラジウム残渣を積極的に除去しようとすることで、導体配線上のパラジウム触媒の減少となることを防止してめっき被膜の不着を防止でき、導体配線の金属が露出するような外観的な不良の発生を防止する安価なセラミックパッケージの製造方法を提供できる。
上記のセラミックパッケージの製造方法で作製されるセラミックパッケージは、分割溝の溝中に付着するパラジウム触媒の残渣に無電解めっき被膜の付着を有さないと共に、分割溝で分割される個片体の分割断面に、スルーホールの切断端に連接し切断端に対して垂直方向に延設して露出する導体配線を有さないので、配線導体間の電気的短絡や、外観的な不良の発生を防止する安価なセラミックパッケージを提供できる。
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態について説明し、本発明の理解に供する。
ここに、図1(A)〜(C)はそれぞれ本発明の一実施の形態に係るセラミックパッケージの製造方法の一部説明図、図2(A)〜(C)はそれぞれ同セラミックパッケージの製造方法の一部説明図である。
ここに、図1(A)〜(C)はそれぞれ本発明の一実施の形態に係るセラミックパッケージの製造方法の一部説明図、図2(A)〜(C)はそれぞれ同セラミックパッケージの製造方法の一部説明図である。
本発明の一実施の形態に係るセラミックパッケージの製造方法は、複数個の四角形状の個片体が分割溝で仕切られてマトリックス状に配列する複数個取りセラミック多層基板から分割して得られる個片体に、例えば、半導体素子や、弾性表面波素子や、固体撮像素子等の電子部品を搭載するのに用いられるセラミックパッケージを作製するために用いられている。この複数個取りセラミック多層基板は、表面と内層に導体配線と、これらの導体配線を電気的に導通状態とするためのスルーホールと、このスルーホールの中心部上を横断するように両主面の少なくとも一方の主面に設けられる分割溝と、外表面に露出する金属部分に無電解めっき被膜が設けられている。
図1(A)〜(C)、図2(A)〜(C)を参照しながら、セラミックパッケージの製造方法を詳細に説明する。ここで、図1(A)〜(C)、図2(A)〜(C)はそれぞれセラミックパッケージの製造方法の説明のための部分拡大斜視図である。
図1(A)に示すように、セラミックパッケージの製造方法では、複数枚の大型のセラミックグリーンシート11が用いられている。このセラミックグリーンシート11は、電気的絶縁性、熱伝導性、機械的強度等に優れる、例えば、アルミナ(Al2O3)や、窒化アルミニウム(AlN)等が有用なセラミック材となっている。この焼成前のそれぞれのセラミックグリーンシート11には、重ね合わせたときに同じ位置になる部分にスルーホール20(図2(B)参照)用の貫通孔12を孔開け用プレスや、パンチングマシーン等で穿孔して形成している。
図1(A)に示すように、セラミックパッケージの製造方法では、複数枚の大型のセラミックグリーンシート11が用いられている。このセラミックグリーンシート11は、電気的絶縁性、熱伝導性、機械的強度等に優れる、例えば、アルミナ(Al2O3)や、窒化アルミニウム(AlN)等が有用なセラミック材となっている。この焼成前のそれぞれのセラミックグリーンシート11には、重ね合わせたときに同じ位置になる部分にスルーホール20(図2(B)参照)用の貫通孔12を孔開け用プレスや、パンチングマシーン等で穿孔して形成している。
図1(B)に示すように、それぞれのセラミックグリーンシート11には、貫通孔12の周縁から表面周辺部にセラミックグリーンシート11と同時焼成ができる、例えば、タングステン(W)や、モリブデン(Mo)等の高融点金属からなる導体ペーストを用いて、スクリーン印刷で導体配線19(図2(B)参照)用の導体パターン13を形成している。この貫通孔12周辺の導体パターン13は、分割溝18(図2(A)参照)で分割される位置となる部分にセラミックグリーンシート11の表面が露出する隙間14を設けている。
次に、図1(C)に示すように、複数枚のそれぞれのセラミックグリーンシート11は、全てを重ね合わせて温度と圧力をかけて圧着して積層体15に形成している。これにより、この積層体15には、個々のセラミックグリーンシート11の貫通孔12が重なって1つの孔となる積層挿通孔16が形成されることとなる。
そして、図2(A)に示すように、この積層体15の積層挿通孔16壁面には、上記と同様な導体ペーストを用いて、スルーホールスクリーン印刷等で導体配線19a(図2(C)参照)用のスルーホール導体パターン17を形成している。これと共に、積層体15には、複数個から個片体に分割するための分割溝18を形成している。この分割溝18は、積層体15の両主面の少なくとも一方の主面にスナップ刃をスルーホール20上の隙間14部分を通るように横断させ、セラミックグリーンシート11に押圧するようにして形成している。
次に、図2(B)に示すように、積層体15は、還元性雰囲気中の高温で焼成して表面と内層に導体配線19や、壁面表面に導体配線19aを設けたスルーホール20等備えた複数個の個片体がマトリックス状に配列する複数個取りセラミック多層基板21を作製している。なお、積層体15は、例えば、セラミックグリーンシート11がアルミナで、導体パターン13や、スルーホール導体パターン17を形成する高融点金属がタングステンの場合には、還元性雰囲気中の約1550℃程度の高温で焼成して複数個取りセラミック多層基板21を作製している。また、積層体15は、焼成することで約27%程度の寸法収縮がある。
次に、図示しないが、複数個取りセラミック多層基板21には、外表面に露出する導体配線19、19aに無電解めっき法で、例えば、無電解ニッケルめっき被膜を形成している。この無電解ニッケルめっき被膜には、先ず、複数個取りセラミック多層基板21の導体配線19、19a部分の表面洗浄と、表面の活性化を行っている。そして、前処理を行った複数個取りセラミック多層基板21は、リン酸、パラジウム塩を含有する、パラジウム濃度が20〜22ppmのパラジウム活性液中に約3〜7分間浸漬し、導体配線19、19a部分を含む複数個取りセラミック多層基板21の表面にパラジウム触媒をパラジウムイオンとして付着させている。
そして、この複数個取りセラミック多層基板21は、塩素を1〜50mg程度の範囲で含有する塩化物、例えば、CaCl等の水溶液中で10〜60秒程度の範囲で浸漬して水洗浄を行っている。これにより、複数個取りセラミック多層基板21は、パラジウムイオンの付着力が強い導体配線19、19a部分のパラジウム触媒を残しながら、導体配線19、19a部分以外の絶縁体表面のパラジウム触媒を洗い流している。しかしながら、分割溝18に入り込んだパラジウム活性液は、塩化物を含有する水溶液での洗浄では除去できなくて、パラジウム触媒を含む残渣として存在している。そこで、更に、複数個取りセラミック多層基板21は、濃度が10〜30%の範囲のエチレンジアミンと、濃度が17〜51%の範囲のオキシカルボン酸を含有する混合水溶液の温度を55〜70℃にしたものを準備し、この水溶液中に5〜10分程度の範囲で浸漬を行っている。これにより、複数個取りセラミック多層基板21は、分割溝18に入り込んだ残渣に含まれるパラジウムイオンが不活性化にされる。そして、更に、複数個取りセラミック多層基板21は、これを維持するために、上記で用いたエチレンジアミンと、オキシカルボン酸を含有する混合水溶液が残るように10〜60秒の範囲で流水中に浸漬して水洗している。
次に、複数個取りセラミック多層基板21は、無電解めっき液が充填された無電解めっき浴中に浸漬して表面に露出する導体配線19、19aの表面に、例えば、厚さが1〜10μm程度の無電解ニッケルめっき被膜を形成している。この導体配線19、19aへの無電解めっき被膜の形成は、導体配線19、19aの表面にパラジウムイオンが核となって、これを介して表面に無電解めっき被膜が形成されている。一方、複数個取りセラミック多層基板21は、無電解めっき浴中に浸漬しても、分割溝18中のパラジウム触媒が不活性化されているので、分割溝18に不要な無電解めっき被膜が形成されることが無いようになっている。次いで、複数個取りセラミック多層基板21は、純水で洗浄した後、無電解パラジウムめっき浴中や、無電解金めっき浴中に浸漬して無電解ニッケルめっき被膜の表面に、例えば、厚さが0.02〜0.8μm程度の無電解パラジウムめっき被膜や、無電解金めっき被膜を形成して複数個取りセラミック多層基板21を作製している。この無電解パラジウムめっき被膜や、無電解金めっき被膜の形成時には、複数個取りセラミック多層基板21の分割溝18に無電解ニッケルめっき被膜が形成されていないので、導体配線19、19a部分のみにめっき被膜が形成され、分割溝18の不要な部分にはめっき被膜が形成されない。なお、無電解パラジウムめっき被膜や、無電解金めっき被膜は、無電解ニッケルめっき被膜の上にそれぞれ単独に設けることができる以外に、無電解ニッケルめっき被膜の上に無電解パラジウムめっき被膜を形成し、更に無電解パラジウムめっき被膜の上に比較的厚さの薄い無電解金めっき被膜を形成することで、高価な金の使用量を減らすこともできる。
分割溝18中のパラジウム触媒を不活性化させるためのエチレンジアミンと、オキシカルボン酸を含有する混合水溶液は、エチレンジアミンの濃度が10%未満、及び/又はオキシカルボン酸の濃度が17%未満である場合には、分割溝に入り込んだ残渣のパラジウムイオンを不活性な状態にするのに十分でない。一方、混合水溶液のエチレンジアミン濃度が30%を超える、及び/又はオキシカルボン酸の濃度が51%を超える場合には、分割溝18に入り込んだ残渣のパラジウムイオンを不活性な状態にするのに十分で、これ以上濃度を高めても効果がでなくなっている。従って、複数個取りセラミック多層基板21の分割溝18に入り込んだ残渣のパラジウムイオンを不活性な状態にするためのエチレンジアミンと、オキシカルボン酸の混合水溶液は、エチレンジアミンの濃度が10〜30%の範囲、オキシカルボン酸の濃度が17〜51%の範囲が好ましい。
また、エチレンジアミンと、オキシカルボン酸を含有する混合水溶液は、混合水溶液の温度が55℃未満の場合には、分割溝に入り込んだ残渣のパラジウムイオンを不活性な状態にするのに十分でない。一方、混合水溶液の温度が70℃を超える場合には、分割溝に入り込んだ残渣のパラジウムイオンを不活性な状態にするのに十分で、これ以上温度を高めても効果がでなく、むしろ、水の蒸発によって混合水溶液の成分比率の変化が発生することとなっている。従って、エチレンジアミンと、オキシカルボン酸を含有する混合水溶液への複数個取りセラミック多層基板21の浸漬時の混合水溶液温度は、55〜70℃程度の範囲が好ましい。
更に、複数個取りセラミック多層基板21をエチレンジアミンと、オキシカルボン酸の混合水溶液に浸漬する時間は、5分未満である場合には、分割溝18に入り込んだ残渣のパラジウムイオンを不活性な状態にするのに十分でなく、10分を超える場合には、分割溝18に入り込んだ残渣のパラジウムイオンを不活性な状態にするのに十分で、これ以上効果のないものとなっている。従って、エチレンジアミンと、オキシカルボン酸の混合水溶液への浸漬時間は、5〜10分程度の範囲が好ましい。
上記した、エチレンジアミンと、オキシカルボン酸の混合水溶液に浸漬した後、複数個取りセラミック多層基板21を流水中に浸漬して水洗する時間は、水洗時間が10秒未満であると、分割溝18に入り込んだ残渣のパラジウムイオンの不活性化状態を維持することは可能であるものの、導体配線19、19aの表面に付着したパラジウムイオンの水洗不足でその表面の不活性化状態を維持することとなり、安定した無電解めっき被膜が形成されないこととなる。一方、水洗する時間が60秒を超える場合には、導体配線19、19aの表面のパラジウムイオンの活性化はできるものの、分割溝18に入り込んだ残渣のパラジウムイオンの不活性化状態を維持することが困難となるので、導体配線19、19aの表面、及び分割溝18に入り込んだ残渣のパラジウムイオンに無電解めっき被膜が形成され、分割溝18に不要な無電解めっき被膜を形成することとなる。従って、複数個取りセラミック多層基板21をエチレンジアミンと、オキシカルボン酸の混合水溶液に浸漬した後、流水中に浸漬して水洗する時間は、10〜60秒程度の範囲が好ましい。
次に、図2(C)に示すように、複数個取りセラミック多層基板21は、分割溝18で分割して個片体からなるセラミックパッケージ10を作製している。このセラミックパッケージの製造方法で作製されたセラミックパッケージ10は、スルーホール20の導体配線19aが、表層の導体配線19と、内層の導体配線(図示せず)を電気的に導通状態とするためや、ボード等に取り付ける場合の半田溜まりを形成するためとして用いられている。そして、このセラミックパッケージ10は、分割溝18の溝中に付着するパラジウム触媒の残渣に無電解めっき被膜の付着を有さない形態となっている。これは、積層体15に分割溝18を形成するときに、スナップ刃を入れるところに導体パターン13が存在しないことで導体膜の飛び散り付着や、分割溝18壁面への導体膜付着を防止でき、分割溝18の溝中に付着するパラジウム触媒の残渣のみの対策で可能となっている。また、このセラミックパッケージ10は、分割溝18で分割される個片体の分割断面に、スルーホール20の切断端に連接しこの切断端に対して垂直方向に延設して露出する表層や、内層の導体配線19を有さない形態となっている。これは、セラミックグリーンシート11に形成する導体パターン13を形成するときに隙間14を設けていることで可能となっている。
本発明のセラミックパッケージの製造方法で作製されたセラミックパッケージは、発光ダイオード(LED:Light Emitting Diode)等の発光素子を搭載させて照明や、ディスプレイ等に用いることができる。また、本発明のセラミックパッケージの製造方法で作製されたセラミックパッケージは、通常の半導体素子等を搭載させて各種電子デバイス等に用いることができる。更には、本発明のセラミックパッケージの製造方法で作製されたセラミックパッケージは、水晶振動子等を搭載させて携帯電話等に用いることができる。
10:セラミックパッケージ、11:セラミックグリーンシート、12:貫通孔、13:導体パターン、14:隙間、15:積層体、16:積層挿通孔、17:スルーホール導体パターン、18:分割溝、19、19a:導体配線、20:スルーホール、21:複数個取りセラミック多層基板
Claims (2)
- 表面と内層に導体配線と、該導体配線を導通状態とするスルーホールと、複数個から個片体に分割するための前記スルーホール上を横断する分割溝と、前記個片体がマトリックス状に配列する複数個取りセラミック多層基板の外表面に露出する金属部分に無電解めっき被膜を設け、前記分割溝で分割して前記個片体を形成するセラミックパッケージの製造方法において、
前記複数個取りセラミック多層基板の焼成前のそれぞれのセラミックグリーンシートに、それぞれを重ね合わせたときに同じ位置になる部分に前記スルーホール用の貫通孔を形成すると共に、該貫通孔の周縁から表面周辺部に形成されるそれぞれの前記導体配線用の導体パターンを前記分割溝で分割される位置となる部分に隙間を設けて形成する工程と、
前記セラミックグリーンシートの全てを重ね合わせて圧着して積層体を形成し、前記貫通孔の積層挿通孔壁面に前記導体配線用のスルーホール導体パターンを形成すると共に、前記複数個から前記個片体に分割するための前記分割溝を前記積層体の両主面の少なくとも一方の主面の前記スルーホール上の前記隙間部分を通るように横断して形成し、焼成して前記個片体がマトリックス状に配列する前記複数個取りセラミック多層基板を形成する工程と、
前記複数個取りセラミック多層基板をパラジウム活性液中に浸漬して、表面にパラジウム触媒を付着させた後、前記複数個取りセラミック多層基板を塩素を含む水溶液中で水洗してエチレンジアミンと、オキシカルボン酸を含有する水溶液中に浸漬し、前記分割溝中のパラジウム残渣を不活性化させる工程と、
前記分割溝中の前記パラジウム残渣を不活性化させた前記複数個取りセラミック多層基板を無電解めっき浴中に浸漬して前記導体配線に前記パラジウム触媒を介して無電解めっき被膜を選択的に形成すると共に、前記分割溝中に無電解めっき被膜を選択的に形成させない工程と、
前記複数個取りセラミック多層基板の前記分割溝で分割して前記個片体の分割断面に、前記スルーホールの切断端に連接し該切断端に対して垂直方向に延設して露出する前記導体配線を形成させない工程を有することを特徴とするセラミックパッケージの製造方法。 - 請求項1記載のセラミックパッケージの製造方法で作製されるセラミックパッケージであって、
前記分割溝の溝中に付着する前記パラジウム触媒の残渣に無電解めっき被膜の付着を有さないと共に、前記分割溝で分割される前記個片体の分割断面に、前記スルーホールの切断端に連接し該切断端に対して垂直方向に延設して露出する前記導体配線を有さないことを特徴とするセラミックパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008170126A JP2010010538A (ja) | 2008-06-30 | 2008-06-30 | セラミックパッケージの製造方法及びセラミックパッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008170126A JP2010010538A (ja) | 2008-06-30 | 2008-06-30 | セラミックパッケージの製造方法及びセラミックパッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010010538A true JP2010010538A (ja) | 2010-01-14 |
Family
ID=41590644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008170126A Pending JP2010010538A (ja) | 2008-06-30 | 2008-06-30 | セラミックパッケージの製造方法及びセラミックパッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010010538A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012172177A (ja) * | 2011-02-18 | 2012-09-10 | Denki Kagaku Kogyo Kk | アルミニウム合金−セラミックス複合体、この複合体の製造方法、及びこの複合体からなる応力緩衝材 |
JP2016180185A (ja) * | 2016-05-09 | 2016-10-13 | デンカ株式会社 | アルミニウム合金−セラミックス複合体、この複合体の製造方法、及びこの複合体からなる応力緩衝材 |
JP2021118325A (ja) * | 2020-01-29 | 2021-08-10 | Ngkエレクトロデバイス株式会社 | 配線基板 |
-
2008
- 2008-06-30 JP JP2008170126A patent/JP2010010538A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012172177A (ja) * | 2011-02-18 | 2012-09-10 | Denki Kagaku Kogyo Kk | アルミニウム合金−セラミックス複合体、この複合体の製造方法、及びこの複合体からなる応力緩衝材 |
JP2016180185A (ja) * | 2016-05-09 | 2016-10-13 | デンカ株式会社 | アルミニウム合金−セラミックス複合体、この複合体の製造方法、及びこの複合体からなる応力緩衝材 |
JP2021118325A (ja) * | 2020-01-29 | 2021-08-10 | Ngkエレクトロデバイス株式会社 | 配線基板 |
JP7241040B2 (ja) | 2020-01-29 | 2023-03-16 | Ngkエレクトロデバイス株式会社 | 配線基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7768116B2 (en) | Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same | |
TWI492690B (zh) | 電路板製作方法 | |
TWI449485B (zh) | 印刷電路板及其製造方法 | |
JP6189592B2 (ja) | 部品組込み型印刷回路基板及びその製造方法 | |
US8927875B2 (en) | Wiring board and method for manufacturing wiring board | |
JP2011044681A (ja) | セラミック基板及びその製造方法 | |
JP2010010538A (ja) | セラミックパッケージの製造方法及びセラミックパッケージ | |
JP2014029972A (ja) | 配線基板 | |
JP2013106034A (ja) | プリント回路基板の製造方法 | |
TWI700021B (zh) | 同時具有貫孔及盲孔的多層電路板的製法 | |
TW201618622A (zh) | 電路板及其製作方法 | |
KR20150094795A (ko) | 인쇄회로기판 | |
JP6258810B2 (ja) | 配線基板の製造方法 | |
JP2007053146A (ja) | 封止型プリント基板及びその製造方法 | |
KR101507913B1 (ko) | Pcb 제조 방법 | |
JP6058988B2 (ja) | 配線基板の製造方法 | |
KR101523840B1 (ko) | 프린트 배선판 및 프린트 배선판의 제조 방법 | |
JP2005197648A (ja) | 電解めっきを利用した配線基板の製造方法 | |
TWI429348B (zh) | 側邊具有導電接觸件的積層印刷電路板模組及其製造方法 | |
JP2008078251A (ja) | 複数個取り配線基板の製造方法 | |
KR101154352B1 (ko) | 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법 | |
JP2007150059A (ja) | 回路基板の製造方法 | |
JP2007048948A (ja) | 配線基板およびその製造方法 | |
JP2022133778A (ja) | 部品内蔵配線基板 | |
JP2014049608A (ja) | プリント配線板及びプリント配線板の製造方法 |