JP2008078251A - 複数個取り配線基板の製造方法 - Google Patents
複数個取り配線基板の製造方法 Download PDFInfo
- Publication number
- JP2008078251A JP2008078251A JP2006253627A JP2006253627A JP2008078251A JP 2008078251 A JP2008078251 A JP 2008078251A JP 2006253627 A JP2006253627 A JP 2006253627A JP 2006253627 A JP2006253627 A JP 2006253627A JP 2008078251 A JP2008078251 A JP 2008078251A
- Authority
- JP
- Japan
- Prior art keywords
- palladium
- ceramic mother
- mother substrate
- wiring
- plating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】分割溝に無電解めっき被膜が形成されるのを防止できる、安価な複数個取り配線基板の製造方法を提供する。
【解決手段】表面に露出する導体配線と、複数個から個片体に分割するための分割溝を有するセラミック母基板に個片体がマトリックス状に配列する複数個取り配線基板の製造方法において、セラミック母基板をパラジウム活性液中に浸漬して、表面にパラジウム触媒を付着させる工程と、パラジウム触媒を付着させたセラミック母基板を塩素を含む水溶液中で水洗した後、エチレンジアミンと、オキシカルボン酸を含有する水溶液中に浸漬して、分割溝中のパラジウム残渣を不活性化させる工程と、分割溝中のパラジウム残渣を不活性化させたセラミック母基板を無電解めっき浴中に浸漬して、導体配線にパラジウム触媒を介して無電解めっき被膜を形成する工程を有する。
【選択図】なし
【解決手段】表面に露出する導体配線と、複数個から個片体に分割するための分割溝を有するセラミック母基板に個片体がマトリックス状に配列する複数個取り配線基板の製造方法において、セラミック母基板をパラジウム活性液中に浸漬して、表面にパラジウム触媒を付着させる工程と、パラジウム触媒を付着させたセラミック母基板を塩素を含む水溶液中で水洗した後、エチレンジアミンと、オキシカルボン酸を含有する水溶液中に浸漬して、分割溝中のパラジウム残渣を不活性化させる工程と、分割溝中のパラジウム残渣を不活性化させたセラミック母基板を無電解めっき浴中に浸漬して、導体配線にパラジウム触媒を介して無電解めっき被膜を形成する工程を有する。
【選択図】なし
Description
本発明は、半導体素子や、弾性表面波素子や、固体撮像素子等の電子部品が搭載される配線基板を大型のセラミック母基板に分割溝を介して複数個配列させてなる複数個取り配線基板の製造方法に関する。
従来から、半導体素子や、弾性表面波素子や、固体撮像素子等の電子部品を搭載するために用いられる配線基板には、電気的絶縁性、熱伝導性、機械的強度等に優れるアルミナ(Al2O3)等のセラミック材に高融点金属で導体配線を形成したものが用いられている。また、この配線基板は、近年の電子部品が搭載される電子装置の小型化に伴い、電子部品の大きさが数mm角程度と極めて小さくなってきており、電子部品が収納される配線基板も小さくなってきている。この小さな配線基板は、個片体として単独で作製すると極めて作製効率が悪いので、作製効率を向上させるために1枚の大型のセラミック母基板に複数個の個片体の配線基板をマトリックス状に配列させた複数個取り配線基板として作製している。そして、この複数個取り配線基板は、セラミック母基板の両主面の少なくとも一方の主面の縦、横方向に分割溝を形成し、この分割溝で複数個の配線基板をそれぞれ個片体の配線基板に区画しておき、分割溝に沿って分割することで個片体の配線基板が得られるようになっている。
上記の複数個取り配線基板は、セラミック母基板用の複数枚のセラミックグリーンシート上に高融点金属からなる導体ペーストをスクリーン印刷して所定の導体印刷パターンを形成した後、複数枚を重ね合わせて積層体を形成している。更に、積層体には、両主面の少なくとも一方の主面の縦、横方向に分割溝を形成した後に、セラミックグリーンシートと高融点金属を同時焼成して表面に露出する導体配線を有するセラミック母基板を作製している。そして、セラミック母基板には、導体配線の酸化防止や、導体配線と電子部品等との電気的接続信頼性を向上させるために、外表面に露出する導体配線にニッケル(Ni)めっき被膜を下地めっき被膜として、その上にパラジウム(Pd)めっき被膜や、金(Au)めっき被膜等を電解めっき法や、無電解めっき法等で形成している。
この導体配線にめっき被膜を形成するのに無電解めっき法を用いる場合には、複数個取り配線基板であるセラミック母基板をパラジウム活性液中に浸漬させた後、セラミック母基板の導体配線上のみパラジウム触媒が残るように洗浄して、無電解めっき液に浸漬させて導体配線上に無電解めっき被膜を形成している。
従来の分割溝が存在しないガラス−エポキシ樹脂等の絶縁材料からなり、導体配線を有する配線基板には、導体配線に無電解めっき被膜を形成する方法として、パラジウム活性液中に浸漬させた後、シアン化カリウム溶液中に浸漬して絶縁基板のパラジウム残渣を除去して導体配線上に無電解めっき被膜を形成する製造方法が提案されている(例えば、特許文献1参照)。
また、従来の分割溝を有するセラミック母基板からなる複数個取り配線基板及びその製造方法には、無電解めっき法でめっき被膜を形成する場合として、分割溝の内面を平滑にして、分割溝にパラジウム残渣を滞留させないようにして無電解めっき被膜を形成するものが提案されている(例えば、特許文献2参照)。
また、従来の分割溝を有するセラミック母基板からなる複数個取り配線基板及びその製造方法には、無電解めっき法でめっき被膜を形成する場合として、分割溝の内面を平滑にして、分割溝にパラジウム残渣を滞留させないようにして無電解めっき被膜を形成するものが提案されている(例えば、特許文献2参照)。
しかしながら、前述したような従来の複数個取り配線基板の製造方法は、次のような問題がある。
(1)分割溝を有するセラミック母基板からなる複数個取り配線基板の導体配線に無電解めっき被膜を形成する場合には、セラミック母基板をパラジウム活性液中に浸漬して導体配線の表面にパラジウム触媒を選択的に被着させる必要があるので、パラジウム活性液中に浸漬後、水洗してセラミック母基板の絶縁体部分のパラジウム活性液を洗い流している。しかしながら、分割溝に入り込んだパラジウム活性液は、酸処理や、純水洗浄では十分に除去されずに残渣として残り、この状態で、例えば無電解ニッケルめっきを行うと、導体配線以外に分割溝中の残渣のパラジウムイオンを核として分割溝にも無電解ニッケルめっき被膜を形成させることとなり、配線導体間が電気的に短絡したり、外観的な不良を発生させて歩留の低下となっている。また、複数個取り配線基板は、通常、ニッケルめっき被膜を下地めっき被膜としているので、このめっき被膜の上に無電解パラジウムめっき被膜や、無電解金めっき被膜が形成されることになる。
(2)特開2002−100853号公報で開示されるような、パラジウム活性液中に浸漬させた後、シアン化カリウム溶液中に浸漬して絶縁基板のパラジウム残渣を除去して導体配線上に無電解めっき被膜を形成するのは、分割溝が存在する複数個取り配線基板のような場合に分割溝中のパラジウム残渣を除去するのが難しく、分割溝にパラジウム残渣を核として無電解めっき被膜を形成させることとなり、配線導体間が電気的に短絡したり、外観的な不良を発生させることとなっている。
(3)特開2006−147973号公報で開示されるような、分割溝にパラジウム残渣を滞留させないようにして無電解めっき被膜を形成する場合に分割溝の内面を平滑にするだけでは、分割溝に入り込んだパラジウム活性液の除去が十分でなく、分割溝に無電解めっき被膜を形成させることとなり、配線導体間が電気的に短絡したり、外観的な不良を発生させることとなっている。また、セラミック母基板に平滑な分割溝内面を形成するのは、容易でなく、複数個取り配線基板のコストアップとなっている。
本発明は、かかる事情に鑑みてなされたものであって、分割溝に無電解めっき被膜が形成されるのを防止できる、安価な複数個取り配線基板の製造方法を提供することを目的とする。
(1)分割溝を有するセラミック母基板からなる複数個取り配線基板の導体配線に無電解めっき被膜を形成する場合には、セラミック母基板をパラジウム活性液中に浸漬して導体配線の表面にパラジウム触媒を選択的に被着させる必要があるので、パラジウム活性液中に浸漬後、水洗してセラミック母基板の絶縁体部分のパラジウム活性液を洗い流している。しかしながら、分割溝に入り込んだパラジウム活性液は、酸処理や、純水洗浄では十分に除去されずに残渣として残り、この状態で、例えば無電解ニッケルめっきを行うと、導体配線以外に分割溝中の残渣のパラジウムイオンを核として分割溝にも無電解ニッケルめっき被膜を形成させることとなり、配線導体間が電気的に短絡したり、外観的な不良を発生させて歩留の低下となっている。また、複数個取り配線基板は、通常、ニッケルめっき被膜を下地めっき被膜としているので、このめっき被膜の上に無電解パラジウムめっき被膜や、無電解金めっき被膜が形成されることになる。
(2)特開2002−100853号公報で開示されるような、パラジウム活性液中に浸漬させた後、シアン化カリウム溶液中に浸漬して絶縁基板のパラジウム残渣を除去して導体配線上に無電解めっき被膜を形成するのは、分割溝が存在する複数個取り配線基板のような場合に分割溝中のパラジウム残渣を除去するのが難しく、分割溝にパラジウム残渣を核として無電解めっき被膜を形成させることとなり、配線導体間が電気的に短絡したり、外観的な不良を発生させることとなっている。
(3)特開2006−147973号公報で開示されるような、分割溝にパラジウム残渣を滞留させないようにして無電解めっき被膜を形成する場合に分割溝の内面を平滑にするだけでは、分割溝に入り込んだパラジウム活性液の除去が十分でなく、分割溝に無電解めっき被膜を形成させることとなり、配線導体間が電気的に短絡したり、外観的な不良を発生させることとなっている。また、セラミック母基板に平滑な分割溝内面を形成するのは、容易でなく、複数個取り配線基板のコストアップとなっている。
本発明は、かかる事情に鑑みてなされたものであって、分割溝に無電解めっき被膜が形成されるのを防止できる、安価な複数個取り配線基板の製造方法を提供することを目的とする。
前記目的に沿う本発明に係る複数個取り配線基板の製造方法は、表面に露出する導体配線と、複数個から個片体に分割するための分割溝を有するセラミック母基板に個片体がマトリックス状に配列する複数個取り配線基板の製造方法において、セラミック母基板をパラジウム活性液中に浸漬して、表面にパラジウム触媒を付着させる工程と、パラジウム触媒を付着させたセラミック母基板を塩素を含む水溶液中で水洗した後、エチレンジアミンと、オキシカルボン酸を含有する水溶液中に浸漬して、分割溝中のパラジウム残渣を不活性化させる工程と、分割溝中のパラジウム残渣を不活性化させたセラミック母基板を無電解めっき浴中に浸漬して、導体配線にパラジウム触媒を介して無電解めっき被膜を形成する工程を有する。
請求項1記載の複数個取り配線基板の製造方法は、セラミック母基板をパラジウム活性液中に浸漬して、表面にパラジウム触媒を付着させる工程と、パラジウム触媒を付着させたセラミック母基板を塩素を含む水溶液中で水洗した後、エチレンジアミンと、オキシカルボン酸を含有する水溶液中に浸漬して、分割溝中のパラジウム残渣を不活性化させる工程と、分割溝中のパラジウム残渣を不活性化させたセラミック母基板を無電解めっき浴中に浸漬して、導体配線にパラジウム触媒を介して無電解めっき被膜を形成する工程を有するので、分割溝中に入り込んだパラジウム残渣を塩素を含む水溶液中に浸漬して水洗した後、エチレンジアミンと、オキシカルボン酸を含有する水溶液中に浸漬してパラジウム残渣を不活性化してめっき被膜の付着を防止できるようにすると共に、むしろ、分割溝に入り込んだパラジウム残渣を積極的に除去しようとすることで、導体配線上のパラジウム触媒の減少となることを防止してめっき被膜の不着を防止でき、配線導体間の電気的短絡や、外観的な不良の発生を防止する安価な複数個取り配線基板の製造方法を提供できる。
本発明の一実施の形態に係る複数個取り配線基板の製造方法で作製される複数個取り配線基板は、例えば、半導体素子や、弾性表面波素子や、固体撮像素子等の電子部品を搭載するために用いられる四角形状の配線基板がマトリックス状に複数個配列する集合体からなっている。この複数個取り配線基板は、外表面に露出する導体配線と、複数個の集合体から個片体に分割するための両主面の少なくとも一方の主面に形成される分割溝を有するセラミック母基板として形成されている。上記の複数個取り配線基板の製造方法には、セラミック母基板として、電気的絶縁性、熱伝導性、機械的強度等に優れる、例えば、アルミナ(Al2O3)や、窒化アルミニウム(AlN)等のセラミック材が用いられている。また、上記の複数個取り配線基板の製造方法には、導体配線として、セラミック材と同時焼成ができる、例えば、タングステン(W)や、モリブデン(Mo)等の高融点金属が用いられている。
この複数個取り配線基板を構成するセラミック母基板の作製は、従来と同様の、焼成前のアルミナや、窒化アルミニウム等からなる複数枚のセラミックグリーンシートが用いられている。それぞれのセラミックグリーンシートには、従来と同様の、タングステンや、モリブデン等の高融点金属からなる導体ペーストを用いて、表面配線パターンや、上下層を電気的に導通状態とするためのビア導体等の導体配線印刷パターンをスクリーン印刷して形成している。そして、導体配線印刷パターンが形成された複数枚のセラミックグリーンシートは、重ね合わせて温度と圧力をかけて積層して積層体に形成している。更に、この積層体には、両主面の少なくとも一方の主面の縦、横方向に個片体の配線基板とするための分割溝をスナップ刃で押圧して形成している。複数個の個片体の配線基板が分割溝で区画された集合体からなる積層体は、例えば、アルミナからなるセラミックグリーンシートと、タングステンからなる高融点金属の場合には、約1600℃程度の高温の還元雰囲気中で同時焼成することで焼成体からなるセラミック母基板を形成している。これにより、セラミック母基板のそれぞれの配線基板の表面には、内部と電気的に導通状態であって表面に露出するパターン形状の高融点金属からなる導体配線を有することとなる。
上記の複数個取り配線基板の製造方法では、セラミック母基板の外表面に露出する導体配線に無電解めっき法でニッケルめっき被膜を形成している。このニッケルめっき被膜形成には、先ず、セラミック母基板の導体配線部分の表面洗浄と、表面の活性化を行っている。この表面洗浄、及び表面の活性化には、従来からある所定の脱脂、エッチング、酸洗浄の前処理液が用いられ、セラミック母基板をこれらの前処理液に順次浸漬させることで導体配線部分の前処理を行っている。そして、前処理を行ったセラミック母基板は、リン酸、パラジウム塩を含有する、パラジウムの濃度が20〜22ppmのパラジウム活性液中に約3〜7分間浸漬している。これにより、導体配線部分を含むセラミック母基板の表面には、パラジウム触媒がパラジウムイオンとして付着されることとなる。
次に、パラジウム触媒を付着させたセラミック母基板は、塩素を1〜50mg程度の範囲で含有する塩化物、例えば、CaCl等の水溶液中で10〜60秒程度の範囲浸漬して水洗浄を行っている。これにより、セラミック母基板は、パラジウムイオンの付着力が強い導体配線部分のパラジウム触媒を残しながら、導体配線部分以外の絶縁体表面のパラジウム触媒を洗い流している。しかしながら、セラミック母基板は、これに設けられている分割溝に入り込んだパラジウム活性液が塩化物を含有する水溶液での洗浄では除去できなくて、パラジウム触媒を含む残渣として存在することとなっている。そこで、更に、この水洗浄後のセラミック母基板は、濃度が10〜30%の範囲のエチレンジアミンと、濃度が17〜51%の範囲のオキシカルボン酸を含有する混合水溶液の温度を55〜70℃にしたものを準備し、この水溶液中に5〜10分程度の範囲で浸漬を行っている。これにより、セラミック母基板は、分割溝に入り込んだ残渣に含まれるパラジウム触媒であるパラジウムイオンが不活性化にされている。更に、分割溝中に入り込んだ残渣のパラジウムイオンは、不活性の状態を維持するために、上記で用いたエチレンジアミンと、オキシカルボン酸を含有する混合水溶液が残るように10〜60秒の範囲で流水中に浸漬して水洗している。
次に、セラミック母基板は、無電解めっき液が充填された無電解めっき浴中に浸漬して表面に露出する導体配線の表面に、例えば、厚さが1〜10μm程度の無電解ニッケルめっき被膜を形成している。この導体配線への無電解めっき被膜の形成は、導体配線の表面にパラジウム触媒がパラジウムイオンとして活性な状態で付着しているので、パラジウムイオンが核となり、これを介して表面に無電解めっき被膜が形成されるようになっている。一方、セラミック母基板は、無電解めっき液が充填された無電解めっき浴中に浸漬しても、分割溝中のパラジウム触媒が不活性化されているので、分割溝に不要な無電解めっき被膜が形成されることが無いようになっている。次いで、無電解ニッケルめっき被膜が形成されたセラミック母基板は、純水で洗浄した後、無電解パラジウムめっき浴中や、無電解金めっき浴中に浸漬して無電解ニッケルめっき被膜の表面に、例えば、厚さが0.02〜0.8μm程度の無電解パラジウムめっき被膜や、無電解金めっき被膜を形成して複数個取り配線基板を作製している。この無電解パラジウムめっき被膜や、無電解金めっき被膜の形成時には、セラミック母基板の分割溝に無電解ニッケルめっき被膜が形成されていないので、導体配線部分のみに無電解パラジウムめっき被膜や、無電解金めっき被膜が形成され、分割溝の不要な部分には無電解パラジウムめっき被膜や、無電解金めっき被膜が形成されないこととなっている。なお、無電解パラジウムめっき被膜や、無電解金めっき被膜は、無電解ニッケルめっき被膜の上にそれぞれ単独に設けることができる以外に、無電解ニッケルめっき被膜の上に無電解パラジウムめっき被膜を形成し、更に無電解パラジウムめっき被膜の上に比較的厚さの薄い無電解金めっき被膜を形成することで、高価な金の使用量を減らすこともできる。
上記した、分割溝中のパラジウム触媒を不活性化させるためのエチレンジアミンと、オキシカルボン酸を含有する混合水溶液は、エチレンジアミンの濃度が10%未満、及び/又はオキシカルボン酸の濃度が17%未満である場合には、分割溝に入り込んだ残渣のパラジウムイオンを不活性な状態にするのに十分でない。一方、混合水溶液のエチレンジアミン濃度が30%を超える、及び/又はオキシカルボン酸の濃度が51%を超える場合には、分割溝に入り込んだ残渣のパラジウムイオンを不活性な状態にするのに十分で、これ以上濃度を高めても効果がでなくなっている。従って、セラミック母基板の分割溝に入り込んだ残渣のパラジウムイオンを不活性な状態にするためのエチレンジアミンと、オキシカルボン酸の混合水溶液は、エチレンジアミンの濃度が10〜30%の範囲、オキシカルボン酸の濃度が17〜51%の範囲が好ましい。
また、エチレンジアミンと、オキシカルボン酸を含有する混合水溶液は、混合水溶液の温度が55℃未満の場合には、分割溝に入り込んだ残渣のパラジウムイオンを不活性な状態にするのに十分でない。一方、混合水溶液の温度が70℃を超える場合には、分割溝に入り込んだ残渣のパラジウムイオンを不活性な状態にするのに十分で、これ以上温度を高めても効果がでなく、むしろ、水の蒸発によって混合水溶液の成分比率の変化が発生することとなっている。従って、エチレンジアミンと、オキシカルボン酸を含有する混合水溶液へのセラミック母基板の浸漬時の混合水溶液温度は、55〜70℃程度の範囲が好ましい。
更に、セラミック母基板をエチレンジアミンと、オキシカルボン酸の混合水溶液に浸漬する時間は、5分未満であると、分割溝に入り込んだ残渣のパラジウムイオンを不活性な状態にするのに十分でなく、一方10分を超えると、分割溝に入り込んだ残渣のパラジウムイオンを不活性な状態にするのに十分で、これ以上効果のないものとなっている。従って、エチレンジアミンと、オキシカルボン酸の混合水溶液へのセラミック母基板の浸漬時間は、5〜10分程度の範囲が好ましい。
上記した、セラミック母基板をエチレンジアミンと、オキシカルボン酸の混合水溶液に浸漬した後、流水中に浸漬して水洗する時間は、水洗時間が10秒未満であると、分割溝に入り込んだ残渣のパラジウムイオンの不活性化状態を維持することは可能であるものの、導体配線の表面に付着したパラジウムイオンの水洗不足で導体配線の表面の不活性化状態を維持することとなっている。これにより、セラミック母基板は、導体配線の表面に安定した無電解めっき被膜が形成されないこととなる。一方、水洗する時間が60秒を超える場合には、導体配線の表面のパラジウムイオンの活性化はできるものの、分割溝に入り込んだ残渣のパラジウムイオンの不活性化状態を維持することが困難となるので、導体配線の表面、及び分割溝に入り込んだ残渣のパラジウムイオンに無電解めっき被膜が形成され、分割溝に不要な無電解めっき被膜を形成することとなっている。従って、セラミック母基板をエチレンジアミンと、オキシカルボン酸の混合水溶液に浸漬した後、流水中に浸漬して水洗する時間は、10〜60秒程度の範囲が好ましい。
本発明の複数個取り配線基板の製造方法で作製された複数個取り配線基板は、発光ダイオード(LED:Light Emitting Diode)等の発光素子を搭載させて照明や、ディスプレイ等に用いることができる。また、本発明の複数個取り配線基板の製造方法で作製された複数個取り配線基板は、通常の半導体素子等を搭載させて各種電子デバイス等に用いることができる。更には、本発明の複数個取り配線基板の製造方法で作製された複数個取り配線基板は、水晶振動子等を搭載させて携帯電話等に用いることができる。
Claims (1)
- 表面に露出する導体配線と、複数個から個片体に分割するための分割溝を有するセラミック母基板に前記個片体がマトリックス状に配列する複数個取り配線基板の製造方法において、
前記セラミック母基板をパラジウム活性液中に浸漬して、表面にパラジウム触媒を付着させる工程と、
前記パラジウム触媒を付着させた前記セラミック母基板を塩素を含む水溶液中で水洗した後、エチレンジアミンと、オキシカルボン酸を含有する水溶液中に浸漬して、前記分割溝中のパラジウム残渣を不活性化させる工程と、
前記分割溝中の前記パラジウム残渣を不活性化させた前記セラミック母基板を無電解めっき浴中に浸漬して、前記導体配線に前記パラジウム触媒を介して無電解めっき被膜を形成する工程を有することを特徴とする複数個取り配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006253627A JP2008078251A (ja) | 2006-09-20 | 2006-09-20 | 複数個取り配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006253627A JP2008078251A (ja) | 2006-09-20 | 2006-09-20 | 複数個取り配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008078251A true JP2008078251A (ja) | 2008-04-03 |
Family
ID=39350039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006253627A Pending JP2008078251A (ja) | 2006-09-20 | 2006-09-20 | 複数個取り配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008078251A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11047052B2 (en) * | 2014-07-10 | 2021-06-29 | Okuno Chemical Industries Co., Ltd. | Resin plating method |
-
2006
- 2006-09-20 JP JP2006253627A patent/JP2008078251A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11047052B2 (en) * | 2014-07-10 | 2021-06-29 | Okuno Chemical Industries Co., Ltd. | Resin plating method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5428667B2 (ja) | 半導体チップ搭載用基板の製造方法 | |
US5302492A (en) | Method of manufacturing printing circuit boards | |
JP2014120737A (ja) | セラミック基板及びその製造方法 | |
KR20110038457A (ko) | 무전해 니켈 도금층을 갖는 금속배선 구조 및 그 제조방법 | |
KR101004063B1 (ko) | 니켈-금 도금방법 및 인쇄회로기판 | |
JP2014120738A (ja) | セラミック基板及びその製造方法 | |
US9510446B2 (en) | Printed circuit board and manufacture method thereof | |
TWI649193B (zh) | 陶瓷元件及其製造方法 | |
JP2013093359A (ja) | 半導体チップ搭載用基板及びその製造方法 | |
JP2008078251A (ja) | 複数個取り配線基板の製造方法 | |
EP0402811B1 (en) | Method of manufacturing printed circuit boards | |
JP2010010538A (ja) | セラミックパッケージの製造方法及びセラミックパッケージ | |
JP2004111893A (ja) | 多数個取り配線基板の製造方法 | |
JP5938948B2 (ja) | 半導体チップ搭載用基板及びその製造方法 | |
JP2007173586A (ja) | 複数個取り配線基板の検査方法および複数個取り配線基板 | |
JP4302095B2 (ja) | 金属−セラミックス接合基板の製造方法 | |
JP2008028069A (ja) | 外部接合電極付き基板およびその製造方法 | |
JP5682678B2 (ja) | 半導体チップ搭載用基板及びその製造方法 | |
JP2015017296A (ja) | 無電解めっき方法 | |
US20080075919A1 (en) | Wiring board and process for producing the same | |
RU2242823C2 (ru) | Способ изготовления гис свч на керамических подложках | |
KR101113809B1 (ko) | 메탈코어 인쇄회로기판의 제조방법 | |
JP2011082269A (ja) | 発光ダイオード基板及びその製造方法 | |
JP2009033023A (ja) | 多数個取り基板の製造方法 | |
JP6543887B2 (ja) | バンプ付き配線基板及びその製造方法 |