JP5428667B2 - 半導体チップ搭載用基板の製造方法 - Google Patents

半導体チップ搭載用基板の製造方法 Download PDF

Info

Publication number
JP5428667B2
JP5428667B2 JP2009205856A JP2009205856A JP5428667B2 JP 5428667 B2 JP5428667 B2 JP 5428667B2 JP 2009205856 A JP2009205856 A JP 2009205856A JP 2009205856 A JP2009205856 A JP 2009205856A JP 5428667 B2 JP5428667 B2 JP 5428667B2
Authority
JP
Japan
Prior art keywords
layer
plating
gold
nickel
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009205856A
Other languages
English (en)
Other versions
JP2011060824A (ja
Inventor
芳則 江尻
清 長谷川
健久 櫻井
良明 坪松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2009205856A priority Critical patent/JP5428667B2/ja
Priority to KR1020127008121A priority patent/KR101368034B1/ko
Priority to US13/394,688 priority patent/US8997341B2/en
Priority to CN201080039774.5A priority patent/CN102576693B/zh
Priority to PCT/JP2010/065229 priority patent/WO2011027884A1/ja
Priority to TW99130195A priority patent/TWI471954B/zh
Publication of JP2011060824A publication Critical patent/JP2011060824A/ja
Application granted granted Critical
Publication of JP5428667B2 publication Critical patent/JP5428667B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Description

本発明は、半導体チップ搭載用基板及びその製造方法に関する。
近年、パソコン、携帯電話、無線基地局、光通信装置、サーバ及びルータ等の電子機器において、大小問わず、機器の小型化、軽量化、高性能化及び高機能化が進んでいる。また、ＣＰＵ、ＤＳＰ及び各種メモリ等のＬＳＩの高速化並びに高機能化とともに、ＳｏＣ（Ｓｙｓｔｅｍ ｏｎ ａ ｃｈｉｐ）やＳｉＰ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）等の高密度実装技術の開発も行われている。
このため、半導体チップ搭載用基板やマザーボードには、ビルドアップ方式の多層配線基板が使用されるようになっている。また、パッケージの多ピン狭ピッチ化といった実装技術の進歩により、半導体チップ搭載用基板は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）からＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）／ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）実装へと進化している。
半導体チップ搭載用基板と半導体チップとの接続には、例えば、金ワイヤボンディングが用いられる。また、半導体チップと接続された半導体チップ搭載用基板は、はんだボールによって配線板（マザーボード）と接続される。そのため、半導体チップ搭載用基板は、通常、半導体チップ又は配線板に接続するための接続端子をそれぞれ有している。これらの接続端子には、金ワイヤ又ははんだとの良好な金属接合を確保するために、金めっきが施されることが多い。
従来、接続端子に金めっきを施す方法としては、電解金めっきが広く適用されてきた。しかし、最近では、半導体チップ搭載用基板の小型化による配線の高密度化に伴って、接続端子の表面に電解金めっきを施すための配線を確保することが困難になりつつある。そこで、接続端子への金めっき方法として、電解めっきをするためのリード線が不要である無電解金めっき（置換金めっきや還元金めっき）のプロセスが注目され始めている。例えば、下記非特許文献１に記載されているように、端子部分の銅箔表面に、無電解ニッケルめっき皮膜／無電解金めっき皮膜を形成することが知られている。
しかしながら、非特許文献２に記載されている通り、無電解ニッケルめっき／無電解金めっきの方法では、電解ニッケルめっき／電解金めっきの方法と比較して、はんだ接続信頼性や熱処理後のワイヤボンディング性が低下することが知られている。
また、配線に無電解ニッケルめっきを行うと、「ブリッジ」と呼ばれる、配線間に無電解ニッケルめっき皮膜が析出する現象が発生し、これにより短絡不良が引き起こされる場合がある。このブリッジを抑制するためには、例えば、特許文献１、２に示すようなブリッジを抑制するための前処理液及び前処理方法が提案されている。また、特許文献３に示すように、ブリッジを抑制するための無電解めっき用触媒液も提案されている。
特開平９−２４１８５３号公報 特許第３３８７５０７号 特開平１１−１２４６８０号公報
社団法人プリント回路学会誌「サーキットテクノロジー」（１９９３年 Ｖｏｌ．８ Ｎｏ．５ ３６８〜３７２頁） 表面技術（２００６年 Ｖｏｌ．５７ Ｎｏ．９ ６１６〜６２１頁）
ところで、近年では、セミアディティブ法等の配線形成方法の利用によって、パターン間の間隔が５０μｍを下回るような超微細パターン、例えば、配線幅／配線間隔（以下、「Ｌ／Ｓ」と略す。）＝３５μｍ／３５μｍという微細配線を有する製品が量産化され始めている。
このような超微細パターンを有する基板において、銅からなる回路に無電解ニッケルめっきを施した後、その上に無電解金めっきを施して接続端子を形成する従来技術としては、例えば、次のような方法が知られている。
すなわち、銅箔付樹脂を用いたセミアディティブ法を、
（１）内層回路を表面に有する内層板の上下に、銅箔付き樹脂をラミネートする工程、
（２）銅箔付き樹脂にインタースティシャルバイアホール（ＩＶＨ）を設け、銅箔上およびＩＶＨ内部に無電解銅めっき層を形成する工程、
（３）無電解銅めっき層上における導体回路を形成すべき箇所を除いて電解めっきレジストを形成する工程、
（４）導体回路を形成すべき箇所に、電解銅めっきにより銅回路を形成する工程、
（５）電解めっきレジストを剥離する工程、
（６）エッチング液を用いて、導体回路を形成すべき部分以外の部分の上記銅箔及び無電解銅めっき層をエッチングにより除去する工程、
（７）導体回路の形成された基板の表面にソルダーレジストパターンを形成する工程、
（８）導体回路上に無電解ニッケルめっき皮膜を形成する工程、及び、
（９）前記導体回路の最表面に、さらに無電解金めっき皮膜を形成する工程、
により実施することが知られている。すなわち、銅からなる導体回路上の特定部位に、無電解ニッケルめっき（工程（８））／無電解金めっき（工程（９））を行い、これによって接続端子を形成する。
前述の通り、半導体チップ搭載用基板の小型化による配線の高密度化に伴って、接続端子部分を、従来の電解ニッケル／電解金めっき方法に代えて、リード線不要な無電解めっき技術を用いることが必須となりつつある。そのため、上記のようなセミアディティブ法でも無電解ニッケルめっき／無電解金めっきが適用されている。
しかしながら、本発明者らが検討を行った結果、Ｌ／Ｓ＝３５μｍ／３５μｍ程度の微細配線上に、無電解ニッケルめっき液を用いて無電解ニッケルめっきを施す場合、導体間の絶縁信頼性を充分に確保することが困難であることが判明した。すなわち、上述した特許文献１〜３に記載の前処理液や前処理方法、無電解めっき用触媒液等のブリッジを低減する手法を適用しても、微細配線とした場合には、導体間の基材上に無電解ニッケルめっきが析出し易いため、充分な効果が得られないことが判明した。また、このような微細配線とした場合、無電解ニッケルめっき／無電解金めっきを適用すると、電解ニッケルめっき／電解金めっきを適用した場合と比較して、ワイヤボンディング性とはんだ接続信頼性とが著しく低くなることも判明した。
本発明は、このような事情に鑑みてなされたものであり、微細配線を形成する場合であっても、ブリッジの発生を低減でき、しかも優れたワイヤボンディング性及びはんだ接続信頼性を得ることが可能な半導体チップ搭載用基板の製造方法及びこれにより得られる半導体チップ搭載用基板を提供することを目的とする。
上記目的を達成するため、本発明者らが鋭意検討を行ったところ、パターン間の間隔が５０μｍを下回るような超微細パターン（例えば、Ｌ／Ｓ＝３５μｍ／３５μｍ程度の微細配線）において、銅配線上に無電解ニッケルめっきを施した場合にブリッジが生じ易いのは、無電解ニッケルめっきによって銅配線の側面にもニッケルめっきが施されてしまうことが一因であると推測した。そこで、このような側面へのニッケルめっきを抑制することで、ブリッジの発生を大幅に低減できるようになることを見出し、本発明を想到するに至った。
すなわち、本発明の半導体チップ搭載用基板の製造方法は、内層回路を表面に有する内層板と、内層回路と一部で接続するように絶縁層を隔てて内層板上に設けられた第１の銅層とを有する積層体における第１の銅層上に、導体回路となるべき部分を除いてレジストを形成するレジスト形成工程と、第１の銅層上の導体回路となるべき部分に、電解銅めっきにより第２の銅層を形成して、第１の銅層及び第２の銅層からなる導体回路を得る導体回路形成工程と、導体回路上の少なくとも一部に、電解ニッケルめっきにより、導体回路とは反対側の面における結晶粒径の平均値が０．２５μｍ以上であるニッケル層を形成するニッケル層形成工程と、レジストを除去するレジスト除去工程と、レジストに覆われていた部分の第１の銅層をエッチングにより除去するエッチング工程と、ニッケル層が形成された導体回路上の少なくとも一部に、無電解金めっきにより金層を形成する金層形成工程とを有することを特徴とする。
上記本発明の半導体チップ搭載用基板の製造方法では、第１の銅層上に、導体回路のパターンに合わせて電解めっき用のレジストを形成した後、電解銅めっきにより第２の銅層を形成し、続けて電解ニッケルめっきによりニッケル層を形成している。このように、電解ニッケルめっきを行う際に、導体回路以外の部分にレジストが存在しているため、これによって導体回路の側面にニッケルめっきが施されることを防止できる。したがって、本発明によれば、超微細パターンとする場合であっても、ブリッジの形成が大幅に低減される。
さらに、上記のように導体回路上へのニッケル層の形成は、無電解ニッケルめっきではなく電解ニッケルめっきにより行うため、微細配線とする場合であっても、ワイヤボンディング性及びはんだ接続信頼性を良好に得ることもできる。また、ニッケル層上への金層の形成は、無電解金めっきにより行うことから、電解めっきを行う場合のようなリード線を用いる必要がなく、微細配線を形成しても独立端子となるべき部分に良好に金めっきを行うことができる。そのため、半導体チップ搭載用基板の更なる小型化・高密度化にも対応することができる。
そして、このような半導体チップ搭載用基板の製造方法においては、例えば、上記導体回路の少なくとも一部を、はんだ接続用端子やワイヤボンディング用端子等の接続用の端子とし、特にこの部分にニッケル層及び金層を形成することで、ワイヤボンディング性及びはんだ接続信頼性が良好な半導体チップ搭載用基板が得られる。
上記本発明の半導体チップ搭載用基板の製造方法は、エッチング工程後、金層形成工程前に、ニッケル層が形成された導体回路の少なくとも一部が露出するように、表面にソルダーレジストを形成するソルダーレジスト形成工程を有すると好ましい。こうすれば、金層を形成しない部位の導体回路を保護することができ、導体回路上の目的とする位置に金層を形成することが容易となるほか、金めっきによるブリッジの形成も防ぐことが可能となる。
上記レジスト形成工程においては、内層板上に、樹脂を主成分とする絶縁層と銅箔とが積層された樹脂付き銅箔を、絶縁層が内層板側に向くようにして積層し、内層板上に積層された樹脂付き銅箔に、内層回路の一部が露出するようにバイアホールを形成し、銅箔及びバイアホール内を覆うように無電解銅めっきにより銅めっき層を形成して、銅箔及び銅めっき層からなり内層回路と一部で接続する第１の銅層を有する積層体を得た後、積層体における第１の銅層上に、導体回路となるべき部分を除いてレジストを形成することができる。
この場合、樹脂付き銅箔における銅箔及び無電解銅めっきによる銅めっき層は、シード層として機能することができ、また、これらからなる第１の銅層は、その上部に更に第２の銅層が積層されることで導体回路を形成する。そして、上記のレジスト形成工程によれば、このような第１の銅層を備える積層体を良好に得ることが可能となる。なお、シード層とは、電解めっきを行うための下地となる金属皮膜をいう。
このようなレジスト形成工程においては、樹脂付き銅箔における銅箔の厚みが、５μｍ以下であることが好ましい。こうすれば、シード層である銅箔が薄いため、レジストの除去後、導体回路以外の部分に残ったシード層（銅箔）を除去することが容易となり、導体回路を更に良好に形成することが可能となる。
また、レジスト形成工程においては、内層回路を表面に有する内層板上に、導電性を有しないフィルムを積層して絶縁層を形成し、内層板上に積層されたフィルムに、内層回路の一部が露出するようにバイアホールを形成し、絶縁層及びバイアホール内を覆うように無電解銅めっきにより銅めっき層を形成して、銅めっき層からなり内層回路と一部で接続する第１の銅層を有する積層体を得た後、この積層体における第１の銅層上に、導体回路となるべき部分を除いてレジストを形成するようにしてもよい。
この場合は、銅めっき層がシード層として機能するとともに、そのまま上部に第２の銅層が積層されて導体回路となる第１の銅層を構成する。そして、上記のレジスト形成工程によれば、内層板上に、このような第１の銅層を備える積層体を良好に得ることが可能となる。
このように銅めっき層のみがシード層となる場合は、銅箔及び銅めっき層がシード層となる場合と比較して厚みを薄くし易いため、例えばエッチング工程においてシード層を除去し易くする観点では好ましい傾向にある。ただし、シード層が銅箔及び銅めっき層により形成される場合は、無電解銅めっきを行う前に付与する触媒が、銅箔表面に付着することになるため、絶縁層の表面（ＩＶＨ内を除く）には直接付与されることがない。絶縁層に触媒が付着していると、シード層の除去後にも絶縁層表面に触媒が残る場合があるため、この触媒の作用によって導体回路間にめっき皮膜が析出し、これにより短絡不良が引き起こされる場合がある。したがって、このような触媒に起因する短絡不良を発生しにくくする観点からは、シード層は、銅箔及び銅めっき層によって形成されることが好ましい。
本発明の半導体チップ搭載用基板の製造方法は、導体回路形成工程後、ニッケル層形成工程前に、導体回路の一部が露出するようにしてレジスト及び導体回路を覆う上部レジストを更に形成する上部レジスト形成工程を有しており、この場合、ニッケル層形成工程において、上部レジストから露出した導体回路上にニッケル層を形成し、レジスト除去工程において、レジスト及び上部レジストの両方を除去することが好ましい。
上記のような上部レジストを更に形成することで、導体回路上の接続端子となるべき部分に選択的にニッケル層を形成することが容易となる。そして、こうすれば、導体回路の全体がニッケル層で覆われることがなくなるため、上記のようにソルダーレジスト形成工程において接続端子となる部分以外にソルダーレジストを形成する場合、導体回路を構成している銅とソルダーレジストとを密着させることが可能となる。本発明者らの検討によると、ニッケルとソルダーレジストとの接着性に比して、銅とソルダーレジストとの接着性が高い傾向にあったことから、上記方法により、基板に対するソルダーレジストの密着性を高めて信頼性を更に向上させることが可能となる。
また、ニッケル層形成工程後、金層形成工程前には、ニッケル層上に、コバルト、パラジウム、白金から群より選ばれる少なくとも一種の金属からなる金属層を、無電解めっき又は電解めっきにより形成する金属層形成工程を行ってもよい。これらの金属層は、ニッケルの拡散を抑制する効果が高いことから、ニッケル層上にこれらの金属層を形成することによって、金層を直接形成した場合に比べてニッケルの拡散を抑制し易くなり、ワイヤボンディング性を更に高めることが可能となる。
また、ニッケル層形成工程後、レジスト除去工程前には、ニッケル層上に、金からなる金属層を形成する金属層形成工程を行ってもよい。この場合、その後の金層形成工程において、導体回路の最表面にさらに金層を形成する際に、無電解金めっきにより形成する金層の厚さを減らすことが可能となる。
特に、ソルダーレジスト形成工程後、金層形成工程前に、上記ソルダーレジストから露出したニッケル層が形成された導体回路上に、無電解パラジウムめっきによりパラジウム層を形成する金属層形成工程を行うことが好ましい。こうすれば、導体回路の不要な位置にまでパラジウム層が形成されることがないため、導体回路とソルダーレジストとの密着性を良好に保ったまま、ニッケルの拡散を防止する効果が良好に得られるようになる。
このパラジウム層形成工程においては、パラジウム層を、置換パラジウムめっきを行った後、還元型のパラジウムめっきを行うことにより形成することが好適である。これにより、置換及び還元を同時に生じさせた場合に比して、ニッケル層からのニッケルの溶出を抑制することができ、ワイヤボンディング性を高める効果がより良好に得られるようになる。
また、金層形成工程においては、無電解金めっきを、還元剤を含む無電解金めっき液を用いて行い、還元剤として、酸化により水素ガスを発生しないものを用いることが好ましい。これにより、酸化に伴って発生した水素ガスによる、金めっきの異常析出を抑制することが可能となる。
さらに、金層形成工程においても、金層を、置換金めっきを行った後、還元型の金めっきを行うことにより形成することが好ましい。これにより、金層よりも下層に形成されているニッケル層や上記金属層中の金属との良好な密着性が得られ、更に良好なワイヤボンディング性が得られるようになる。
このようにして形成される金層の厚みは、０．００５μｍ以上であると好適である。このような厚さの金層が形成されることで、ワイヤボンディングの実施が容易となる傾向にある。
本発明はまた、上記本発明の製造方法により得られる半導体チップ搭載用基板を提供するものである。かかる半導体チップ搭載用基板は、上述の如く、製造時におけるブリッジの発生が無いため短絡不良を生じ難く、しかも、優れたワイヤボンディング性及びはんだ接続信頼性を有するものとなる。
本発明によれば、微細配線を形成する場合であっても、ブリッジの発生を低減でき、しかも優れたワイヤボンディング性及びはんだ接続信頼性を得ることが可能な、半導体チップ搭載用基板の製造方法を提供することが可能となる。
また、本発明において、導体回路には、無電解金めっきにより金層を形成することができることから、電解めっきを行う場合のようなリード線を用いる必要がなく、微細配線を形成しても独立端子となるべき部分に良好に金めっきを行うことができる。そのため、本発明の製造方法は、半導体チップ搭載用基板の更なる小型化・高密度化にも対応することができる。
さらに、本発明によれば、上記本発明の製造方法により得ることができ、ブリッジの発生が低減されており、しかも優れたワイヤボンディング性及びはんだ接続信頼性を有する半導体チップ搭載用基板を提供することが可能となる。
第１実施形態に係る半導体チップ搭載用基板の製造方法を模式的に示す工程図である。 第１実施形態に係る半導体チップ搭載用基板の製造方法を模式的に示す工程図である。 金層８形成後の導体回路５０の部分の断面構成を拡大して示す模式図である。 金属層形成工程を行った場合における、金層８形成後の導体回路５０の部分の断面構成を拡大して示す模式図である。 金属層形成工程を行った場合における、金層８形成後の導体回路５０の部分の断面構成を拡大して示す模式図である。 第２実施形態に係る半導体チップ搭載用基板の製造方法を模式的に示す工程図である。 第２実施形態に係る半導体チップ搭載用基板の製造方法を模式的に示す工程図である。 金層８形成後のニッケル層６が形成された導体回路５０の部分の断面構成を拡大して示す模式図である。 実施例１におけるニッケル層６／金層８のＦＩＢ／ＳＩＭによる観察結果を示す図である。 実施例７におけるニッケル層６／金層８のＦＩＢ／ＳＩＭによる観察結果を示す図である。 実施例８におけるニッケル層６／金層８のＦＩＢ／ＳＩＭによる観察結果を示す図である。 比較例１におけるニッケル層／金層のＦＩＢ／ＳＩＭによる観察結果を示す図である。 比較例４におけるニッケル層／金層のＦＩＢ／ＳＩＭによる観察結果を示す図である。 比較例５におけるニッケル層／金層のＦＩＢ／ＳＩＭによる観察結果を示す図である。
以下、図面を参照して本発明の好適な実施の形態について説明する。なお、図面の説明において、同一の要素には同一の符号を付し、重複する説明については省略することとする。
［第１実施形態］
以下、半導体チップ搭載用基板の製造方法の好適な第１実施形態について説明する。図１及び２は、第１実施形態に係る半導体チップ搭載用基板の製造方法を模式的に示す工程図である。本実施形態は、内層板に対し、銅箔付き樹脂を用いて外層回路の形成を行うセミアディティブ法による半導体チップ搭載用基板の製造方法の例である。
本実施形態においては、まず、図１（ａ）に示すように、内層板１を準備する。内層板１は、内層用基板１００と、その表面に設けられた内層回路１０２と、内層用基板を貫通するように形成され、両表面の内層回路１０２同士を電気的に接続する内層用ビア１０４とを備えている。かかる内層板１における各構成としては、回路基板に適用される公知の構成を特に制限なく適用することができる。
内層板１の形成方法としては、例えば、次のような方法が適用できる。まず、内層用基板１００の両表面に、金属層としての銅箔を積層した後、この銅箔の不要な箇所をエッチングにより除去することにより内層回路１０２を形成する方法（サブトラクト法）や、内層用基板１００の両表面の必要な箇所にのみ、無電解銅めっきにより銅からなる内層回路１０２を形成する方法（アディティブ法）が挙げられる。また、内層用基板１００の表面上、又はその表面に更に形成した所定の層（ビルドアップ層）上に、薄い金属層（シード層）を形成し、さらに電解銅めっきにより内層回路１０２に対応した所望のパターンを形成した後、このパターンを形成しなかった部分の薄い金属層をエッチングで除去することによって、内層回路１０２を形成する方法（セミアディティブ法）等も挙げられる。
次に、図１（ｂ）に示すように、内層板１の両表面上に、樹脂を主成分とする絶縁層２１と銅箔２２とが積層された樹脂付き銅箔２を、その絶縁層２１が内層板１側に向くようにして積層する（図１（ｂ））。樹脂付き銅箔２の積層は、例えば、内層板１に対してラミネート又はプレスすることによって行うことができる。例えば、一般的な真空プレス機を適用することができる。この際、加熱・加圧の条件は、層間絶縁樹脂である絶縁層２１の構成材料の特性にあった条件が好ましい。例えば、温度１５０℃〜２５０℃、圧力１ＭＰａ〜５ＭＰａとすることができる。本実施形態では、このような樹脂付き銅箔２における銅箔２２がシード層として機能し、これにより後述する銅めっき層３や第２の銅層５の形成を行うことが可能となる。なお、積層される前の樹脂付き銅箔２の絶縁層２１は、Ｂステージ状態である。
樹脂付き銅箔２における銅箔２２は、その厚みが５μｍ以下であると好ましく、３μｍ以下であるとより好ましい。また、銅箔の厚みを５μｍ以下にすることで、後述するエッチングを容易に行うことが可能となり、微細配線を形成することが容易となる。
銅箔２２としては、ピーラブルタイプ又はエッチャブルタイプのものを使用することが好ましい。銅箔２２がピーラブルタイプの場合、キャリアを引き剥がすことで、またエッチャブルタイプの場合、キャリアをエッチングすることで、所望の厚みを有する銅箔とすることができる。例えば、ピーラブルタイプの場合、キャリアとの剥離層となる金属酸化物又は有機物層を、エッチングなどで除去することで、キャリアを引き剥がすことができる。また、エッチャブルタイプにおいて、金属箔を銅箔、キャリアをＡｌ箔とした場合、アルカリ溶液を用いることで、キャリアのみをエッチングすることができる。銅箔２２は、給電層として機能する範囲で薄ければ薄いほど微細配線形成に適することから、そのような厚みとするために、更にエッチングを行って厚みを低減することができる。その場合、ピーラブルタイプの場合、離型層の除去と同時にエッチングを行うと効率的で好ましい。
絶縁層２１を構成する樹脂は、絶縁性を有する樹脂であり、そのような樹脂としては、熱硬化性樹脂、熱可塑性樹脂やそれらの混合樹脂を適用できる。なかでも、熱硬化性を有する有機絶縁材料が好ましい。熱硬化性樹脂としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、ポリベンゾイミダゾール樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、シリコーン樹脂、シクロペンタジエンから合成した樹脂、トリス（２−ヒドロキシエチル）イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、３量化芳香族ジシアナミド樹脂、トリアリルトリメタリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂等が挙げられる。熱可塑性樹脂としては、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が挙げられる。なお、絶縁層２１には、必要に応じてシリカフィラー等の無機充填剤等を配合してもよく、また、ガラスクロス等を含むプリプレグを用いてもよい。
次に、図１（ｃ）に示すように、内層板１に積層された樹脂付き銅箔２の所定の部位に、樹脂付き銅箔２を貫通して内層板１に達する貫通孔（ビア穴）を形成する。これによりインタースティシャルバイアホール（ＩＶＨ）３０を形成して、内層回路１０２の一部を露出させる。貫通孔は、例えば、紫外線波長のレーザ光を直接照射して穴加工を行うことで形成することができる。紫外波長のレーザとしては、ＵＶ−ＹＡＧレーザの第３高調波（波長３５５ｎｍ）を用いると、比較的高いエネルギーが得られ、加工速度を早くできることから好ましい。
また、ＩＶＨ３０の形成においては、レーザエネルギー分布を調整し、ビア穴の断面形状をテーパ形状にすると、穴内のめっき付き性が向上するため好ましい。さらに、ビア穴径が５０μｍ以下であると、加工速度が速くなるため好ましい。また、ビア穴のアスペクト比（ビア穴高さ／ビア穴の底の直径）は１以下であると、信頼性を確保する観点から好ましいため、ＩＶＨ３０の形成に際しては、このような絶縁層２１の厚みとビア穴径との関係となるよう設計することが好ましい。なお、ビア穴内には、スミアが発生していることがあるため、ビア穴の形成後には、過マンガン酸塩、クロム酸塩、過マンガン酸等を用いた洗浄を行うことにより、スミアの除去を行うことが好ましい。
次に、図１（ｄ）に示すように、樹脂付き銅箔２が積層された内層板１の全表面を覆うように、無電解銅めっきにより銅めっき層３を形成する。これにより、内層板１と、内層板１の内層回路１０２と一部で接続するように絶縁層２１を隔てて設けられた銅箔２及び銅めっき層３からなる第１の銅層３２とを有する積層体１１０が得られる。この積層体１１０では、銅箔２２の表面及びＩＶＨ３０内が連続的に第１の銅層３２によって覆われた状態となるため、絶縁層２１の表面上に形成された銅箔２２と内層回路１０２との電気的な接続が可能となる。
銅めっき層３は、一般的な配線板の形成に用いられる無電解銅めっき方法を用いて形成すれば良く、めっきすべき部位に、無電解銅めっきの核となる触媒を付与しておき、これに無電解銅めっき層を薄付けすることで形成することができる。触媒としては、貴金属イオンやパラジウムコロイドを用いることができ、特にパラジウムは樹脂への密着性が高いことから好ましい。無電解銅めっきには、硫酸銅、錯化剤、ホルマリン、水酸化ナトリウムを主成分とする、一般的な配線板の形成に用いられる無電解銅めっき液を用いることができる。
銅めっき層３の厚みとしては、ＩＶＨ３０部のへの給電が可能となるような厚みがあれば良く、０．１〜１μｍであると好ましい。銅めっき層３が０．１μｍより薄いと、ＩＶＨ３０内部の内層回路１０２を構成する銅と、樹脂付き銅箔２における銅箔２２との間の給電が十分に得られない恐れがある。一方、１μｍより厚いと、後述する導体回路となるべき部分以外の銅をエッチングにより除去するエッチング工程において、エッチングをしなければならない銅の厚みが増えるため、回路形成性が低下して微細配線の形成が困難になるおそれがある。銅めっき層３の厚みが０．１〜１μｍであることで、内層回路１０２と銅箔２２との給電が十分に得られ、しかも、エッチング工程におけるエッチングが容易となって良好な回路形成性が得られるようになる。
次に、図１（ｅ）に示すように、第１の銅層３２上の所望の位置に、電解めっきレジストであるレジスト４を形成する（レジスト形成工程）。このレジスト４を形成する部位は、第１の銅層３２における導体回路となるべき部分（ＩＶＨ３０を含む）を除く部分である。レジスト４は、後述する材料を用いた公知のレジスト形成方法を適用することによって形成することが可能である。なお、導体回路となるべき部分には、位置合わせに用いる位置合わせ用のパターン等も含む。
レジスト４の厚さは、その後めっきする導体の合計の厚さと同程度か、それよりも厚くすることが好適である。レジスト４は、樹脂から構成されるものであると好ましい。樹脂から構成されるレジストとしては、ＰＭＥＲ Ｐ−ＬＡ９００ＰＭ（東京応化株式会社製、商品名）のような液状レジストや、ＨＷ−４２５（日立化成工業株式会社、商品名）、ＲＹ−３０２５（日立化成工業株式会社、商品名）等のドライフィルムのレジストがある。
次に、図１（ｆ）に示すように、第１の銅層３２の表面上に、電解銅めっきにより第２の銅層５を形成し、第１の銅層３２と第２の銅層５とが積層された導体回路５０を得る（導体回路形成工程）。この工程においては、電解銅めっきにより、レジスト４が形成されていない部分にのみ第２の銅層５が形成される。したがって、第２の銅層５は、第１の銅層３２上の導体回路５０となるべき部分に形成されることになる。
第２の銅層５の形成領域は、上記のようにレジスト４によって決定される。そのため、電解銅めっきは、第１の銅層３２のいずれかの部分にリード線を取り付けて行えばよく、配線を高密度化する場合であっても十分に対応可能である。電解銅めっきは、半導体チップ搭載用基板の製造において使用される公知の硫酸銅電解めっきやピロリン酸電解めっきを用いて行うことができる。
第２の銅層５の厚さは、導体回路として使用できる程度の厚さであればよく、目的とするスペースにもよるものの、１〜３０μｍの範囲であると好ましく、３〜２５μｍの範囲であるとより好ましく、３〜２０μｍの範囲であると更に好ましい。
次に、図２（ｇ）に示すように、第２の銅層５の表面上に、更に電解ニッケルめっきによりニッケル層６を形成する（ニッケル層形成工程）。この工程でも、電解ニッケルめっきにより、レジスト４が形成されていない部分にのみニッケル層６が形成される。したがって、ニッケル層６は、導体回路５０上の全領域に形成されることになる。この工程でも、導体回路５０のいずれかの部分にリード線を取り付けて電解ニッケルめっきを実施すればよい。
電解ニッケルめっきは、例えば、導体回路形成工程後の基板全体を、電解ニッケルめっき液に浸漬することで行うことができる。電解ニッケルめっき液としては、ワット浴（硫酸ニッケル、塩化ニッケル、ホウ酸を主成分とするニッケルめっき浴）、スルファミン酸浴（スルファミン酸ニッケルとホウ酸を主成分とするニッケルめっき浴）、ホウフッ化浴等を用いることができる。なかでも、ワット浴からの析出皮膜が、素地となる導体回路５０との密着性がよく、耐食性を高くできる傾向にある。そのため、電解ニッケルめっきには、ワット浴を用いることが好ましい。
また、ワット浴を用いてめっきを行うと、ニッケル層６におけるニッケルの結晶粒径も大きくできる傾向にある。そのため、かかる観点からもワット浴を用いることが好ましい。これは、後述する金層形成工程において、無電解金めっきにより金層８を形成する場合、金層８は下地のニッケルの結晶の大きさをある程度引き継いで結晶成長するエピタキシャル成長により形成されることから、ニッケルの結晶粒が大きいほど、大きな結晶粒を有する金めっき皮膜が形成されるためである。
ニッケル層６は、導体回路５０と反対側の面、すなわち後述するような金層８や金属層１３と接触する側の面でのニッケルの結晶粒径の平均値が０．２５μｍ以上となるように形成する。このニッケル層６表面の結晶粒径の平均値は、０．５μｍ以上であると好ましく、１μｍ以上であるとより好ましく、結晶粒の大きさが大きいほどよい。一般的に、電解ニッケルめっき液には光沢剤が添加されるが、光沢剤は結晶粒を小さくすることで光沢を得るものである。そのため、上記のような結晶粒径を得るために、電解ニッケルめっき液は、光沢剤の添加が極力少ないものが好ましく、光沢剤を含有していないものが特に好ましい。光沢剤の添加が少ない電解ニッケルめっき液を用いる場合、半光沢のニッケル層６が形成され易く、光沢剤を含有しない電解ニッケルめっき液を用いる場合、無光沢のニッケル層６が形成され易い。
ここで、後述する無電解金めっきにより形成される金層８における金の結晶粒が小さいと、ニッケル層６からの金層８へのニッケルの拡散を抑制する効果が低くなる傾向にある。その場合、例えばワイヤボンディング前に熱処理が行われると、ニッケルが金層８の表面に粒界拡散してしまい、その後、ワイヤボンディングを行ったときに、金ワイヤと金層８表面との接続信頼性が低下してしまう場合がある。これに対し、金層８における金の結晶粒が大きければ大きいほど、ニッケル層６からのニッケルの金層８内での粒界拡散を抑制する効果が高くなる傾向にある。したがって、電解ニッケルめっきにより形成するニッケル層６の表面は、ニッケルの結晶粒径が大きいほど好ましく、無光沢又は半光沢であると好適である。
電解ニッケルめっきにより形成するニッケル層６の厚みは、０．４〜１０μｍであることが好ましく、０．６〜８μｍであるとより好ましく、１〜６μｍであると更に好ましい。ニッケル層６の厚みを０．４μｍ以上とすることで、下層の銅からなる導体回路のバリヤ皮膜としての効果が充分に得られ、これによりはんだ接続信頼性が向上する。また、０．４μｍ以上とすると、ニッケルの結晶粒が充分に成長することから、金層形成工程において、ニッケルの粒界拡散を抑制するために充分な大きさの結晶粒の金層８が得られ易くなる。ただし、１０μｍを越えてもこれらの効果がそれ以上大きくは向上せず、経済的でないので、ニッケル層６の厚みは１０μｍ以下とすることが好ましい。
また、電解ニッケルめっきにおいては、電流密度も結晶成長に影響を与える傾向にある。具体的には、電解ニッケルめっきの際の電流密度は、０．３〜４Ａ／ｄｍ２であることが好ましく、０．５〜３Ａ／ｄｍ２であることがより好ましく、０．８〜２．５Ａ／ｄｍ２であることが更に好ましい。この電流密度を０．３Ａ／ｄｍ２以上とすることで、ニッケルの結晶粒が充分に成長し、バリヤ皮膜としての効果が高まるため本発明の効果が良好に得られるようになる。上記範囲内で電流密度が高いほど、ニッケルの結晶粒を大きくできるため、電流密度は高いほど好ましい。ただし、電流密度を４Ａ／ｄｍ２以下とすることで、ざらつきのあるめっきの発生（一般に「やけ」と呼ばれる）を抑制することができる傾向にある。
このようなニッケル層形成工程に続いて、図２（ｈ）に示すように、電解めっきレジストであるレジスト４を除去する（レジスト除去工程）。これにより、レジスト４に覆われていた部分の第１の銅層３２（銅めっき層３）が露出する。レジスト４の除去は、アルカリ性剥離液、硫酸、又はその他の市販のレジスト剥離液を用いて、レジスト４を剥離すること等により行うことができる。
それから、図２（ｉ）に示すように、レジスト４に覆われていた部分の第１の銅層３２（銅箔２２及び銅めっき層３）をエッチングにより除去する（エッチング工程）。これにより、導体回路となるべき部分以外の銅（第１の銅層３２）が全て除去され、第１の銅層３２及び第２の銅層３からなる導体回路５０の表面をニッケル層６が覆う回路パターンが形成される。
エッチングは、レジスト４を除去した後の基板を、エッチング液に浸漬することにより行うことができる。エッチング液としては、ハロゲン以外の酸及び過酸化水素を主成分とし、主成分に加えて溶媒、添加剤からなる溶液を適用することができる。この溶媒としては、コスト、取り扱い性、安全性の面から水が好ましく用いられ、水にはアルコール等が添加されていても構わない。また、添加剤としては過酸化水素の安定剤等が挙げられる。さらに、ハロゲン以外の酸としては、硫酸、硝酸等が挙げられ、好ましくは硫酸が用いられる。このようなエッチング液を用いてエッチングを行う場合、設計通りのトップ幅、ボトム幅等を有する回路パターンを得るためには、銅めっき層３のエッチング速度が銅箔２２のエッチング速度の８０％以下となるように調整することが好ましい。
また、ハロゲン以外の酸として硫酸を用いる場合、エッチング液の主成分の濃度として、１０〜３００ｇ／Ｌの硫酸および１０〜２００ｇ／Ｌの過酸化水素水を用いることが好ましい。このような濃度以下では、エッチング速度が遅くなるため、作業性が悪くなる傾向にある。また、この濃度以上では、エッチング速度が速くなり過ぎ、エッチング量のコントロールが難しくなるおそれがある。
第１の銅層３２のエッチング速度は、１〜１５μｍ/分となるようにコントロールすることが、良好な作業性を得る観点から好ましい。また、結晶構造の差異によるエッチング速度の差は、エッチング液の温度に依存することから、エッチングの際には、エッチング液の温度は２０〜５０℃とすることが好ましく、２０〜４０℃とすることがより好ましい。さらに、エッチング時間は、所望の導体パターン幅が形成されるような時間を適宜求めて適用すればよいが、作業性やエッチングの均一性等を良好にする観点からは、１０秒〜１０分の範囲とすることが好ましい。
エッチング工程後には、図２（ｊ）に示すように、後述する金層形成工程を実施する前に、ニッケル層６が形成された導体回路５０の少なくとも一部が露出するように、表面にソルダーレジスト７を形成するソルダーレジスト形成工程を行うことが好ましい。ソルダーレジスト７は、例えば、ニッケル層６が形成された導体回路５０（回路パターン）のうちのワイヤボンディング用端子やはんだ接続用端子となるべき部分以外を覆うように形成することができる。このようなソルダーレジスト７を金層形成工程前に形成することによって、所望の位置にのみ金層８を形成することが可能となり、無電解金めっきの際に導体回路を保護することができるほか、コストの低減も図ることが可能となる。
ソルダーレジスト７としては、熱硬化型や紫外線硬化型の樹脂のものが使用でき、なかでも、レジスト形状を精度良く加工することができる紫外線硬化型のものが好ましい。例えば、エポキシ系、ポリイミド系、エポキシアクリレート系、フルオレン系の樹脂材料を用いることができる。ソルダーレジストのパターン形成は、ワニス状の材料であれば印刷で行うことも可能であるが、より精度を高める観点から、感光性のソルダーレジスト、カバーレイフィルム、フィルム状レジストを用い、これらを用いた公知のパターン形成方法を適用して行うことがより好ましい。
その後、図２（ｋ）に示すように、ニッケル層６が形成された導体回路５０（回路パターン）のうち、ソルダーレジスト７を形成しなかった部分に対し、無電解金めっきにより金層８を形成する（金層形成工程）。これにより、ニッケル層６が形成された導体回路５０の上面及び側面を覆うように金層８が形成され、この部分が、ワイヤボンディング用端子やはんだ接続用端子等の接続端子として好適に機能できるようになる。
金層８は、例えば、置換・還元金めっきを行うか、或いは、置換金めっきを行った後に還元型の金めっきを行う無電解金めっきなどによって形成することができる。また、金層８を形成する箇所が独立端子となる前に電解金めっきを行っておき、その後、還元型の無電解金めっきを行うことにより形成することもできる。無電解金めっきは、本発明による効果が得られる限り、どちらの手法を用いて行ってもよいが、置換金めっきを行った後に還元型の金めっきを行う方法は、下層の金属（この場合はニッケル）との良好な密着性が得られる観点から好ましく、また置換・還元金めっきを行う方法は、めっきの際に下層の金属（この場合はニッケル）を溶出させ難く、良好な金層８を形成できる傾向にある。
置換金めっき後、還元型の金めっきを行う場合、具体的には、ＨＧＳ―１００（日立化成工業株式会社製、商品名）のような置換金めっき液により、０．０１〜０．１μｍ程度の金めっき下地皮膜（置換金めっき皮膜）を形成した後、その上に、ＨＧＳ―２０００（日立化成工業株式会社製、商品名）のような還元型の無電解金めっき液により、０．１〜１μｍ程度の金めっき仕上げ層（還元型の金めっき皮膜）を形成する方法が挙げられる。ただし、無電解金めっきの手法はこれに限定されず、通常行われる金めっきに適した方法であれば制限なく適用できる。
図３は、金層８形成後の導体回路５０の部分の断面構成を拡大して示す模式図である。ここでは、金層８を形成するための無電解金めっきを、上記のような置換金めっき後、還元型の金めっきを行うことにより実施した場合の例を示す。図３に示すように、この部分では、内層板１（図示せず）の表面に形成された絶縁層２１上に、銅箔２２、銅めっき層３、第２の銅層５及びニッケル層６がこの順に積層され、これらの積層構造の上面及び側面を覆うように置換金めっき皮膜１１及び還元型の金めっき皮膜９からなる金層８が形成されている。
置換金めっき皮膜１１は、ニッケル層６が形成された導体回路５０の上面及び側面に形成することができる。置換金めっきに用いるめっき液には、シアン化合物を含むものと含まないものがあるが、いずれのめっき液でも使用できる。なかでも、シアン化合物を含むものが好ましい。この理由としては、導体回路５０を構成している銅における置換金めっきの均一性は、シアンを含むめっき液を用いた方が、シアンを含まないものを用いた場合と比較して良好であることが挙げられる。このようなシアンを含むめっき液で置換金めっきを行った後に、後述するような還元型の金めっきを行うと、金層８が均一に成長し易い傾向にある。
還元型の金めっき皮膜９は、置換金めっき皮膜１１に更に金皮膜を形成することができる。そのため、置換金めっきに続いて還元型の金めっきを行うことで、厚い金層８を形成することが可能となる。還元型の金めっきに用いるめっき液は、還元剤を含むことで、自己触媒的に金層を形成できる。このめっき液にも、シアン化合物を含むものと含まないものがあるが、いずれのめっき液でも使用できる。
還元型の金めっきに用いるめっき液の還元剤としては、酸化により水素ガスが発生しないものが好ましい。ここで、水素ガスが発生しない、もしくは発生しにくい還元剤としては、アスコルビン酸、尿素系化合物、フェニル系化合物等が挙げられる。なお、水素ガスが発生する還元剤としては、ホスフィン酸塩、ヒドラジンがある。このような還元剤を含む金めっき液は、６０〜８０℃程度の温度で使用可能なものが好ましい。
一方、置換・還元金めっきは、置換金めっきと還元型の金めっき反応を同一の液で行うものであり、置換金めっきと同様に、ニッケル層６が形成された導体回路５０の上面及び側面に金層８を形成できる。このようなめっき液には、シアン化合物を含むものと含まないものがあり、いずれのめっき液でも使用することができる。また、置換・還元金めっきを行った後に、金層の厚膜化のために更に無電解金めっきを行うこともできる。
このようにして形成される金層８は、９９重量％以上の純度の金からなることが好ましい。金層８の金の純度が９９重量％未満であると、この部分を端子として適用する際に接続の信頼性が低下する場合がある。接続信頼性をより高める観点からは、金層の純度は、９９．５重量％以上であることがより好ましい。
また、金層８の厚さは、０．００５〜３μｍとすることが好ましく、０．０３〜１μｍとすることがより好ましく、０．１μｍ〜０．５μｍとすることが更に好ましい。金層８の厚さを０．００５μｍ以上とすることで、この部分を端子とした際にワイヤボンディングを行うことが容易となる傾向にある。一方、３μｍを超えても、それ以上効果が大きく向上しないため、経済的な観点からも３μｍ以下とすることが好ましい。
以上の工程により、内層板１の両面に、絶縁層２１を隔てて外層回路である導体回路５０が形成され、更にこの導体回路５０の必要部分に、ニッケル層６及び金層８が形成された構成を有する半導体チップ搭載用基板１０が得られる。このような半導体チップ搭載用基板１０は、ニッケル層６及び金層８が形成された導体回路５０の部分がワイヤボンディング用端子やはんだ接続用端子として機能することができ、この部分でチップ部品等との接続を行うことが可能である。
このような半導体チップ搭載用基板の製造方法においては、上記のようにニッケル層６上に直接金層８を形成するのではなく、ニッケル層６上に、所定の金属からなる金属層を形成するようにしてもよい。
具体的には、ニッケル層形成工程後、金層形成工程前のいずれかの時点で、ニッケル層６上に、コバルト、パラジウム、白金、金から群より選ばれる少なくとも一種の金属からなる金属層１３（図３、４参照）を、無電解めっき又は電解めっきにより形成する金属層形成工程を実施してもよい。なお、コバルト、パラジウム、白金、金から群より選ばれる少なくとも一種の金属からなる金属層１３には、コバルト、パラジウム、白金、金の他に不純物を含有する場合も含まれる。例えば、無電解パラジウムめっきによりパラジウムの金属層を形成した場合に、還元剤由来のリンを含有し、パラジウム−リン合金となる場合等がある。
例えば、ニッケル層形成工程後、レジスト除去工程の前にこのような金属層形成工程を行った場合は、レジスト４によって導体回路となるべき部分のみに金属層１３が形成される。したがって、導体回路５０上のニッケル層６の上面に金属層１３が形成される。
図４は、ニッケル層形成工程後、レジスト除去工程の前に金属層形成工程を行った場合における、金層８形成後の導体回路５０の部分の断面構成を拡大して示す模式図である。図４に示すように、この部分では、内層板１（図示せず）の表面に形成された絶縁層２１上に、銅箔２２、銅めっき層３、第２の銅層５、ニッケル層６及び金属層１３がこの順に積層され、これらの積層構造の上面及び側面を覆うように、置換金めっき皮膜１１及び還元型の金めっき皮膜９からなる金層８が形成されている。
また、レジスト除去工程後、金層形成工程の前にこのような金属層形成工程を行った場合は、レジスト４の除去後であるため、金属層１３は、ニッケル層６が形成された導体回路５０の上面及び側面の両方に形成される。
図５は、レジスト除去工程後、金層形成工程の前に金属層形成工程を行った場合における、金層８形成後の導体回路５０の部分の断面構成を拡大して示す模式図である。図５に示すように、この部分では、内層板１（図示せず）の表面に形成された絶縁層２１上に、銅箔２２、銅めっき層３、第２の銅層５及びニッケル層６が積層され、これらの積層構造の上面及び側面を覆うように金属層１３が形成された後、更にこの金属層１３を覆うように置換金めっき皮膜１１及び還元型の金めっき皮膜９からなる金層８が形成されている。
金属層１３は、コバルト、パラジウム、白金、金からなる群より選ばれる少なくとも一種の金属からなる。金属層１３としてコバルト、パラジウム、白金からなる層を形成すると、ニッケル層６と金層８との間にこれらの金属層１３が形成され、ニッケル層６中のニッケルが皮膜８に拡散することを防止できる。そのため、良好なワイヤボンディング性が得られ易くなる傾向にある。なかでも、パラジウムが特に好ましい。金属層１３としてパラジウムを用いる場合、めっき液の安定性が高いため、ニッケルの拡散を抑える効果が良好であり、ワイヤボンディング性を更に高めることができる。また、金層８上ではんだ接続を行った場合、パラジウムが微量含まれることによって、はんだ接続信頼性が向上する場合もある。
また、図４に示した例のように、ニッケル層６の上面にのみ金属層１３が形成されている場合、導体回路５０の側面部分にはニッケル層６が存在しないため、金層８がこの部分で導体回路５０を構成している銅と接触することとなる。この状態で、ワイヤボンディング等において熱処理が施されると、銅が金層８に拡散して金層８の表面にまで移動することがあり、これが生じると、金層８でのワイヤボンディング性が低下する場合がある。これに対し、図５に示した例のようにニッケル層６が形成された導体回路５０の上面及び側面の両方を覆うように金属層１３を形成することで、上記のような銅の拡散が効果的に抑制され、ワイヤボンディング性の低下を更に良好に低減することが可能となる
また、金属層１３として金を用いる場合は、レジスト除去工程前に金からなる金属層１３（金皮膜）を形成することで、図４に示した例のように、ニッケル層６の上面のみに金属層１３が形成され、金層形成工程において導体回路の最表面にさらに金層８を形成する際に、無電解金めっきにより形成する金層８の厚さを減らすことが可能となる。この場合、例えば還元型の金めっき液の還元剤として水素ガスが発生する還元剤を使用しても、「ブリッジ」の発生を抑制して良好に無電解金めっきを行うことが可能となる。このように金からなる金属層１３（金皮膜）は、電解めっきによる方法により形成することが好ましい。電解ニッケルめっきによりニッケル層６を形成した後、電解金めっきにより金からなる金属層１３を形成し、その後に無電解金めっきにより金層８を形成する場合は、ニッケル層６の形成後に、置換金めっきを行い、さらに無電解金めっきを行って直接金層８を形成する場合よりも、金層８の結晶粒を大きくし易い傾向にある。そのため、ワイヤボンディング性を向上させ易い場合がある。なお、導体回路の側面の銅が露出していると、絶縁信頼性が低下する傾向にあるため、導体回路は、最終的にはその表面全体（上面及び側面）が金層で覆われている必要がある。
パラジウムからなる金属層１３（パラジウム層）を形成する場合、パラジウム層は、無電解パラジウムめっきにより形成することが好ましい。無電解パラジウムめっきとして、置換パラジウムめっきや還元剤を用いる還元型パラジウムめっきが適用できる。無電解パラジウムめっきによるパラジウム層の形成方法としては、特に、置換パラジウムめっきを行った後、還元型パラジウムめっきを行う方法が好ましい。これは、電解ニッケルめっきにより形成したニッケル層６上では、そのままでは無電解パラジウムめっき反応が起こりづらい傾向にあるためである。あらかじめ置換パラジウムめっきでパラジウムを置換析出させておき、その後に還元型パラジウムめっきによりパラジウム層を析出させることで、良好にパラジウム層を形成することができる。
パラジウム層の厚みは、０．０３〜０．５μｍであると好ましく、０．０１〜０．３μｍであるとより好ましく、０．０３〜０．２μｍであると更に好ましい。パラジウム層の厚みが０．５μｍを超えると、パラジウム層の形成による効果がそれ以上は向上せず、経済的でない傾向にある。一方、０．０３μｍよりも薄いと、パラジウム層が析出していない部分が含まれ易く、パラジウム層を形成することによる接続信頼性の向上効果が十分に得られなくなるおそれがある。
無電解パラジウムめっきに用いるめっき液のパラジウムの供給源としては、特に限定されないが、塩化パラジウム、塩化パラジウムナトリウム、塩化パラジウムアンモニウム、硫酸パラジウム、硝酸パラジウム、酢酸パラジウム、酸化パラジウム等のパラジウム化合物等が挙げられる。具体的には、酸性塩化パラジウム「ＰｄＣｌ２／ＨＣｌ」、硫酸テトラアンミンパラジウム「Ｐｄ（ＮＨ３）４ＮＯ２」、硝酸パラジウムナトリウム塩「Ｐｄ（ＮＯ３）２／Ｈ２ＳＯ４」、ジニトロジアンミンパラジウム「Ｐｄ（ＮＨ３）２（ＮＯ２）２」、ジシアノジアンミンパラジウム「Ｐｄ（ＣＮ）２（ＮＨ３）２」、ジクロロテトラアンミンパラジウム「Ｐｄ（ＮＨ３）４Ｃｌ２」、スルファミン酸パラジウム「Ｐｄ（ＮＨ２ＳＯ３）２」、硫酸ジアンミンパラジウム「Ｐｄ（ＮＨ３）２ＳＯ４」、シュウ酸テトラアンミンパラジウム「Ｐｄ（ＮＨ３）４Ｃ２Ｏ４」、硫酸パラジウム「ＰｄＳＯ４」等を適用することができる。また、めっき液に添加する緩衝剤等についても特に限定されない。
無電解パラジウムめっきにより形成されるパラジウム層は、パラジウムの純度が９０質量％以上であると好ましく、９９重量％以上であるとより好ましく、１００重量％に近いと特に好ましい。パラジウムの純度が９０重量％未満であると、その形成時にニッケル層６上への析出が起こりづらくなり、ワイヤボンディング性やはんだ接続信頼性が低下する場合がある。
無電解パラジウムめっきに用いる還元剤に、ギ酸化合物を使用すると、得られるパラジウム層の純度が９９重量％以上になり易くなり、均一な析出は可能となる。また、還元剤に次亜リン酸や亜リン酸等のリン含有化合物や、ホウ素含有化合物を使用する場合は、得られるパラジウム層がパラジウム−リン合金やパラジウム−ホウ素合金になるため、その場合は、パラジウムの純度が９０重量％以上となるように還元剤の濃度、ｐＨ、浴温などを調節することが好ましい。
また、パラジウム層は、必ずしも無電解パラジウムめっきにより形成しなくてもよく、電解パラジウムめっきにより形成することもできる。その場合、電解パラジウムに用いる電解パラジウムめっき液のパラジウムの供給源としては、特に限定されず、塩化パラジウム、塩化パラジウムナトリウム、塩化パラジウムアンモニウム、硫酸パラジウム、硝酸パラジウム、酢酸パラジウム、酸化パラジウム等のパラジウム化合物を適用できる。具体的には、酸性塩化パラジウム（ＰｄＣｌ２／ＨＣｌ）、硫酸テトラアンミンパラジウム（Ｐｄ(ＮＨ３)４ＮＯ２）、硝酸パラジウムナトリウム塩（Ｐｄ(ＮＯ３)２／Ｈ２ＳＯ４）、ジニトロジアンミンパラジウム（Ｐｄ(ＮＨ３)２(ＮＯ２)２）、ジシアノジアンミンパラジウム（Ｐｄ(ＣＮ)２(ＮＨ３)２）、ジクロロテトラアンミンパラジウム（Ｐｄ(ＮＨ３)４Ｃｌ２）、スルファミン酸パラジウム（Ｐｄ(ＮＨ２ＳＯ３)２）、硫酸ジアンミンパラジウム（Ｐｄ(ＮＨ３)２ＳＯ４）、シュウ酸テトラアンミンパラジウム（Ｐｄ(ＮＨ３)４Ｃ２Ｏ４）、硫酸パラジウム（ＰｄＳＯ４）などが例示できる。また、電解パラジウムめっき液に含有させる緩衝剤等についても特に限定されず、公知の電解パラジウムめっき液に含まれるものを適用することが可能である。
［第２実施形態］
次に、半導体チップ搭載用基板の製造方法の好適な第２実施形態について説明する。図６及び７は、第２実施形態に係る半導体チップ搭載用基板の製造方法を模式的に示す工程図である。本実施形態は、内層板に対し、ビルドアップフィルムを積層した後に銅めっき層を形成する工程を含む、セミアディティブ法による半導体チップ搭載用基板の製造方法の例である。
本実施形態においては、まず、図６（ａ）に示すように、内層板１を準備する。この内層板１は、上述した第１実施形態と同様にして準備することができる。次に、図６（ｂ）に示すように、内層板１の両表面上に、ビルドアップフィルムをラミネート又はプレスすることにより積層して、絶縁層１５を形成する。このビルドアップフィルムは、導電性を有しないフィルムであり、絶縁性を有する樹脂材料等から構成される。このような樹脂材料としては、上述した樹脂付き導体箔２における樹脂を主成分とする絶縁層２１と同様の構成材料を適用でき、シリカフィラーなどの無機充填剤等が配合されていてもよい。なお、積層前のビルドアップフィルムはＢステージ状態である。
次に、図６（ｃ）に示すように、内層板１に積層された絶縁層１５の所定の部位に、絶縁層１５を貫通して内層板１に達する貫通孔（ビア穴）を形成することでインタースティシャルバイアホール（ＩＶＨ）３０を形成し、内層回路１０２の一部を露出させる。この貫通孔の形成も、第１実施形態における樹脂付き銅箔２に対する貫通孔の形成と同様にして行うことができる。
次いで、図６（ｄ）に示すように、絶縁層１５が積層された内層板１の全表面を覆うように、無電解銅めっきにより銅めっき層３を形成する。これにより、内層板１と、内層板１の内層回路１０２と一部で接続するように絶縁層１５を隔てて設けられた銅めっき層３のみからなる第１の銅層３２を備える積層体１２０が得られる。この積層体１２０では、銅めっき層３がＩＶＨ３０の内部にまで連続的に形成されるため、絶縁層１５の表面上に形成された銅めっき層３（第１の銅層３２）と内層回路１０２との電気的な接続が可能となる。
このような積層体１２０を形成した後には、いずれも第１実施形態と同様にして、レジスト形成工程、導体回路形成工程、ニッケル層形成工程、レジスト除去工程、エッチング工程、ソルダーレジスト形成工程及び金層形成工程を順次実施する。
すなわち、図６（ｅ）に示すように、積層体１２０における第１の銅層３２（銅めっき層３）上の導体回路となるべき部分（ＩＶＨ３０を含む）を除く部分に、電解めっきレジストであるレジスト４を形成する（レジスト形成工程）。次いで、図６（ｆ）に示すように、第１の銅層３２の表面上に、電解銅めっきにより第２の銅層５を形成し、第１の銅層３２と第２の銅層５とが積層された導体回路５０を得る（導体回路形成工程）。
それから、図７（ｇ）に示すように、第２の銅層５の表面上に、更に電解ニッケルめっきによりニッケル層６を形成（ニッケル層形成工程）した後、図７（ｈ）に示すように、電解めっきレジストであるレジスト４を除去する（レジスト除去工程）。その後、図７（ｉ）に示すように、レジスト４に覆われていた部分の第１の銅層３２（銅めっき層３）をエッチングにより除去（エッチング工程）した後、図７（ｊ）に示すように、ニッケル層６が形成された導体回路５０の少なくとも一部が露出するように、表面にソルダーレジスト７を形成するソルダーレジスト形成工程を行う。
そして、図７（ｋ）に示すように、ニッケル層６が形成された導体回路５０（回路パターン）のうち、ソルダーレジスト７を形成しなかった部分に対し、無電解金めっきにより金層８を形成する（金層形成工程）。これにより、ニッケル層６が形成された導体回路５０の上面及び側面を覆うように金層８が形成される。
図８は、金層８形成後のニッケル層６が形成された導体回路５０の部分の断面構成を拡大して示す模式図である。図８に示すように、この部分では、内層板１（図示せず）の表面に形成された絶縁層１５上に、銅めっき層３、第２の銅層５及びニッケル層６がこの順に積層され、これらの積層構造の上面及び側面を覆うように置換金めっき皮膜１１及び還元型の金めっき皮膜９からなる金層８が形成されている。
以上の工程により、内層板１の両面に、絶縁層１５を隔てて外層回路である導体回路５０が形成され、更にこの導体回路５０の必要部分に、ニッケル層６及び金層８が形成された構成を有する半導体チップ搭載用基板１０が得られる。このような半導体チップ搭載用基板１０は、ニッケル層６及び金層８が形成された導体回路５０の部分がワイヤボンディング用端子やはんだ接続用端子として機能することができ、この部分でチップ部品等との接続を行うことが可能である。
以上、本発明の好適な実施形態について説明したが、上述したような本発明の製造方法によれば、微細配線を形成する場合であっても、ブリッジの発生を低減でき、しかも優れたワイヤボンディング性及びはんだ接続信頼性を得ることが可能な半導体チップ搭載用基板が得られるようになる。本発明者によりこれらの効果が得られる要因は、必ずしも明らかではないが、以下のようなものであると推測される。
（ブリッジ）
まず、従来、無電解ニッケルめっきによってブリッジが発生し易かった要因としては、（１）配線間のエッチング残渣、（２）無電解銅めっきにより銅配線を形成した際に、配線間に残った無電解銅めっき用のＰｄ触媒残渣、（３）無電解ニッケルめっきを行う前の置換Ｐｄめっき処理によるＰｄ触媒残渣、（４）無電解めっきにおける還元剤として一般的に使用されている次亜リン酸の酸化により発生する水素ガス、等が複合的に作用していると考えられる。
すなわち、微細配線化が進み、配線と配線との間の水素ガス濃度が高くなると、配線と配線の間の無電解ニッケルめっき反応の活性が高くなるため、上述したような（１）〜（３）の残渣に無電解ニッケルめっきが析出し易くなり、これがブリッジの要因となる。また、（１）〜（３）のような残渣がない場合であっても、無電解ニッケルめっきの際、配線と配線との間の水素ガス濃度が高くなることにより、この部分でニッケルの還元が生じ、直接無電解ニッケルめっきによる合金層が析出してしまい、これがブリッジとなる場合がある。
さらに、無電解ニッケルめっきにより配線の側面に形成されるニッケル皮膜は、水素ガス濃度の高まりによって配線の側面のめっきの活性が上がることで、配線の上面の無電解ニッケルめっき皮膜よりも厚い形状となり易い。特に、配線間の距離が狭いほど、この傾向は強くなるため、これもブリッジが発生し易くなる要因となる。
ここで、従来のブリッジを抑制するための前処理液や前処理方法、或いは無電解めっき用触媒では、無電解ニッケルめっき処理後のブリッジの発生を抑制できない要因を、本発明者らは次のように考えている。
すなわち、従来の前処理液、前処理方法や無電解めっき用触媒液は、上述した（１）のエッチング残渣や（２）のＰｄ触媒残渣などを不活性化するもの、または（３）のＰｄ触媒残渣の量を低減するものであると考えられる。しかし、ブリッジが発生する原因としては、上記のような（４）の水素ガスも考えられるが、上記従来の前処理液、前処理方法や無電解めっき用触媒液では、かかる水素ガスが配線間の樹脂表面に吸着し、これが無電解ニッケルめっきによるダイレクトな合金層を析出させることを抑制するような効果が得られないため、ブリッジの発生を充分に抑制できないと考える。
なお、通常は、銅回路に無電解金めっきを行っても「ブリッジ」の発生はほとんど起こらない。無電解ニッケルめっきでは、還元剤として一般的に次亜リン酸が使用されるが、その酸化に伴って水素ガスが発生することから、これにより配線近傍でのめっき液の活性が高まり、その結果、エッチング残渣や無電解銅めっき用のＰｄ触媒残渣、或いは直接的なニッケルの析出が生じやすくなる。
これに対し、無電解金めっきには、還元剤として次亜リン酸等の酸化により水素ガスが発生するものが使用されるケースが少なく、アスコルビン酸、尿素系化合物、フェニル系化合物等が多く使用されることから、無電解金めっき中に水素ガスの発生がほとんど起こらず、したがって「ブリッジ」が発生しないと考えられる。
また、無電解ニッケルめっき液は８０〜９５℃の高温で使用されることから、析出速度が速く、例えば０．２〜０．３μｍ／分の析出速度となるのに対し、無電解金めっき液は、６０〜８０℃程度の温度で使用されることから、０．００５〜０．０３μｍ／分の析出速度となり、水素ガスが発生したとしても活性が低いものとなる。このような析出速度の違いによる活性の違いも、「ブリッジ」の発生の有無を左右する要因となると考えられる。
これに対し、本発明では、銅からなる導体回路に対し、レジストが存在した状態で電解ニッケルめっきを行い、レジストを除去した後、無電解金めっきを行っている。つまり、導体回路に対しては電解ニッケルめっきを行っているため、上述した（１）〜（４）のような事項はいずれもブリッジを発生させる要因となり難くなる。さらに、導体回路以外の部分にはレジストが存在した状態であるため、これによってもブリッジの発生が大幅に抑制される。
（はんだ接続信頼性）
従来のように銅回路上に無電解ニッケル／無電解金めっきを施す場合、上述した非特許文献２に記載のように、無電解ニッケルめっき層が、置換金めっき反応によって溶解し、脆弱層が形成されることがある。この脆弱層は、一般的に適用される無電解ニッケルは、無電解ニッケル-リン合金めっきであり、その後の置換金めっき反応ではニッケルのみが溶出し易いため、リンが濃縮されて溶解し残ることにより形成さされると考えられる。そして、このような脆弱層の形成によって、はんだ接続信頼性が低下する。
これに対し、本発明のように導体回路に対して電解ニッケルめっき／無電解金めっきを行う場合、電解ニッケルでは純ニッケルを析出できるため、その後の置換金めっき反応でもニッケルが溶出するだけで、無電解ニッケル-リン合金めっきの場合のような脆弱層は生じない。したがって、本発明における電解ニッケル／無電解金めっきによれば、極めて高いはんだ接続信頼性が得られると考える。
（ワイヤボンディング性）
従来の無電解ニッケル／無電解金めっきの場合、上述した非特許文献２に記載のように、熱処理にともなってワイヤボンディング性が著しく低下することが示されている。このようにワイヤボンディング性が低下する理由としては、金めっき皮膜の粒界を無電解ニッケル皮膜からのニッケルが拡散し、これにより金めっき皮膜の表面にニッケルが移行し、この表面でニッケル酸化物を形成することが考えられる。そして、このように生じたニッケル酸化物が、金ワイヤと金めっき皮膜との接着を妨害し、ワイヤボンディング性の低下を招いていると考えられる。
これに対し、本発明においては、導体回路上に電解ニッケル／無電解金めっきを施すため、電解ニッケルにおいて、導体回路と反対側の表面におけるニッケルの結晶粒径の平均値が０．２５μｍ以上であるニッケル層を形成することができ、これにより、従来の無電解ニッケル／無電解金めっきを行う場合と比較して、優れたワイヤボンディング性を得られる。その理由としては、電解ニッケル皮膜中のニッケルの粒径と、無電解ニッケル皮膜との粒径が異なることが考えられる。
すなわち、一般的に適用される無電解ニッケルは、前述したように無電解ニッケル−リン合金めっきであって、アモルファスな皮膜が形成されるのに対し、電解ニッケルにより形成される皮膜は結晶質であり、そのため電解ニッケル皮膜の方が無電解ニッケル皮膜に比してニッケルの結晶粒が大きい。さらに、一般的に電解ニッケルめっき液には光沢剤が添加されるが、本発明では、電解ニッケルめっき液において、光沢剤が少ないか、光沢剤を添加しないため、これによってもニッケルの結晶粒を大きく成長させることができる。
ここで、電解ニッケルめっき液の光沢剤は、一次光沢剤と二次光沢剤の２種類があり、一次光沢剤は皮膜の結晶を微細化することにより光沢を付与する働きがあり、二次光沢剤は、一次光沢剤では得られないような小さな傷を埋める働き、つまりレベリング効果を付与する働きをする。一次光沢剤としては、芳香族スルホン酸類（ベンゼンスルホン酸等）、芳香族スルホンアミド類（ｐ−トルエンスルホン酸アミド等）、芳香族スルホンイミド類（サッカリン等）が知られており、二次光沢剤としては、アルデヒド類（ホルムアルデヒド等）、アリル、ビニル化合物（アリルスルホン酸等）、アセチレン化合物（２−ブチル１，４−チオール等）、ニトリル類（エチルシアンヒドリン等）が知られている。そして、電解ニッケルめっき液には、特に一次光沢剤のみを添加する場合が多い。
そして、電解ニッケルめっき皮膜の上に無電解金めっき皮膜を析出する場合、無電解金めっき皮膜はエピタキシャル成長することから、ニッケルの結晶粒が大きいほど金の結晶粒が大きくなり、電解ニッケルめっき後、電解金めっきを行う場合とほぼ同レベルの金の結晶粒を有することができる。したがって、このようにして形成したワイヤボンディング端子等に熱処理を行っても、金層がニッケルの拡散を抑制する効果が高いため、優れたワイヤボンディング性を発揮し得ると考えられる。
なお、同じ粒径の電解ニッケルめっきに、無電解金めっき又は電解金めっきを行う場合は、無電解金めっきを行った方が金の粒径が若干小さくなる傾向にある。ところが、本発明においては、電解ニッケルめっき液への添加剤を極力抑えるか、添加剤を添加しない電解ニッケルめっき液を用いることから、電解ニッケル皮膜中のニッケルの粒径を大きくすることができる。したがって、本発明では、電解ニッケルめっきによるニッケル層６の形成後、無電解金めっきで金層８を形成することにより、微細配線化を達成することができる一方、金層８中の金の粒径を大きく保てるため、高いワイヤボンディング性が得られるようになる。
以上、本発明に係る半導体チップ搭載用基板及びその製造方法の好適な実施形態について説明したが、本発明は必ずしも上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。
例えば、上記の実施形態では、第２の銅層３（導体回路）の全ての領域上に電解ニッケルめっきによりニッケル層６を形成したが、ニッケル層６は、第２の銅層３上の所定の位置に部分的に形成するようにしてもよい。具体的には、第２の銅層３を形成した後に、当該銅層３上のニッケル層６を形成する部分を除いてレジスト（上部レジスト）を形成し、ニッケル層形成工程において、この上部レジストが形成されていない第２の銅層３上にのみニッケル層６を形成することができる。この場合、導体回路（第２の銅層３）上のはんだ接続用端子やワイヤボンディング用端子としない領域は、ニッケル層６によって覆われることがなく、上部に形成されるソルダーレジスト７と直接接するようになる。そして、ソルダーレジスト７は、ニッケルよりも銅に対する密着性が高い場合が多いため、上記構成とすることによってソルダーレジスト７の密着性を高め、信頼性を更に向上させることが可能となる。
また、上述した実施形態では、内層板の両表面上に外層導体回路を形成させる例を説明したが、必ずしもこれに限定されず、例えば内層板の一方の表面側のみ外層導体回路を形成するようにしてもよい。さらに、上記で得られた半導体チップ搭載用基板を更に内層板として用い、同様の工程を繰り返すことで、複数層の外装導体回路を備える多層板としてもよい。
［実施例１］
（半導体チップ搭載用基板の製造）
（１ａ）内層板の準備
まず、図１（ａ）に示すように、絶縁基材に厚さ１８μｍの銅箔を両面に貼り合わせた、厚さ０．２ｍｍのガラス布基材エポキシ銅張積層板であるＭＣＬ−Ｅ−６７９（日立化成工業株式会社製、商品名）を準備し、その不要な箇所の銅箔をエッチングにより除去し、スルーホールを形成して、表面に内層回路が形成された内層板（内層板１）を得た。
（１ｂ）樹脂付き銅箔の積層
図１（ｂ）に示すように、内層板の両面に、３μｍの厚みの銅箔２２に接着剤（絶縁層２１）を塗布したＭＣＦ−７０００ＬＸ（日立化成工業株式会社製、商品名）を、１７０℃、３０ｋｇｆ／ｃｍ２の条件で６０分間加熱加圧してラミネートした。
（１ｃ）ＩＶＨの形成
図１（ｃ）に示すように、炭酸ガスインパクトレーザー穴あけ機Ｌ−５００（住友重機械工業株式会社製、商品名）により、銅箔２２上から直径８０μｍの非貫通孔であるＩＶＨ３０をあけた。さらに、ＩＶＨ３０形成後の基板を過マンガン酸カリウム６５ｇ／Ｌと水酸化ナトリウム４０ｇ／Ｌの混合水溶液に、液温７０℃で２０分間浸漬し、孔内のスミアの除去を行った。
（１ｄ）無電解銅めっき
図１（ｄ）に示すように、（１ｃ）の工程後の基板を、パラジウム溶液であるＨＳ−２０２Ｂ（日立化成工業株式会社製、商品名）に２５℃で１５分間浸漬して、銅箔２２表面に触媒を付与した。その後、ＣＵＳＴ−２０１（日立化成工業株式会社製、商品名）を使用して、液温２５℃、３０分の条件で無電解銅めっきを行った。これにより銅箔２１上及びＩＶＨ３０内の表面に厚さ０．３μｍの無電解銅めっき層（銅めっき層３）を形成した。
（１ｅ）電解めっきレジストの形成
図１（ｅ）に示すように、ドライフィルムフォトレジストであるＲＹ−３０２５（日立化成工業株式会社製、商品名）を、無電解銅めっき層の表面にラミネートし、電解銅めっきを行うべき箇所をマスクするフォトマスクを介してフォトレジストに紫外線を露光した後、現像して、電解めっきレジスト（レジスト４）を形成した。
（１ｆ）電解銅めっき
図１（ｆ）に示すように、硫酸銅浴を用い、液温２５℃、電流密度１．０Ａ／ｄｍ２の条件で、銅めっき層３上に電解銅めっきを２０μｍほどの厚さが得られるように行い、回路導体幅／回路導体間隔（Ｌ／Ｓ）＝３５／３５μｍのパターン形状を有する第２の銅層５を形成した。また、かかるパターン形状を形成した面と反対側の面には、はんだボール接続用のランド径６００μｍのパッドが形成されるように、電解銅めっき皮膜（第２の銅層５）を形成した。
（１ｇ）電解ニッケルめっき
図２（ｇ）に示すように、光沢剤を含有しない下記の組成の電解ニッケルめっき液を用いて、液温５５℃、電流密度１．５Ａ／ｄｍ２の条件で、電解銅めっき層上に電解ニッケルめっきを３μｍほどの厚さが得られるように行い、電解ニッケル皮膜（ニッケル層６）を形成した。
電解ニッケルめっき液（ワット浴）の組成
硫酸ニッケル ： ２４０ｇ／Ｌ
塩化ニッケル ： ４５ｇ／Ｌ
ホウ酸 ： ３０ｇ／Ｌ
界面活性剤 ： ３ｍｌ／Ｌ
（日本高純度化学株式会社製、商品名：ピット防止剤♯６２）
ｐＨ ： ４
（１ｈ）電解めっきレジストの剥離
図２（ｈ）に示すように、レジスト剥離液であるＨＴＯ（ニチゴー・モートン株式会社製、商品名）を用いて、電解めっきレジストの除去を行った。
（１ｉ）エッチング
図２（ｉ）に示すように、主成分として硫酸２０ｇ／Ｌ、過酸化水素１０ｇ／Ｌの組成のエッチング液を用いて、電解めっきレジストで覆われていた部分の銅（銅箔２１及び銅めっき層３）をエッチングにより除去した。
（１ｊ）ソルダーレジストの形成
図２（ｊ）に示すように、エッチング後の基板の上側の表面に、感光性のソルダーレジスト「ＰＳＲ−４０００ ＡＵＳ５」（太陽インキ製造株式会社製、商品名）をロールコータにより塗布し、硬化後の厚みが４０μｍとなるようにした。続いて、露光・現像をすることにより、導体回路上の所望の場所に開口部を有するソルダーレジスト７を形成した。また、下側の表面には、はんだボール接続用のパッドを形成するために、ランド径６００μｍの銅パッドの上部に、５００μｍの開口径をもったソルダーレジスト７を形成した。
（１ｋ）無電解金めっき
図２（ｋ）に示すように、ソルダーレジスト７形成後の基板を、置換金めっき液であるＨＧＳ−１００（日立化成工業株式会社、商品名）に、８５℃で２分間浸漬させ、更に１分間水洗した。次いで、還元型の金めっき液であるＨＧＳ−２０００（日立化成工業株式会社製、商品名）に、７０℃で４５分間浸漬させ、更に５分間水洗して、無電解金めっき皮膜（金層８）を形成した。置換金めっき及び還元型の金めっきによって得られた無電解金めっき皮膜の膜厚の合計は０．５μｍであった。なお、本実施例及び以下の実施例や比較例においては、ニッケル層、パラジウム層及び金層の膜厚は、蛍光Ｘ線膜厚計ＳＦＴ９５００（エスアイアイ・ナノテクノロジー株式会社製、商品名）を用いて測定した。
このようにして、図２（ｋ）に示すような、上下面に金層８で覆われた端子部分を有する半導体チップ搭載用基板を得た。この半導体チップ搭載用基板においては、上側の端子部分がワイヤボンディング接続用の端子に該当し、下側の端子部分がはんだ接続用の端子に該当する。半導体チップ搭載用基板は、これらの端子をそれぞれ１０００個有している（以下の実施例、比較例も同様）。
（特性評価）
（１）微細配線形成性
上記で得られた半導体チップ搭載用基板について、下記の基準により無電解金めっき後の微細配線形成性を評価した。得られた結果を表１に示す。
Ａ：ブリッジが形成されておらず、端子部分にめっき皮膜が良好に形成されており、回路導体間隔が２５μｍ以上である。
Ｂ：端子部分の外周に部分的にめっきがはみ出して析出しており、回路導体間隔が２０μｍ以上、２５μｍ未満である。
Ｃ：端子部分の外周に部分的にめっきがはみ出して析出しており、回路導体間隔が１５μｍ以上、２０μｍ未満である。
Ｄ：端子部分の外周に部分的にめっきがはみ出して析出しており、回路導体間隔が５μｍ以上、１５μｍ未満である。
Ｅ：端子部分の外周に部分的にめっきがはみ出して析出しており、回路導体間隔が５μｍ未満である。
（２）ワイヤボンディング性
上記で得られた半導体チップ搭載用基板について、下記の基準により接続端子のワイヤボンディング性（ワイヤボンディング接続性）を評価した。
すなわち、実施例１に対応する複数の半導体チップ搭載用基板に対し、１５０℃で３、１０、５０、１００及び２００時間の熱処理をそれぞれ実施し、各熱処理時間が経過した時点でワイヤボンディングを行った。ワイヤボンディングは、ワイヤ径２８μｍの金ワイヤを用い、１０００箇所のワイヤボンディング接続用の端子の全てで行った。ワイヤボンディング装置としては、ＵＴＣ２００−Ｓｕｐｅｒ２（株式会社新川、商品名）を用い、ボンディング温度（ヒートブロック温度）:１６５℃、ボンド荷重：７０ｇｆ、超音波出力：９０ＰＬＳ、超音波時間：２５ｍｓの条件とした。
そして、ワイヤボンディング後、ボンドテスタ（Ｄａｇｅ社製、商品名：ＢＴ２４００ＰＣ）を用いて、金ワイヤを引っ張り、端子から外れるまでの強度を測定する金ワイヤプルテストを行い、下記基準に基づいて、ワイヤボンディング接続信頼性について端子毎にそれぞれ評価した。得られた結果を表１に示す。
Ａ：ワイヤプル強度の平均値が１０ｇ以上
Ｂ：ワイヤプル強度の平均値が８ｇ以上１０ｇ未満
Ｃ：ワイヤプル強度の平均値が３ｇ以上８ｇ未満
Ｄ：ワイヤプル強度の平均値が３ｇ未満
（３）はんだ接続信頼性
上記で得られた半導体チップ搭載用基板について、下記の基準により接続端子のはんだ接続信頼性を評価した。
すなわち、半導体チップ搭載用基板における１０００箇所のはんだ接続端子に、φ０．７６ｍｍのＳｎ−３．０Ａｇ−０．５Ｃｕはんだボールを、リフロー炉で接続させた後（ピーク温度２５２℃）、耐衝撃性ハイスピードボンドテスター ４０００ＨＳ（デイジ社製 商品名）を用いて、約２００ｍｍ／秒の条件ではんだボールのシェア（剪断）試験を行った（放置時間０ｈ）。また、はんだボールをリフローにより接続させた半導体チップ搭載用基板を複数準備し、それぞれ１５０℃で１００、３００、１０００時間放置した後、これらについても同様にしてはんだボールのシェア（剪断）試験を行った。
はんだ接続信頼性の評価基準は以下のとおりであり、かかる基準に基づいて、端子毎に評価を行った。得られた結果を表１に示す。
Ａ：１０００箇所全てのはんだ用接続端子においてはんだボール内での剪断による破壊が認められた。
Ｂ：はんだボール内での剪断による破壊以外のモードによる破壊が１箇所以上１０個所以下で認められた。
Ｃ：はんだボール内での剪断による破壊以外のモードによる破壊が１１箇所以上１００個所以下で認められた。
Ｄ：はんだボール内での剪断による破壊以外のモードによる破壊が１０１個所以上で認められた。
（４）金層表面へのニッケルの拡散
半導体チップ搭載用基板の端子部分における金層８へのニッケルの拡散状態を調べるため、次のような試験を行った。すなわち、複数の半導体チップ搭載用基板について、それぞれ１５０℃で５０、１００、２００時間の熱処理を行った後、Ｘ線光電子分光装置ＡＸＩＳ １６５型（島津製作所社製 商品名）を用いて、金層表面の元素分析を行い、金層表面に存在している元素の種類及びその割合を求めた。得られた結果を表２に示した。
（５）ニッケル層／金層の結晶粒径
端子部分におけるニッケル層６及び金層８のそれぞれにおけるニッケル及び金の結晶粒径を調べるため、端子部分を収束イオンビーム加工観察装置（ＦＩＢ:Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ Ｓｙｓｔｅｍ、（株）日立製作所製ＦＢ−２０００Ａ型）を用いて加工し、ＦＩＢに併設されている走査イオン顕微鏡（ＳＩＭ:Ｓｃａｎｎｉｎｇ Ｉｏｎ Ｍｉｃｒｏｓｃｏｐｅ（以下、ＦＩＢ／ＳＩＭと省略））を用いて観察した。得られた結果を図９に示す。図９中、Ａｕが金層を、Ｎｉがニッケル層をそれぞれ示している（図１０〜１４についても同様）。
また、金層８と接しているニッケル層６を、電子線後方散乱（Ｅｌｅｃｔｒｏｎ Ｂａｃｋｓｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ；ＥＢＳＤ）法（以下ＥＢＳＤと省略）により測定し、平均粒径を求めた。なお、ＳＥＭ装置としては、ＳＵ６６００(日立製作所製 商品名）、ＥＢＳＰ測定・解析システムとしては、ＯＩＭ（Ｏｒｉｅｎｔａｔｉｏｎ Ｉｍａｇｉｎｇ Ｍａｃｒｏｇｒａｐｈ、解析ソフト名「ＯＩＭＡｎａｌｙｓｉｓ」）（ＴＳＬ社製 商品名）をそれぞれ用いた。平均粒径は、金層８と接しているニッケル層６の断面を１５μｍ幅で測定し、結晶粒一つずつの断面積を算出してその平均を求め、円に換算した場合の直径を平均粒径とした。なお、回路導体幅３５μｍの中央部をＥＢＳＤにより観察した。かかる観察により得られた、ニッケル層６における金層８側の表面でのニッケルの結晶粒径の平均値を、表３に示す。
［実施例２］
（半導体チップ搭載用基板の製造）
実施例１における（１ａ）〜（１ｇ）の工程を行った後、ニッケル層６形成後の基板を、液温２５℃の置換パラジウムめっき液であるＳＡ−１００（日立化成工業株式会社製、商品名）に２分間浸漬させ、水洗を１分間行い、さらに還元型パラジウムめっき液であるパレット（小島化学薬品株式会社製、商品名）に、７０℃で１分間、浸漬して、還元型パラジウムめっき皮膜（パラジウム層）を０．１μｍ析出させた。その後、実施例１における（１ｈ）〜（１ｊ）の工程を行った後、（１ｋ）の工程を、ＨＧＳ−１００（日立化成工業株式会社、商品名）に、８５℃で１０分間浸漬したこと以外は同様に行って、半導体チップ搭載用基板を得た。
（特性評価）
得られた半導体チップ搭載用基板について、実施例１と同様にして、微細配線形成性、ワイヤボンディング性及びはんだ接続信頼性について評価した。得られた結果を表１に示す。また、実施例１と同様にして、金層表面へのニッケルの拡散状態を評価した。得られた結果を表２に示す。
［実施例３］
（半導体チップ搭載用基板の製造）
実施例１における（１ａ）〜（１ｇ）の工程を行った後、ニッケル層６の表面に、電解パラジウムめっき液であるパラブライトＳＳＴ−Ｌ（日本高純度化学株式会社、商品名）を用いて、６０℃、１Ａ／ｄｍ２で４０秒間、電解パラジウムめっきを行い、０．２μｍの厚みのパラジウムめっき皮膜（パラジウム層）を析出させた。その後、実施例１における（１ｈ）〜（１ｊ）の工程を行った後、（１ｋ）の工程を、ＨＧＳ−１００（日立化成工業株式会社、商品名）に、８５℃で１０分間浸漬したこと以外は同様に行って、半導体チップ搭載用基板を得た。
（特性評価）
得られた半導体チップ搭載用基板について、実施例１と同様にして、微細配線形成性、ワイヤボンディング性及びはんだ接続信頼性について評価した。得られた結果を表１に示す。また、実施例１と同様にして、金層表面へのニッケルの拡散状態を評価した。得られた結果を表２に示す。
［実施例４］
（半導体チップ搭載用基板の製造）
実施例１における（１ａ）〜（１ｇ）の工程を行った後、ニッケル層６の表面に、ストライク電解金めっき液であるアシドストライク（日本高純度化学株式会社、商品名）を用いて、４０℃、２Ａ／ｄｍ２で２０秒間、ストライク電解金めっきを行った。その後、実施例１における（１ｈ）〜（１ｊ）の工程を同様に行った。続いて、ソルダーレジスト７形成後の基板を、還元型の金めっき液であるＨＧＳ−２０００（日立化成工業株式会社製、商品名）に、７０℃において４５分間浸漬させ、更に５分間水洗して、ストライク電解金めっきにより形成された金層上に金層を更に形成した。これにより、半導体チップ搭載用基板を得た。ストライク電解金めっき及び還元型の金めっきにより形成された金層の膜厚の合計は、０．５μｍであった。
（特性評価）
得られた半導体チップ搭載用基板について、実施例１と同様にして、微細配線形成性、ワイヤボンディング性及びはんだ接続信頼性について評価した。得られた結果を表１に示す。また、実施例１と同様にして、金層表面へのニッケルの拡散状態を評価した。得られた結果を表２に示す。
［実施例５］
（半導体チップ搭載用基板の製造）
実施例１における（１ａ）〜（１ｇ）の工程を行った後、ニッケル層６の表面に、電解パラジウムめっき液であるパラブライトＳＳＴ−Ｌ（日本高純度化学株式会社、商品名）を用いて、６０℃、１Ａ／ｄｍ２で４０秒間、電解パラジウムめっきを行い、０．２μｍの厚みのパラジウムめっき皮膜（パラジウム層）を析出させた。続いて、このパラジウムめっき皮膜の表面に、ストライク電解金めっき液であるアシドストライク（日本高純度化学株式会社、商品名）を用いて、４０℃、２Ａ／ｄｍ２で２０秒間、ストライク電解金めっきを行った。その後、実施例１における（１ｈ）〜（１ｊ）の工程を行った。それから、ソルダーレジスト７形成後の基板を、還元型の金めっき液であるＨＧＳ−２０００（日立化成工業株式会社製、商品名）に、７０℃において４５分間浸漬させ、更に５分間水洗して、ストライク電解金めっきにより形成された金層上に金層を更に形成した。これにより、半導体チップ搭載用基板を得た。ストライク電解金めっき及び還元型の金めっきにより形成された金層の膜厚の合計は０．５μｍであった。
（特性評価）
得られた半導体チップ搭載用基板について、実施例１と同様にして、微細配線形成性、ワイヤボンディング性及びはんだ接続信頼性について評価した。得られた結果を表１に示す。また、実施例１と同様にして、金層表面へのニッケルの拡散状態を評価した。得られた結果を表２に示す。
［実施例６］
（半導体チップ搭載用基板の製造）
実施例１における（１ａ）〜（１ｊ）の工程を行った後、ソルダーレジスト７形成後の基板を、液温２５℃の置換パラジウムめっき液であるＳＡ−１００（日立化成工業株式会社製、商品名）に２分間浸漬させた後、水洗を１分間行い、次いで還元型パラジウムめっき液であるパレット（小島化学薬品株式会社製、商品名）に、７０℃で１分間浸漬し、還元型パラジウムめっき皮膜を０．１μｍ析出させることにより、ニッケル層６上にパラジウム層を形成する工程を行った。その後、（１ｋ）の工程を、ＨＧＳ−１００（日立化成工業株式会社、商品名）に、８５℃で１０分間浸漬したこと以外は同様に行って、半導体チップ搭載用基板を得た。
（特性評価）
得られた半導体チップ搭載用基板について、実施例１と同様にして、微細配線形成性、ワイヤボンディング性及びはんだ接続信頼性について評価した。得られた結果を表１に示す。また、実施例１と同様にして、金層表面へのニッケルの拡散状態を評価した。得られた結果を表２に示す。
［実施例７］
（半導体チップ搭載用基板の製造）
（１ｇ）の工程において、光沢剤（一次光沢剤）を含有する下記組成の電解ニッケルめっき液を用いて、液温５５℃、電流密度１．５Ａ／ｄｍ２の条件で、第２の銅層５上に電解ニッケルめっきを３μｍほどの厚さが得られるように行い、第２の銅層５上にニッケル層６を形成したこと以外は、実施例１と同様にして半導体チップ搭載用基板を得た。
電解ニッケルめっき液の組成
硫酸ニッケル ： ２４０ｇ／Ｌ
塩化ニッケル ： ４５ｇ／Ｌ
ホウ酸 ： ３０ｇ／Ｌ
界面活性剤 ： ３ｍｌ／Ｌ
（日本高純度化学株式会社製、商品名：ピット防止剤♯６２）
サッカリン（光沢剤） ： ０．１ｇ／Ｌ
ｐＨ ： ４
（特性評価）
得られた半導体チップ搭載用基板について、実施例１と同様にして、微細配線形成性、ワイヤボンディング性及びはんだ接続信頼性について評価した。得られた結果を表１に示す。また、実施例１と同様にして、金皮膜表面へのニッケルの拡散状態を評価した。得られた結果を表２に示す。さらに、ニッケル層６及び金層８のそれぞれにおけるニッケル及び金の結晶粒径について、実施例１と同様にＦＩＢ／ＳＩＭを用いて観察した。得られた結果を図１０に示す。さらに、実施例１と同様に、ＥＢＳＤにより金層８と接しているニッケル層６表面の結晶粒径を測定した。得られた結果を表３に示す。
［実施例８］
（半導体チップ搭載用基板の製造）
（１ｇ）の工程において、光沢剤（一次光沢剤）を含有する下記組成の電解ニッケルめっき液を用いて、液温５５℃、電流密度１．５Ａ／ｄｍ２の条件で、第２の銅層５上に電解ニッケルめっきを３μｍほどの厚さが得られるように行い、第２の銅層５上にニッケル層６を形成したこと以外は、実施例１と同様にして半導体チップ搭載用基板を得た。
電解ニッケルめっき液の組成
硫酸ニッケル ： ２４０ｇ／Ｌ
塩化ニッケル ： ４５ｇ／Ｌ
ホウ酸 ： ３０ｇ／Ｌ
界面活性剤 ： ３ｍｌ／Ｌ
（日本高純度化学株式会社製、商品名：ピット防止剤♯６２）
サッカリン（光沢剤） ： ０．３ｇ／Ｌ
ｐＨ ： ４
（特性評価）
得られた半導体チップ搭載用基板について、実施例１と同様にして、微細配線形成性、ワイヤボンディング性及びはんだ接続信頼性について評価した。得られた結果を表１に示す。実施例１と同様にして、金皮膜表面へのニッケルの拡散状態を評価した。得られた結果を表２に示す。また、ニッケル層６及び金層８のそれぞれにおけるニッケル及び金の結晶粒径について、実施例１と同様にＦＩＢ／ＳＩＭにより観察した。得られた結果を図１１に示す。さらに、実施例１と同様に、ＥＢＳＤにより金層８と接しているニッケル層６表面の結晶粒径を測定した。得られた結果を表３に示す。
［実施例９］
（半導体チップ搭載用基板の製造）
（２ａ）内層板の準備
図６（ａ）に示すように、絶縁基材に、厚さ１８μｍの銅箔を両面に貼り合わせた、厚さ０．２ｍｍのガラス布基材エポキシ銅張積層板であるＭＣＬ−Ｅ−６７９（日立化成工業株式会社製、商品名）を用い、その不要な箇所の銅箔をエッチングにより除去し、スルーホールを形成して、内層回路が形成された内層板１を作製した。
（２ｂ）ビルドアップフィルムの積層
図６（ｂ）に示すように、内層板１の両面に、熱硬化性絶縁樹脂フィルムＡＢＦ−４５Ｈ（味の素ファインテクノ株式会社製、商品名）を、１７０℃、３０ｋｇｆ／ｃｍ２の条件で、６０分加熱加圧してラミネートし、ビルドアップフィルム１５を形成した。
（２ｃ）ＩＶＨの形成
図６（ｃ）に示すように、炭酸ガスインパクトレーザー穴あけ機Ｌ−５００（住友重機械工業株式会社製、商品名）により、ビルドアップフィルム１５上から直径８０μｍの非貫通孔であるＩＶＨ３０をあけた。さらに、過マンガン酸カリウム６５ｇ／Ｌと水酸化ナトリウム４０ｇ／Ｌの混合水溶液に、ＩＶＨ３０形成後の基板を、液温７０℃で２０分間浸漬し、孔内のスミアの除去を行った。
（２ｄ）：無電解銅めっき
図６（ｄ）に示すように、（２ｃ）の工程後の基板を、パラジウム溶液であるＨＳ−２０２Ｂ（日立化成工業株式会社製、商品名）に２５℃で１５分間浸漬して、ビルドアップフィルム１５の表面及びＩＶＨ３０内の表面に触媒を付与した後、ＣＵＳＴ−２０１（日立化成工業株式会社製、商品名）を使用して、液温２５℃、３０分の条件で無電解銅めっきを行った。これにより、ビルドアップフィルム１５上及びＩＶＨ３０内の表面に厚さ０．３μｍの銅めっき層３を形成した。
（２ｅ）電解めっきレジストの形成
図６（ｅ）に示すように、ドライフィルムフォトレジストであるＲＹ−３０２５（日立化成工業株式会社製、商品名）を、銅めっき層３の表面にラミネートし、電解銅めっきを行うべき箇所をマスクするフォトマスクを介してフォトレジストに紫外線を露光した後、現像して、電解めっきレジスト４を形成した。
（２ｆ）電解銅めっき
図６（ｆ）に示すように、硫酸銅浴を用いて、液温２５℃、電流密度１．０Ａ／ｄｍ２の条件で、銅めっき層３上に電解銅めっきを２０μｍほどの厚さが得られるように行い、回路導体幅／回路導体間隔（Ｌ／Ｓ）＝３５／３５μｍのパターン形状を有する第２の銅層５を形成した。また、また、かかるパターン形状を形成した面と反対側の面には、はんだボール接続用のランド径６００μｍのパッドが形成されるように、第２の銅層５を形成した。
（２ｇ）電解ニッケルめっき
図７（ｇ）に示すように、下記の組成を有する光沢剤を含有しない電解ニッケルめっき液を用いて、液温５５℃、電流密度１．５Ａ／ｄｍ２の条件で、第２の銅層５上に電解ニッケルめっきを３μｍほどの厚さが得られるように行い、第２の銅層５上にニッケル層６を形成した。
電解ニッケルめっき液（ワット浴）の組成
硫酸ニッケル ： ２４０ｇ／Ｌ
塩化ニッケル ： ４５ｇ／Ｌ
ホウ酸 ： ３０ｇ／Ｌ
界面活性剤 ： ３ｍｌ／Ｌ
（日本高純度化学株式会社製、商品名：ピット防止剤♯６２）
ｐＨ ： ４
（２ｈ）電解めっきレジストの剥離
図７（ｈ）に示すように、レジスト剥離液であるＨＴＯ（ニチゴー・モートン株式会社製、商品名）を用いて、電解めっきレジスト４の除去を行った。
（２ｉ）：エッチング
図７（ｉ）に示すように、主成分として硫酸２０ｇ／Ｌ、過酸化水素１０ｇ／Ｌの組成のエッチング液を用いて、電解めっきレジスト４で覆われていた部分の銅（銅めっき層３）をエッチングにより除去した。
（２ｊ）ソルダーレジストの形成
図７（ｊ）に示すように、エッチング後の基板の上側の表面に、感光性のソルダーレジスト「ＰＳＲ−４０００ ＡＵＳ５」（太陽インキ製造株式会社製、商品名）をロールコータで塗布し、硬化後の厚みが４０μｍとなるようにした。続いて、露光・現像をすることにより、導体回路上の所望の場所に開口部を有するソルダーレジスト７を形成した。また、下側の表面には、はんだボール接続用のパッドを形成するために、ランド径６００μｍの銅パッドの上部に、５００μｍの開口径をもったソルダーレジスト７を形成した。
（２ｋ）無電解金めっき
図７（ｋ）に示すように、ソルダーレジスト７形成後の基板を、置換金めっき液であるＨＧＳ−１００（日立化成工業株式会社、商品名）に、８５℃で２分間浸漬させ、更に１分間水洗した。次いで、還元型の金めっき液であるＨＧＳ−２０００（日立化成工業株式会社製、商品名）に、７０℃で４５分間浸漬させ、更に５分間水洗した。置換金めっき及び還元型の金めっきによって得られた金層８の膜厚の合計は０．５μｍであった。
（特性評価）
得られた半導体チップ搭載用基板について、実施例１と同様にして、微細配線形成性、ワイヤボンディング性及びはんだ接続信頼性について評価した。得られた結果を表１に示す。
［比較例１］
（半導体チップ搭載用基板の製造）
実施例１における（１ａ）〜（１ｆ）の工程を行った後、（１ｇ）（電解ニッケルめっき）の工程を行わずに、（１ｈ）〜（１ｊ）の工程を行った。
次に、ソルダーレジスト形成後の基板を、めっき活性化処理液であるＳＡ−１００（日立化成工業株式会社製、商品名）に、２５℃で５分間、浸漬処理し、１分間水洗した後、無電解ニッケルめっき液であるニッケルＰＳ−１００（日立化成工業株式会社製、商品名）に、８５℃で１２分間、浸漬処理して、１分間水洗した。これにより、第２の銅層上に３μｍの無電解ニッケルめっき皮膜を形成した。
その後、無電解ニッケルめっき皮膜形成後の基板を、置換金めっき液であるＨＧＳ−１００（日立化成工業株式会社製、商品名）に、８５℃で１０分間、浸漬処理し、１分間水洗した後、還元型の金めっき液であるＨＧＳ−２０００（日立化成工業株式会社製、商品名）に、７０℃で４５分間浸漬させ、５分間水洗した。これにより、半導体チップ搭載用基板を得た。置換金めっき及び還元型の金めっきによって得られた金層の膜厚の合計は０．５μｍであった。
（特性評価）
得られた半導体チップ搭載用基板について、実施例１と同様にして、微細配線形成性、ワイヤボンディング性及びはんだ接続信頼性について評価した。得られた結果を表１に示す。また、実施例１と同様にして、金層表面へのニッケルの拡散状態を評価した。得られた結果を表２に示す。さらに、ニッケル層及び金層のそれぞれにおけるニッケル及び金の結晶粒径について、実施例１と同様にＦＩＢ／ＳＩＭにより観察した。得られた結果を図１２に示す。さらに、実施例１と同様に、ＥＢＳＤにより金層と接しているニッケル層表面の結晶粒径を測定した。得られた結果を表３に示す。
（比較例２）
（半導体チップ搭載用基板の製造）
実施例１における（１ａ）〜（１ｆ）の工程を行った後、（１ｇ）（電解ニッケルめっき）の工程を行わずに、（１ｈ）〜（１ｊ）の工程を行った。
続いて、ソルダーレジスト７形成後の基板を、めっき活性化処理液である下記組成の置換パラジウムめっき液に、５分間浸漬した後、水洗及び乾燥して、第２の銅層上に置換パラジウムめっき皮膜を形成した。
置換パラジウムめっき液の組成
塩化パラジウム（Ｐｄ）として ：１００ｍｇ／Ｌ
塩化アンモニウム ：１０ｇ／Ｌ
ｐＨ ：２（塩酸により調整）
次に、置換パラジウムめっき液による処理後の基板を、下記組成の処理液に浸漬した後、水洗及び乾燥した。
処理液の組成
チオ硫酸カリウム ：５０ｇ／Ｌ
ｐＨ調整剤 ：クエン酸ナトリウム
ｐＨ ：６
それから、上記処理後の基板を、無電解ニッケルめっき液であるニッケルＰＳ−１００（日立化成工業株式会社製、商品名）に、８５℃で１２分間、浸漬処理した後、１分間水洗した。これにより、パラジウムめっき皮膜上に、３μｍの無電解ニッケルめっき皮膜を形成した。続いて、この基板を置換金めっき液であるＨＧＳ−１００（日立化成工業株式会社製、商品名）に、８５℃で１０分間、浸漬処理し、１分間水洗した後、還元型の金めっき液であるＨＧＳ−２０００（日立化成工業株式会社製、商品名）に、７０℃で４５分間浸漬させ、５分間水洗した。これにより、半導体チップ搭載用基板を得た。置換金めっき及び還元型の金めっきによって得られた金層の膜厚の合計は０．５μｍであった。
（特性評価）
得られた半導体チップ搭載用基板について、実施例１と同様にして、微細配線形成性、ワイヤボンディング性及びはんだ接続信頼性について評価した。得られた結果を表１に示す。さらに、実施例１と同様に、ＥＢＳＤにより金層と接しているニッケル層表面の結晶粒径を測定した。得られた結果を表３に示す。
［比較例３］
（半導体チップ搭載用基板の製造）
実施例１における（１ａ）〜（１ｆ）の工程を行った後、（１ｇ）（電解ニッケルめっき）の工程を行わずに、（１ｈ）〜（１ｊ）の工程を行った。
続いて、めっき活性化処理液である下記組成の置換パラジウムめっき液に、５分間浸漬後、水洗、乾燥して、第２の銅層上に置換パラジウムめっき皮膜を形成した。
置換パラジウムめっき液の組成
塩酸（３５％） ：７０ｍｌ／Ｌ
塩化パラジウム（Ｐｄ）として ：５０ｍｇ／Ｌ
次亜リン酸 ：１００ｍｇ／Ｌ
酸性度 ：約０．８Ｎ
次に、置換パラジウムめっき液による処理後の基板を、無電解ニッケルめっき液であるニッケルＰＳ−１００（日立化成工業株式会社製、商品名）に、８５℃で１２分間、浸漬処理し、１分間水洗した。これにより、パラジウムめっき皮膜上に、３μｍの無電解ニッケルめっき皮膜を形成した。続いて、この基板を、置換金めっき液であるＨＧＳ−１００（日立化成工業株式会社製、商品名）に、８５℃で１０分間浸漬処理し、１分間水洗した後、還元型の金めっき液であるＨＧＳ−２０００（日立化成工業株式会社製、商品名）に、７０℃において４５分間浸漬させ、５分間水洗した。これにより、半導体チップ搭載用基板を得た。置換金めっき及び還元型の金めっきによって得られた金層の膜厚の合計は０．５μｍであった。
（特性評価）
得られた半導体チップ搭載用基板について、実施例１と同様にして、微細配線形成性、ワイヤボンディング性及びはんだ接続信頼性について評価した。得られた結果を表１に示す。さらに、実施例１と同様に、ＥＢＳＤにより金層と接しているニッケル層表面の結晶粒径を測定した。得られた結果を表３に示す。
［比較例４］
（半導体チップ搭載用基板の製造）
（１ｇ）の工程において、光沢剤（一次光沢剤）を含有する下記組成の電解ニッケルめっき液を用いて、液温５５℃、電流密度１．５Ａ／ｄｍ２の条件で、第２の銅層上に電解ニッケルめっきを３μｍほどの厚さが得られるように行い、第２の銅層上にニッケル層を形成したこと以外は、実施例１と同様にして半導体チップ搭載用基板を得た。
電解ニッケルめっき液の組成
硫酸ニッケル ： ２４０ｇ／Ｌ
塩化ニッケル ： ４５ｇ／Ｌ
ホウ酸 ： ３０ｇ／Ｌ
界面活性剤 ： ３ｍｌ／Ｌ
（日本高純度化学株式会社製、商品名：ピット防止剤♯６２）
サッカリン（光沢剤） ： ２ｇ／Ｌ
ｐＨ ： ４
（特性評価）
得られた半導体チップ搭載用基板について、実施例１と同様にして、微細配線形成性、ワイヤボンディング性及びはんだ接続信頼性について評価した。得られた結果を表１に示す。また、実施例１と同様にして、金層表面へのニッケルの拡散状態を評価した。得られた結果を表２に示す。さらに、ニッケル層及び金層のそれぞれにおけるニッケル及び金の結晶粒径について、実施例１と同様にＦＩＢ／ＳＩＭにより観察した。得られた結果を図１３に示す。さらに、ＥＢＳＤにより金層と接しているニッケル層の結晶粒径を測定した。得られた結果を表３に示す。
［比較例５］
（半導体チップ搭載用基板の製造）
実施例１における（１ａ）〜（１ｆ）の工程を行った後、（１ｇ）（電解ニッケルめっき）の工程を行わずに、（１ｈ）〜（１ｊ）の工程を行った。
次に、ソルダーレジスト形成後の基板を、めっき活性化処理液であるＳＡ−１００（日立化成工業株式会社製、商品名）に、２５℃で５分間、浸漬処理し、１分間水洗した。続いて、無電解ニッケルめっき液であるニッケルＰＳ−１００（日立化成工業株式会社製、商品名）に、８５℃で１２分間、浸漬処理し、１分間水洗した。これにより、第２の銅層上に３μｍの無電解ニッケルめっき皮膜を形成した。
その後、無電解ニッケルめっき皮膜上に、ストライク電解金めっき液であるアシドストライク（日本高純度化学株式会社、商品名）を用いて、４０℃、２Ａ／ｄｍ２で２０秒間、ストライク電解金めっきを行った。さらに、電解金めっき液であるテンペレジスト（日本高純度化学株式会社、商品名）を用いて、７０℃、０．３Ａ／ｄｍ２で４分間、電解金めっきを行った。これにより、半導体チップ搭載用基板を得た。ストライク電解金めっき及び電解金めっきにより形成された金層の膜厚の合計は０．５μｍであった。
（特性評価）
得られた半導体チップ搭載用基板について、実施例１と同様にして、微細配線形成性、ワイヤボンディング性及びはんだ接続信頼性について評価した。得られた結果を表１に示す。また、実施例１と同様にして、金層表面へのニッケルの拡散状態を評価した。得られた結果を表２に示す。さらに、無電解ニッケルめっき皮膜及び金層のそれぞれにおけるニッケル及び金の結晶粒径について、実施例１と同様にＦＩＢ／ＳＩＭにより観察した。得られた結果を図１４に示す。さらに、実施例１と同様に、ＥＢＳＤにより金層と接している無電解ニッケルめっき皮膜表面の結晶粒径を測定した。得られた結果を表３に示す。



表１より、実施例１〜９によれば、比較例１〜５に比して、微細配線としてもブリッジの形成がなく、優れた微細配線形成性が得られるほか、良好なワイヤボンディング性及びはんだ接続信頼性が得られることが確認された。特に、表１及び表２より、金層の表面に銅やニッケルが拡散するにつれて、ワイヤボンディング性が低下することが確認された。さらに、表３より、実施例１、７及び８においては、ニッケル層６の金層８側表面におけるニッケルの結晶粒径が比較的大きくなったことが確認された。
また、図９、１０及び１１に示すように、実施例１、７及び８において、光沢剤を含有しないか光沢剤の量を抑えた電解ニッケルめっき後、無電解金めっきを行うことにより形成したニッケル層６／金層８は、ＦＩＢ／ＳＩＭ観察結果より、ニッケル層６におけるニッケルの結晶粒の粒径が大きく、また金層における金の結晶粒の粒径も大きいことが確認された。そして、実施例１の場合、５０時間の熱処理後の金層８中のニッケルの存在量は３．２ａｔ％と少なく、ワイヤボンディング性が良好であった。
これに対し、例えば、図１２又は１４に示すように、比較例１又は５において無電解ニッケルめっき後に無電解金めっきを行っても、無電解金めっき皮膜中のニッケルの粒径が十分に大きくならず、金層における金の粒径も大きくならなかった。そして、比較例５の場合、５０時間の熱処理後の金層表面のニッケルの存在量が１２．５ａｔ％と大きくなり、ワイヤボンディング性が低下した。このように、電解ニッケルめっきにより形成するニッケル層におけるニッケルの粒径が、その上部に形成する金層中の金の粒径に大きく影響し、さらにワイヤボンディング性にも影響を与えることが明らかとなった。
以上のように、本発明の方法によれば、「ブリッジ」が発生することなく、しかもワイヤボンディング性及びはんだ接続信頼性に優れた半導体チップ搭載用基板が得られることが確認された。

Claims (10)

  1. 内層回路を表面に有する内層板と、前記内層回路と一部で接続するように絶縁層を隔てて前記内層板上に設けられた第１の銅層と、を有する積層体における前記第１の銅層上に、導体回路となるべき部分を除いてレジストを形成するレジスト形成工程と、
    前記第１の銅層上の前記導体回路となるべき部分に、電解銅めっきにより第２の銅層を形成して、前記第１の銅層及び前記第２の銅層からなる前記導体回路を得る導体回路形成工程と、
    前記導体回路上の少なくとも一部に、電解ニッケルめっきにより、前記導体回路とは反対側の面における結晶粒径の平均値が０．２５μｍ以上であるニッケル層を形成するニッケル層形成工程と、
    前記レジストを除去するレジスト除去工程と、
    前記レジストに覆われていた部分の前記第１の銅層をエッチングにより除去するエッチング工程と、
    前記ニッケル層が形成された前記導体回路上の少なくとも一部に、無電解金めっきにより金層を形成する金層形成工程と、
    を有する半導体チップ搭載用基板の製造方法。
  2. 前記エッチング工程後、前記金層形成工程前に、前記ニッケル層が形成された前記導体回路の少なくとも一部が露出するように、表面にソルダーレジストを形成するソルダーレジスト形成工程を有する、請求項１記載の半導体チップ搭載用基板の製造方法。
  3. 前記レジスト形成工程において、
    前記内層板上に、樹脂を主成分とする絶縁層と銅箔とが積層された樹脂付き銅箔を、前記絶縁層が前記内層板側に向くようにして積層し、
    前記内層板上に積層された前記樹脂付き銅箔に、前記内層回路の一部が露出するようにバイアホールを形成し、
    前記銅箔及び前記バイアホール内を覆うように無電解銅めっきにより銅めっき層を形成して、前記銅箔及び前記銅めっき層からなり前記内層回路と一部で接続する前記第１の銅層を有する前記積層体を得た後、
    前記積層体における前記第１の銅層上に、前記導体回路となるべき部分を除いて前記レジストを形成する、請求項１又は２記載の半導体チップ搭載用基板の製造方法。
  4. 前記樹脂付き銅箔における前記銅箔の厚みが、５μｍ以下であることを特徴とする請求項３記載の半導体チップ搭載用基板の製造方法。
  5. 前記レジスト形成工程において、
    内層回路を表面に有する内層板上に、導電性を有しないフィルムを積層して絶縁層を形成し、
    前記内層板上に積層された前記絶縁層に、前記内層回路の一部が露出するようにバイアホールを形成し、
    前記絶縁層及び前記バイアホール内を覆うように無電解銅めっきにより銅めっき層を形成して、前記銅めっき層からなり前記内層回路と一部で接続する前記第１の銅層を有する前記積層体を得た後、
    前記積層体における前記第１の銅層上に、前記導体回路となるべき部分を除いて前記レジストを形成する、請求項１又は２記載の半導体チップ搭載用基板の製造方法。
  6. 前記導体回路形成工程後、前記ニッケル層形成工程前に、前記導体回路の一部が露出するようにして前記レジスト及び前記導体回路を覆う上部レジストを更に形成する上部レジスト形成工程を有し、
    前記ニッケル層形成工程において、前記上部レジストから露出した部分の前記導体回路上に前記ニッケル層を形成し、
    前記レジスト除去工程において、前記レジスト及び前記上部レジストの両方を除去する、請求項１〜５のいずれか一項に記載の半導体チップ搭載用基板の製造方法。
  7. 前記金層形成工程において、前記無電解金めっきを、還元剤を含む無電解金めっき液を用いて行い、前記還元剤として、酸化により水素ガスを発生しないものを用いる、請求項１〜６のいずれか一項に記載の半導体チップ搭載用基板の製造方法。
  8. 前記金層形成工程において、前記金層を、置換金めっきを行った後、還元型の金めっきを行うことにより形成する、請求項１〜７のいずれか一項に記載の半導体チップ搭載用基板の製造方法。
  9. 前記金層の厚みが、０．００５μｍ以上である、請求項１〜８のいずれか一項に記載の半導体チップ搭載用基板の製造方法。
  10. 前記導体回路の少なくとも一部が、はんだ接続用端子又はワイヤボンディング用端子である、請求項１〜９のいずれか一項に記載の半導体チップ搭載用基板の製造方法。
JP2009205856A 2009-09-07 2009-09-07 半導体チップ搭載用基板の製造方法 Expired - Fee Related JP5428667B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009205856A JP5428667B2 (ja) 2009-09-07 2009-09-07 半導体チップ搭載用基板の製造方法
KR1020127008121A KR101368034B1 (ko) 2009-09-07 2010-09-06 반도체 칩 탑재용 기판 및 그의 제조 방법
US13/394,688 US8997341B2 (en) 2009-09-07 2010-09-06 Substrate for mounting semiconductor chip and method for producing same
CN201080039774.5A CN102576693B (zh) 2009-09-07 2010-09-06 半导体芯片搭载用基板及其制造方法
PCT/JP2010/065229 WO2011027884A1 (ja) 2009-09-07 2010-09-06 半導体チップ搭載用基板及びその製造方法
TW99130195A TWI471954B (zh) 2009-09-07 2010-09-07 Semiconductor wafer mounting substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009205856A JP5428667B2 (ja) 2009-09-07 2009-09-07 半導体チップ搭載用基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013176904A Division JP5682678B2 (ja) 2013-08-28 2013-08-28 半導体チップ搭載用基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011060824A JP2011060824A (ja) 2011-03-24
JP5428667B2 true JP5428667B2 (ja) 2014-02-26

Family

ID=43649417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009205856A Expired - Fee Related JP5428667B2 (ja) 2009-09-07 2009-09-07 半導体チップ搭載用基板の製造方法

Country Status (6)

Country Link
US (1) US8997341B2 (ja)
JP (1) JP5428667B2 (ja)
KR (1) KR101368034B1 (ja)
CN (1) CN102576693B (ja)
TW (1) TWI471954B (ja)
WO (1) WO2011027884A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5602584B2 (ja) * 2010-10-28 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法
JP5764381B2 (ja) * 2011-05-09 2015-08-19 新光電気工業株式会社 配線基板の検査方法、配線基板の製造方法
JP2013089913A (ja) * 2011-10-21 2013-05-13 Hitachi Chemical Co Ltd 半導体チップ搭載用基板及びその製造方法
JP5938948B2 (ja) * 2012-02-29 2016-06-22 日立化成株式会社 半導体チップ搭載用基板及びその製造方法
US9368469B2 (en) * 2012-08-30 2016-06-14 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method of manufacturing same
WO2014038128A1 (ja) 2012-09-05 2014-03-13 パナソニック株式会社 半導体装置およびその製造方法
US20140106179A1 (en) * 2012-10-17 2014-04-17 Raytheon Company Plating design and process for improved hermeticity and thermal conductivity of gold-germanium solder joints
CN103794515B (zh) * 2012-10-30 2016-12-21 碁鼎科技秦皇岛有限公司 芯片封装基板和结构及其制作方法
EP2740818B1 (en) * 2012-12-05 2016-03-30 ATOTECH Deutschland GmbH Method for manufacture of wire bondable and solderable surfaces on noble metal electrodes
KR102154882B1 (ko) * 2012-12-25 2020-09-10 미쓰비시 마테리알 가부시키가이샤 파워 모듈
US20140174791A1 (en) * 2012-12-26 2014-06-26 Unimicron Technology Corp. Circuit board and manufacturing method thereof
US9277642B2 (en) * 2013-03-05 2016-03-01 Eastman Kodak Company Imprinted bi-layer micro-structure method
KR101469683B1 (ko) * 2013-05-31 2014-12-05 주식회사 불스원신소재 무전해 및 전해 연속 공정에 의해 제조된 구리 및 니켈 도금 탄소 섬유를 이용한 전자파 차폐 복합재의 제조 방법 및 전자파 차폐 복합재
DE102013211640A1 (de) * 2013-06-20 2014-12-24 Osram Opto Semiconductors Gmbh Optoelektronische Anordnung
JP2015050249A (ja) * 2013-08-30 2015-03-16 株式会社東芝 半導体装置の製造方法
JP6493952B2 (ja) * 2014-08-26 2019-04-03 大口マテリアル株式会社 リードフレーム及びその製造方法
JPWO2016068153A1 (ja) * 2014-10-30 2017-08-10 住友金属鉱山株式会社 導電性基板の製造方法
JP6634849B2 (ja) * 2015-05-15 2020-01-22 日立化成株式会社 無電解めっき方法及び配線板の製造方法
CN205726641U (zh) * 2016-01-04 2016-11-23 奥特斯(中国)有限公司 具有不同面层的部件载体及含有该部件载体的电子设备
WO2018150971A1 (ja) * 2017-02-15 2018-08-23 三菱電機株式会社 半導体素子及びその製造方法
CN108738240A (zh) * 2017-04-19 2018-11-02 鹏鼎控股(深圳)股份有限公司 柔性电路板及其制备方法
US10074919B1 (en) * 2017-06-16 2018-09-11 Intel Corporation Board integrated interconnect
JP7139594B2 (ja) * 2017-11-30 2022-09-21 凸版印刷株式会社 ガラスコア、多層配線基板、及びガラスコアの製造方法
WO2020081691A1 (en) * 2018-10-16 2020-04-23 Averatek Corporation Method of manufacture for embedded ic chip directly connected to pcb
JP6572376B1 (ja) 2018-11-30 2019-09-11 上村工業株式会社 無電解めっき浴
US11004819B2 (en) 2019-09-27 2021-05-11 International Business Machines Corporation Prevention of bridging between solder joints
US11264314B2 (en) 2019-09-27 2022-03-01 International Business Machines Corporation Interconnection with side connection to substrate
TWI715261B (zh) * 2019-10-23 2021-01-01 強茂股份有限公司 晶片尺寸封裝結構及其製作方法
US11049781B1 (en) 2020-02-13 2021-06-29 Panjit International Inc. Chip-scale package device
US11735529B2 (en) 2021-05-21 2023-08-22 International Business Machines Corporation Side pad anchored by next adjacent via
TWI780972B (zh) 2021-11-02 2022-10-11 頎邦科技股份有限公司 半導體裝置之製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4720324A (en) * 1985-10-03 1988-01-19 Hayward John S Process for manufacturing printed circuit boards
JPH03283556A (ja) 1990-03-30 1991-12-13 Hitachi Cable Ltd １ｃ用リードフレーム
EP1213756A3 (en) * 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
JP3447463B2 (ja) 1996-03-05 2003-09-16 株式会社ジャパンエナジー 無電解ニッケルめっき用前処理液および前処理方法
KR20000057687A (ko) * 1996-12-19 2000-09-25 엔도 마사루 프린트 배선판 및 그 제조방법
JPH10242203A (ja) 1997-02-25 1998-09-11 Matsushita Electric Works Ltd 回路基板及びその製造方法
JPH11124680A (ja) 1997-10-21 1999-05-11 Ebara Udylite Kk 無電解めっき用触媒液
WO1999031293A1 (en) 1997-12-18 1999-06-24 Japan Energy Corporation Pretreating fluid and method of pretreatment for electroless nickel plating
MY144503A (en) * 1998-09-14 2011-09-30 Ibiden Co Ltd Printed circuit board and method for its production
JP3968554B2 (ja) 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
JP4391671B2 (ja) 2000-06-30 2009-12-24 イビデン株式会社 電子部品搭載用基板及びその製造方法
CN1195891C (zh) * 2000-09-18 2005-04-06 日立化成工业株式会社 非电解镀金液及非电解镀金方法
JP2002111188A (ja) 2000-10-04 2002-04-12 Kyocera Corp 配線基板
KR100882663B1 (ko) * 2001-03-14 2009-02-06 이비덴 가부시키가이샤 다층 프린트 배선판
US6586683B2 (en) * 2001-04-27 2003-07-01 International Business Machines Corporation Printed circuit board with mixed metallurgy pads and method of fabrication
JP2003051658A (ja) 2001-08-03 2003-02-21 Hitachi Ltd 電子モジュールおよびその製造方法
JP2003258161A (ja) 2002-03-05 2003-09-12 Mitsui Chemicals Inc 電子部品実装用配線基板
JP4137659B2 (ja) 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP4700332B2 (ja) * 2003-12-05 2011-06-15 イビデン株式会社 多層プリント配線板
TW200721932A (en) * 2004-01-30 2007-06-01 Hitachi Chemical Co Ltd Adhesion assisting agent-bearing metal foil, printed wiring board, and production method of printed wiring board
JP2006024902A (ja) * 2004-06-07 2006-01-26 Shinko Electric Ind Co Ltd 極細線パターンを有する配線基板の製造方法および配線基板
EP1619719B1 (en) * 2004-07-23 2012-04-25 Shinko Electric Industries Co., Ltd. Method of manufacturing a wiring board including electroplating
KR100557540B1 (ko) * 2004-07-26 2006-03-03 삼성전기주식회사 Ｂｇａ 패키지 기판 및 그 제작 방법
KR100688857B1 (ko) * 2004-12-17 2007-03-02 삼성전기주식회사 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법
JP2006278774A (ja) * 2005-03-29 2006-10-12 Hitachi Cable Ltd 両面配線基板の製造方法、両面配線基板、およびそのベース基板
JP4705448B2 (ja) * 2005-09-29 2011-06-22 日本シイエムケイ株式会社 プリント配線板の製造方法
JP2007142376A (ja) * 2005-10-20 2007-06-07 Hitachi Chem Co Ltd 半導体チップ搭載用基板、これを用いた半導体パッケージ
WO2007086551A1 (ja) * 2006-01-27 2007-08-02 Ibiden Co., Ltd. プリント配線板及びプリント配線板の製造方法
JP2008109087A (ja) * 2006-09-28 2008-05-08 Hitachi Chem Co Ltd 半導体チップ搭載用基板及び前処理液
JP4117016B1 (ja) 2007-08-15 2008-07-09 小島化学薬品株式会社 無電解パラジウムめっき液
US8555494B2 (en) * 2007-10-01 2013-10-15 Intel Corporation Method of manufacturing coreless substrate
JP5573429B2 (ja) * 2009-08-10 2014-08-20 住友ベークライト株式会社 無電解ニッケル−パラジウム−金めっき方法、めっき処理物、プリント配線板、インターポーザ、および半導体装置

Also Published As

Publication number Publication date
JP2011060824A (ja) 2011-03-24
TWI471954B (zh) 2015-02-01
US8997341B2 (en) 2015-04-07
KR101368034B1 (ko) 2014-02-26
CN102576693B (zh) 2014-11-12
WO2011027884A1 (ja) 2011-03-10
US20120234584A1 (en) 2012-09-20
TW201126619A (en) 2011-08-01
KR20120055719A (ko) 2012-05-31
CN102576693A (zh) 2012-07-11

Similar Documents

Publication Publication Date Title
JP5428667B2 (ja) 半導体チップ搭載用基板の製造方法
KR101268145B1 (ko) 구리의 표면 처리 방법 및 구리
TWI325899B (ja)
JP4973231B2 (ja) 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
JP2007109706A (ja) 多層プリント配線板の製造方法
JP2012009510A (ja) 金属微細パターン付き基材、プリント配線板、及び半導体装置、並びに、金属微細パターン付き基材及びプリント配線板の製造方法
JP5938948B2 (ja) 半導体チップ搭載用基板及びその製造方法
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
JP5682678B2 (ja) 半導体チップ搭載用基板及びその製造方法
JP5978587B2 (ja) 半導体パッケージ及びその製造方法
JP2013089913A (ja) 半導体チップ搭載用基板及びその製造方法
JP2013093360A (ja) 半導体チップ搭載用基板及びその製造方法
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
JP2006104504A (ja) ポリイミド樹脂材の無電解めっき前処理方法および表面金属化方法、並びにフレキシブルプリント配線板およびその製造方法
JP4797407B2 (ja) 配線基板の製造方法、半導体チップ搭載基板の製造方法及び半導体パッケージの製造方法
WO2014024754A1 (ja) 半導体パッケージ用回路基板及びその製造方法
JP5691527B2 (ja) 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板
JP5482017B2 (ja) 回路基板およびその製造方法
JP2011258597A (ja) 金メッキ金属微細パターン付き基材、プリント配線板、半導体装置、及び、それらの製造方法
KR101591654B1 (ko) 미세배선용 양면 연성 동박 적층체 및 이의 제조방법
JP2005191080A (ja) 積層板とそれを用いた多層配線板およびそれらの製造方法
JPH1072677A (ja) 一次めっき用無電解めっき液
KR100789183B1 (ko) 인쇄회로기판용 원판 및 이를 이용한 인쇄회로기판의도금층 형성방법
KR20120048983A (ko) 인쇄회로기판 제조방법
JP2005197598A (ja) 多層配線板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131118

LAPS Cancellation because of no payment of annual fees