KR102154882B1 - 파워 모듈 - Google Patents

파워 모듈 Download PDF

Info

Publication number
KR102154882B1
KR102154882B1 KR1020157015555A KR20157015555A KR102154882B1 KR 102154882 B1 KR102154882 B1 KR 102154882B1 KR 1020157015555 A KR1020157015555 A KR 1020157015555A KR 20157015555 A KR20157015555 A KR 20157015555A KR 102154882 B1 KR102154882 B1 KR 102154882B1
Authority
KR
South Korea
Prior art keywords
layer
solder
copper
less
mass
Prior art date
Application number
KR1020157015555A
Other languages
English (en)
Other versions
KR20150099739A (ko
Inventor
도우요우 오하시
요시유키 나가토모
도시유키 나가세
요시로우 구로미츠
Original Assignee
미쓰비시 마테리알 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JPJP-P-2012-281345 priority Critical
Priority to JP2012281345 priority
Application filed by 미쓰비시 마테리알 가부시키가이샤 filed Critical 미쓰비시 마테리알 가부시키가이샤
Priority to PCT/JP2013/084257 priority patent/WO2014103934A1/ja
Publication of KR20150099739A publication Critical patent/KR20150099739A/ko
Application granted granted Critical
Publication of KR102154882B1 publication Critical patent/KR102154882B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/02Arrangements of circuit components or wiring on supporting structure
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0255Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in welding
    • B23K35/0261Rods, electrodes, wires
    • B23K35/0272Rods, electrodes, wires with more than one layer of coating or sheathing material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262Sn as the principal constituent
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/30Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/302Cu as the principal constituent
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/01Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/017Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of aluminium or an aluminium alloy, another layer being formed of an alloy based on a non ferrous metal other than aluminium
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C13/00Alloys based on tin
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/42Printed circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0133Ternary Alloys
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Abstract

본 발명의 파워 모듈은, 회로층 (12) 중 반도체 소자 (3) 와의 접합면에, 구리 또는 구리 합금으로 이루어지는 구리층이 형성되어 있고, 회로층 (12) 과 반도체 소자 (3) 사이에는, 땜납재를 사용하여 형성된 땜납층 (20) 이 형성되어 있다. 땜납층 (20) 중 회로층 (12) 의 표면 상에서부터 두께 30 ㎛ 까지의 영역에 있어서는, EBSD 측정에 의해 측정되는 평균 결정 입경이 10 ㎛ 이하로 되어 있고, 땜납층 (20) 은, 주성분으로서 Sn 을 함유함과 함께, Ni 를 0.01 mass% 이상 1.0 mass% 이하, Cu 를 0.1 mass% 이상 5.0 mass% 이하 함유하는 조성으로 되어 있으며, 파워 사이클 시험에 있어서, 통전 시간 5 초, 온도차 80 ℃ 의 조건의 파워 사이클을 10 만회 부하했을 때의 열 저항 상승률이 10 % 미만이다.

Description

파워 모듈{POWER MODULE}
이 발명은, 구리 또는 구리 합금으로 이루어지는 구리층이 형성된 회로층과, 반도체 소자를 땜납재를 사용하여 접합한 파워 모듈에 관한 것이다.
본원은, 2012년 12월 25일에 일본에 출원된 일본 특허출원 2012-281345호에 대하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
상기 서술한 파워 모듈은, 예를 들어, 특허문헌 1, 2 에 나타내는 바와 같이, 절연 기판의 일방의 면에 회로층이 되는 금속판이 접합되어 이루어지는 파워 모듈용 기판과, 회로층 상에 탑재되는 파워 소자 (반도체 소자) 를 구비하고 있다. 또, 파워 모듈용 기판의 타방의 면측에는, 파워 소자 (반도체 소자) 로부터의 열을 방산하기 위해서, 방열판이나 냉각기 등의 히트 싱크가 배치 형성되는 경우가 있다. 이 때, 절연 기판과 방열판이나 냉각기 등의 히트 싱크의 열팽창 계수에서 기인하는 열 응력을 완화하기 위해서, 파워 모듈용 기판에 있어서는, 절연 기판의 타방의 면에 금속층이 되는 금속판이 접합되고, 이 금속층과 상기 서술한 방열판이나 냉각기 등의 히트 싱크가 접합되는 구성으로 되어 있다.
상기 서술한 파워 모듈에 있어서는, 회로층과 파워 소자 (반도체 소자) 는, 땜납재를 개재하여 접합된다.
여기에서, 회로층이 알루미늄 또는 알루미늄 합금으로 구성되어 있는 경우에는, 예를 들어 특허문헌 3 에 개시되어 있는 바와 같이, 회로층의 표면에 전해 도금 등에 의해 Ni 도금막을 형성하고, 이 Ni 도금막 상에 땜납재를 배치 형성하여 반도체 소자를 접합할 필요가 있었다.
또, 회로층이 구리 또는 구리 합금으로 구성되어 있는 경우에 있어서도, 회로층의 표면에 Ni 도금막을 형성하고, 이 Ni 도금막 상에 땜납재를 배치 형성하여 반도체 소자를 접합하고 있었다.
일본 공개특허공보 2002-076551호 일본 공개특허공보 2008-227336호 일본 공개특허공보 2004-172378호
그러나, 예를 들어 특허문헌 3 에 기재된 바와 같이, 알루미늄 또는 알루미늄 합금으로 이루어지는 회로층의 표면에 Ni 도금을 형성하여 반도체 소자를 땜납 접합한 파워 모듈에 대해 파워 사이클의 부하를 가하면, 땜납에 크랙이 생겨 열 저항이 상승할 우려가 있었다.
또, 구리 또는 구리 합금으로 이루어지는 회로층의 표면에 Ni 도금을 형성하여 반도체 소자를 땜납 접합한 파워 모듈에 있어서도, 파워 사이클의 부하를 가하면, 땜납에 크랙이 생겨 열 저항이 상승할 우려가 있었다.
최근에는, 상기 서술한 파워 모듈 등에 있어서는, 풍력 발전 또는 전기 자동차나 전기 차량 등을 제어하기 위해서, 추가적인 대전력 제어용 파워 소자가 탑재되는 점에서, 종래에 더하여 파워 사이클에 대한 신뢰성을 더욱 향상시킬 필요가 있었다.
이 발명은, 전술한 사정을 감안하여 이루어진 것으로서, 파워 사이클을 부하한 경우라 하더라도 땜납층의 크랙을 억제할 수 있어, 신뢰성이 높은 파워 모듈을 제공하는 것을 목적으로 한다.
본 발명자들이 예의 검토한 결과, 알루미늄, 알루미늄 합금, 구리 또는 구리 합금으로 이루어지는 회로층의 표면에 Ni 도금을 형성하여 반도체 소자를 땜납 접합한 파워 모듈에 대해 파워 사이클 부하를 가하면, Ni 도금에 균열이 생기고, 그 균열이 땜납층의 결정립계를 따라 진전됨으로써 땜납층의 크랙에 이르는 것이 확인되었다. 또한, 예의 검토한 결과, 땜납층의 결정 입경을 작게 함으로써, 땜납층의 균열의 진전을 억제할 수 있다는 지견을 얻을 수 있었다.
본 발명은, 상기 서술한 지견에 기초하여 이루어진 것으로서, (1) 본 발명의 일 양태에 있어서의 파워 모듈은, 절연층의 일방의 면에 회로층이 배치 형성된 파워 모듈용 기판과, 상기 회로층의 일방의 면에 접합된 반도체 소자를 구비한 파워 모듈로서, 상기 회로층 중 상기 반도체 소자와의 접합면에는, 구리 또는 구리 합금으로 이루어지는 구리층이 형성되어 있고, 상기 회로층과 상기 반도체 소자 사이에는, 땜납재를 사용하여 형성된 땜납층이 형성되어 있으며, 상기 땜납층 중 상기 회로층의 표면 상에서부터 두께 30 ㎛ 까지의 영역에 있어서는, EBSD 측정에 의해 측정되는 평균 결정 입경이 0.1 ㎛ 이상 10 ㎛ 이하의 범위 내로 되어 있고, 상기 땜납층은, 주성분으로서 Sn 을 함유함과 함께, Ni 를 0.01 mass% 이상 1.0 mass% 이하, Cu 를 0.1 mass% 이상 5.0 mass% 이하 함유하는 조성으로 되어 있으며, 파워 사이클 시험에 있어서, 통전 시간 5 초, 온도차 80 ℃ 의 조건의 파워 사이클을 10 만회 부하했을 때의 열 저항 상승률이 10 % 미만이다.
이 구성의 파워 모듈에 의하면, 반도체 소자와의 접합면에 구리층이 형성된 상기 회로층과 상기 반도체 소자 사이에 형성된 땜납층 중 상기 회로층 (상기 구리층) 의 표면 상에서부터 두께 30 ㎛ 까지의 영역에 있어서의 평균 결정 입경이 10 ㎛ 이하로 비교적 미세하게 되어 있기 때문에, 예를 들어 회로층 (구리층) 의 계면 근방에서 발생한 균열이 결정립계를 따라 땜납층의 내부로 진전되기 어려워져, 땜납층의 파괴를 억제하는 것이 가능해진다. 또한, 땜납층 중 상기 회로층 (상기 구리층) 의 표면 상에서부터 두께 30 ㎛ 까지의 영역에 있어서의 평균 결정 입경은, 0.5 ㎛ 이상 10 ㎛ 이하의 범위 내로 하는 것이 바람직하다.
또, 땜납층이, 주성분으로서 Sn 을 함유함과 함께, Ni 를 0.01 mass% 이상 1.0 mass% 이하, Cu 를 0.1 mass% 이상 5.0 mass% 이하 함유하는 조성으로 되어 있는 점에서, 땜납층의 내부에 Cu, Ni, Sn 중 어느 것을 함유하는 금속간 화합물로 이루어지는 석출물 입자가 분산되게 되어, 상기 서술한 바와 같이, 땜납층의 결정 입경을 미세화하는 것이 가능해진다.
또한, 본 발명의 파워 모듈은, 파워 사이클 시험에 있어서, 통전 시간 5 초, 온도차 80 ℃ 의 조건의 파워 사이클을 10 만회 부하했을 때의 열 저항 상승률이 10 % 미만으로 되어 있는 점에서, 파워 사이클을 반복하여 부하한 경우라 하더라도 땜납층이 조기에 파괴되는 경우가 없어, 파워 사이클에 대한 신뢰성의 향상을 도모할 수 있다. 또한, 상기 서술한 파워 사이클 시험은, 가장 땜납층에 부하가 가해지는 조건이라는 점에서, 이 조건하에서 파워 사이클을 10 만회 부하했을 때의 열 저항 상승률이 10 % 미만으로 되어 있으면, 통상적인 사용에 있어서 충분한 신뢰성을 얻을 수 있다.
(2) 본 발명의 다른 양태에 있어서의 파워 모듈은, (1) 에 기재된 파워 모듈로서, 상기 땜납층에는, (Cu,Ni)6Sn5 로 이루어지는 석출물 입자가 분산되어 있다.
이 경우, (Cu,Ni)6Sn5 로 이루어지는 석출물 입자가 분산됨으로써, 땜납층의 결정 입경을 확실하게 미세화할 수 있어, 파워 사이클 부하시의 땜납층의 파괴를 확실하게 억제하는 것이 가능해진다.
본 발명에 의하면, 파워 사이클을 부하한 경우라 하더라도 조기에 땜납층에 파괴가 생기는 것을 억제할 수 있어, 신뢰성이 높은 파워 모듈을 제공할 수 있다.
도 1 은, 본 발명의 제 1 실시형태인 파워 모듈의 개략 설명도이다.
도 2 는, 도 1 에 있어서의 회로층과 반도체 소자의 접합 부분의 확대 설명도이다.
도 3 은, 도 1 의 파워 모듈의 제조 방법을 나타내는 플로도이다.
도 4 는, 도 3 에 나타내는 파워 모듈의 제조 방법에 있어서의 반도체 소자 접합 공정의 설명도이다.
도 5 는, 본 발명의 제 2 실시형태인 파워 모듈의 개략 설명도이다.
도 6 은, 도 5 에 있어서의 구리층과 알루미늄층의 접합 계면의 확대 설명도이다.
도 7 은, Cu 와 Al 의 2 원 상태도이다.
도 8 은, 도 5 에 있어서의 회로층과 반도체 소자의 접합 부분의 확대 설명도이다.
도 9 는, 도 5 의 파워 모듈의 제조 방법을 나타내는 플로도이다.
도 10 은, 비교예 1 의 파워 모듈에 있어서의 초기 및 파워 사이클 부하 후의 땜납층의 EBSD 측정 결과를 나타내는 사진이다.
도 11 은, 본 발명예 1 의 파워 모듈에 있어서의 초기 및 파워 사이클 부하 후의 땜납층의 EBSD 측정 결과를 나타내는 사진이다.
이하에, 본 발명의 실시형태인 파워 모듈에 대해, 첨부한 도면을 참조하여 설명한다.
(제 1 실시형태)
도 1 에, 본 발명의 제 1 실시형태인 파워 모듈 (1) 을 나타낸다. 이 파워 모듈 (1) 은, 절연 기판 (절연층) (11) 의 일방의 면 (제 1 면) 에 회로층 (12) 이 형성된 파워 모듈용 기판 (10) 과, 회로층 (12) 상 (도 1 에 있어서 상면) 에 탑재된 반도체 소자 (3) 를 구비하고 있다. 또한, 본 실시형태의 파워 모듈 (1) 에서는, 절연 기판 (11) 의 타방의 면측 (제 2 면측이며, 도 1 에 있어서 하면) 에 히트 싱크 (41) 가 접합되어 있다.
파워 모듈용 기판 (10) 은, 절연층을 구성하는 절연 기판 (11) 과, 이 절연 기판 (11) 의 일방의 면 (제 1 면이며, 도 1 에 있어서 상면) 에 배치 형성된 회로층 (12) 과, 절연 기판 (11) 의 타방의 면 (제 2 면이며, 도 1 에 있어서 하면) 에 배치 형성된 금속층 (13) 을 구비하고 있다.
절연 기판 (11) 은, 회로층 (12) 과 금속층 (13) 사이의 전기적 접속을 방지하는 것으로서, 예를 들어 AlN (질화알루미늄), Si3N4 (질화규소), Al2O3 (알루미나) 등의 절연성이 높은 세라믹스로 구성되며, 본 실시형태에서는, 절연성이 높은 AlN (질화알루미늄) 으로 구성되어 있다. 또, 절연 기판 (11) 의 두께는 0.2 ㎜ 이상 1.5 ㎜ 이하의 범위 내로 설정되어 있으며, 본 실시형태에서는 0.635 ㎜ 로 설정되어 있다.
회로층 (12) 은, 절연 기판 (11) 의 제 1 면에, 도전성을 갖는 금속판이 접합됨으로써 형성되어 있다. 본 실시형태에 있어서는, 회로층 (12) 은, 무산소동의 압연판으로 이루어지는 구리판이 절연 기판 (11) 에 접합됨으로써 형성되어 있다. 본 실시형태에 있어서는, 회로층 (12) 전체가 반도체 소자 (3) 와의 접합면에 형성된 구리 또는 구리 합금으로 이루어지는 구리층에 상당한다. 여기에서, 회로층 (12) 의 두께 (구리판의 두께) 는, 0.1 ㎜ 이상 1.0 ㎜ 이하의 범위 내로 설정되어 있는 것이 바람직하다.
금속층 (13) 은, 절연 기판 (11) 의 제 2 면에 금속판이 접합됨으로써 형성되어 있다. 본 실시형태에 있어서는, 금속층 (13) 은, 순도가 99.99 mass% 이상인 알루미늄 (이른바 4N 알루미늄) 의 압연판으로 이루어지는 알루미늄판이 절연 기판 (11) 에 접합됨으로써 형성되어 있다. 여기에서, 금속층 (13) (알루미늄판) 의 두께는, 0.6 ㎜ 이상 3.0 ㎜ 이하의 범위 내로 설정되어 있는 것이 바람직하다.
히트 싱크 (41) 는, 전술한 파워 모듈용 기판 (10) 을 냉각시키기 위한 것으로, 파워 모듈용 기판 (10) 과 접합되는 천판부 (42) 와, 냉각 매체 (예를 들어, 냉각수) 를 유통시키기 위한 유로 (43) 를 구비하고 있다. 이 히트 싱크 (41) (천판부 (42)) 는 열전도성이 양호한 재질로 구성되는 것이 바람직하고, 본 실시형태에 있어서는 A6063 (알루미늄 합금) 으로 구성되어 있다.
반도체 소자 (3) 는, Si 등의 반도체 재료로 구성되어 있으며, 도 2 에 나타내는 바와 같이, 회로층 (12) 과의 접합면에는 Ni, Au 등으로 이루어지는 표면 처리막 (3a) 이 형성되어 있다.
그리고, 본 실시형태인 파워 모듈 (1) 에 있어서는, 회로층 (12) 과 반도체 소자 (3) 가 땜납 접합되어 있어, 회로층 (12) 과 반도체 소자 (3) 사이에 땜납층 (20) 이 형성되어 있다. 또한, 본 실시형태에 있어서는, 땜납층 (20) 의 두께 (t1) 는, 50 ㎛ 이상 200 ㎛ 이하의 범위 내로 되어 있다.
이 땜납층 (20) 은, 도 4 에 나타내는 바와 같이, Sn-Cu-Ni 계의 땜납재 (30) 에 의해 형성되어 있으며, 본 실시형태에서는, Sn-0.1 ∼ 4 mass% Cu-0.01 ∼ 1 mass% Ni 의 땜납재 (30) 가 사용되고 있다.
여기에서, 도 2 에 나타내는 바와 같이, 회로층 (12) 의 표면에는 금속간 화합물층 (26) 이 형성되어 있으며, 이 금속간 화합물층 (26) 상에 땜납층 (20) 이 적층 배치되어 있다. 이 금속간 화합물층 (26) 은, Cu 와 Sn 의 금속간 화합물 (Cu3Sn) 로 되어 있다. 또한, 금속간 화합물층 (26) 의 두께 (t2) 는, 0.8 ㎛ 이하로 되어 있다.
땜납층 (20) 은, 주성분으로서 Sn 을 함유함과 함께, Ni 를 0.01 mass% 이상 1.0 mass% 이하, Cu 를 0.1 mass% 이상 5.0 mass% 이하 함유하는 조성으로 되어 있다.
그리고, 도 2 에 나타내는 바와 같이, 땜납층 (20) 중 회로층 (12) 의 표면 상에서부터 두께 30 ㎛ 까지의 영역 A 에 있어서는, EBSD (Electron Backscatter Diffraction) 측정에 의해 측정되는 평균 결정 입경이 10 ㎛ 이하, 바람직하게는 0.5 ㎛ 이상 10 ㎛ 이하의 범위 내로 되어 있다.
또, 땜납층 (20) 의 내부에는 Cu, Ni, Sn 을 함유하는 금속간 화합물로 이루어지는 석출물 입자가 분산되어 있으며, 특히, 땜납층 (20) 중 회로층 (12) 의 표면 상에서부터 두께 30 ㎛ 까지의 영역 A 에 많이 분산되어 있다. 여기에서, 본 실시형태에서는, 석출물 입자는, (Cu,Ni)6Sn5 로 이루어지는 금속간 화합물로 되어 있다.
그리고, 본 실시형태인 파워 모듈 (1) 에 있어서는, 파워 사이클 시험에 있어서, 통전 시간 5 초, 온도차 80 ℃ 의 조건의 파워 사이클을 10 만회 부하했을 때의 열 저항 상승률이 10 % 미만이 되도록 구성되어 있다.
상세히 서술하면, 반도체 소자 (3) 로서 IGBT 소자를 회로층 (12) 에 납땜함과 함께, 알루미늄 합금으로 이루어지는 접속 배선을 본딩한다. 그리고, IGBT 소자로의 통전을, 통전 (ON) 시에 소자 표면 온도 140 ℃, 비통전 (OFF) 시에 소자 표면 온도 60 ℃ 가 되는 1 사이클을 10 초마다 반복하도록 하여 조정하고, 이 파워 사이클을 10 만회 반복한 다음에, 열 저항 상승률이 10 % 미만으로 되어 있다.
이하에, 본 실시형태인 파워 모듈의 제조 방법에 대해, 도 3 의 플로도를 이용하여 설명한다.
먼저, 회로층 (12) 이 되는 구리판과 절연 기판 (11) 을 접합한다 (회로층 형성 공정 S01). 여기에서, 절연 기판 (11) 과 회로층 (12) 이 되는 구리판의 접합은, 이른바 활성 금속 납땜법에 의해 실시하였다. 본 실시형태에서는, Ag-27.4 질량% Cu-2.0 질량% Ti 로 이루어지는 활성 납재를 사용하였다.
절연 기판 (11) 의 제 1 면에 활성 납재를 개재하여 회로층 (12) 이 되는 구리판을 적층하고, 절연 기판 (11), 구리판을 적층 방향으로 1 kgf/㎠ 이상 35 kgf/㎠ 이하 (9.8 × 104 ㎩ 이상 343 × 104 ㎩ 이하) 의 범위에서 가압한 상태로 가열로 내에 장입 (裝入) 하고 가열하여, 회로층 (12) 이 되는 구리판과 절연 기판 (11) 을 접합한다. 여기에서, 가열 온도는 850 ℃, 가열 시간은 10 분으로 되어 있다.
다음으로, 절연 기판 (11) 의 제 2 면측에 금속층 (13) 이 되는 알루미늄판을 접합한다 (금속층 형성 공정 S02). 절연 기판 (11) 과 알루미늄판을, 납재를 개재하여 적층하고, 납땜에 의해 절연 기판 (11) 과 알루미늄판을 접합한다. 이 때, 납재로는, 예를 들어, 두께 20 ∼ 110 ㎛ 의 Al-Si 계 납재박을 사용할 수 있으며, 납땜 온도는 600 ∼ 620 ℃ 로 하는 것이 바람직하다.
이로써, 파워 모듈용 기판 (10) 이 제조된다.
다음으로, 금속층 (13) 의 타방의 면측에, 히트 싱크 (41) 를 접합한다 (히트 싱크 접합 공정 S03). 금속층 (13) 의 일방의 면은, 절연 기판 (11) 의 제 2 면과 접합되어 있다. 금속층 (13) 과, 히트 싱크 (41) 의 천판부 (42) 를, 납재를 개재하여 적층하고, 납땜에 의해 금속층 (13) 과 히트 싱크 (41) 를 접합한다. 이 때, 납재로는, 예를 들어, 두께 20 ∼ 110 ㎛ 의 Al-Si 계 납재박을 사용할 수 있으며, 납땜 온도는 590 ℃ ∼ 610 ℃ 로 하는 것이 바람직하다.
그리고, 회로층 (12) 상에, 반도체 소자 (3) 를 접합한다 (반도체 소자 접합 공정 S04). 본 실시형태에서는, 도 4 에 나타내는 바와 같이, 회로층 (12) 의 표면에 두께 0.2 ㎛ 이하의 얇은 Ni 도금막 (31) 을 형성한다.
다음으로, 이 Ni 도금막 (31) 상에, Sn-0.1 ∼ 4 mass% Cu-0.01 ∼ 1 mass% Ni 의 땜납재 (30) 를 개재하여 반도체 소자 (3) 를 적층한다.
반도체 소자 (3) 를 적층한 상태로 환원로 내에 장입하여, 회로층 (12) 과 반도체 소자 (3) 를 땜납 접합한다. 이 때, 환원로 내는 수소 1 ∼ 10 vol% 의 환원 분위기가 되고, 가열 온도가 280 ∼ 330 ℃, 유지 시간이 0.5 ∼ 2 분으로 되어 있다. 또, 실온까지의 냉각 속도는, 평균 2 ∼ 3 ℃/s 의 범위 내로 설정되어 있다.
이로써, 회로층 (12) 과 반도체 소자 (3) 사이에 땜납층 (20) 이 형성되어, 본 실시형태인 파워 모듈 (1) 이 만들어진다.
이 때, 회로층 (12) 의 표면에 형성된 Ni 도금막 (31) 중의 Ni 는, 땜납재 (30) 측으로 확산되어, Ni 도금막 (31) 은 소실되게 된다.
또, 회로층 (12) 의 Cu 가 땜납재 (30) 측으로 확산됨으로써, 땜납층 (20) 의 내부에 Cu, Ni, Sn 을 함유하는 금속간 화합물 (본 실시형태에서는 (Cu,Ni)6Sn5) 로 이루어지는 석출물 입자가 분산된다. 또, 땜납층 (20) 이, 주성분으로서 Sn 을 함유함과 함께, Ni 를 0.01 mass% 이상 1.0 mass% 이하, Cu 를 0.1 mass% 이상 5.0 mass% 이하 함유하는 조성이 된다.
이상과 같은 구성이 된 본 실시형태인 파워 모듈 (1) 에 있어서는, 회로층 (12) 과 반도체 소자 (3) 사이에 형성된 땜납층 (20) 중 회로층 (12) 의 표면 상에서부터 두께 30 ㎛ 까지의 영역 A 에 있어서의 평균 결정 입경이 10 ㎛ 이하, 바람직하게는 0.5 ㎛ 이상 10 ㎛ 이하의 범위 내로 되어 있기 때문에, 회로층 (12) 측으로부터 땜납층 (20) 내로 균열이 생겨도, 결정립계를 따라 균열이 진전되기 어려워, 땜납층 (20) 의 파괴를 억제할 수 있다.
또, 반도체 소자 접합 공정 S04 에 있어서, 회로층 (12) 의 Cu, Ni 도금막 (31) 의 Ni 가 땜납재 (30) 측으로 확산됨으로써, 땜납층 (20) 이, 주성분으로서 Sn 을 함유함과 함께, Ni 를 0.01 mass% 이상 1.0 mass% 이하, Cu 를 0.1 mass% 이상 5.0 mass% 이하 함유하는 조성으로 되어 있기 때문에, 땜납층 (20) 의 내부에 Cu, Ni, Sn 을 함유하는 금속간 화합물 (본 실시형태에서는 (Cu,Ni)6Sn5) 로 이루어지는 석출물 입자가 분산되어 있어, 땜납층 (20) 의 결정 입경의 미세화를 도모할 수 있다.
또, 본 실시형태인 파워 모듈 (1) 에 있어서는, 파워 사이클 시험에 있어서, 통전 시간 5 초, 온도차 80 ℃ 의 파워 사이클을 10 만회 부하했을 때의 열 저항 상승률이 10 % 미만이 되도록 구성되어 있기 때문에, 파워 사이클 부하시에 있어서도 조기에 땜납층 (20) 이 파괴되는 경우가 없어, 신뢰성의 향상을 도모할 수 있다.
또한, 본 실시형태에 있어서는, 회로층 (12) 의 표면에 두께 0.2 ㎛ 이하의 얇은 Ni 도금막 (31) 을 형성하고 있기 때문에, 반도체 소자 (3) 를 땜납 접합했을 때에, Ni 도금막 (31) 이 잔존하는 경우가 없고, 또한 회로층 (12) 의 Cu 가 땜납재 (30) 측으로 확산되는 것이 억제되지 않아, 땜납층 (20) 의 내부에 (Cu,Ni)6Sn5 로 이루어지는 석출물 입자를 확실하게 분산시킬 수 있어, 결정 입경의 미세화를 도모할 수 있다.
(제 2 실시형태)
다음으로, 본 발명의 제 2 실시형태인 파워 모듈에 대해, 첨부한 도면을 참조하여 설명한다. 또한, 제 1 실시형태와 동일한 부재에는 동일한 부호를 붙이고 상세한 설명을 생략한다.
도 5 에, 본 발명의 제 2 실시형태인 파워 모듈 (101) 을 나타낸다. 이 파워 모듈 (101) 은, 절연 기판 (절연층) (11) 의 일방의 면 (제 1 면) 에 회로층 (112) 이 형성된 파워 모듈용 기판 (110) 과, 회로층 (112) 상 (도 5 에 있어서 상면) 에 탑재된 반도체 소자 (3) 를 구비하고 있다.
파워 모듈용 기판 (110) 은, 절연층을 구성하는 절연 기판 (11) 과, 이 절연 기판 (11) 의 일방의 면 (제 1 면이며, 도 5 에 있어서 상면) 에 배치 형성된 회로층 (112) 과, 절연 기판 (11) 의 타방의 면 (제 2 면이며, 도 5 에 있어서 하면) 에 배치 형성된 금속층 (13) 을 구비하고 있다.
회로층 (112) 은, 도 5 에 나타내는 바와 같이, 절연 기판 (11) 의 제 1 면에 형성된 알루미늄층 (112A) 과, 이 알루미늄층 (112A) 의 일방의 면측에 적층된 구리층 (112B) 을 구비하고 있다. 알루미늄층 (112A) 의 타방의 면은, 절연 기판 (11) 의 제 1 면과 접합되어 있다.
여기에서, 본 실시형태에서는, 알루미늄층 (112A) 은, 순도 99.99 mass% 이상의 알루미늄의 압연판을 접합함으로써 형성되어 있다. 또, 구리층 (112B) 은, 무산소동의 압연판으로 이루어지는 구리판이 알루미늄층 (112A) 의 일방의 면측에 고상 확산 접합됨으로써 형성되어 있다.
이 회로층 (112) 의 일방의 면 (도 5 에 있어서 상면) 이, 반도체 소자 (3) 가 접합되는 접합면으로 되어 있다. 여기에서, 회로층 (112) 의 두께는 0.25 ㎜ 이상 6.0 ㎜ 이하의 범위 내로 설정되어 있는 것이 바람직하다. 또, 알루미늄층 (112A) (알루미늄판) 의 두께는 0.2 ㎜ 이상 3 ㎜ 이하의 범위 내로 설정되고, 구리층 (112B) 의 두께는 50 ㎛ 이상 3.0 ㎜ 이하의 범위 내로 설정되어 있는 것이 바람직하다.
여기에서, 알루미늄층 (112A) 과 구리층 (112B) 의 계면에는, 도 6 에 나타내는 바와 같이, 확산층 (115) 이 형성되어 있다.
확산층 (115) 은, 알루미늄층 (112A) 의 Al 원자와 구리층 (112B) 의 Cu 원자가 상호 확산함으로써 형성되는 것이다. 이 확산층 (115) 에 있어서는, 알루미늄층 (112A) 으로부터 구리층 (112B) 을 향함에 따라 점차 알루미늄 원자의 농도가 낮아지고, 또한 구리 원자의 농도가 높아지는 농도 구배를 가지고 있다.
이 확산층 (115) 은, 도 6 에 나타내는 바와 같이, Al 과 Cu 로 이루어지는 금속간 화합물로 구성되어 있으며, 본 실시형태에서는, 복수의 금속간 화합물이 접합 계면을 따라 적층된 구조로 되어 있다. 여기에서, 이 확산층 (115) 의 두께는 1 ㎛ 이상 80 ㎛ 이하의 범위 내, 바람직하게는 5 ㎛ 이상 80 ㎛ 이하의 범위 내로 설정되어 있다.
본 실시형태에서는, 도 6 에 나타내는 바와 같이, 알루미늄층 (112A) 측으로부터 구리층 (112B) 측을 향해 순서대로, 알루미늄층 (112A) 과 구리층 (112B) 의 접합 계면을 따라 θ 상 (116), η2 상 (117) 이 적층되고, 또한 ζ2 상 (118a), δ 상 (118b) 및 γ2 상 (118c) 중 적어도 하나의 상이 적층되어 구성되어 있다 (도 7 의 상태도 참조).
또, 본 실시형태에서는, 구리층 (112B) 과 확산층 (115) 의 계면을 따라, 산화물 (119) 이 ζ2 상 (118a), δ 상 (118b) 또는 γ2 상 (118c) 중 적어도 하나의 상으로 이루어지는 층의 내부에 층상으로 분산되어 있다. 또한, 이 산화물 (119) 은, 알루미나 (Al2O3) 등의 알루미늄 산화물로 되어 있다.
그리고, 본 실시형태인 파워 모듈 (101) 에 있어서는, 회로층 (112) (구리층 (112B)) 과 반도체 소자 (3) 가 땜납 접합되어 있어, 회로층 (112) (구리층 (112B)) 과 반도체 소자 (3) 사이에 땜납층 (20) 이 형성되어 있다. 이 땜납층 (20) 은, 제 1 실시형태와 마찬가지로, Sn-Cu-Ni 계 땜납재에 의해 형성되어 있으며, 본 실시형태에서는, Sn-0.1 ∼ 4 mass% Cu-0.01 ∼ 1 mass% Ni 의 땜납재가 사용되고 있다.
여기에서, 도 8 에 나타내는 바와 같이, 회로층 (112) (구리층 (112B)) 의 표면에는 금속간 화합물층 (26) 이 형성되어 있으며, 이 금속간 화합물층 (26) 상에 땜납층 (20) 이 적층 배치되어 있다. 이 금속간 화합물층 (26) 은, Cu 와 Sn 의 금속간 화합물 (Cu3Sn) 로 되어 있다. 또한, 금속간 화합물층 (26) 의 두께 (t2) 는 0.8 ㎛ 이하로 되어 있다.
땜납층 (20) 은, 주성분으로서 Sn 을 함유함과 함께, Ni 를 0.01 mass% 이상 1.0 mass% 이하, Cu 를 0.1 mass% 이상 5.0 mass% 이하 함유하는 조성으로 되어 있다.
그리고, 도 8 에 나타내는 바와 같이, 땜납층 (20) 중 회로층 (112) (구리층 (112B)) 의 표면 상에서부터 두께 30 ㎛ 까지의 영역 A 에 있어서는, EBSD 측정에 의해 측정되는 평균 결정 입경이 10 ㎛ 이하, 바람직하게는 0.5 ㎛ 이상 10 ㎛ 이하의 범위 내로 되어 있다.
또, 땜납층 (20) 의 내부에는, Cu, Ni, Sn 을 함유하는 금속간 화합물로 이루어지는 석출물 입자가 분산되어 있으며, 특히, 땜납층 (20) 중 회로층 (112) (구리층 (112B)) 의 표면 상에서부터 두께 30 ㎛ 까지의 영역 A 에 많이 분산되어 있다. 여기에서, 본 실시형태에서는, 석출물 입자는 (Cu,Ni)6Sn5 로 이루어지는 금속간 화합물로 되어 있다.
그리고, 본 실시형태인 파워 모듈 (101) 에 있어서는, 파워 사이클 시험에 있어서, 통전 시간 5 초, 온도차 80 ℃ 의 조건의 파워 사이클을 10 만회 부하했을 때의 열 저항 상승률이 10 % 미만이 되도록 구성되어 있다.
상세히 서술하면, 반도체 소자 (3) 로서 IGBT 소자를 회로층 (112) (구리층 (112B)) 에 납땜함과 함께, 알루미늄 합금으로 이루어지는 접속 배선을 본딩한다. 그리고, IGBT 소자로의 통전을, 통전 (ON) 시에 소자 표면 온도 140 ℃, 비통전 (OFF) 시에 소자 표면 온도 60 ℃ 가 되는 1 사이클을 10 초마다 반복하도록 하여 조정하고, 이 파워 사이클을 10 만회 반복한 다음에, 열 저항 상승률이 10 % 미만으로 되어 있다.
이하에 본 실시형태인 파워 모듈 (101) 의 제조 방법에 대해, 도 9 의 플로도를 이용하여 설명한다.
먼저, 절연 기판 (11) 의 제 1 면 및 제 2 면에 알루미늄판을 접합하고, 알루미늄층 (112A) 및 금속층 (13) 을 형성한다 (알루미늄층 및 금속층 형성 공정 S101).
절연 기판 (11) 과 알루미늄판을, 납재를 개재하여 적층하고, 납땜에 의해 절연 기판 (11) 과 알루미늄판을 접합한다. 이 때, 납재로는, 예를 들어 두께 20 ∼ 110 ㎛ 의 Al-Si 계 납재박을 사용할 수 있으며, 납땜 온도는 600 ∼ 620 ℃ 로 하는 것이 바람직하다.
다음으로, 알루미늄층 (112A) 의 일방의 면에 구리판을 접합하여 구리층 (112B) 을 형성한다 (구리층 형성 공정 S102). 또한, 알루미늄층 (112A) 의 타방의 면은, 알루미늄층 및 금속층 형성 공정 S101 에서 절연 기판 (11) 의 제 1 면과 접합된 면이다.
알루미늄층 (112A) 상에 구리판을 적층하고, 이들을 적층 방향으로 가압 (압력 3 ∼ 35 kgf/㎠) 한 상태로 진공 가열로 내에 장입하여 가열함으로써, 알루미늄층 (112A) 과 구리판을 고상 확산 접합한다. 여기에서, 구리층 형성 공정 S102 에 있어서, 가열 온도는 400 ℃ 이상 548 ℃ 이하, 가열 시간은 15 분 이상 270 분 이하로 되어 있다. 또한, 알루미늄층 (112A) 과 구리판의 고상 확산 접합을 실시하는 경우에는, 가열 온도를, Al 과 Cu 의 공정 (共晶) 온도 (548.8 ℃) 보다 5 ℃ 낮은 온도에서부터 공정 온도 미만의 온도 범위로 하는 것이 바람직하다.
이 구리층 형성 공정 S102 에 의해, 절연 기판 (11) 의 제 1 면에 알루미늄층 (112A) 과 구리층 (112B) 으로 이루어지는 회로층 (112) 이 형성된다.
그리고, 회로층 (112) (구리층 (112B)) 상에, 반도체 소자 (3) 를 접합한다 (반도체 소자 접합 공정 S103). 본 실시형태에서는, 회로층 (112) (구리층 (112B)) 의 표면에, 두께 0.2 ㎛ 이하의 얇은 Ni 도금막을 형성한다.
다음으로, 이 Ni 도금막 상에, Sn-0.1 ∼ 4 mass% Cu-0.01 ∼ 1 mass% Ni 의 땜납재를 개재하여 반도체 소자 (3) 를 적층한다.
반도체 소자 (3) 를 적층한 상태로 환원로 내에 장입하여, 회로층 (112) (구리층 (112B)) 과 반도체 소자 (3) 를 땜납 접합한다. 이 때, 환원로 내는 수소 1 ∼ 10 vol% 의 환원 분위기가 되고, 가열 온도가 280 ∼ 330 ℃, 유지 시간이 0.5 ∼ 2 분으로 되어 있다. 또, 실온까지의 냉각 속도는, 평균 2 ∼ 3 ℃/s 의 범위 내로 설정되어 있다.
이로써, 회로층 (112) (구리층 (112B)) 과 반도체 소자 (3) 사이에, 땜납층 (20) 이 형성되어, 본 실시형태인 파워 모듈 (101) 이 만들어진다.
이 때, 회로층 (112) (구리층 (112B)) 의 표면에 형성된 Ni 도금막 중의 Ni 는 땜납재측으로 확산되어, Ni 도금막은 소실되게 된다.
또, 구리층 (112B) 의 Cu 가 땜납재측으로 확산함으로써, 땜납층 (20) 의 내부에 Cu, Ni, Sn 을 함유하는 금속간 화합물 (본 실시형태에서는 (Cu,Ni)6Sn5) 로 이루어지는 석출물 입자가 분산된다. 또, 땜납층 (20) 이, 주성분으로서 Sn 을 함유함과 함께, Ni 를 0.01 mass% 이상 1.0 mass% 이하, Cu 를 0.1 mass% 이상 5.0 mass% 이하 함유하는 조성이 된다.
이상과 같은 구성이 된 본 실시형태인 파워 모듈 (101) 에 있어서는, 제 1 실시형태와 동일한 작용 효과를 나타내는 것이 가능해진다.
또, 본 실시형태에서는, 회로층 (112) 이 구리층 (112B) 을 가지고 있기 때문에, 반도체 소자 (3) 로부터 발생하는 열을 구리층 (112B) 에서 면방향으로 확산시킬 수 있어, 파워 모듈용 기판 (110) 측으로 효율적으로 열을 전달할 수 있다.
또한, 절연 기판 (11) 의 제 1 면에 비교적 변형 저항이 작은 알루미늄층 (112A) 이 형성되어 있기 때문에, 히트 사이클 부하시에 발생하는 열 응력을 이 알루미늄층 (112A) 에 의해 흡수할 수 있어, 절연 기판 (11) 의 균열을 억제할 수 있다.
또, 회로층 (112) 의 일방의 면측에 비교적 변형 저항이 큰 구리 또는 구리 합금으로 이루어지는 구리층 (112B) 이 형성되어 있기 때문에, 파워 사이클 부하시에 회로층 (112) 의 변형을 억제할 수 있어, 파워 사이클에 대한 높은 신뢰성을 얻는 것이 가능해진다. 또한, 회로층 (112) 의 타방의 면은, 절연 기판 (11) 의 제 1 면과 접합되어 있는 면이다.
또, 본 실시형태에 있어서는, 알루미늄층 (112A) 과 구리층 (112B) 이 고상 확산 접합되어 있고, 이 고상 확산 접합시의 온도가 400 ℃ 이상으로 되어 있기 때문에, Al 원자와 Cu 원자의 확산이 촉진되어, 단시간에 충분히 고상 확산시킬 수 있다. 또, 고상 확산 접합할 때의 온도가 548 ℃ 이하로 되어 있기 때문에, Al 과 Cu 의 액상이 생기지 않아, 알루미늄층 (112A) 과 구리층 (112B) 의 접합 계면에 혹이 생기거나 두께가 변동되거나 하는 것을 억제할 수 있다.
또한, 상기 서술한 고상 확산 접합의 가열 온도를, Al 과 Cu 의 공정 온도 (548.8 ℃) 보다 5 ℃ 낮은 온도에서부터 공정 온도 미만의 범위로 한 경우에는, Al 과 Cu 의 화합물이 필요 이상으로 형성되는 것을 억제할 수 있음과 함께, 고상 확산 접합시의 확산 속도가 확보되어, 비교적 단시간에 고상 확산 접합할 수 있다.
이상, 본 발명의 실시형태에 대해서 설명하였지만, 본 발명은 이것에 한정되지 않고, 그 발명의 기술적 사상을 일탈하지 않는 범위에서 적절히 변경 가능하다.
예를 들어, 본 실시형태에서는, 금속층을, 순도 99.99 mass% 이상의 4N 알루미늄으로 구성한 것으로서 설명하였지만, 이것에 한정되지 않고, 다른 알루미늄 또는 알루미늄 합금으로 구성되어 있어도 되고, 구리 또는 구리 합금으로 구성되어 있어도 된다.
또, 본 실시형태에서는, 회로층이 되는 금속판으로서 무산소동의 압연판을 예로 들어 설명하였지만, 이것에 한정되지 않고, 그 밖의 구리 또는 구리 합금으로 구성되어 있어도 된다.
또한, 절연층으로서 AlN 으로 이루어지는 절연 기판을 사용한 것으로서 설명하였지만, 이것에 한정되지 않고, Al2O3, Si3N4 등으로 이루어지는 절연 기판을 사용해도 된다.
또, 절연 기판과 회로층이 되는 구리판을, 활성 금속 납땜법에 의해 접합하는 것으로서 설명하였지만, 이것에 한정되지 않고, DBC 법, 주조법 등에 의해 접합한 것이어도 된다.
또한, 절연 기판과 금속층이 되는 알루미늄판을, 납땜에 의해 접합하는 것으로서 설명하였지만, 이것에 한정되지 않고, 과도 액상 접합법 (Transient Liquid Phase Bonding), 금속 페이스트법, 주조법 등을 적용해도 된다.
또, 땜납재의 조성은, 본 실시형태에 한정되지 않고, 땜납 접합 후에 형성되는 땜납층의 조성이, 주성분으로서 Sn 을 함유함과 함께, Ni 를 0.01 mass% 이상 1.0 mass% 이하, Cu 를 0.1 mass% 이상 5.0 mass% 이하 함유하는 것이면 된다.
또, 제 2 실시형태에 있어서, 알루미늄층의 일방의 면에 구리판을 고상 확산 접합함으로써, 회로층의 접합면에 구리층을 형성한 것으로 설명하였지만, 이것에 한정되지 않아, 구리층의 형성 방법에 제한은 없다.
예를 들어, 알루미늄층의 일방의 면에 도금법에 의해 구리층을 형성해도 된다. 또한, 두께 5 ㎛ 내지 50 ㎛ 정도의 구리층을 형성하는 경우에는, 도금법을 적용하는 것이 바람직하다. 두께가 50 ㎛ 내지 3 ㎜ 정도의 구리층을 형성하는 경우에는, 고상 확산 접합을 적용하는 것이 바람직하다.
실시예 1
이하에 본 발명의 효과를 확인하기 위해 실시한 확인 실험의 결과에 대해서 설명한다.
전술한 제 1 실시형태에 기재된 파워 모듈을 준비하였다. 절연 기판은 AlN 으로 구성되며, 27 ㎜ × 17 ㎜, 두께 0.6 ㎜ 인 것을 사용하였다. 또, 회로층은 무산소동으로 구성되며, 25 ㎜ × 15 ㎜, 두께 0.3 ㎜ 인 것을 사용하였다. 금속층은 4N 알루미늄으로 구성되며, 25 ㎜ × 15 ㎜, 두께 0.6 ㎜ 인 것을 사용하였다. 반도체 소자는 IGBT 소자로 하고, 13 ㎜ × 10 ㎜, 두께 0.25 ㎜ 인 것을 사용하였다. 히트 싱크로는 40.0 ㎜ × 40.0 ㎜ × 2.5 ㎜ 인 알루미늄판 (A6063) 을 사용하였다.
여기에서, 회로층의 표면에 형성하는 Ni 도금막의 두께를 조정함과 함께, 땜납재의 조성을 표 1 에 나타내는 바와 같이 변경함으로써, 땜납 접합 후의 땜납층의 조성, 평균 결정 입경 등을 조정하여, 본 발명예 1 ∼ 8 및 비교예 1 ∼ 5 가 되는 여러 가지의 파워 모듈을 제작하였다.
또한, 땜납 접합 조건은, 수소 3 vol% 환원 분위기, 가열 온도 (가열 대상물 온도) 및 유지 시간을 표 1 의 조건으로 하고, 실온까지의 평균 냉각 속도를 2.5 ℃/s 로 하였다.
(결정 입경)
상기 서술한 바와 같이 하여 얻어진 파워 모듈에 있어서, 회로층과 IGBT 소자 사이에 형성된 땜납층 중 회로층의 표면 상에서부터 두께 30 ㎛ 까지의 영역에 있어서의 평균 결정 입경을 EBSD 측정에 의해 측정하였다.
EBSD 측정은, EBSD 측정 장치 (FEI 사 제조의 Quanta FEG450, EDAX/TSL 사 제조의 OIM Data Collection) 와 해석 소프트웨어 (EDAX/TSL 사 제조, OIM Data Analysis ver.5.3) 에 의해, 전자선의 가속 전압 : 20 ㎸, 측정 스텝 : 0.6 ㎛, 측정 범위 : 300 ㎛ × 50 ㎛, 해석 범위 : 300 ㎛ × 30 ㎛ 에서 실시하였다.
(땜납층의 조성)
EPMA 분석에 의해, 땜납층의 성분 분석을 실시하였다. EPMA 분석 장치 (니혼 전자 주식회사 제조, JXA-8530F) 를 사용하여, 가속 전압 : 15 ㎸, 스폿 직경 : 1 ㎛ 이하, 배율 : 250 배로 땜납층의 평균 조성을 분석하였다.
(파워 사이클 시험)
IGBT 소자로의 통전을, 통전 (ON) 시에 소자 표면 온도 140 ℃, 비통전 (OFF) 시에 소자 표면 온도 60 ℃ 가 되는 1 사이클을 10 초마다 반복하도록 하여 조정하고, 이 파워 사이클을 10 만회 반복하였다. 그리고, 초기 상태로부터의 열 저항의 상승률을 평가하였다. 또한, 본 발명예 1 ∼ 8 에 있어서는 모두 파워 사이클을 10 만회 반복했을 때의 열 저항 상승률이 10 % 미만으로 되어 있다.
(파워 사이클 수명)
IGBT 소자로의 통전을, 통전 (ON) 시에 소자 표면 온도 140 ℃, 비통전 (OFF) 시에 소자 표면 온도 60 ℃ 가 되는 1 사이클을 10 초마다 반복하도록 하여 조정하고, 이 파워 사이클을 반복하였다. 그리고, 초기 상태로부터의 열 저항의 상승률이 10 % 이상이 된 사이클 횟수 (파워 사이클 수명) 를 평가하였다.
(열 저항 측정)
열 저항으로서, 과도 열 저항을 열 저항 테스터 (TESEC 사 제조, 4324-KT) 를 사용하여 측정하였다. 인가 전력 : 100 W, 인가 시간 : 100 ㎳ 로 하고, 전력 인가 전후의 게이트-이미터 사이의 전압차를 측정함으로써 열 저항을 구하였다. 측정은 상기 서술한 파워 사이클 시험시에 있어서 1 만 사이클마다 실시하였다.
Figure 112015056421794-pct00001
땜납층의 결정 입경이 10 ㎛ 이상으로 조대해진 비교예 1, 비교예 3 및 비교예 5 에 있어서는, 파워 사이클 수명이 70,000 ∼ 80,000 회로 짧았다. 파워 사이클을 10 만회 반복한 후의 비교예 1 의 땜납층의 단면을 관찰한 결과, 도 10 에 나타내는 바와 같이, 땜납층의 파괴가 관찰되었다. 또, 땜납층의 조성이 본 발명의 범위에서 벗어난 비교예 2, 4 에 있어서도, 파워 사이클 수명이 80,000 ∼ 90,000 회로 짧았다. 이것은, Ni 또는 Cu 가 많기 때문에, 땜납층 내에 개재물이 생성되어, 개재물을 기점으로 땜납층이 파괴되었기 때문이라고 추측된다.
이에 대해, 본 발명예 1 ∼ 8 에 있어서는 모두 파워 사이클 수명이 110,000 회 이상으로 되어 있어, 땜납층의 파괴가 억제되어 있는 것이 확인된다. 파워 사이클을 10 만회 반복한 후의 본 발명예 1 의 땜납층의 단면을 관찰한 결과, 도 11 에 나타내는 바와 같이, 결정립계를 따른 균열의 진전이 억제되어 있는 것이 확인된다.
이상과 같이, 본 발명예에 의하면, 파워 사이클 특성이 우수한 파워 모듈을 얻을 수 있는 것이 확인되었다.
실시예 2
다음으로, 제 2 실시형태에 기재된 바와 같이, 회로층을 알루미늄층과 구리층으로 구성한 파워 모듈을 준비하였다.
절연 기판은 AlN 으로 구성되며, 27 ㎜ × 17 ㎜, 두께 0.6 ㎜ 인 것을 사용하였다. 금속층은 4N 알루미늄으로 구성되며, 25 ㎜ × 15 ㎜, 두께 0.6 ㎜ 인 것을 사용하였다. 반도체 소자는 IGBT 소자로 하고, 13 ㎜ × 10 ㎜, 두께 0.25 ㎜ 인 것을 사용하였다. 히트 싱크로는 40.0 ㎜ × 40.0 ㎜ × 2.5 ㎜ 의 알루미늄판 (A6063) 을 사용하였다.
회로층 중에서 알루미늄층은, 4N 알루미늄으로 구성되며, 25 ㎜ × 15 ㎜, 두께 0.6 ㎜ 인 것을 사용하였다. 그리고, 구리층은, 표 2 에 나타내는 바와 같이, 도금, 고상 확산 접합에 의해 형성하였다.
도금의 경우, 알루미늄층의 표면에 징케이트 처리를 실시한 후, 전해 도금으로 표 2 에 나타내는 두께의 구리층을 형성하였다.
고상 확산 접합의 경우, 표 2 에 나타내는 두께의 구리판을 준비하고, 제 2 실시형태에서 예시한 조건으로 알루미늄층의 표면에 구리판을 고상 확산 접합하였다.
이상과 같이 하여, 본 발명예 11 ∼ 16 이 되는 여러 가지의 파워 모듈을 제작하였다.
또한, 땜납 접합 조건은, 수소 3 vol% 환원 분위기, 가열 온도 (가열 대상물 온도) 및 유지 시간을 표 2 의 조건으로 하고, 실온까지의 평균 냉각 속도를 2.5 ℃/s 로 하였다.
그리고, 실시예 1 과 동일한 방법에 의해, 땜납층의 조성, 결정 입경, 파워 사이클 수명을 평가하였다. 평가 결과를 표 2 에 나타낸다.
Figure 112015056421794-pct00002
표 2 에 나타내는 바와 같이, 본 발명예 11 ∼ 16 에 있어서는 모두 파워 사이클 수명이 110,000 회 이상으로 되어 있어, 땜납층의 파괴가 억제되어 있는 것이 확인된다. 알루미늄층 상에 각종 두께의 구리층을 형성하여 회로층을 구성한 경우라 하더라도, 실시예 1 과 마찬가지로, 파워 사이클 특성을 향상시킬 수 있는 것이 확인되었다.
또, 구리층의 두께가 5 ㎛ 이상이면, 구리층 중의 Cu 가 모두 땜납측으로 확산되어 버리는 경우가 없어, 구리층이 잔존하는 것이 확인되었다. 또한, 구리층의 두께가 3 ㎜ 이하이면, 파워 사이클 수명이 10 만회 이상이 되는 것이 확인되었다.
산업상 이용가능성
본 발명에 의하면, 파워 사이클을 부하한 경우라 하더라도 조기에 땜납층에 파괴가 생기는 것을 억제할 수 있어, 신뢰성이 높은 파워 모듈을 제공할 수 있다.
1 : 파워 모듈
3 : 반도체 소자
10 : 파워 모듈용 기판
11 : 절연 기판 (절연층)
12 : 회로층 (구리층)
13 : 금속층
20 : 땜납층
26 : 금속간 화합물층
30 : 땜납재
31 : Ni 도금막
101 : 파워 모듈
112 : 회로층
112A : 알루미늄층
112B : 구리층

Claims (2)

  1. 절연층의 일방의 면에 회로층이 배치 형성된 파워 모듈용 기판과, 상기 회로층의 일방의 면에 접합된 반도체 소자를 구비한 파워 모듈로서,
    상기 회로층 중 상기 반도체 소자와의 접합면에는, 구리 또는 구리 합금으로 이루어지는 구리층이 형성되어 있고,
    상기 회로층과 상기 반도체 소자 사이에는, 땜납재를 사용하여 형성된 땜납층이 형성되어 있으며,
    상기 땜납층 중 상기 회로층의 표면 상에서부터 두께 30 ㎛ 까지의 영역에 있어서는, EBSD 측정에 의해 측정되는 평균 결정 입경이 0.1 ㎛ 이상 10 ㎛ 이하의 범위 내로 되어 있고,
    상기 땜납층은, Sn 을 함유함과 함께, Ni 를 0.01 mass% 이상 1.0 mass% 이하, Cu 를 0.1 mass% 이상 5.0 mass% 이하 함유하는 조성으로 되어 있으며,
    상기 땜납층에는, (Cu,Ni)6Sn5 로 이루어지는 석출물 입자가 분산되어 있고,
    상기 회로층의 상기 표면 상에 금속간 화합물층이 형성되고, 상기 땜납층이 상기 금속간 화합물층 상에 배치 형성되고,
    상기 금속간 화합물층은 Cu 와 Sn 의 금속간 화합물 Cu3Sn 로 이루어지고, 상기 금속간 화합물층의 두께는 0.8 ㎛ 이하이고,
    파워 사이클 시험에 있어서, 통전 시간 5 초, 온도차 80 ℃ 의 조건의 파워 사이클을 10 만회 부하했을 때의 열 저항 상승률이 10 % 미만인 것을 특징으로 하는 파워 모듈.
  2. 삭제
KR1020157015555A 2012-12-25 2013-12-20 파워 모듈 KR102154882B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-281345 2012-12-25
JP2012281345 2012-12-25
PCT/JP2013/084257 WO2014103934A1 (ja) 2012-12-25 2013-12-20 パワーモジュール

Publications (2)

Publication Number Publication Date
KR20150099739A KR20150099739A (ko) 2015-09-01
KR102154882B1 true KR102154882B1 (ko) 2020-09-10

Family

ID=51021018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157015555A KR102154882B1 (ko) 2012-12-25 2013-12-20 파워 모듈

Country Status (7)

Country Link
US (1) US9642275B2 (ko)
EP (1) EP2940719B1 (ko)
JP (1) JP5598592B2 (ko)
KR (1) KR102154882B1 (ko)
CN (1) CN104885206B (ko)
TW (1) TWI581342B (ko)
WO (1) WO2014103934A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6299442B2 (ja) * 2014-06-03 2018-03-28 三菱マテリアル株式会社 パワーモジュール
KR20170073618A (ko) * 2014-10-16 2017-06-28 미쓰비시 마테리알 가부시키가이샤 냉각기가 장착된 파워 모듈용 기판 및 그 제조 방법
JP6621068B2 (ja) 2016-12-08 2019-12-18 パナソニックIpマネジメント株式会社 実装構造体
JP6379170B2 (ja) * 2016-12-27 2018-08-22 有限会社 ナプラ 半導体装置
JP6369620B1 (ja) * 2017-12-31 2018-08-08 千住金属工業株式会社 はんだ合金

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393901A (zh) 2007-09-20 2009-03-25 株式会社日立制作所 半导体装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161925A (ja) * 1993-12-09 1995-06-23 Mitsubishi Electric Corp パワーモジュール
KR100377232B1 (ko) * 1998-03-26 2003-03-26 니혼 슈페리어 샤 가부시키 가이샤 무연땜납합금
JP4756200B2 (ja) 2000-09-04 2011-08-24 Dowaメタルテック株式会社 金属セラミックス回路基板
JP2002203942A (ja) 2000-12-28 2002-07-19 Fuji Electric Co Ltd パワー半導体モジュール
JP2003133474A (ja) 2001-10-25 2003-05-09 Kyocera Corp 電子装置の実装構造
JP3922166B2 (ja) 2002-11-20 2007-05-30 三菱マテリアル株式会社 パワーモジュール用基板の製造方法並びにパワーモジュール用基板及びパワーモジュール
US7239016B2 (en) * 2003-10-09 2007-07-03 Denso Corporation Semiconductor device having heat radiation plate and bonding member
JP2005116963A (ja) 2003-10-10 2005-04-28 Denso Corp 半導体装置
EP1737034A4 (en) 2004-04-05 2010-11-03 Mitsubishi Materials Corp AI / AIN CONNECTING MATERIAL, BASE PLATE FOR A POWER MODULE, POWER MODULE AND PROCESS FOR PRODUCING AN AI / AIN COMPOUND MATERIAL
JP2006066716A (ja) * 2004-08-27 2006-03-09 Fuji Electric Holdings Co Ltd 半導体装置
JP4343117B2 (ja) 2005-01-07 2009-10-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2006289434A (ja) * 2005-04-11 2006-10-26 Nihon Superior Co Ltd はんだ合金
EP1926142A1 (en) 2005-09-15 2008-05-28 Mitsubishi Materials Corporation Insulating circuit board and insulating circuit board provided with cooling sink section
WO2007142261A1 (ja) 2006-06-06 2007-12-13 Mitsubishi Materials Corporation パワー素子搭載用基板、その製造方法、パワー素子搭載用ユニット、その製造方法、およびパワーモジュール
JP4939891B2 (ja) * 2006-10-06 2012-05-30 株式会社日立製作所 電子装置
JP4629016B2 (ja) 2006-10-27 2011-02-09 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板およびヒートシンク付パワーモジュール用基板の製造方法並びにパワーモジュール
JP2008130697A (ja) * 2006-11-17 2008-06-05 Sharp Corp はんだ接合構造、及びはんだ接合構造の製造方法
JP2008227336A (ja) 2007-03-15 2008-09-25 Hitachi Metals Ltd 半導体モジュール、これに用いられる回路基板
JP4919863B2 (ja) * 2007-03-30 2012-04-18 アイシン精機株式会社 半田接合部の評価方法
WO2009051181A1 (ja) 2007-10-19 2009-04-23 Nihon Superior Sha Co., Ltd. 無鉛はんだ合金
JP2010087072A (ja) 2008-09-30 2010-04-15 Hitachi Automotive Systems Ltd パワー半導体モジュールおよびこれを用いたインバータシステム
JP5658436B2 (ja) * 2009-04-16 2015-01-28 株式会社東芝 半導体装置
JP5428667B2 (ja) * 2009-09-07 2014-02-26 日立化成株式会社 半導体チップ搭載用基板の製造方法
JP5463845B2 (ja) * 2009-10-15 2014-04-09 三菱電機株式会社 電力半導体装置とその製造方法
JP2011143442A (ja) 2010-01-14 2011-07-28 Hitachi Automotive Systems Ltd 高信頼はんだ接続部をもつパワーモジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393901A (zh) 2007-09-20 2009-03-25 株式会社日立制作所 半导体装置
JP2009076611A (ja) * 2007-09-20 2009-04-09 Hitachi Ltd 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TJIEP2009*

Also Published As

Publication number Publication date
KR20150099739A (ko) 2015-09-01
JP2014143406A (ja) 2014-08-07
EP2940719A4 (en) 2016-08-24
WO2014103934A1 (ja) 2014-07-03
TW201444000A (zh) 2014-11-16
CN104885206B (zh) 2018-03-30
US9642275B2 (en) 2017-05-02
EP2940719B1 (en) 2019-01-30
TWI581342B (zh) 2017-05-01
EP2940719A1 (en) 2015-11-04
CN104885206A (zh) 2015-09-02
US20150319877A1 (en) 2015-11-05
JP5598592B2 (ja) 2014-10-01

Similar Documents

Publication Publication Date Title
KR102146589B1 (ko) 히트싱크가 부착된 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈, 및 히트싱크가 부착된 파워 모듈용 기판의 제조 방법
KR102097177B1 (ko) 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈용 기판 및 파워 모듈
KR102224535B1 (ko) 파워 모듈용 기판의 제조 방법
KR102154882B1 (ko) 파워 모듈
WO2013147144A1 (ja) パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、及びパワーモジュール用基板の製造方法
CN107534033B (zh) 接合体、自带散热器的功率模块用基板、散热器及接合体的制造方法、自带散热器的功率模块用基板的制造方法、散热器的制造方法
TWI641300B (zh) 接合體及功率模組用基板
US9807865B2 (en) Substrate for power modules, substrate with heat sink for power modules, and power module
KR102154369B1 (ko) 파워 모듈
CN106165087B (zh) 功率模块用基板、带散热片的功率模块用基板及带散热片的功率模块
JP2016208009A (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、及び、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法
TWI695778B (zh) 接合體、附散熱器之電力模組用基板、散熱器、接合體之製造方法、附散熱器之電力模組用基板之製造方法、及散熱器之製造方法
JP2014060216A (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール、及びヒートシンク付パワーモジュール用基板の製造方法
TWI661516B (zh) 接合體,附散熱器電源模組用基板,散熱器,接合體的製造方法,附散熱器電源模組用基板的製造方法及散熱器的製造方法
KR102154373B1 (ko) 파워 모듈
JP6299442B2 (ja) パワーモジュール
JP2021153180A (ja) 絶縁回路基板
WO2021187464A1 (ja) 絶縁回路基板
WO2016167217A1 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、及び、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right