TWI471954B - Semiconductor wafer mounting substrate and manufacturing method thereof - Google Patents

Semiconductor wafer mounting substrate and manufacturing method thereof Download PDF

Info

Publication number
TWI471954B
TWI471954B TW99130195A TW99130195A TWI471954B TW I471954 B TWI471954 B TW I471954B TW 99130195 A TW99130195 A TW 99130195A TW 99130195 A TW99130195 A TW 99130195A TW I471954 B TWI471954 B TW I471954B
Authority
TW
Taiwan
Prior art keywords
layer
plating
gold
nickel
copper
Prior art date
Application number
TW99130195A
Other languages
English (en)
Other versions
TW201126619A (en
Inventor
Yoshinori Ejiri
Kiyoshi Hasegawa
Takehisa Sakurai
Yoshiaki Tsubomatsu
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of TW201126619A publication Critical patent/TW201126619A/zh
Application granted granted Critical
Publication of TWI471954B publication Critical patent/TWI471954B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

半導體晶片搭載用基板及其製造方法
本發明係關於半導體晶片搭載用基板及其製造方法。
近年來，於個人電腦、行動電話、無線基地台、光通訊裝置、伺服器及路由器等電子機器，不管其大小如何都持續進行著機器的小型化、輕量化、高性能化及高機能化。此外，伴隨著CPU，DSP及各種記憶體等LSI的高速化及高機能化，也進行著SoC(System on a chip)或SiP(System In Package)等之高密度實裝技術的開發。
因此，於半導體晶片搭載用基板或主基板，開始使用積聚(build up)方式之多層配線基板。此外，隨著封裝之多腳位窄間距化之實裝技術的進步，半導體晶片搭載用基板，由QFP(Quad Flat Package)往BGA(Ball Grid Array)/CSP(Chip Size Package)實裝的方向進化。
於半導體晶片搭載用基板與半導體晶片之連接，例如使用金引線接合。此外，與半導體晶片連接的半導體晶片搭載用基板，藉由焊料球與配線板(主機板)連接。因此，半導體晶片搭載用基板，通常具有供分別連接於半導體晶片或配線板之用的連接端子。於這些連接端子，為了確保與金引線或焊料之良好的金屬接觸，多被施以鍍金。
從前，作為在連接端子施予鍍金的方法，電解鍍金被廣泛地適用。但是最近，伴隨著半導體晶片搭載用基板的 小型化導致之配線的高密度化，要確保供在連接端子的表面施以電解鍍金之用的配線逐漸變得困難。在此，作為對連接端子之鍍金方法，有不需要供電解電鍍用的引線之無電解鍍金(置換鍍金或還原鍍金)之製程開始受到矚目。例如，如下列非專利文獻1所記載的，於端子部分之銅箔表面，形成無電解鍍鎳皮膜/無電解鍍金皮膜的方法係屬已知。
然而，如非專利文獻2所記載的，在無電解鍍鎳/無電解鍍金的方法，與電解鍍鎳/電解鍍金的方法相比較，可知其焊料連接可信賴性或熱處理後之引線接合性降低。
此外，於配線進行無電解鍍鎳的話，會發生被稱為電橋(bridge)的在配線間析出無電解鍍鎳皮膜的現象，而會有因此引發短路不良的情形。為了抑制此電橋，例如提出如專利文獻1、2所示的供抑制電橋之前處理液及前處理方法。此外，如專利文獻3所示，也提出了供抑制電橋之無電解電鍍用觸媒液。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開平9-241853號公報
[專利文獻2]日本特許第3387507號公報
[專利文獻3]日本專利特開平11-124680號公報
[非專利文獻]
[非專利文獻1]社團法人印刷電路學會誌「電路技術」(1993年Vol.8 No.5 368~372頁)
[非專利文獻2]表面技術(2006年Vol.57 No.9 616~621頁)
然而，近年來，藉由半加成(semi-additive)法等配線形成方法之利用，具有圖案間之間隔在50μm以下的超細微圖案，例如具有配線寬幅/配線間隔(以下簡稱為「L/S」)=35μm/35μm之細微配線的製品已經開始被量產化。
於具有這樣的超細微圖案的基板，作為在由銅所構成的電路施以無電解鍍鎳後，於其上施以無電解鍍金形成連接端子之先前技術，例如有以下的方法係屬已知。
亦即，使用附銅箔樹脂之半加成(semi-additive)法，藉由以下步驟而實施的方法係屬已知：(1)在表面具有內層電路的內層板之上下，層疊(laminate)附銅箔樹脂之步驟，(2)在附銅箔樹脂設間隙通孔(interstitial via hole，IVH)，於銅箔上及IVH內部形成無電解鍍銅層之步驟，(3)於無電解度銅層上之除了應該形成導體電路的處所以外之處形成電解電鍍阻鍍層之步驟，(4)於應該形成導體電路的處所，藉由電解鍍銅形成銅電路之步驟，(5)剝離電解電鍍阻鍍層之步驟， (6)使用蝕刻液，藉由蝕刻除去於應形成導體電路的部分以外的部分之前述銅箔及無電解鍍銅層之步驟，(7)於形成有導體電路的基板表面上形成阻焊膜圖案之步驟，(8)於導體電路上形成無電解鍍鎳皮膜之步驟，及(9)於前述導體電路之最表面，進而形成無電解鍍金皮膜之步驟。亦即，於由銅所構成的導體電路上之特定部位，進行無電解鍍鎳(步驟(8)/無電解鍍金(步驟(9))，藉此形成連接端子。
如前所述，伴隨著半導體晶片搭載用基板之小型化導致之配線的高密度化，必須替代從前的電解鍍鎳/電解鍍金方法，而在連接端子部分使用不須引線的無電解電鍍技術。因此，如前所述的半加成法也被適用無電解鍍鎳/無電解鍍金。
然而，本案發明人進行檢討的結果，判明了在L/S=35μm/35μm程度的細微配線上，使用無電解鍍鎳液施行無電解鍍鎳的場合，要充分確保導體間的絕緣可信賴性是困難的。亦即，即使適用前述專利文獻1~3所記載之前述處理液或前處理方法、無電解電鍍用觸媒液等減低電橋(bridge)的手法，在細微配線的場合，也容易在導體間的基材上析出無電解鍍鎳，所以無法得到充分的效果。此外，亦得知在這樣的細微配線的場合，若適用無電解鍍鎳/無電解鍍金，與適用電解鍍鎳/電解鍍金的場合相比，引線接合性與焊料連接可信賴性顯著變低。
本發明係有鑑於這樣的情形而進行之發明，目的在於提供一種半導體晶片搭載用基板之製造方法及藉此而得到的半導體晶片搭載用基板，即使形成細微配線的場合，也可以減低電橋(bridge)的發生，而且可得優異的引線接合(wire bonding)性及焊料連接可信賴性。
為了達成前述目的，本案發明人進行了銳意檢討，推測出在圖案間之間隔降至50μm以下的超細微圖案(例如L/S=35μm/35μm程度之細微配線)，且於銅配線上施以無電解鍍鎳的場合下會容易發生電橋的原因之一，在於藉由無電解鍍鎳使得銅配線的側面也被施以鍍鎳。在此，發現藉由抑制這樣之往側面的鍍鎳，可以大幅減低電橋的發生，而想到本發明之技術手段。
亦即，本發明之半導體晶片搭載用基板之製造方法，其特徵為具有：抗蝕層形成步驟，其在具有內層板與第1銅層的層積體之第1銅層上，於除了應成為導體電路的部分以外之處形成抗蝕層，其中內層板於表面有內層電路，第1銅層以與內層電路部分連接的方式隔著絕緣層設於內層板上；導體電路形成步驟，其於第1銅層上之應成為導體電路的部分，藉由電解鍍銅形成第2銅層，而得到由第1銅層及第2銅層構成的導體電路；鎳層形成步驟，其於導體電路上之至少一部分，藉由電解鍍鎳，在與導體電路為相反側之面上形成結晶粒徑的平均值為0.25μm以上之鎳層 ；抗蝕層除去步驟，其除去抗蝕層；蝕刻步驟，其藉由蝕刻除去被抗蝕層覆蓋的部分之第1銅層；及，金層形成步驟，其於形成有鎳層的導體電路上之至少一部分，藉由無電解鍍金形成金層。
在前述之本發明之半導體晶片搭載用基板之製造方法，於第1銅層上，配合於導體電路之圖案形成電解電鍍用之阻鍍層後，藉由電解鍍銅形成第2銅層，接著藉由電解鍍鎳形成鎳層。如此般，進行電解鍍鎳時，於導體電路以外的部分存在著阻鍍層，所以藉此可防止於導體電路之側面被施以鍍鎳。亦即，根據本發明的話，即使為超細微圖案的場合，也可以大幅減低電橋的形成。
進而，如前所述往導體電路上之鎳層的形成，不是藉由無電解鍍鎳而是藉由電解鍍鎳來進行，所以即使在採細微配線的場合，也可以得到良好的引線接合性及焊料連接可信賴性。此外，往鎳層上之金層的形成，是藉由無電解鍍金來進行的，所以不像進行無電解電鍍的場合那樣有使用引線的必要，即使形成細微配線也可以在應成為獨立端子的部分進行良好的鍍金。因此，可以對應於半導體晶片搭載用基板之更為小型化‧高密度化。
接著，於這樣的半導體晶片搭載用基板之製造方法，例如，將前述導體電路之至少一部分，做成焊料連接用端子或引線接合用端子等之連接用的端子，特別是藉由在此部分形成鎳層及金層，可得良好引線接合性及焊料連接可信賴性的半導體晶片搭載用基板。
前述本發明之半導體晶片搭載用基板之製造方法，較佳的是在蝕刻步驟後並在金層形成步驟前，具有抗焊料層形成步驟，該抗焊料層形成步驟以使形成有鎳層的導體電路之至少一部份露出的方式，於表面形成抗焊料層。如此進行的話，可以保護未形成金層的部位的導體電路，於導體電路上的目的位置形成金層也會變得容易，還可以防止鍍金導致的電橋形成。
於抗蝕層形成步驟中，可以先將由絕緣層與銅箔層積而成之附樹脂銅箔，以使絕緣層朝向內層板側的方式層積在內層板上，該絕緣層是由以樹脂為主成分，並於被層積在內層板上的附樹脂銅箔，以使內層電路之一部分露出的方式形成通孔(via hole)，然後以覆蓋銅箔及通孔內的方式藉由無電解鍍銅形成鍍銅層，得到具有第1銅層的層積體，其中第1銅層由銅箔及鍍銅層所構成且與內層電路部分連接，之後，於層積體之第1銅層上，於除了應成為導體電路的部分以外之處形成抗蝕層。
這個場合，附樹脂銅箔之銅箔及無電解鍍銅形成的鍍銅層，可以做為種子層而發揮功能；此外由這些所構成的第1銅層，於其上部進而層積第2銅層而形成導體電路。接著，根據前述之抗蝕層形成步驟，可以良好地得到具備這樣的第1銅層之層積體。又，所謂種子層，係指供進行電解電鍍之用的基底的金屬皮膜。
於這樣的抗蝕層形成步驟中，附樹脂銅箔之銅箔的厚度，以5μm以下為較佳。如此一來，種子層之銅箔很薄， 所以抗蝕層除去後，要除去殘留於導體電路以外的部分之種子層(銅箔)變得容易，可以更良好地形成導體電路。
此外，於抗蝕層形成步驟中，亦可先於在表面具有內層電路的內層板上，層積不具有導電性的膜形成絕緣層，並於被層積於內層板上的膜，以使內層電路之一部分露出的方式形成通孔(via hole)，然後以覆蓋絕緣層及通孔內的方式藉由無電解鍍銅形成鍍銅層，得到具有第1銅層的層積體，其中第1銅層由鍍銅層所構成且與內層電路部分連接，之後，於此層積體之第1銅層上，於除了應成為導體電路的部分以外之處形成抗蝕層。
在此場合，鍍銅層做為種子層發揮功能，且直接於鍍銅層的上部層積第2銅層而構成成為導體電路的第1銅層。接著，根據前述之抗蝕層形成步驟，可以在內層板上良好地得到具備這樣的第1銅層之層積體。
如此般僅鍍銅層成為種子層的場合，與銅箔及鍍銅層成為種子層的場合相比，容易使厚度薄化，所以例如在蝕刻步驟容易除去種子層的觀點來看是較佳的。但是，種子層由銅箔及鍍銅層來形成的場合，在進行無電解鍍銅之前所添加的觸媒會附著於銅箔表面，所以對於絕緣層的表面(除了IVH內以外)不直接添加。在絕緣層上附著觸媒的話，即使除去種子層後觸媒也可能會有殘留於絕緣層表面，故可能會因觸媒的作用而在導體電路間析出電鍍皮膜，因此而引起短路不良。亦即，由不容易發生這樣的起因於觸媒之短路不良的觀點來看，種子層較佳的是以藉由銅箔 及鍍銅層來形成。
本發明之半導體晶片搭載用基板之製造方法，較佳的是在導體電路形成步驟後並在鎳層形成步驟前，具有上部抗蝕層形成步驟，該上部抗蝕層形成步驟以使導體電路之一部分露出的方式，進而形成覆蓋抗蝕層及導體電路的上部抗蝕層；在此場合，於鎳層形成步驟中，於從上部抗蝕層露出的部分之導體電路上，形成鎳層；且於抗蝕層除去步驟中，除去抗蝕層及上部抗蝕層雙方。
藉由進而形成這樣的上部抗蝕層，選擇性地於導體電路上之應成為連接端子的部分上形成鎳層會變得容易。接著，如此一來，導體電路之全體不再被鎳層覆蓋住，所以於如前所述之阻鍍層形成步驟中在成為連接端子的部分以外之處形成阻鍍層的場合，可以使構成導體電路的銅與阻鍍層密接。根據本案發明人的檢討，與鎳及阻鍍層之黏接性相比，銅與阻鍍層有黏接性更高的傾向，所以根據前述方法，可以提高對基板之阻鍍層的密接性也可以使可信賴性更為提高。
此外，亦可在鎳層形成步驟後並在金層形成步驟前，具有金屬層形成步驟，該金屬層形成步驟在鎳層上藉由無電解電鍍或電解電鍍形成金屬層，該金屬層是由選自由鈷、鈀、鉑及金組成之群組之至少一種金屬所構成。這些金屬層抑制鎳的擴散的效果很高，所以藉由在鎳層上形成這些金屬層，與直接形成金層的場合相比，更容易抑制鎳的擴散，而可以更為提高引線接合性。
此外，亦可在鎳層形成步驟後並在抗蝕層除去步驟前，進行金屬層形成步驟，該金屬層形成步驟於鎳層上形成由金所構成的金屬層之。在此場合，於其後之金層形成步驟中，於導體電路的最表面進而形成金層時，可以減少藉由無電解鍍金而形成的金層的厚度。
特別是在抗焊料層形成步驟後並在金層形成步驟前，較佳的是進行金屬層形成步驟，該金屬層形成步驟在形成有鎳層的導體電路上，藉由無電解鍍鈀形成鈀層，其中鎳層由前述抗焊料層露出。如此一來，不會使鈀層形成到不要導體電路的位置上，所以可以使導體電路與阻焊膜之密接性保持得很好，且可得良好的防止鎳擴散的效果。
於此金屬層(鈀層)形成步驟中，較好的是進行置換鍍鈀後，藉由進行還原型鍍鈀而形成鈀層。藉此，與同時產生置換及還原的場合相比，可以抑制由鎳層之鎳的溶出，而可以獲得更為良好的提高引線接合性之效果。
此外，於金層形成步驟中，較佳的是使用含還原劑之無電解鍍金液進行無電解鍍金，且使用不會因氧化而產生氫氣者來作為還原劑。藉此，可以抑制因伴隨著氧化產生的氫氣所導致之鍍金之異常析出。
進而，於金層形成步驟，較佳的是在進行置換鍍金後，藉由進行還原型鍍金而形成金層。藉此，可得到與被形成於比金層更為下層的鎳層、及前述金屬層中的金屬之良好的密接性，進而可得良好的引線接合性。
如此進行所形成的金層的厚度，以在0.005μm以上為 適切。藉由被形成這樣的厚度之金層，引線接合的實施有變得容易的傾向。
本發明，另外提供藉由前述本發明之製造方法所得之半導體晶片搭載用基板。相關之半導體晶片搭載用基板，如前所述，因為在製造時沒有電橋的發生所以不容易產生短路不良，而且為具有優異的引線接合性及焊料連接可信賴性。
根據本發明，可以提供半導體晶片搭載用基板之製造方法，該製造方法即使形成細微配線的場合，也可以減低電橋(bridge)的發生，而且可得優異的引線接合(wire bonding)性及焊料連接可信賴性。
此外，於本發明，在導體電路，可以藉由無電解鍍金來形成金層，所以不像進行無電解電鍍的場合那樣有使用引線的必要，即使形成細微配線也可以在應成為獨立端子的部分進行良好的鍍金。因此，本發明之製造方法，可以對應於半導體晶片搭載用基板之更為小型化‧高密度化。
進而，根據本發明，可以提供可藉由前述之本發明的製造方法而獲得之半導體晶片搭載用基板，該半導體晶片搭載用基板可以減低電橋(bridge)的發生，而且可得優異的引線接合(wire bonding)性及焊料連接可信賴性。
以下，參照圖面說明本發明之適切的實施型態。又，於圖面之說明，對同一要素賦予同一符號，省略重複的說明。
[第1實施型態]
以下，說明半導體晶片搭載用基板之製造方法的適切的第1實施型態。圖1及圖2係概略顯示相關於第1實施型態之半導體晶片搭載用基板之製造方法之工程圖。本實施型態是根據半加成(semi-additive)法所實行之半導體晶片搭載用基板之製造方法之例，其對內層板，使用附銅箔樹脂進行外層電路的形成。
於本實施型態，首先，如圖1(a)所示，準備內層板1。內層板1，具備內層用基板100、設於其表面的內層電路102、及內層用通孔(via hole)104，其中內層用通孔104是以貫通內層用基板的方式形成，且電性連接兩表面之內層電路102彼此。作為相關的內層板1之各結構，沒有特別限制而可以適用一般被適用於電路基板之公知結構。
作為內層板1的形成方法，例如，可以適用以下的方法。首先，可以舉出下列兩種方法：第一種是在內層用基板100的兩表面，層積作為金屬層之銅箔後，藉由蝕刻除去此銅箔之不要的處所而形成內層電路102的方法(減除法)；第二種是僅在內層用基板100的兩表面之必要的處所，藉由無電解鍍銅形成由銅所構成的內層電路102的方法(加成(additive)法)。此外，也可舉出其他種方法：於 內層用基板100的表面上，或者於該表面上進而形成的特定之層(積聚(build up)層)上，形成薄的金屬層(種子層)，進而藉由電解鍍銅形成對應於內層電路102的所要的圖案後，以蝕刻除去未形成此圖案的部分之薄金屬層，藉以形成內層電路102的方法(半加成(semi-additive)法)等。
其次，如圖1(b)所示，於內層板1之兩表面上，以使絕緣膜21朝向內層板1側的方式，層積以該絕緣層21與銅箔被層積而成之附樹脂銅箔2，其中絕緣層21以樹脂為主成分。是附樹脂銅箔2之層積，例如，可以藉由對內層板1進行層疊(laminate)或者擠壓(press)來進行。例如，可以適用一般的真空擠壓機。此時，加熱‧加壓條件，較佳的是配合層間絕緣樹脂之絕緣層21的構成材料的特性之條件。例如，可以設為溫度150℃~250℃，壓力1MPa~5MPa。在本實施型態，這樣的附樹脂銅箔2之銅箔22做為種子層發揮功能，藉此可以進行後述之鍍銅層3或第2銅層5的形成。又，被層積之前的附樹脂銅箔2的絕緣層21，為B階段(B stage)狀態。
附樹脂銅箔2之銅箔22，以其厚度為5μm以下為較佳，3μm以下為更佳。藉由使銅箔的厚度為5μm以下，可以容易地進行後述之蝕刻，變得容易形成細微配線。
作為銅箔22，以使用可剝離(peelable)型式或者可蝕刻型式者為較佳。銅箔22為可剝離(peelable)型式的場合，藉由拉剝開載體，或者在可蝕刻型式的場合，藉由 蝕刻載體，可以成為具有所要的厚度的銅箔。例如，可剝離(peelable)型式的場合，可以藉由蝕刻等除去金屬氧化物或者有機物層，該等成為載體之剝離層，而拉剝開載體。此外，於可蝕刻型式，在金屬箔為銅箔，載體為鋁箔的場合，藉由使用鹼溶液，可以僅蝕刻載體。銅箔22，在作為供電層發揮功能的範圍內越薄越適合細微配線形成，所以為了使其成為那樣的厚度，可以進而進行蝕刻使厚度減低。該場合，可剝離型式的場合，可有效率地同時進行脫模層之除去與蝕刻所以較佳。
構成絕緣層21的樹脂，係具有絕緣性的樹脂，作為那樣的樹脂，可以適用熱硬化性樹脂、熱塑性樹脂或這些之混合樹脂。其中，以具有熱硬化性的有機絕緣材料較佳。作為熱硬化性樹脂，可以舉出苯酚樹脂、尿素樹脂、三聚氰胺樹脂、醇酸樹脂、丙烯酸樹脂、不飽和聚酯樹脂、鄰苯二甲酸二丙烯樹脂(diallyl phthalate)、環氧樹脂、聚苯並咪唑樹脂、聚醯胺樹脂、聚醯胺醯亞胺樹脂、聚矽氧樹脂、由二環戊二烯聚合而成的樹脂、含三(2-羥乙基)異氰酸酯的樹脂、由芳香族亞硝酸酯聚合而成之樹脂、3量化芳香族二氰胺樹脂、含三烯丙基三甲基丙烯酸酯之樹脂、呋喃樹脂、酮類樹脂、二甲苯(xylene)樹脂、包含縮合多環芳香族之熱硬化性樹脂、苯並環丁烯樹脂等。作為熱塑性樹脂，可以舉出聚醯亞胺樹脂、聚苯醚樹脂、聚苯硫醚樹脂、醯胺樹脂、液晶聚合物等。又，於絕緣層21，亦可因應必要而配合氧化矽填充物等無機填充劑等，此外 ，使用包含玻璃布等之預浸材料(半固化片，prepreg)亦可。
其次，如圖1(c)所示，在被層積於內層板1的附樹脂銅箔2的特定部位上，形成貫通附樹脂銅箔2而到達內層板1的貫通孔(通孔，via hole)。藉此形成間隙通孔(IVH)30，使內層電路102之一部分露出。貫通孔例如能夠以直接照射紫外線波長的雷射光進行孔加工的方式形成。作為紫外線波長之雷射，使用UV-YAG雷射之三次諧波(波長355nm)的話，可得比較高的能量，而可以加快加工速度所以較佳。
此外，於IVH30的形成中，調整雷射能量分布，使通孔的剖面形狀為錐狀形狀的話，可以提高孔內的電鍍附著性所以較佳。進而，通孔直徑在50μm以下的話，加工速度變快所以較佳。此外，通孔的徑深比(通孔高度/通孔底部的直徑)在1以下的話，由確保可信賴性的觀點來看是較佳的，所以形成IVH30時，較佳的是成為這樣的絕緣層21的厚度、及這樣的與通孔孔徑的關係的方式進行設計。又，於通孔內，會發生污跡(smear)，所以通孔形成後，以藉由使用過錳酸鹽、鉻酸鹽、過錳酸等進行洗淨，除去污跡為較佳。
其次，如圖1(d)所示，以覆蓋層積有附樹脂銅箔2的內層板1的全表面的方式，藉由無電解鍍銅形成銅鍍層3。藉此，可得具有內層板1第1銅層32的層積體110，其中第1銅層32由銅箔22及鍍銅層3所構成，銅箔22與內層板1 的內層電路102以部分連接的方式隔著絕緣層21而設。在此層積體110，銅箔22的表面及IVH30內成為以第1銅層32連續地覆蓋的狀態，所以使形成於絕緣層21的表面上的銅箔22與內層電路102變得可電性連接。
鍍銅層3，只要使用用於一般配線板的形成之無電解鍍銅方法來形成即可，可以在應電鍍的部位，預先賦予成為無電解鍍銅之核的觸媒，且於此薄薄地鍍上無電解鍍銅層而形成。作為觸媒，可以使用貴金屬離子或鈀膠體，特別是鈀對於樹脂的密接性很高所以較佳。對於無電解鍍銅，可以使用以硫酸銅、錯化劑、福馬林、氫氧化鈉為主成分，且可以使用於一般的配線板形成之無電解鍍銅液。
作為鍍銅層3的厚度，只要是可以往IVH30內部供電的厚度即可，以0.1~1μm為較佳。銅鍍層3比0.1μm更薄的話，可能會無法在構成IVH30內部的內層電路102之銅、與附樹脂銅箔2之銅箔22之間充分獲得供電。另一方面，比1μm更厚的話，於藉由蝕刻除去應該成為後述導體電路的部分以外之處的銅的蝕刻步驟中，會增加必須蝕刻的銅的厚度，所以電路形成性可能會降低而細微配線的形成可能會變得困難。藉由使銅鍍層3的厚度為0.1~1μm，可充分獲得內層電路102與銅箔22之供電，而且蝕刻步驟之蝕刻也變得容易而可得良好的電路形成性。
其次，如圖1(e)所示，於第1銅層32上的所要的位置，形成電解電鍍阻鍍層之抗蝕層4(抗蝕層形成步驟)。形成此抗蝕層4的部位，係第1銅層32之應該成為導體電 路的部分(包含IVH30)以外的部分。抗蝕層4，可以適用使用了後述的材料之公知的抗蝕層形成方法來形成。又，於應該成為導體電路的部分，也包含用以對位的對位用圖案等。
抗蝕層4的厚度，可以是以與之後進行電鍍的導體之合計厚度為同等程度，或者比合計厚度更厚。抗蝕層4，以由樹脂構成者為較佳。作為由樹脂構成的抗蝕層，有PMERP-LA900PM(東京應化(股)製造、商品名)之類的液狀抗蝕層，或HW-425(日立化成工業(股)、商品名)、RY-3025(日立化成工業(股)、商品名)等之乾膜狀之抗蝕層。
其次，如圖1(f)所示，於第1銅層32的表面上，藉由電解鍍銅形成第2銅層5，而得到第1銅層32與第2銅層鎖層積而成的導體電路50(導體電路形成步驟)。於此步驟中，藉由電解鍍銅，僅於未形成有抗蝕層4的部分上會形成第2銅層5。亦即，第2銅層5，成為形成於第1銅層32上之應該成為導體電路50的部分。
第2銅層5的形成區域，如前所述係由抗蝕層4來決定的。因此，電解鍍銅，只要於第1銅層32之任一部分安裝引線來進行即可，即使高密度化配線的場合也可以充分對應。電解鍍銅，可以使用於半導體晶片搭載用基板的製造所使用的公知的硫酸銅電解電鍍或是焦磷酸電解電鍍來進行。
第2銅層5的厚度，只要是可以做為導體電路使用的程 度之厚度即可，雖然依據目的之空間而有所不同，但以1~30μm的範圍為較佳，以3~25μm的範圍更佳，以3~20μm的範圍進而更佳。
其次，如圖2(g)所示，於第2銅層5上的表面上，進而藉由電解鍍鎳形成鎳層6(鎳層形成步驟)。於此步驟中，也藉由電解鍍鎳，僅於未形成有抗蝕層4的部分上形成鎳層6。亦即，鎳層6，變成是形成於導體電路50上之全體區域。此步驟，亦只要於導體電路50之任一部分安裝引線而實施電解鍍鎳即可。
電解鍍鎳，例如可以藉由將導體電路形成步驟後之基板全體，浸漬於電解鍍鎳液來進行。作為電解鍍鎳液，可以使用瓦特浴(以硫酸鎳、氯化鎳、硼酸為主成分之鍍鎳浴)、胺基磺酸浴(以胺基磺酸鎳與硼酸為主成分之鍍鎳浴)、硼氟化浴等。其中以來自瓦特浴之析出皮膜具有與成為基礎的導體電路50之良好密接性，且耐有可提高蝕性之傾向。因此，對於電解鍍鎳，以使用瓦特浴較佳。
此外，使用瓦特浴進行電鍍的話，鎳層6之鎳的結晶粒徑也有可以增大的傾向。因此，由相關的觀點來看也以使用瓦特浴較佳。這是因為，於後述之金層形成步驟中，藉由無電解鍍金形成金層8的場合，金層8會藉由某種程度地承繼基底的鎳的結晶大小而使結晶成長之磊晶成長來形成，所以鎳的結晶粒越大，會形成具有越大的結晶粒之鍍金皮膜。
鎳層6，係以於導體電路50之相反側的面上，亦即於 如後述的與金層8或金屬層13接觸之側的面上，且鎳的結晶粒徑之平均值成為0.25μm以上的方式形成。此鎳層6表面的結晶粒徑的平均值以0.5μm以上為較佳，1μm以上更佳，結晶粒的大小是越大越好。一般而言，於電解鍍鎳會添加光澤劑，但光澤劑是藉由使結晶粒變小而得到光澤。因此，為了得到如前述的結晶粒徑，電解鍍鎳液，以極力減少光澤劑的添加為較佳，不含有光澤劑者特佳。使用光澤劑的添加很少的電解鍍鎳液的場合，容易形成半光澤之鎳層6，使用不含光澤劑的電解鍍鎳液的場合，容易形成無光澤的鎳層6。
此處，藉由後述之無電解鍍金所形成的金層8之金的結晶粒很小的話，抑制由鎳層6往金層8之鎳的擴散之效果有降低的傾向。該場合下，例如於引線接合前進行熱處理的話，鎳會粒界擴散至金層8的表面，其後，進行引線接合時，會有金引線與金層8表面之連接可信賴性降低的情形。對此，有若是金層8中之金的結晶粒越大，抑制來自鎳層6的鎳在金層8內之粒界擴散之效果會變高的傾向。因此，藉由電解鍍鎳形成的鎳層6的表面，鎳的結晶粒徑越大越佳，以無光澤或半光澤為適切。
藉由電解鍍鎳形成的鎳層6的厚度，以0.4~10μm為佳，以0.6~8μm更佳，又以1~6μm進而更佳。藉由將鎳層6的厚度設為0.4μm以上，可充分獲得由下層之由銅所構成的導體電路之作為障壁皮膜之效果，藉此提高焊料連接可信賴性。此外，設為0.4μm以上的話，鎳之結晶粒充分成 長，所以於金層形成步驟中，變得容易得到供抑制鎳的粒界擴散之用的充分大的結晶粒之金層8。但是，即使超過10μm這些效果也不會再往上提高，不具經濟性，所以鎳層6的厚度以採10μm以下為佳。
此外，於電解鍍鎳中，電流密度也有對結晶成長造成影響之傾向。具體而言，電解鍍鎳時之電流密度，以0.3~4A/dm2 為較佳，以0.5~3A/dm2 為更佳，以0.8~2.5A/dm2 更佳。藉由將此電流密度設為0.3A/dm2 以上，鎳之結晶粒可充分成長，作為障壁皮膜的效果可提高，所以可以良好地獲得本發明之效果。在前述範圍內電流密度越高，鎳的結晶粒可以越大，所以電流密度越高越好。但是將電流密度設為4A/dm2 以下，會有可以抑制粗糙的電鍍之產生(一般稱為「燒焦(burning)」)的傾向。
接著這樣的鎳層形成步驟，如圖2(h)所示，除去作為電解電鍍阻鍍層之抗蝕層4(抗蝕層除去步驟)。藉此，露出覆蓋於抗蝕層4的部分之第1銅層32(銅鍍層3)。抗蝕層4的除去，可以使用鹼性剝離液、硫酸、或者其他市售的抗蝕層剝離液，可藉由剝離抗蝕層4等來進行。
接下來，如圖2(i)所示，藉由蝕刻除去被抗蝕層4所覆蓋的部分之第1銅層32(銅箔22及銅鍍層3)(蝕刻步驟)。藉此，於除了應該成為導體電路的部分以外之銅(第1銅層32)全部被除去，形成了在由第1銅層32及第2銅層5所構成的導體電路50的表面上覆蓋有鎳層6的電路圖案。
蝕刻，可以藉由將除去抗蝕層4後的基板，浸漬於蝕刻液來進行。作為蝕刻液，可以適用以鹵素以外的酸及過氧化氫為主成分，於主成分外再加上由溶媒、添加劑所構成的溶液。作為此溶媒，由成本、操作性、安全性等方面來看以水為較佳，於水添加酒精等亦可。此外，作為添加劑可以舉出過氧化氫之安定劑等。進而，作為鹵素以外的酸，可舉出硫酸、硝酸等，較佳者為使用硫酸。使用這樣的蝕刻液進行蝕刻的場合，為了得到具有如設計那樣的頂寬幅、底寬幅等之電路圖案，以把鍍銅層3的蝕刻速度調整為銅箔22的蝕刻速度的80%以下為較佳。
此外，使用硫酸來作為鹵素以外之酸的場合，作為蝕刻液的主成分之濃度，以使用10~300g/L之硫酸及10~200g/L之過氧化氫水為較佳。在這樣的濃度以下，蝕刻速度變慢，所以有作業性變差的傾向。此外，在此濃度以上，蝕刻速度太快，會有蝕刻量難以控制之虞。
第1銅層32的蝕刻速度，以成為1~15μm/分的方式進行控制，由可得良好的作業性的觀點來看是較佳的。此外，結晶構造的差異導致蝕刻速度的差異，依存於蝕刻液的溫度，所以於蝕刻時，蝕刻液的溫度以20~50℃為較佳，又以20~40℃為更佳。進而，蝕刻時間，只要適當求出形成所要的導體圖案寬幅的時間並適用即可；但從使作業性或蝕刻之均勻性更為良好的觀點來看，以在10秒~10分鐘的範圍為較佳。
蝕刻步驟後，以進行去污跡(desmear)處理為較佳 。藉此，於由第1銅層32及第2銅層5所構成的導體電路50間之絕緣層的表面上，即使殘留第1銅層32(銅鍍層3)，也可以將此與樹脂一起除去。藉由如此進行，於後述之金層形成步驟中，可以防止在殘存於導體電路50間的第1銅層32上析出金，結果，可以更提高絕緣的可信賴性。
此外，蝕刻步驟後，如圖2(j)所示，於實施後述之金層形成步驟之前，較佳的是進行阻焊膜(solder resist)形成步驟，而在阻焊膜形成步驟中，可以是以使形成有鎳層6的導體電路50之至少一部分露出的方式，在表面形成阻焊膜(solder resist)7。阻焊膜(solder resist)7，例如能夠以下述方式來形成：覆蓋住形成有鎳層6的導體電路50(電路圖案)之中，於除了應成為引線接合用端子或焊料連接用端子的部分以外之處。藉由在金層形成步驟前形成這樣的阻焊膜(solder resist)7，使得僅在所要的位置形成金層8成為可能，且於進行無電解鍍金時可以保護導體電路以外，還可以謀求成本的降低。
作為阻焊膜(solder resist)7，可以使用熱硬化型或紫外線硬化型樹脂，其中以可以精度佳地加工阻焊膜形狀的紫外線硬化型樹脂為較佳。例如，可以使用環氧系、聚醯亞胺系、環氧丙烯酸酯系、茀(fluorene)系之樹脂材料。阻焊膜之圖案形成，若是清漆(varnish)狀的材料的話也可以用印刷的方式來進行，但由更為提高精度的觀點來看，更佳的是使用感光性之阻焊膜、覆蓋層薄膜(cover lay film)、膜狀阻焊劑，及適用使用這些的公知的圖案 形成方法來進行。
其後，如圖2(k)所示，在形成有鎳層6的導體電路50(電路圖案)之中，對於未形成阻焊膜7的部分，藉由無電解鍍金形成金層8(金層形成步驟)。藉此，以覆蓋形成有鎳層6的導體電路50的上面及側面的方式被形成金層8，此部分，可以做為引線接合用端子或焊料連接用端子等之連接端子而能適切地發揮功能。
金層8，例如可以藉由進行置換‧還原鍍金，或者進行置換鍍金後進行還原型鍍金之無電解鍍金等來形成。此外，也可藉由下述方式來形成：在要形成金層8的處所於成為獨立端子之前，先進行電解鍍金，其後，藉由進行還原型的無電解鍍金來形成。無電解鍍金，只要能得到本發明之效果，無論使用哪種手法皆可，但進行置換鍍金後進行還原型之鍍金的方法，從可以得到與下層金屬(在此場合為鎳)之間之良好的密接性的觀點來看是較佳的；此外，進行置換‧還原鍍金的方法，在電鍍時有很難使下層的金屬(在此場合為鎳)溶出，而可以形成良好的金層8的傾向。
置換鍍金後，進行還原型鍍金的場合，具體而言，可以舉出下述方法：藉由HGS-100(日立化成工業(股)製造、商品名)那樣的置換鍍金液形成0.01~0.1μm程度的鍍金基底皮膜(置換鍍金皮膜)後，於其上藉由HGS2000(日立化成工業(股)製造、商品名)那樣的還原型無電解鍍金液，形成0.1~1μm程度的鍍金完成層(還原型鍍金皮膜 )。但是，無電解鍍金手法不限定於此，只要是適用於通常進行的鍍金的方法即可無限制地適用。
圖3係擴大顯示金層8形成後之導體電路50的部分之剖面結構之概略圖。此處，顯示藉由在前述那樣的置換鍍金後，進行還原型鍍金而實施用以形成金層8的無電解鍍金的場合之例。如圖3所示，在此部分，在形成於內層板1(未繪示)的表面之絕緣層21上，依序層積有銅箔22、鍍銅層3、第2銅層5及鎳層6，且以覆蓋這些層積結構的上面及側面的方式形成有金層8，其中金層8是由置換鍍金皮膜11及還原型之鍍金皮膜9所構成。
置換鍍金皮膜11，可以形成於已形成有鎳層6的導體電路50的上面及側面。於使用在置換鍍金的電鍍液，有包含氰化物者與不包含氰化物者，任一種電鍍液都可以使用。其中，以包含氰化物者為較佳。其理由，可以舉出：構成導體電路50的銅之置換鍍金的均勻性，以使用包含氰的電鍍液者，比使用不含氰者的場合更為良好。以這樣的包含氰的電鍍液進行置換鍍金後，進行如後述之還原型的鍍金的話，有金層8容易均勻地成長之傾向。
還原型鍍金皮膜9，可以在置換鍍金皮膜11上進而形成金皮膜。因此，藉由接著置換鍍金再進行還原型鍍金，可以形成厚的金層8。使用於還原型鍍金的電鍍液，藉由包含還原劑，可以自為觸媒地形成金層。此電鍍液，有包含氰化物者與不包含氰化物者，任一種電鍍液都可以使用。
作為使用於還原型鍍金的電鍍液之還原劑，以不會因氧化而產生氫氣者為較佳。此處，作為不產生氫氣，或者不容易產生之還原劑，可以舉出抗壞血酸(ascorbic acid)、尿素系化合物、苯基系化合物等。又，作為產生氫氣的還原劑，有膦酸鹽、聯氨。包含這樣的還原劑之鍍金液，以可以在60~80℃的溫度下使用者為較佳。
另一方面，置換‧還原鍍金，係使置換鍍金與還原型鍍金反應在同一液體內進行，與置換鍍金同樣，可以在形成有鎳層6的導體電路50的上面及側面形成金層8。於這樣的電鍍液，有包含氰化物者與不包含氰化物者，任一種電鍍液都可以使用。此外，進行置換‧還原鍍金後，為了金層的厚膜化可以進而進行無電解鍍金。
如此進行而形成的金層88，以由99質量百分比以上的純度之金所構成為較佳。金層8的金的純度不滿99質量百分比的話，將此部分作為端子適用時會有連接的可信賴性降低的情形。由更為提高連接可信賴性的觀點來看，金層的純度以99.5質量百分比以上更佳。
此外，金層8的厚度以0.005~3μm為較佳，以0.03~1μm更佳，又以0.1μm~0.5μm進而更佳。藉由將金層8的厚度設在0.005μm以上，把此部分作為端子時有使進行引線接合變得容易的傾向。另一方面，即使超過3μm，也不會進而使其效果大幅提高，所以由經濟上的觀點來看，也以3μm以下為較佳。
藉由以上的步驟，可得到具有下述結構的半導體晶片 搭載用基板10：於內層板1的雙面，隔著絕緣層21形成有外層電路之導體電路50，且於此導體電路50之必要部分，形成有鎳層6及金層8的。這樣的半導體晶片搭載用基板10，形成有鎳層6及金層8的導體電路50的部分可以做為引線接合用端子或焊料連接用端子而發揮功能，且在此部份可以進行與晶片零件等之連接。
於這樣的半導體晶片搭載用基板之製造方法中，也可以不是如前所述於鎳層6上直接形成金層8，而改在鎳層6上，形成由特定金屬所構成的金屬層13(參照圖4、5)。
具體而言，在鎳層形成步驟後並在金層形成步驟前之任一時間點，可實施金屬層形成步驟；金屬層形成步驟中，是在鎳層6上藉由無電解電鍍或電解電鍍形成金屬層13(參照圖4、5)，而金屬層13是由選自由鈷、鈀、鉑及金組成之群組之至少一種金屬所構成。
金屬層13的形成，較佳的是在已在進行鎳層形成步驟後且至少在進行蝕刻步驟或阻焊膜形成步驟之前進行，更佳的是在鎳層形成步驟後立刻進行。如此一來，於所得到的半導體晶片搭載用基板進行引線接合的場合，變得容易抑制金層8的剝離等，可得高的引線接合性。此外，作為金屬層13，更佳的是由鈀所構成的金屬層。
不形成金屬層13的場合，金層8與鎳層6之間的黏接性無法充分獲得，進行引線接合時之金層8與鎳層6之間會有產生剝離的情形。這被認為是因為依據蝕刻步驟之蝕刻劑或阻焊膜(solder resist)形成步驟之熱處理等的條件， 而使得鎳層6的表面被氧化，結果，導致與金層8的黏接性降低所致。對此，藉由在鎳層6上形成金屬層13，金層8的剝離變成難以發生而成為可得充分的引線接合性。這被認為是構成金屬層13的鈷、鈀、鉑及金，表面不易被氧化，難以受到蝕刻劑或熱處理的影響的緣故。
鎳層6之形成後，不進行蝕刻或熱處理的場合，或者另外即使進行蝕刻或熱處理的場合，也會依據其條件不同，而可能會有充分獲得金層8與鎳層6之黏接性的情形，因此在該場合不一定要進行金屬層形成步驟。但是，由可以確實得到高的引線接合性的觀點來看，在進行蝕刻步驟或阻焊膜形成步驟的場合，在這些步驟之前將金屬層13形成於鎳層6上為更佳。此外，雖然理由還不清楚，但鈀比起鎳、銅或金，有與阻焊膜之黏接性更高的傾向。因此，藉由形成鈀層來作為金屬層13而，可以提高阻焊膜7之黏接性，導體電路50可受到更為良好的保護。
又，於由鈷、鈀、鉑及金組成之群組所選擇之至少一種金屬所構成的金屬層13，亦包括含有鈷、鈀、鉑及金以外的不純物的場合。例如，藉由無電解鍍鈀形成鈀的金屬層的場合，會含有來自還原劑之磷，而有成為鈀-磷合金的情形。
例如，在鎳層形成步驟後並在抗蝕層除去步驟之前進行這樣的金屬層形成步驟的場合，藉由抗蝕層4而僅在應該成為導體電路的部分形成金屬層13。因此，金屬層13於導體電路50上之鎳層6的上面。
圖4係擴大顯示在鎳層形成步驟後並在抗蝕層除去步驟之前，進行金屬層形成步驟的場合中，金層8形成後之導體電路50的部分之剖面結構之概略圖。如圖4所示，在此部分，在形成於內層板1(未繪示)的表面之絕緣層21上，依序層積有銅箔22、鍍銅層3、第2銅層5、鎳層6及金屬層13，且以覆蓋這些層積結構的上面及側面的方式，形成由置換鍍金皮膜11及還原型之鍍金皮膜9所構成的金層8。
此外，在抗蝕層除去步驟後，且在金層形成步驟之前進行這樣的金屬層形成步驟的場合，因為是在抗蝕層4之除去後，所以金屬層13形成於已形成有鎳層6的導體電路50的上面及側面雙方。
圖5係擴大顯示在抗蝕層除去步驟後，且在金層形成步驟之前，進行金屬層形成步驟的場合中，金層8形成後之導體電路50的部分之剖面結構之概略圖。如圖5所示，在此部分，在形成於內層板1(未繪示)的表面之絕緣層21上，層積有銅箔22、鍍銅層3、第2銅層5及鎳層6，且以覆蓋這些層積結構的上面及側面的方式形成有金屬層13後，進而以覆蓋此金屬層13的方式再形成由置換鍍金皮膜11及還原型之鍍金皮膜9所構成的金層8。
金屬層13，係由鈷、鈀、鉑及金組成之群組所選擇之至少一種金屬所構成。作為金屬層13，若是由鈷、鈀及鉑組成的群組形成的話，鎳層6與金層8之間形成有這些之金屬層13，可以防止鎳層6中的鎳擴散至皮膜8。因此，有容 易得到良好的引線接合性的傾向。其中，以鈀特佳。使用鈀作為金屬層13的場合，電鍍液之安定性很高，因此抑制鎳的擴散之效果很好，而可以更提高引線接合性。此外，在金層8上進行焊料連接的場合，亦有藉由微量含有鈀而提高焊料連接可信賴性的情形。
此外，如圖4所示之例，僅於鎳層6的上面形成有金屬層13的場合，於導體電路50的側面部分不存在鎳層6，所以金層8變成在此部分與構成導體電路50的銅接觸。在此狀態，於引線接合等步驟中被施以熱處理的話，銅可能會擴散至金層8且移動至金層8的表面，此狀況發生時，會有金層8的引線接合性降低的情形。對此，如圖5所示之例那樣藉由以覆蓋形成有鎳層6的導體電路50之上面及側面雙方的方式形成金屬層13，可以如前所述般有效果地抑制銅的擴散，進而可以良好地減低引線接合性的降低。
此外，使用金作為金屬層13的場合，藉由於抗蝕層除去步驟前形成由金所構成的金屬層13(金皮膜)，如圖4所示之例那樣，僅於鎳層6的上面形成有金屬層13，於金屬形成步驟中在導體電路的最表面進而形成金層8時，可以減少藉由無電解鍍金形成的金層8的厚度。此場合，例如即使用產生氫氣的還原劑作為還原型的鍍金液之還原劑使，也可以抑制電橋的發生而進行良好的無電解鍍金。如此般由金所構成的金屬層13(金皮膜)，以藉由電解電鍍的方法來形成為較佳。藉由電解鍍鎳形成鎳層6後，藉由電解鍍金形成由金所構成的金屬層13，其後藉由無電解鍍 金形成金層8的場合，比起在鎳層6形成後進行置換鍍金，進而進行無電解鍍金直接形成金層8的場合，有更容易使金層8的結晶粒變大的傾向。因此，會有容易提高引線接合性的情形。又，導體電路之側面的銅露出的話，會有絕緣可信賴性降低的傾向，所以導體電路最終有必要使其表面全體(上面及側面)以金層覆蓋。
形成由鈀所構成的金屬層13(鈀層)的場合，鈀層以藉由無電解鍍鈀來形成為較佳。作為無電解鍍鈀，可以適用置換鍍鈀或使用還原劑之還原型鍍鈀。作為利用無電解鍍鈀之鈀層的形成方法，特別是以進行置換鍍鈀後，進行還原型鍍鈀之方法為較佳。這是因為在藉由電解鍍鎳形成的鎳層6上，有不容易直接引起無電解鍍鈀反應的傾向。藉由預先以致換鍍鈀使鈀置換析出，其後再以還原型鍍鈀使鈀層析出，可以形成良好的鈀層。
鈀層的厚度，以0.03~0.5μm為佳，以0.01~0.3μm更佳，又以0.03~0.2μm進而更佳。鈀層的厚度超過0.5μm時，無法更為提高鈀層形成之效果，有變得不經濟的傾向。另一方面，比0.03μm更薄的話，容易包含鈀層未析出的部分，會有無法充分獲得形成鈀層導致之連接可信賴性之提高效果之虞。
作為使用於無電解鍍鈀之電鍍液的鈀的供給源，沒有特別限定，可以舉出氯化鈀、氯化鈀鈉、氯化鈀銨、硫酸鈀、硝酸鈀、醋酸鈀、氧化鈀等鈀化合物。具體而言，可以適用酸性氯化鈀「PdCl2 /HCl」、硫酸四氨鈀「 Pd(NH3 )4 NO2 」、硝酸鈀鈉鹽「Pd(NO3 )2 /H2 SO4 」、二硝基二氨基鈀「Pd(NH3 )2 (NO2 )2 」、二氰基二氨基鈀「Pd(CN)2 (NH3 )2 」、二氯四氨基鈀「Pd(NH3 )4 Cl2 」、胺基磺酸鈀「Pd(NH2 SO3 )2 」、硫酸二氨基鈀「Pd(NH3 )2 SO4 」、草酸四氨基鈀「Pd(NH3 )4 C2 O4 」、硫酸鈀「PdSO4 」等。此外，對於添加於電鍍液的緩衝劑等也沒有特別限制。
藉由無電解鍍鈀形成的鈀層，以鈀的純度在90質量百分比以上為較佳，99質量百分比以上更佳，接近於100質量百分比特佳。鈀的純度未達90質量百分比的話，於其形成時不容易發生往鎳層6上的析出，會有引線接合性或焊料連接可信賴性降低的情形。
對於使用於無電解鍍鈀的還原劑，使用甲酸化合物的話，所得到的鈀層的純度容易變成99質量百分比以上，均勻的析出成為可能。此外，對於還原劑使用次亞磷酸或亞磷酸等含磷化合物，或含硼化合物的場合，所得到的鈀層會變成鈀-磷合金或鈀-硼合金，所以在該場合，以使鈀的純度成為90質量百分比以上的方式調整還原劑的濃度、pH、浴溫為較佳。
此外，鈀層不一定要藉由無電解鍍鈀來形成，也可以藉由電解鍍鈀來形成。在該場合，作為使用於電解鍍鈀之電解鍍鈀液的鈀的供給源，沒有特別限定，可以適用氯化鈀、氯化鈀鈉、氯化鈀銨、硫酸鈀、硝酸鈀、醋酸鈀、氧化鈀等鈀化合物。具體而言，可以例示酸性氯化鈀「PdCl2 /HCl」、硫酸四氨鈀「Pd(NH3 )4 NO2 」、硝酸鈀鈉鹽 「Pd(NO3 )2 /H2 SO4 」、二硝基二氨基鈀「Pd(NH3 )2 (NO2 )2 」、二氰基二氨基鈀「Pd(CN)2 (NH3 )2 」、二氯四氨基鈀「Pd(NH3 )4 Cl2 」、胺基磺酸鈀「Pd(NH2 SO3 )2 」、硫酸二氨基鈀「Pd(NH3 )2 SO4 」、草酸四氨基鈀「Pd(NH3 )4 C2 O4 」、硫酸鈀「PdSO4 」等。此外，對於含有於電解鍍鈀液的緩衝劑等也沒有特別限制，且可以適用含有於公知的電解鍍鈀液者。
[第2實施型態]
接著，說明半導體晶片搭載用基板之製造方法的適切的第2實施型態。圖6及圖7係概略顯示第2實施型態之半導體晶片搭載用基板之製造方法之工程圖。本實施型態，係根據半加成(semi-additive)法之半導體晶片搭載用基板之製造方法之例，其包含對內層板層積了積聚膜(build up film)後形成鍍銅層的步驟。
於本實施型態，首先，如圖6(a)所示，準備內層板1。此內層板1，可以設成與前述第1實施型態同樣來準備。其次，如圖6(b)所示，於內層板1之兩表面上，藉由層疊(laminate)或者擠壓(press)而層積了積聚膜(build up film)，形成絕緣層15。此積聚膜，係不具有導電性之膜，由具有絕緣性的樹脂材料等構成。作為這樣的樹脂材料，可以適用與以前述之附樹脂導體箔2之樹脂為主成分的絕緣層21同樣的構成材料，配合氧化矽填充劑等無機填充劑等亦可。又，層積前之積聚膜係B階段(B stage)狀態。
其次，如圖6(c)所示，於層積在內層板1的絕緣層15的特定部位上，以形成貫通絕緣層15而到達內層板1的貫通孔(通孔，via hole)的方式形成間隙通路孔(IVH)30，使內層電路102的一部分露出。此貫通孔的形成，也可以與對第1實施型態中之附樹脂銅箔2形成貫通孔同樣地進行。
接著，如圖6(d)所示，以覆蓋層積有絕緣層15的內層板1的全體表面的方式，藉由無電解鍍銅形成銅鍍層3。藉此，可得具有內層板1、第1銅層32的層積體120，其中第1銅層32是僅由鍍銅層3所構成，鍍銅層3是與內層板1的內層電路102以部分連接的方式隔著絕緣層15而設。在此層積體120，鍍銅層3連續地被形成至IVH30的內部，所以使形成於絕緣層15的表面上的鍍銅層3(第1銅層32)與內層電路102變得可電性連接。
在形成這樣的層積體120之後，均與第1實施型態同樣進行，依序實施抗蝕層形成步驟、導體電路形成步驟、鎳層形成步驟、抗蝕層除去步驟、蝕刻步驟、抗焊料層形成步驟及金層形成步驟。
亦即，如圖6(e)所示，在層積體120之第1銅層32(鍍銅層3)上的於除了應該成為導體電路的部分(包含IVH30)以外的部分，形成是電解電鍍阻鍍層之抗蝕層4(抗蝕層形成步驟)。其次，如圖6(f)所示，於第1銅層32的表面上，藉由電解鍍銅形成第2銅層5，得到第1銅層 32與第2銅層5所層積而成的導體電路50(導體電路形成步驟)。
從此，如圖7(g)所示，於第2銅層5上的表面上，進而藉由電解鍍鎳形成鎳層6(鎳層形成步驟)之後，如圖7(h)所示，除去是電解電鍍阻鍍層之抗蝕層4(抗蝕層除去步驟)。其後，如圖7(i)所示，藉由蝕刻除去以抗蝕層4覆蓋的部分之第1銅層32(鍍銅層3)(蝕刻步驟)之後，如圖7(j)所示，以使形成有鎳層6的導體電路50之至少一部分露出的方式，進行在表面形成阻焊膜(solder resist)7之阻焊膜形成步驟。
接著，如圖7(k)所示，在形成有鎳層6的導體電路50(電路圖案)之中，對未形成阻焊膜7的部分，藉由無電解鍍金形成金層8(金層形成步驟)。藉此，以覆蓋形成有鎳層6的導體電路50的上面及側面的方式形成金層8。
圖8係擴大顯示金層8形成後之形成有鎳層6的導體電路50的部分之剖面結構之概略圖。如圖8所示，在此部分，在形成於內層板1(未繪示)的表面之絕緣層15上，依序層積鍍銅層3、第2銅層5及鎳層6，以覆蓋這些層積結構的上面及側面的方式形成有金層8，且金層8是由置換鍍金皮膜11及還原型之鍍金皮膜9所構成。
藉由以上的步驟，可得到具有下述結構的半導體晶片搭載用基板10：於內層板1的雙面上，隔著絕緣層15形成為外層電路之導體電路50，且於此導體電路50之必要部分上，更形成有鎳層6及金層8。這樣的半導體晶片搭載用基 板10，形成有鎳層6及金層8的導體電路50的部分可以做為引線接合用端子或焊料連接用端子而發揮功能，且在此部份可以進行與晶片零件等之連接。
以上，雖然針對本發明之較佳的實施型態進行說明，但是根據前述那樣的本發明之製造方法，即使是形成細微配線的場合，也能夠得到可以減低電橋(bridge)的發生，而且也可獲得優異的引線接合(wire bonding)性及焊料連接可信賴性之半導體晶片搭載用基板。依本案的發明人所得到的這些效果之原因並不是很明確，但可推測如下。
(電橋)
首先，從前，因為無電解鍍鎳而容易發生電橋的原因，推測應該是(1)配線間的蝕刻殘渣、(2)藉由無電解鍍銅形成銅配線時，殘留於配線間的無電解鍍銅用之鈀觸媒殘渣、(3)進行無電解鍍鎳之前的置換鍍鈀處理導致之鈀觸媒殘渣、(4)作為無電解電鍍之還原劑所一般使用的次亞磷酸的氧化導致而產生的氫氣等，複合作用所致。
亦即，隨著細微配線化的進展，配線與配線之間的氫氣濃度變高時，配線與配線間的無電解鍍鎳反應的活性變高，所以於前述那樣的(1)~(3)的殘渣無電解鍍鎳變得容易析出，這就成為電橋的發生原因。此外，即使沒有像(1)~(3)那樣的殘渣的場合，無電解鍍鎳時，因為 配線與配線之間的氫氣濃度變高，可能會在此部分產生鎳的還原，析出直接由無電解鍍鎳導致的合金層，而成為電橋。
進而，藉由無電解鍍鎳而形成於配線的側面之鎳皮膜，會隨著氫氣濃度變高而增加配線的側面之電鍍的活性，使得配線上面的無電解鍍鎳皮膜容易變成更厚的形狀。特別是配線間的距離越窄，此傾向越強，所以這也是電橋容易發生的原因。
此處，本案的發明人如下述般考慮從前為了抑制電橋之前處理液或前處理方法，或者在無電解電鍍用觸媒，不能夠抑制無電解鍍鎳處理後的電橋的發生之原因。
亦即，從前之前處理液、前處理方法或無電解電鍍用觸媒液，應該是將前述之(1)的蝕刻殘渣或(2)之鈀觸媒殘渣等進行不活性化者，或者是減低(3)之鈀觸媒殘渣之量者。但是，作為電橋發生的原因，也可能是如前述的(4)之氫氣，在前述之前處理液、前處理方法或無電解電鍍用觸媒液，此種氫氣會吸附於配線間的樹脂表面，由於這種現象不能夠有效果地得到抑制由無電解鍍鎳直接導致的使合金層析出的效果，所以不能充分抑制電橋的發生。
又，通常即使對銅電路進行無電解鍍金也幾乎不會有電橋的發生。在無電解鍍鎳，一般使用次亞磷酸作為還原劑，但伴隨著其氧化會產生氫氣，所以在配線附近之電鍍液的活性變高，結果，容易產生蝕刻殘渣或無電解鍍銅用 的鈀觸媒殘渣，或者容易直接析出鎳。
對此，於無電解鍍金，很少使用會因作為還原劑的次亞磷酸等之氧化而產生氫氣者，而多半使用抗壞血酸(ascorbic acid)、尿素系化合物、苯基系化合物等，所以被認為無電解鍍金中幾乎不引起氫氣的產生，因而不會發生電橋。
此外，無電解鍍鎳液在80~95℃的高溫下使用，所以析出速度很快，例如相對於0.2~0.3μm/分的析出速度，無電解鍍金液是在60~80℃程度的溫度下使用，所以析出速度為0.03~0.05μm/分，即使產生氫氣活性也還是很低。這樣的析出速度的不同導致活性的差異，也是左右著有無電橋的發生的重要原因。
對此，在本發明，對於由銅構成的導體電路，在存在阻鍍層的狀態進行電解鍍鎳，除去阻鍍層後進行無電解鍍金。換言之，對導體電路進行電解鍍鎳，所以如前述(1)~(4)那樣的事項都不容易成為使電橋產生的主要原因。進而，在導體電路以外的部分是存在抗蝕層的狀態，所以藉此也使電橋的發生被大幅抑制。
(焊料連接可信賴性)
如從前那樣在銅電路上施以無電解鍍鎳/無電解鍍金的場合，如前述非專利文獻2所記載的，無電解鍍鎳層藉由置換鍍金反應而溶解，可能會形成脆弱層。此脆弱層，一般所適用的無電解鎳，係無電解鍍鎳-磷合金，在其後 的置換鍍金反應僅有鎳容易溶出，所以磷被認為是因為被濃縮且溶解殘留而形成。接著，由於這樣的脆弱層的形成，焊料連接可信賴性降低。
對此，如本發明這樣對導體電路進行電解鍍鎳/無電解鍍金的場合，在電解鎳可以析出純鎳，所以即使其後進行置換鍍金反應，也僅有鎳溶出，不會像無電解鍍鎳-磷合金的場合那樣產生脆弱層。因此，根據本發明之電解鍍鎳/無電解鍍金的話，應該是可以得到極高的焊料連接可信賴性。
(引線接合(wire bonding)性)
從前的無電解鍍鎳/無電解鍍金的場合，如前述非專利文獻2所記載的，顯示著伴隨著熱處理，引線接合(wire bonding)性顯著降低。作為如此般引線接合性降低的理由，應該是來自無電解鍍鎳皮膜之鎳在鍍金皮膜的粒界中進行擴散，藉此鎳移至鍍金皮膜的表面，在此表面形成鎳氧化物。接著，如此產生的鎳氧化物，被認為會妨礙金引線與鍍金皮膜之黏接，而招致引線接合性的降低。
對此，於本發明中，於導體電路上施以電解鍍鎳/無電解鍍金，所以於電解鎳中，可以形成在與導體電路相反側之表面上之鎳的結晶粒徑的平均值為0.25μm以上之鎳層，藉此，與進行從前的無電解鍍鎳/無電解鍍金的場合相比，可得優異的引線接合性。作為此理由，應該是電解鎳皮膜中的鎳的粒徑，與無電解鎳皮膜之粒徑不同所致。
亦即，相對於形成非晶質皮膜，一般適用的無電解鎳，為如前所述的無電解鍍鎳-磷合金，藉由電解鎳而形成的皮膜為結晶質，因此電解鎳皮膜比起無電解鎳皮膜，鎳的結晶粒較大。進而，於一般的電解鍍鎳液被添加光澤劑，在本發明，於電解鍍鎳液，光澤劑很少，或者是不添加光澤劑，所以藉此亦可使鎳的結晶粒大幅成長。
此處，電解鍍鎳的光澤劑，有一次光澤劑與二次光澤劑2種，一次光澤劑係藉由使皮膜的結晶微細化而賦予光澤之作用，二次光澤劑，係發揮填埋在一次光澤劑所無法獲得的小的傷痕之作用，總之是發揮賦與整平(leveling)效果之作用。作為一次光澤劑，已知有芳香族磺酸類(苯磺酸；benzenesulfonic acid等)、芳香族磺醯胺類(p-甲苯磺酸醯胺等)、芳香族磺醯亞胺類(糖精；saccharin等)，作為二次光澤劑，已知有醛類(aldehyde，甲醛等)、烯丙基、乙烯基化合物(烯丙基磺酸等)、乙炔化合物(2-丁基1,4-硫醇等)、亞硝酸鹽類(乙基氰醇等)。接著，於電解鍍鎳液，特別是常常僅添加一次光澤劑。
接著，於電解鍍鎳皮膜上析出無電解鍍金皮膜的場合，無電解鍍金皮膜會磊晶成長，所以鎳結晶粒越大金結晶粒也越大，可得到與電解鍍鎳後，再進行電解鍍金的場合幾乎同樣等級的金的結晶粒。亦即，如此般進行而形成的引線接合端子等進行熱處理，金層抑鎳的擴散的效果也很高，所以應該可以發揮優異的引線接合性。
又，於相同粒徑的電解鍍鎳，進行無電解鍍金或電解 鍍金的場合，以進行無電解鍍金這一方有金的粒徑稍微變小的傾向。然而，於本發明，因為極力抑制對電解鍍鎳液加入添加劑，或者使用不加入添加劑的電解鍍鎳液，所以可以增大電解鎳皮膜中的鎳的粒徑。因此，在本發明，藉由利用電解鍍鎳形成鎳層6後，以無電解鍍金形成金層8，而可以達成細微配線化，另一方面可保持金層8中的金的粒徑為較大尺寸，而可以得到高的引線接合性。
以上，說明相關淤本發明之半導體晶片搭載用基板及其製造方法之較好的實施型態，但本發明並不一定僅限於前述之實施型態，在不逸脫其趣旨的範圍內可以進行適當的變更。
例如，在前述實施型態，係藉由電解鍍鎳在第2銅層5(導體電路)之全部區域形成鎳層6，但鎳層6亦可部分地形成於第2銅層5上的特定位置。具體而言，可以在形成第2銅層5後，於除了該銅層5上之形成鎳層6的部分以外之處形成抗蝕層(上部抗蝕層)，於鎳層形成步驟，僅在未形成此上部抗蝕層的第2銅層5上形成鎳層6。在此場合，導體電路(第2銅層5)上之不作為焊料連接用端子或引線接合用端子的區域，不會被鎳層6覆蓋，而變成與形成於上部的阻焊膜7直接接觸。接著，阻焊膜7，多為比起鎳而言對銅的密接性更高的場合，藉由使其成為前述結構而提高與阻焊膜7之密接性，可以更為提高可信賴性。
此外，在前述之實施型態，說明於內層板之兩表面上形成外層導體電路之例，但不以此為限，例如僅內層板之 一方之表面側形成外層導體電路亦可。進而，藉由將前述所得之半導體晶片搭載用基板作為內層板使用，反覆進行同樣的步驟，而做成具備複數層的外裝導體電路之多層板亦可。
[實施例] [實施例1] (半導體晶片搭載用基板之製造) (1a)內層板之準備
首先，如圖1(a)所示，於絕緣基材雙面貼合厚度18μm之銅箔，準備厚度為0.2mm的玻璃布基材環氧樹脂貼銅層積板之MCL-E-679(日立化成工業(股)製造、商品名)，藉由蝕刻除去其不要的處所之銅箔，形成貫孔，而得到表面形成有內層電路的內層板(內層板1)。
(1b)附樹脂銅箔之層積
如圖1(b)所示，於內層板之雙面，把在3μm厚度的銅箔22上塗布了黏接劑(絕緣層21)之MCF-7000LX(日立化成工業(股)製造、商品名)以170℃、30kgf/cm2 之條件加熱加壓60分鐘來進行層疊。
(1c)IVH的形成
如圖1(c)所示，藉由二氧化碳脈衝雷射開孔機L-500(住友重機械工業(股)製造、商品名)，由銅箔22上方 開出直徑80μm之非貫通孔之IVH30。進而將形成IVH30後的基板浸漬於過錳酸鉀65g/L與氫氧化鈉40g/L之混合水溶液，液溫為70℃、為時20分鐘，進行孔內的污跡(smear)之除去。
(1d)無電解鍍銅
如圖1(d)所示，把(1c)之步驟後的基板，以25℃、15分鐘的條件浸漬在是鈀溶液之HS-202B(日立化成工業(股)製造、商品名)，對銅箔22表面賦予觸媒。其後，使用CUST-201(日立化成工業(股)製造、商品名)，在液溫25℃，30分鐘之條件下進行無電解鍍銅。藉此，於銅箔21上及IVH30內之表面形成厚度0.3μm之無電解鍍銅層(鍍銅層3)。
(1e)電解阻鍍層之形成
如圖1(e)所示，將是乾膜光阻劑之RY-3025(日立化成工業(股)製造、商品名)，層疊於無電解鍍銅層的表面，透過標記有應該進行電解鍍銅的處所之光罩對光阻劑曝光紫外線後，進行顯影，形成電解阻鍍層(阻鍍層4)。
(1f)電解鍍銅
如圖1(f)所示，使用硫酸銅浴，在液溫25℃、電流密度1.0A/dm2 的條件，於鍍銅層3上以得到20μm左右的厚 度的方式進行電解鍍銅，形成具有電路導體寬幅/電路導體間隔(L/S)=35/35μm之圖案形狀的第2銅層5。此外，在形成相關的圖案形狀之面與相反側之面，以形成有與焊料球連接用之焊盤直徑(land diameter)為600μm之墊(pad)的方式，形成電解鍍銅皮膜(第2銅層5)。
(1g)電解鍍鎳
如圖2(g)所示，使用不含光澤劑的下列組成的電解鍍鎳液，在液溫55℃、電流密度1.5A/dm2 的條件下，於電解鍍銅層上以可得3μm左右的厚度的方式進行電解鍍鎳，形成電解鎳皮膜(鎳層6)。
電解鍍鎳液(瓦特浴)之組成
硫酸鎳：240g/L
氯化鎳：45g/L
硼酸：30g/L
界面活性劑：3ml/L
(日本高純度化學(股)製造、商品名：小坑(pit)防止劑#62)
pH：4
(1h)電解阻鍍層之剝離
如圖2(h)所示，使用阻鍍層剝離液之HTO(Nichigo-Morton(股)製造，商品名)進行電解阻鍍層之除去。
(1i)蝕刻
如圖2(i)所示，使用主成分為硫酸20g/L、過氧化氫10g/L的組成之蝕刻液，藉由蝕刻除去以電解阻鍍層覆蓋的部分之銅(銅箔21及鍍銅層3)。
(1j)阻焊膜的形成
如圖2(j)所示，於蝕刻後的基板的上側之表面，藉由滾輪塗料器塗布感光性之阻鍍膜，「PSR-4000AUS5」(太陽油墨製造(股)製造、商品名)，將硬化後的厚度設為40μm。接著，藉由曝光/顯影，形成於導體電路上的所要場所具有開口部的阻鍍膜7。此外，於下側的表面，為了形成焊料球連接用之墊，於焊盤直徑600μm之銅墊的上部，形成具有500μm的開口徑之阻鍍膜7。
(1k)無電解鍍金
如圖2(k)所示，將形成阻鍍膜7後的基板，以85℃、2分鐘的條件浸漬於鍍金液之HGS-100(日立化成工業(股)製造、商品名)，進而水洗1分鐘。接著，於還原型之鍍金液之HGS-2000(日立化成工業(股)製造、商品名)，在70℃浸漬45分鐘，進而進行5分鐘水洗，形成無電解鍍金皮膜(金層8)。藉由置換鍍金及還原型鍍金而得的無電解鍍金皮膜之膜厚合計為0.5μm。又，於本實施例及以下之實施例或比較例中，鎳層、鈀層及金層的膜厚，係使 用螢光X線膜厚計SFT9500(SII．Nanotechnology(股)製造、商品名)來進行測定的。
如此進行，得到如圖2(k)所示的，於上下面具有以金層8覆蓋的端子部分的半導體晶片搭載用基板。於此半導體晶片搭載用基板，上側的端子部分相當於引線接合連接用之端子，下側之端子部分相當於焊料連接用之端子。半導體晶片搭載用基板，分別具有1000個這些端子(在以下之實施例、比較例也相同)。
(特性評價) (1)細微配線形成性
針對在前述所得之半導體晶片搭載用基板，藉由下列的基準評價無電解鍍金後的細微配線形成性。所得結果顯示於表1。
A：不形成電橋，於端子部分良好地形成電鍍皮膜，電路導體間隔25μm以上。
B：端子部分之外周有一部分電鍍外伸而析出，電路導體間隔在20μm以上，不滿25μm。
C：端子部分之外周有一部分電鍍外伸而析出，電路導體間隔在15μm以上，不滿20μm。
D：端子部分之外周有一部分電鍍外伸而析出，電路導體間隔在5μm以上，不滿15μm。
E：端子部分之外周有一部分電鍍外伸而析出，電路導體間隔不滿5μm。
(2)引線接合(wire bonding)性
針對在前述所得之半導體晶片搭載用基板，藉由下列的基準評價連接端子之引線接合性(引線接合連接性)。
亦即，對於對應於實施例1的複數半導體晶片搭載用基板，在150℃分別實施3、10、50、100及200小時之熱處理，在經過各熱處理時間的時間點進行引線接合。引線接合，係使用線徑28μm的金引線，對1000處之引線接合連接用端子全部進行。作為引線接合裝置，使用UTC200-Super2((股)新川、商品名)，接合條件為：接合溫度(熱區塊溫度)：165℃、接合負載：70gf、超音波輸出：90PLS、超音波施加時間：25ms。
接著，引線接合後，使用接合測試器(Bond-Tester)(Dage公司製造，商品名：BT2400PC)，拉扯金引線，測定由端子脫離為止之強度進行金引線拉脫試驗，根據下列基準，針對引線接合連接可信賴性，對各個端子分別進行評價。所得結果顯示於表1。
A：引線拉脫強度的平均值在10g以上
B：引線拉脫強度的平均值達到8g以上未滿10g
C：引線拉脫強度的平均值達到3g以上未滿8g
D：引線拉脫強度的平均值未達3g
(3)焊料連接可信賴性
針對在前述所得之半導體晶片搭載用基板，藉由下列 的基準評價連接端子之焊料連接可信賴性。
亦即，於半導體晶片搭載用基板之1000處之焊料連接端子，將0.76mm之Sn-3‧0Ag-0‧5Cu之焊料球，在迴焊爐使其連接後(峰值溫度252℃)，使用耐衝擊性高速接合測試機4000HS(Dage社製造、商品名)，以約200mm/秒的條件進行焊料球的剪切(剪斷)試驗(放置時間0h)。此外，準備複數個藉由迴焊設備連接焊料球的半導體晶片搭載用基板，分別在150℃放置100、300、1000小時後，針對這些也同樣進行焊料球的剪切(剪斷)試驗。
焊料連接可信賴性的評價基準如下，根據相關的基準，對各個端子進行評價。所得結果顯示於表1。
A：1000處之焊料用連接端子中，全部被確認了在焊料球內之剪斷導致的破壞
B：確認了焊料球內的因剪斷以外之形式所導致的破壞有1處以上10處以下
C：確認了焊料球內的因剪斷以外之形式所導致的破壞有11處以上100處以下
D：確認了焊料球內的因剪斷以外之形式所導致的破壞有101處以上
(4)鎳往金層表面之擴散
為了調查在半導體晶片搭載用基板的端子部分中之鎳往金層8的擴散狀態，進行了如下的試驗。亦即，針對複數之半導體晶片搭載用基板，在150℃分別進行50、100、 200小時的熱處理後，使用X線光電子分光裝置AXIS165型(島津製作所製造商品名)，進行金層表面的元素分析，求出存在於金層表面的元素種類及其比例。所得結果顯示於表2。
(5)鎳層/金層之結晶粒徑
為了調查於端子部分之鎳層6及金層8中分別的鎳及金之結晶粒徑，使用聚焦離子束加工觀察裝置(FIB：Focused Ion Beam System、(股)日立製作所製造之FB-2000A型)加工端子部分，使用併設了FIB的掃描離子顯微鏡(SIM：Scanning Ion Microscope(以下、略稱為FIB/SIM))進行觀察。所得結果顯示於圖9。圖9中，Au顯示金層，Ni顯示鎳層(圖10~14也相同)。
此外，將與金層8相接的鎳層6，藉由電子背向散射繞設(Electron Backscatter Diffraction；EBSD)法(以下簡稱為EBSD)進行測定，求出平均粒徑。又，作為SEM裝置，使用SU6600(日立製作所製造、商品名)，作為EBSP測定‧解析系統，使用OIM(Orientation Imaging Macrograph、解析軟體名稱「OIMAnalysis」)(TSL公司製造、商品名)。平均粒徑，係以15μm之寬幅測定與金層8相接的鎳層6之剖面，算出一個個結晶粒之剖面積再求其平均，換算為圓形的場合之直徑作為平均粒徑。又，藉由EBSD觀察電路導體寬幅35μm之中央部。藉由相關的觀察所得到的於鎳層6中之在金層8側的表面之鎳的平均粒徑的 平均值，顯示於表3。
(6)阻焊膜的黏接性
藉由PCT(Pressure Cooker Test)試驗評價了導體電路與阻焊膜之黏接性。亦即，於前述(1j)步驟，以使焊盤直徑600μm的焊料球連接用的墊將形成了1000處所之導體電路全部覆蓋的方式，形成沒有開口部的阻焊膜7，以此為試驗樣本。對此試驗樣本，在121℃/100%RH/2.3atm之條件下進行96小時處理之吸濕(PCT)處理。處理後，目視觀察在焊料球連接用之墊的上部是否產生膨脹，評價對阻焊膜之導體電路的黏接性。所得結果顯示於表1。又，表中的評價結果，係根據以下之基準。
A：未發生膨脹
B：在1~30處所發生膨脹
C：在31~100處所發生膨脹
D：在100處所以上發生膨脹
[實施例2] (半導體晶片搭載用基板之製造)
在進行實施例1之(1a)~(1g)的步驟後，把形成鎳層6後的基板，浸漬2分鐘於液溫25℃之是置換鍍鈀液之SA-100(日立化成工業(股)製造、商品名)，進行1分鐘水洗，進而以70℃在是還原型鍍鈀液之「PALLET」(小島化學藥品(股)製造、商品名)浸漬1分鐘，使0.1μm之還 原型鍍鈀皮膜(鈀層)析出。其後，在進行實施例1之(1h)~(1j)步驟後，除了在(1k)的步驟中將置換鍍金改為藉由在85℃於HGS-100(日立化成工業(股)、商品名)浸漬10分鐘來進行該步驟以外，同樣地進行，而得半導體晶片搭載用基板。
(特性評價)
所得到的半導體晶片搭載用基板，與實施例1同樣地進行，針對細微配線形成性、引線接合性、焊料連接可信賴性及阻焊膜之黏接性進行評價。所得結果顯示於表1。此外，與實施例1同樣進行，評價鎳往金層表面之擴散狀態。所得結果顯示於表2。
[實施例3] (半導體晶片搭載用基板之製造)
在進行實施例1之(1a)~(1g)的步驟後，於鎳層6的表面，使用是電解鍍鈀液之PALLABRIGHT-SST-L(日本高純度化學(股)、商品名)，在60℃，1A/dm2 下進行40秒之電解鍍鈀，使0.2μm之鍍鈀皮膜(鈀層)析出。其後，在進行實施例1之(1h)~(1j)步驟後，除了在(1k)的步驟中將置換鍍金改為藉由在85℃於HGS-100(日立化成工業(股)、商品名)浸漬10分鐘以進行該步驟以外，同樣地進行，而得半導體晶片搭載用基板。
(特性評價)
所得到的半導體晶片搭載用基板，與實施例1同樣地進行，針對細微配線形成性、引線接合性、焊料連接可信賴性及阻焊膜之黏接性進行評價。所得結果顯示於表1。此外，與實施例1同樣進行，評價鎳往金層表面之擴散狀態。所得結果顯示於表2。
[實施例4] (半導體晶片搭載用基板之製造)
在進行實施例1之(1a)~(1g)的步驟後，於鎳層6的表面，使用是打底(strike)電解鍍金液之「ACIDSTRIKE」(日本高純度化學(股)、商品名)，在40℃，2A/dm2 下進行20秒之打底電解鍍金。其後，進行與實施例1(1h)~(1j)之同樣的步驟。接著，將阻鍍層7形成後之基板，在是還原型之鍍金液之HGS-2000(日立化成工業(股)製造、商品名)，在70℃浸漬45分鐘，進而進行5分鐘水洗，再藉由打底電解鍍金而形成的金層上進而形成金層。藉此，而得半導體晶片搭載用基板。藉由打底電解鍍金及還原型之鍍金而得的金層之膜厚合計為0.5μm。
(特性評價)
所得到的半導體晶片搭載用基板，與實施例1同樣地進行，針對細微配線形成性、引線接合性、焊料連接可信賴性及阻焊膜之黏接性進行評價。所得結果顯示於表1。 此外，與實施例1同樣進行，評價鎳往金層表面之擴散狀態。所得結果顯示於表2。
[實施例5] (半導體晶片搭載用基板之製造)
在進行實施例1之(1a)~(1g)的步驟後，於鎳層6的表面，使用是電解鍍鈀液之PALLABRIGHT-SST-L(日本高純度化學(股)、商品名)，在60℃，1A/dm2 下進行40秒之電解鍍鈀，使0.2μm之鍍鈀皮膜(鈀層)析出。接著，於此鍍鈀皮膜的表面，使用是打底電解鍍金液之「ACIDSTRIKE」(日本高純度化學(股)、商品名)，在40℃，2A/dm2 下進行20秒之打底電解鍍金。其後，進行實施例1(1h)~(1j)之步驟。接下來，將阻鍍層7形成後之基板，在是還原型之鍍金液之HGS-2000(日立化成工業(股)製造、商品名)，在70℃浸漬45分鐘，進而進行5分鐘水洗，再藉由打底電解鍍金而形成的金層上進而形成金層。藉此，而得半導體晶片搭載用基板。藉由打底電解鍍金及還原型之鍍金而得的金層之膜厚合計為0.5μm。
(特性評價)
所得到的半導體晶片搭載用基板，與實施例1同樣地進行，針對細微配線形成性、引線接合性、焊料連接可信賴性及阻焊膜之黏接性進行評價。所得結果顯示於表1。此外，與實施例1同樣進行，評價鎳往金層表面之擴散狀 態。所得結果顯示於表2。
[實施例6] (半導體晶片搭載用基板之製造)
在進行實施例1之(1a)~(1j)的步驟後，進行了以下步驟：藉由把形成阻鍍層7後的基板，浸漬2分鐘於液溫25℃之置換鍍鈀液之SA-100(日立化成工業(股)製造、商品名)，進行1分鐘水洗，接著以70℃在是還原型鍍鈀液之「PALLET」(小島化學藥品(股)製造、商品名)浸漬1分鐘，使0.1μm之還原型鍍鈀皮膜析出，以在鎳層6上形成鈀層。其後，除了在(1k)的步驟中將置換鍍金改為藉由在85℃於HGS-100(日立化成工業(股)、商品名)浸漬10分鐘以進行該步驟以外，同樣地進行，而得半導體晶片搭載用基板。
(特性評價)
所得到的半導體晶片搭載用基板，與實施例1同樣地進行，針對細微配線形成性、引線接合性、焊料連接可信賴性及阻焊膜之黏接性進行評價。所得結果顯示於表1。此外，與實施例1同樣進行，評價鎳往金層表面之擴散狀態。所得結果顯示於表2。
[實施例7] (半導體晶片搭載用基板之製造)
除了於1(g)之步驟中，使用含有光澤劑(一次光澤劑)的下列組成的電解鍍鎳液，在液溫55℃、電流密度1.5A/dm2 的條件下，於第2銅層5上以可得3μm左右的厚度的方式進行電解鍍鎳，於第2銅層5上形成鎳層6以外，以與實施例1同樣的方式進行得到半導體晶片搭載用基板。
電解鍍鎳液之組成
硫酸鎳：240g/L
氯化鎳：45g/L
硼酸：30g/L
界面活性劑：3ml/L
(日本高純度化學(股)製造、商品名：小坑(pit)防止劑#62)
糖精(saccharin)(光澤劑)：0.1g/L
pH：4
(特性評價)
所得到的半導體晶片搭載用基板，與實施例1同樣地進行，針對細微配線形成性、引線接合性、焊料連接可信賴性及阻焊膜之黏接性進行評價。所得結果顯示於表1。此外，與實施例1同樣進行，評價鎳往金皮膜表面之擴散狀態。所得結果顯示於表2。進而，與實施例1同樣使用FIB/SIM觀察分別於鎳層6及金層8中之鎳及金的結晶粒徑。所得結果顯示於圖10。進而，與實施例1同樣，藉由EBSD測定與金層8相接的鎳層6表面的結晶粒徑。所得結 果顯示於表3。
[實施例8] (半導體晶片搭載用基板之製造)
除了於1(g)之步驟中，使用含有光澤劑(一次光澤劑)的下列組成的電解鍍鎳液，在液溫55℃、電流密度15A/dm2 的條件下，於第2銅層5上以可得3μm左右的厚度的方式進行電解鍍鎳，於第2銅層5上形成鎳層6以外，以與實施例1同樣的方式進行得到半導體晶片搭載用基板。
電解鍍鎳液之組成
硫酸鎳：240g/L
氯化鎳：45g/L
硼酸：30g/L
界面活性劑：3ml/L
(日本高純度化學(股)製造、商品名：小坑(pit)防止劑#62)
糖精(saccharin)(光澤劑)：0.3g/L
pH：4
(特性評價)
所得到的半導體晶片搭載用基板，與實施例1同樣地進行，針對細微配線形成性、引線接合性、焊料連接可信賴性及阻焊膜之黏接性進行評價。所得結果顯示於表1。與實施例1同樣進行，評價鎳往金皮膜表面之擴散狀態。 所得結果顯示於表2。此外，與實施例1同樣藉由FIB/SIM觀察分別於鎳層6及金層8中之鎳及金的結晶粒徑。所得結果顯示於圖11。進而，與實施例1同樣，藉由EBSD測定與金層8相接的鎳層6表面的結晶粒徑。所得結果顯示於表3。
[實施例9] (半導體晶片搭載用基板之製造) (2a)內層板之準備
如圖6(a)所示，於絕緣基材雙面貼合厚度18μm之銅箔，使用厚度為0.2mm的玻璃布基材環氧樹脂貼銅層積板之MCL-E-679(日立化成工業(股)製造、商品名)，藉由蝕刻除去其不要的處所之銅箔，形成貫孔，而製作形成有內層電路的內層板1。
(2b)積聚(build up)膜之層積
如圖6(b)所示，於內層板1之雙面，把熱硬化性絕緣樹脂膜ABF-45H(味之素精密技術(股)製造、商品名)以170℃、30kgf/cm2 之條件加熱加壓60分鐘來進行層疊，形成積聚(build up)膜15。
(2c)IVH的形成
如圖6(c)所示，藉由二氧化碳脈衝雷射開孔機L-500(住友重機械工業(股)製造、商品名)，由積聚( build up)膜15上方開出直徑80μm之非貫通孔之IVH30。進而在過錳酸鉀65g/L與氫氧化鈉40g/L之混合水溶液，液溫為70℃、為時20分鐘地浸漬形成IVH30後的基板，進行孔內的污跡(smear)之除去。
(2d)無電解鍍銅
如圖6(d)所示，把(2c)之步驟後的基板，以25℃、15分鐘的條件浸漬在是鈀溶液之HS-202B(日立化成工業(股)製造、商品名)，對積聚(build up)膜15的表面及IVH30內的表面賦予觸媒後，使用CUST-201(日立化成工業(股)製造、商品名)，在液溫25℃、30分鐘的條件下進行無電解鍍銅。藉此，於積聚(build up)膜15上及IVH30內之表面形成厚度0.3μm之鍍銅層3。
(2e)電解阻鍍層之形成
如圖6(e)所示，將是乾膜光阻劑之RY-3025(日立化成工業(股)製造、商品名)，層疊於鍍銅層3的表面，透過標記有應該進行電解鍍銅的處所之光罩對光阻劑曝光紫外線後，進行顯影，形成電解阻鍍層4。
(2f)電解鍍銅
如圖6(f)所示，使用硫酸銅浴，在液溫25℃、電流密度1.0A/dm2 的條件，於鍍銅層3上以得到20μm左右的厚度的方式進行電解鍍銅，形成具有電路導體寬幅/電路導 體間隔(L/S)=35/35μm之圖案形狀的第2銅層5。此外，在形成相關的圖案形狀之面與相反側之面，以形成有與焊料球連接用之焊盤直徑為600μm之墊(pad)的方式，形成第2銅層5。
(2g)電解鍍鎳
如圖7(g)所示，使用具有下列組成的不含光澤劑的電解鍍鎳液，在液溫55℃、電流密度1.5A/dm2 的條件下，於第2銅層5上以可得3μm左右的厚度的方式進行電解鍍鎳，於第2銅層5上形成鎳層6。
電解鍍鎳液(瓦特浴)之組成
硫酸鎳：240g/L
氯化鎳：45g/L
硼酸：30g/L
界面活性劑：3ml/L
(日本高純度化學(股)製造、商品名：小坑(pit)防止劑#62)
pH：4
(2h)電解阻鍍層之剝離
如圖7(h)所示，使用阻鍍層剝離液之HTO(Nichigo-Morton(股)製造，商品名)進行電解阻鍍層4之除去。
(2i)蝕刻
如圖7(i)所示，使用主成分為硫酸20g/L、過氧化氫10g/L的組成之蝕刻液，藉由蝕刻除去以電解阻鍍層4覆蓋的部分之銅(鍍銅層3)。
(2j)阻焊膜的形成
如圖7(j)所示，於蝕刻後的基板的上側之表面，以滾輪塗料器塗布感光性之阻鍍膜，「PSR-4000AUS5」(太陽油墨製造(股)製造、商品名)，將硬化後的厚度設為40μm。接著，藉由曝光/顯影，形成於導體電路上的所要場所具有開口部的阻鍍膜7。此外，於下側的表面，為了形成焊料球連接用之墊，於焊盤直徑600μm之銅墊的上部，形成具有500μm的開口徑之阻鍍膜7。
(2k)無電解鍍金
如圖7(k)所示，將形成阻鍍膜7後的基板，以85℃、2分鐘的條件浸漬在是鍍金液之HGS-100(日立化成工業(股)製造、商品名)，進而水洗1分鐘。接著，在是還原型之鍍金液之HGS-2000(日立化成工業(股)製造、商品名)，在70℃浸漬45分鐘，進而進行5分鐘水洗。藉由置換鍍金及還原型鍍金而得的金層8之膜厚合計為0.5μm。
(特性評價)
所得到的半導體晶片搭載用基板，與實施例1同樣地 進行，針對細微配線形成性、引線接合性、焊料連接可信賴性及阻焊膜之黏接性進行評價。所得結果顯示於表1。
[實施例10] (半導體晶片搭載用基板之製造)
在進行實施例1之(1a)~(1g)的步驟後，於形成鎳層6的表面，使用是電解鍍鈀液之PALLABRIGHT-SST-L(日本高純度化學(股)、商品名)，在60℃，1A/dm2 下進行40秒之電解鍍鈀，使0.2μm之鍍鈀皮膜(鈀層)析出。其後，在進行實施例1之(1h)~(1j)步驟後，在70℃在是還原型度鈀液之「PALLET」(小島化學藥品(股)製造、商品名)浸漬1分鐘，使0.1μm之還原型鍍鈀皮膜(鈀層)析出。其後，除了在實施例1的(1k)的步驟中將置換鍍金改為藉由在85℃於HGS-100(日立化成工業(股)、商品名)浸漬10分鐘以進該步驟以外，同樣地進行，而得半導體晶片搭載用基板。
(特性評價)
所得到的半導體晶片搭載用基板，與實施例1同樣地進行，針對細微配線形成性、引線接合性、焊料連接可信賴性及阻焊膜之黏接性進行評價。所得結果顯示於表1。此外，與實施例1同樣進行，評價鎳往金層表面之擴散狀態。所得結果顯示於表2。
[比較例1] (半導體晶片搭載用基板之製造)
進行實施例1之(1a)~(1f)之步驟後，不進行(1g)(電解鍍鎳)之步驟，而進行(1h)~(1j)之步驟。
其次，將阻焊膜形成後之基板，在25℃下於電鍍活性化處理液之SA-100(日立化成工業(股)製造、商品名)浸漬處理5分鐘，進行1分鐘水洗後，在是無電解鍍鎳液之鎳PS-100(日立化成工業(股)製造、商品名)，在85℃下浸漬處理12分鐘，進行1分鐘水洗。藉此，於第2銅層上形成3μm之無電解鍍鎳皮膜。
其後，將形成無電解鍍鎳皮膜的基板，在是置換鍍金液之HGS-100(日立化成工業(股)製造、商品名)，於85℃浸漬處理10分鐘，進行1分鐘的水洗後，在是還原型鍍金液之HGS-2000(日立化成工業(股)製造、商品名)，於70℃浸漬45分鐘，進行5分鐘的水洗。藉此，而得半導體晶片搭載用基板。藉由置換鍍金及還原型鍍金而得的金層之膜厚合計為0.5μm。
(特性評價)
所得到的半導體晶片搭載用基板，與實施例1同樣地進行，針對細微配線形成性、引線接合性、焊料連接可信賴性及阻焊膜之黏接性進行評價。所得結果顯示於表1。此外，與實施例1同樣進行，評價鎳往金層表面之擴散狀態。所得結果顯示於表2。進而，與實施例1同樣藉由FIB/SIM觀察分別於鎳層及金層中之鎳及金的結晶粒徑。所得結果顯示於圖12。進而，與實施例1同樣，藉由EBSD 測定與金層相接的鎳層表面的結晶粒徑。所得結果顯示於表3。
(比較例2) (半導體晶片搭載用基板之製造)
進行實施例1之(1a)~(1f)之步驟後，不進行(1g)(電解鍍鎳)之步驟，而進行(1h)~(1j)之步驟。
接著，將形成阻鍍膜7後的基板，浸漬在是電鍍活性化處理液之下述組成的置換鍍鈀液5分鐘後，進行水洗及乾燥，於第2銅層上形成置換鍍鈀皮膜。
置換鍍鈀液之組成
氯化鈀(Pd)：100mg/L
氯化銨：10g/L
pH：2(藉由鹽酸調整)
接著，將利用置換鍍鈀液處理後的基板，浸漬於下列組成的處理液後，進行水洗及乾燥。
處理液之組成
硫代硫酸鉀：50g/L
pH調整劑：檸檬酸鈉
pH：6
由此開始，將前述處理後之基板，在是無電解鍍鎳液之鎳PS-100(日立化成工業(股)製造、商品名)，在85℃浸漬處理12分鐘，進行1分鐘水洗。藉此，於鍍鈀皮膜上，形成3μm之無電解鍍鎳皮膜。接著，將此基板在是置換 鍍金液之HGS-100(日立化成工業(股)製造、商品名)，於85℃浸漬處理10分鐘，進行1分鐘的水洗後，在是還原型鍍金液之HGS-2000(日立化成工業(股)製造、商品名)，於70℃浸漬45分鐘，進行5分鐘的水洗。藉此，而得半導體晶片搭載用基板。藉由置換鍍金及還原型鍍金而得的金層之膜厚合計為0.5μm。
(特性評價)
所得到的半導體晶片搭載用基板，與實施例1同樣地進行，針對細微配線形成性、引線接合性、焊料連接可信賴性及阻焊膜之黏接性進行評價。所得結果顯示於表1。進而，與實施例1同樣，藉由EBSD測定與金層相接的鎳層表面的結晶粒徑。所得結果顯示於表3。
[比較例3] (半導體晶片搭載用基板之製造)
進行實施例1之(1a)~(1f)之步驟後，不進行(1g)(電解鍍鎳)之步驟，而進行(1h)~(1j)之步驟。
接著，浸漬在是電鍍活性化處理液之下述組成的置換鍍鈀液5分鐘後，進行水洗、乾燥，於第2銅層上形成置換鍍鈀皮膜。
置換鍍鈀液之組成
鹽酸(35%)：70ml/L
氯化鈀(Pd)：50mg/L
次亞磷酸：100mg/L
酸性度：約0.8N
接著，將利用置換鍍鈀液處理後之基板，於無電解鍍鎳液之鎳PS-100(日立化成工業(股)製造、商品名)，在85℃浸漬處理12分鐘，進行1分鐘水洗。藉此，於鍍鈀皮膜上，形成3μm之無電解鍍鎳皮膜。接著，將此基板在是置換鍍金液之HGS-100(日立化成工業(股)製造、商品名)，於85℃浸漬處理10分鐘，進行1分鐘的水洗後，在是還原型鍍金液之HGS-2000(日立化成工業(股)製造、商品名)，於70℃浸漬45分鐘，進行5分鐘的水洗。藉此，而得半導體晶片搭載用基板。藉由置換鍍金及還原型鍍金而得的金層之膜厚合計為0.5μm。
(特性評價)
所得到的半導體晶片搭載用基板，與實施例1同樣地進行，針對細微配線形成性、引線接合性、焊料連接可信賴性及阻焊膜之黏接性進行評價。所得結果顯示於表1。進而，與實施例1同樣，藉由EBSD測定與金層相接的鎳層表面的結晶粒徑。所得結果顯示於表3。
[比較例4] (半導體晶片搭載用基板之製造)
除了於1(g)之步驟中，使用含有光澤劑(一次光澤劑)的下列組成的電解鍍鎳液，在液溫55℃、電流密度15A/dm2 的條件下，於第2銅層上以可得3μm左右的厚度的方式進行電解鍍鎳，於第2銅層上形成鎳層以外，以與實 施例1同樣的方式進行得到半導體晶片搭載用基板。
電解鍍鎳液之組成
硫酸鎳：240g/L
氯化鎳：45g/L
硼酸：30g/L
界面活性劑：3ml/L
(日本高純度化學(股)製造、商品名：小坑(pit)防止劑#62)
糖精(saccharin)(光澤劑)：2g/L
pH：4
(特性評價)
所得到的半導體晶片搭載用基板，與實施例1同樣地進行，針對細微配線形成性、引線接合性、焊料連接可信賴性及阻焊膜之黏接性進行評價。所得結果顯示於表1。此外，與實施例1同樣進行，評價鎳往金層表面之擴散狀態。所得結果顯示於表2。進而，與實施例1同樣藉由FIB/SIM觀察分別於鎳層及金層中之鎳及金的結晶粒徑。所得結果顯示於圖13。進而，藉由EBSD測定與金層相接的鎳層的結晶粒徑。所得結果顯示於表3。
[比較例5] (半導體晶片搭載用基板之製造)
進行實施例1之(1a)~(1f)之步驟後，不進行(1g)(電解鍍鎳)之步驟，而進行(1h)~(1i)之步驟。
接著，將形成阻鍍層後的基板，在是電鍍活性化處理液之SA-100(日立化成工業(股)製造、商品名)，在25℃浸漬處理5分鐘，進行1分鐘水洗。接著，在是無電解鍍鎳液之鎳PS-100(日立化成工業(股)製造、商品名)，在85℃浸漬處理12分鐘，進行1分鐘水洗。藉此，於第2銅層上形成3μm之無電解鍍鎳皮膜。
其後，於無電解鍍鎳皮膜上，使用是打底電解鍍金液之「ACIDSTRIKE」(日本高純度化學(股)、商品名)，在40℃，2A/dm2 下進行20秒之打底電解鍍金。進而，使用是電解鍍金液之「TEMPERESIST」(日本高純度化學(股)、商品名)，在70℃，0.3A/dm2 下進行4分鐘之電解鍍金。藉此，而得半導體晶片搭載用基板。藉由打底電解鍍金及電解鍍金而得的金層之膜厚合計為0.5μm。
(特性評價)
所得到的半導體晶片搭載用基板，與實施例1同樣地進行，針對細微配線形成性、引線接合性、焊料連接可信賴性及阻焊膜之黏接性進行評價。所得結果顯示於表1。此外，與實施例1同樣進行，評價鎳往金層表面之擴散狀態。所得結果顯示於表2。進而，與實施例1同樣藉由FIB/SIM觀察分別於無電解鍍鎳皮膜及金層中之鎳及金的結晶粒徑。所得結果顯示於圖14。進而，與實施例1同樣，藉由EBSD測定與金層相接的無電解鍍鎳皮膜表面的結晶粒徑。所得結果顯示於表3。
由表1，如果根據實施例1~10，與比較例1~5相較，即使作為細微配線也不會形成電橋，除了可得優異的細微配線形成性以外，還確認可得良好的引線接合性及焊料連接可信賴性。特別是，由表1及表2，確認了隨著銅或鎳擴散於金層的表面，引線接合性會跟著降低。進而，由表3，確認了於實施例1、7及8，在鎳層6之金層8側表面中之鎳的結晶粒徑變得比較大。
此外，如圖9、10及11所示，於實施例1、7及8，於不含光澤劑或者抑制了光澤劑的量之電解鍍鎳後，藉由進行無電解鍍金而形成的鎳層6/金層8，由FIB/SIM觀察結果，確認了鎳層6之鎳的結晶粒的粒徑很大，此外金層之金的結晶粒粒徑也很大。接著，實施例1的場合，50小時熱處理後之金層8中的鎳的存在量少到只有3.2at%，引線接合性良好。
相對於此，例如，如圖12或14所示，於比較例1或5中即使在無電解鍍鎳後進行無電解鍍金，無電解鍍金皮膜中的鎳的粒徑也不會變得充分地大，金層之金的粒徑也不會變大。接著，比較例5的場合，50小時熱處理後之金層表面的鎳的存在量變大為12.5at%，引線接合性降低。如此般，藉由電解鍍鎳形成的鎳層之鎳的粒徑，明顯地大幅影響到形成於其上部的金層中的金的粒徑，進而對於引線接合性也造成影響。
如以上所述，根據本發明之方法，確認了可得到不發生電橋，而且引線接合性及焊料連接可信賴性優異的半導 體晶片搭載用基板。
1‧‧‧內層板
2‧‧‧附樹脂銅箔
3‧‧‧鍍銅層
4‧‧‧抗蝕層(resist,阻鍍層)
5‧‧‧第2銅層
6‧‧‧鎳層
7‧‧‧阻焊膜(solder resist)
8‧‧‧金層
9‧‧‧還原型之鍍金皮膜
11‧‧‧置換鍍金皮膜
13‧‧‧金屬層
15‧‧‧絕緣層
21‧‧‧絕緣層
22‧‧‧銅箔
30‧‧‧IVH
32‧‧‧第1銅層
50‧‧‧導體電路
100‧‧‧內層用基板
102‧‧‧內層電路
104‧‧‧內層用通孔(via hole)
110‧‧‧層積體
120‧‧‧層積體
圖1係概略顯示第1實施型態之半導體晶片搭載用基板之製造方法之工程圖。
圖2係概略顯示第1實施型態之半導體晶片搭載用基板之製造方法之工程圖。
圖3係擴大顯示金層8形成後之導體電路50的部分之剖面結構之概略圖。
圖4係擴大顯示進行金屬層形成步驟的場合中，金層8形成後之導體電路50的部分之剖面結構之概略圖。
圖5係擴大顯示進行金屬層形成步驟的場合中，金層8形成後之導體電路50的部分之剖面結構之概略圖。
圖6係概略顯示第2實施型態之半導體晶片搭載用基板之製造方法之工程圖。
圖7係概略顯示第2實施型態之半導體晶片搭載用基板之製造方法之工程圖。
圖8係擴大顯示金層8形成後之被形成鎳層6的導體電路50的部分之剖面結構之概略圖。
圖9係顯示實施例1之鎳層6/金層8之根據FIB/SIM的觀察結果。
圖10係顯示實施例7之鎳層6/金層8之根據FIB/SIM的觀察結果。
圖11係顯示實施例8之鎳層6/金層8之根據FIB/SIM的 觀察結果。
圖12係顯示比較例1之鎳層/金層之根據FIB/SIM的觀察結果。
圖13係顯示比較例4之鎳層/金層之根據FIB/SIM的觀察結果。
圖14係顯示比較例5之鎳層/金層之根據FIB/SIM的觀察結果。
1‧‧‧內層板
2‧‧‧附樹脂銅箔
3‧‧‧鍍銅層
4‧‧‧抗蝕層(resist，阻鍍層)
5‧‧‧第2銅層
21‧‧‧絕緣層
22‧‧‧銅箔
30‧‧‧IVH
32‧‧‧第1銅層
50‧‧‧導體電路
102‧‧‧內層電路
104‧‧‧內層用通孔(via hole)

Claims (13)

  1. 一種半導體晶片搭載用基板之製造方法，其特徵為具有：抗蝕層形成步驟，其在具有內層板與第1銅層的層積體之前述第1銅層上，於除了應成為導體電路的部分以外之處形成抗蝕層，其中前述內層板於表面有內層電路，前述第1銅層以與前述內層電路部分連接的方式隔著絕緣層設於前述內層板上；導體電路形成步驟，其於前述第1銅層上之應成為前述導體電路的部分，藉由電解鍍銅形成第2銅層，而得到由前述第1銅層及前述第2銅層構成的前述導體電路；鎳層形成步驟，其於前述導體電路上之至少一部分，藉由電解鍍鎳，在與前述導體電路為相反側之面上形成結晶粒徑的平均值為0.25μm以上之鎳層；抗蝕層除去步驟，其除去前述抗蝕層；蝕刻步驟，其藉由蝕刻除去被前述抗蝕層覆蓋的部分之前述第1銅層；及，金層形成步驟，其於形成有前述鎳層的前述導體電路上之至少一部分，藉由無電解鍍金形成金層；並且，接著前述鎳層形成步驟，進行前述抗蝕層除去步驟與前述蝕刻步驟。
  2. 如申請專利範圍第1項所述之半導體晶片搭載用基板之製造方法，其中在前述蝕刻步驟後並在前述金層形成步驟前，具有抗 焊料層形成步驟，該抗焊料層形成步驟以使形成有前述鎳層的前述導體電路之至少一部份露出的方式，於表面形成抗焊料層。
  3. 如申請專利範圍第1或2項所述之半導體晶片搭載用基板之製造方法，其中於前述抗蝕層形成步驟中，先將由絕緣層與銅箔層積而成之附樹脂銅箔，以使前述絕緣層朝向前述內層板側的方式，層積在前述內層板上，該絕緣層是由以樹脂為主成分，並於被層積在前述內層板上的前述附樹脂銅箔，以使前述內層電路之一部分露出的方式形成通孔，然後以覆蓋前述銅箔及前述通孔內的方式藉由無電解鍍銅形成鍍銅層，得到具有前述第1銅層的前述層積體，其中前述第1銅層由前述銅箔及前述鍍銅層所構成且與前述內層電路部分連接，之後，於前述層積體之前述第1銅層上，於除了應成為前述導體電路的部分以外之處形成前述抗蝕層。
  4. 如申請專利範圍第3項所述之半導體晶片搭載用基板之製造方法，其中前述附樹脂銅箔之前述銅箔的厚度為5μm以下。
  5. 如申請專利範圍第1或2項所述之半導體晶片搭載用基板之製造方法，其中於前述抗蝕層形成步驟中，先於在表面具有內層電路的內層板上，層積不具有導 電性的膜，而形成絕緣層，並於被層積於前述內層板上的前述絕緣層，以使前述內層電路之一部分露出的方式形成通孔，然後以覆蓋前述絕緣層及前述通孔內的方式藉由無電解鍍銅形成鍍銅層，得到具有前述第1銅層的前述層積體，其中前述第1銅層由前述鍍銅層所構成且與前述內層電路部分連接，之後，於前述層積體之前述第1銅層上，於除了應成為前述導體電路的部分以外之處形成前述抗蝕層。
  6. 如申請專利範圍第1或2項所述之半導體晶片搭載用基板之製造方法，其中在前述導體電路形成步驟後並在前述鎳層形成步驟前，具有上部抗蝕層形成步驟，該上部抗蝕層形成步驟以使前述導體電路之一部分露出的方式，進而形成覆蓋前述抗蝕層及前述導體電路的上部抗蝕層；於前述鎳層形成步驟中，於從前述上部抗蝕層露出的部分之前述導體電路上，形成前述鎳層；於前述抗蝕層除去步驟中，除去前述抗蝕層及前述上部抗蝕層雙方。
  7. 如申請專利範圍第1或2項所述之半導體晶片搭載用基板之製造方法，其中在前述鎳層形成步驟並在前述金層形成步驟前，具有金屬層形成步驟，該金屬層形成步驟在前述鎳層上藉由無電解電鍍或電解電鍍形成金屬層，該金屬層是由選自由鈷 、鈀、鉑及金組成之群組之至少一種金屬所構成。
  8. 如申請專利範圍第2所述之半導體晶片搭載用基板之製造方法，其中在前述抗焊料層形成步驟後並在前述金層形成步驟前，具有金屬層形成步驟，該金屬層形成步驟在形成有前述鎳層的前述導體電路上，藉由無電解鍍鈀形成鈀層，其中前述鎳層由前述抗焊料層露出。
  9. 如申請專利範圍第8項所述之半導體晶片搭載用基板之製造方法，其中於前述金屬層形成步驟中，在進行置換鍍鈀後，藉由進行還原型鍍鈀而形成前述鈀層。
  10. 如申請專利範圍第1或2項所述之半導體晶片搭載用基板之製造方法，其中於前述金層形成步驟中，使用含還原劑之無電解鍍金液進行前述無電解鍍金，且使用不會因氧化而產生氫氣者來作為前述還原劑。
  11. 如申請專利範圍第1或2項所述之半導體晶片搭載用基板之製造方法，其中於前述金層形成步驟中，在進行置換鍍金後，藉由進行還原型鍍金而形成前述金層。
  12. 如申請專利範圍第1或2項所述之半導體晶片搭載用基板之製造方法，其中前述金層的厚度為0.005μm以上。
  13. 如申請專利範圍第1或2項所述之半導體晶片搭載 用基板之製造方法，其中前述導體電路之至少一部分係焊料連接用端子或引線接合用端子。
TW99130195A 2009-09-07 2010-09-07 Semiconductor wafer mounting substrate and manufacturing method thereof TWI471954B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009205856A JP5428667B2 (ja) 2009-09-07 2009-09-07 半導体チップ搭載用基板の製造方法

Publications (2)

Publication Number Publication Date
TW201126619A TW201126619A (en) 2011-08-01
TWI471954B true TWI471954B (zh) 2015-02-01

Family

ID=43649417

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99130195A TWI471954B (zh) 2009-09-07 2010-09-07 Semiconductor wafer mounting substrate and manufacturing method thereof

Country Status (6)

Country Link
US (1) US8997341B2 (zh)
JP (1) JP5428667B2 (zh)
KR (1) KR101368034B1 (zh)
CN (1) CN102576693B (zh)
TW (1) TWI471954B (zh)
WO (1) WO2011027884A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5602584B2 (ja) * 2010-10-28 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法
JP5764381B2 (ja) * 2011-05-09 2015-08-19 新光電気工業株式会社 配線基板の検査方法、配線基板の製造方法
JP2013089913A (ja) * 2011-10-21 2013-05-13 Hitachi Chemical Co Ltd 半導体チップ搭載用基板及びその製造方法
JP5938948B2 (ja) * 2012-02-29 2016-06-22 日立化成株式会社 半導体チップ搭載用基板及びその製造方法
JP5521130B1 (ja) * 2012-08-30 2014-06-11 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP5651807B2 (ja) 2012-09-05 2015-01-14 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
US20140106179A1 (en) * 2012-10-17 2014-04-17 Raytheon Company Plating design and process for improved hermeticity and thermal conductivity of gold-germanium solder joints
CN103794515B (zh) * 2012-10-30 2016-12-21 碁鼎科技秦皇岛有限公司 芯片封装基板和结构及其制作方法
EP2740818B1 (en) * 2012-12-05 2016-03-30 ATOTECH Deutschland GmbH Method for manufacture of wire bondable and solderable surfaces on noble metal electrodes
CN104885206B (zh) * 2012-12-25 2018-03-30 三菱综合材料株式会社 功率模块
US20140174791A1 (en) * 2012-12-26 2014-06-26 Unimicron Technology Corp. Circuit board and manufacturing method thereof
US9277642B2 (en) * 2013-03-05 2016-03-01 Eastman Kodak Company Imprinted bi-layer micro-structure method
KR101469683B1 (ko) * 2013-05-31 2014-12-05 주식회사 불스원신소재 무전해 및 전해 연속 공정에 의해 제조된 구리 및 니켈 도금 탄소 섬유를 이용한 전자파 차폐 복합재의 제조 방법 및 전자파 차폐 복합재
DE102013211640A1 (de) * 2013-06-20 2014-12-24 Osram Opto Semiconductors Gmbh Optoelektronische Anordnung
JP2015050249A (ja) * 2013-08-30 2015-03-16 株式会社東芝 半導体装置の製造方法
JP6493952B2 (ja) * 2014-08-26 2019-04-03 大口マテリアル株式会社 リードフレーム及びその製造方法
WO2016068153A1 (ja) * 2014-10-30 2016-05-06 住友金属鉱山株式会社 導電性基板の製造方法
JP6634849B2 (ja) * 2015-05-15 2020-01-22 日立化成株式会社 無電解めっき方法及び配線板の製造方法
CN205726641U (zh) * 2016-01-04 2016-11-23 奥特斯(中国)有限公司 具有不同面层的部件载体及含有该部件载体的电子设备
CN110249074B (zh) * 2017-02-15 2021-11-02 三菱电机株式会社 半导体元件及其制造方法
CN108738240A (zh) * 2017-04-19 2018-11-02 鹏鼎控股(深圳)股份有限公司 柔性电路板及其制备方法
US10074919B1 (en) * 2017-06-16 2018-09-11 Intel Corporation Board integrated interconnect
JP7139594B2 (ja) * 2017-11-30 2022-09-21 凸版印刷株式会社 ガラスコア、多層配線基板、及びガラスコアの製造方法
US20200120811A1 (en) * 2018-10-16 2020-04-16 Averatek Corporation Method of manufacture for embedded ic chip directly connected to pcb
JP6572376B1 (ja) 2018-11-30 2019-09-11 上村工業株式会社 無電解めっき浴
US11004819B2 (en) 2019-09-27 2021-05-11 International Business Machines Corporation Prevention of bridging between solder joints
US11264314B2 (en) 2019-09-27 2022-03-01 International Business Machines Corporation Interconnection with side connection to substrate
TWI715261B (zh) * 2019-10-23 2021-01-01 強茂股份有限公司 晶片尺寸封裝結構及其製作方法
US11049781B1 (en) 2020-02-13 2021-06-29 Panjit International Inc. Chip-scale package device
US11735529B2 (en) 2021-05-21 2023-08-22 International Business Machines Corporation Side pad anchored by next adjacent via
TWI780972B (zh) * 2021-11-02 2022-10-11 頎邦科技股份有限公司 半導體裝置之製造方法
CN118102843B (zh) * 2024-04-19 2024-07-05 四川科尔威光电科技有限公司 一种实现阻焊流的集成电路结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200920876A (en) * 2007-08-15 2009-05-16 Kojima Chemicals Co Ltd Electroless palladium plating solution
US7545049B2 (en) * 2003-02-13 2009-06-09 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4720324A (en) * 1985-10-03 1988-01-19 Hayward John S Process for manufacturing printed circuit boards
JPH03283556A (ja) 1990-03-30 1991-12-13 Hitachi Cable Ltd １ｃ用リードフレーム
US5976912A (en) * 1994-03-18 1999-11-02 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
JP3447463B2 (ja) 1996-03-05 2003-09-16 株式会社ジャパンエナジー 無電解ニッケルめっき用前処理液および前処理方法
US6835895B1 (en) * 1996-12-19 2004-12-28 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JPH10242203A (ja) 1997-02-25 1998-09-11 Matsushita Electric Works Ltd 回路基板及びその製造方法
JPH11124680A (ja) 1997-10-21 1999-05-11 Ebara Udylite Kk 無電解めっき用触媒液
JP3387507B2 (ja) 1997-12-18 2003-03-17 株式会社ジャパンエナジー 無電解ニッケルめっき用前処理液および前処理方法
MY144573A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
JP3968554B2 (ja) 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
JP4391671B2 (ja) 2000-06-30 2009-12-24 イビデン株式会社 電子部品搭載用基板及びその製造方法
WO2002022909A1 (fr) * 2000-09-18 2002-03-21 Hitachi Chemical Co., Ltd. Solution pour dorure autocatalytique et procede correspondant
JP2002111188A (ja) 2000-10-04 2002-04-12 Kyocera Corp 配線基板
WO2002074029A1 (en) * 2001-03-14 2002-09-19 Ibiden Co., Ltd. Multilayer printed wiring board
US6586683B2 (en) * 2001-04-27 2003-07-01 International Business Machines Corporation Printed circuit board with mixed metallurgy pads and method of fabrication
JP2003051658A (ja) 2001-08-03 2003-02-21 Hitachi Ltd 電子モジュールおよびその製造方法
JP2003258161A (ja) 2002-03-05 2003-09-12 Mitsui Chemicals Inc 電子部品実装用配線基板
JP4700332B2 (ja) * 2003-12-05 2011-06-15 イビデン株式会社 多層プリント配線板
TWI282259B (en) * 2004-01-30 2007-06-01 Hitachi Chemical Co Ltd Adhesion assisting agent-bearing metal foil, printed wiring board, and production method of printed wiring board
JP2006024902A (ja) 2004-06-07 2006-01-26 Shinko Electric Ind Co Ltd 極細線パターンを有する配線基板の製造方法および配線基板
EP1619719B1 (en) * 2004-07-23 2012-04-25 Shinko Electric Industries Co., Ltd. Method of manufacturing a wiring board including electroplating
KR100557540B1 (ko) * 2004-07-26 2006-03-03 삼성전기주식회사 Ｂｇａ 패키지 기판 및 그 제작 방법
KR100688857B1 (ko) * 2004-12-17 2007-03-02 삼성전기주식회사 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법
JP2006278774A (ja) 2005-03-29 2006-10-12 Hitachi Cable Ltd 両面配線基板の製造方法、両面配線基板、およびそのベース基板
JP4705448B2 (ja) * 2005-09-29 2011-06-22 日本シイエムケイ株式会社 プリント配線板の製造方法
JP2007142376A (ja) * 2005-10-20 2007-06-07 Hitachi Chem Co Ltd 半導体チップ搭載用基板、これを用いた半導体パッケージ
WO2007086551A1 (ja) * 2006-01-27 2007-08-02 Ibiden Co., Ltd. プリント配線板及びプリント配線板の製造方法
JP2008109087A (ja) * 2006-09-28 2008-05-08 Hitachi Chem Co Ltd 半導体チップ搭載用基板及び前処理液
US8555494B2 (en) * 2007-10-01 2013-10-15 Intel Corporation Method of manufacturing coreless substrate
JP5573429B2 (ja) 2009-08-10 2014-08-20 住友ベークライト株式会社 無電解ニッケル−パラジウム−金めっき方法、めっき処理物、プリント配線板、インターポーザ、および半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7545049B2 (en) * 2003-02-13 2009-06-09 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure
TW200920876A (en) * 2007-08-15 2009-05-16 Kojima Chemicals Co Ltd Electroless palladium plating solution

Also Published As

Publication number Publication date
CN102576693A (zh) 2012-07-11
CN102576693B (zh) 2014-11-12
JP5428667B2 (ja) 2014-02-26
KR20120055719A (ko) 2012-05-31
KR101368034B1 (ko) 2014-02-26
US20120234584A1 (en) 2012-09-20
TW201126619A (en) 2011-08-01
US8997341B2 (en) 2015-04-07
WO2011027884A1 (ja) 2011-03-10
JP2011060824A (ja) 2011-03-24

Similar Documents

Publication Publication Date Title
TWI471954B (zh) Semiconductor wafer mounting substrate and manufacturing method thereof
TWI601457B (zh) Surface-treated copper foil, copper foil with carrier, base material, resin base material, printed wiring board, copper-clad laminated board, and the manufacturing method of a printed wiring board
KR101268145B1 (ko) 구리의 표면 처리 방법 및 구리
TWI645755B (zh) Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, printed wiring board, copper-clad laminate, and printed wiring board manufacturing method
TWI569952B (zh) Fabricated copper foil, copper clad laminate, printed wiring board, electronic machine, and printed wiring board manufacturing method
TW201527086A (zh) 附載體銅箔、積層體、印刷配線板、及印刷配線板之製造方法
CN108464062B (zh) 印刷电路板的制造方法
JP2012009510A (ja) 金属微細パターン付き基材、プリント配線板、及び半導体装置、並びに、金属微細パターン付き基材及びプリント配線板の製造方法
TW201515532A (zh) 銅箔、附有載體之銅箔、覆銅積層體、印刷配線板、半導體封裝用電路形成基板、半導體封裝、電子機器、樹脂基材、電路之形成方法、半加成法、印刷配線板之製造方法
JP5938948B2 (ja) 半導体チップ搭載用基板及びその製造方法
WO2014024754A1 (ja) 半導体パッケージ用回路基板及びその製造方法
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
JP5682678B2 (ja) 半導体チップ搭載用基板及びその製造方法
JP5978587B2 (ja) 半導体パッケージ及びその製造方法
JP2013089913A (ja) 半導体チップ搭載用基板及びその製造方法
JP2013093360A (ja) 半導体チップ搭載用基板及びその製造方法
JP4300890B2 (ja) 多層配線板の製造方法
JP2011258597A (ja) 金メッキ金属微細パターン付き基材、プリント配線板、半導体装置、及び、それらの製造方法
KR101591654B1 (ko) 미세배선용 양면 연성 동박 적층체 및 이의 제조방법
JP2011159966A (ja) 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板
JP4697521B2 (ja) 金属箔の製造方法、これを用いた金属箔、樹脂付き金属箔、金属張積層板、プリント配線板およびプリント配線板の製造方法
JP2005191080A (ja) 積層板とそれを用いた多層配線板およびそれらの製造方法
JP2005197598A (ja) 多層配線板及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees