CN108464062B - 印刷电路板的制造方法 - Google Patents

印刷电路板的制造方法 Download PDF

Info

Publication number
CN108464062B
CN108464062B CN201780006592.XA CN201780006592A CN108464062B CN 108464062 B CN108464062 B CN 108464062B CN 201780006592 A CN201780006592 A CN 201780006592A CN 108464062 B CN108464062 B CN 108464062B
Authority
CN
China
Prior art keywords
layer
etching
copper
copper layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780006592.XA
Other languages
English (en)
Other versions
CN108464062A (zh
Inventor
松田光由
高梨哲聪
饭田浩人
吉川和广
加藤翼
金子智一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of CN108464062A publication Critical patent/CN108464062A/zh
Application granted granted Critical
Publication of CN108464062B publication Critical patent/CN108464062B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供：在不另行需要追加的蚀刻工序的情况下、通过Cu蚀刻能在面内均匀地进行铜层的蚀刻、且能抑制局部的电路凹痕的发生的、印刷电路板的制造方法。该制造方法包括如下工序：使用依次具备表面铜层和蚀刻牺牲层的金属箔、或依次具备表面铜层、蚀刻牺牲层和追加铜层的金属箔得到支撑体的工序；在表面铜层上形成至少包含铜制的第一布线层和绝缘层的积层布线层，得到带积层布线层的层叠体的工序；和，利用蚀刻液将表面铜层和蚀刻牺牲层、或表面铜层、蚀刻牺牲层和追加铜层去除，使第一布线层露出，由此得到包含积层布线层的印刷电路板的工序。蚀刻牺牲层的蚀刻速率高于Cu。

Description

印刷电路板的制造方法
技术领域
本发明涉及印刷电路板的制造方法。
背景技术
近年来，为了提高印刷电路板的安装密度并小型化，已经广泛进行了印刷电路板的多层化。这样的印刷电路板在大多移动电子设备中出于轻量化、小型化的目的而利用。而且，对该印刷电路板要求层间绝缘层的厚度的近一步降低、和作为布线板的更进一步的轻量化。
作为满足这样的要求的技术，提出了在支撑体(芯)上形成绝缘层和布线层作为积层层的印刷电路板的工艺，作为其中之一，采用利用如下无芯积层法的制造方法：在支撑体表面的金属层上形成布线层，进而形成积层层后，将支撑体分离。基于使用带载体的铜箔作为表面上具备金属层的支撑体用构件的无芯积层法制造印刷电路板的制造方法的现有例如图8和9所示。图8和9所示的例中，首先，将依次具备载体112、剥离层114和铜箔116的带载体的铜箔110层叠于预浸料等无芯支撑体118。接着，在铜箔116上形成光致抗蚀图案120，经过图案镀覆(电镀铜)122的形成和光致抗蚀图案120的剥离而形成布线图案124。然后，在图案镀覆上根据需要实施粗糙化处理等层叠前处理，形成第一布线层126。接着，如图9所示那样，为了形成积层层142，将绝缘层128、和根据需要的成为第二布线层138的晶种层的带载体的铜箔130(具备载体132、剥离层134和铜箔136)层叠，将载体132剥离，且通过激光等，对铜箔136和其正下的绝缘层128进行开孔加工。接着，通过化学镀铜、光致抗蚀剂加工、电镀铜、光致抗蚀剂剥离和快速蚀刻等进行图案形成，形成第二布线层138，根据需要重复该图案形成，直至形成第n布线层140(n为2以上的整数)。然后，将无芯支撑体118与载体112一起剥离，形成积层布线板144(也称为无芯布线板)，将第一布线层126的布线图案间露出的铜箔116、和存在的情况下的积层层142的第n布线层14的布线图案间露出的铜箔136通过快速蚀刻去除，形成规定的布线图案，得到印刷电路板146。
然而，这样的无芯布线板制造工序中的快速蚀刻工序中，由于存在于露出的铜箔116上的微小的针孔、快速蚀刻液的接触压力的面内不均匀性等的影响，在第一布线层126的面内快速蚀刻的量容易变不均匀。上述情况下，如图6示意性所示那样，不仅应去除的铜箔116、就连应保留的铜电路(第一布线层126)的一部分也会被不均匀地蚀刻，会产生超过标准值的不均匀的电路凹痕126a。这样的不均匀的电路凹痕126a在印刷电路板的安装工序、可靠性试验环境下，有导致连接不良、断路等不良情况的担心。因此，提出了用于降低上述布线层的蚀刻的尝试。例如，专利文献1(日本特开2014-63950号公报)中公开了如下方案：设置由镍形成的蚀刻阻挡层，通过选择蚀刻将该蚀刻阻挡层去除，从而抑制铜电路的不均匀的溶解，抑制在面内不均匀地产生的电路凹痕。
现有技术文献
专利文献
专利文献：日本特开2014-63950号公报
发明内容
然而，采用专利文献1的方法的情况下，如图7示意性所示那样，铜蚀刻工序中，不仅应去除的铜箔116、就连本来不应被去除的蚀刻阻挡层115有时也会少量溶出。另外，在形成蚀刻阻挡层115时，即便极少量但当存在针孔的情况下，铜蚀刻工序中，铜电路(第一布线层126)也可能会局部露出。如此由于不均匀的溶出而铜电路(第一布线层126)局部露出时，构成铜电路的Cu的溶解加速，局部地产生大的电路凹痕126a。原本，设置蚀刻阻挡层115的情况下，另行需要用于去除蚀刻阻挡层115的选择蚀刻工序，因此，制造工序变多。
本发明人等目前通过采用蚀刻速率高于Cu的蚀刻牺牲层代替蚀刻阻挡层，从而不另行需要追加的蚀刻工序，通过Cu蚀刻能在面内均匀地进行铜层的蚀刻，且可以抑制局部的电路凹痕的发生。
因此，本发明的目的在于，提供：在不另行需要追加的蚀刻工序的情况下，通过Cu蚀刻能在面内均匀地进行铜层的蚀刻、且能抑制局部的电路凹痕的发生的、印刷电路板的制造方法。
根据本发明的一方式，提供一种印刷电路板的制造方法，其包括如下工序：
使用依次具备表面铜层和蚀刻牺牲层的金属箔、或依次具备表面铜层、蚀刻牺牲层和追加铜层的金属箔得到支撑体的工序；
在前述表面铜层上形成至少包含铜制的第一布线层和绝缘层的积层布线层，得到带积层布线层的层叠体的工序；和，
利用蚀刻液将前述表面铜层和前述蚀刻牺牲层、或前述表面铜层、前述蚀刻牺牲层和前述追加铜层去除，使前述第一布线层露出，由此得到包含前述积层布线层的印刷电路板的工序；
前述蚀刻牺牲层的蚀刻速率高于Cu。
附图说明
图1为示出本发明的方法中使用的包含金属箔的带载体的金属箔的一例的剖面示意图。
图2为示出本发明的方法中使用的包含金属箔的带载体的金属箔的另一例的剖面示意图。
图3为用于说明本发明的方法中的蚀刻牺牲层的功能的剖面示意图。
图4为示出本发明的方法所应用的利用无芯积层法的印刷电路板的制造方法的一例中的、前半的工序的图。
图5为示出本发明的方法所应用的利用无芯积层法的印刷电路板的制造方法的一例中的、接着图4所示的工序的后半的工序。
图6为用于说明以往方法中的铜电路的不均匀蚀刻的剖面示意图。
图7为用于说明以往方法中的蚀刻阻挡层和铜电路的不均匀蚀刻的剖面示意图。
图8为示出利用无芯积层法的印刷电路板的制造方法的现有例中的、前半工序的图。
图9为示出利用无芯积层法的印刷电路板的制造方法的现有例中的、接着图8所示工序的后半的工序。
具体实施方式
印刷电路板的制造方法
本发明涉及印刷电路板的制造方法。本发明的方法中，首先，使用至少具备表面铜层和蚀刻牺牲层的金属箔得到支撑体。具体而言，该金属箔可以如图1所示的金属箔10那样，依次具备表面铜层11和蚀刻牺牲层12，也可以如图2和图3的(a)所示的金属箔10’那样，依次具备表面铜层11、蚀刻牺牲层12和追加铜层13。即，追加铜层13是根据期望设置的任意的铜层。接着，如图3示意性所示那样，在表面铜层11上形成至少包含铜制的第一布线层26和绝缘层28的积层布线层，得到带积层布线层的层叠体。需要说明的是，图3中，为了简化说明，仅绘制第一布线层26，但如后述的图5所示那样，当然可以采用直至形成第n布线层40(n为2以上的整数)的多层的积层布线层。之后，利用蚀刻液将表面铜层11、蚀刻牺牲层12和追加铜层13(存在的情况下)去除，使第一布线层26露出，由此得到包含积层布线层的印刷电路板。而且，对蚀刻牺牲层12赋予其蚀刻速率高于Cu的蚀刻速率的特征。如此，通过采用蚀刻速率高于Cu的蚀刻牺牲层12代替引用文件1中记载的蚀刻阻挡层，从而在不需要另行追加的蚀刻工序的情况下，通过Cu蚀刻能在面内均匀地进行铜层的蚀刻，且能抑制局部的电路凹痕的发生。
即，如图3的(b)和的(c)示意性所示那样，Cu蚀刻时，即使由于蚀刻牺牲层12不均匀地溶解和/或偶发地可能存在于蚀刻牺牲层12的针孔等而使Cu(表面铜层11或第一布线层26的Cu)局部地露出，也可以通过局部电池反应而抑制基底的表面铜层11或第一布线层26(铜层)的溶解。其结果，可以在面内均匀地对表面铜层11进行蚀刻，且抑制第一布线层26的局部电路凹痕的发生。而且，根据该方法，蚀刻牺牲层12伴随着Cu蚀刻而被溶解去除，因此，无需用于去除蚀刻牺牲层12的追加工序，生产率也提高。进而，还有如下优点：通过高蚀刻速率本身的效果，在第一布线层26的面内可以平均地降低电路凹痕。对于这一点，如前述，采用专利文献1的方法的情况下，如图7示意性所示那样，在铜蚀刻工序中，不仅应去除的铜箔116、就连本来不应被去除的蚀刻阻挡层115也会少量溶出，此外，由于在形成蚀刻阻挡层115的阶段产生的针孔等而有作为下层的铜电路(第一布线层126)局部地露出的担心。如此铜电路(第一布线层126)局部地露出时，构成铜电路的Cu的溶解加速，局部地产生较大的电路凹痕126a。原来，设置蚀刻阻挡层115的情况下，另行需要用于去除蚀刻阻挡层115的选择蚀刻工序，因此，制造工序变多。相对于此，根据本发明的印刷电路板的制造方法，可以便于消除这些技术课题。
以下，在图1和2的基础上，还适当参照图4和5所示的工序图表对本发明的方法的方式进行说明。需要说明的是，图4和5所示的方式中，为了简化说明，以在无芯支撑体18的单面设置带载体的金属箔14而形成积层布线层42的方式描绘，但期望在无芯支撑体18的两面设置带载体的金属箔14而对于该两面形成积层布线层42。
(1)使用金属箔的支撑体的准备
本发明的方法中，使用依次具备表面铜层11和蚀刻牺牲层12的金属箔10、或依次具备表面铜层11、蚀刻牺牲层12和追加铜层13的金属箔10’得到支撑体。即，追加铜层13是根据期望设置的任意的层。可以将金属箔10或包含其的带载体的金属箔14本身作为支撑体使用，或者如后述，也可以使用将表面铜层11或带载体的金属箔14层叠于无芯支撑体18的单面或两面而得到的层叠体作为支撑体。
蚀刻牺牲层12只要蚀刻速率高于Cu就没有特别限定。蚀刻速率如果高于Cu，则通过Cu蚀刻能同时进行溶解去除，且即使蚀刻牺牲层12不均匀地溶解而使Cu局部地露出，也可以通过局部电池反应而抑制基底的第一布线层26(铜层)的溶解，由此在面内均匀地进行表面铜层11的蚀刻，且抑制局部的电路凹痕的发生。该蚀刻速率如下算出：将由与蚀刻牺牲层12相同的材料构成的箔样品、和作为参照试样的铜箔样品在蚀刻工序中进行相同时间的处理，将蚀刻导致的各样品的厚度变化除以溶解时间，从而算出。需要说明的是，厚度变化可以如下确定：测定两样品的重量减少量，由各金属的密度换算为厚度，从而可以确定。优选的蚀刻速率为Cu的蚀刻速率的1.2倍以上、更优选1.25倍以上、进一步优选1.3倍以上。蚀刻速率的上限没有特别限定，为了均匀地保持面内的蚀刻牺牲层12的溶解速度、使与表面铜层11的局部电池反应在面内均匀地发挥作用，优选5.0倍以下的蚀刻速率、更优选4.5倍以下、进一步优选4.0倍以下、特别优选3.5倍以下、最优选3.0倍以下。此处，作为蚀刻液，可以采用通过氧化还原反应而能使铜溶解的公知的液体。作为蚀刻液的例子，可以举出氯化铜(CuCl2)水溶液、氯化铁(FeCl3)水溶液、过硫酸铵水溶液、过硫酸钠水溶液、过硫酸钾水溶液、硫酸/过氧化氢溶液等水溶液等。其中，从能精密地控制Cu的蚀刻速率、适合于确保与蚀刻牺牲层12的蚀刻时间差的方面出发，优选过硫酸钠水溶液、过硫酸钾水溶液、和硫酸/过氧化氢溶液，其中，最优选硫酸/过氧化氢溶液。作为蚀刻方式，可以采用喷雾法、浸渍法等。另外，作为蚀刻温度，可以在25～70℃的范围内适宜设定。本发明中的蚀刻速率可以根据上述蚀刻液、蚀刻方式等的组合、和下述所示的蚀刻牺牲层12的材料的选择而调整。
构成蚀刻牺牲层12的材料优选比Cu在电化学上贱的金属，作为这样的优选的金属的例子，可以举出Cu-Zn合金、Cu-Sn合金、Cu-Mn合金、Cu-Al合金、Cu-Mg合金、Zn金属、Co金属、Mo金属、和它们的氧化物、以及它们的组合，特别优选Cu-Zn合金。从得到高的牺牲效果的观点出发，能构成蚀刻牺牲层12的Cu-Zn合金优选包含40重量％以上的Zn、更优选50重量％以上、进一步优选60重量％以上、特别优选70重量％以上。另外，从上述蚀刻牺牲层12的面内溶解速度的均匀的保持、和与表面铜层11的局部电池反应的面内均匀作用的观点出发，Cu-Zn合金中的Zn含量优选98重量％以下，更优选96重量％以下、进一步优选94重量％以下。蚀刻牺牲层12优选具有0.1～5μm的厚度、更优选0.1～4.5μm、进一步优选0.2～4μm、特别优选0.2～3.5μm、最优选0.3～3μm。
表面铜层11可以为公知的构成，没有特别限定。例如，表面铜层11可以通过化学镀法和电解镀法等湿式成膜法、溅射和化学蒸镀等干式成膜法、或它们的组合而形成。表面铜层11优选具有0.1～2.5μm的厚度、更优选0.1～2μm、进一步优选0.1～1.5μm、特别优选0.2～1μm、最优选0.2～0.8μm。
根据期望，也可以对表面铜层11实施粗糙化处理。在布线图案形成后进行外观图像检查的情况下，在表面铜层11的表面通过粗糙化处理形成的粗糙化颗粒附着，从而容易进行布线图案形成后的图像检查，且可以提高与光致抗蚀图案20的密合性。粗糙化颗粒的基于图像解析的平均粒径D优选0.04～0.53μm、更优选0.08～0.13μm、进一步优选0.09～0.12μm。上述适合范围内时，可以使粗糙化面具有适度的粗糙度，确保与光致抗蚀剂的优异的密合性，且在光致抗蚀剂显影时良好地实现不需要光致抗蚀剂的区域的开口性，其结果，可以有效地防止由于未充分进行开口的光致抗蚀剂而难以进行镀覆由此可能产生的图案镀覆22的线缺失。因此，上述适合范围内时，可以说光致抗蚀剂显影性和图案镀覆性优异，因此，适于布线图案24的微细形成。需要说明的是，粗糙化颗粒的基于图像解析的平均粒径D优选如下测定：以颗粒以规定数量进入扫描型电子显微镜(SEM)的一个视野中(例如1000～3000个)的倍率拍摄图像，对于该图像，用市售的图像解析软件进行图像处理，从而测定，例如可以以任意选择的200个颗粒为对象，采用这些颗粒的平均直径作为平均粒径D。
另外，粗糙化颗粒的基于图像解析的颗粒密度ρ优选4～200个/μm2、更优选40～170个/μm2、70～100个/μm2。表面铜层11表面的粗糙化颗粒致密地密集的情况下，容易产生光致抗蚀剂的显影残渣，但为上述适合范围内时，不易产生这样的显影残渣，因此，光致抗蚀图案20的显影性也优异。因此，上述适合范围内时，可以说适于布线图案24的微细形成。需要说明的是，粗糙化颗粒的基于图像解析的颗粒密度ρ优选如下测定：以颗粒以规定数量进入扫描型电子显微镜(SEM)的一个视野中(例如1000～3000个)的倍率拍摄图像，对于该图像，用市售的图像解析软件进行图像处理，从而测定，例如可以采用在进入有200个颗粒的视野中将这些颗粒个数(例如200个)除以视野面积而得到的值作为颗粒密度ρ。
表面铜层11的表面，除上述基于粗糙化处理的粗糙化颗粒的附着之外，还可以实施镍-锌/铬酸盐处理等防锈处理、利用硅烷偶联剂的偶联处理等。通过这些表面处理，可以实现金属箔表面的化学稳定性的提高、绝缘层层叠时的密合性的提高。
追加铜层13也可以为公知的构成，没有特别限定。通过具备追加铜层13，有如下优点：可以在Cu蚀刻工序中的前处理等中以不使溶解速度快的牺牲层12露出的方式进行控制，另外，可以使与下述剥离层的剥离性容易。追加铜层13可以通过化学镀法和电解镀法等湿式成膜法、溅射和化学蒸镀等干式成膜法、或它们的组合而形成。追加铜层13优选具有0.1～2.5μm的厚度、更优选0.1～2μm、进一步优选0.2～1.5μm、特别优选0.2～1μm、最优选0.3～0.8μm。
追加铜层13的每单位面积的针孔数优选2个/mm2以下。追加铜层13中的针孔数如上述较少时，金属箔10’的制造工艺中，也可以减少镀覆于追加铜层13的蚀刻牺牲层12和表面铜层11中可能产生的针孔。其结果，可以更进一步降低Cu蚀刻时由于化学溶液侵蚀所导致的缺失等不良情况。
根据期望，只要不妨碍蚀刻牺牲层12的牺牲效果就可以在表面铜层11与蚀刻牺牲层12之间、和/或追加铜层13(存在的情况下)与蚀刻牺牲层12之间存在其他层。
表面铜层11、蚀刻牺牲层12和追加铜层13(存在的情况下)可以以无载体的铜箔的形态提供，也可以如图1和2所示那样，以带载体的金属箔14或14’的形态提供，优选以带载体的金属箔14或14’的形态提供。上述情况下，带载体的金属箔可以依次具备载体15、剥离层16、追加铜层13(存在的情况下)、蚀刻牺牲层12和表面铜层11，或者可以依次具备载体15、追加铜层13(存在的情况下)、蚀刻牺牲层12和表面铜层11。即，可以具有剥离层16，也可以为不以单独的层的形式具有剥离层16的构成。
载体15是用于支撑金属箔并提高其操作性的层(典型地为箔)。作为载体的例子，可以举出铝箔、铜箔、不锈钢箔、树脂薄膜、对表面进行金属涂布而成的树脂薄膜、玻璃板等，优选铜箔。铜箔可以为压延铜箔和电解铜箔的任意者。载体的厚度典型地为250μm以下、优选12μm～200μm。
剥离层16是具有如下功能的层：减弱载体15的剥离强度，担保该强度的稳定性，进而抑制高温下的加压成型时载体与金属箔之间可能引起的相互扩散。剥离层一般形成于载体的一个面，也可以形成于两面。剥离层可以为有机剥离层和无机剥离层的任意者。作为有机剥离层中使用的有机成分的例子，可以举出含氮有机化合物、含硫有机化合物、羧酸等。作为含氮有机化合物的例子，可以举出三唑化合物、咪唑化合物等，其中，从剥离性容易稳定的方面出发，优选三唑化合物。作为三唑化合物的例子，可以举出1,2,3-苯并三唑、羧基苯并三唑、N’,N’-双(苯并三唑基甲基)脲、1H-1,2,4-三唑和3-氨基-1H-1,2,4-三唑等。作为含硫有机化合物的例子，可以举出巯基苯并噻唑、三聚硫氰酸、2-苯并咪唑硫醇等。作为羧酸的例子，可以举出单羧酸、二羧酸等。另一方面，作为无机剥离层中使用的无机成分的例子，可以举出Ni、Mo、Co、Cr、Fe、Ti、W、P、Zn、铬酸盐处理膜、碳层等。需要说明的是，剥离层的形成可以如下进行：使含剥离层成分的溶液与载体的至少一个表面接触，使剥离层成分在溶液中吸附于载体的表面等，从而可以进行。使载体与含剥离层成分的溶液接触时，该接触可以通过在含剥离层成分的溶液中的浸渍、含剥离层成分的溶液的喷雾、含剥离层成分的溶液的流下等而进行。此外，也可以采用：利用电解镀、化学镀等镀覆法、基于蒸镀、溅射等的气相法而形成剥离成分的覆膜的方法。另外，剥离层成分向载体表面的固定可以通过含剥离层成分的溶液的干燥、含剥离层成分的溶液中的剥离层成分的电沉积等而进行。剥离层的厚度典型地为1nm～1μm、优选5nm～500nm。需要说明的是，剥离层16与载体的剥离强度优选7gf/cm～50gf/cm、更优选10gf/cm～40gf/cm、更优选15gf/cm～30gf/cm。
根据期望，在带积层布线层的层叠体的形成之前，可以将金属箔10或金属箔10’或带载体的金属箔14或带载体的金属箔14’层叠于无芯支撑体18的单面或两面而形成层叠体。该层叠可以依据通常的印刷电路板制造工艺中铜箔与预浸料等的层叠中采用的公知的条件和方法而进行。无芯支撑体18是典型地包含树脂、优选绝缘树脂而成的。无芯支撑体18优选为预浸料和/或树脂片，更优选为预浸料。预浸料是指，使合成树脂浸渗或层叠于合成树脂板、玻璃板、玻璃织布、玻璃无纺布、纸等基材而得到的复合材料的总称。作为浸渗于预浸料的绝缘树脂的优选例，可以举出环氧树脂、氰酸酯树脂、双马来酰亚胺三嗪树脂(BT树脂)、聚苯醚树脂、酚醛树脂、聚酰胺树脂等。另外，作为构成树脂片的绝缘树脂的例子，可以举出环氧树脂、聚酰亚胺树脂、聚酯树脂(液晶聚合物)等绝缘树脂。另外，从降低热膨胀系数、提高刚性等观点出发，无芯支撑体18中可以含有由二氧化硅、氧化铝等各种无机颗粒形成的填料颗粒等。无芯支撑体18的厚度没有特别限定，优选3～1000μm、更优选5～400μm、进一步优选10～200μm。
(2)带积层布线层的层叠体的形成
本发明的方法中，在表面铜层11上形成至少包含铜制的第一布线层26和绝缘层28的积层布线层42，得到带积层布线层的层叠体。绝缘层28可以由上述绝缘树脂构成。积层布线层42的形成只要依据公知的印刷电路板的制造方法而进行就没有特别限定。根据本发明的优选方式，如以下所述，(i)形成光致抗蚀图案，进行(ii)电镀铜和(iii)光致抗蚀图案的剥离而形成第一布线层26后，(iv)形成积层布线层42。
(i)形成光致抗蚀图案
首先，在表面铜层11的表面上形成光致抗蚀图案20。光致抗蚀图案20的形成可以以负型抗蚀剂和正型抗蚀剂的任意方式进行，光致抗蚀剂可以为薄膜型和液态型的任意者。另外，作为显影液，可以为碳酸钠、氢氧化钠、胺系水溶液等显影液，只要依据印刷电路板的制造中一般使用的各种方法和条件而进行就没有特别限定。
(ii)电镀铜
接着，对形成有光致抗蚀图案20的表面铜层11实施电镀铜22。电镀铜22的形成例如只要依据硫酸铜镀覆液、焦磷酸铜镀覆液等印刷电路板的制造中一般使用的各种图案镀覆方法和条件而进行就没有特别限定。
(iii)光致抗蚀图案的剥离
将光致抗蚀图案20剥离形成布线图案24。光致抗蚀图案20的剥离只要采用氢氧化钠水溶液、胺系溶液或其水溶液等，依据印刷电路板的制造中一般使用的各种剥离方法和条件而进行就没有特别限定。如此，在表面铜层11的表面上直接形成隔着间隙部(空间)排列有由第一布线层26形成的布线部(线)的布线图案24。例如，为了电路的微细化，优选形成高度地微细化直至线/空间(L/S)为13μm以下/13μm以下(例如12μm/12μm、10μm/10μm、5μm/5μm、2μm/2μm)之类的程度的布线图案。
(iv)积层布线层的形成
在表面铜层11上形成积层布线层42，制作带积层布线层的层叠体。例如，在已经形成于表面铜层11上的第一布线层26的基础上，依次形成绝缘层28和第二布线层38而形成积层布线层42。例如，如图5所示那样，为了形成积层布线层42，可以将绝缘层28和带载体的铜箔30(具备载体32、剥离层34和铜箔36)层叠，将载体32剥离，且利用二氧化碳气体激光等，对铜箔36和其正下的绝缘层28进行激光加工。接着，可以通过化学镀铜、光致抗蚀剂加工、电镀铜、光致抗蚀剂剥离和快速蚀刻等进行图案形成，形成第二布线层38，根据需要重复该图案形成，形成直至第n布线层40(n为2以上的整数)。
关于第二布线层38以其以后的积层层的形成方法的工艺不限定于上述方法，可以使用消减法、MSAP(改性半加成工艺)法、SAP(半添加)法、完全添加法等。例如，使树脂层和以铜箔为代表的金属箔同时用加压加工粘结的情况下，可以与通孔形成和板镀层等层间导通手段的形成组合，对该板面镀层和金属箔进行蚀刻加工，形成布线图案。另外，在表面铜层11的表面仅对树脂层进行加压或层压加工从而粘结的情况下，也可以在其表面用半添加法形成布线图案。
根据需要重复上述工序，得到带积层布线层的层叠体。该工序中，优选的是，形成交替层叠配置有树脂层和包含布线图案的布线层的积层布线层，得到直至形成第n布线层40(n为2以上的整数)的带积层布线层的层叠体。该工序的重复可以进行至形成期望的层数的积层布线层。在该阶段，根据需要，可以在外层表面形成阻焊剂、支柱等安装用的凸块等。另外，积层布线层的最外层表面也可以在后续的外层加工工序中形成外层布线图案。
(3)包含积层布线层的印刷电路板的形成
(i)带积层布线层的层叠体的分离
形成带积层布线层的层叠体后，可以用剥离层16等将带积层布线层的层叠体分离。带载体的金属箔依次具备载体15、剥离层16、追加铜层13(存在的情况下)、蚀刻牺牲层12和表面铜层11的情况下，本发明的方法优选的是，在利用后述蚀刻液的去除之前，用剥离层16将带积层布线层的层叠体分离，使蚀刻牺牲层12或追加铜层13露出。分离的方法优选物理剥离，对于该剥离方法，可以采用利用机械或夹具、手工作业或它们的组合的方法。
另一方面，带载体的金属箔依次具备载体15、追加铜层13(存在的情况下)、蚀刻牺牲层12和表面铜层11的情况下(即，不以单独的层的形式具有剥离层16的情况)，本发明的方法优选的是，在利用后述蚀刻液的去除之前，在载体15与蚀刻牺牲层12之间、或追加铜层13与蚀刻牺牲层12之间、或蚀刻牺牲层12内部，将带积层布线层的层叠体分离，使蚀刻牺牲层12露出。
(ii)蚀刻牺牲层和铜层的蚀刻
本发明的方法中，利用蚀刻液将表面铜层11、蚀刻牺牲层12和追加铜层13(存在的情况下)去除，使第一布线层26露出，由此得到包含积层布线层42的印刷电路板46。印刷电路板46优选为多层印刷电路板。任意情况下，由于蚀刻牺牲层12的存在，在不另行需要追加的蚀刻工序的情况下，通过Cu蚀刻，能在面内均匀且高效地进行各层的利用蚀刻的去除，且可以抑制局部的电路凹痕的发生。因此，根据本发明的方法，可以在1个工序中进行表面铜层11和蚀刻牺牲层12的利用蚀刻液的去除、或表面铜层11、蚀刻牺牲层12和追加铜层13的利用蚀刻液的去除。此时使用的蚀刻液和蚀刻工艺如上述。
(iii)外层加工
图5所示的印刷电路板46可以利用各种工艺加工外层。例如，可以在印刷电路板46的第一布线层26上进一步以任意层数层叠作为积层布线层的绝缘层和布线层，或在第一布线层26的表面上形成阻焊剂层，实施Ni-Au镀覆、Ni-Pd-Au镀覆、水溶性预助焊剂处理等作为外层焊盘的表面处理。进而可以在外层焊盘设置柱状的支柱等。此时，使用本发明中的蚀刻牺牲层制成的第一布线层26可以在面内保持电路厚度的均匀性，且第一布线层26的表面的局部电路凹痕的发生变少。因此，可以得到由于电路厚度极薄部位、电路凹痕等导致的表面处理工序中的局部的处理不良、阻焊剂残渣不良、进而安装焊盘的凹凸所导致的安装不良等不良情况发生率少、安装可靠性优异的印刷电路板。
实施例
根据以下的例子对本发明进一步进行具体说明。
例1～11
如以下进行本发明的金属箔的制作和各种评价。
(1)载体的准备
作为旋转阴极，准备将表面用#2000的磨料进行研磨而得到的钛制的旋转电极。另外，阳极准备DSA(尺寸稳定性阳极)。将旋转阴极和阳极浸渍于铜浓度80g/L、硫酸浓度260g/L、双(3-磺基丙基)二硫醚浓度30mg/L、二烯丙基二甲基氯化铵聚合物浓度50mg/L、氯浓度40mg/L的硫酸铜溶液中，在溶液温度45℃、电流密度55A/dm2下进行电解，得到厚度18μm的电解铜箔作为载体。
(2)剥离层的形成
在液温30℃下将经酸洗处理的载体的电极面侧浸渍于CBTA(羧基苯并三唑)浓度1g/L、硫酸浓度150g/L和铜浓度10g/L的CBTA水溶液30秒，使CBTA成分吸附于载体的电极面。如此，在载体用铜箔的电极面的表面上形成CBTA层作为有机剥离层。
(3)辅助金属层的形成
将形成了有机剥离层的载体浸渍于使用硫酸镍制作的镍浓度20g/L的溶液，在液温45℃、pH3、电流密度5A/dm2的条件下，使相当于厚度0.001μm的附着量的镍附着于有机剥离层上。如此，在有机剥离层上形成镍层作为辅助金属层。
(4)追加铜层(极薄铜箔)的形成
对于例1～8和11，将形成有辅助金属层的载体浸渍于铜浓度60g/L、硫酸浓度200g/L的硫酸铜溶液，在溶液温度50℃、电流密度5～30A/dm2下进行电解，在辅助金属层上形成厚度0.3μm的追加铜层(极薄铜箔)。另一方面，对于例9和10，不进行追加铜层的形成。
(5)蚀刻牺牲层的形成
将形成有追加铜层(极薄铜箔)的载体(例1～8和11)或形成有辅助金属层的载体(例10)浸渍于表1所示的镀覆浴，在表1所示的镀覆条件下进行电解，在追加铜层上或辅助金属层上形成表2所示的组成和厚度的蚀刻牺牲层。另一方面，对于例9，不进行蚀刻牺牲层的形成。
(6)表面铜层的形成
将形成有蚀刻牺牲层的载体(例1～8、10和11)或形成有辅助金属层的载体(例9)浸渍于铜浓度60g/L、硫酸浓度145g/L的硫酸铜溶液，在溶液温度45℃、电流密度30A/dm2下进行电解，在蚀刻牺牲层上或辅助金属层上形成表2所示的厚度的表面铜层。
(7)防锈处理
在如此形成的带载体的金属箔的表面上进行由锌-镍合金镀覆处理和铬酸盐处理构成的防锈处理。首先，使用锌浓度0.2g/L、镍浓度2g/L和焦磷酸钾浓度300g/L的电解液，在液温40℃、电流密度0.5A/dm2的条件下，在金属箔和载体的表面上进行锌-镍合金镀覆处理。接着，使用铬酸3g/L水溶液，在pH10、电流密度5A/dm2的条件下，在进行了锌-镍合金镀覆处理的表面上进行铬酸盐处理。
(8)硅烷偶联剂处理
使包含3-环氧丙氧基丙基三甲氧基硅烷2g/L的水溶液吸附于带载体的金属箔的载体侧的表面，通过电热器使水分蒸发，从而进行硅烷偶联剂处理。此时，在金属箔侧不进行硅烷偶联剂处理。
(9)评价
对于如此得到的带载体的金属箔和其构成层，如以下进行各种评价。
评价1：蚀刻速率比r
为了测定蚀刻牺牲层12的蚀刻速率相对于Cu的蚀刻速率之比r(以下，称为蚀刻速率比r)，对于例1～8、10和11，准备上述(5)中得到的最表面为蚀刻牺牲层的载体(即，直至形成蚀刻牺牲层，未进行表面铜层的形成和之后的处理的中间制品)。另外，对于例9，准备上述(6)中得到的最表面为表面铜层的带载体的金属箔(即，直至形成表面铜层，未进行之后的处理的中间制品)。另一方面，使市售的95wt％浓硫酸和30wt％过氧化氢溶液溶解于水，制作硫酸浓度5.9wt％、过氧化氢浓度2.1wt％的蚀刻液。在25℃下使各带载体的金属箔样品浸渍于蚀刻液一定时间使其溶解，用荧光X射线膜厚计(FISCHER INSTRUMENTS CO LTD制、Fischerscope X-Ray XDAL-FD)测定溶解前后的镀覆覆膜的厚度变化。所得厚度变化除以溶解时间，从而求出作为对象的各镀覆覆膜的蚀刻速率。如此求出的例9的蚀刻速率为Cu的蚀刻速率，例1～8、10和11的蚀刻速率为各蚀刻牺牲层的蚀刻速率。然后，蚀刻牺牲层的蚀刻速率除以Cu的蚀刻速率，从而算出蚀刻速率比r。结果如表2所示。
评价2：每单位面积的针孔数
为了测定追加铜层的每单位面积的针孔数，准备上述(4)中得到的最表面为追加铜层(极薄铜箔)的带载体的极薄铜箔(即，直至形成厚度0.3μm的追加铜层，未进行蚀刻牺牲层的形成和之后的处理的中间制品)。将该带载体的极薄铜箔以追加铜层(极薄铜箔)侧与绝缘树脂基材(Panasonic Corporation制预浸料、R-1661、厚度0.1mm)接触的方式层叠于所述绝缘树脂基材，在压力4.0MPa、温度190℃下进行热压接90分钟。之后，将载体剥离得到层叠板。边将该层叠板在暗室中照射背光，边用光学显微镜进行观察，计数针孔的数量。如此，测定每1mm2的针孔数，结果例1～8和11中，追加铜层的每单位面积的针孔数均为2个/mm2以下。
评价3：电路凹痕
将上述(8)中得到的带载体的金属箔以载体侧与第一绝缘树脂基材(PanasonicCorporation制预浸料、R-1661、厚度0.1mm)接触的方式层叠于所述第一绝缘树脂基材，在压力4.0MPa，温度190℃下进行热压接90分钟。对于如此得到的层叠板，在金属箔侧层压厚度19μm的干膜，使用线/空间(L/S)＝10/10μm的掩模进行曝光，进行显影。对于显影后的层叠板，以镀覆高度成为17μm的方式进行图案镀覆后，将干膜剥离，形成L/S＝10/10的5条直线电路。接着，在层叠板的形成有5条直线电路的表面上层叠第二绝缘树脂基材(PanasonicCorporation制预浸料、R-1661、厚度0.1mm)，在压力4.0MPa，温度190℃下进行热压接90分钟。之后，以剥离层为边界，将载体和粘接其的第一绝缘树脂基材剥离。对于留下的第二绝缘树脂基材中金属箔露出的一侧，使用与评价1中制作的相同的蚀刻液，进行蚀刻直至金属箔消失。在该状态下用光学显微镜以2000倍观察剖面，对于5条电路，测定从第二绝缘树脂基材的上端至电路的上端的距离作为电路凹痕，依据以下的基准进行等级评价。
·评价A：5条中的最大值低于2.0μm的情况
·评价B：5条中的最大值为2.0μm以上且低于2.5μm的情况
·评价C：5条中的最大值为2.5μm以上(实际为3.0μm以上)的情况
[表1]
Figure BDA0001728793530000181
[表2]
Figure BDA0001728793530000191

Claims (8)

1.一种印刷电路板的制造方法，其包括如下工序：
使用依次具备表面铜层和蚀刻牺牲层的金属箔、或依次具备表面铜层、蚀刻牺牲层和追加铜层的金属箔得到支撑体的工序；
在所述表面铜层上形成至少包含铜制的第一布线层和绝缘层的积层布线层，得到带积层布线层的层叠体的工序；和
利用蚀刻液将所述表面铜层和所述蚀刻牺牲层、或所述表面铜层、所述蚀刻牺牲层和所述追加铜层去除，使所述第一布线层露出，由此得到包含所述积层布线层的印刷电路板的工序，
所述蚀刻牺牲层的蚀刻速率高于Cu。
2.根据权利要求1所述的方法，其中，所述蚀刻牺牲层由选自由Cu-Zn合金、Cu-Sn合金、Cu-Mn合金、Cu-Al合金、Cu-Mg合金、Zn金属、Co金属、Mo金属和它们的氧化物组成的组中的至少1种构成。
3.根据权利要求1或2所述的方法，其中，所述蚀刻牺牲层由包含40重量％以上的Zn的Cu-Zn合金构成。
4.根据权利要求1或2所述的方法，其中，所述蚀刻牺牲层具有0.1～5μm的厚度。
5.根据权利要求1或2所述的方法，其中，所述表面铜层、所述蚀刻牺牲层、和存在的情况下的所述追加铜层以金属箔或带载体的金属箔的形态提供。
6.根据权利要求1或2所述的方法，其中，所述表面铜层、所述蚀刻牺牲层、和存在的情况下的所述追加铜层以带载体的金属箔的形态提供，该带载体的金属箔依次具备：载体、剥离层、存在的情况下的所述追加铜层、所述蚀刻牺牲层和所述表面铜层，
所述方法在利用所述蚀刻液的去除之前还包括如下工序：用所述剥离层将所述带积层布线层的层叠体分离，使所述蚀刻牺牲层或所述追加铜层露出。
7.根据权利要求1或2所述的方法，其中，所述表面铜层、所述蚀刻牺牲层、和存在的情况下的所述追加铜层以带载体的金属箔的形态提供，该带载体的金属箔依次具备：载体、存在的情况下的所述追加铜层、所述蚀刻牺牲层和所述表面铜层，
所述方法在利用所述蚀刻液的去除之前还包括如下工序：在所述载体与所述蚀刻牺牲层之间、或所述追加铜层与蚀刻牺牲层之间、或在蚀刻牺牲层内部，将所述带积层布线层的层叠体分离，使所述蚀刻牺牲层露出。
8.根据权利要求1或2所述的方法，其中，所述表面铜层和所述蚀刻牺牲层的利用蚀刻液的去除、或所述表面铜层、所述蚀刻牺牲层和所述追加铜层的利用蚀刻液的去除是在1个工序中进行的。
CN201780006592.XA 2016-02-18 2017-02-15 印刷电路板的制造方法 Active CN108464062B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016-028693 2016-02-18
JP2016028693 2016-02-18
JPPCT/JP2016/076251 2016-09-07
JP2016076251 2016-09-07
PCT/JP2017/005572 WO2017141983A1 (ja) 2016-02-18 2017-02-15 プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
CN108464062A CN108464062A (zh) 2018-08-28
CN108464062B true CN108464062B (zh) 2020-10-27

Family

ID=59625148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780006592.XA Active CN108464062B (zh) 2016-02-18 2017-02-15 印刷电路板的制造方法

Country Status (5)

Country Link
JP (1) JP6836579B2 (zh)
KR (1) KR20180113987A (zh)
CN (1) CN108464062B (zh)
TW (1) TWI650240B (zh)
WO (1) WO2017141983A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110997313A (zh) * 2017-10-26 2020-04-10 三井金属矿业株式会社 极薄铜箔和带载体的极薄铜箔、以及印刷电路板的制造方法
TWI669034B (zh) * 2018-05-11 2019-08-11 南亞電路板股份有限公司 印刷電路板結構及其形成方法
WO2020066074A1 (ja) * 2018-09-28 2020-04-02 三井金属鉱業株式会社 多層配線板の製造方法
JP7449921B2 (ja) 2019-03-27 2024-03-14 三井金属鉱業株式会社 プリント配線板用金属箔、キャリア付金属箔及び金属張積層板、並びにそれらを用いたプリント配線板の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6380412A (ja) * 1986-09-24 1988-04-11 古河電気工業株式会社 電気回路板用Ｃｕ系基材及びその製造方法
CN101322447A (zh) * 2005-10-14 2008-12-10 宇部兴产株式会社 具有铜布线的聚酰亚胺膜的制备方法
JP2013030603A (ja) * 2011-07-28 2013-02-07 Hitachi Chem Co Ltd 配線基板の製造方法
JP2014130856A (ja) * 2012-12-28 2014-07-10 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2015061937A (ja) * 2013-08-20 2015-04-02 Jx日鉱日石金属株式会社 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
JP2015214750A (ja) * 2014-04-24 2015-12-03 Jx日鉱日石金属株式会社 キャリア付銅箔、プリント配線板、積層体、電子機器及びプリント配線板の製造方法
CN105209252A (zh) * 2013-03-04 2015-12-30 Jx日矿日石金属株式会社 附载体铜箔、使用其的覆铜积层板、印刷配线板、电子机器及印刷配线板的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9282646B2 (en) * 2012-05-24 2016-03-08 Unimicron Technology Corp. Interposed substrate and manufacturing method thereof
JP6092555B2 (ja) * 2012-09-24 2017-03-08 新光電気工業株式会社 配線基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6380412A (ja) * 1986-09-24 1988-04-11 古河電気工業株式会社 電気回路板用Ｃｕ系基材及びその製造方法
CN101322447A (zh) * 2005-10-14 2008-12-10 宇部兴产株式会社 具有铜布线的聚酰亚胺膜的制备方法
JP2013030603A (ja) * 2011-07-28 2013-02-07 Hitachi Chem Co Ltd 配線基板の製造方法
JP2014130856A (ja) * 2012-12-28 2014-07-10 Kyocer Slc Technologies Corp 配線基板の製造方法
CN105209252A (zh) * 2013-03-04 2015-12-30 Jx日矿日石金属株式会社 附载体铜箔、使用其的覆铜积层板、印刷配线板、电子机器及印刷配线板的制造方法
JP2015061937A (ja) * 2013-08-20 2015-04-02 Jx日鉱日石金属株式会社 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
JP2015214750A (ja) * 2014-04-24 2015-12-03 Jx日鉱日石金属株式会社 キャリア付銅箔、プリント配線板、積層体、電子機器及びプリント配線板の製造方法

Also Published As

Publication number Publication date
JP6836579B2 (ja) 2021-03-03
CN108464062A (zh) 2018-08-28
JPWO2017141983A1 (ja) 2018-12-06
WO2017141983A1 (ja) 2017-08-24
KR20180113987A (ko) 2018-10-17
TW201741145A (zh) 2017-12-01
TWI650240B (zh) 2019-02-11

Similar Documents

Publication Publication Date Title
CN108702847B (zh) 印刷电路板制造用铜箔、带载体的铜箔和覆铜层叠板、以及使用它们的印刷电路板的制造方法
KR102480377B1 (ko) 조화 처리 구리박, 캐리어 구비 구리박, 동장 적층판 및 프린트 배선판
TWI539875B (zh) An electronic circuit and an electrolytic copper foil or rolled copper foil using a method of forming such electronic circuits
JP6342356B2 (ja) キャリア付銅箔、プリント配線板、積層体、積層板、電子機器及びプリント配線板の製造方法
CN108464062B (zh) 印刷电路板的制造方法
JPH0818401B2 (ja) 複合箔とその製法
JP7453154B2 (ja) 表面処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
CN110382745B (zh) 粗糙化处理铜箔、带载体铜箔、覆铜层叠板及印刷电路板
CN111886367B (zh) 粗糙化处理铜箔、带载体铜箔、覆铜层叠板及印刷电路板
JPWO2011086972A1 (ja) 電子回路及びその形成方法並びに電子回路形成用銅張積層板
JP5738964B2 (ja) 電子回路及びその形成方法並びに電子回路形成用銅張積層板
CN108029202B (zh) 印刷电路板的制造方法
JP7449921B2 (ja) プリント配線板用金属箔、キャリア付金属箔及び金属張積層板、並びにそれらを用いたプリント配線板の製造方法
JP6140480B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP6329727B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP5481586B1 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及びプリント配線板の製造方法
JP6336142B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント回路板の製造方法、銅張積層板の製造方法、及び、プリント配線板の製造方法
JP2014201060A (ja) キャリア付銅箔

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant