TWI669034B - 印刷電路板結構及其形成方法 - Google Patents

印刷電路板結構及其形成方法 Download PDF

Info

Publication number
TWI669034B
TWI669034B TW107116111A TW107116111A TWI669034B TW I669034 B TWI669034 B TW I669034B TW 107116111 A TW107116111 A TW 107116111A TW 107116111 A TW107116111 A TW 107116111A TW I669034 B TWI669034 B TW I669034B
Authority
TW
Taiwan
Prior art keywords
copper foil
foil layer
sub
circuit board
printed circuit
Prior art date
Application number
TW107116111A
Other languages
English (en)
Other versions
TW201948008A (zh
Inventor
莊俊逸
郭旻桓
羅俊傑
游隆麟
Original Assignee
南亞電路板股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞電路板股份有限公司 filed Critical 南亞電路板股份有限公司
Priority to TW107116111A priority Critical patent/TWI669034B/zh
Priority to US16/112,363 priority patent/US20190350084A1/en
Priority to CN201810994448.8A priority patent/CN110475426A/zh
Application granted granted Critical
Publication of TWI669034B publication Critical patent/TWI669034B/zh
Publication of TW201948008A publication Critical patent/TW201948008A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors

Abstract

本發明之實施例提供一種印刷電路板結構，包括：印刷電路板，具有導電結構及介電結構；銅箔層，位於印刷電路板上，銅箔層具有第一子銅箔層及第二子銅箔層，其中介電結構及第一子銅箔層具有開口，該開口暴露導電結構；及導電凸塊，位於第一子銅箔層上及開口之中，且與導電結構電性連接；其中第一子銅箔層與第二子銅箔層之間具有凹槽，且第二子銅箔層的頂面暴露出來。

Description

印刷電路板結構及其形成方法
本發明係關於一種印刷電路板結構及其形成方法。
在現今的封裝技術中，高效電子元件常利用焊錫凸塊來達到彼此之間電性和機械連接的目的。舉例來說，積體電路(integrated circuit,IC)晶片通常是利用焊錫凸塊與封裝基板相連接。這種連接技術又稱為覆晶接合(flip-chip,FC)，其屬於面積陣列式的接合，故適合應用於高密度的封裝連線製程。
在上述製程中，IC晶片的表面配置有電極墊，而封裝基板具有相對應之電性接觸墊，藉由在封裝基板的電性接觸墊上設置焊錫凸塊，以使IC晶片電性連接至封裝基板上。一般而言，封裝基板之電性接觸墊係電鍍而成之鍍銅層，然而，在電鍍時會因電鍍槽的磁力線分布而造成鍍銅層的厚度不均勻，故在鍍銅層上設置焊錫凸塊時會致使焊錫凸塊無法共平面，導致隨後IC晶片與焊錫凸塊接合時，產生未接觸開口(non-contact opening)而接合不良，進而影響IC晶片與封裝基板的電性連接。
因此，目前亟需一種新的印刷電路板結構及其形成方法，使作為電性接觸墊之銅層能夠具有均勻的厚度，以使設置於銅層上之焊錫凸塊具有較佳的共平面性，進而提高印刷電路板結構與IC晶片之間的接合性及電性連接。
根據一些實施例，本發明提供一種印刷電路板結構，包括：印刷電路板，具有導電結構及介電結構；銅箔層，位於印刷電路板上，銅箔層具有第一子銅箔層及第二子銅箔層，其中介電結構及第一子銅箔層具有開口，該開口暴露導電結構；及導電凸塊，位於第一子銅箔層上及開口之中，且與導電結構電性連接；其中第一子銅箔層與第二子銅箔層之間具有凹槽，且第二子銅箔層的頂面暴露出來。
根據一些實施例，本發明提供一種印刷電路板結構，包括：提供印刷電路板，其具有導電結構及介電結構；形成銅箔層於印刷電路板上，其中介電結構及銅箔層具有第一開口，第一開口暴露導電結構；設置第一光阻層於銅箔層上，並將第一光阻層圖案化以形成第二開口；形成導電凸塊於第一開口及第二開口之中，並與導電結構電性連接；移除第一光阻層；形成圖案化第二光阻層於銅箔層及導電凸塊上；將圖案化第二光阻層作為遮罩對銅箔層進行圖案化，以使該箔層形成第一子銅箔層、第二子銅箔層及凹槽；及移除圖案化第二光阻層，使第二子銅箔層的 頂面暴露出來。
100‧‧‧印刷電路板結構
10‧‧‧印刷電路板
12‧‧‧銅箔層
12a‧‧‧子銅箔層
12b‧‧‧子銅箔層
14‧‧‧開口
16‧‧‧鍍銅層
16a‧‧‧銅凸塊
16b‧‧‧子鍍銅層
18‧‧‧光阻層
200‧‧‧印刷電路板結構
20‧‧‧印刷電路板
21‧‧‧線路結構
21a‧‧‧導電結構
21b‧‧‧介電結構
22‧‧‧銅箔層
22a‧‧‧子銅箔層
22b‧‧‧子銅箔層
24‧‧‧開口
26‧‧‧光阻層
28‧‧‧開口
30‧‧‧銅凸塊
32‧‧‧光阻層
34‧‧‧凹槽
34a‧‧‧側壁
34b‧‧‧側壁
H1‧‧‧高度
H2‧‧‧高度
以下將配合所附圖式詳述本揭露之實施例，應注意的是，依照工業上的標準實施，以下圖示並未按照比例繪製，事實上，可能任意的放大或縮小元件的尺寸以便清楚表現出本揭露的特徵。而在說明書及圖式中，除了特別說明外，同樣或類似的元件將以類似的符號表示。
第1A-1E圖顯示比較例之印刷電路板結構於不同階段的剖面圖。
第2A-2F圖顯示根據本發明一些實施例之印刷電路板結構於不同階段的的剖面圖。
以下公開許多不同的實施方法或是例子來實行本發明之不同特徵，以下描述具體的元件及其排列的例子以闡述本發明。當然這些僅是例子且不該以此限定本發明的範圍。此外，在不同實施例中可能使用重複的標號或標示，這些重複僅為了簡單清楚地敘述本揭露，不代表所討論的不同實施例及/或結構之間有特定的關係。為簡化及清楚起見，各種特徵可任意繪製成不同尺寸。
此外，其中可能用到與空間相關的用詞，像是“在…下方”、“下方”、“較低的”、“上方”、“較高的”及類似的用詞，這些關係詞係為了便於描述圖示中一個(些)元件或特徵與另一個(些)元件或特徵之間的關係。這些空間關係詞包括使用中或操作中的裝置之不同 方位，以及圖示中所描述的方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，則其中使用的空間相關形容詞也可相同地照著解釋。
本發明實施例提供一種印刷電路板結構及其形成方法，藉由進行選擇性電鍍製程，使部分的銅箔層暴露出來並作為接觸墊，由於銅箔層具有較佳的銅厚均勻性，使得設置於其上的焊錫凸塊可具有較佳的共平面性，進而提高印刷電路板與IC晶片之間的接合性及電性連接。
第1A-1E圖係顯示比較例之印刷電路板結構100於不同階段的的剖面圖。
請參照第1A圖，提供印刷電路板10，並於印刷電路板10上形成銅箔層12。請參照第1B圖，移除銅箔層12及印刷電路板10之介電結構的一部分，以形成開口14，開口14暴露印刷電路板10的導電結構。
接著，請參照第1C圖，藉由電鍍製程將鍍銅層16全面性地形成於銅箔層12上及開口14之中。請參照第1D-1E圖，於鍍銅層16上設置光阻層18，並對光阻層18、鍍銅層16及銅箔層12進行圖案化，以形成子鍍銅層(銅凸塊)16a、子鍍銅層16b、子銅箔層12a及子銅箔層12b。最後，移除光阻層18。如第1E圖所示，子銅箔層12a及子銅箔層12b分別被銅凸塊16a及子鍍銅層16b所覆蓋，且子鍍銅層16b係作為隨後設置焊錫凸塊之接觸墊。
在上述比較例中，如第1C圖及第1E圖所示，在電鍍製程期間，鍍銅層16係全面性地形成於銅箔層12上及 開口14之中，然而，鍍銅層16因電鍍槽的磁力線分布而產生不均勻的厚度，使得隨後所形成之子鍍銅層16b亦厚度不均勻而具有高低差。因此，於後續製程中，在作為接觸墊之子鍍銅層16b上設置焊錫凸塊時，將造成焊錫凸塊無法共平面，使得IC晶片與焊錫凸塊接合時，產生未接觸開口(non-contact opening)而接合不良，進而影響IC晶片與印刷電路板結構100的電性連接。
第2A-2F圖顯示根據本發明一些實施例，印刷電路板結構200於不同階段的的剖面圖。
請參照第2A圖，提供印刷電路板20，並於印刷電路板20上形成銅箔層22。印刷電路板20包括基板(未繪示)及形成於基板上之線路結構21，且線路結構21包括導電結構21a及介電結構21b。在一些實施例中，基板可為核心板，基板的材料可包括紙質酚醛樹脂(paper phenolic resin)、複合環氧樹脂(composite epoxy resin)、聚亞醯胺樹脂(polyimide resin)、玻璃纖維(glass fiber)或其他習知的核心板材料。在一些實施例中，導電結構21a可為單層或多層，且其材料可包括鎳、金、錫、鉛、銅、鋁、銀、鉻、鎢、上述之組合或上述之合金。導電結構21a的形成方式可包括曝光製程、顯影製程、蝕刻製程、沉積製程、電鍍製程、壓合製程、塗佈製程或上述之組合等。在一些實施例中，介電結構21b的材料可包括環氧樹脂(epoxy resin)、雙馬來醯亞胺-三氮雜苯(bismaleimie triacine,BT)、聚醯亞胺(polyimide,PI)、增層絕緣膜(ajinomoto build-up film)、聚苯醚(poly phenylene oxide,PPO)、聚丙烯(polypropylene,PP)、聚丙烯酸甲酯(polymethyl methacrylate,PMMA)、聚四氟乙烯(polytetrafluorethylene,PTFE)或其他合適的介電材料。介電結構21b的形成方法可包括沉積製程、壓合製程、塗佈製程或上述之組合等。在一些實施例中，銅箔層22的材料可包括銅、或銅與選自鋅、錫、鈷、鎳、鉻及鉬之至少一種的合金等。銅箔層22的形成方法可包括電鍍法、化學電法、濺鍍法、化學蒸鍍法或上述之組合等。
請參照第2B圖，對銅箔層22及介電結構21b進行圖案化，以移除銅箔層22及介電結構21b的一部分，並形成開口24，開口24暴露導電結構21a。接著，請參照第2C圖，於銅箔層22上設置光阻層(亦稱為乾膜)26，並對光阻層26進行圖案化，以形成開口28，開口28暴露開口24及銅箔層22的一部分。在一些實施例中，光阻層26可包括一或多種感光材料，舉例而言，光阻層26可包括對紫外光(UV)輻射、深紫外光(DUV)輻射及/或極紫外光(EUV)輻射敏感之光阻材料，且可藉由旋轉塗佈製程或其他合適的製程以形成光阻層26。在一些實施例中，圖案化的方法可包括曝光製程、顯影製程、蝕刻製程、雷射製程或上述之組合等。
接著，請參照第2D圖，藉由電鍍製程於開口24及開口28中形成銅凸塊30，使銅凸塊30與導電結構21a電性連接。如第2D圖所示，在一些實施例中，光阻層26係直接 接觸銅箔層22，銅凸塊30的側壁鄰接光阻層26的側壁，且銅凸塊30的頂面低於光阻層26的頂面。
值得注意的是，由於部分的銅箔層22被光阻層26所覆蓋，故在上述電鍍製程中，可選擇性地使鍍銅層(即銅凸塊30)僅形成在開口24及開口28中，而被光阻層26所遮蔽之銅箔層22，即隨後將形成接觸墊的區域(即金手指區)，則不具有任何鍍銅層。
請參照第2E圖，將光阻層26移除，之後，於銅箔層22及銅凸塊30上設置光阻層32，並對光阻層32進行圖案化。接著，將圖案化的光阻層32作為遮罩對銅箔層22進行圖案化，以使銅箔層22形成子銅箔層22a、子銅箔層22b及凹槽34。此時，圖案化的光阻層32係直接接觸子銅箔層22b。最後，如第2F圖所示，移除光阻層32，以使子銅箔層22b的頂面暴露出來並作為接觸墊，而子銅箔層22a的頂面則被銅凸塊30所覆蓋。
在一些實施例中，可藉由諸如乾蝕刻、濕蝕刻及/或其它蝕刻方法(例如：反應離子蝕刻(reactive ion etching,RIE)、化學機械研磨/平坦化(chemical mechanical polishing/planarization,CMP)等)之任何合適的蝕刻及/或剝離製程來移除光阻層26/32。在一些實施例中，光阻層32可包括一或多種感光材料，舉例而言，光阻層32可包括對紫外光(UV)輻射、深紫外光(DUV)輻射及/或極紫外光(EUV)輻射敏感之光阻材料，且可藉由旋轉塗佈製程或其他合適的製程以形成光阻層32。在一些實施例中，圖 案化的方法可包括曝光製程、顯影製程、蝕刻製程、雷射製程等或上述之組合。
如第2F圖所示，凹槽34位於子銅箔層22a與子銅箔層22b之間。在一些實施例中，凹槽34具有側壁34a及側壁34b，側壁34a相對於側壁34a，且側壁34a與側壁34b具有不同的高度。進一步地，側壁34a具有高度H1，側壁34b具有高度H2，且高度H1大於高度H2。在一些實施例中，高度H1與高度H2的差為銅凸塊30在子銅箔層22a上的厚度。在一些實施例中，側壁34a為子銅箔層22a與銅凸塊30之側壁，側壁34b為子銅箔層22b之側壁。
值得注意的是，由於在上述製程中，欲形成子銅箔層22b的區域被光阻層26所遮蔽而不具有鍍銅層，故子銅箔層22b的頂面能夠暴露出來並作為接觸墊。再者，由於銅箔層具有較佳的銅厚均勻性，故可避免先前技術中因電鍍槽的磁力線分布而造成鍍銅層厚度不均勻之問題，從而使隨後製程中設置於子銅箔層22b上的銲錫凸塊能夠具有較佳的共平面性，進而提高印刷電路板200與IC晶片之間的接合性及電性連接。
綜上所述，本發明實施例提供一種印刷電路板結構及其形成方法，藉由進行選擇性電鍍製程，使部分的銅箔層暴露出來並作為接觸墊，由於銅箔層具有較佳的銅厚均勻性，使得設置於其上的焊錫凸塊可具有較佳的共平面性，進而提高印刷電路板與IC晶片之間的接合性及電性連接。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以更佳的了解本揭露的各個方面。本技術領域中具有通常知識者應該可理解，他們可以很容易的以本揭露為基礎來設計或修飾其它製程及結構，並以此達到相同的目的及/或達到與本揭露介紹的實施例相同的優點。本技術領域中具有通常知識者也應該了解這些相等的結構並不會背離本揭露的發明精神與範圍。本揭露可以作各種改變、置換、修改而不會背離本揭露的發明精神與範圍。

Claims (11)

  1. 一種印刷電路板結構，包括：一印刷電路板，具有一導電結構及一介電結構；一銅箔層，位於該印刷電路板上，該銅箔層具有一第一子銅箔層及一第二子銅箔層，其中該介電結構及該第一子銅箔層具有一開口，該開口暴露該導電結構；及一導電凸塊，位於該第一子銅箔層上及該開口之中，且與該導電結構電性連接；其中該第一子銅箔層與該第二子銅箔層之間具有一凹槽，且該第二子銅箔層的頂面暴露出來。
  2. 如申請專利範圍第1項所述之印刷電路板結構，其中該凹槽具有一第一側壁及相對於該第一側壁的一第二側壁，且該第一側壁與該第二側壁具有不同的高度。
  3. 如申請專利範圍第2項所述之印刷電路板結構，其中該第一側壁的高度大於該第二側壁的高度，且該第一側壁與該第二側壁的高度差為該導電凸塊在該第一子銅箔層上的厚度。
  4. 如申請專利範圍第2項所述之印刷電路板結構，其中該第一側壁係該第一子銅箔層及該導電凸塊之側壁，且該第二側壁係該第二子銅箔層之側壁。
  5. 一種印刷電路板結構的形成方法，包括：提供一印刷電路板，其具有一導電結構及一介電結構；形成一銅箔層於該印刷電路板上，對該介電結構及該銅箔層進行圖案化，以形成一第一開口，該第一開口暴露該導電結構；設置一第一光阻層於該銅箔層上，並將該第一光阻層圖案化以形成一第二開口；形成一導電凸塊於該第一開口及該第二開口之中，並與該導電結構電性連接；移除該第一光阻層；形成一圖案化第二光阻層於該銅箔層及該導電凸塊上；將該圖案化第二光阻層作為遮罩對該銅箔層進行圖案化，使該銅箔層形成一第一子銅箔層、一第二子銅箔層及一凹槽；及移除該圖案化第二光阻層，使該第二子銅箔層的頂面暴露出來。
  6. 如申請專利範圍第5項所述之印刷電路板結構的形成方法，其中該第一子銅箔層的頂面被該導電凸塊所覆蓋。
  7. 如申請專利範圍第5項所述之印刷電路板結構的形成方法，其中該第二開口暴露該第一開口及該銅箔層的一部分。
  8. 如申請專利範圍第5項所述之印刷電路板結構的形成方法，其中在移除該第一光阻層之前，該第一光阻層係直接接觸該銅箔層。
  9. 如申請專利範圍第5項所述之印刷電路板結構的形成方法，其中在移除該第一光阻層之前，該導電凸塊的側壁鄰接該第一光阻層的側壁。
  10. 如申請專利範圍第5項所述之印刷電路板結構的形成方法，其中在移除該第一光阻層之前，該導電凸塊的頂面低於該第一光阻層的頂面。
  11. 如申請專利範圍第5項所述之印刷電路板結構的形成方法，其中在移除該圖案化第二光阻層之前，該圖案化第二光阻層係直接接觸該第二子銅箔層。
TW107116111A 2018-05-11 2018-05-11 印刷電路板結構及其形成方法 TWI669034B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107116111A TWI669034B (zh) 2018-05-11 2018-05-11 印刷電路板結構及其形成方法
US16/112,363 US20190350084A1 (en) 2018-05-11 2018-08-24 Printed circuit board structure and method of forming the same
CN201810994448.8A CN110475426A (zh) 2018-05-11 2018-08-29 印刷电路板结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107116111A TWI669034B (zh) 2018-05-11 2018-05-11 印刷電路板結構及其形成方法

Publications (2)

Publication Number Publication Date
TWI669034B true TWI669034B (zh) 2019-08-11
TW201948008A TW201948008A (zh) 2019-12-16

Family

ID=68316591

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107116111A TWI669034B (zh) 2018-05-11 2018-05-11 印刷電路板結構及其形成方法

Country Status (3)

Country Link
US (1) US20190350084A1 (zh)
CN (1) CN110475426A (zh)
TW (1) TWI669034B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11764344B2 (en) 2021-02-04 2023-09-19 Unimicron Technology Corp. Package structure and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112739037B (zh) * 2020-11-07 2022-08-09 龙南骏亚柔性智能科技有限公司 一种三种铜厚柔性线路板制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315072A (en) * 1992-01-27 1994-05-24 Hitachi Seiko, Ltd. Printed wiring board having blind holes
TW201741145A (zh) * 2016-02-18 2017-12-01 三井金屬鑛業股份有限公司 印刷電路板之製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5774340A (en) * 1996-08-28 1998-06-30 International Business Machines Corporation Planar redistribution structure and printed wiring device
JP2002026515A (ja) * 2000-07-07 2002-01-25 Toshiba Corp プリント配線板およびその製造方法
TWI383715B (zh) * 2008-05-16 2013-01-21 Nan Ya Printed Circuit Board 高密度基板之結構與製法
US7812460B2 (en) * 2008-05-30 2010-10-12 Unimicron Technology Corp. Packaging substrate and method for fabricating the same
US20140239490A1 (en) * 2013-02-26 2014-08-28 Unimicron Technology Corporation Packaging substrate and fabrication method thereof
US10381296B2 (en) * 2017-03-06 2019-08-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315072A (en) * 1992-01-27 1994-05-24 Hitachi Seiko, Ltd. Printed wiring board having blind holes
TW201741145A (zh) * 2016-02-18 2017-12-01 三井金屬鑛業股份有限公司 印刷電路板之製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11764344B2 (en) 2021-02-04 2023-09-19 Unimicron Technology Corp. Package structure and manufacturing method thereof

Also Published As

Publication number Publication date
TW201948008A (zh) 2019-12-16
CN110475426A (zh) 2019-11-19
US20190350084A1 (en) 2019-11-14

Similar Documents

Publication Publication Date Title
US7705471B2 (en) Conductive bump structure of circuit board and method for forming the same
US7705456B2 (en) Semiconductor package substrate
US7350298B2 (en) Method for fabricating circuit board with conductive structure
US20130008705A1 (en) Coreless package substrate and fabrication method thereof
US8912642B2 (en) Packaging substrate and fabrication method thereof
JP2010129996A (ja) メタルポストを備えた基板及びその製造方法
US11419222B2 (en) Method of manufacturing circuit board
US20080185711A1 (en) Semiconductor package substrate
US7521800B2 (en) Solder pad and method of making the same
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
US7627946B2 (en) Method for fabricating a metal protection layer on electrically connecting pad of circuit board
TWI669034B (zh) 印刷電路板結構及其形成方法
US7906377B2 (en) Fabrication method of circuit board
US8186043B2 (en) Method of manufacturing a circuit board
TWI419630B (zh) 嵌入式印刷電路板及其製造方法
CN104766832A (zh) 制造半导体封装基板的方法及用其制造的半导体封装基板
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
JP2007517410A (ja) パターン回路およびその製造方法
US8786108B2 (en) Package structure
TWI576030B (zh) 印刷電路板及其製作方法
US8084349B2 (en) Method for forming post bump
TWI783235B (zh) 電路板結構及其形成方法
KR20140008173A (ko) 반도체 패키지 및 그 제조방법
CN111148373B (zh) 电路板制造方法
TWI404466B (zh) 印刷電路板