CN104766832A - 制造半导体封装基板的方法及用其制造的半导体封装基板 - Google Patents
制造半导体封装基板的方法及用其制造的半导体封装基板 Download PDFInfo
- Publication number
- CN104766832A CN104766832A CN201510002256.0A CN201510002256A CN104766832A CN 104766832 A CN104766832 A CN 104766832A CN 201510002256 A CN201510002256 A CN 201510002256A CN 104766832 A CN104766832 A CN 104766832A
- Authority
- CN
- China
- Prior art keywords
- groove
- substrate
- bulk substrate
- surperficial
- package substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
Abstract
提供了一种制造半导体封装基板的方法及用其制造的半导体封装基板,所述方法具有简化的工艺并解决了上图案和下图案对准问题。半导体封装基板通过所述方法来制造。制造半导体封装基板的方法包括如下步骤:在导电材料的基体基板的一个表面中形成第一凹槽;用树脂填充第一凹槽;以及蚀刻基体基板的另一表面以暴露填充第一凹槽的树脂。
Description
本申请要求于2014年1月3日在韩国知识产权局提交的第10-2014-0000832号韩国专利申请以及于2014年1月3日在韩国知识产权局提交的第10-2014-0000833号韩国专利申请的权益,上述韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本发明的一个或更多个实施例涉及一种制造半导体封装基板的方法以及一种使用该方法制造的半导体封装基板,更具体地,涉及一种制造具有简化的工艺并且解决了上图案和下图案对准问题的半导体封装基板的方法,以及一种使用该方法制造的半导体封装基板。
背景技术
半导体器件通过被封装在半导体封装基板中来使用。封装有半导体器件的半导体封装基板具有精细电路图案和/或I/O端子。随着对半导体器件的高性能和/或高集成度以及使用半导体器件的电子器件的小型化和/或高性能的追求,半导体封装基板的精细电路图案具有比在现有技术中相关的半导体封装基板中的电路图案薄的线宽和高的复杂度。
在制造现有技术的半导体封装基板时,使用累积铜箔的覆铜箔层压板(CCL)来形成通孔,并镀覆通孔的内表面使得上表面铜箔和下表面铜箔电连接。然后,使用光致抗蚀剂来将上表面铜箔和下表面铜箔图案化,由此制造半导体封装基板。然而,根据现有技术的半导体封装基板制造方法,制造工艺变得复杂并且降低了精度。
发明内容
本发明的一个或更多个实施例包括一种简化了工艺并且解决了上图案和下图案的对准问题的制造半导体封装基板的方法,以及一种使用该方法制造的半导体封装基板。
另外的方面将在下面的描述中被部分地阐述,并且通过该描述部分地将是明显的,或者可以通过提供的实施例的实践来得知。
根据本发明的一个或更多个实施例,一种制造半导体封装基板的方法包括下述步骤:在导电材料的基体基板的一个表面中形成第一凹槽;用树脂填充第一凹槽;以及蚀刻基体基板的另一表面以暴露填充第一凹槽的树脂。
在蚀刻基体基板的另一表面的步骤中,可蚀刻基体基板的所述另一表面的整个表面。在蚀刻基体基板的另一表面的步骤中,可蚀刻基体基板的所述另一表面,使得基体基板的保留在基体基板的所述一个表面中的部分的图案与基体基板的在基体基板的所述另一表面中的部分的图案对应。
所述方法还可包括在基体基板的所述另一表面中形成第二凹槽。
在形成第一凹槽和形成第二凹槽的步骤中,第一凹槽的宽度和第二凹槽的宽度可形成为彼此不同。
在形成第一凹槽和形成第二凹槽的步骤中,可形成第一凹槽和第二凹槽使得第一凹槽的宽度大于第二凹槽的宽度。
在形成第一凹槽和形成第二凹槽的步骤中,第一凹槽和第二凹槽可形成为彼此对应。
在蚀刻基体基板的另一表面的步骤中,可蚀刻基体基板的所述另一表面的整个表面。在蚀刻基体基板的另一表面的步骤中,可蚀刻基体基板的所述另一表面,使得基体基板的保留在基体基板的所述一个表面中的部分的图案与基体基板的保留在基体基板的所述另一表面中的部分的图案对应。
根据本发明的一个或更多个实施例,通过制造半导体封装基板的方法来制造半导体封装基板,制造半导体封装基板的方法包括下述步骤:在导电材料的基体基板的一个表面中形成第一凹槽;用树脂填充第一凹槽;以及蚀刻基体基板的另一表面以暴露填充第一凹槽的树脂。
附图说明
通过下面结合附图对实施例进行的描述,这些和/或其他方面将变得明显且更容易理解,在附图中:
图1至图5是示意性地示出根据本发明的实施例的制造半导体封装基板的方法的工艺的剖视图;
图6是示意性地示出根据本发明的另一实施例的通过制造半导体封装基板的方法制造的半导体封装基板的一部分的剖视图;
图7至图11是示意性地示出根据本发明的另一实施例的制造半导体封装基板的方法的工艺的剖视图;
图12和图13是示意性地示出根据本发明的另一实施例的制造半导体封装基板的方法的工艺的剖视图;以及
图14是示意性地示出根据本发明的另一实施例的通过制造半导体封装基板的方法制造的半导体封装基板的一部分的剖视图。
具体实施方式
现在将详细参照实施例,在附图中示出了实施例的示例,在附图中,同样的附图标记始终表示同样的元件。在这点上,本实施例可具有不同形式且不应该被解释为局限于在这里阐明的描述。因此,仅在下面通过参照附图来描述实施例以解释本描述的方面。
在下面的描述中,还将理解的是,当层被称为“在”另一层或基板“上”时,该层可直接在另一层或基板上,或者还可存在中间层。另外,为了便于解释和清楚,可夸大在附图中示出的每个层的厚度或尺寸。
如在这里使用的,术语“和/或”包括一个或更多个相关列出项的任意和所有的组合。
图1至图5是示意性地示出根据本发明的实施例的制造半导体封装基板的方法的工艺的剖视图。按照如图1中所示的根据本实施例的制造半导体封装基板的方法,准备由导电材料形成的基体基板10。基体基板10可为板形并且可包括电传导材料。电传导材料可包括例如Fe、诸如Fe-Ni、Fe-Ni-Co等的Fe合金、Cu或诸如Cu-Sn、Cu-Zr、Cu-Fe、Cu-Zn等的Cu合金。
基体基板10可包括在一侧上的一个表面10a和在相对侧上的另一表面10b。在准备好导电材料的基体基板10之后,如图2中所示,在一个表面10a中形成第一凹槽或沟槽10c。第一凹槽或沟槽10c未完全穿透基体基板10。尽管在图1的剖视图中未示出,但基体基板10的一个表面10a的除了第一凹槽或沟槽10c之外的部分可理解为沿一个方向延伸的布线图案或在俯视图上的曲径(meander)。
为了形成如上的第一凹槽或沟槽10c,将感光材料的干膜抗蚀剂(DFR)层压到基体基板10的一个表面10a上,通过曝光工艺和显影工艺来仅使基体基板10的将要形成第一凹槽或沟槽10c的部分暴露。由于曝光工艺和显影工艺,基体基板10的一个表面10a的一部分不再由DFR覆盖。然后,使用诸如氯化铜或氯化铁的蚀刻剂来蚀刻基体基板10的一个表面10a的不再由DFR覆盖的部分。因此,如图2中所示,可在一个表面10a中形成第一凹槽或沟槽10c,使得第一凹槽或沟槽10c不穿透基体基板10。
保留在基体基板10的一个表面10a上且未被去除的部分(即,除了第一凹槽或沟槽10c以外的部分)可随后用作布线图案。因此,当在基体基板10的一个表面10a中形成第一凹槽或沟槽10c时,保留在邻近的凹槽或沟槽之间的部分的宽度可等于典型的布线图案的宽度,例如,大约20μm至大约30μm。
当在基体基板10的一个表面10a中形成第一凹槽或沟槽10c时,第一凹槽或沟槽10c的深度可为基体基板10的厚度的大约80%至大约90%。例如,形成有第一凹槽或沟槽10c的基体基板10的保留部分的厚度可为大约10μm至大约40μm。
当第一凹槽或沟槽10c的深度比上述界限深时,在制造半导体封装基板的工艺中或在随后的封装工艺中会难以处理基体基板10或半导体封装基板。另外,当第一凹槽或沟槽10c的深度比上述界限深时,在某些情况下,会由于在形成第一凹槽或沟槽10c时的公差而形成穿透基体基板10的一个表面10a和另一表面10b的通孔。另一方面,当第一凹槽或沟槽10c的深度比上述界限浅时,制造半导体封装基板的随后工艺会有困难或者最终制造的半导体封装基板的厚度会过薄,随后将对此进行描述。
如图3中所示,用树脂20填充基体基板10的第一凹槽或沟槽10c。树脂20可为防止电传导的绝缘材料。例如,树脂20可为通过由热处理而被聚合来硬化的热固性树脂。树脂20使随后形成在半导体封装基板上的布线图案之间电绝缘。可以通过使用液体树脂材料或通过使用包含树脂成分的固态胶带来完成填充树脂20。在填充树脂20之后,如必要可在炉中执行热固化树脂20的工艺。
在填充树脂20期间,如图3中所示,树脂20可不仅填充基体基板10的第一凹槽或沟槽10c,而且还可填充基体基板10的一个表面10a的至少一部分。当施加了树脂20的过涂覆时,可通过诸如刷擦、研磨或磨蚀的机械加工或者通过化学树脂蚀刻来去除树脂20的过涂覆。因此,如图4中所示,树脂20可仅位于基体基板10的第一凹槽或沟槽10c中。
接着,如图5中所示,蚀刻基体基板10的另一表面10b以暴露填充第一凹槽或沟槽10c的树脂20。当蚀刻基体基板10的另一表面10b时,与蚀刻基体基板10的一个表面10a的情况不同,在不使用DFR的情况下来完全蚀刻基体基板10的另一表面10b。于是,因为不需要图案化工艺,所以可非常容易且快速地执行基体基板10的另一表面10b的蚀刻工艺。为此,可使用基于氯化铜、氯化铁、硫酸、或过氧化氢的蚀刻剂。根据上述蚀刻,如图5中所示,与形成在一个表面10a中的树脂20之间的布线图案12相同或相似的布线图案14可形成在基体基板10的另一表面10b中。
对于半导体封装基板,在上表面上的导电图案和在下表面上的导电图案彼此电连接,因此,在上述工艺中如预先设定地形成导电层图案化的上表面和导电层图案化的下表面。根据现有技术的制造半导体封装基板的方法,当在将下表面的导电层图案化之后图案化上表面的导电层时,为了使上表面的导电层图案化而应用光致抗蚀剂的涂覆并执行曝光和显影。在上述工艺中,需要在上表面的导电层的图案化之前使预先图案化的下表面的图案化的导电层与在上述工艺中使用的掩模之间精确对准。
然而,按照根据本实施例的制造半导体封装基板的方法,当蚀刻基体基板10的另一表面10b时,与蚀刻基体基板10的一个表面10a时不同,在不使用DFR的情况下完全蚀刻基体基板10的另一表面10b。于是,按照根据本实施例的制造半导体封装基板的方法,由于当蚀刻基体基板10的另一表面10b时不需要精确对准,所以可快速执行蚀刻并且可显著提高制造产率。
对于如上制造的半导体封装基板,如图5中所示,保留在基体基板10的一个表面10a上的邻近的树脂20之间的部分的布线图案12和保留在基体基板10的另一表面10b上的邻近的树脂20之间的部分的布线图案14相同。
当如上参照图2所述地在基体基板10的一个表面10a中形成第一凹槽或沟槽10c时,第一凹槽或沟槽10c的深度可为基体基板10的厚度的大约80%至大约90%。当第一凹槽或沟槽10c的深度比上述界限浅时,为了暴露树脂20,当完全蚀刻基体基板10的另一表面10b时需要蚀刻相当大量的基体基板10的另一表面10b。当相当大量的基体基板10的另一表面10b需要被蚀刻时,制造时间增长而且还会损坏已经完成图案化的基体基板10的一个表面10a。因此,需要防止第一凹槽或沟槽10c的深度比上述界限浅。
必要时还可执行附加工艺。例如,可通过使用Au或Pd来镀覆基体基板10的保留部分的至少一部分,或者可对基体基板10的保留部分的至少一部分执行有机可焊性保护(OSP)涂覆。这是为了增大基体基板10的保留部分的焊接粘合强度。
图6是示意性地示出根据本发明的另一实施例的通过制造半导体封装基板的方法制造的半导体封装基板的一部分的剖视图。如图6中所示,在基体基板10的一个表面中,基体基板10的所述一个表面的保留部分(即,球占据表面(ball land surface))可比树脂20的外表面更突出。因此,当随后将焊球附着到基体基板10的所述一个表面的保留部分时,焊球与基体基板10的所述一个表面的保留部分可彼此稳固地附着。
为此,可使用硫酸基蚀刻剂(基于硫酸的蚀刻剂)。换句话说,当通过使用硫酸基蚀刻剂来去除树脂20的外表面的一部分时,基体基板10的所述一个表面的保留部分可在树脂20的外表面上方突出,树脂20的外表面在基体基板10的所述一个表面上。如此,可在蚀刻基体基板10的另一表面10b之前执行通过使用硫酸基蚀刻剂来去除树脂20的外表面的一部分的步骤。在上述工艺中,当在蚀刻基体基板10的另一表面10b以暴露填充第一凹槽或沟槽10c的树脂20之后去除树脂20的外表面的在基体基板10的一个表面10a上的部分时,会损坏基体基板10的另一表面10b的图案化或者会去除树脂20的在另一表面10b上的外表面。
图7至图11是示意性地示出根据本发明的另一实施例的制造半导体封装基板的方法的工艺的剖视图。如图7中所示,按照根据本实施例的制造半导体封装基板的方法,准备导电材料的基体基板10。基体基板10与参照图1描述的基体基板相同。
基体基板10可包括在一侧上的一个表面10a和在相对侧上的另一表面10b。如图8中所示,在准备好导电材料的基体基板10之后,在一个表面10a中形成第一凹槽或沟槽10c。第一凹槽或沟槽10c未完全穿透基体基板10。虽然未在图8的剖视图中示出,但是基体基板10的一个表面10a的除了第一凹槽或沟槽10c之外的部分可被理解为沿一个方向延伸的布线图案或在俯视图上的曲径。
为了形成第一凹槽或沟槽10c,将感光材料的DFR层压到基体基板10的一个表面10a上并通过曝光工艺和显影工艺来仅暴露基体基板10的将要形成基体基板10的第一凹槽或沟槽10c的部分。由于曝光工艺和显影工艺,因此基体基板10的一个表面10a的一部分不再由DFR覆盖。然后,使用诸如氯化铜或氯化铁的蚀刻剂来蚀刻基体基板10的一个表面10a的不由DFR覆盖的部分。因此,如图8中所示,可在一个表面10a中形成第一凹槽或沟槽10c,使得第一凹槽或沟槽10c不穿透基体基板10。
在基体基板10的一个表面10a上的保留(未被去除)的部分(即,除了第一凹槽或沟槽10c之外的部分)可随后用作布线图案。因此,当在基体基板10的一个表面10a中形成第一凹槽或沟槽10c时,保留在邻近的凹槽或沟槽之间的部分的宽度可等于典型的布线图案的宽度,例如,大约20μm至大约30μm。
另外,如图8中所示,在导电材料的基体基板10的另一表面10b中形成第二凹槽或沟槽10d。第二凹槽或沟槽10d不完全穿透基体基板10。尽管未在图8的剖视图中示出,但基体基板10的另一表面10b的除了第二凹槽或沟槽10d之外的部分可被理解为沿一个方向延伸的布线图案或在俯视图上的曲径。可按照与用于形成第一凹槽或沟槽10c的上述方法相同或相似的方法来执行形成第二凹槽或沟槽10d的步骤。
保留在基体基板10的另一表面10b上且未被去除的部分(即,除了第二凹槽或沟槽10d之外的部分)可随后用作布线图案。因此,当在基体基板10的另一表面10b中形成第二凹槽或沟槽10d时,保留在邻近的第二凹槽或邻近的第二沟槽之间的部分的宽度可等于典型的布线图案的宽度,例如,大约20μm至大约30μm。
当形成第一凹槽或沟槽10c时以及当形成第二凹槽或沟槽10d时,可彼此对应地形成第一凹槽或沟槽10c和第二凹槽或沟槽10d。第一凹槽或沟槽10c的宽度w1和第二凹槽或沟槽10d的宽度w2可形成为彼此不同。这是为了使得在半导体封装基板的一个表面上的布线图案或宽度与在半导体封装基板的另一表面上的布线图案或宽度不同,随后将对此进行描述。
另外,可在形成第一凹槽或沟槽10c之后形成第二凹槽或沟槽10d。可选择地,可在形成第二凹槽或沟槽10d之后形成第一凹槽或沟槽10c。
第一凹槽或沟槽10c和第二凹槽或沟槽10d可同时形成。例如,将DFR层压到基体基板10的一个表面10a和另一表面10b上,然后执行曝光工艺和显影工艺,从而仅暴露基体基板10的一个表面10a的将要形成第一凹槽或沟槽10c的部分和基体基板10的另一表面10b的将要形成第二凹槽或沟槽10d的部分。接着,通过使用诸如氯化铜或氯化铁的蚀刻剂来同时蚀刻在基体基板10的一个表面10a和另一表面10b上的未用DFR覆盖的部分,使得形成在一个表面10a中的第一凹槽或沟槽10c与形成在另一表面10b中的第二凹槽或沟槽10d可如图8中所示地同时形成而不穿透基体基板10。如此,由于同时形成第一凹槽或沟槽10c以及第二凹槽或沟槽10d,因此可简化制造工艺并且可显著减少用于制造的时间和成本。可使覆盖基体基板10的一个表面10a的DFR和覆盖基体基板10的另一表面10b的DFR同时显影,并且各种修改可以是可用的。
如图8中所示,当在基体基板10的一个表面10a中形成第一凹槽或沟槽10c以及在基体基板10的另一表面10b中形成第二凹槽或沟槽10d时,第一凹槽或沟槽10c的深度与第二凹槽或沟槽10d的深度的总和可为基体基板10的厚度的大约80%至大约90%。例如,形成有基体基板10的第一凹槽或沟槽10c或基体基板10的第二凹槽或沟槽10d的保留部分的厚度可为大约10μm至大约40μm。
当第一凹槽或沟槽10c的深度与第二凹槽或沟槽10d的深度的总和大于基体基板10的厚度的大约80%至大约90%时,在制造半导体封装基板的工艺或随后的封装工艺中会难以处理基体基板10或半导体封装基板。另外,在某些情况下,在形成第一凹槽或沟槽10c和/或第二凹槽或沟槽10d时,会由于在形成第一凹槽或沟槽10c和/或第二凹槽或沟槽10d时的公差而形成穿透基体基板10的一个表面10a和另一表面10b的通孔。当第一凹槽或沟槽10c的深度与第二凹槽或沟槽10d的深度的总和小于基体基板10的厚度的大约80%至大约90%时,在半导体封装基板的制造中的随后工艺会有困难或者最终制造的半导体封装基板的厚度会太薄,随后将对此进行描述。
然后,如图9中所示,用树脂20填充基体基板10的第一凹槽或沟槽10c。树脂20由足以防止电传导的绝缘材料形成。例如,树脂20可为通过由热处理而被聚合来硬化的热固性树脂。树脂20使随后形成在半导体封装基板上的布线图案之间电绝缘。可以通过使用液体树脂材料或通过使用包含树脂成分的固态胶带来完成填充树脂20。在填充树脂20之后,如必要可在炉中执行热固化树脂20的工艺。
在用树脂20进行填充期间,如图9中所示,树脂20可不仅填充基体基板10的第一凹槽或沟槽10c,而且还覆盖基体基板10的一个表面10a的至少一部分。如此,当过涂覆树脂20时,可通过诸如刷擦、研磨或磨蚀的机械加工或者通过化学树脂蚀刻来去除过涂覆的树脂20。因此,如图10中所示,树脂20可仅位于基体基板10的第一凹槽或沟槽10c中。
接着,如图11中所示,蚀刻基体基板10的另一表面10b以暴露填充第一凹槽或沟槽10c的树脂20。当蚀刻基体基板10的另一表面10b时,在不使用DFR的情况下完全蚀刻基体基板10的另一表面10b。于是,因为不需要图案化工艺,所以可非常容易且快速地执行基体基板10的另一表面10b的蚀刻工艺。为此,可使用基于氯化铜、氯化铁、硫酸、或过氧化氢的蚀刻剂。根据上述蚀刻,如图11中所示,与形成在一个表面10a中的树脂20之间的布线图案12相似的布线图案14可形成在基体基板10的另一表面10b中。
由于第二凹槽或沟槽10d存在于基体基板10的另一表面10b中,因此在第二凹槽或沟槽10d被蚀刻时,树脂20的与第二凹槽或沟槽10d对应的部分被暴露。换言之,基体基板10的另一表面10b的布线图案14与基体基板10的一个表面10a的布线图案12对应。由于第二凹槽或沟槽10d的形状或尺寸在第二凹槽或沟槽10d最初形成在基体基板10的另一表面10b中时被确定,因此可确定基体基板10的另一表面10d的布线图案的形状。
按照根据本实施例的制造半导体封装基板的方法,简化了制造工艺而且可以以各种方式来制作上图案和下图案的形状。参照图8,如上所述,第一凹槽或沟槽10c的宽度w1和第二凹槽或沟槽10d的宽度w2可形成为彼此不同。因此,如图11中所示,在完成的半导体封装基板的一个表面上的布线图案或宽度与在半导体封装基板的另一表面上的布线图案或宽度不同。这是因为暴露在基体基板10的一个表面10a上的树脂20的表面的宽度w1'与图8的第一凹槽或沟槽10c的宽度w1对应,暴露在基体基板10的另一表面10b上的树脂20的表面的宽度w2'与图8的第二凹槽或沟槽10d的宽度w2对应。
按照根据本实施例的制造半导体封装基板的方法,虽然在另一表面10b上的布线图案14的宽度或形状与在一个表面10a上的布线图案12的宽度或形状形成为彼此不同,但是与现有技术的制造半导体封装基板的方法不同,可简化制造工艺。具体地,当在形成第一凹槽或沟槽10c和第二凹槽或沟槽10d的步骤期间同时执行使覆盖基体基板10的一个表面10a的光致抗蚀剂显影的工艺和使覆盖另一表面10b的光致抗蚀剂显影的工艺时,在另一表面10b上的布线图案14的宽度或形状与在一个表面10a上的布线图案12的宽度或形状形成为彼此不同,而且与现有技术的制造半导体封装基板的方法不同,也可显著地简化制造工艺。
当如上所述地参照图8在基体基板10中形成第一凹槽或沟槽10c和第二凹槽或沟槽10d时,第一凹槽或沟槽10c的深度与第二凹槽或沟槽10d的深度的总和可为基体基板10的厚度的大约80%至大约90%。当第一凹槽或沟槽10c的深度与第二凹槽或沟槽10d的深度的总和小于基体基板10的厚度的大约80%至大约90%时,在总蚀刻基体基板10的另一表面10b期间,蚀刻相当大量的基体基板10的另一表面10b以暴露树脂20。如果相当大量的基体基板10的另一表面10b被蚀刻,则制造时间增长而且也会损坏已经图案化的基体基板10的第一凹槽或沟槽10c和/或第二凹槽或沟槽10d。因此,第一凹槽或沟槽10c的深度与第二凹槽或沟槽10d的深度的总和不可小于基体基板10的厚度的大约80%至大约90%。
在用树脂填充第一凹槽或沟槽10c之前,在形成第一凹槽或沟槽10c与第二凹槽或沟槽10d的步骤中,第一凹槽或沟槽10c的宽度w1可大于第二凹槽或沟槽10d的宽度w2。因此,如图11中所示,通过用树脂20来填充基体基板10中的大的空的空间,当完成半导体封装基板时,减小了半导体封装基板中的空的空间的比例,从而可提高半导体封装基板的机械强度或耐久性。
必要时还可提供附加工艺。例如,通过使用Au或Pd来镀覆基体基板10的保留部分的至少一部分,或者可以对基体基板10的保留部分的至少一部分执行OSP涂覆。这是为了增大基体基板10的保留部分的焊接粘合强度。
在如上制造的半导体封装基板中,如图11中所示,保留在基体基板10的一个表面10a上的邻近树脂20之间的部分的布线图案12与保留在基体基板10的另一表面10b上的邻近树脂20之间的部分的布线图案14可彼此对应。然而,本发明不限于此。例如,如作为示意性地示出根据本发明的另一实施例的制造半导体封装基板的方法的工艺的剖视图的图12和图13所示,保留在基体基板10的一个表面10a上的邻近的树脂20之间的部分的布线图案12的至少一部分与保留在基体基板10的另一表面10b上的邻近的树脂20之间的部分的布线图案14的至少一部分可彼此不对应。
换言之,如图12中所示,在基体基板10的一个表面10a上的第一凹槽或沟槽10c的至少一部分与基体板10的另一表面10b上的第二凹槽或沟槽10d的至少一部分形成为彼此不对应之后,用树脂20填充基体基板10的第一凹槽或沟槽10c并且蚀刻基体基板10的另一表面10b,使得如图13中所示地暴露树脂20。在这一点上,保留在基体基板10的一个表面10a上的邻近的树脂20之间的部分的布线图案12的至少一部分与保留在基体基板10的另一表面10b上的邻近的树脂20之间的部分的布线图案14的至少一部分可彼此不对应。按照根据本实施例的制造半导体封装基板的方法,可简化制造工艺并且可以以各种方式来制作上图案和下图案的形状。
图14是示意性地示出根据本发明的另一实施例的通过制造半导体封装基板的方法制造的半导体封装基板的一部分的剖视图。如图14中所示,在基体基板10的一个表面中,基体基板10的所述一个表面的保留部分(即,球占据表面)可比树脂20的外表面更突出。因此,当随后将焊球附着到基体基板10的所述一个表面的保留部分时,焊球与基体基板10的所述一个表面的保留部分可彼此稳固地附着。
为此,可使用硫酸基蚀刻剂。换句话说,当通过使用硫酸基蚀刻剂来去除树脂20的外表面的一部分时,基体基板10的所述一个表面的保留部分可在基体基板10的所述一个表面上的树脂20的外表面上方突出。如此,可在蚀刻基体基板10的另一表面10b之前执行通过使用硫酸基蚀刻剂来去除树脂20的外表面的一部分的步骤。在上述工艺中,当在蚀刻基体基板10的另一表面10b以暴露填充第一凹槽或沟槽10c的树脂20之后去除树脂20的外表面的在基体基板10的一个表面10a上的部分时,会损坏基体基板10的另一表面10b的图案化或者会去除树脂20的在另一表面10b上的外表面。
尽管上面描述了制造半导体封装基板的方法,但本发明不限于此。例如,通过使用上述方法制造的半导体封装基板可属于本发明的范围。
如上所述,根据本发明的一个或更多个的上述实施例,可实现简化了工艺且解决了上图案和下图案对准问题的制造半导体封装基板的方法,以及通过使用该方法制造的半导体封装基板。然而,所述效果不限制本发明的范围。
应该理解的是,在这里描述的示例性实施例应该仅以描述性的意义来考虑,而不是出于限制的目的。对每个实施例中的特征或方面的描述通常应该被认为可用于在其他实施例中的其他相似特征或方面。
虽然已经参照附图描述了本发明的一个或更多个实施例,但本领域的普通技术人员将理解的是,在不脱离由权利要求所限定的本发明的精神和范围的情况下,可在这里做出形式和细节上的各种改变。
Claims (10)
1.一种制造半导体封装基板的方法,所述方法包括下述步骤:
在导电材料的基体基板的一个表面中形成第一凹槽;
用树脂填充第一凹槽;以及
蚀刻基体基板的另一表面以暴露填充第一凹槽的树脂。
2.如权利要求1所述的方法,其中,在蚀刻基体基板的另一表面的步骤中,蚀刻基体基板的所述另一表面的整个表面。
3.如权利要求2所述的方法,其中,在蚀刻基体基板的另一表面的步骤中,蚀刻基体基板的所述另一表面使得基体基板的保留在基体基板的所述一个表面中的部分的图案与基体基板的在基体基板的所述另一表面中的部分的图案对应。
4.如权利要求1所述的方法,所述方法还包括在基体基板的所述另一表面中形成第二凹槽。
5.如权利要求4所述的方法,其中,在形成第一凹槽和形成第二凹槽的步骤中,第一凹槽的宽度和第二凹槽的宽度形成为彼此不同。
6.如权利要求5所述的方法,其中,在形成第一凹槽和形成第二凹槽的步骤中,形成第一凹槽和第二凹槽使得第一凹槽的宽度大于第二凹槽的宽度。
7.如权利要求5所述的方法,其中,在形成第一凹槽和形成第二凹槽的步骤中,第一凹槽和第二凹槽形成为彼此对应。
8.如权利要求4所述的方法,其中,在蚀刻基体基板的另一表面的步骤中,蚀刻基体基板的所述另一表面的整个表面。
9.如权利要求8所述的方法,其中,在蚀刻基体基板的另一表面的步骤中,蚀刻基体基板的所述另一表面使得基体基板的保留在基体基板的所述一个表面中的部分的图案与基体基板的保留在基体基板的所述另一表面中的部分的图案对应。
10.一种半导体封装基板,所述半导体封装基板通过如权利要求1所述的方法来制造。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2014-0000832 | 2014-01-03 | ||
KR10-2014-0000833 | 2014-01-03 | ||
KR1020140000833A KR102111730B1 (ko) | 2014-01-03 | 2014-01-03 | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 |
KR1020140000832A KR102130757B1 (ko) | 2014-01-03 | 2014-01-03 | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104766832A true CN104766832A (zh) | 2015-07-08 |
CN104766832B CN104766832B (zh) | 2020-07-14 |
Family
ID=53495766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510002256.0A Active CN104766832B (zh) | 2014-01-03 | 2015-01-04 | 制造半导体封装基板的方法及用其制造的半导体封装基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9460986B2 (zh) |
CN (1) | CN104766832B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170114825A (ko) * | 2016-04-06 | 2017-10-16 | 해성디에스 주식회사 | 반도체 패키지 기판 및 그 제조방법 |
CN108352375A (zh) * | 2015-12-18 | 2018-07-31 | 英特尔公司 | 具有密封互连的半导体封装内插件 |
US10811302B2 (en) | 2017-08-31 | 2020-10-20 | Haesung Ds Co., Ltd. | Method of manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101865873B1 (ko) * | 2016-11-09 | 2018-06-11 | 해성디에스 주식회사 | 반도체 패키지 기판의 제조 방법 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09307043A (ja) * | 1996-05-10 | 1997-11-28 | Dainippon Printing Co Ltd | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 |
JPH10116948A (ja) * | 1996-10-14 | 1998-05-06 | Dainippon Printing Co Ltd | リードフレーム部材の製造方法およびリードフレーム部材 |
US20040164426A1 (en) * | 2003-02-26 | 2004-08-26 | Tsung-Ming Pai | Flip-chip package and fabricating process thereof |
JP3642911B2 (ja) * | 1997-02-05 | 2005-04-27 | 大日本印刷株式会社 | リードフレーム部材とその製造方法 |
CN101252096B (zh) * | 2007-11-16 | 2010-08-11 | 日月光半导体制造股份有限公司 | 芯片封装结构以及其制作方法 |
CN101359650B (zh) * | 2007-07-31 | 2011-03-16 | 精工爱普生株式会社 | 基板及其制造方法、以及半导体装置及其制造方法 |
CN102165586A (zh) * | 2008-09-30 | 2011-08-24 | 凸版印刷株式会社 | 引线框基板以及该引线框基板的制造方法 |
CN102362345A (zh) * | 2009-03-25 | 2012-02-22 | 凸版印刷株式会社 | 半导体元件基板及其制造方法、半导体器件 |
CN103199077A (zh) * | 2012-01-04 | 2013-07-10 | 联发科技股份有限公司 | 模塑插入层封装及其制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5629835A (en) | 1994-07-19 | 1997-05-13 | Olin Corporation | Metal ball grid array package with improved thermal conductivity |
KR20130101198A (ko) | 2012-03-05 | 2013-09-13 | 삼성테크윈 주식회사 | 범프가 형성된 반도체 패키지 기판의 제조방법 및 그 제조방법에 의해 제조된 반도체 패키지 기판 |
-
2015
- 2015-01-04 CN CN201510002256.0A patent/CN104766832B/zh active Active
- 2015-01-05 US US14/589,034 patent/US9460986B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09307043A (ja) * | 1996-05-10 | 1997-11-28 | Dainippon Printing Co Ltd | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 |
JPH10116948A (ja) * | 1996-10-14 | 1998-05-06 | Dainippon Printing Co Ltd | リードフレーム部材の製造方法およびリードフレーム部材 |
JP3642911B2 (ja) * | 1997-02-05 | 2005-04-27 | 大日本印刷株式会社 | リードフレーム部材とその製造方法 |
US20040164426A1 (en) * | 2003-02-26 | 2004-08-26 | Tsung-Ming Pai | Flip-chip package and fabricating process thereof |
CN101359650B (zh) * | 2007-07-31 | 2011-03-16 | 精工爱普生株式会社 | 基板及其制造方法、以及半导体装置及其制造方法 |
CN101252096B (zh) * | 2007-11-16 | 2010-08-11 | 日月光半导体制造股份有限公司 | 芯片封装结构以及其制作方法 |
CN102165586A (zh) * | 2008-09-30 | 2011-08-24 | 凸版印刷株式会社 | 引线框基板以及该引线框基板的制造方法 |
CN102362345A (zh) * | 2009-03-25 | 2012-02-22 | 凸版印刷株式会社 | 半导体元件基板及其制造方法、半导体器件 |
CN103199077A (zh) * | 2012-01-04 | 2013-07-10 | 联发科技股份有限公司 | 模塑插入层封装及其制造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108352375A (zh) * | 2015-12-18 | 2018-07-31 | 英特尔公司 | 具有密封互连的半导体封装内插件 |
KR20170114825A (ko) * | 2016-04-06 | 2017-10-16 | 해성디에스 주식회사 | 반도체 패키지 기판 및 그 제조방법 |
CN108886025A (zh) * | 2016-04-06 | 2018-11-23 | 海成帝爱斯株式会社 | 半导体封装基板及其制造方法 |
CN108886025B (zh) * | 2016-04-06 | 2022-05-10 | 海成帝爱斯株式会社 | 半导体封装基板及其制造方法 |
KR102479946B1 (ko) | 2016-04-06 | 2022-12-22 | 해성디에스 주식회사 | 반도체 패키지 기판 및 그 제조방법 |
US10811302B2 (en) | 2017-08-31 | 2020-10-20 | Haesung Ds Co., Ltd. | Method of manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the same |
TWI772480B (zh) * | 2017-08-31 | 2022-08-01 | 南韓商海成帝愛斯股份有限公司 | 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板 |
US11876012B2 (en) | 2017-08-31 | 2024-01-16 | Haesung Ds Co., Ltd. | Method of manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the same |
Also Published As
Publication number | Publication date |
---|---|
US20150194323A1 (en) | 2015-07-09 |
CN104766832B (zh) | 2020-07-14 |
US9460986B2 (en) | 2016-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI459872B (zh) | 晶片封裝基板和結構及其製作方法 | |
CN110189999B (zh) | 半导体封装衬底及其制造方法、半导体封装及其制造方法 | |
CN204792778U (zh) | 半导体衬底结构及半导体封装 | |
US20090095508A1 (en) | Printed circuit board and method for manufacturing the same | |
CN104766832A (zh) | 制造半导体封装基板的方法及用其制造的半导体封装基板 | |
TWI642145B (zh) | 半導體封裝基板及其製造方法 | |
CN108811301B (zh) | 电路板结构及其制造方法 | |
CN105282969A (zh) | 印刷电路板及其制造方法 | |
US8322596B2 (en) | Wiring substrate manufacturing method | |
US8186043B2 (en) | Method of manufacturing a circuit board | |
TWI669034B (zh) | 印刷電路板結構及其形成方法 | |
TWI642334B (zh) | 電路板及其製造方法 | |
KR102130757B1 (ko) | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 | |
US8786108B2 (en) | Package structure | |
KR20090063116A (ko) | 반도체 장치용 패키지 및 그 제조 방법 | |
CN107305849B (zh) | 封装结构及其制作方法 | |
KR102141102B1 (ko) | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 | |
KR101341634B1 (ko) | 비지에이 패키지에 사용되는 회로 기판 | |
KR102111730B1 (ko) | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 | |
KR102605701B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
KR20150136914A (ko) | 인쇄회로기판의 제조방법 | |
CN104425431A (zh) | 基板结构、封装结构及其制造方法 | |
KR102165170B1 (ko) | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 | |
CN111465167B (zh) | 基板结构及其制作方法 | |
KR20240002751A (ko) | 반도체 패키지의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |