JP3642911B2 - リードフレーム部材とその製造方法 - Google Patents
リードフレーム部材とその製造方法 Download PDFInfo
- Publication number
- JP3642911B2 JP3642911B2 JP3569697A JP3569697A JP3642911B2 JP 3642911 B2 JP3642911 B2 JP 3642911B2 JP 3569697 A JP3569697 A JP 3569697A JP 3569697 A JP3569697 A JP 3569697A JP 3642911 B2 JP3642911 B2 JP 3642911B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- polyimide resin
- etching
- resin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は，リードフレームをコア材として回路を形成した面実装型の樹脂封止型半導体装置用のリードフレーム部材に関し、特に、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置やＣＳＰ（ＣｈｉｐＳｃａｌｅｄ Ｐａｃｋａｇｅ）タイプの樹脂封止型半導体装置に適用するリードフレーム部材の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置は、電子機器の高性能化と軽薄短小化の傾向（時流）からＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化になっている。
高集積化、高機能化された半導体装置においては、信号の高速処理のためには、パッケージ内のインダクタンスが無視できない状況になってきて、パッケージ内のインダクタンスを低減するために、電源、グランドの接続端子数を多くし、実質的なインダクタンスを下げるようにして、対応してきた。
この為、半導体装置の高集積化、高機能化は外部端子（ピン）の総数の増加となり、ますます多端子（ピン）化が求められるようになってきた。
多端子（ピン）ＩＣ、特にゲートアレイやスタンダードセルに代表されるＡＳＩＣあるいは、マイコン、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）等の半導体装置化には、リードフレームを用いたものとしては、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の表面実装型パッケージが用いられており、ＱＦＰでは３００ピンクラスのものまでが実用化に至ってきている。ＱＦＰは、図１１（ｂ）に示す単層リードフレーム１１１０を用いたもので、図１１（ａ）にその断面図を示すように、ダイパッド１１１１上に半導体素子１１２０を搭載し、金めっき等の処理がされたインナーリード先端部１１１２Ａと半導体素子１１２０の端子（電極パッド）１１２１とをワイヤ１１３０にて結線した後に、樹脂１１４０で封止し、ダムバー部をカットし、アウターリード１１１３部をガルウイング状に折り曲げて作製されている。このようなＱＦＰは、パッケージの４方向へ外部回路と電気的に接続するためのアウターリードを設けた構造となり、多端子（ピン）化に対応できるものとして開発されてきた。ここで用いられる単層リードフレーム１１１０は、通常、コバール、４２合金（４２％Ｎｉ−鉄）、銅系合金等の導電性に優れ、且つ強度が大きい金属板をフオトリソグラフイー技術を用いたエッチング加工方法やスタンピング法等により、図１１（ｂ）に示すような形状に加工して作製されていた。
尚、図１１（ｂ）（ロ）は単層リードフレームの平面図である図１１（ｂ）（イ）のＦ１−Ｆ２における断面図である。
【０００３】
しかしながら、近年の半導体素子の信号処理の高速化及び高性能（機能）化は、更に多くの端子を必要としている。
これに対し、ＱＦＰでは、外部端子ピッチを狭めることにより、更なる多端子化に対応できるが、外部端子を狭ピッチ化した場合、外部端子自体の幅も狭める必要があり、外部端子強度を低下させることとなる。その結果、端子成形（ガルウイング化）の位置精度あるいは平坦精度等において問題を生じてしまう。また、ＱＦＰでは、アウターリードのピッチが、０．４ｍｍ、０．３ｍｍと更にピッチが狭くなるにつれ、これら狭ピッチの実装工程が難しくなってきて、高度なボード実装技術を実現せねばならない等の障害（問題）をかかえている。
【０００４】
これら従来のＱＦＰパッケージがかかえる実装効率、実装性の問題を回避するために、半田ボールをパッケージの外部端子に置き換えた面実装型パッケージであるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と呼ばれるプラスチックパッケージ半導体装置が開発されてきた。
ＢＧＡは、外部端子を裏面にマトリクス状（アレイ状）に配置した半田ボールとした表面実装型半導体装置（プラスチックパッケージ）の総称である。
通常、このＢＧＡは、入出力端子を増やすために、両面配線基板の片面に半導体素子を搭載し、もう一方の面に球状の半田を取付けた外部端子用電極を設け、スルーホールを通じて半導体素子と外部端子用電極との導通をとっていた。球状の半田をアレイ状に並べることにより、端子ピッチの間隔を従来のリードフレームを用いた半導体装置より広くすることができ、この結果、半導体装置の実装工程を難しくせず、入出力端子の増加に対応できた。
ＢＧＡは、一般に図６に示すような構造である。図６（ｂ）は図６（ａ）の裏面（基板）側からみた図で図６（ｃ）はスルーホール６５０部を示したものである。このＢＧＡはＢＴレジン（ビスマレイミド系樹脂）を代表とする耐熱性を有する平板（樹脂板）の基材６０２の片面に半導体素子６０１を搭載するダイパッド６０５と半導体素子６０１からボンディングワイヤ６０８により電気的に接続されるボンディングパッド６１０をもち、もう一方の面に、外部回路と半導体装置との電気的、物理的接続を行う格子状あるいは千鳥状に配置された半田ボールにより形成した外部接続端子６０６をもち、外部接続端子６０６とボンディングパッド６１０の間を配線６０４とスルーホール６５０、配線６０４Ａにより電気的に接続している構造である。
しかしながら、このＢＧＡは搭載する半導体素子とワイヤの結線を行う回路と、半導体装置化した後にプリント基板に実装するための外部端子用電極とを、基材６０２の両面に設け、これらをスルーホール６５０を介して電気的に接続した複雑な構成であり、樹脂の熱膨張の影響によりスルーホール６５０に断線を生じることもあり、作製上、信頼性の点で問題が多かった。
【０００５】
この為、作製プロセスの簡略化、信頼性の低下を回避するため、上記図６に示す構造のものの他に、リードフレームをコア材として回路を形成したＰＢＧＡ（Ｐｌａｓｔｉｃ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）も、近年、種々提案されてきた。
これらのリードフレームを使用するＰＢＧＡパッケージは、一般には、リードフレーム７１０の外部端子部７１４に対応する箇所に所定の孔をあけた、絶縁性の固定用フィルム７６０上にリードフレーム７１０全体を固定して、樹脂封止した図７（ａ）に示すような構造、ないし固定用テープ７６０Ａにてインナーリードを固定した図７（ｂ）に示すような構造をとっていた。
【０００６】
ここで用いられるリードフレームは、外部端子部７１３とインナーリード７１２ともリードフレーム素材の厚さに作製されており、エッチングによる外形加工後においては、図８（ａ）に示すように、インナーリード７１２先端に延設された、インナーリードと一体的に連結し、インナーリード同志を互いに固定するための連結部７１７を設けた状態で、且つ、外部端子部を支持するための支持リード７１５をダムバー（枠部）７１４に連結させていた。
そして、図７（ａ）に示す半導体装置６００の場合は、図８（ｂ）に示すように、リードフレーム全体を固定用フィルム７６０にて固定した後に、プレスにより本来不要である連結部７１７の除去を行って、図８（ｃ）に示すようなリードフレーム７１０と固定用フィルム７６０からなるリードフレーム部材７７０を得て使用していた。このため、リードフレーム部材６７０の作製には高価な金型が必要で、且つ生産性の面でも良くなかった。
これに対し、図７（ｂ）に示す半導体装置７００Ａの場合は、リードフレーム全体でなくインナーリードを含む一部を固定用テープで固定し、連結部７１７を除去して、リードフレーム７１０と固定用テープ７６０Ａとからなるリードフレーム部材７７０Ａを得ていたが、やはりリードフレーム部材７７０Ａの作製には高価な金型が必要で、且つ生産性の面でも良くなかった。
また、図８（ｃ）に示すリードフレーム部材７７０を用いた場合や、リードフレームの一部を固定したリードフレーム部材７７０Ａを用いた場合、半導体装置の作製の際には、図９に示すように、樹脂封止後に枠部を除去し、外部端子部を支持していた支持リード７１５を互いに分離する必要があり、金型により枠部を切断除去していたため、やはり高価な金型が必要で、且つ生産性の面でも良くなかった。
【０００７】
このような、リードフレームをコア材として用いたＢＧＡタイプの樹脂封止型半導体装置においては、図１１（ｂ）に示す単層リードフレームを用いた半導体装置に比べ、同じ端子数で外部回路と接続するための外部端子ピッチを広くでき、半導体装置の実装工程を難しくしないで、入出力端子の増加に対応できたが、一層の多端子化に対しては、インナーリードの狭ピッチ化が必須でその対応が求められていた。
これに対応するため、インナーリード部をリードフレーム素材より薄肉に形成し、狭いピッチ化を達成するエッチング加工方法が提案されている。
このエッチング加工方法の１例を図１０に挙げて説明する。
簡単のため、ここでは、インナーリードのみを銅合金からなるリードフレーム素材より薄肉化したリードフレームの作製する場合を説明する。
図１０は、薄肉状に形成するインナーリード先端部の各工程の断面図である。
尚、リードフレーム素材の厚さのままで外形加工する箇所については、リードフレーム素材の両面にほぼ同じ形状、サイズのレジストパターンを形成してエッチングを行う。
図１０中、１０１０はリードフレーム素材、１０１０Ａは薄肉部、１０２０Ａ、１０２０Ｂはレジストパターン、１０３０は第一の開口部、１０４０は第二の開口部、１０５０は第一の凹部、１０６０は第二の凹部、１０７０は平坦状面、１０８０はエッチング抵抗層（充填材層）である。
先ず、厚さが０．１５ｍｍの帯び状板からなるリードフレーム素材の両面を洗浄、脱脂処理等を行った後に、重クロム酸カリウムを感光剤としたカゼイン水溶液の混合液からなるレジストを両面に塗布し、レジストを乾燥後、所定のパターン版を用いてリードフレーム素材の両面のレジストの所定領域をそれぞれ露光し、現像処理を行い、所定形状の第一の開口部１０３０、第二の開口部１０４０をもつレジストパターン１０２０Ａ、１０２０Ｂを形成する。（図１０（ａ））
第一の開口部１０３０は、後のエッチング加工においてリードフレーム素材１０１０をこの開口部からベタ状にリードフレーム素材１０１０よりも薄肉に腐蝕するためのもので、レジストの第二の開口部１０４０は、インナーリード先端部の形状を形成するためのものである。
次いで、液温５０°Ｃ、比重４６ボーメの塩化第二鉄溶液を用いて、スプレー圧３．０ｋｇ／ｃｍ2 にて、レジストパターンが形成されたリードフレーム素材１０１０の両面をエッチングし、ベタ状（平坦状）に腐蝕された第一の凹部１０５０の深さｈが所定の深さにに達した時点でエッチングを止める。（図１０（ｂ））
第１回目のエッチングにおいてリードフレーム素材１０１０の両面から同時にエッチングする理由は、両面からエッチングすることにより、後述する第２回目のエッチング時間を短縮するためで、レジストパターン１０２０Ｂ側からのみの片面エッチングの場合と比べ、第１回目エッチングと第２回目エッチングのトータル時間が短縮される。
【０００８】
次いで、第一の開口部１０３０側の腐蝕された第一の凹部１０５０にエッチング抵抗層１０８０としての耐エッチング性のあるホットメルト型ワックスを、ダイコータを用いて、塗布し、ベタ状（平坦状）に腐蝕された第一の凹部１０５０に埋め込む。レジストパターン１０２０Ｂ上も該エッチング抵抗層１０８０に塗布された状態とする。（図１０（ｃ））
エッチング抵抗層１０８０を、レジストパターン１０２０Ｂ上全面に塗布する必要はないが、第一の凹部１０５０を含む一部にのみ塗布することは難しい為に、図４（ｃ）に示すように、第一の凹部１０５０とともに、第一の開口部１０３０側全面にエッチング抵抗層１０８０を塗布する。
エッチング抵抗層１０８０は、アルカリ溶解型のワックスであるが、基本的にエッチング液に耐性があり、エッチング時にある程度の柔軟性のあるものが好ましく、特に上記ワックスに限定されず、ＵＶ硬化型のものでも良い。
このようにエッチング抵抗層１０８０をインナーリード先端部の形状を形成するためのパターンが形成された面側の腐蝕された第一の凹部１０５０に埋め込むことにより、後工程でのエッチング時に第一の凹部１０５０が腐蝕されて大きくならないようにしているとともに、高精細なエッチング加工に対しての機械的な強度補強をしており、スプレー圧を高く（３．０ｋｇ／ｃｍ2 ）することができ、これによりエッチングが深さ方向に進行し易すくなる。
この後、第２回目エッチングを行い、ベタ状（平坦状）に腐蝕された第一の凹部１０５０形成面側からリードフレーム素材１０１０をエッチングし、貫通させ、インナーリード先端薄肉部を形成する。（図１０（ｄ））
第１回目のエッチング加工にて作製された、リードフレーム面に平行なエッチング形成面は平坦であるが、この面を挟む２面はインナーリード側にへこんだ凹状である。
次いで、洗浄、エッチング抵抗層１０８０の除去、レジスト膜（レジストパターン１０２０Ａ、１０２０Ｂ）の除去を行い、インナーリード１０１００が薄肉に微細加工されたリードフレームを得る。（図１０（ｅ））
エッチング抵抗層１０８０とレジスト膜（レジストパターン１０２０Ａ、１０２０Ｂ）の除去は水酸化ナトリウム水溶液により溶解除去する。
【０００９】
尚、上記のように、エッチングを２段階にわけて行うエッチング加工方法を、一般には２段エッチング加工方法と言っており、特に、精度的に優れた加工方法である。
図１０に示す、リードフレームの製造においては、２段エッチング加工方法と、パターン形状を工夫することにより部分的にリードフレーム素材を薄くしながら外形加工する方法とが伴行して採られている。
尚、リードフレームのインナーリードを薄肉に形成する方法は、上記エッチング加工方法に限定されるものではない。
【００１０】
上記の方法によるインナーリードを薄肉とした微細化加工は、第二の凹部１０６０の形状と、最終的に得られるインナーリード先端部の厚さｔに左右されるもので、例えば、板厚ｔを５０μｍまで薄くすると、図１０（ｅ）に示す、平坦幅Ｗ１を１００μｍとして、インナーリード先端部ピッチｐが０．１５ｍｍまで微細加工可能となる。板厚ｔを３０μｍ程度まで薄くし、平坦幅Ｗ１を７０μｍ程度とすると、インナーリード先端部ピッチｐが０．１２ｍｍ程度まで微細加工ができるが、板厚ｔ、平坦幅Ｗ１のとり方次第ではインナーリード先端部ピッチｐは更に狭いピッチまで作製が可能となる。
【００１１】
【発明が解決しようとする課題】
しかしながら、図１０の工程等によって得られるリードフレームにおいては、インナーリードの薄肉化にともないインナーリード部が不安定となり、図８に示すように、インナーリード先端部同志を連結する連結部７１７を除去する必要があり、図９に示すようにダムバー（枠部）７１４を切断除去する必要があり、生産性やコストの面で問題があるばかりでなく、インナーリードの位置精度や品質を維持することが難しくなってきたため、その対応が求められていた。
本発明は、これらに対応するためのもので、一層の多端子化に対応でき生産面やコスト面、さらには品質面で、従来の図８（ｃ）に示すリードフレーム部材に比べ有利なリードフレーム部材を提供しようとするものである。
同時に、該リードフレーム部材の製造方法を提供しようとするものである。
【００１２】
【課題を解決するための手段】
本発明のリードフレーム部材は、少なくとも、半導体素子の端子と電気的に接続するための複数のインナーリードと各インナーリードと一体的に連結し、外部回路と電気的接続を行うための外部端子とを備えたリードフレーム部と、ポリイミド樹脂膜部とを有する半導体装置用のリードフレーム部材であって、リードフレーム部はハーフエッチングを伴う２段エッチング加工により作製されたもので、一方側の面をリードフレーム素材面とし、該一方側の面に対向する他方側にエッチングを施すことにより、少なくとも各インナーリードの一部を含みリードフレーム素材の厚さよりも薄くした薄肉部を設け、且つ外部端子をリードフレーム素材厚に形成し、リードフレーム素材面に沿い二次元的に配列して設けているものであり、ポリイミド樹脂膜部は、少なくとも前記リードフレーム部の薄肉部のエッチングされた面を覆うポリイミド樹脂膜とエッチングされた側面部の一部を覆うポリイミド樹脂膜とを有するもので、全インナーリードの薄肉部のエッチングされた面を覆う略平面のポリイミド樹脂膜を形成しており、前記ポリイミド樹脂膜部にてインナーリードと外部端子を保持しており、リードフレーム部は全インナーリード、全外部端子を囲む枠部を備え、且つ該枠部のエッチングされた薄肉部ないし側面部を覆うポリイミド樹脂膜が各インナーリードの薄肉部表面を覆う略平面のポリイミド樹脂膜に一体的に連結されていることを特徴とするものである。
そして、上記において、インナーリード部全体がリードフレーム素材の厚さよりも薄肉に外形加工されていることを特徴とするものである。
そしてまた、上記における枠部は、全インナーリード、全外部端子と分離していることを特徴とするものであり、
さらにまた、枠部の、リードフレーム部のエッチングが施された他方側にも、エッチングにより凹部ないし薄肉部を設け、該凹部ないし薄肉部にポリイミド樹脂膜を設けており、且つ前記ポリイミド樹脂膜の少なくとも一部が、各インナーリードの薄肉部表面を覆う略平面のポリイミド樹脂膜に一体的に連結していることを特徴とするものである。
また、上記において、リードフレーム素材の厚さを０．０５〜０．２５ｍｍとし、且つ薄肉部の厚さを、板厚より薄い範囲で０．０１〜０．１５ｍｍとしたことを特徴とするものである。
【００１３】
本発明のリードフレーム部材の製造方法は、少なくとも、半導体素子の端子と電気的に接続するための複数のインナーリードと各インナーリードと一体的に連結し、外部回路と電気的接続を行うための外部端子とを備えたリードフレーム部と、ポリイミド樹脂膜部とを有する半導体装置用のリードフレーム部材で、リードフレーム部はハーフエッチングを伴う２段エッチング加工により作製されたもので、一方側の面をリードフレーム素材面とし、該一方側の面に対向する他方側にエッチングを施すことにより、少なくとも各インナーリードの一部を含みリードフレーム素材の厚さよりも薄くした薄肉部を設け、且つ外部端子をリードフレーム素材厚に形成し、リードフレーム素材面に沿い二次元的に配列して設けているものであり、ポリイミド樹脂膜部は、少なくとも前記リードフレーム部の薄肉部のエッチングされた面を覆うポリイミド樹脂膜とエッチングされた側面部の一部を覆うポリイミド樹脂膜とを有するもので、全インナーリードの薄肉部のエッチングされた面を覆う略平面のポリイミド樹脂膜を形成しており、前記ポリイミド樹脂膜部にてインナーリードと外部端子を保持支持しているリードフレーム部材の製造方法であって、（ａ）リードレーム素材の両面に感光性のレジストを塗布した後、表裏両面に所定の絵柄をもつレジストパターンを形成する工程と、（ｂ）少なくともリードフレーム素材の第一の面からエッチングして孔部を形成する第一のエッチング加工を施し、リードフレーム素材を貫通させずにエッチングを止める工程と、（ｃ）選択的に第一のエッチング面を電着にてポリイミド膜にて覆い、該形成されたポリイミド膜を加熱する工程と、（ｄ）リードフレーム素材の第一の面と対向する第二の面側からエッチングして貫通させる第二のエッチング加工を施しリードフレームを外形加工する工程と、（ｅ）リードフレーム素材両面のレジストを除去する工程とを有することを特徴とするものである。
【００１４】
尚、上記において、２段エッチング加工とは、エッチングの加工精度を上げる方法として従来より知られる方法であり、簡単には、リードフレーム素材の両面に所定の絵柄からなるレジストパターンを形成し、少なくとも貫通させずに第一のエッチング加工を行い、リードフレーム素材の一方の面の加工孔部に耐エッチング性のエッチング抵抗層を充填した後、反対側の面から第二のエッチング加工を行い貫通させる方法を言っている。
本発明における２段エッチング方法とは、図１０に示すエッチング加工と同じく、更に、リードフレームを作製する際にリードフレーム素材を部分的薄肉化するハーフエッチング方法を併用したものであり、エッチングの加工精度を上げ、且つ、微細化を可能とするものである。
また、ここで言う電着により形成されるポリイミド膜とは、完全にポリイミド化する前のもので、ポリイミド前駆体もしくは低分子量のポリイミドを含むものである。
【００１５】
【作用】
本発明のリードフレーム部材は、上記のような構成にすることにより、インナーリードや外部端子（バンプ）の固定を確実にでき、且つ、インナーリードの微細化を可能としたリードフレーム部材の提供を可能としている。
具体的には、インナーリードがリードフレーム素材の厚さよりも薄肉にした状態で外形加工されていることにより、インナーリード先端の狭いピッチ化のみならずインナーリード間の狭間隔化に対応できるものとしている。
即ち、一層の多端子化に対応できるＢＧＡタイプの樹脂封止型半導体装置の作製を可能とするものである。
そして、インナーリードや外部端子部を、半導体素子を複数個搭載できるように配置して設けることにより、マルチチップの半導体装置用にも適用できるものとしている。更にＣＳＰにも適用が可能である。
また、従来の図８（ｃ）に示すリードフレーム部材においては、インナーリードを微細加工したリードフレームを用いる場合には、図８（ａ）に示すように、インナーリード同志を連結して固定する連結部７１７を設けた状態でエッチング加工した後に、インナーリード固定用のテープ７２０を貼り（図８（ｂ））、連結部７１７を除去する複雑な工程が必要であり、更に、図８（ｃ）に示す従来のリードフレーム部材を用い、半導体装置を作製する際には、図９に示すように、外部端子部７１３を支持するための支持リード７１５を樹脂封止した後に、ダムバー（枠部）７１４をプレスにて除去する必要があり、生産性の面、コストの面でも問題となっていたが、本発明のリードフレーム部材は、インナーリードと一体となった外部端子部の組みを、それぞれ分離した状態で有するもので、これらの問題に対応できるものである。
【００１６】
本発明のリードフレーム部材の製造方法は、上記のような構成にすることにより、本発明のリードフレーム部材の製造を可能とするものである。
具体的には、（ａ）リードレーム素材の両面に感光性のレジストを塗布した後、表裏両面に所定の絵柄をもつレジストパターンを形成する工程と、（ｂ）少なくともリードフレーム素材の第一の面からエッチングして孔部を形成する第一のエッチング加工を施し、リードフレーム素材を貫通させずにエッチングを止める工程と、（ｃ）選択的に第一のエッチング面を電着にてポリイミド膜にて覆い、該形成されたポリイミド膜を加熱する工程と、（ｄ）リードフレーム素材の第一の面と対向する第二の面側からエッチングして貫通させる第二のエッチング加工を施しリードフレームを外形加工する工程と、（ｅ）リードフレーム素材両面のレジストを除去する工程とを有することによりとによりこれを達成している。
詳しくは、リードフレームを外形加工する２段エッチング加工の際に使用するエッチング抵抗層に代え、ポリイミド樹脂層膜を設け、これをそのまま剥離せず、リードフレーム全体を固定する絶縁性樹脂とすることにより、リードフレーム全体をポリイミド樹脂層膜で強固に固定でき、且つ、２段エッチング加工の際に微細加工したい箇所の板厚を薄くして微細化加工を可能とし、これを達成している。
【００１７】
【発明の実施の形態】
先ず、本発明のリードフレーム部材を図に基づいて説明する。
図１（ａ）は本発明のリードフレーム部材の１例を簡略化して示した平面図であり、図１（ｂ）は図１（ａ）のＡ１−Ａ２における断面を示した拡大断面図であり、図４は枠部近辺を拡大して示した図である。
また、図２（ａ）は図１（ａ）に示すリードフレームの平面形状を示したもので約１／４部分の拡大図であり、図２（ｂ）は、従来のリードフレームの約１／４部分の拡大図である。
尚、図１（ａ）に示すリードフレーム部材は全体を分かり易くするために簡略化して示した概略図で、図２（ａ）に比べ、インナーリードの数、外部端子部の数を少なくしてある。また、図２（ａ）に示すリードフレームは図１に示すポリイミド樹脂膜部１２０により支持されるもので、単独ではこの形状を保つことはできない。
図１、図２、図４中、１００はリードフレーム部材、１００Ｓは平面、１１０はリードフレーム部、１１１はダイパッド、１１２はインナーリード、１１３は外部端子部、１１３Ｓリードフレーム素材面、１１４は枠部、１１５は支持リード、１１７は連結部、１２０はポリイミド樹脂膜部、１２１、１２２はポリイミド樹脂膜、１２１Ｓは略平面のポリイミド樹脂膜、１３０は銀めっきである。
図１、図２に示す本発明のリードフレーム部材１００は、ＢＧＡタイプの樹脂封止型半導体装置用のリードフレーム部材で、後述する図３に示す、ハーフエッチングを伴う２段エッチング加工法により作製することができるが、製造方法としてはこれに限定はされない。
また、本発明のリードフレーム部材１００は、少なくとも、インナーリードと、該インナーリードと一体的に連結し、リードフレーム素材の一面に沿い二次元的に配列された外部回路と電気的接続を行うための外部端子部（バンプ）とを備えており、インナーリード部の少なくとも一部がリードフレーム素材の厚さよりも薄肉に形成されたリードフレーム部１１０と、インナーリードと外部端子を保持するポリイミド樹脂膜部１２０を有する。
図１に示すリードフレーム部材１００においては、全インナーリード１１２、全外部端子部１１３を囲み、これらと分離した枠部１１４を備え、且つ該枠部１１４のエッチングされた薄肉部ないし側面部を覆うポリイミド樹脂膜が各インナーリードの薄肉部表面を覆う略平面のポリイミド樹脂膜１２１Ｓに一体的に連結されている。
尚、本発明のリードフレーム部材は、図１に示す形状には限定されるものでなく、用途に応じて作製することができる。インナーリードや外部端子部を、半導体素子を複数個搭載できるように配置して設けることにより、マルチチップの半導体装置用にも適用できるし、ＣＳＰにも適用が可能である。
【００１８】
リードフレーム全体を固定するポリイミド樹脂膜部１２０は、少なくとも前記リードフレーム部の薄肉部のエッチングされた面を覆うポリイミド樹脂膜１２１とエッチングされた側面部の一部を覆うポリイミド樹脂膜１２２とを有するもので、全インナーリードの薄肉部のエッチングされた面を覆う略平面のポリイミド樹脂膜１２１Ｓを隙間なく形成しており、前記ポリイミド樹脂膜部１２０にてリードフレーム１１０全体を支持している。
尚、後述する図３に示す方法にて作製する場合には、インナーリード部全体を薄くして設けた方が、後述する図３に示す方法にて作製する場合にはインナーリードと外部端子部の保持がより強固となる。
【００１９】
そして、全インナーリードの薄肉部のエッチングされた面を覆う略平面のポリイミド樹脂膜１２１Ｓを支持しているが、通常は図１に示すような、全外部端子を囲む連結した、後述する図３に示す方法にて作製される枠部にて支持する。
そして、該枠部のエッチングされた薄肉部ないし側面部を覆うポリイミド樹脂膜が各インナーリードの薄肉部表面を覆う略平面のポリイミド樹脂膜に一体的に連結されている。
【００２０】
次に、本発明のリードフレーム部材の枠部の形状は色々考えられるが、枠形状について図４に基づいて説明する。
図４（ａ）（イ）、図４（ｂ）（イ）、図４（ｃ）（イ）、図４（ｄ）（イ）はそれぞれ異なる枠形状の枠部１１４近辺の形状を拡大して示した平面図であり、図４（ａ）（ロ）、図４（ｂ）（ロ）、図４（ｃ）（ロ）、図４（ｄ）（ロ）は、それぞれ、図４（ａ）（イ）、図４（ｂ）（イ）、図４（ｃ）（イ）、図４（ｄ）（イ）のＣ１−Ｃ２、Ｃ３−Ｃ４、Ｃ５−Ｃ６、Ｃ７−Ｃ８における断面を示した図である。
図４（ａ）はもっとも簡単な構造で、インナーリードや外部端子側に薄肉部１１４Ａを持ち、外側をリードフレーム素材厚としたもので、枠部１１４の薄肉部１１４Ｓに設けられたポリイミド樹脂膜１２１と側面部１１４Ｂに設けられたポリイミド樹脂膜１２２とは、略平面状のポリイミド樹脂膜１２１Ｓと一体的になっており、これにより、略平面状のポリイミド樹脂膜１２１Ｓは枠部１１４に支持される。
図４（ｂ）〜図４（ｄ）に示すものは、図４（ａ）に示すものよりも更にポリイミド樹脂膜１２１Ｓの支持を強固とするものである。
図４（ｃ）に示すものは、図４（ａ）に示すものにおいて、更に薄肉部１１４Ｓに設けられたポリイミド樹脂膜１２１を図４で横方向に長くした部分を複数個設けている。
図４（ｂ）、図４（ｄ）に示すものは、図４（ａ）に示すものにおいて、それぞれ更に、枠部１１４に凹部を設け、それぞれこの側面および底部にポリイミド樹脂膜１２２Ｖ、１２２Ｂを設け且つ、該ポリイミド樹脂膜１２２Ｖ、１２２Ｂを略平面状のポリイミド樹脂膜１２１Ｓと一体的にしたものである。
尚、枠部の形状はこれに限定されず、これらの組合せも考えられる。
また、上記枠部をもつリードフレーム部材については、後述する図３に示す方法にて作製できる。
【００２１】
リードフレーム部１１０の材質としては、銅合金、４２合金等が挙げられるがこれに限定されない。
また、リードフレーム素材の厚さは、０．０５〜０．２５ｍｍの範囲のものが好ましく、これに合わせ、薄肉部の厚さを、板厚よりも薄い範囲で０．０１〜０．１５ｍｍの範囲にして作製するのが好ましい。
また、ポリイミド樹脂膜１２１、１２２は電着ポリイミド樹脂を加熱してイミド樹脂化したものであり、厚さは２０μｍ程度であるが、厚さはこれに限定はされない。
尚、ポリイミド樹脂膜１２１、１２２は、半導体装置作製の際の、金めっきや銀めっきに耐える。
【００２２】
次いで、本発明のリードフレーム部材の製造方法の１例を図３に挙げて説明する。
図３に示す製造方法は、図１に示すリードフレーム部材１００の製造の方法である。尚、図３も説明を分かり易くするため簡略化して示した概略図である。
先ず、脱脂、洗浄等の前処理を施した銅材等からなるリードフレーム素材３００の両面にレジストを塗布した後、乾燥処理、所定のパターン版による露光、現像処理等を経て、所望の絵柄からなる耐エッチング性のレジストパターン３２０Ａ、３２０Ｂをリードフレーム素材３１０の表裏に形成する。（図３（ａ））
レジストとしては、カゼインレジストが一般的であるが、他にはＰＶＡやドライフィルムレジストも使用可能である。
図３では、レジストパターン３２０Ａ側には外部端子形成のためのパターンを形成し、レジストパターン３２０Ｂ側にはインナーリードおよび外部端子形成のためのパターンを設ける。
次いで、レジストパターン３２０Ｂ側はエッチング液に触れないように全面をラミネートフィルム３４０によりカバーした後、レジストパターン３２０Ａ側からのみ第一のエッチング加工を行い、第一の凹部３３０Ａを形成する。（図３（ｂ））
エッチングされない凸部３５１が最終的には図１に示す外部端子１１３となり、凸部３５２が最終的には図１に示す枠部１１４となる。
次いで、露出しているエッチングされた面全体にポリイミド膜を電着にて形成した後、これを加熱処理して完全にイミド化したポリイミド樹脂３６０とする。（図３（ｃ））
尚、ここで言う電着により形成されるポリイミド膜とは、完全にポリイミド化する前のもので、ポリイミド前駆体もしくは低分子量のポリイミドを含むものである。
電着に際しては、リードフレーム素材とポリイミド膜との密着性を向上させるため、必要に応じ、リードフレーム素材表面の粗面化処理、黒化処理または電解めっきによるニッケルまたはクロム等の金属膜形成処理を行っても良い。
ポリイミド樹脂３６０の形成後、レジスト３２０Ａを酸等の剥離液で剥離させる。（図３（ｄ））
例えば、レジスト３２０がカゼインであれば、１０％塩酸高温溶液にて行う。その後、剥離表面の洗浄のため、表面を化学研磨溶液で洗い、乾燥させる。
その後、ラミネートフィルム３４０を剥がし（図３（ｅ））、インナーリード形成用のパターンが設けられているレジスト３２０Ｂ側に第二のエッチングを施し、第二の凹部３３０Ｂを形成し、貫通させてリードフレームの外形加工を完了する。（図３（ｆ））
この後、レジスト３２０Ａの場合と同様に、レジスト３２０Ｂを剥離し、剥離表面を洗浄し、乾燥させる。（図３（ｇ））
次いで、必要に応じ、半導体チップとワイヤー接続やフリップチップ接続をするための領域に電解めっきまたは無電解めっきにより、銀，金，ニッケルー金，パラジウム等のめっき３９０を施す。（図３（ｈ））
尚、第二のエッチングの際、反対側の第一のエッチング加工を行った側が エッチングされるようであれば、ラミネートフィルム等で保護しておくと良い。また、レジスト３２０Ａの剥離を第二のエッチングの後にレジスト３２０Ｂの剥離とともに行っても良い。
また、図３に示す方法では、リードフレーム素材３００の両面にレジストを塗布した後、所望の絵柄からなる耐エッチング性のレジストパターン３２０Ａ、３２０Ｂをリードフレーム素材３１０の表裏に一度に形成しているが、これを分けても良い。即ち、図３において、第一の凹部３３０Ａを形成するためのレジストパターン３２０Ａのみを先に形成しておき、第一の凹部３３０Ａにポリイミド樹脂３６０を形成した後に、第二の凹部３３０Ｂを形成するためのレジストパターン３２０Ｂを形成しても良い。
【００２３】
次に本発明のリードフレーム部材を用いた半導体装置の２つの例を図５を基づいて説明する。
図５（ａ）に示す半導体装置は、図１に示す本発明のリードフレーム部材１００を用いて半導体素子とワイヤボンディングし、樹脂封止したものである。
図５（ａ）は、図１のＡ１−Ａ２に対応する位置での断面である。
本実施例の半導体装置５００はＢＧＡタイプの樹脂封止型半導体装置で、実施例１のリードフレーム部材１００を用い、ポリイミド樹脂部１２０側でない面のダイパッド１１１上に半導体素子５２０を搭載し、インナーリード１１２のポリイミド樹脂部１２０側でない面とワイヤ５３０により電気的に接続しており、外部回路とは外部端子部（バンプ）１１３の表面１１３Ｓに施しためっき部５５０を介して半田ボールからなる外部電極５６０を設けて接続する。
図１に示すリードフレーム部材１００を用いているため、封止用樹脂５４０は半導体素子搭載側にのみ設けたもので、簡単な構造で、ダムバー（枠）１１４の切断も必要としない。
図５（ｂ）に示す半導体装置は、図１に示す本発明のリードフレーム部材においてダイパッドが無い構造のリードフレーム部材を用いて、フリップチップ法により半導体素子と接続し樹脂封止したものである。
尚、図５（ｂ）は、図５（ａ）に対応する断面を示したものである。
インナーリード１１２の銀めっき１３０面と半導体素子５２０の金バンプ５２２とを直接接続し、半導体素子５２０を搭載するとともに半導体素子５２０とインナーリード１１２とを電気的に接続している。
外部回路とは外部端子部（バンプ）１１３の表面１１３Ｓに施しためっき部５５０を介して半田ボールからなる外部電極５６０を設けて接続する。
封止用樹脂５４０は半導体素子搭載側にのみ設けたもので、簡単な構造で、ダムバー（枠）１１４の切断も必要としない。
【００２４】
【実施例】
更に実施例を挙げて本発明を説明する。
先ず、本発明のリードフレーム部材の実施例を挙げる。
実施例のリードフレーム１１０は、図１、図２（ａ）に示す形状のもので、銅材を素材とし、図３に示す２段エッチング加工方法により作製されたＢＧＡタイプの半導体装置用のリードフレームである。このため、図７に示すような、従来、必要とされていた、インナーリードと一体的に連結したインナーリード同志を固定するための連結部や外部端子部を固定するためのリードを必要としないものである。
インナーリード１１２の厚さ１１２Ｔは４０μｍ、インナーリード部１１２以外の厚さは０．１５ｍｍでリードフレーム素材の板厚ｔ0 のままである。
また、インナーリード１１２の先端部ピッチは０．１２ｍｍと狭いピッチで、半導体装置の多端子化に対応できる。
ポリイミド樹脂膜部１２０の膜厚はほぼ２０μｍである。
【００２５】
次いで、本発明のリードフレーム部材の製造方法の実施例を挙げる。
本実施例のリードフレーム部材の製造方法は、実施例のリードフレーム部材を作製する際に用いた方法である。
先ず、脱脂、洗浄等の前処理を施した厚み０．１５ｍｍの銅材からなるリードフレーム素材３００の両面に重クロム酸カリウムを感光剤とするカゼインレジストを塗布した後、乾燥処理、所定のパターン版による露光、現像処理等を経て、所望の絵柄からなる耐エッチング性のレジストパターン３２０Ａ、３２０Ｂをリードフレーム素材３１０の表裏に形成した。（図３（ａ））
本実施例では、レジストパターン３２０Ａ側には外部端子形成のためのパターンを形成し、レジストパターン３２０Ｂ側にはインナーリードおよび外部端子形成のためのパターンを設けた。
次いで、レジストパターン３２０Ｂ側はエッチング液に触れないように全面をラミネートフィルム３５０によりカバーした後、レジストパターン３２０Ａ側からのみ第一のエッチング加工を行い、第一の凹部３３０Ａを形成した。（図３（ｂ））
第一の凹部３３０Ａの深さｔ1 を１１０μｍとしてエッチングを終了した。
エッチングは塩化第二鉄溶液を用いスプレー法にて行った。
【００２６】
次いで、露出しているエッチングされた面全体にポリイミド膜を電着してほぼ２０μｍ厚に形成した後、これを加熱処理して完全にイミド化したポリイミド樹脂３６０を２０μｍの厚に形成した。（図３（ｃ））
尚、前述したように、ここで言う電着により形成されるポリイミド膜とは、完全にポリイミド化する前のもので、ポリイミド前駆体もしくは低分子量のポリイミドを含むものである。
【００２７】
尚、ポリイミド膜の電着に際し、電着液の調整および電着工程は以下のようにして行った。
まず、攪拌機、還流冷却機および窒素導入管を備えた反応容器にビス〔４−（４−（アミノフェノキシ）フェノキシ｝フェニルコスルホン３０．３８５ｇ（０．０５ｍｏｌ）とＮ、Ｎ−ジメチルアセトアミド２３６．５ｇを入れ、ヒロメリット酸二無水物１０．９ｇ（０．０５ｍｏｌ）を常温、窒素雰囲気下で溶液温度の上昇に注意しながら加え、約２０時間攪拌してポリアミド酸を得た。
調整したポリアミド酸の対数粘度（Ｎ、Ｎ−ジメチルアセトアミドを溶媒とし、温度３５℃、濃度０．５ｇ／１００ｍｏｌで測定）は１．５２ｄｌ／ｇであった。
次に、このポリアミド酸溶液にジメチルエタノールアミン８．９ｇ（対カルボキシル当量９０ｍｏｌ％）を徐々に加え、２０分常温にて境件後、水１３０．２ｇを攪拌しつつ徐々に加えて希釈してポリアミド酸電着液を調整した。
次いで、リードフレーム素材の露出面側と白金電極とを対向させて調整された電着液に浸漬し、直流電源の陽極にリードフレーム素材を、陰極に白金電極をそれぞれ接続し、２０Ｖの電圧で１０秒間の電着を行い、これをＮ、Ｎ−ジメチルアセトアミドを５０重量％含有した水溶液で洗浄して常温乾燥させた後、１５０℃、１時間の熱処理を行ってリードフレーム素材表面に電着ポリイミド層をほぼ２０μｍ厚に形成した。
また上記の電着ポリイミド層を完全なポリイミドにする目的で２５０℃、３時間のキュアを行いポリイミド樹脂膜３６０を得た。
【００２８】
ポリイミド樹脂３６０の形成後、レジスト３２０Ａを酸等の剥離液で剥離させる。（図３（ｄ））
１０％塩酸溶液を剥離液として剥離処理を行った。その後、剥離された表面を洗浄のため化学研磨溶液で洗い、乾燥させた。
その後、ラミネートフィルム３４０を剥がし（図３（ｅ））、インナーリード形成用のパターンが設けられているレジスト３２０Ｂ側の第二のエッチングを施し、第二の凹部３３０Ｂを形成し、貫通させてリードフレームの外形加工を完了した。（図３（ｆ））
この後、レジスト３２０Ｂを剥離し、剥離表面の洗浄を行い、乾燥させた。
次いで、半導体チップとワイヤー接続するための領域に電解めっきにより、銀を施した。（図３（ｈ））
これにより、実施例のリードフレームを作製した。
【００２９】
尚、第二のエッチングの際、反対側の第一のエッチング加工を行った側が エッチングされるようであれば、ラミネートフィルム等で保護しておくと良い。また、前述のレジスト３２０Ａの剥離を第二のエッチングの後にレジスト３２０Ｂの剥離とともに行っても良い。
【００３０】
【発明の効果】
本発明のリードフレーム部材は、上記のように、インナーリードと外部端子部の組みを、それぞれ互いに分離した状態で安定して固定できるリードフレーム部材であり、従来のように、インナーリード同志を固定する連結部や外部端子部を固定するためのリードや枠部を必要としないもので、半導体装置作製の際における、インナーリード同志を連結する連結部の除去や、ダムバーや枠部の除去を必要としないものとしている。即ち、本発明のリードフレーム部材は、図８（ｃ）に示す、従来のリードフレーム部材に比べ、生産性の面、コスト面で優れている。
この結果、従来に比べ、生産性の面、コスト面で優れ、且つ一層の多端子化に対応できる、リードフレームをコア材として回路を形成したＢＧＡタイプの半導体装置の提供を可能としている。
【図面の簡単な説明】
【図１】本発明のリードフレーム部材の概略図
【図２】本発明のリードフレーム部材に使用されるリードフレームの１例の一部平面図
【図３】本発明のリードフレーム部材の作製工程図
【図４】リードフレーム部材の枠部を説明するための図
【図５】本発明のリードフレーム部材を用いた半導体装置の断面図
【図６】ＢＧＡ半導体装置を説明するための図
【図７】従来のリードフレームをコア材としたＢＧＡタイプの半導体装置の断面図
【図８】従来のリードフレーム部材を説明するための図
【図９】従来のリードフレームをコア材としたＢＧＡタイプの半導体装置の工程図
【図１０】２段エッチング法によるリードフレームの製造方法
【図１１】単層リードフレームとそれを用いた半導体装置の図
【符号の説明】
１００、１００Ａ リードフレーム部材
１１０ リードフレーム部
１１１ ダイパッド
１１２ インナーリード
１１３ 外部端子部
１１３Ｓ リードフレーム素材面
１１４ 枠部
１１５ 支持リード
１１７ 連結部
１２０ ポリイミド樹脂膜部
１２１、１２２ ポリイミド樹脂膜
１２１Ｓ 略平面のポリイミド樹脂膜
１２２Ｂ、１２２Ｖ ポリイミド樹脂膜
１３０ 銀めっき
３１０ リードフレーム素材
３１０Ｓ リードフレーム素材面
３２０Ａ、３２０Ｂ レジストパターン
３３０Ａ 第一の凹部
３３０Ｂ 第二の凹部
３４０ ラミネートフィルム
３５１、３５２ 凹部
３６０ ポリイミド樹脂膜
３７０、３７０Ａ リードフレーム部材
３８１ ダイパッド
３８２ インナーリード
３８３ 外部端子部
３８３Ｓ リードフレーム素材面
３８４ 枠部
３９０ めっき部
５００、５００Ａ 半導体装置
５２０ 半導体素子
５２１ 電極部（パッド）
５２２ 金バンプ
５３０ ワイヤ
５４０ 封止用樹脂
５５０ めっき部
５６０ 外部電極（半田ボール）
６０２ 基材
６０３ モールドレジン
６０４、６０４Ａ 配線
６０５ ダイパッド
６０６ 外部接続端子
６０８ ボンディングワイヤ
６１０ ボンディングパッド
６１８ めっき部
６５０ スルホール
６５１ 熱伝導ビア
７００、７００Ａ ＢＧＡパッケージ
７１０ リードフレーム
７１１ ダイパッド
７１２ インナーリード
７１３ 外部端子部
７１４ ダムバー（枠部）
７１５ 支持リード
７１７ 連結部
７２０ 半導体素子
７２１ 端子
７３０ ワイヤ
７４０ 封止用樹脂
７５０ 半田ボール
７６０ 固定用フィルム
７６１ 開口部
７６０Ａ 固定用テープ
７７０、７７０Ａ リードフレーム部材
１０１０ リードフレーム素材
１０２０Ａ、１０２０Ｂ レジストパターン
１０３０ 第一の開口部
１０４０ 第二の開口部
１０５０ 第一の凹部
１０６０ 第二の凹部
１０７０ 平坦状面
１０８０ エッチング抵抗層
１０９０ インナーリード
１１００ 半導体装置
１１１０ （単層）リードフレーム
１１１１ ダイパッド
１１１２ インナーリード
１１１３ アウターリード
１１１４ ダムバー
１１１５ フレーム（枠）部
１１２０ 半導体素子
１１２１ 電極部（パッド）
１１３０ ワイヤ
１１４０ 封止樹脂
【発明の属する技術分野】
本発明は，リードフレームをコア材として回路を形成した面実装型の樹脂封止型半導体装置用のリードフレーム部材に関し、特に、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置やＣＳＰ（ＣｈｉｐＳｃａｌｅｄ Ｐａｃｋａｇｅ）タイプの樹脂封止型半導体装置に適用するリードフレーム部材の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置は、電子機器の高性能化と軽薄短小化の傾向（時流）からＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化になっている。
高集積化、高機能化された半導体装置においては、信号の高速処理のためには、パッケージ内のインダクタンスが無視できない状況になってきて、パッケージ内のインダクタンスを低減するために、電源、グランドの接続端子数を多くし、実質的なインダクタンスを下げるようにして、対応してきた。
この為、半導体装置の高集積化、高機能化は外部端子（ピン）の総数の増加となり、ますます多端子（ピン）化が求められるようになってきた。
多端子（ピン）ＩＣ、特にゲートアレイやスタンダードセルに代表されるＡＳＩＣあるいは、マイコン、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）等の半導体装置化には、リードフレームを用いたものとしては、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の表面実装型パッケージが用いられており、ＱＦＰでは３００ピンクラスのものまでが実用化に至ってきている。ＱＦＰは、図１１（ｂ）に示す単層リードフレーム１１１０を用いたもので、図１１（ａ）にその断面図を示すように、ダイパッド１１１１上に半導体素子１１２０を搭載し、金めっき等の処理がされたインナーリード先端部１１１２Ａと半導体素子１１２０の端子（電極パッド）１１２１とをワイヤ１１３０にて結線した後に、樹脂１１４０で封止し、ダムバー部をカットし、アウターリード１１１３部をガルウイング状に折り曲げて作製されている。このようなＱＦＰは、パッケージの４方向へ外部回路と電気的に接続するためのアウターリードを設けた構造となり、多端子（ピン）化に対応できるものとして開発されてきた。ここで用いられる単層リードフレーム１１１０は、通常、コバール、４２合金（４２％Ｎｉ−鉄）、銅系合金等の導電性に優れ、且つ強度が大きい金属板をフオトリソグラフイー技術を用いたエッチング加工方法やスタンピング法等により、図１１（ｂ）に示すような形状に加工して作製されていた。
尚、図１１（ｂ）（ロ）は単層リードフレームの平面図である図１１（ｂ）（イ）のＦ１−Ｆ２における断面図である。
【０００３】
しかしながら、近年の半導体素子の信号処理の高速化及び高性能（機能）化は、更に多くの端子を必要としている。
これに対し、ＱＦＰでは、外部端子ピッチを狭めることにより、更なる多端子化に対応できるが、外部端子を狭ピッチ化した場合、外部端子自体の幅も狭める必要があり、外部端子強度を低下させることとなる。その結果、端子成形（ガルウイング化）の位置精度あるいは平坦精度等において問題を生じてしまう。また、ＱＦＰでは、アウターリードのピッチが、０．４ｍｍ、０．３ｍｍと更にピッチが狭くなるにつれ、これら狭ピッチの実装工程が難しくなってきて、高度なボード実装技術を実現せねばならない等の障害（問題）をかかえている。
【０００４】
これら従来のＱＦＰパッケージがかかえる実装効率、実装性の問題を回避するために、半田ボールをパッケージの外部端子に置き換えた面実装型パッケージであるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と呼ばれるプラスチックパッケージ半導体装置が開発されてきた。
ＢＧＡは、外部端子を裏面にマトリクス状（アレイ状）に配置した半田ボールとした表面実装型半導体装置（プラスチックパッケージ）の総称である。
通常、このＢＧＡは、入出力端子を増やすために、両面配線基板の片面に半導体素子を搭載し、もう一方の面に球状の半田を取付けた外部端子用電極を設け、スルーホールを通じて半導体素子と外部端子用電極との導通をとっていた。球状の半田をアレイ状に並べることにより、端子ピッチの間隔を従来のリードフレームを用いた半導体装置より広くすることができ、この結果、半導体装置の実装工程を難しくせず、入出力端子の増加に対応できた。
ＢＧＡは、一般に図６に示すような構造である。図６（ｂ）は図６（ａ）の裏面（基板）側からみた図で図６（ｃ）はスルーホール６５０部を示したものである。このＢＧＡはＢＴレジン（ビスマレイミド系樹脂）を代表とする耐熱性を有する平板（樹脂板）の基材６０２の片面に半導体素子６０１を搭載するダイパッド６０５と半導体素子６０１からボンディングワイヤ６０８により電気的に接続されるボンディングパッド６１０をもち、もう一方の面に、外部回路と半導体装置との電気的、物理的接続を行う格子状あるいは千鳥状に配置された半田ボールにより形成した外部接続端子６０６をもち、外部接続端子６０６とボンディングパッド６１０の間を配線６０４とスルーホール６５０、配線６０４Ａにより電気的に接続している構造である。
しかしながら、このＢＧＡは搭載する半導体素子とワイヤの結線を行う回路と、半導体装置化した後にプリント基板に実装するための外部端子用電極とを、基材６０２の両面に設け、これらをスルーホール６５０を介して電気的に接続した複雑な構成であり、樹脂の熱膨張の影響によりスルーホール６５０に断線を生じることもあり、作製上、信頼性の点で問題が多かった。
【０００５】
この為、作製プロセスの簡略化、信頼性の低下を回避するため、上記図６に示す構造のものの他に、リードフレームをコア材として回路を形成したＰＢＧＡ（Ｐｌａｓｔｉｃ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）も、近年、種々提案されてきた。
これらのリードフレームを使用するＰＢＧＡパッケージは、一般には、リードフレーム７１０の外部端子部７１４に対応する箇所に所定の孔をあけた、絶縁性の固定用フィルム７６０上にリードフレーム７１０全体を固定して、樹脂封止した図７（ａ）に示すような構造、ないし固定用テープ７６０Ａにてインナーリードを固定した図７（ｂ）に示すような構造をとっていた。
【０００６】
ここで用いられるリードフレームは、外部端子部７１３とインナーリード７１２ともリードフレーム素材の厚さに作製されており、エッチングによる外形加工後においては、図８（ａ）に示すように、インナーリード７１２先端に延設された、インナーリードと一体的に連結し、インナーリード同志を互いに固定するための連結部７１７を設けた状態で、且つ、外部端子部を支持するための支持リード７１５をダムバー（枠部）７１４に連結させていた。
そして、図７（ａ）に示す半導体装置６００の場合は、図８（ｂ）に示すように、リードフレーム全体を固定用フィルム７６０にて固定した後に、プレスにより本来不要である連結部７１７の除去を行って、図８（ｃ）に示すようなリードフレーム７１０と固定用フィルム７６０からなるリードフレーム部材７７０を得て使用していた。このため、リードフレーム部材６７０の作製には高価な金型が必要で、且つ生産性の面でも良くなかった。
これに対し、図７（ｂ）に示す半導体装置７００Ａの場合は、リードフレーム全体でなくインナーリードを含む一部を固定用テープで固定し、連結部７１７を除去して、リードフレーム７１０と固定用テープ７６０Ａとからなるリードフレーム部材７７０Ａを得ていたが、やはりリードフレーム部材７７０Ａの作製には高価な金型が必要で、且つ生産性の面でも良くなかった。
また、図８（ｃ）に示すリードフレーム部材７７０を用いた場合や、リードフレームの一部を固定したリードフレーム部材７７０Ａを用いた場合、半導体装置の作製の際には、図９に示すように、樹脂封止後に枠部を除去し、外部端子部を支持していた支持リード７１５を互いに分離する必要があり、金型により枠部を切断除去していたため、やはり高価な金型が必要で、且つ生産性の面でも良くなかった。
【０００７】
このような、リードフレームをコア材として用いたＢＧＡタイプの樹脂封止型半導体装置においては、図１１（ｂ）に示す単層リードフレームを用いた半導体装置に比べ、同じ端子数で外部回路と接続するための外部端子ピッチを広くでき、半導体装置の実装工程を難しくしないで、入出力端子の増加に対応できたが、一層の多端子化に対しては、インナーリードの狭ピッチ化が必須でその対応が求められていた。
これに対応するため、インナーリード部をリードフレーム素材より薄肉に形成し、狭いピッチ化を達成するエッチング加工方法が提案されている。
このエッチング加工方法の１例を図１０に挙げて説明する。
簡単のため、ここでは、インナーリードのみを銅合金からなるリードフレーム素材より薄肉化したリードフレームの作製する場合を説明する。
図１０は、薄肉状に形成するインナーリード先端部の各工程の断面図である。
尚、リードフレーム素材の厚さのままで外形加工する箇所については、リードフレーム素材の両面にほぼ同じ形状、サイズのレジストパターンを形成してエッチングを行う。
図１０中、１０１０はリードフレーム素材、１０１０Ａは薄肉部、１０２０Ａ、１０２０Ｂはレジストパターン、１０３０は第一の開口部、１０４０は第二の開口部、１０５０は第一の凹部、１０６０は第二の凹部、１０７０は平坦状面、１０８０はエッチング抵抗層（充填材層）である。
先ず、厚さが０．１５ｍｍの帯び状板からなるリードフレーム素材の両面を洗浄、脱脂処理等を行った後に、重クロム酸カリウムを感光剤としたカゼイン水溶液の混合液からなるレジストを両面に塗布し、レジストを乾燥後、所定のパターン版を用いてリードフレーム素材の両面のレジストの所定領域をそれぞれ露光し、現像処理を行い、所定形状の第一の開口部１０３０、第二の開口部１０４０をもつレジストパターン１０２０Ａ、１０２０Ｂを形成する。（図１０（ａ））
第一の開口部１０３０は、後のエッチング加工においてリードフレーム素材１０１０をこの開口部からベタ状にリードフレーム素材１０１０よりも薄肉に腐蝕するためのもので、レジストの第二の開口部１０４０は、インナーリード先端部の形状を形成するためのものである。
次いで、液温５０°Ｃ、比重４６ボーメの塩化第二鉄溶液を用いて、スプレー圧３．０ｋｇ／ｃｍ2 にて、レジストパターンが形成されたリードフレーム素材１０１０の両面をエッチングし、ベタ状（平坦状）に腐蝕された第一の凹部１０５０の深さｈが所定の深さにに達した時点でエッチングを止める。（図１０（ｂ））
第１回目のエッチングにおいてリードフレーム素材１０１０の両面から同時にエッチングする理由は、両面からエッチングすることにより、後述する第２回目のエッチング時間を短縮するためで、レジストパターン１０２０Ｂ側からのみの片面エッチングの場合と比べ、第１回目エッチングと第２回目エッチングのトータル時間が短縮される。
【０００８】
次いで、第一の開口部１０３０側の腐蝕された第一の凹部１０５０にエッチング抵抗層１０８０としての耐エッチング性のあるホットメルト型ワックスを、ダイコータを用いて、塗布し、ベタ状（平坦状）に腐蝕された第一の凹部１０５０に埋め込む。レジストパターン１０２０Ｂ上も該エッチング抵抗層１０８０に塗布された状態とする。（図１０（ｃ））
エッチング抵抗層１０８０を、レジストパターン１０２０Ｂ上全面に塗布する必要はないが、第一の凹部１０５０を含む一部にのみ塗布することは難しい為に、図４（ｃ）に示すように、第一の凹部１０５０とともに、第一の開口部１０３０側全面にエッチング抵抗層１０８０を塗布する。
エッチング抵抗層１０８０は、アルカリ溶解型のワックスであるが、基本的にエッチング液に耐性があり、エッチング時にある程度の柔軟性のあるものが好ましく、特に上記ワックスに限定されず、ＵＶ硬化型のものでも良い。
このようにエッチング抵抗層１０８０をインナーリード先端部の形状を形成するためのパターンが形成された面側の腐蝕された第一の凹部１０５０に埋め込むことにより、後工程でのエッチング時に第一の凹部１０５０が腐蝕されて大きくならないようにしているとともに、高精細なエッチング加工に対しての機械的な強度補強をしており、スプレー圧を高く（３．０ｋｇ／ｃｍ2 ）することができ、これによりエッチングが深さ方向に進行し易すくなる。
この後、第２回目エッチングを行い、ベタ状（平坦状）に腐蝕された第一の凹部１０５０形成面側からリードフレーム素材１０１０をエッチングし、貫通させ、インナーリード先端薄肉部を形成する。（図１０（ｄ））
第１回目のエッチング加工にて作製された、リードフレーム面に平行なエッチング形成面は平坦であるが、この面を挟む２面はインナーリード側にへこんだ凹状である。
次いで、洗浄、エッチング抵抗層１０８０の除去、レジスト膜（レジストパターン１０２０Ａ、１０２０Ｂ）の除去を行い、インナーリード１０１００が薄肉に微細加工されたリードフレームを得る。（図１０（ｅ））
エッチング抵抗層１０８０とレジスト膜（レジストパターン１０２０Ａ、１０２０Ｂ）の除去は水酸化ナトリウム水溶液により溶解除去する。
【０００９】
尚、上記のように、エッチングを２段階にわけて行うエッチング加工方法を、一般には２段エッチング加工方法と言っており、特に、精度的に優れた加工方法である。
図１０に示す、リードフレームの製造においては、２段エッチング加工方法と、パターン形状を工夫することにより部分的にリードフレーム素材を薄くしながら外形加工する方法とが伴行して採られている。
尚、リードフレームのインナーリードを薄肉に形成する方法は、上記エッチング加工方法に限定されるものではない。
【００１０】
上記の方法によるインナーリードを薄肉とした微細化加工は、第二の凹部１０６０の形状と、最終的に得られるインナーリード先端部の厚さｔに左右されるもので、例えば、板厚ｔを５０μｍまで薄くすると、図１０（ｅ）に示す、平坦幅Ｗ１を１００μｍとして、インナーリード先端部ピッチｐが０．１５ｍｍまで微細加工可能となる。板厚ｔを３０μｍ程度まで薄くし、平坦幅Ｗ１を７０μｍ程度とすると、インナーリード先端部ピッチｐが０．１２ｍｍ程度まで微細加工ができるが、板厚ｔ、平坦幅Ｗ１のとり方次第ではインナーリード先端部ピッチｐは更に狭いピッチまで作製が可能となる。
【００１１】
【発明が解決しようとする課題】
しかしながら、図１０の工程等によって得られるリードフレームにおいては、インナーリードの薄肉化にともないインナーリード部が不安定となり、図８に示すように、インナーリード先端部同志を連結する連結部７１７を除去する必要があり、図９に示すようにダムバー（枠部）７１４を切断除去する必要があり、生産性やコストの面で問題があるばかりでなく、インナーリードの位置精度や品質を維持することが難しくなってきたため、その対応が求められていた。
本発明は、これらに対応するためのもので、一層の多端子化に対応でき生産面やコスト面、さらには品質面で、従来の図８（ｃ）に示すリードフレーム部材に比べ有利なリードフレーム部材を提供しようとするものである。
同時に、該リードフレーム部材の製造方法を提供しようとするものである。
【００１２】
【課題を解決するための手段】
本発明のリードフレーム部材は、少なくとも、半導体素子の端子と電気的に接続するための複数のインナーリードと各インナーリードと一体的に連結し、外部回路と電気的接続を行うための外部端子とを備えたリードフレーム部と、ポリイミド樹脂膜部とを有する半導体装置用のリードフレーム部材であって、リードフレーム部はハーフエッチングを伴う２段エッチング加工により作製されたもので、一方側の面をリードフレーム素材面とし、該一方側の面に対向する他方側にエッチングを施すことにより、少なくとも各インナーリードの一部を含みリードフレーム素材の厚さよりも薄くした薄肉部を設け、且つ外部端子をリードフレーム素材厚に形成し、リードフレーム素材面に沿い二次元的に配列して設けているものであり、ポリイミド樹脂膜部は、少なくとも前記リードフレーム部の薄肉部のエッチングされた面を覆うポリイミド樹脂膜とエッチングされた側面部の一部を覆うポリイミド樹脂膜とを有するもので、全インナーリードの薄肉部のエッチングされた面を覆う略平面のポリイミド樹脂膜を形成しており、前記ポリイミド樹脂膜部にてインナーリードと外部端子を保持しており、リードフレーム部は全インナーリード、全外部端子を囲む枠部を備え、且つ該枠部のエッチングされた薄肉部ないし側面部を覆うポリイミド樹脂膜が各インナーリードの薄肉部表面を覆う略平面のポリイミド樹脂膜に一体的に連結されていることを特徴とするものである。
そして、上記において、インナーリード部全体がリードフレーム素材の厚さよりも薄肉に外形加工されていることを特徴とするものである。
そしてまた、上記における枠部は、全インナーリード、全外部端子と分離していることを特徴とするものであり、
さらにまた、枠部の、リードフレーム部のエッチングが施された他方側にも、エッチングにより凹部ないし薄肉部を設け、該凹部ないし薄肉部にポリイミド樹脂膜を設けており、且つ前記ポリイミド樹脂膜の少なくとも一部が、各インナーリードの薄肉部表面を覆う略平面のポリイミド樹脂膜に一体的に連結していることを特徴とするものである。
また、上記において、リードフレーム素材の厚さを０．０５〜０．２５ｍｍとし、且つ薄肉部の厚さを、板厚より薄い範囲で０．０１〜０．１５ｍｍとしたことを特徴とするものである。
【００１３】
本発明のリードフレーム部材の製造方法は、少なくとも、半導体素子の端子と電気的に接続するための複数のインナーリードと各インナーリードと一体的に連結し、外部回路と電気的接続を行うための外部端子とを備えたリードフレーム部と、ポリイミド樹脂膜部とを有する半導体装置用のリードフレーム部材で、リードフレーム部はハーフエッチングを伴う２段エッチング加工により作製されたもので、一方側の面をリードフレーム素材面とし、該一方側の面に対向する他方側にエッチングを施すことにより、少なくとも各インナーリードの一部を含みリードフレーム素材の厚さよりも薄くした薄肉部を設け、且つ外部端子をリードフレーム素材厚に形成し、リードフレーム素材面に沿い二次元的に配列して設けているものであり、ポリイミド樹脂膜部は、少なくとも前記リードフレーム部の薄肉部のエッチングされた面を覆うポリイミド樹脂膜とエッチングされた側面部の一部を覆うポリイミド樹脂膜とを有するもので、全インナーリードの薄肉部のエッチングされた面を覆う略平面のポリイミド樹脂膜を形成しており、前記ポリイミド樹脂膜部にてインナーリードと外部端子を保持支持しているリードフレーム部材の製造方法であって、（ａ）リードレーム素材の両面に感光性のレジストを塗布した後、表裏両面に所定の絵柄をもつレジストパターンを形成する工程と、（ｂ）少なくともリードフレーム素材の第一の面からエッチングして孔部を形成する第一のエッチング加工を施し、リードフレーム素材を貫通させずにエッチングを止める工程と、（ｃ）選択的に第一のエッチング面を電着にてポリイミド膜にて覆い、該形成されたポリイミド膜を加熱する工程と、（ｄ）リードフレーム素材の第一の面と対向する第二の面側からエッチングして貫通させる第二のエッチング加工を施しリードフレームを外形加工する工程と、（ｅ）リードフレーム素材両面のレジストを除去する工程とを有することを特徴とするものである。
【００１４】
尚、上記において、２段エッチング加工とは、エッチングの加工精度を上げる方法として従来より知られる方法であり、簡単には、リードフレーム素材の両面に所定の絵柄からなるレジストパターンを形成し、少なくとも貫通させずに第一のエッチング加工を行い、リードフレーム素材の一方の面の加工孔部に耐エッチング性のエッチング抵抗層を充填した後、反対側の面から第二のエッチング加工を行い貫通させる方法を言っている。
本発明における２段エッチング方法とは、図１０に示すエッチング加工と同じく、更に、リードフレームを作製する際にリードフレーム素材を部分的薄肉化するハーフエッチング方法を併用したものであり、エッチングの加工精度を上げ、且つ、微細化を可能とするものである。
また、ここで言う電着により形成されるポリイミド膜とは、完全にポリイミド化する前のもので、ポリイミド前駆体もしくは低分子量のポリイミドを含むものである。
【００１５】
【作用】
本発明のリードフレーム部材は、上記のような構成にすることにより、インナーリードや外部端子（バンプ）の固定を確実にでき、且つ、インナーリードの微細化を可能としたリードフレーム部材の提供を可能としている。
具体的には、インナーリードがリードフレーム素材の厚さよりも薄肉にした状態で外形加工されていることにより、インナーリード先端の狭いピッチ化のみならずインナーリード間の狭間隔化に対応できるものとしている。
即ち、一層の多端子化に対応できるＢＧＡタイプの樹脂封止型半導体装置の作製を可能とするものである。
そして、インナーリードや外部端子部を、半導体素子を複数個搭載できるように配置して設けることにより、マルチチップの半導体装置用にも適用できるものとしている。更にＣＳＰにも適用が可能である。
また、従来の図８（ｃ）に示すリードフレーム部材においては、インナーリードを微細加工したリードフレームを用いる場合には、図８（ａ）に示すように、インナーリード同志を連結して固定する連結部７１７を設けた状態でエッチング加工した後に、インナーリード固定用のテープ７２０を貼り（図８（ｂ））、連結部７１７を除去する複雑な工程が必要であり、更に、図８（ｃ）に示す従来のリードフレーム部材を用い、半導体装置を作製する際には、図９に示すように、外部端子部７１３を支持するための支持リード７１５を樹脂封止した後に、ダムバー（枠部）７１４をプレスにて除去する必要があり、生産性の面、コストの面でも問題となっていたが、本発明のリードフレーム部材は、インナーリードと一体となった外部端子部の組みを、それぞれ分離した状態で有するもので、これらの問題に対応できるものである。
【００１６】
本発明のリードフレーム部材の製造方法は、上記のような構成にすることにより、本発明のリードフレーム部材の製造を可能とするものである。
具体的には、（ａ）リードレーム素材の両面に感光性のレジストを塗布した後、表裏両面に所定の絵柄をもつレジストパターンを形成する工程と、（ｂ）少なくともリードフレーム素材の第一の面からエッチングして孔部を形成する第一のエッチング加工を施し、リードフレーム素材を貫通させずにエッチングを止める工程と、（ｃ）選択的に第一のエッチング面を電着にてポリイミド膜にて覆い、該形成されたポリイミド膜を加熱する工程と、（ｄ）リードフレーム素材の第一の面と対向する第二の面側からエッチングして貫通させる第二のエッチング加工を施しリードフレームを外形加工する工程と、（ｅ）リードフレーム素材両面のレジストを除去する工程とを有することによりとによりこれを達成している。
詳しくは、リードフレームを外形加工する２段エッチング加工の際に使用するエッチング抵抗層に代え、ポリイミド樹脂層膜を設け、これをそのまま剥離せず、リードフレーム全体を固定する絶縁性樹脂とすることにより、リードフレーム全体をポリイミド樹脂層膜で強固に固定でき、且つ、２段エッチング加工の際に微細加工したい箇所の板厚を薄くして微細化加工を可能とし、これを達成している。
【００１７】
【発明の実施の形態】
先ず、本発明のリードフレーム部材を図に基づいて説明する。
図１（ａ）は本発明のリードフレーム部材の１例を簡略化して示した平面図であり、図１（ｂ）は図１（ａ）のＡ１−Ａ２における断面を示した拡大断面図であり、図４は枠部近辺を拡大して示した図である。
また、図２（ａ）は図１（ａ）に示すリードフレームの平面形状を示したもので約１／４部分の拡大図であり、図２（ｂ）は、従来のリードフレームの約１／４部分の拡大図である。
尚、図１（ａ）に示すリードフレーム部材は全体を分かり易くするために簡略化して示した概略図で、図２（ａ）に比べ、インナーリードの数、外部端子部の数を少なくしてある。また、図２（ａ）に示すリードフレームは図１に示すポリイミド樹脂膜部１２０により支持されるもので、単独ではこの形状を保つことはできない。
図１、図２、図４中、１００はリードフレーム部材、１００Ｓは平面、１１０はリードフレーム部、１１１はダイパッド、１１２はインナーリード、１１３は外部端子部、１１３Ｓリードフレーム素材面、１１４は枠部、１１５は支持リード、１１７は連結部、１２０はポリイミド樹脂膜部、１２１、１２２はポリイミド樹脂膜、１２１Ｓは略平面のポリイミド樹脂膜、１３０は銀めっきである。
図１、図２に示す本発明のリードフレーム部材１００は、ＢＧＡタイプの樹脂封止型半導体装置用のリードフレーム部材で、後述する図３に示す、ハーフエッチングを伴う２段エッチング加工法により作製することができるが、製造方法としてはこれに限定はされない。
また、本発明のリードフレーム部材１００は、少なくとも、インナーリードと、該インナーリードと一体的に連結し、リードフレーム素材の一面に沿い二次元的に配列された外部回路と電気的接続を行うための外部端子部（バンプ）とを備えており、インナーリード部の少なくとも一部がリードフレーム素材の厚さよりも薄肉に形成されたリードフレーム部１１０と、インナーリードと外部端子を保持するポリイミド樹脂膜部１２０を有する。
図１に示すリードフレーム部材１００においては、全インナーリード１１２、全外部端子部１１３を囲み、これらと分離した枠部１１４を備え、且つ該枠部１１４のエッチングされた薄肉部ないし側面部を覆うポリイミド樹脂膜が各インナーリードの薄肉部表面を覆う略平面のポリイミド樹脂膜１２１Ｓに一体的に連結されている。
尚、本発明のリードフレーム部材は、図１に示す形状には限定されるものでなく、用途に応じて作製することができる。インナーリードや外部端子部を、半導体素子を複数個搭載できるように配置して設けることにより、マルチチップの半導体装置用にも適用できるし、ＣＳＰにも適用が可能である。
【００１８】
リードフレーム全体を固定するポリイミド樹脂膜部１２０は、少なくとも前記リードフレーム部の薄肉部のエッチングされた面を覆うポリイミド樹脂膜１２１とエッチングされた側面部の一部を覆うポリイミド樹脂膜１２２とを有するもので、全インナーリードの薄肉部のエッチングされた面を覆う略平面のポリイミド樹脂膜１２１Ｓを隙間なく形成しており、前記ポリイミド樹脂膜部１２０にてリードフレーム１１０全体を支持している。
尚、後述する図３に示す方法にて作製する場合には、インナーリード部全体を薄くして設けた方が、後述する図３に示す方法にて作製する場合にはインナーリードと外部端子部の保持がより強固となる。
【００１９】
そして、全インナーリードの薄肉部のエッチングされた面を覆う略平面のポリイミド樹脂膜１２１Ｓを支持しているが、通常は図１に示すような、全外部端子を囲む連結した、後述する図３に示す方法にて作製される枠部にて支持する。
そして、該枠部のエッチングされた薄肉部ないし側面部を覆うポリイミド樹脂膜が各インナーリードの薄肉部表面を覆う略平面のポリイミド樹脂膜に一体的に連結されている。
【００２０】
次に、本発明のリードフレーム部材の枠部の形状は色々考えられるが、枠形状について図４に基づいて説明する。
図４（ａ）（イ）、図４（ｂ）（イ）、図４（ｃ）（イ）、図４（ｄ）（イ）はそれぞれ異なる枠形状の枠部１１４近辺の形状を拡大して示した平面図であり、図４（ａ）（ロ）、図４（ｂ）（ロ）、図４（ｃ）（ロ）、図４（ｄ）（ロ）は、それぞれ、図４（ａ）（イ）、図４（ｂ）（イ）、図４（ｃ）（イ）、図４（ｄ）（イ）のＣ１−Ｃ２、Ｃ３−Ｃ４、Ｃ５−Ｃ６、Ｃ７−Ｃ８における断面を示した図である。
図４（ａ）はもっとも簡単な構造で、インナーリードや外部端子側に薄肉部１１４Ａを持ち、外側をリードフレーム素材厚としたもので、枠部１１４の薄肉部１１４Ｓに設けられたポリイミド樹脂膜１２１と側面部１１４Ｂに設けられたポリイミド樹脂膜１２２とは、略平面状のポリイミド樹脂膜１２１Ｓと一体的になっており、これにより、略平面状のポリイミド樹脂膜１２１Ｓは枠部１１４に支持される。
図４（ｂ）〜図４（ｄ）に示すものは、図４（ａ）に示すものよりも更にポリイミド樹脂膜１２１Ｓの支持を強固とするものである。
図４（ｃ）に示すものは、図４（ａ）に示すものにおいて、更に薄肉部１１４Ｓに設けられたポリイミド樹脂膜１２１を図４で横方向に長くした部分を複数個設けている。
図４（ｂ）、図４（ｄ）に示すものは、図４（ａ）に示すものにおいて、それぞれ更に、枠部１１４に凹部を設け、それぞれこの側面および底部にポリイミド樹脂膜１２２Ｖ、１２２Ｂを設け且つ、該ポリイミド樹脂膜１２２Ｖ、１２２Ｂを略平面状のポリイミド樹脂膜１２１Ｓと一体的にしたものである。
尚、枠部の形状はこれに限定されず、これらの組合せも考えられる。
また、上記枠部をもつリードフレーム部材については、後述する図３に示す方法にて作製できる。
【００２１】
リードフレーム部１１０の材質としては、銅合金、４２合金等が挙げられるがこれに限定されない。
また、リードフレーム素材の厚さは、０．０５〜０．２５ｍｍの範囲のものが好ましく、これに合わせ、薄肉部の厚さを、板厚よりも薄い範囲で０．０１〜０．１５ｍｍの範囲にして作製するのが好ましい。
また、ポリイミド樹脂膜１２１、１２２は電着ポリイミド樹脂を加熱してイミド樹脂化したものであり、厚さは２０μｍ程度であるが、厚さはこれに限定はされない。
尚、ポリイミド樹脂膜１２１、１２２は、半導体装置作製の際の、金めっきや銀めっきに耐える。
【００２２】
次いで、本発明のリードフレーム部材の製造方法の１例を図３に挙げて説明する。
図３に示す製造方法は、図１に示すリードフレーム部材１００の製造の方法である。尚、図３も説明を分かり易くするため簡略化して示した概略図である。
先ず、脱脂、洗浄等の前処理を施した銅材等からなるリードフレーム素材３００の両面にレジストを塗布した後、乾燥処理、所定のパターン版による露光、現像処理等を経て、所望の絵柄からなる耐エッチング性のレジストパターン３２０Ａ、３２０Ｂをリードフレーム素材３１０の表裏に形成する。（図３（ａ））
レジストとしては、カゼインレジストが一般的であるが、他にはＰＶＡやドライフィルムレジストも使用可能である。
図３では、レジストパターン３２０Ａ側には外部端子形成のためのパターンを形成し、レジストパターン３２０Ｂ側にはインナーリードおよび外部端子形成のためのパターンを設ける。
次いで、レジストパターン３２０Ｂ側はエッチング液に触れないように全面をラミネートフィルム３４０によりカバーした後、レジストパターン３２０Ａ側からのみ第一のエッチング加工を行い、第一の凹部３３０Ａを形成する。（図３（ｂ））
エッチングされない凸部３５１が最終的には図１に示す外部端子１１３となり、凸部３５２が最終的には図１に示す枠部１１４となる。
次いで、露出しているエッチングされた面全体にポリイミド膜を電着にて形成した後、これを加熱処理して完全にイミド化したポリイミド樹脂３６０とする。（図３（ｃ））
尚、ここで言う電着により形成されるポリイミド膜とは、完全にポリイミド化する前のもので、ポリイミド前駆体もしくは低分子量のポリイミドを含むものである。
電着に際しては、リードフレーム素材とポリイミド膜との密着性を向上させるため、必要に応じ、リードフレーム素材表面の粗面化処理、黒化処理または電解めっきによるニッケルまたはクロム等の金属膜形成処理を行っても良い。
ポリイミド樹脂３６０の形成後、レジスト３２０Ａを酸等の剥離液で剥離させる。（図３（ｄ））
例えば、レジスト３２０がカゼインであれば、１０％塩酸高温溶液にて行う。その後、剥離表面の洗浄のため、表面を化学研磨溶液で洗い、乾燥させる。
その後、ラミネートフィルム３４０を剥がし（図３（ｅ））、インナーリード形成用のパターンが設けられているレジスト３２０Ｂ側に第二のエッチングを施し、第二の凹部３３０Ｂを形成し、貫通させてリードフレームの外形加工を完了する。（図３（ｆ））
この後、レジスト３２０Ａの場合と同様に、レジスト３２０Ｂを剥離し、剥離表面を洗浄し、乾燥させる。（図３（ｇ））
次いで、必要に応じ、半導体チップとワイヤー接続やフリップチップ接続をするための領域に電解めっきまたは無電解めっきにより、銀，金，ニッケルー金，パラジウム等のめっき３９０を施す。（図３（ｈ））
尚、第二のエッチングの際、反対側の第一のエッチング加工を行った側が エッチングされるようであれば、ラミネートフィルム等で保護しておくと良い。また、レジスト３２０Ａの剥離を第二のエッチングの後にレジスト３２０Ｂの剥離とともに行っても良い。
また、図３に示す方法では、リードフレーム素材３００の両面にレジストを塗布した後、所望の絵柄からなる耐エッチング性のレジストパターン３２０Ａ、３２０Ｂをリードフレーム素材３１０の表裏に一度に形成しているが、これを分けても良い。即ち、図３において、第一の凹部３３０Ａを形成するためのレジストパターン３２０Ａのみを先に形成しておき、第一の凹部３３０Ａにポリイミド樹脂３６０を形成した後に、第二の凹部３３０Ｂを形成するためのレジストパターン３２０Ｂを形成しても良い。
【００２３】
次に本発明のリードフレーム部材を用いた半導体装置の２つの例を図５を基づいて説明する。
図５（ａ）に示す半導体装置は、図１に示す本発明のリードフレーム部材１００を用いて半導体素子とワイヤボンディングし、樹脂封止したものである。
図５（ａ）は、図１のＡ１−Ａ２に対応する位置での断面である。
本実施例の半導体装置５００はＢＧＡタイプの樹脂封止型半導体装置で、実施例１のリードフレーム部材１００を用い、ポリイミド樹脂部１２０側でない面のダイパッド１１１上に半導体素子５２０を搭載し、インナーリード１１２のポリイミド樹脂部１２０側でない面とワイヤ５３０により電気的に接続しており、外部回路とは外部端子部（バンプ）１１３の表面１１３Ｓに施しためっき部５５０を介して半田ボールからなる外部電極５６０を設けて接続する。
図１に示すリードフレーム部材１００を用いているため、封止用樹脂５４０は半導体素子搭載側にのみ設けたもので、簡単な構造で、ダムバー（枠）１１４の切断も必要としない。
図５（ｂ）に示す半導体装置は、図１に示す本発明のリードフレーム部材においてダイパッドが無い構造のリードフレーム部材を用いて、フリップチップ法により半導体素子と接続し樹脂封止したものである。
尚、図５（ｂ）は、図５（ａ）に対応する断面を示したものである。
インナーリード１１２の銀めっき１３０面と半導体素子５２０の金バンプ５２２とを直接接続し、半導体素子５２０を搭載するとともに半導体素子５２０とインナーリード１１２とを電気的に接続している。
外部回路とは外部端子部（バンプ）１１３の表面１１３Ｓに施しためっき部５５０を介して半田ボールからなる外部電極５６０を設けて接続する。
封止用樹脂５４０は半導体素子搭載側にのみ設けたもので、簡単な構造で、ダムバー（枠）１１４の切断も必要としない。
【００２４】
【実施例】
更に実施例を挙げて本発明を説明する。
先ず、本発明のリードフレーム部材の実施例を挙げる。
実施例のリードフレーム１１０は、図１、図２（ａ）に示す形状のもので、銅材を素材とし、図３に示す２段エッチング加工方法により作製されたＢＧＡタイプの半導体装置用のリードフレームである。このため、図７に示すような、従来、必要とされていた、インナーリードと一体的に連結したインナーリード同志を固定するための連結部や外部端子部を固定するためのリードを必要としないものである。
インナーリード１１２の厚さ１１２Ｔは４０μｍ、インナーリード部１１２以外の厚さは０．１５ｍｍでリードフレーム素材の板厚ｔ0 のままである。
また、インナーリード１１２の先端部ピッチは０．１２ｍｍと狭いピッチで、半導体装置の多端子化に対応できる。
ポリイミド樹脂膜部１２０の膜厚はほぼ２０μｍである。
【００２５】
次いで、本発明のリードフレーム部材の製造方法の実施例を挙げる。
本実施例のリードフレーム部材の製造方法は、実施例のリードフレーム部材を作製する際に用いた方法である。
先ず、脱脂、洗浄等の前処理を施した厚み０．１５ｍｍの銅材からなるリードフレーム素材３００の両面に重クロム酸カリウムを感光剤とするカゼインレジストを塗布した後、乾燥処理、所定のパターン版による露光、現像処理等を経て、所望の絵柄からなる耐エッチング性のレジストパターン３２０Ａ、３２０Ｂをリードフレーム素材３１０の表裏に形成した。（図３（ａ））
本実施例では、レジストパターン３２０Ａ側には外部端子形成のためのパターンを形成し、レジストパターン３２０Ｂ側にはインナーリードおよび外部端子形成のためのパターンを設けた。
次いで、レジストパターン３２０Ｂ側はエッチング液に触れないように全面をラミネートフィルム３５０によりカバーした後、レジストパターン３２０Ａ側からのみ第一のエッチング加工を行い、第一の凹部３３０Ａを形成した。（図３（ｂ））
第一の凹部３３０Ａの深さｔ1 を１１０μｍとしてエッチングを終了した。
エッチングは塩化第二鉄溶液を用いスプレー法にて行った。
【００２６】
次いで、露出しているエッチングされた面全体にポリイミド膜を電着してほぼ２０μｍ厚に形成した後、これを加熱処理して完全にイミド化したポリイミド樹脂３６０を２０μｍの厚に形成した。（図３（ｃ））
尚、前述したように、ここで言う電着により形成されるポリイミド膜とは、完全にポリイミド化する前のもので、ポリイミド前駆体もしくは低分子量のポリイミドを含むものである。
【００２７】
尚、ポリイミド膜の電着に際し、電着液の調整および電着工程は以下のようにして行った。
まず、攪拌機、還流冷却機および窒素導入管を備えた反応容器にビス〔４−（４−（アミノフェノキシ）フェノキシ｝フェニルコスルホン３０．３８５ｇ（０．０５ｍｏｌ）とＮ、Ｎ−ジメチルアセトアミド２３６．５ｇを入れ、ヒロメリット酸二無水物１０．９ｇ（０．０５ｍｏｌ）を常温、窒素雰囲気下で溶液温度の上昇に注意しながら加え、約２０時間攪拌してポリアミド酸を得た。
調整したポリアミド酸の対数粘度（Ｎ、Ｎ−ジメチルアセトアミドを溶媒とし、温度３５℃、濃度０．５ｇ／１００ｍｏｌで測定）は１．５２ｄｌ／ｇであった。
次に、このポリアミド酸溶液にジメチルエタノールアミン８．９ｇ（対カルボキシル当量９０ｍｏｌ％）を徐々に加え、２０分常温にて境件後、水１３０．２ｇを攪拌しつつ徐々に加えて希釈してポリアミド酸電着液を調整した。
次いで、リードフレーム素材の露出面側と白金電極とを対向させて調整された電着液に浸漬し、直流電源の陽極にリードフレーム素材を、陰極に白金電極をそれぞれ接続し、２０Ｖの電圧で１０秒間の電着を行い、これをＮ、Ｎ−ジメチルアセトアミドを５０重量％含有した水溶液で洗浄して常温乾燥させた後、１５０℃、１時間の熱処理を行ってリードフレーム素材表面に電着ポリイミド層をほぼ２０μｍ厚に形成した。
また上記の電着ポリイミド層を完全なポリイミドにする目的で２５０℃、３時間のキュアを行いポリイミド樹脂膜３６０を得た。
【００２８】
ポリイミド樹脂３６０の形成後、レジスト３２０Ａを酸等の剥離液で剥離させる。（図３（ｄ））
１０％塩酸溶液を剥離液として剥離処理を行った。その後、剥離された表面を洗浄のため化学研磨溶液で洗い、乾燥させた。
その後、ラミネートフィルム３４０を剥がし（図３（ｅ））、インナーリード形成用のパターンが設けられているレジスト３２０Ｂ側の第二のエッチングを施し、第二の凹部３３０Ｂを形成し、貫通させてリードフレームの外形加工を完了した。（図３（ｆ））
この後、レジスト３２０Ｂを剥離し、剥離表面の洗浄を行い、乾燥させた。
次いで、半導体チップとワイヤー接続するための領域に電解めっきにより、銀を施した。（図３（ｈ））
これにより、実施例のリードフレームを作製した。
【００２９】
尚、第二のエッチングの際、反対側の第一のエッチング加工を行った側が エッチングされるようであれば、ラミネートフィルム等で保護しておくと良い。また、前述のレジスト３２０Ａの剥離を第二のエッチングの後にレジスト３２０Ｂの剥離とともに行っても良い。
【００３０】
【発明の効果】
本発明のリードフレーム部材は、上記のように、インナーリードと外部端子部の組みを、それぞれ互いに分離した状態で安定して固定できるリードフレーム部材であり、従来のように、インナーリード同志を固定する連結部や外部端子部を固定するためのリードや枠部を必要としないもので、半導体装置作製の際における、インナーリード同志を連結する連結部の除去や、ダムバーや枠部の除去を必要としないものとしている。即ち、本発明のリードフレーム部材は、図８（ｃ）に示す、従来のリードフレーム部材に比べ、生産性の面、コスト面で優れている。
この結果、従来に比べ、生産性の面、コスト面で優れ、且つ一層の多端子化に対応できる、リードフレームをコア材として回路を形成したＢＧＡタイプの半導体装置の提供を可能としている。
【図面の簡単な説明】
【図１】本発明のリードフレーム部材の概略図
【図２】本発明のリードフレーム部材に使用されるリードフレームの１例の一部平面図
【図３】本発明のリードフレーム部材の作製工程図
【図４】リードフレーム部材の枠部を説明するための図
【図５】本発明のリードフレーム部材を用いた半導体装置の断面図
【図６】ＢＧＡ半導体装置を説明するための図
【図７】従来のリードフレームをコア材としたＢＧＡタイプの半導体装置の断面図
【図８】従来のリードフレーム部材を説明するための図
【図９】従来のリードフレームをコア材としたＢＧＡタイプの半導体装置の工程図
【図１０】２段エッチング法によるリードフレームの製造方法
【図１１】単層リードフレームとそれを用いた半導体装置の図
【符号の説明】
１００、１００Ａ リードフレーム部材
１１０ リードフレーム部
１１１ ダイパッド
１１２ インナーリード
１１３ 外部端子部
１１３Ｓ リードフレーム素材面
１１４ 枠部
１１５ 支持リード
１１７ 連結部
１２０ ポリイミド樹脂膜部
１２１、１２２ ポリイミド樹脂膜
１２１Ｓ 略平面のポリイミド樹脂膜
１２２Ｂ、１２２Ｖ ポリイミド樹脂膜
１３０ 銀めっき
３１０ リードフレーム素材
３１０Ｓ リードフレーム素材面
３２０Ａ、３２０Ｂ レジストパターン
３３０Ａ 第一の凹部
３３０Ｂ 第二の凹部
３４０ ラミネートフィルム
３５１、３５２ 凹部
３６０ ポリイミド樹脂膜
３７０、３７０Ａ リードフレーム部材
３８１ ダイパッド
３８２ インナーリード
３８３ 外部端子部
３８３Ｓ リードフレーム素材面
３８４ 枠部
３９０ めっき部
５００、５００Ａ 半導体装置
５２０ 半導体素子
５２１ 電極部（パッド）
５２２ 金バンプ
５３０ ワイヤ
５４０ 封止用樹脂
５５０ めっき部
５６０ 外部電極（半田ボール）
６０２ 基材
６０３ モールドレジン
６０４、６０４Ａ 配線
６０５ ダイパッド
６０６ 外部接続端子
６０８ ボンディングワイヤ
６１０ ボンディングパッド
６１８ めっき部
６５０ スルホール
６５１ 熱伝導ビア
７００、７００Ａ ＢＧＡパッケージ
７１０ リードフレーム
７１１ ダイパッド
７１２ インナーリード
７１３ 外部端子部
７１４ ダムバー（枠部）
７１５ 支持リード
７１７ 連結部
７２０ 半導体素子
７２１ 端子
７３０ ワイヤ
７４０ 封止用樹脂
７５０ 半田ボール
７６０ 固定用フィルム
７６１ 開口部
７６０Ａ 固定用テープ
７７０、７７０Ａ リードフレーム部材
１０１０ リードフレーム素材
１０２０Ａ、１０２０Ｂ レジストパターン
１０３０ 第一の開口部
１０４０ 第二の開口部
１０５０ 第一の凹部
１０６０ 第二の凹部
１０７０ 平坦状面
１０８０ エッチング抵抗層
１０９０ インナーリード
１１００ 半導体装置
１１１０ （単層）リードフレーム
１１１１ ダイパッド
１１１２ インナーリード
１１１３ アウターリード
１１１４ ダムバー
１１１５ フレーム（枠）部
１１２０ 半導体素子
１１２１ 電極部（パッド）
１１３０ ワイヤ
１１４０ 封止樹脂
Claims (6)
- 少なくとも、半導体素子の端子と電気的に接続するための複数のインナーリードと各インナーリードと一体的に連結し、外部回路と電気的接続を行うための外部端子とを備えたリードフレーム部と、ポリイミド樹脂膜部とを有する半導体装置用のリードフレーム部材であって、リードフレーム部はハーフエッチングを伴う２段エッチング加工により作製されたもので、一方側の面をリードフレーム素材面とし、該一方側の面に対向する他方側にエッチングを施すことにより、少なくとも各インナーリードの一部を含みリードフレーム素材の厚さよりも薄くした薄肉部を設け、且つ外部端子をリードフレーム素材厚に形成し、リードフレーム素材面に沿い二次元的に配列して設けているものであり、ポリイミド樹脂膜部は、少なくとも前記リードフレーム部の薄肉部のエッチングされた面を覆うポリイミド樹脂膜とエッチングされた側面部の一部を覆うポリイミド樹脂膜とを有するもので、全インナーリードの薄肉部のエッチングされた面を覆う略平面のポリイミド樹脂膜を形成しており、前記ポリイミド樹脂膜部にてインナーリードと外部端子を保持しており、リードフレーム部は全インナーリード、全外部端子を囲む枠部を備え、且つ該枠部のエッチングされた薄肉部ないし側面部を覆うポリイミド樹脂膜が各インナーリードの薄肉部表面を覆う略平面のポリイミド樹脂膜に一体的に連結されていることを特徴とするリードフレーム部材。
- 請求項１において、インナーリード部全体がリードフレーム素材の厚さよりも薄肉に外形加工されていることを特徴とするリードフレーム部材。
- 請求項１ないし２における枠部は、全インナーリード、全外部端子と分離していることを特徴とするリードフレーム部材。
- 請求項３において、枠部の、リードフレーム部のエッチングが施された他方側にも、エッチングにより凹部ないし薄肉部を設け、該凹部ないし薄肉部にポリイミド樹脂膜を設けており、且つ前記ポリイミド樹脂膜の少なくとも一部が、各インナーリードの薄肉部表面を覆う略平面のポリイミド樹脂膜に一体的に連結していることを特徴とするリードフレーム部材。
- 請求項１ないし４において、リードフレーム素材の厚さを０．０５〜０．２５ｍｍとし、且つ薄肉部の厚さを、板厚より薄い範囲で０．０１〜０．１５ｍｍとしたことを特徴とするリードフレーム部材。
- 少なくとも、半導体素子の端子と電気的に接続するための複数のインナーリードと各インナーリードと一体的に連結し、外部回路と電気的接続を行うための外部端子とを備えたリードフレーム部と、ポリイミド樹脂膜部とを有する半導体装置用のリードフレーム部材で、リードフレーム部はハーフエッチングを伴う２段エッチング加工により作製されたもので、一方側の面をリードフレーム素材面とし、該一方側の面に対向する他方側にエッチングを施すことにより、少なくとも各インナーリードの一部を含みリードフレーム素材の厚さよりも薄くした薄肉部を設け、且つ外部端子をリードフレーム素材厚に形成し、リードフレーム素材面に沿い二次元的に配列して設けているものであり、ポリイミド樹脂膜部は、少なくとも前記リードフレーム部の薄肉部のエッチングされた面を覆うポリイミド樹脂膜とエッチングされた側面部の一部を覆うポリイミド樹脂膜とを有するもので、全インナーリードの薄肉部のエッチングされた面を覆う略平面のポリイミド樹脂膜を形成しており、前記ポリイミド樹脂膜部にてインナーリードと外部端子を保持しているリードフレーム部材の製造方法であって、（ａ）リードレーム素材の両面に感光性のレジストを塗布した後、表裏両面に所定の絵柄をもつレジストパターンを形成する工程と、（ｂ）少なくともリードフレーム素材の第一の面からエッチングして孔部を形成する第一のエッチング加工を施し、リードフレーム素材を貫通させずにエッチングを止める工程と、（ｃ）選択的に第一のエッチング面を電着にてポリイミド膜にて覆い、該形成されたポリイミド膜を加熱する工程と、（ｄ）リードフレーム素材の第一の面と対向する第二の面側からエッチングして貫通させる第二のエッチング加工を施しリードフレームを外形加工する工程と、（ｅ）リードフレーム素材両面のレジストを除去する工程とを有することを特徴とするリードフレーム部材の製造方法。」
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3569697A JP3642911B2 (ja) | 1997-02-05 | 1997-02-05 | リードフレーム部材とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3569697A JP3642911B2 (ja) | 1997-02-05 | 1997-02-05 | リードフレーム部材とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10223828A JPH10223828A (ja) | 1998-08-21 |
| JP3642911B2 true JP3642911B2 (ja) | 2005-04-27 |
Family
ID=12449067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3569697A Expired - Fee Related JP3642911B2 (ja) | 1997-02-05 | 1997-02-05 | リードフレーム部材とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3642911B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110074514A (ko) | 2008-09-30 | 2011-06-30 | 도판 인사츠 가부시키가이샤 | 리드 프레임 기판과 그 제조 방법, 및 반도체 장치 |
| KR20110130458A (ko) | 2009-03-25 | 2011-12-05 | 도판 인사츠 가부시키가이샤 | 반도체 소자 기판, 그 제조 방법 및 반도체 장치 |
| US8304294B2 (en) | 2008-09-30 | 2012-11-06 | Toppan Printing Co., Ltd. | Lead frame substrate and method of manufacturing the same |
| US8390105B2 (en) | 2008-09-29 | 2013-03-05 | Toppan Printing Co., Ltd. | Lead frame substrate, manufacturing method thereof, and semiconductor apparatus |
| CN104766832A (zh) * | 2014-01-03 | 2015-07-08 | 海成帝爱斯株式会社 | 制造半导体封装基板的方法及用其制造的半导体封装基板 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5259978B2 (ja) * | 2006-10-04 | 2013-08-07 | ローム株式会社 | 半導体装置の製造方法 |
| JP4531073B2 (ja) * | 2007-03-20 | 2010-08-25 | 三洋電機株式会社 | 半導体装置 |
| JP5672652B2 (ja) | 2009-03-17 | 2015-02-18 | 凸版印刷株式会社 | 半導体素子用基板の製造方法および半導体装置 |
| JP2010238693A (ja) * | 2009-03-30 | 2010-10-21 | Toppan Printing Co Ltd | 半導体素子用基板の製造方法および半導体装置 |
| KR101163905B1 (ko) | 2010-08-17 | 2012-07-09 | 엘지이노텍 주식회사 | 리드 프레임 및 이의 제조 방법 |
-
1997
- 1997-02-05 JP JP3569697A patent/JP3642911B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8390105B2 (en) | 2008-09-29 | 2013-03-05 | Toppan Printing Co., Ltd. | Lead frame substrate, manufacturing method thereof, and semiconductor apparatus |
| KR20110074514A (ko) | 2008-09-30 | 2011-06-30 | 도판 인사츠 가부시키가이샤 | 리드 프레임 기판과 그 제조 방법, 및 반도체 장치 |
| US8304294B2 (en) | 2008-09-30 | 2012-11-06 | Toppan Printing Co., Ltd. | Lead frame substrate and method of manufacturing the same |
| KR20110130458A (ko) | 2009-03-25 | 2011-12-05 | 도판 인사츠 가부시키가이샤 | 반도체 소자 기판, 그 제조 방법 및 반도체 장치 |
| CN104766832A (zh) * | 2014-01-03 | 2015-07-08 | 海成帝爱斯株式会社 | 制造半导体封装基板的方法及用其制造的半导体封装基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10223828A (ja) | 1998-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8390105B2 (en) | Lead frame substrate, manufacturing method thereof, and semiconductor apparatus | |
| CN102362345A (zh) | 半导体元件基板及其制造方法、半导体器件 | |
| JP2010238693A (ja) | 半導体素子用基板の製造方法および半導体装置 | |
| JP3642911B2 (ja) | リードフレーム部材とその製造方法 | |
| KR20110074514A (ko) | 리드 프레임 기판과 그 제조 방법, 및 반도체 장치 | |
| JPH09307043A (ja) | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 | |
| JPH09246427A (ja) | 表面実装型半導体装置の製造方法および表面実装型半導体装置 | |
| JP2009147117A (ja) | リードフレーム型基板の製造方法及び半導体基板 | |
| JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
| JP4121582B2 (ja) | 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 | |
| JP4286965B2 (ja) | 配線部材の製造方法 | |
| JP2634341B2 (ja) | 圧力センサ用リードフレームおよびその製造方法 | |
| JP3585660B2 (ja) | 表面実装型半導体装置の製造方法 | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH09116045A (ja) | リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法 | |
| JP3916364B2 (ja) | 金属ベース配線板の製造方法 | |
| JPH1050885A (ja) | 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 | |
| JP3916363B2 (ja) | 金属ベース配線板の製造方法 | |
| JP4121579B2 (ja) | 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 | |
| JP4489221B2 (ja) | 転写用配線部材およびその製造方法 | |
| JP4060905B2 (ja) | 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 | |
| JPH1041432A (ja) | リードフレーム部材および表面実装型半導体装置 | |
| JP5521301B2 (ja) | リードフレーム型基板とその製造方法および半導体装置 | |
| JP4390908B2 (ja) | 配線部材の製造方法 | |
| JPH10200009A (ja) | リードフレーム部材とリードフレーム部材の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050126 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |