JP5521301B2 - リードフレーム型基板とその製造方法および半導体装置 - Google Patents
リードフレーム型基板とその製造方法および半導体装置 Download PDFInfo
- Publication number
- JP5521301B2 JP5521301B2 JP2008250691A JP2008250691A JP5521301B2 JP 5521301 B2 JP5521301 B2 JP 5521301B2 JP 2008250691 A JP2008250691 A JP 2008250691A JP 2008250691 A JP2008250691 A JP 2008250691A JP 5521301 B2 JP5521301 B2 JP 5521301B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor element
- substrate
- metal plate
- frame type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01067—Holmium [Ho]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Description
本発明は、半導体素子を実装するための半導体装置に関わり、特にリードフレーム型基板とその製造方法および半導体装置に関する。
ウェハープロセスで製造される各種の半導体素子は電気的接続用端子を有する。その電気的接続用端子のピッチと、半導体素子が装着されるＰＣＢ（プリント基板）側の接続部のピッチとは、工法が異なる等のためにそのスケールが１、２桁ほど違う。そのためインターポーザと称されるピッチ変換のための仲介用基板（半導体素子実装用基板）が必要となる。
そして、このインターポーザの一方の面に半導体素子を実装し、他方の面もしくは基板の周辺でＰＣＢとの接続をとる。
そして、このインターポーザの一方の面に半導体素子を実装し、他方の面もしくは基板の周辺でＰＣＢとの接続をとる。
リードフレームはインターポーザの一種である。
例えば特許文献１には、リードフレームにより電気的接続経路を引き回して、ＰＣＢとの接続を行う外部接続端子のピッチを拡張する技術が記載されている。リードフレームによる実装は、高い信頼性が要求される車載用半導体装置などに用いられている。
例えば特許文献１には、リードフレームにより電気的接続経路を引き回して、ＰＣＢとの接続を行う外部接続端子のピッチを拡張する技術が記載されている。リードフレームによる実装は、高い信頼性が要求される車載用半導体装置などに用いられている。
図３に、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄ）タイプのリードフレームの構造を模式的に示す。
図３（ａ）に示すように、アルミニウムあるいは銅からなるリードフレームの中央部に半導体素子２２を搭載する平坦部分２１を設け、外周部にピッチの広いリード２３を配設したもので、リード２３と半導体素子の電気的接続用端子との接続には金線などのメタルワイヤー２４によるボンディング法を使用したものである。図３（ｂ）に示すように、最終的には全体を樹脂２５でモールドして一体化する。図３（ａ）、図３（ｂ）中の保持材２７は、リードフレームを保持するもので、樹脂によるモールド後に図３（ｃ）に示すように除去される。
図３（ａ）に示すように、アルミニウムあるいは銅からなるリードフレームの中央部に半導体素子２２を搭載する平坦部分２１を設け、外周部にピッチの広いリード２３を配設したもので、リード２３と半導体素子の電気的接続用端子との接続には金線などのメタルワイヤー２４によるボンディング法を使用したものである。図３（ｂ）に示すように、最終的には全体を樹脂２５でモールドして一体化する。図３（ａ）、図３（ｂ）中の保持材２７は、リードフレームを保持するもので、樹脂によるモールド後に図３（ｃ）に示すように除去される。
近年、半導体素子の接続用端子が増加するのに伴い、インターポーザとＰＣＢの接続部分のファインピッチ化が求められている。その一方で高密度実装への要求も依然として大きく、インターポーザの小型化も求められている。
端子数の多い半導体素子をリードフレームで実装する場合、リードの数を増やす必要がある。しかし、図３に示したようなリードフレームでは、プリント基板との電気的接続がリードフレームの外周部分でしか行えない。そのため、同じ大きさのリードフレームでリードを増やすのには限界がある。リードフレームの外径を大きくすればリードを増やすのは簡単だが、これは高密度実装の要求に反する。
この問題を解決するものとして、例えば、リードフレームの両面にハーフエッチを施して、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒａｙ）タイプのインターポーザを作る工夫も、一対策として考えられる。
また、高密度実装に対応したリードフレームとしても、種々の発明が開示されている。例えば特許文献２に記載の発明は、リードフレーム内部に電子部品を内蔵して実装密度を高めている。
また、例えば特許文献３には、同じリードフレームに半導体素子と受動素子を同時に実装し、それをモールドすることで部品内蔵半導体装置を提供する発明もすでに開示されている。
特開平９−３０７０４３号公報
特開２００６−２８６９２０号公報
特開２００６−２４５６１８号公報
また、例えば特許文献３には、同じリードフレームに半導体素子と受動素子を同時に実装し、それをモールドすることで部品内蔵半導体装置を提供する発明もすでに開示されている。
ところで、例えば特許文献３で提案されたリードフレームでは、次に示す問題がある。
第１の問題は、リードの幅が内蔵部品の大きさに制約される点である。つまり、リードの数を増やすにはリードそのものの微細化が必要だが、特許文献３のリードフレームはリードの幅を部品の大きさに比べて極端に狭くすることができない。その為、図３のリードフレーム以上にリードを増やすのが困難であり、端子の多い半導体素子の実装にも不適となる問題点である。
また第２の問題は、内蔵する部品を実装する際の自由度が低い点である。つまり電子部品を各リードに対して直列にしか挿入できない為、内蔵できる部品の種類・用途が制限されてしまう問題である。
第１の問題は、リードの幅が内蔵部品の大きさに制約される点である。つまり、リードの数を増やすにはリードそのものの微細化が必要だが、特許文献３のリードフレームはリードの幅を部品の大きさに比べて極端に狭くすることができない。その為、図３のリードフレーム以上にリードを増やすのが困難であり、端子の多い半導体素子の実装にも不適となる問題点である。
また第２の問題は、内蔵する部品を実装する際の自由度が低い点である。つまり電子部品を各リードに対して直列にしか挿入できない為、内蔵できる部品の種類・用途が制限されてしまう問題である。
本発明は前記従来技術の問題点に鑑み成されたものであり、リードフレームを用いて電子部品を内蔵した半導体基板を得ようとする場合で、半導体素子の端子数の増大にも良く対応でき、且つ、部品配置の自由度が高い、部品内蔵のリードフレーム型基板とその製造方法およびそれを用いた半導体装置を提供することを課題とする。
本発明の請求項１に係る発明は、金属板の第１の面にエッチング処理で配線パターンを形成し、前記金属板の第２の面にはエッチング処理で配線パターンの一部から延在するように接続ポストを形成し、前記第２の面の前記接続用ポスト以外の領域がプリモールド用樹脂層で形成されたリードフレーム型基板であって、前記金属板の第２の面側のプリモールド用樹脂層に電子部品は完全に封止され、前記金属板の第２の面側のプリモールド用樹脂層の表面は、接続用ポスト頂部の高さを越えない位置で形成されており、前記金属板第２の面側のプリモールド用樹脂層の表面から露出した前記接続用ポストの頂部がめっき処理されており、前記金属板の第１の面に半導体素子が実装され、前記半導体素子の電気的接続端子と前記第１の面の配線パターンに形成された半導体素子接続用ランドとがワイヤーボンディングで電気的接続され、前記電子部品の端子と前記第１の面の配線パターンに形成された電子部品接続用ランドが、ワイヤーボンディングで電気的接続されていることを特徴とするリードフレーム型基板である。
本発明によれば、配線収容密度の高いリードフレーム型基板に電子部品を内蔵することができる。また、基板に内蔵する電子部品の配置に対する制約が軽減されるため、さまざまな電子部品を基板に内蔵することが可能となる。
これらの効果は、次々に高まる高密度実装の実現に大きく寄与するものである。
これらの効果は、次々に高まる高密度実装の実現に大きく寄与するものである。
以下、本発明になるリードフレーム型基板の製造方法を、ＬＧＡタイプのリードフレーム型基板を例にとり図１および図２を用いて説明する。
尚、代表例として作製した個々の単位のＬＧＡのサイズは２５ｍｍ角で、１６８ピンの平面視でアレイ状の外部接続部を持つものである。これを基板に多面付けして、以下の製造工程を経た後に切断・断裁して個々のリードフレーム型基板を得る。
尚、代表例として作製した個々の単位のＬＧＡのサイズは２５ｍｍ角で、１６８ピンの平面視でアレイ状の外部接続部を持つものである。これを基板に多面付けして、以下の製造工程を経た後に切断・断裁して個々のリードフレーム型基板を得る。
まず、図１（ａ）に示すように、幅１５０ｍｍ・厚み４００μｍの長尺帯状の銅基板１を用意した。次いで、図１（ｂ）に示すように、銅基板１の両面に、ロールコーターで感光性レジスト２（東京応化製、ＯＦＰＲ４０００）を１０μｍの厚さになるようにコーティングした後、９０℃でプレベークをした。
次に、所望のパターンを有するフォトマスクを介して両面から感光性レジストを露光し、その後１％水酸化ナトリウム溶液で現像処理を行った後に水洗及びポストベークを行って、レジストパターン３を得た（図１（ｃ））。
なお、銅基板の一方の面（半導体素子が搭載される側とは反対側の面。本実施例では以下「下面」と記す）には接続用ポスト形成用のレジストパターンを、銅基板の他方の面（半導体素子が搭載される側。本実施例では以下「上面」と記す）には配線パターンを形成するためのレジストパターンをそれぞれ形成した。
なお、銅基板の一方の面（半導体素子が搭載される側とは反対側の面。本実施例では以下「下面」と記す）には接続用ポスト形成用のレジストパターンを、銅基板の他方の面（半導体素子が搭載される側。本実施例では以下「上面」と記す）には配線パターンを形成するためのレジストパターンをそれぞれ形成した。
図１（ｉ）に示すように、半導体素子１０は基板中央部のリード上面に搭載されるので、本実施例の配線パターンには、半導体素子１０の外周のリード上面に半導体素子とのワイヤーボンディングを行うランド４、および内蔵部品とのワイヤーボンディングを行うランド４１が形成されている。
一方リードの裏面には、上部配線からの電気信号を裏面に導くための接続用ポスト５が、例えば平面視アレイ状に配置される。この場合、半導体素子の下に位置する接続用ポストと上面のランドとを直接接続することはできないが、ランドと接続用ポストを各々接続した配線パターン６を設けることで導通をとることが可能になる。
本実施例では、配線パターンを基板の外周から中心方向に向けて、おおむね放射状に形成した。図２（ａ）に示したのは、銅基板の上面に形成した配線用レジストパターンの模式図である。
一方リードの裏面には、上部配線からの電気信号を裏面に導くための接続用ポスト５が、例えば平面視アレイ状に配置される。この場合、半導体素子の下に位置する接続用ポストと上面のランドとを直接接続することはできないが、ランドと接続用ポストを各々接続した配線パターン６を設けることで導通をとることが可能になる。
本実施例では、配線パターンを基板の外周から中心方向に向けて、おおむね放射状に形成した。図２（ａ）に示したのは、銅基板の上面に形成した配線用レジストパターンの模式図である。
続いて、銅基板の上面側をバックシートで覆って保護した後（図示せず）、塩化第二鉄溶液を用いて銅基板の下側面より第１回目のエッチング処理を行った。塩化第二鉄溶液の比重は１．３８、液温５０℃とした。第１回目のエッチングでは、下面側レジストパターンから露出した銅基板をエッチング処理で完全に溶解除去するものではなく、所定の厚みの銅基板となった段階でエッチング処理を終了する。本実施例では、露出した銅基板部位の厚さを３０μｍまで薄くした（図１（ｄ））。この工程により、銅基板の厚み方向に、第１回目のエッチング処理で形成されたエッチング面から銅基板下側面までの高さを有して延在する、プリント基板との接続用ポストが形成された。
次に、インターポーザに内蔵する電気部品を実装した。本実施例では内蔵素子として二端子チップコンデンサ（高さ３００μｍ）を選択した。上面側から見た場合にチップコンデンサ８の端子が配線パターン用レジストに重なるようアライメントを行い、ＮＣＦ(非導電性接着フィルム)を用いて銅基板のエッチング面に固定した。（断面図：図１（ｅ） 平面図：図２（ｂ））
本実施例では電子部品をＮＣＦで実装したが、電子部品を基板に固定できるのであればどのような方法を用いてもよい。例えばチップ部品をリード（となる銅基板の部分）にＡＣＦ（導電性接着フィルム）で貼付する・ボンディングワイヤで接続するなどの方法をとることもできる。
電子部品を実装したのち、液状の熱可塑性樹脂（信越化学製、ＳＭＣ−３７６ＫＦ１）を用いて、第１回目のエッチングで形成された下面７にポッティング法によりプリモールド用樹脂を塗布し、プリモールド層１１を形成した（図１（ｆ））。空孔がなく、厚さが均一なプリモールド層を作るためには、プリモールド用樹脂の粘度を十分に検討する必要がある。
本実施例では、最適な樹脂の粘度を１０Ｐａ・ｓとした。
本実施例では、最適な樹脂の粘度を１０Ｐａ・ｓとした。
プリモールド層は、少なくとも内蔵部品を完全に樹脂の中に封止できる程度の厚さが必要である。一方、過剰にプリモールド用樹脂を塗布した場合、接続用ポストまでが樹脂に埋まってしまう恐れがある。以上より、本実施例では樹脂厚を約３５０μｍに制御しながらプリモールド層を形成することとした。この条件では接続用ポストの一部分をプリモールド層の外に突出させることができる（図１（ｆ））。接続用ポストがプリモールド層から突き出していると、接続用ポストとはんだの接触面積が増えるため、プリント基板とリードフレーム型基板の接続の信頼性を高めることができるため好ましい。
次に本実施例では、上面側のバックシートを除去後、エッチング液（メック製、ＣＺ−８５００）を用いて上面側より第２回目のエッチング処理を施して配線パターン６を形成した（図１（ｇ））。
接続用ポスト５は配線パターン６から延在している。ここでは図示していないが、下面側に不要なエッチングが行われないよう、第２回目のエッチング処理時には下面側にバックシート等を貼り付けておくのが好ましい。
本実施例に示すような電子部品の実装法をとった場合、第二回目のエッチング処理によって、プリモールド層に埋設された電子部品の端子が基板外部に露出することになる。
接続用ポスト５は配線パターン６から延在している。ここでは図示していないが、下面側に不要なエッチングが行われないよう、第２回目のエッチング処理時には下面側にバックシート等を貼り付けておくのが好ましい。
本実施例に示すような電子部品の実装法をとった場合、第二回目のエッチング処理によって、プリモールド層に埋設された電子部品の端子が基板外部に露出することになる。
次いで、両面のレジストパターンの剥離を行い、所望の部品内蔵リードフレーム型ＬＧＡ基板を得た（図１（ｈ））。
本発明では、第１回目のエッチングにより薄くなった銅基板部位に第２回目のエッチングで配線パターンを形成するため、通常のリードフレームのように板厚が厚い部位に配線パターン形成を形成する場合と異なり、安定した状態で露光・現像・エッチング処理が可能である。そのため、レジスト層の剥離脱落などに起因するエッチング不良が少なかった。
本発明では、第１回目のエッチングにより薄くなった銅基板部位に第２回目のエッチングで配線パターンを形成するため、通常のリードフレームのように板厚が厚い部位に配線パターン形成を形成する場合と異なり、安定した状態で露光・現像・エッチング処理が可能である。そのため、レジスト層の剥離脱落などに起因するエッチング不良が少なかった。
リードフレーム型基板からレジストを剥離した後、露出した金属面に対し、無電解ニッケル／パラジウム／金めっき形成法による表面処理を施した。無電解ニッケルめっき液にはエンプレートＮＩ（メルテックス製）を、パラジウムめっき液にはパウロボンＥＰ（ロームアンドハース電子材料製）を、金めっき液にはパウロボンドＩＧ（ロームアンドハース電子材料製）をそれぞれ用いた。めっき厚さは、ニッケルが３μｍ、パラジウムが０．２μｍ、金が０．０３μｍとした。
本実施例では、無電解ニッケル／パラジウム／金めっき形成法を採用したが、電解めっき法を用いてめっき層を形成しても支障はない。
その後、リードフレーム上に半導体素子を固定用接着剤１３もしくは固定用テープで接着、搭載したうえで、半導体素子の電気的接続用端子・配線パターンのランド４および４１・電子部品の端子１４を金細線によるワイヤーボンディング９で接続した。その後リードフレームと半導体素子とを被覆するようモールディングを行い半導体装置を得た。（平面図：図２（ｃ））
その後、面付けされた半導体装置に断裁を行い、個々の半導体装置を得た。（図１（ｉ））
その後、面付けされた半導体装置に断裁を行い、個々の半導体装置を得た。（図１（ｉ））
以上、本発明のリードフレーム型基板とその製造方法及び半導体装置の代表的な例について説明したが、本発明は他の形態の例にも適用できる。
例えば、前記の実施例では、ＬＧＡタイプのリードフレーム型基板を例にしたが、他にも例えば、リードフレーム型基板をＢＧＡタイプ、ＱＦＮタイプ、ＱＦＰ（ＱｕａｄＦｌａｔ Ｐａｃｋａｇｅ）タイプ等としてもよい。
例えば、前記の実施例では、ＬＧＡタイプのリードフレーム型基板を例にしたが、他にも例えば、リードフレーム型基板をＢＧＡタイプ、ＱＦＮタイプ、ＱＦＰ（ＱｕａｄＦｌａｔ Ｐａｃｋａｇｅ）タイプ等としてもよい。
また、感光性レジスト２に代えて、感光性を有するドライフィルムを銅基板に貼り付け、パターン露光、現像を行って、耐エッチング層としてのレジストパターンを形成してもよい。
１ 銅基板
２ 感光性レジスト
３ レジストパターン
４、４１ ワイヤーボンド用ランド
５ 接続用ポスト
６ 配線パターン
７ 第一回エッチングで形成される下面
８ 内蔵部品
９、２４ ボンディングワイヤ
１０、２２ 半導体素子
１１ プリモールド層
１２ めっき層
１３ 固定用接着剤
１４ 内蔵部品の電極
２１ リードフレーム平坦部
２３ リード
２５ モールド用樹脂
２６ 取り出し電極
２７ 保持材
２８ 固定用樹脂
２９ チップ実装用アイランド
２ 感光性レジスト
３ レジストパターン
４、４１ ワイヤーボンド用ランド
５ 接続用ポスト
６ 配線パターン
７ 第一回エッチングで形成される下面
８ 内蔵部品
９、２４ ボンディングワイヤ
１０、２２ 半導体素子
１１ プリモールド層
１２ めっき層
１３ 固定用接着剤
１４ 内蔵部品の電極
２１ リードフレーム平坦部
２３ リード
２５ モールド用樹脂
２６ 取り出し電極
２７ 保持材
２８ 固定用樹脂
２９ チップ実装用アイランド
Claims (1)
- 金属板の第１の面にエッチング処理で配線パターンを形成し、前記金属板の第２の面にはエッチング処理で配線パターンの一部から延在するように接続ポストを形成し、前記第２の面の前記接続用ポスト以外の領域がプリモールド用樹脂層で形成されたリードフレーム型基板であって、
前記金属板の第２の面側のプリモールド用樹脂層に電子部品は完全に封止され、
前記金属板の第２の面側のプリモールド用樹脂層の表面は、接続用ポスト頂部の高さを越えない位置で形成されており、
前記金属板第２の面側のプリモールド用樹脂層の表面から露出した前記接続用ポストの頂部がめっき処理されており、
前記金属板の第１の面に半導体素子が実装され、
前記半導体素子の電気的接続端子と前記第１の面の配線パターンに形成された半導体素子接続用ランドとがワイヤーボンディングで電気的接続され、
前記電子部品の端子と前記第１の面の配線パターンに形成された電子部品接続用ランドが、ワイヤーボンディングで電気的接続されていること
を特徴とするリードフレーム型基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008250691A JP5521301B2 (ja) | 2008-09-29 | 2008-09-29 | リードフレーム型基板とその製造方法および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008250691A JP5521301B2 (ja) | 2008-09-29 | 2008-09-29 | リードフレーム型基板とその製造方法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010080883A JP2010080883A (ja) | 2010-04-08 |
| JP5521301B2 true JP5521301B2 (ja) | 2014-06-11 |
Family
ID=42210940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008250691A Expired - Fee Related JP5521301B2 (ja) | 2008-09-29 | 2008-09-29 | リードフレーム型基板とその製造方法および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5521301B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150092876A (ko) | 2014-02-06 | 2015-08-17 | 삼성전기주식회사 | 전자 소자 모듈 및 그 제조 방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006303014A (ja) * | 2005-04-18 | 2006-11-02 | Sony Corp | 半導体装置及びその製造方法 |
-
2008
- 2008-09-29 JP JP2008250691A patent/JP5521301B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010080883A (ja) | 2010-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5526575B2 (ja) | 半導体素子用基板の製造方法および半導体装置 | |
| KR101609016B1 (ko) | 반도체 소자용 기판의 제조 방법 및 반도체 장치 | |
| KR101604154B1 (ko) | 리드 프레임 기판과 그 제조 방법 및 반도체 장치 | |
| KR101640625B1 (ko) | 반도체 소자 기판, 그 제조 방법 및 반도체 장치 | |
| KR19980081036A (ko) | 수지봉지형 반도체 장치와 그것에 사용되는 회로부재 및 수지봉지형 반도체 장치의 제조방법 | |
| TWI521661B (zh) | 導線架基板之製造方法與半導體裝置 | |
| JPH098206A (ja) | リードフレームおよびｂｇａタイプの樹脂封止型半導体装置 | |
| US20110163435A1 (en) | Lead frame substrate and method of manufacturing the same, and semiconductor device | |
| KR101648602B1 (ko) | 반도체 소자용 기판의 제조 방법 및 반도체 장치 | |
| JPH09307043A (ja) | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 | |
| JP2009147117A (ja) | リードフレーム型基板の製造方法及び半導体基板 | |
| JPH09246427A (ja) | 表面実装型半導体装置の製造方法および表面実装型半導体装置 | |
| KR101186879B1 (ko) | 리드 프레임 및 그 제조 방법 | |
| JP5521301B2 (ja) | リードフレーム型基板とその製造方法および半導体装置 | |
| JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
| KR100629887B1 (ko) | 금속 칩스케일 반도체패키지 및 그 제조방법 | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR101674536B1 (ko) | 리드프레임을 이용한 회로 기판의 제조 방법 | |
| JP6644978B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
| JPH1041432A (ja) | リードフレーム部材および表面実装型半導体装置 | |
| JP3585660B2 (ja) | 表面実装型半導体装置の製造方法 | |
| JP3884552B2 (ja) | 半導体装置とそれに用いられる回路部材および半導体装置の製造方法 | |
| JP2008186869A (ja) | リードフレーム、およびその製造方法 | |
| JPH10178149A (ja) | リードフレーム部材とその製造方法 | |
| JP2000031639A (ja) | 両面回路基板の製造方法と両面回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110825 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131024 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140324 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5521301 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |