JP2000031639A - 両面回路基板の製造方法と両面回路基板 - Google Patents

両面回路基板の製造方法と両面回路基板

Info

Publication number
JP2000031639A
JP2000031639A JP19391798A JP19391798A JP2000031639A JP 2000031639 A JP2000031639 A JP 2000031639A JP 19391798 A JP19391798 A JP 19391798A JP 19391798 A JP19391798 A JP 19391798A JP 2000031639 A JP2000031639 A JP 2000031639A
Authority
JP
Japan
Prior art keywords
double
circuit board
conductive
base material
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP19391798A
Other languages
English (en)
Inventor
Shigeki Kono
茂樹 河野
Miyuki Akazawa
美雪 赤澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP19391798A priority Critical patent/JP2000031639A/ja
Publication of JP2000031639A publication Critical patent/JP2000031639A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 近年の多端子化に対応できるような、配線を
短小にし、且つ、小径で高い信頼性を持つスルーホール
孔を有するエリアアレイタイプ樹脂型半導体装置用の両
面回路基板を提供する。 【解決手段】 両面回路基板の製造方法であって、順
に、(A)シート状の導電性基材の第1の面側に、該第
1の面を覆うように電着用の導電性層を設け、更に必要
に応じ、支持用シートを設けた状態で、導電性基材の第
2の面側に設けられた製版されたレジストを耐エッチン
グマスクとして、該導電性の基材の所定の領域を第2の
面側からのみエッチングして貫通させ、貫通孔部を形成
する工程と、(B)貫通された導電性基材の貫通孔部
に、絶縁性樹脂からなる電着生成物を電着により充填
し、これを硬化して絶縁膜とし、絶縁膜と導電性基材か
らなるベースシートを形成する工程と、(C)絶縁膜と
導電性基材からなるベースシートの両面に、それぞれ選
択めっきにより導電性層からなる回路部を形成する工程
とを有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、両面回路基板の製
造方法の製造方法に関するもので、特に、エリアアレイ
タイプの樹脂封止型半導体装置用の両面回路基板の製造
方法に関する。
【0002】
【従来の技術】近年、半導体装置は、電子機器の高性能
化と軽薄短小の傾向からLSI、ASICに代表される
ように、ますます高集横化、高性能化の一途をたどって
きている。これに伴い、信号の高速処埋には,パッケー
ジ内部のスイッチングノイズが無視できない状況になっ
てきて、特に、ICの同時スイッチングノイズにはパッ
ケージ内部配線の実効インダクタンスが大きく影響を与
える為、主に、電源やグランドの本数を増やしてこれに
対応してきた。この結果、半導体装置の高集積化、高機
能化は外部端子総数の増加を招き、半導体装置の多端子
化が求められるようになってきた。多端子IC、特にゲ
ートアレイやスタンダードセルに代表されるASICあ
るいは、マイコン、DSP(Digital Sign
al Processor)等をコストパフオーマンス
高くユーザに提供するパッケージとしてリードフレーム
を用いたプラステイックQFP(Quad Flat
Package)が主流となり、現在では300ピンを
超えるものまで実用化に至っている。QFPは、ダイパ
ッド上に半導体素子を搭載し、銀めっき等の表面処理が
なされたインナーリード先端部と半導体素子の端子とを
ワイヤにて結線し、封止樹脂で封止を行い、この後、ダ
ムバー部をカットし、アウターリードを設けた構造で多
端子化に対応できるものとして開発されてきた。ここで
用いる単層リードフレームは、通常、42合金(42%
ニッケルー鉄合金)あるいは銅合金などの電気伝導率が
高く、且つ機械的強度が大きい金属材を素材とし、フオ
トエッチング法かあるいはスタンピング法により、外形
加工されていた。
【0003】しかし、半導体素子の信号処理の高速化、
高機能化は、更に多くの端子数を必要とするようになっ
てきた。QFPでは外部端子ピッチを狭めることによ
り、パッケージサイズを大きくすることなく多端子化に
対応してきたが、外部端子の狭ピッチ化に伴い、外部端
子自体の幅が細くなり、外部端子の強度が低下するた
め、フオーミング等の後工程におけるアウターリードの
スキュ一対応やコプラナリティー(平坦性)維持が難し
くなり、実装に際しては、パッケージ搭載精度維持が難
しくなるという問題を抱えていた。このようなQFPの
実装面での間題に対応するため、BGA(Ball G
rig Array)と呼ぱれるプラスッテイックパッ
ケージが開発されてきた。このBGAは、通常、両面基
板の片面に半導体素子を搭載し、もう一方の面に球状の
半田ボールを通じて半導体素子と外部端子(半田ボー
ル)との導通をとったもので、実装性の対応を図ったパ
ッケージである。BGAはパッケージの4辺に外部端子
を設けたQFPに比べ、同じ外部端子数でも外部端子間
隔(ピッチ)を大きくとれるという利点があり、半導体
実装工程を難しくすることなく、入出力端子の増加に対
応できた。このBGAはBTレジン(ビスマレイド樹
脂)を代表とする耐熟性を有する平板(樹脂板)の基材
の片面に半導体素子を塔載するダイパッドと半導体素子
からボンディングワイヤにより電気的に接続されるボン
ディングパッドを持ち、もう一方の面に、外部回路と半
導体装置との電気的、物理的接続を行う格子状あるいは
千鳥状に二次元的に配列された半田ボールにより形成し
た外部接続端子をもち、外部接続端子とボンディングパ
ッドの間を配線とスルーホール、配線により電気的に接
続している構造である。しかしながら、このBGAは、
塔載する半導体素子とワイヤの結線を行う回路と、半導
体装置化した後にプリント基板に実装するための外部端
子(半田ボール)とを基板の両面に設け、これらをスル
ーホールを介して電気的に接続していた複雑な構造であ
り、信号が通過する配線長が長くなり、その回路デザイ
ンも複雑化している。また、耐熱及び絶縁樹脂基材を用
いて構成される従来型プラスティックBGA用の基板を
製造するプロセスは、樹脂基材の孔開けや表裏回路の導
通めっき処理及びソルダーレジスト印刷といった従来の
プリント基板と同様の工程が必要であり、全体として長
い工程にならざるをえない。これに加えて、高密度化を
実現するための回路プロセスにおいての制約が多く存在
し、低コストに製造することは難しい。そしてまた、樹
脂の熱膨張の影響等によりスルーホールが断線を生じる
こともあり、作製上、信頼性の点で問題が多かった。即
ち、従来のBGAは、スルーホールの側壁に化学銅や化
学ニッケル処理を施し、所定の厚みを電解銅で形成して
おり、接続部の導体層は機械的強度が基本的に弱く、層
間材料の線膨張係数の相違などから接続部に断線を生じ
る間題があった。
【0004】上記のように、ビスマレイド樹脂を用いた
BGAは配線長が長くなり、且つ、スルーホールの導通
信頼性が低いため、配線を可能な限り短小にし、且つ、
より微細で高い信頼性を持つスルーホール孔を作製する
技術の確率が望まれていた。しかし、BGAのような、
エリアアレイタイプの樹脂封止型半導体装置用の両面回
路基板においては、配線長を短小化するためには、少な
くとも従来タイプのBGAのように最外殻にスルーホー
ルを配置するのではなく、内部電極と外部電極の最短距
離上にスルーホールを配置することが必要となるが、こ
れを達成するためには幾何的問題から極めて小径のスル
ーホールの作製が必要になる。スルーホールの小径化に
は、キヤリアとなる絶縁材料を軽薄化することが必要で
あるが、層間絶縁性の問題があるため、これには限界が
ある。また、表裏の配線間をスルーホールを介して、信
頼性を高く接続する方法として、スルーホール全体に導
電性材料を埋め込む充填スルーホール(充填ビアホール
と言う場合もある)という構造が提唱されているが、こ
の方法は、比較的大きなスルーホールでは適用可能であ
るが、近年の多端子のエリアアレイタイプの樹脂封止型
半導体装置用の両面回路基板において必要とされる小径
のホールでは、材料の埋まり込み性の見地から、その適
用は、現状、困難である。
【0005】
【発明が解決しようとする課題】このように、BGAの
ような、エリアアレイタイプの樹脂封止型半導体装置用
の両面回路基板においては、配線を可能な限り短小に
し、且つ、より小径で高い信頼性を持つスルーホールを
作製する技術の確率が望まれていた。本発明は、これら
に対応するもので、近年の多端子化に対応できるよう
な、配線を短小にし、且つ、小径で高い信頼性を持つ、
充填タイプのスルーホールを有するエリアアレイタイプ
樹脂型半導体装置用の両面回路基板を提供しようとする
ものである。
【0006】
【課題を解決するための手段】本発明の両面回路基板の
製造方法は、両面回路基板の製造方法であって、順に、
(A)シート状の導電性基材の第1の面側に、該第1の
面を覆うように電着用の導電性層を設け、更に必要に応
じ、支持用シートを設けた状態で、導電性基材の第2の
面側に設けられた製版されたレジストを耐エッチングマ
スクとして、該導電性の基材の所定の領域を第2の面側
からのみエッチングして貫通させ、貫通孔部を形成する
工程と、(B)貫通された導電性基材の貫通孔部に、絶
縁性樹脂からなる電着生成物を電着により充填し、これ
を硬化して絶縁膜とし、絶縁膜と導電性基材からなるベ
ースシートを形成する工程と、(C)絶縁膜と導電性基
材からなるベースシートの両面に、それぞれ選択めっき
により導電性層からなる回路部を形成する工程とを有す
ることを特徴とするものである。そして、上記におい
て、絶縁膜と導電性基材からなるベースシートの両面
に、それぞれ選択めっきにより導電性層からなる回路部
を形成する際には、予め、絶縁膜と導電性基材からなる
ベースシートの両面に、無電解めっきにより、導電性層
を設けておき、回路部を形成後に、該無電解めっきによ
る導電性層の不要の部分を除去することを特徴とするも
のである。尚、無電解めっきによる導電性層は、選択め
っきを電解めっきにより行なえる程度に薄いもので良
く、導電性層が薄い場合は、不要の部分の除去はフラッ
シュエッチングにて行うことができる。そしてまた、上
記におけるシートの導電性基材が箔からなることを特徴
とするものである。尚、ここで言う箔とは、電解銅箔等
の導電性の薄い箔で、そのエッチング加工による微細加
工性は厚さの薄いもの程良い。厚さが50μm以下、1
0μm以上程度の薄い箔にも適用可能である。また、上
記における電着生成物がポリイミド樹脂であることを特
徴とするものである。さらにまた、上記における両面回
路基板が、エリアアレイタイプの樹脂封止型半導体装置
用の配線基板であることを特徴とするものであり、該両
面回路基板が、フリップチップボンディングにて電気的
に半導体素子の端子(パッド)と接続を行うものである
ことを特徴とするものである。
【0007】本発明の両面回路基板は、本発明の製造方
法により作製されたことを特徴とするものである。
【0008】
【作用】本発明の両面回路基板の製造方法は、上記のよ
うに構成することにより、小径で高い信頼性を持つスル
ーホール孔を有する両面回路基板の提供を可能としてい
る。具体的には、順に、(A)シート状の導電性基材の
第1の面側に、該第1の面を覆うように電着用の導電性
層を設け、更に必要に応じ、支持用シートを設けた状態
で、導電性基材の第2の面側に設けられた製版されたレ
ジストを耐エッチングマスクとして、該導電性の基材の
所定の領域を第2の面側からのみエッチングして貫通さ
せ、貫通孔部を形成する工程と、(B)貫通された導電
性基材の貫通孔部に、絶縁性樹脂からなる電着生成物を
電着により充填し、これを硬化して絶縁膜とし、絶縁膜
と導電性基材(エッチング残部)からなるベースシート
を形成する工程と、(C)絶縁膜と導電性基材(エッチ
ング残部)からなるベースシートの両面に、それぞれ選
択的めっきにより導電性層からなる回路部を形成する工
程とを有し、絶縁膜と導電性基材からなるベースシート
の両面に、それぞれ選択めっきにより導電性層からなる
回路部を形成する際には、予め、絶縁膜と導電性基材か
らなるベースシートの両面に、無電解めっきにより、導
電性層を設けておき、回路部を形成後に、該電解めっき
による導電性層の不要の部分を除去することにより、こ
れを達成している。更には、シートの導電性基材が箔か
らなり、電着生成物をポリイミド樹脂とすることをによ
り、近年の多端子化に対応できるような、配線を短小に
し、且つ、小径で高い信頼性を持つスルーホール孔を有
するエリアアレイタイプ樹脂型半導体装置用の両面回路
基板の提供を可能としている。
【0009】即ち、シート状の導電性基材の一面側から
製版されたレジストを耐エッチング性マスクとしてエッ
チングすることによって、シート状の導電性基材の所定
の領域に貫通孔を開け、この貫通孔部に電着生成物でか
らなる絶縁膜を形成し、絶縁膜とエッチング残部である
導電性基材からなるベースシートを形成するため、シー
ト状の導電性基材として薄い箔を用いることにより、エ
ッチング加工により残す導電性基材の部分を微細加工さ
れたベースシートを得ることができる。そして、このベ
ースシートの両面に、それぞれ選択的めっきにより導電
性層からなる回路部を形成し、エッチング加工により残
った導電性基材部分をそのまま、充填タイプのスルーホ
ールとして用いる構造とすることにより、従来の埋め込
み方式と同等以上の接続信頼性を持つ持つホールを、従
来よりもはるかに微細なものにすることを可能にでき
る。尚、従来は、絶縁物シート基材を孔開け加工してス
ルホールを作製するため、充填タイプのスルホールの小
径化にも限界があった。また、導電性基材をエッチング
して貫通された部分に、電着法により電着生成物を形成
し、これを硬化して絶縁物とするため、絶縁物中に気抱
などを巻き込むことなく、安定した製造が可能である。
また、作製する両面回路基板が、エリアアレイタイプの
樹脂封止型半導体装置用の配線基板とする場合には、シ
ート状の導電性基材を箔とし、電着生成物を電着ポリイ
ミドとして、近年の多端子化に対応できるような、配線
を短小にし、且つ、小径で高い信頼性を持つスルーホー
ル孔を有する両面回路基板の作製を可能としている。エ
リアアレイタイプの樹脂封止型半導体装置用の配線基板
として、フリップチップボンディングにて電気的に半導
体素子の端子(パッド)と接続を行うものへの適用も可
能である。
【0010】
【本発明の実施の形態】本発明の両面回路基板の製造方
法の実施の形態の1例を挙げて説明する。図1は実施の
形態の1例の工程図である。図1中、110は導電性基
材、110Aは第1の面、110Bは第2の面、111
はエッチング残部(充填タイプのスルーホール部)、1
12は貫通孔部、120はレジスト、130は電着用導
電性層、135支持シート、140は電着生成物、14
5は絶縁物、150はベースシート、160は導電性
層、170はレジスト、180は導電性層、190は配
線基板である。本例は、厚さ50μm〜10μm程度の
電解銅箔を導電性基材110として、フリップチップボ
ンディングにて電気的に半導体素子の端子(パッド)と
接続を行う方式の、エリアアレイタイプの樹脂封止型半
導体装置用の配線基板を作製する方法である。そして、
順に、シート状の導電性基材の第1の面側に、該第1の
面を覆うように電着用の導電性層を設け、更に必要に応
じ、支持用シートを設けた状態で、導電性基材の第2の
面側に設けられた製版されたレジストを耐エッチングマ
スクとして、該導電性の基材の所定の領域を第2の面側
からのみエッチングして貫通させ、貫通孔部を形成する
工程と、貫通された導電性基材の貫通孔部に、絶縁性樹
脂からなる電着生成物を電着により充填し、これを硬化
して絶縁膜とし、絶縁膜と導電性基材からなるベースシ
ートを形成する工程と、絶縁膜と導電性基材からなるベ
ースシートの両面に、それぞれ選択めっきにより導電性
層からなる回路部を形成する工程とを有し、絶縁膜と導
電性基材からなるベースシートの両面に、それぞれ選択
めっきにより導電性層からなる回路部を形成する際に
は、予め、絶縁膜と導電性基材からなるベースシートの
両面に、無電解めっきにより、導電性層を設けておき、
回路部を形成後に、該無電解めっきによる導電性層の不
要の部分をフラッシュエッチングにより、除去するもの
である。
【0011】以下、図1に基づいて本例を説明する。先
ず、厚さ50μm〜10μm程度の電解銅箔を導電性基
材110として用意する。(図1(a)) 尚、電解銅箔に限らず圧延銅箔でも良い。
【0012】次いで、導電性基材110の一方の面(第
1の面110A)側に、第1の面110Aを覆うように
電着用の導電性層130を設け、さらに支持用シート1
35で覆った状態で、第1の面110Aに対向する他方
の面(第2の面110B)側をレジスト製版して、製版
されたレジスト120を耐エッチングマスクとして、該
導電性基材110の所定の領域を第2の面側からのみエ
ッチングして貫通させ、貫通孔部112を形成する。
(図1(g)) 本例では、図1(b)〜図1(g)のようにして行う
が、図1(g)の状態を得る方法はこれに限定はされな
い。即ち、まず、導電性基材110の一面(第2の面1
10B)に、レジスト120を塗布し(図1(b))、
これを所定の形状に製版する。(図1(c)) 次いで、導電性基材110の露出部分にめっきにより導
電性層130を形成し、(図1(d))、第1の面11
0Aに形成された導電性層130を覆うように、全体を
支持し、且つ、後続するエッチングに耐エッチング性を
有する支持シート135(バッキングシートとも言う)
を貼った後に、第2の面110B側に形成された導電性
層130をエッチングして除去する。(図1(f)) 導電性層130のエッチング除去に際しては、導電性基
材110がエッチングされないエッチング液を使用す
る。この後、製版されたレジスト120を耐エッチング
マスクとして、該導電性基材110の所定の領域(レジ
スト120の開口部)を第2の面110B側からのみエ
ッチングして貫通させ、貫通孔部112を形成する。
(図1(g)) 尚、111は導電性基板のエッチング残部で充填タイプ
のスルーホール部となる部分である。導電性基材110
のエッチング除去に際しては、導電性層130がエッチ
ングされないエッチング液を使用する。支持シート13
5は、後工程で導電性基材110をエッチングにより貫
通した際の支持用シートとなるもので、且つ、導電性層
130をエッチングする際の耐エッチング性を有するも
のであれば良く、フレキシブルな樹脂シート、レジスト
を塗布した状態のものが挙げられる。導電性層130と
しては、後工程で導電性基材110をエッチングする際
に、エッチングされないことが必要である。レジスト1
20は、導電性層130のめっきや、後工程での導電性
基材110のエッチングに耐えるものである。
【0013】次いで、貫通された導電性基材110の貫
通孔部112に、絶縁性樹脂からなる電着生成物140
を電着により充填し(図1(h))、これを乾燥してか
ら支持シート135を剥がし(図1(i))、次いで、
導電性層130をエッチング除去する。(図1(j)) 次いで、所定の温度で電着生成物140を硬化させて絶
縁膜145として、更にレジスト120を除去し、絶縁
膜145とエッチング残部111の導電性基材110か
らなるベースシート150を形成する。(図1(k)) 電着生成物140としては、硬化前後で体積変化の少な
いものが好ましく、硬化後の絶縁膜145としては、絶
縁性、強度、化学的安定性等に耐えるものであれば特に
限定はされないが、ポリイミド樹脂が好ましい。ここで
も、導電性層130のエッチング除去に際しては、導電
性基材110の残部111がエッチングされないエッチ
ング液を使用する。
【0014】次に、絶縁膜145と導電性基材110の
エッチング残部111からなるベースシート150の両
面に無電解めっきにより、導電性層160を設け(図1
(l))、それぞれ、回路作製のための選択めっき用
に、所定形状にレジスト170を形成する。(図1
(m)) 次いで、選択めっきにより導電性層180からなる回路
部を形成する。(図1(n)) 導電性層180としては、導電性の良い金属ならば良
く、一般的には銅めっき層であるが、特にこれに限定は
されない。多層にめっき形成しても良い。尚、絶縁膜1
45と導電性基材110のエッチング残部111からな
るベースシート150の両面に形成される回路部の導通
が、エッチングされて残っている導電性基材110のエ
ッチング残部111によりなされるように、レジスト1
70の形成、選択めっきによる導電性層180の形成は
なされる。本例では、導電性層160の形成を無電解め
っきにより行ったが、これを蒸着やスパッタリングによ
り行っても良いことは言うまでもない。
【0015】次いで、レジスト170を除去し(図1
(o))、導電性層160の不要の部分をフラッシュエ
ッチングにて除去して(図1(p))、配線基板190
を形成する。このようにして作製され本例の配線基板1
90は、ベースシート150の両面に形成される回路部
の導通が、エッチングされて残っている導電性基材11
0のエッチング残部111によりなされるが、構造から
は、絶縁膜145のスルーホールを導電性基材110の
エッチング残部111にて埋めた充填タイプのスルーホ
ールを有する配線基板とも言える。
【0016】この後必要に応じ、感光性ポリイミド等の
感光性絶縁膜を、表面処理用のレジスト且つ保護膜とし
て両面に塗布し、内部電極部及ぴ外部電極部ともに所定
の製版によって絶縁膜を開口させ、内部電極接続用表面
処理、外部電極接続用表面処理を行った後、該開口部
に、通常、ニッケル及ぴ金めっきを施して完成する。ま
た、目的によって保護膜を設けず、配線全面にニッケ
ル、金の層を設けても良い。表面処理に関しては、接続
機能を満たしていれば特に限定はされない。
【0017】
【実施例】実施例は、図1に示す工程にて、微細で高信
頼性のスルーホール(充填タイブのスルーホール)を有
し、且つ高密度配線を有するエリアアレイタイプの樹脂
封止型半導体装置用の両面回路基板を作製したものであ
る。以下、実施例を図1に基づいて説明する。シート状
の導電性基材110としては、厚みが18μmの電解銅
箔を用いた。((図1(a)) この電解銅箔からなるシート状の導電性基材110に所
定の前処理を施した後、重クロム酸カリウムを感光剤と
した水溶性カゼインレジストからなるフオトレジストを
該電解銅箔からなるシート状の導電性基材110の一面
(第2の面110B)に均一に塗布した。(図1
(b)) 次いで、所定のパターンが形成されたマスクを介して高
圧水銀灯でレジスト部を露光した後、所定の現像液で該
感光性レジストを現像して、所定の形状にレジスト12
0を形成し、硬膜処理、洗浄処理等を必要に応じて行っ
た。(図1(c)) 充填タイプのスルホール部をレジストで覆うようにレジ
スト製版を行った。更に、レジスト製版面(第2の面1
10B)と反対側の面(第1の面110A)の両面に日
本高純度化学株式会社製のニッケルめっき液WHNを用
いて液温50°Cにて、膜厚3μmのニッケル層からな
る導電性層130を形成した。(図1(d)) 第1の面110Aに形成されたニッケル層からなる導電
性層130は、後工程で電着生成物を電着形成するため
のものである。めっき後、レジスト製版面(第2の面1
10B)と反対側の面(第1の面110A)に、ポリエ
ステル製の弱粘着タイプのバッキングシートを支持用シ
ート135としてラミネートした。(図1(e)) 次いで、洗浄処理等を必要に応じて行い、硝酸、過酸化
水素を主たる成分とするエッチング液にてレジスト製版
面のニッケルのみエッチング除去し(図1(f))、続
けてアンモニア系アルカリエッチング液にてレジスト製
版面の銅をエッチングし、バッキングシート(支持用シ
ート135)側のニッケルからなる導電性層130の面
に到違するまで処埋を続けた。(図1(g)) ここで、銅で導電性基材110のエッチング残部111
からなる充填タイプのスルーホール部が形成されたこと
となる。ニッケルからなる導電性層130のエッチング
液は、エッチング残部111の素材である銅を腐蝕しな
いものであれぱ良く、またエッチング残部111の素材
である銅のエッチング液はニッケルからなる導電性層1
30を腐蝕しないものであれぱ良く、上記のエッチング
液に限定はされない。
【0018】次いで、電着法により、シート状の導電性
基材110をエッチングにより孔開けした部分(貫通孔
部112)に、ポリイミドからなる電着生成物140を
形成した。(図1(h)) 電着材料としては、ポリイミド樹脂からなる電着液を用
いた。次いで、電着生成物140を、乾燥し、バッキン
グシート(支持用シート)135を剥離した。(図1
(i)) 次いで、硝酸、過酸化水素を主たる成分とするエッチン
グ液にて残された導電性層(ニッケル層)130を除去
した後、電着生成物140を所定の温度で完全に硬化さ
せ、絶縁膜(ポリイミド)145とした。(図1
(j)) 更に、カゼインレジストからなるレジスト120を所定
の条件にて剥膜した。(図1(k)) これにより、絶縁膜145と導電性基材110のエッチ
ング残部111からなるベースシート150が形成され
た。この状態が、キャリアとなる絶縁膜(ポリイミド)
145の間に導電性基材110のエッチング残部111
からなる充填タイプのスルーホールが形成されている状
態である。ここでも、導電性層(ニッケル層)130の
エッチング液は、エッチング残部111の素材である銅
を腐蝕しないものであれぱこれに限らない。
【0019】続いて、ベースシート150の両面に無電
解めっきを施し、化学銅を析出させて絶縁膜(ポリイミ
ド)145の表面に導電性層160を形成し(図1
(l))、更に必要な解像度に合せてレジストを選定し
て両面にコーティングし、回路デザインに合わせた所定
のマスクで露光、次いで現像してレジスト170を所定
の形状に形成した。(図1(m)) ここではAR−900(東京応化製、ボジ型ノボラック
レジスト)をロールコーターで塗布した。
【0020】両面に回路用のレジスト製版を行った後、
電解銅めっき法にて導電性層180を形成して、回路部
を形成した。(図1(n)) 電解銅めっき法の条件は次の通りである。硫酸銅五水和
物濃度70g/l、硫酸濃度200g/l、塩化物濃度
60ppmの浴組成に奥野製薬株式会社製の光沢剤トッ
プルチナを加えて液温30°Cにて、膜厚10μmの銅
配線を形成した。上記めっき条件は、浴組成分の濃度を
含めてこれに限ったものではなく、各使用範囲内で適当
なものであれぱ良い。次いで、所定の剥離液を用いてレ
ジスト170の除去を行い(図1(o))、配線部以外
の化学銅めっき層からなる導電性層180をフラッシュ
エッチングにより除去した。(図1(p))
【0021】次いで、感光性ポリイミドを表面処理用の
レジスト且つ保護膜として両面に塗布し、内部電極接続
用表面処理、外部電極接続用表面処理を行った後、内部
電極部及ぴ外部電極部ともに所定の製版によって開口さ
せ、ニッケル及ぴ金めっきを施して、配線基板の作製を
完成とした。このようにして、微細なスルーホールで、
且つ、高信頼性を有するスルーホール導通を得ることが
でき、高密度配線が可能なエリアアレイタイプの樹脂封
止型半導体装置用の配線基板を得た。
【0022】
【発明の効果】本発明は、上記のように、近年の多端子
化に対応できるような、配線を短小にし、且つ、小径で
高い信頼性を持つスルーホールを有するエリアアレイタ
イプ樹脂型半導体装置用の両面回路基板の提供を可能と
した。
【図面の簡単な説明】
【図1】本発明の配線基板の製造方法の実施の形態の1
例を示した工程図
【符号の説明】 110 導電性基材 110A 第1の面 110B 第2の面 111 エッチング残部(充填タイ
プのスルーホール部) 112 貫通孔部 120 レジスト 130 電着用導電性層 135 支持シート 140 電着生成物 145 絶縁物 150 ベースシート 160 導電性層 170 レジスト 180 導電性層 190 配線基板

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 両面回路基板の製造方法であって、順
    に、(A)シート状の導電性基材の第1の面側に、該第
    1の面を覆うように電着用の導電性層を設け、更に必要
    に応じ、支持用シートを設けた状態で、導電性基材の第
    2の面側に設けられた製版されたレジストを耐エッチン
    グマスクとして、該導電性の基材の所定の領域を第2の
    面側からのみエッチングして貫通させ、貫通孔部を形成
    する工程と、(B)貫通された導電性基材の貫通孔部
    に、絶縁性樹脂からなる電着生成物を電着により充填
    し、これを硬化して絶縁膜とし、絶縁膜と導電性基材か
    らなるベースシートを形成する工程と、(C)絶縁膜と
    導電性基材からなるベースシートの両面に、それぞれ選
    択めっきにより導電性層からなる回路部を形成する工程
    とを有することを特徴とする両面回路基板の製造方法。
  2. 【請求項2】 請求項1において、絶縁膜と導電性基材
    からなるベースシートの両面に、それぞれ選択めっきに
    より導電性層からなる回路部を形成する際には、予め、
    絶縁膜と導電性基材からなるベースシートの両面に、無
    電解めっきにより、導電性層を設けておき、回路部を形
    成後に、不要の部分を除去することを特徴とする両面回
    路基板の製造方法。
  3. 【請求項3】 請求項1ないし2におけるシートの導電
    性基材が箔からなることを特徴とする両面回路基板の製
    造方法。
  4. 【請求項4】 請求項1ないし3における電着生成物が
    ポリイミド樹脂であることを特徴とする両面回路基板の
    製造方法。
  5. 【請求項5】 請求項1ないし4における両面回路基板
    が、エリアアレイタイプの樹脂封止型半導体装置用の配
    線基板であることを特徴とする両面回路基板の製造方
    法。
  6. 【請求項6】 請求項5における両面回路基板が、フリ
    ップチップボンディングにて電気的に半導体素子の端子
    と接続を行うものであることを特徴とする両面回路基板
    の製造方法。
  7. 【請求項7】 請求項1ないし6の製造方法により作製
    されたことを特徴とする両面回路基板。
JP19391798A 1998-07-09 1998-07-09 両面回路基板の製造方法と両面回路基板 Withdrawn JP2000031639A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19391798A JP2000031639A (ja) 1998-07-09 1998-07-09 両面回路基板の製造方法と両面回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19391798A JP2000031639A (ja) 1998-07-09 1998-07-09 両面回路基板の製造方法と両面回路基板

Publications (1)

Publication Number Publication Date
JP2000031639A true JP2000031639A (ja) 2000-01-28

Family

ID=16315900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19391798A Withdrawn JP2000031639A (ja) 1998-07-09 1998-07-09 両面回路基板の製造方法と両面回路基板

Country Status (1)

Country Link
JP (1) JP2000031639A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060343A (ja) * 2001-08-17 2003-02-28 Advantest Corp 配線基板の製造方法
WO2004103039A1 (ja) * 2003-05-19 2004-11-25 Dai Nippon Printing Co., Ltd. 両面配線基板および両面配線基板の製造方法並びに多層配線基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060343A (ja) * 2001-08-17 2003-02-28 Advantest Corp 配線基板の製造方法
JP4526747B2 (ja) * 2001-08-17 2010-08-18 株式会社アドバンテスト 配線基板の製造方法
WO2004103039A1 (ja) * 2003-05-19 2004-11-25 Dai Nippon Printing Co., Ltd. 両面配線基板および両面配線基板の製造方法並びに多層配線基板

Similar Documents

Publication Publication Date Title
KR101609016B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
US6312614B1 (en) Method for production of interposer for mounting semiconductor element
JPH10125818A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JPH09283925A (ja) 半導体装置及びその製造方法
JP2002118204A (ja) 半導体装置、並びに半導体搭載用基板及びその製造方法
JP2000332145A (ja) 樹脂封止型半導体装置用の回路部材とそれを用いた樹脂封止型半導体装置および回路部材の製造方法
JP3529915B2 (ja) リードフレーム部材及びその製造方法
JP2000031639A (ja) 両面回路基板の製造方法と両面回路基板
JP3992877B2 (ja) 樹脂封止型半導体装置の製造方法
JPH09116045A (ja) リードフレームを用いたbgaタイプの樹脂封止型半導体装置およびその製造方法
JP3585660B2 (ja) 表面実装型半導体装置の製造方法
JPH10206462A (ja) プローブ構造の製造方法
JP5521301B2 (ja) リードフレーム型基板とその製造方法および半導体装置
JP2000031336A (ja) 半導体パッケージ用部材及びその製造方法
JP3589135B2 (ja) 検査用プローブ基板およびその製造方法
JP4390908B2 (ja) 配線部材の製造方法
JP4402256B2 (ja) 半導体チップ塔載用配線部材の製造方法
JP2000031335A (ja) 半導体パッケージ用部材及びその製造方法
JP4521790B2 (ja) 配線板の製造法
KR101197777B1 (ko) 리드 프레임 및 그 제조 방법
JPH0878575A (ja) 半導体装置及びそれに使用されるチップキャリアの 製造方法
JPH0897315A (ja) 表面実装型半導体装置
JPH1050885A (ja) 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法
JP4635395B2 (ja) 半導体回路検査治具の製造方法
JPH10200009A (ja) リードフレーム部材とリードフレーム部材の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051004