JP2003060343A - 配線基板の製造方法 - Google Patents
配線基板の製造方法Info
- Publication number
- JP2003060343A JP2003060343A JP2001287829A JP2001287829A JP2003060343A JP 2003060343 A JP2003060343 A JP 2003060343A JP 2001287829 A JP2001287829 A JP 2001287829A JP 2001287829 A JP2001287829 A JP 2001287829A JP 2003060343 A JP2003060343 A JP 2003060343A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive film
- hole
- wiring board
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 微細な貫通孔及び当該貫通孔に設けられた導
体部材を有する配線基板を提供する。 【解決手段】 貫通孔及び当該貫通孔に設けられた導電
性部材を有する配線基板の製造方法であって、第１の基
板１００上に第１の導電性膜１３０を形成するステップ
と、第２の基板２００の表面から裏面に向かって貫通孔
を形成するステップと、第１の基板１００における第１
の導電性膜１３０が形成された面と、第２の基板２００
の表面とが対向するように、第１の基板と第２の基板と
を貼り合わせるステップと、第１の導電性膜１３０を電
極として、電鋳により貫通部に導電性部材３００を形成
するステップとを備えた配線基板の製造方法。
体部材を有する配線基板を提供する。 【解決手段】 貫通孔及び当該貫通孔に設けられた導電
性部材を有する配線基板の製造方法であって、第１の基
板１００上に第１の導電性膜１３０を形成するステップ
と、第２の基板２００の表面から裏面に向かって貫通孔
を形成するステップと、第１の基板１００における第１
の導電性膜１３０が形成された面と、第２の基板２００
の表面とが対向するように、第１の基板と第２の基板と
を貼り合わせるステップと、第１の導電性膜１３０を電
極として、電鋳により貫通部に導電性部材３００を形成
するステップとを備えた配線基板の製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、配線基板の製造方
法に関する。特に本発明は、微細な貫通孔及び当該貫通
孔に充填された導電性部材を有する配線基板の製造方法
に関する。
法に関する。特に本発明は、微細な貫通孔及び当該貫通
孔に充填された導電性部材を有する配線基板の製造方法
に関する。
【０００２】
【従来の技術】基板に設けられた貫通孔、及び当該貫通
孔に設けられた導電部材を有する従来の配線基板とし
て、貫通孔にワイヤを挿入した後、ワイヤと貫通孔との
隙間を樹脂等で封することにより製造された配線基板が
ある。
孔に設けられた導電部材を有する従来の配線基板とし
て、貫通孔にワイヤを挿入した後、ワイヤと貫通孔との
隙間を樹脂等で封することにより製造された配線基板が
ある。
【０００３】
【発明が解決しようとする課題】近年のマイクロマシン
の微細化に伴い、例えばマイクロマシンに電力を供給す
るための、微小な導電部材及び／又は微小ピッチで設け
られた導電部材を有する配線基板の開発が望まれてい
る。
の微細化に伴い、例えばマイクロマシンに電力を供給す
るための、微小な導電部材及び／又は微小ピッチで設け
られた導電部材を有する配線基板の開発が望まれてい
る。
【０００４】しかしながら従来の配線基板は、基板に貫
通孔を設け、当該貫通孔にワイヤを挿入する必要があ
る。ワイヤを貫通孔に挿入するためには、ワイヤの径に
ある程度の太さが必要であるため、その微細化には限界
がある。そのため配線基板の微細化は極めて困難な状況
となっている。
通孔を設け、当該貫通孔にワイヤを挿入する必要があ
る。ワイヤを貫通孔に挿入するためには、ワイヤの径に
ある程度の太さが必要であるため、その微細化には限界
がある。そのため配線基板の微細化は極めて困難な状況
となっている。
【０００５】そこで本発明は、上記の課題を解決するこ
とのできる配線基板の製造方法を提供することを目的と
する。この目的は特許請求の範囲における独立項に記載
の特徴の組み合わせにより達成される。また従属項は本
発明の更なる有利な具体例を規定する。
とのできる配線基板の製造方法を提供することを目的と
する。この目的は特許請求の範囲における独立項に記載
の特徴の組み合わせにより達成される。また従属項は本
発明の更なる有利な具体例を規定する。
【０００６】
【課題を解決するための手段】即ち、本発明の１つの形
態によると、貫通孔及び当該貫通孔に設けられた導電性
部材を有する配線基板の製造方法であって、第１の基板
上に第１の導電性膜を形成するステップと、第２の基板
の表面から裏面に向かって貫通孔を形成するステップ
と、第１の基板における第１の導電性膜が形成された面
と、第１の基板の表面とが対向するように、第１の基板
と第２の基板とを貼り合わせるステップと、第１の導電
性膜を電極として、電鋳により貫通部に導電性部材を形
成するステップとを備えたことを特徴とする配線基板の
製造方法を提供する。
態によると、貫通孔及び当該貫通孔に設けられた導電性
部材を有する配線基板の製造方法であって、第１の基板
上に第１の導電性膜を形成するステップと、第２の基板
の表面から裏面に向かって貫通孔を形成するステップ
と、第１の基板における第１の導電性膜が形成された面
と、第１の基板の表面とが対向するように、第１の基板
と第２の基板とを貼り合わせるステップと、第１の導電
性膜を電極として、電鋳により貫通部に導電性部材を形
成するステップとを備えたことを特徴とする配線基板の
製造方法を提供する。
【０００７】第２の基板における表面及び貫通孔の内壁
に、第２の導電性膜を形成するステップを更に備えるこ
とが好ましく、また、第１の基板と第１の導電性膜との
間に、中間導電膜を形成するステップを更に備えること
が好ましい。
に、第２の導電性膜を形成するステップを更に備えるこ
とが好ましく、また、第１の基板と第１の導電性膜との
間に、中間導電膜を形成するステップを更に備えること
が好ましい。
【０００８】また、第１の導電性膜を除去することによ
り、第１の基板と、導電性部材が形成された第２の基板
とを離脱させるステップを更に備えることが好ましい。
この場合、第１の導電性膜を形成するステップは、錫を
含む材料により第１の導電性膜を形成することが好まし
い。また、離脱させるステップは、第１の導電性膜を加
熱するステップを含むことが好ましい。
り、第１の基板と、導電性部材が形成された第２の基板
とを離脱させるステップを更に備えることが好ましい。
この場合、第１の導電性膜を形成するステップは、錫を
含む材料により第１の導電性膜を形成することが好まし
い。また、離脱させるステップは、第１の導電性膜を加
熱するステップを含むことが好ましい。
【０００９】なお上記の発明の概要は、本発明の必要な
特徴の全てを列挙したものではなく、これらの特徴群の
サブコンビネーションも又発明となりうる。
特徴の全てを列挙したものではなく、これらの特徴群の
サブコンビネーションも又発明となりうる。
【００１０】
【発明の実施の形態】以下、発明の実施の形態を通じて
本発明を説明するが、以下の実施形態はクレームにかか
る発明を限定するものではなく、又実施形態の中で説明
されている特徴の組み合わせの全てが発明の解決手段に
必須であるとは限らない。
本発明を説明するが、以下の実施形態はクレームにかか
る発明を限定するものではなく、又実施形態の中で説明
されている特徴の組み合わせの全てが発明の解決手段に
必須であるとは限らない。
【００１１】図１は、本発明の一実施形態に係る配線基
板の製造方法の途中工程を示す。図１（ａ）は、第１の
基板１００を用意するステップを示す。本実施形態にお
いて第１の基板１００は、ガラス基板である。第１の基
板１００は、例えばシリコン基板などの単結晶基板や、
例えば金、ニッケル、銅、アルミニウム、あるいはチタ
ンなどの金属基板であってもよい。
板の製造方法の途中工程を示す。図１（ａ）は、第１の
基板１００を用意するステップを示す。本実施形態にお
いて第１の基板１００は、ガラス基板である。第１の基
板１００は、例えばシリコン基板などの単結晶基板や、
例えば金、ニッケル、銅、アルミニウム、あるいはチタ
ンなどの金属基板であってもよい。
【００１２】続いて、図１（ｂ）に示すように、第１の
基板１００に第１の中間導電膜１１０及び第２の中間導
電膜１２０を形成する。第１の中間導電膜１１０及び第
２の中間導電膜１２０は、それぞれ第１の基板１００及
び第１の中間導電膜１２０に対して高い密着性を有する
材料により形成されるのが望ましい。本実施形態におい
て第１の中間導電膜１１０及び第２の中間導電膜１２０
は、それぞれクロム及び金であって、スパッタリング法
により形成される。また、後述する第１の導電性膜１３
０が、第１の基板１００又は第１の中間導電膜１１０に
対して高い密着性を有する場合には、第１の中間導電膜
１１０又は第２の中間導電膜１２０を形成する工程は省
略してもよい。
基板１００に第１の中間導電膜１１０及び第２の中間導
電膜１２０を形成する。第１の中間導電膜１１０及び第
２の中間導電膜１２０は、それぞれ第１の基板１００及
び第１の中間導電膜１２０に対して高い密着性を有する
材料により形成されるのが望ましい。本実施形態におい
て第１の中間導電膜１１０及び第２の中間導電膜１２０
は、それぞれクロム及び金であって、スパッタリング法
により形成される。また、後述する第１の導電性膜１３
０が、第１の基板１００又は第１の中間導電膜１１０に
対して高い密着性を有する場合には、第１の中間導電膜
１１０又は第２の中間導電膜１２０を形成する工程は省
略してもよい。
【００１３】続いて、図１（ｃ）に示すように、第２の
中間導電膜１２０上に、第１の導電性膜１３０を形成す
る。第１の導電性膜１３０は、後述する導電性部材を鍍
金により形成するためのシード層として機能する材料に
より形成されるのが望ましい。本実施形態において第１
の導電性膜１３０は錫であって、スパッタリング法によ
り形成される。
中間導電膜１２０上に、第１の導電性膜１３０を形成す
る。第１の導電性膜１３０は、後述する導電性部材を鍍
金により形成するためのシード層として機能する材料に
より形成されるのが望ましい。本実施形態において第１
の導電性膜１３０は錫であって、スパッタリング法によ
り形成される。
【００１４】図１（ｄ）は、第２の基板２００を用意す
るステップを示す。第２の基板２００は、絶縁性を有
し、強度が高く、加工しやすい基板であることが望まし
い。本実施形態において、第２の基板２００はガラス基
板である。また他の例において第２の基板２００は、例
えばシリコン基板などの単結晶基板であってもよい。
るステップを示す。第２の基板２００は、絶縁性を有
し、強度が高く、加工しやすい基板であることが望まし
い。本実施形態において、第２の基板２００はガラス基
板である。また他の例において第２の基板２００は、例
えばシリコン基板などの単結晶基板であってもよい。
【００１５】図１（ｅ）は、第２の基板２００に貫通孔
を形成するステップを示す。貫通孔２１０は、第２の基
板の表面２１２から裏面２１４に向かって、第２の基板
２００を貫通して形成される。本実施形態において貫通
孔２１０は、第２の基板２００の表面２１２及び／又は
裏面２１４に対して略垂直に形成される。貫通孔２１０
は、第２の基板２００の表面２１２及び／又は裏面２１
４に対して斜めに形成されてもよい。また貫通孔２１０
は、表面２１２又は裏面２１４から、裏面２１４又は表
面２１２に向かって断面が狭くなるようなテーパ形状を
有するように形成されてもよい。貫通孔２１０がテーパ
形状を有するように形成されることにより、後述する第
２の導電性膜２２０を形成するステップにおいて、より
容易に貫通孔２１０の内壁２１６に第２の導電性膜２２
０を形成することができる。
を形成するステップを示す。貫通孔２１０は、第２の基
板の表面２１２から裏面２１４に向かって、第２の基板
２００を貫通して形成される。本実施形態において貫通
孔２１０は、第２の基板２００の表面２１２及び／又は
裏面２１４に対して略垂直に形成される。貫通孔２１０
は、第２の基板２００の表面２１２及び／又は裏面２１
４に対して斜めに形成されてもよい。また貫通孔２１０
は、表面２１２又は裏面２１４から、裏面２１４又は表
面２１２に向かって断面が狭くなるようなテーパ形状を
有するように形成されてもよい。貫通孔２１０がテーパ
形状を有するように形成されることにより、後述する第
２の導電性膜２２０を形成するステップにおいて、より
容易に貫通孔２１０の内壁２１６に第２の導電性膜２２
０を形成することができる。
【００１６】図１（ｆ）は、第２の基板２００に第２の
導電性膜２２０を形成するステップを示す。第２の導電
性膜２２０は、第２の基板２００の表面２１２及び内壁
２１６に形成されるのが望ましい。第２の導電性膜２２
０は、例えばスパッタリング法や蒸着法などの物理蒸着
により、第２の導電性膜２２０を形成する材料を、第２
の基板２００の表面２１２から裏面２１４に向かう方向
に飛散させることにより、表面２１２及び内壁２１６に
形成するのが望ましい。
導電性膜２２０を形成するステップを示す。第２の導電
性膜２２０は、第２の基板２００の表面２１２及び内壁
２１６に形成されるのが望ましい。第２の導電性膜２２
０は、例えばスパッタリング法や蒸着法などの物理蒸着
により、第２の導電性膜２２０を形成する材料を、第２
の基板２００の表面２１２から裏面２１４に向かう方向
に飛散させることにより、表面２１２及び内壁２１６に
形成するのが望ましい。
【００１７】図２は、本実施形態に係る配線基板の製造
方法の途中工程を示す。まず、図２（ａ）に示すよう
に、図１（ｃ）において得られた第１の基板１００と、
図１（ｆ）において得られた第２の基板２００とを貼り
合わせる。本実施形態においては、第２の基板２００に
設けられた第２の導電性膜２２０と、第１の基板１００
に設けられた第１の導電性膜１３０とが接するように、
第１の基板１００と第２の基板２００とを貼り合わせ
る。この場合、第１の導電性膜１３０と第２の導電性膜
２２０とを加熱することにより、第１の導電性膜１３０
と第２の導電性膜２２０とを熱圧着することが好まし
い。第１の導電性膜１３０と第２の導電性膜２２０とを
熱圧着することにより、第１の基板１００と第２の基板
２００とをより強く密着させることができる。
方法の途中工程を示す。まず、図２（ａ）に示すよう
に、図１（ｃ）において得られた第１の基板１００と、
図１（ｆ）において得られた第２の基板２００とを貼り
合わせる。本実施形態においては、第２の基板２００に
設けられた第２の導電性膜２２０と、第１の基板１００
に設けられた第１の導電性膜１３０とが接するように、
第１の基板１００と第２の基板２００とを貼り合わせ
る。この場合、第１の導電性膜１３０と第２の導電性膜
２２０とを加熱することにより、第１の導電性膜１３０
と第２の導電性膜２２０とを熱圧着することが好まし
い。第１の導電性膜１３０と第２の導電性膜２２０とを
熱圧着することにより、第１の基板１００と第２の基板
２００とをより強く密着させることができる。
【００１８】また、第２の基板２００に第２の導電性膜
２２０が設けられない場合には、第２の基板２００の表
面２１２と第１の導電性膜１３０とが接するように、第
１の基板１００と第２の基板２００とを貼り合わせても
よい。この場合、第１の導電性膜１３０と第２の基板２
００の表面２１２とを陽極接合することが好ましい。
２２０が設けられない場合には、第２の基板２００の表
面２１２と第１の導電性膜１３０とが接するように、第
１の基板１００と第２の基板２００とを貼り合わせても
よい。この場合、第１の導電性膜１３０と第２の基板２
００の表面２１２とを陽極接合することが好ましい。
【００１９】続いて、図２（ｂ）に示すように、貫通孔
２１０に導電性部材３００を形成する。導電性部材３０
０は、電鋳により貫通孔２１０を充填するように形成さ
れるのが望ましい。また、導電性部材３００は、ニッケ
ル、銅、金などの高い導電性を有する材料により形成さ
れるのが望ましい。本実施形態において導電性部材３０
０は、第１の導電性膜１３０を電極とした電解鍍金によ
り、ニッケルを貫通孔２１０に充填させることにより形
成される。
２１０に導電性部材３００を形成する。導電性部材３０
０は、電鋳により貫通孔２１０を充填するように形成さ
れるのが望ましい。また、導電性部材３００は、ニッケ
ル、銅、金などの高い導電性を有する材料により形成さ
れるのが望ましい。本実施形態において導電性部材３０
０は、第１の導電性膜１３０を電極とした電解鍍金によ
り、ニッケルを貫通孔２１０に充填させることにより形
成される。
【００２０】本実施形態において、鍍金により導電性部
材３００を形成することにより、貫通孔２１０を封止す
ることができる。そのため配線基板を、例えばマイクロ
スイッチなどの気密性を必要とするマイクロマシンに使
用した場合であっても、十分に気密性を保つことができ
る。
材３００を形成することにより、貫通孔２１０を封止す
ることができる。そのため配線基板を、例えばマイクロ
スイッチなどの気密性を必要とするマイクロマシンに使
用した場合であっても、十分に気密性を保つことができ
る。
【００２１】続いて、図２（ｃ）に示すように、第１の
基板１００と第２の基板２００とを離脱させる。具体的
には、第１の導電性膜１３０を除去することにより、第
１の基板１００と第２の基板２００とを離脱させるのが
好ましい。本実施形態においては、第１の導電性膜１３
０を加熱し、第１の導電性膜１３０を溶融させることに
より、第１の導電性膜１３０を除去する。この場合、第
１の導電性膜１３０を形成する材料の融点の２／３以上
の温度に、第１の導電性膜１３０を加熱することによ
り、第１の導電性膜１３０を除去するのが好ましい。ま
た、第１の導電性膜１３０は導電性部材３００及び第２
の導電性膜２２０を形成する材料より、融点が低い材料
により形成されるのが望ましい。
基板１００と第２の基板２００とを離脱させる。具体的
には、第１の導電性膜１３０を除去することにより、第
１の基板１００と第２の基板２００とを離脱させるのが
好ましい。本実施形態においては、第１の導電性膜１３
０を加熱し、第１の導電性膜１３０を溶融させることに
より、第１の導電性膜１３０を除去する。この場合、第
１の導電性膜１３０を形成する材料の融点の２／３以上
の温度に、第１の導電性膜１３０を加熱することによ
り、第１の導電性膜１３０を除去するのが好ましい。ま
た、第１の導電性膜１３０は導電性部材３００及び第２
の導電性膜２２０を形成する材料より、融点が低い材料
により形成されるのが望ましい。
【００２２】本実施形態において第１の導電性膜１３０
を、融点が低い錫により形成することにより、第１の基
板１００と第２の基板２００とを容易に離脱させること
ができる。
を、融点が低い錫により形成することにより、第１の基
板１００と第２の基板２００とを容易に離脱させること
ができる。
【００２３】続いて、図２（ｄ）に示すように、導電性
部材３００及び第２の導電性膜２２０の不要な部分を除
去する。具体的には、第２の基板２００の表面２１２か
ら突出した導電性部材３００、及び表面２１２に設けら
れた第２の導電性膜２２０を除去することにより、それ
ぞれの貫通孔２１０に設けられた導電性部材３００及び
第２の導電性膜２２０を絶縁する。そして、第２の基板
２００の裏面から突出した導電性部材３００を除去す
る。本実施形態においては、第２の基板２００の表面２
１２及び裏面２１４の双方を、化学機械研磨（ＣＭＰ：
Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉ
ｓｈ）により研磨することにより、第２の導電性膜２２
０及び導電性部材３００を除去するとともに、第２の基
板２００の表面２１２及び裏面２１４を平坦化すること
により配線基板を得る。
部材３００及び第２の導電性膜２２０の不要な部分を除
去する。具体的には、第２の基板２００の表面２１２か
ら突出した導電性部材３００、及び表面２１２に設けら
れた第２の導電性膜２２０を除去することにより、それ
ぞれの貫通孔２１０に設けられた導電性部材３００及び
第２の導電性膜２２０を絶縁する。そして、第２の基板
２００の裏面から突出した導電性部材３００を除去す
る。本実施形態においては、第２の基板２００の表面２
１２及び裏面２１４の双方を、化学機械研磨（ＣＭＰ：
Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉ
ｓｈ）により研磨することにより、第２の導電性膜２２
０及び導電性部材３００を除去するとともに、第２の基
板２００の表面２１２及び裏面２１４を平坦化すること
により配線基板を得る。
【００２４】本実施形態において第２の基板２００を研
磨する工程を備えることにより、第１の基板１００と第
２の基板２００とを離脱させる工程において、第２の基
板２００に第１の導電性膜１３０が残留した場合であっ
ても、研磨する工程において残留した第１の導電性膜１
３０を除去することができる。
磨する工程を備えることにより、第１の基板１００と第
２の基板２００とを離脱させる工程において、第２の基
板２００に第１の導電性膜１３０が残留した場合であっ
ても、研磨する工程において残留した第１の導電性膜１
３０を除去することができる。
【００２５】以上、本発明を実施形態を用いて説明した
が、本発明の技術的範囲は上記実施形態に記載の範囲に
は限定されない。上記実施形態に、多様な変更または改
良を加えることができる。そのような変更または改良を
加えた形態も本発明の技術的範囲に含まれ得ることが、
特許請求の範囲の記載から明らかである。
が、本発明の技術的範囲は上記実施形態に記載の範囲に
は限定されない。上記実施形態に、多様な変更または改
良を加えることができる。そのような変更または改良を
加えた形態も本発明の技術的範囲に含まれ得ることが、
特許請求の範囲の記載から明らかである。
【００２６】上記説明から明らかなように、本発明によ
れば非常に微細な導電部材を有する配線基板を提供する
ことができる。
れば非常に微細な導電部材を有する配線基板を提供する
ことができる。
【図１】本発明の一実施形態に係る配線基板の製造方法
の途中工程を示す。
の途中工程を示す。
【図２】本実施形態に係る配線基板の製造方法の途中工
程を示す。
程を示す。
１００ 第１の基板 １１０
第１の中間導電膜 １２０ 第２の中間導電膜 １３０
第１の導電性膜 ２００ 第２の基板 ２１０
貫通孔 ２１２ 表面 ２１４
裏面 ２１６ 内壁 ２２０
第２の導電性膜 ３００ 導電部材
第１の中間導電膜 １２０ 第２の中間導電膜 １３０
第１の導電性膜 ２００ 第２の基板 ２１０
貫通孔 ２１２ 表面 ２１４
裏面 ２１６ 内壁 ２２０
第２の導電性膜 ３００ 導電部材
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 安岡 正純
東京都練馬区旭町１丁目32番１号株式会社
アドバンテスト内
Ｆターム(参考） 5E317 AA27 BB01 BB12 BB13 BB15
CC33 CD01 CD32 GG14
Claims (6)
- 【請求項１】 貫通孔及び当該貫通孔に設けられた導電
性部材を有する配線基板の製造方法であって、 第１の基板上に第１の導電性膜を形成するステップと、 第２の基板の表面から裏面に向かって前記貫通孔を形成
するステップと、 前記第１の基板における前記第１の導電性膜が形成され
た面と、前記第１の基板の前記表面とが対向するよう
に、前記第１の基板と前記第２の基板とを貼り合わせる
ステップと、 前記第１の導電性膜を電極として、電鋳により前記貫通
部に前記導電性部材を形成するステップとを備えたこと
を特徴とする配線基板の製造方法。 - 【請求項２】 前記第２の基板における前記表面及び前
記貫通孔の内壁に、第２の導電性膜を形成するステップ
を更に備えたことを特徴とする請求項１記載の配線基板
の製造方法。 - 【請求項３】 前記第１の基板と前記第１の導電性膜と
の間に、中間導電膜を形成するステップを更に備えたこ
とを特徴とする請求項１又は２記載の配線基板の製造方
法。 - 【請求項４】 前記第１の導電性膜を除去することによ
り、前記第１の基板と、前記導電性部材が形成された前
記第２の基板とを離脱させるステップを更に備えたこと
を特徴とする請求項１から３のいずれか記載の配線基板
の製造方法。 - 【請求項５】 前記第１の導電性膜を形成するステップ
は、錫を含む材料により前記第１の導電性膜を形成する
ことを特徴とする請求項４記載の配線基板の製造方法。 - 【請求項６】 前記離脱させるステップは、前記第１の
導電性膜を加熱するステップを含むことを特徴とする請
求項５記載の配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001287829A JP4526747B2 (ja) | 2001-08-17 | 2001-08-17 | 配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001287829A JP4526747B2 (ja) | 2001-08-17 | 2001-08-17 | 配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003060343A true JP2003060343A (ja) | 2003-02-28 |
| JP4526747B2 JP4526747B2 (ja) | 2010-08-18 |
Family
ID=19110578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001287829A Expired - Fee Related JP4526747B2 (ja) | 2001-08-17 | 2001-08-17 | 配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4526747B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006057175A1 (ja) * | 2004-11-24 | 2006-06-01 | Dai Nippon Printing Co., Ltd. | 導電材充填スルーホール基板の製造方法 |
| JP2007005401A (ja) * | 2005-06-21 | 2007-01-11 | Matsushita Electric Works Ltd | 半導体装置およびその製造方法 |
| WO2012011230A1 (en) * | 2010-07-22 | 2012-01-26 | Canon Kabushiki Kaisha | Method for filling through hole of substrate with metal and substrate |
| CN102469686A (zh) * | 2010-11-16 | 2012-05-23 | 欣兴电子股份有限公司 | 电路板结构及其制作方法 |
| JP2013077807A (ja) * | 2011-09-13 | 2013-04-25 | Hoya Corp | 基板製造方法および配線基板の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031639A (ja) * | 1998-07-09 | 2000-01-28 | Dainippon Printing Co Ltd | 両面回路基板の製造方法と両面回路基板 |
| JP2000151051A (ja) * | 1998-09-08 | 2000-05-30 | Dainippon Printing Co Ltd | 配線基板とその製造方法 |
| JP2002223069A (ja) * | 2001-01-25 | 2002-08-09 | Ibiden Co Ltd | プリント基板の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63137498A (ja) * | 1986-11-28 | 1988-06-09 | 松下電工株式会社 | スル−ホ−ルプリント板の製法 |
| US5231751A (en) * | 1991-10-29 | 1993-08-03 | International Business Machines Corporation | Process for thin film interconnect |
-
2001
- 2001-08-17 JP JP2001287829A patent/JP4526747B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031639A (ja) * | 1998-07-09 | 2000-01-28 | Dainippon Printing Co Ltd | 両面回路基板の製造方法と両面回路基板 |
| JP2000151051A (ja) * | 1998-09-08 | 2000-05-30 | Dainippon Printing Co Ltd | 配線基板とその製造方法 |
| JP2002223069A (ja) * | 2001-01-25 | 2002-08-09 | Ibiden Co Ltd | プリント基板の製造方法 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1830614A4 (en) * | 2004-11-24 | 2010-12-08 | Dainippon Printing Co Ltd | METHOD FOR PRODUCING A SUBSTRATE WITH CONDUCTIVE LOOP FILLED WITH CONDUCTIVE MATERIAL |
| JP2006147971A (ja) * | 2004-11-24 | 2006-06-08 | Dainippon Printing Co Ltd | 導電材充填スルーホール基板の製造方法 |
| EP1830614A1 (en) * | 2004-11-24 | 2007-09-05 | Dai Nippon Printing Co., Ltd. | Method for producing substrate having through hole filled with conductive material |
| KR100934913B1 (ko) * | 2004-11-24 | 2010-01-06 | 다이니폰 인사츠 가부시키가이샤 | 도전재 충전 스루홀 기판의 제조 방법 |
| JP4564343B2 (ja) * | 2004-11-24 | 2010-10-20 | 大日本印刷株式会社 | 導電材充填スルーホール基板の製造方法 |
| WO2006057175A1 (ja) * | 2004-11-24 | 2006-06-01 | Dai Nippon Printing Co., Ltd. | 導電材充填スルーホール基板の製造方法 |
| US7918020B2 (en) | 2004-11-24 | 2011-04-05 | Dai Nippon Printing Co., Ltd. | Method for manufacturing electroconductive material-filled throughhole substrate |
| US8196298B2 (en) | 2004-11-24 | 2012-06-12 | Dai Nippon Printing Co., Ltd. | Method for manufacturing electroconductive material-filled throughhole substrate |
| JP2007005401A (ja) * | 2005-06-21 | 2007-01-11 | Matsushita Electric Works Ltd | 半導体装置およびその製造方法 |
| JP4650117B2 (ja) * | 2005-06-21 | 2011-03-16 | パナソニック電工株式会社 | 半導体装置の製造方法 |
| WO2012011230A1 (en) * | 2010-07-22 | 2012-01-26 | Canon Kabushiki Kaisha | Method for filling through hole of substrate with metal and substrate |
| CN102469686A (zh) * | 2010-11-16 | 2012-05-23 | 欣兴电子股份有限公司 | 电路板结构及其制作方法 |
| JP2013077807A (ja) * | 2011-09-13 | 2013-04-25 | Hoya Corp | 基板製造方法および配線基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4526747B2 (ja) | 2010-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3904484B2 (ja) | シリコン基板のスルーホールプラギング方法 | |
| JP3530149B2 (ja) | 配線基板の製造方法及び半導体装置 | |
| TWI273682B (en) | Method for manufacturing wafer level chip scale package using redistribution substrate | |
| TW201222685A (en) | Staged via formation from both sides of chip | |
| CN107683524A (zh) | 配线电路基板、半导体装置、配线电路基板的制造方法以及半导体装置的制造方法 | |
| TW201320287A (zh) | 低應力導通體 | |
| JP4071615B2 (ja) | 貫通電極の形成方法及び貫通電極付き基板 | |
| US20110260200A1 (en) | Method of fabricating non-metal led substrate and non-metal led substrate and method of fabricating led device using the non-metal led substrate and led device with the non-metal led substrate | |
| EP1489658B1 (en) | Method for manufacturing semiconductor package | |
| TWI248141B (en) | Semiconductor device and manufacturing method therefor | |
| TW200814380A (en) | Semiconductor device package, semiconductor apparatus, and methods for manufacturing the same | |
| JP4526747B2 (ja) | 配線基板の製造方法 | |
| CN107567651B (zh) | 具有贯通电极的布线基板及其制造方法 | |
| JP2006222138A (ja) | 貫通電極の形成方法 | |
| JP2005197660A (ja) | 過電流保護素子およびその製造方法 | |
| JP2004119606A (ja) | 半導体基板の貫通孔埋め込み方法および半導体基板 | |
| JP5028126B2 (ja) | 誘電体基板の製造方法 | |
| JP4477804B2 (ja) | 配線基板の製造方法 | |
| JP2003185674A (ja) | プローブユニットおよびその製造方法 | |
| JP2007329325A (ja) | 配線基板の製造方法 | |
| JP4326428B2 (ja) | スルーホールめっき方法 | |
| JP2002141121A (ja) | 異方導電性フィルムおよびそれを用いた半導体装置並びにその製造方法 | |
| TWI261890B (en) | Micro contact device and fabricating method thereof | |
| JP2003115660A (ja) | 配線基板の製造方法 | |
| JP2008251750A (ja) | 電気接続用バンプ形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4526747 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |