JP2002141121A - 異方導電性フィルムおよびそれを用いた半導体装置並びにその製造方法 - Google Patents
異方導電性フィルムおよびそれを用いた半導体装置並びにその製造方法Info
- Publication number
- JP2002141121A JP2002141121A JP2000338005A JP2000338005A JP2002141121A JP 2002141121 A JP2002141121 A JP 2002141121A JP 2000338005 A JP2000338005 A JP 2000338005A JP 2000338005 A JP2000338005 A JP 2000338005A JP 2002141121 A JP2002141121 A JP 2002141121A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- anisotropic conductive
- conductive film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Non-Insulated Conductors (AREA)
- Connecting Device With Holders (AREA)
- Manufacturing Of Electrical Connectors (AREA)
Abstract
(57)【要約】
【課題】加圧による圧力が変っても、半導体素子と配線
基板に安定的に接続できる異方導電性フィルムおよびそ
れを用いた半導体装置並びにその製造方法を提供する。 【解決手段】絶縁性材料からなるフィルム基板１３の内
部に複数の導通部材１２が配置され、各導通部材１２は
フィルム基板１３の第一の表面に形成された第一の電極
１１およびフィルム基板１３の第二の表面に形成された
第二の電極１４と電気的に接続され、電極表面の少なく
とも一部に先細り状の突起部１０および１５が形成され
ている。
基板に安定的に接続できる異方導電性フィルムおよびそ
れを用いた半導体装置並びにその製造方法を提供する。 【解決手段】絶縁性材料からなるフィルム基板１３の内
部に複数の導通部材１２が配置され、各導通部材１２は
フィルム基板１３の第一の表面に形成された第一の電極
１１およびフィルム基板１３の第二の表面に形成された
第二の電極１４と電気的に接続され、電極表面の少なく
とも一部に先細り状の突起部１０および１５が形成され
ている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の実装技
術、特に半導体チップ表面のパッドと配線基板表面の電
極とを接続する異方導電性フィルムおよびそれを用いた
半導体装置並びにその製造方法に関する。
術、特に半導体チップ表面のパッドと配線基板表面の電
極とを接続する異方導電性フィルムおよびそれを用いた
半導体装置並びにその製造方法に関する。
【０００２】
【従来の技術】半導体素子の高集積化に伴い、配線基板
と接続すべき端子数が急増している。半導体素子の端子
を配線基板と接続する実装技術としては、ワイヤボンデ
ィング方式、およびフリップチップ方式がある。
と接続すべき端子数が急増している。半導体素子の端子
を配線基板と接続する実装技術としては、ワイヤボンデ
ィング方式、およびフリップチップ方式がある。
【０００３】ワイヤボンディング方式は、半導体素子の
周辺パッドから半導体素子の外側へ金属配線を引き回す
ので、配線が長くなる。このため、高密度に素子を搭載
する場合は搭載面積が大きくなる欠点がある。また高速
素子を搭載する場合は、長い配線によるインダクタンス
成分が原因で信号速度が遅くなる欠点がある。
周辺パッドから半導体素子の外側へ金属配線を引き回す
ので、配線が長くなる。このため、高密度に素子を搭載
する場合は搭載面積が大きくなる欠点がある。また高速
素子を搭載する場合は、長い配線によるインダクタンス
成分が原因で信号速度が遅くなる欠点がある。
【０００４】一方、フリップチップ方式は、半導体素子
の内側領域で接続できるので、ワイヤボンディング方式
に比べて配線長が短くなる。また半導体素子の内側領域
すべてに端子を設けることができるので多くの端子を形
成できる。よってワイヤボンディング方式に比べて半導
体素子の高密度な搭載、多端子接続、高速信号伝送が可
能になる利点がある。
の内側領域で接続できるので、ワイヤボンディング方式
に比べて配線長が短くなる。また半導体素子の内側領域
すべてに端子を設けることができるので多くの端子を形
成できる。よってワイヤボンディング方式に比べて半導
体素子の高密度な搭載、多端子接続、高速信号伝送が可
能になる利点がある。
【０００５】このようなフリップチップ方式のなかで、
比較的狭い端子間隔でも接続可能な技術として、国際公
開番号ＷＯ９８／０７２１６（国際公開日平成１０年２
月１９日、特願平１０−５０９５８０号公報）に記載さ
れている異方導電性フィルムが知られている。ここで、
異方導電性フィルとは、一定方向にのみ電気的導通性を
有するが、他の方向には電気的に絶縁されているフィル
ムをいう。
比較的狭い端子間隔でも接続可能な技術として、国際公
開番号ＷＯ９８／０７２１６（国際公開日平成１０年２
月１９日、特願平１０−５０９５８０号公報）に記載さ
れている異方導電性フィルムが知られている。ここで、
異方導電性フィルとは、一定方向にのみ電気的導通性を
有するが、他の方向には電気的に絶縁されているフィル
ムをいう。
【０００６】
【発明が解決しようとする課題】図１５は、従来の異方
導電性フィルムにおける課題を示す断面図である。従来
は、図１５の（ａ）に示すように、半導体素子１と配線
基板３の間に、異方導電性フィルム５を配置し、圧力Ｐ
で加圧することにより、半導体素子１のパッド２と異方
導電性フィルム５の表面電極８を接続し、配線基板３の
電極４と異方導電性フィルム５の裏面電極９を接続す
る。このとき、絶縁性材料からなるフィルム基板６が圧
力に応じて変形する物性、すなわち可撓性を有するの
で、半導体素子１と配線基板３の間隔に変化が生じて
も、断線することなく安定した接続を確保できる。
導電性フィルムにおける課題を示す断面図である。従来
は、図１５の（ａ）に示すように、半導体素子１と配線
基板３の間に、異方導電性フィルム５を配置し、圧力Ｐ
で加圧することにより、半導体素子１のパッド２と異方
導電性フィルム５の表面電極８を接続し、配線基板３の
電極４と異方導電性フィルム５の裏面電極９を接続す
る。このとき、絶縁性材料からなるフィルム基板６が圧
力に応じて変形する物性、すなわち可撓性を有するの
で、半導体素子１と配線基板３の間隔に変化が生じて
も、断線することなく安定した接続を確保できる。
【０００７】しかしながら、加圧による圧力Ｐが、所定
の圧力より大きいと、（ｂ）に示すように、絶縁性材料
からなるフィルム基板６に一定ピッチ（間隔）で配置さ
れた導通部材７に、傾きが発生し、半導体素子１のパッ
ド２と異方導電性フィルム５の表面電極８の接触面積、
および配線基板３の電極４と異方導電性フィルム５の裏
面電極９の接触面積が減少する。このため、圧力Ｐの条
件の変化に伴い接続抵抗が上昇し、接続断線に至る確率
が高くなる。
の圧力より大きいと、（ｂ）に示すように、絶縁性材料
からなるフィルム基板６に一定ピッチ（間隔）で配置さ
れた導通部材７に、傾きが発生し、半導体素子１のパッ
ド２と異方導電性フィルム５の表面電極８の接触面積、
および配線基板３の電極４と異方導電性フィルム５の裏
面電極９の接触面積が減少する。このため、圧力Ｐの条
件の変化に伴い接続抵抗が上昇し、接続断線に至る確率
が高くなる。
【０００８】本発明の目的は、加圧による圧力が変って
も、半導体素子と配線基板に安定的に接続できる異方導
電性フィルムおよび半導体装置並びにその製造方法を提
供することにある。
も、半導体素子と配線基板に安定的に接続できる異方導
電性フィルムおよび半導体装置並びにその製造方法を提
供することにある。
【０００９】
【課題を解決するための手段】本発明は、絶縁性材料か
らなるフィルム基板の内部に、導電性材料からなる複数
の導通部材が配置され、前記複数の導通部材の各導通部
材が前記フィルム基板の第一の表面に形成された第一の
電極および前記フィルム基板の第二の表面に形成された
第二の電極に電気的に接続され、且つ前記第一の電極と
前記第二の電極の少なくとも一方の電極において、電極
表面の少なくとも一部に、先細り状の突起部が形成され
ていることを特徴とする異方導電性フィルムである。
らなるフィルム基板の内部に、導電性材料からなる複数
の導通部材が配置され、前記複数の導通部材の各導通部
材が前記フィルム基板の第一の表面に形成された第一の
電極および前記フィルム基板の第二の表面に形成された
第二の電極に電気的に接続され、且つ前記第一の電極と
前記第二の電極の少なくとも一方の電極において、電極
表面の少なくとも一部に、先細り状の突起部が形成され
ていることを特徴とする異方導電性フィルムである。
【００１０】本発明で、前記フィルム基板が可撓性を有
する絶縁性材料からなることを特徴とする異方導電性フ
ィルムである。
する絶縁性材料からなることを特徴とする異方導電性フ
ィルムである。
【００１１】本発明で、前記導通部材が、前記フィルム
基板の主面に対する垂線と所定角度を有して配置されて
いることを特徴とする異方導電性フィルムである。
基板の主面に対する垂線と所定角度を有して配置されて
いることを特徴とする異方導電性フィルムである。
【００１２】本発明で、前記導通部材は、全体が、前記
フィルム基板の主面に対する垂線と所定角度θの０＜θ
≦６０を有して配置されていることを特徴とする異方導
電性フィルムである。
フィルム基板の主面に対する垂線と所定角度θの０＜θ
≦６０を有して配置されていることを特徴とする異方導
電性フィルムである。
【００１３】本発明で、前記導通部材は、前記フィルム
基板の主面に対する垂線方向に延びる二つの延在部分
と、垂線と角度θが９０度の中間部分とからなり、前記
中間部分を間にして前記二つの延在部分が上下に配置さ
れた導通部材からなることを特徴とする異方導電性フィ
ルムである。
基板の主面に対する垂線方向に延びる二つの延在部分
と、垂線と角度θが９０度の中間部分とからなり、前記
中間部分を間にして前記二つの延在部分が上下に配置さ
れた導通部材からなることを特徴とする異方導電性フィ
ルムである。
【００１４】本発明で、前記フィルム基板が複数の部材
からなり、互いに対向する表面に設けた導電性部材で電
気的に接続されていることを特徴とする異方導電性フィ
ルムである。
からなり、互いに対向する表面に設けた導電性部材で電
気的に接続されていることを特徴とする異方導電性フィ
ルムである。
【００１５】本発明で、前記絶縁性材料より低熱膨張の
材料からなる部材が、前記フィルム基板の内部に形成さ
れていることを特徴とする異方導電性フィルムである。
材料からなる部材が、前記フィルム基板の内部に形成さ
れていることを特徴とする異方導電性フィルムである。
【００１６】本発明は、上記記載の異方導電性フィルム
の前記複数の導通部材に形成された前記先細り状の突起
部が、半導体デバイスの表面に形成された複数のパッド
および配線基板の表面に形成された複数の電極の少なく
とも一方に接合されていることを特徴とする半導体装置
である。
の前記複数の導通部材に形成された前記先細り状の突起
部が、半導体デバイスの表面に形成された複数のパッド
および配線基板の表面に形成された複数の電極の少なく
とも一方に接合されていることを特徴とする半導体装置
である。
【００１７】本発明で、前記複数の導通部材のピッチ
が、前記複数の導通部材に接合の、前記半導体デバイス
の表面に形成された複数のパッドの取付けピッチおよび
前記配線基板の表面に形成された複数の電極の取付けピ
ッチより狭いことを特徴とする半導体装置である。
が、前記複数の導通部材に接合の、前記半導体デバイス
の表面に形成された複数のパッドの取付けピッチおよび
前記配線基板の表面に形成された複数の電極の取付けピ
ッチより狭いことを特徴とする半導体装置である。
【００１８】本発明で、前記先細り状の突起部と、前記
半導体デバイスとの対向面および前記配線基板との対向
面の少なくとも一方に、接着剤が充填されていることを
特徴とする半導体装置である。
半導体デバイスとの対向面および前記配線基板との対向
面の少なくとも一方に、接着剤が充填されていることを
特徴とする半導体装置である。
【００１９】本発明は、（１）絶縁性材料からなるフィ
ルム基板の内部に導電性材料からなる複数の導通部材を
形成し、前記フィルム基板の第一の表面に前記導通部材
と電気的に接続された第一の電極を形成し、前記フィル
ム基板の第二の表面に前記導通部材と電気的に接続され
た第二の電極を形成するフィルム基板形成工程と、
（２）特定の結晶配向面を有する基材上において前記複
数の導通部材に対応する複数の先細り状の穴をフォトリ
ソエッチングにより形成し、複数の先細り状の穴に導電
性材料を充填して先細り状の尖った突起電極を形成する
突起電極形成工程と、（３）前記フィルム基板の第一の
電極と第二の電極の少なくとも一方の電極と前記先細り
状の突起電極とを対向させて接合する接合工程と、
（４）前記先細り状の突起電極を前記基材から分離する
分離工程とを有することを特徴とする異方導電性フィル
ムの製造方法である。
ルム基板の内部に導電性材料からなる複数の導通部材を
形成し、前記フィルム基板の第一の表面に前記導通部材
と電気的に接続された第一の電極を形成し、前記フィル
ム基板の第二の表面に前記導通部材と電気的に接続され
た第二の電極を形成するフィルム基板形成工程と、
（２）特定の結晶配向面を有する基材上において前記複
数の導通部材に対応する複数の先細り状の穴をフォトリ
ソエッチングにより形成し、複数の先細り状の穴に導電
性材料を充填して先細り状の尖った突起電極を形成する
突起電極形成工程と、（３）前記フィルム基板の第一の
電極と第二の電極の少なくとも一方の電極と前記先細り
状の突起電極とを対向させて接合する接合工程と、
（４）前記先細り状の突起電極を前記基材から分離する
分離工程とを有することを特徴とする異方導電性フィル
ムの製造方法である。
【００２０】本発明は上記先細り状の突起電極を設けた
ので、本発明によれば、半導体素子への圧力が変わった
り、半導体素子と配線基板の間隔が変わっても、半導体
素子および配線基板とで接合する電極の接続面積に変化
はなく、安定した接続抵抗により半導体素子を配線基板
に接続することができる。
ので、本発明によれば、半導体素子への圧力が変わった
り、半導体素子と配線基板の間隔が変わっても、半導体
素子および配線基板とで接合する電極の接続面積に変化
はなく、安定した接続抵抗により半導体素子を配線基板
に接続することができる。
【００２１】
【発明の実施の形態】図１は、本発明に係る異方導電性
フィルムおよびそれを用いた半導体装置の第１の実施の
形態を示す断面図である。図１の（ａ）は、異方導電性
フィルムの厚み方向の断面図である。１１は異方性導電
フィルムの表面電極、１４は異方性導電フィルムの裏面
電極、１２は表面電極１１と裏面電極１４を電気的に接
続している導通部材、１３は複数の導通部材１２同士を
一定間隔で保持し且つ絶縁を保つための絶縁性材料から
なるフィルム基板である。１０は表面電極１１の表面に
形成され先細り状の例えば角錐状の突起を有する表面突
起部、１５は裏面電極１４の表面に形成され先細り状の
例えば角錐状の突起を有する裏面突起部である。本実施
の形態において、複数の導通部材１２は、フィルム基板
１３の主面に対する垂線方向に延在し且つ一定間隔でフ
ィルム基板１３に保持されている。
フィルムおよびそれを用いた半導体装置の第１の実施の
形態を示す断面図である。図１の（ａ）は、異方導電性
フィルムの厚み方向の断面図である。１１は異方性導電
フィルムの表面電極、１４は異方性導電フィルムの裏面
電極、１２は表面電極１１と裏面電極１４を電気的に接
続している導通部材、１３は複数の導通部材１２同士を
一定間隔で保持し且つ絶縁を保つための絶縁性材料から
なるフィルム基板である。１０は表面電極１１の表面に
形成され先細り状の例えば角錐状の突起を有する表面突
起部、１５は裏面電極１４の表面に形成され先細り状の
例えば角錐状の突起を有する裏面突起部である。本実施
の形態において、複数の導通部材１２は、フィルム基板
１３の主面に対する垂線方向に延在し且つ一定間隔でフ
ィルム基板１３に保持されている。
【００２２】本発明の異方導電性フィルムの導通部材１
２，表面電極１１，裏面電極１４は、電気伝導性を有す
る材料であればよい。例えば金，銀，銅，ニッケル，ア
ルミニウム，鉄，鉛，錫，白金，チタン．タングステ
ン，ビスマス等の金属材料、及びこれらの合金、または
これら金属材料と有機樹脂との混合物でもよい。好まし
くは電気伝導性の点から金，銅などが使用される。
２，表面電極１１，裏面電極１４は、電気伝導性を有す
る材料であればよい。例えば金，銀，銅，ニッケル，ア
ルミニウム，鉄，鉛，錫，白金，チタン．タングステ
ン，ビスマス等の金属材料、及びこれらの合金、または
これら金属材料と有機樹脂との混合物でもよい。好まし
くは電気伝導性の点から金，銅などが使用される。
【００２３】また、異方導電性フィルムの絶縁性材料か
らなるフィルム基板１３は、用途に応じた絶縁性が確保
されれば特に問題ないが、好ましくは耐湿性，耐高温性
があり、圧力を加えたときに変形しやすい性質すなわち
可撓性に優れた材料である。一般的にはエポキシ樹脂，
ポリイミド樹脂，シリコン樹脂，フッ素系樹脂，液晶ポ
リマまたはこれらの混合物である。可撓性を改善するた
めにリン酸トリクレシルなどの可塑剤やアクリロニトリ
ルブタジエンゴム，ポリスチレン−ポリブチレン−ポリ
スチレンなどのゴム材料を添加してもよい。絶縁性材料
１３の厚みは導通回路のピッチにもよるが、通常１〜１
００μｍ程度である。
らなるフィルム基板１３は、用途に応じた絶縁性が確保
されれば特に問題ないが、好ましくは耐湿性，耐高温性
があり、圧力を加えたときに変形しやすい性質すなわち
可撓性に優れた材料である。一般的にはエポキシ樹脂，
ポリイミド樹脂，シリコン樹脂，フッ素系樹脂，液晶ポ
リマまたはこれらの混合物である。可撓性を改善するた
めにリン酸トリクレシルなどの可塑剤やアクリロニトリ
ルブタジエンゴム，ポリスチレン−ポリブチレン−ポリ
スチレンなどのゴム材料を添加してもよい。絶縁性材料
１３の厚みは導通回路のピッチにもよるが、通常１〜１
００μｍ程度である。
【００２４】また、異方導電性フィルムの表面突起部１
０および裏面突起部１５は、電気伝導性を有する材料で
あればよいが、好ましくは半導体素子１のパッド２や配
線基板３の電極４と同等かそれ以上の硬度を有する材料
である。例えば錫−金系合金，錫−銀系合金，錫−銅系
合金，錫−銀−銅系合金などである。
０および裏面突起部１５は、電気伝導性を有する材料で
あればよいが、好ましくは半導体素子１のパッド２や配
線基板３の電極４と同等かそれ以上の硬度を有する材料
である。例えば錫−金系合金，錫−銀系合金，錫−銅系
合金，錫−銀−銅系合金などである。
【００２５】図１の（ｂ）は、図１の（ａ）の異方導電
性フィルムを用いて半導体素子１と配線基板３を接続す
るときの接続構造を示す断面図である。異方導電性フィ
ルムの裏面突起部１５を配線基板３の電極４に接触さ
せ、表面突起部１０を、半導体素子１のパッド２と接触
させるように位置を合わせ、圧力Ｐにより半導体素子１
の上方から加圧する。
性フィルムを用いて半導体素子１と配線基板３を接続す
るときの接続構造を示す断面図である。異方導電性フィ
ルムの裏面突起部１５を配線基板３の電極４に接触さ
せ、表面突起部１０を、半導体素子１のパッド２と接触
させるように位置を合わせ、圧力Ｐにより半導体素子１
の上方から加圧する。
【００２６】このとき、絶縁性材料からなるフィルム基
板１３が圧力に応じて変形し、同時に導通部材１２に傾
きが生じるが、圧力条件が変化したり半導体素子１と配
線基板３の間隔が変化しても、表面突起部１０と裏面突
起部１５の接触が確保できる。
板１３が圧力に応じて変形し、同時に導通部材１２に傾
きが生じるが、圧力条件が変化したり半導体素子１と配
線基板３の間隔が変化しても、表面突起部１０と裏面突
起部１５の接触が確保できる。
【００２７】また表面突起部１０と裏面突起部１５は先
細り状の例えば角錐状の突起部１０，１５のみでパッド
２あるいは電極４と接するので、導通部材１２に傾きが
生じても電極の接続面積に変化はなく、安定した接続抵
抗により半導体素子１を配線基板３に接続することがで
きる。
細り状の例えば角錐状の突起部１０，１５のみでパッド
２あるいは電極４と接するので、導通部材１２に傾きが
生じても電極の接続面積に変化はなく、安定した接続抵
抗により半導体素子１を配線基板３に接続することがで
きる。
【００２８】なお、表面突起部１０と裏面突起部１５
は、先細り状であればよく、図示の角錐状ではなく、円
錐状等であってもよい。
は、先細り状であればよく、図示の角錐状ではなく、円
錐状等であってもよい。
【００２９】図２は、本発明に係る異方導電性フィルム
の第２の実施形態を示す断面図である。本実施の形態に
おいて、導通部材１２は、全体が、フィルム基板１３の
主面に対する垂線Ｓと角度θを有していて且つ一定間隔
で絶縁性材料１３に保持されている。ここで、角度θは
０＜θ≦６０である。
の第２の実施形態を示す断面図である。本実施の形態に
おいて、導通部材１２は、全体が、フィルム基板１３の
主面に対する垂線Ｓと角度θを有していて且つ一定間隔
で絶縁性材料１３に保持されている。ここで、角度θは
０＜θ≦６０である。
【００３０】これにより、異方導電性フィルム全体が圧
力に対して変形しやすくなり、より低い圧力でも安定的
な接続を得ることができる。このとき導通部材１２がさ
らに傾いて角度θが大きくなるが、表面突起部１０と裏
面突起部１５は先細り状の例えば角錐状の突起部なの
で、電極の接続面積に変化はなく、安定した接続抵抗を
確保することができる。
力に対して変形しやすくなり、より低い圧力でも安定的
な接続を得ることができる。このとき導通部材１２がさ
らに傾いて角度θが大きくなるが、表面突起部１０と裏
面突起部１５は先細り状の例えば角錐状の突起部なの
で、電極の接続面積に変化はなく、安定した接続抵抗を
確保することができる。
【００３１】図３は、本発明に係る異方導電性フィルム
およびそれを用いた半導体装置の第３の実施の形態を示
す断面図である。図３の（ａ）は異方導電性フィルムの
厚み方向の断面図である。基本的には、導通部材１２
は、図２と同様、フィルム基板１３の主面に対する垂線
と角度を有していて且つ一定間隔で絶縁性材料１３に保
持されている。
およびそれを用いた半導体装置の第３の実施の形態を示
す断面図である。図３の（ａ）は異方導電性フィルムの
厚み方向の断面図である。基本的には、導通部材１２
は、図２と同様、フィルム基板１３の主面に対する垂線
と角度を有していて且つ一定間隔で絶縁性材料１３に保
持されている。
【００３２】本実施の形態において、導通部材１２は、
フィルム基板１３の主面に対する垂線Ｓ方向の二つの延
在部分１２ａおよび１２ｃと、垂線Ｓと角度θ（角度θ
＝９０度）をなす中間部分１２ｂからなり、中間部分１
２ｂを間にして、延在部分１２ｂの一端部の上に部分１
２ａが、部分１２ｂの他端部の下に部分１２ｃが固定さ
れている。
フィルム基板１３の主面に対する垂線Ｓ方向の二つの延
在部分１２ａおよび１２ｃと、垂線Ｓと角度θ（角度θ
＝９０度）をなす中間部分１２ｂからなり、中間部分１
２ｂを間にして、延在部分１２ｂの一端部の上に部分１
２ａが、部分１２ｂの他端部の下に部分１２ｃが固定さ
れている。
【００３３】これにより、図３の（ｂ）に示すように、
異方導電性フィルム全体が圧力に応じて変形しやすくな
り、より低い圧力でも安定的な接続を得ることができ
る。このとき導通部材１２に傾きが生じるが、表面突起
部１０と裏面突起部１５は先細り状の例えば角錐状の突
起部なので、電極の接続面積に変化はなく、安定した接
続抵抗を確保することができる。
異方導電性フィルム全体が圧力に応じて変形しやすくな
り、より低い圧力でも安定的な接続を得ることができ
る。このとき導通部材１２に傾きが生じるが、表面突起
部１０と裏面突起部１５は先細り状の例えば角錐状の突
起部なので、電極の接続面積に変化はなく、安定した接
続抵抗を確保することができる。
【００３４】図４は、本発明に係る異方導電性フィルム
およびそれを用いた半導体装置の第４の実施の形態を示
す断面図である。図４の（ａ）は異方導電性フィルムの
厚み方向の断面図である。本実施の形態では、絶縁性材
料からなるフィルム基板１３が二つの部材１３ａおよび
１３ｂからなる。
およびそれを用いた半導体装置の第４の実施の形態を示
す断面図である。図４の（ａ）は異方導電性フィルムの
厚み方向の断面図である。本実施の形態では、絶縁性材
料からなるフィルム基板１３が二つの部材１３ａおよび
１３ｂからなる。
【００３５】部材１３ａの内部には、フィルム基板１３
ａの主面に対して垂線方向の導通部材１２ｄおよび垂線
と９０度方向の導通部材１２ｅが、連結されて形成され
ており、また、部材１３ｂの内部には、フィルム基板１
３ｂの主面に対して垂線方向の導通部材１２ｇおよび垂
線と９０度方向の導通部材１２ｆが、連結されて形成さ
れており、二つの部材１３ａおよび１３ｂの対向する面
に、導通部材１２ｅおよび１２ｆを電気的に接続するよ
うに導電性部材１６が設けられている。
ａの主面に対して垂線方向の導通部材１２ｄおよび垂線
と９０度方向の導通部材１２ｅが、連結されて形成され
ており、また、部材１３ｂの内部には、フィルム基板１
３ｂの主面に対して垂線方向の導通部材１２ｇおよび垂
線と９０度方向の導通部材１２ｆが、連結されて形成さ
れており、二つの部材１３ａおよび１３ｂの対向する面
に、導通部材１２ｅおよび１２ｆを電気的に接続するよ
うに導電性部材１６が設けられている。
【００３６】図４の（ｂ）は、図４の（ａ）の異方導電
性フィルムを、上方から見た平面図である。導通部材１
２ｅおよび１２ｆ、導電性部材１６、裏面突起部１５が
点線で示されている。
性フィルムを、上方から見た平面図である。導通部材１
２ｅおよび１２ｆ、導電性部材１６、裏面突起部１５が
点線で示されている。
【００３７】導電性部材１６は、電気伝導性を有する材
料であればよいので、導通回路１２と同様に、例えば
金，銀，銅，ニッケル，アルミニウム，鉄，鉛，錫，白
金，チタン，タングステン，ビスマス等の金属材料、及
びこれらの合金、またはこれら金属材料と有機樹脂との
混合物でもよい。
料であればよいので、導通回路１２と同様に、例えば
金，銀，銅，ニッケル，アルミニウム，鉄，鉛，錫，白
金，チタン，タングステン，ビスマス等の金属材料、及
びこれらの合金、またはこれら金属材料と有機樹脂との
混合物でもよい。
【００３８】本実施の形態のように、異方導電性フィル
ムを複数の部材で構成することにより、異方導電性フィ
ルム全体が圧力に対して変形しやすくなり、より低い圧
力でも安定的な接続を得ることができる。
ムを複数の部材で構成することにより、異方導電性フィ
ルム全体が圧力に対して変形しやすくなり、より低い圧
力でも安定的な接続を得ることができる。
【００３９】図５と図６は、本発明に係る異方導電性フ
ィルムを製造するための工程を示す図である。まず、図
５の（ａ）に示すように、厚さ約５０μｍの絶縁性材料
からなるフィルム基板１３に対してレーザーによる複数
の穿孔を行ない、メッキまたは導電性樹脂の埋め込みな
どで、複数の導通部材１２を形成する。その後、フィル
ムの表面および裏面にフォトリソエッチングにより表面
電極１１および裏面電極１４を形成する。
ィルムを製造するための工程を示す図である。まず、図
５の（ａ）に示すように、厚さ約５０μｍの絶縁性材料
からなるフィルム基板１３に対してレーザーによる複数
の穿孔を行ない、メッキまたは導電性樹脂の埋め込みな
どで、複数の導通部材１２を形成する。その後、フィル
ムの表面および裏面にフォトリソエッチングにより表面
電極１１および裏面電極１４を形成する。
【００４０】次に図５の（ｂ）に示すように、＜１００
＞面の結晶配向を有するシリコン基材２１の両面に熱酸
化法によりシリコン酸化膜２２を０．５μｍ程度形成
し、表面電極１１または裏面電極１４に対応するパター
ンを、フォトリソエッチングによりシリコン酸化膜２２
上に形成する。
＞面の結晶配向を有するシリコン基材２１の両面に熱酸
化法によりシリコン酸化膜２２を０．５μｍ程度形成
し、表面電極１１または裏面電極１４に対応するパター
ンを、フォトリソエッチングによりシリコン酸化膜２２
上に形成する。
【００４１】次に図５の（ｃ）に示すように、シリコン
酸化膜２２をマスクし、シリコン基材２１をアルカリ性
のエッチング液に浸漬して、異方性エッチングを行なう
ことにより、＜１１１＞結晶面で構成された四角錘状の
穴２３を、図５の（ａ）の電極１１または１４に対応し
て、シリコン基材２１の表面に形成する。次にウェット
酸素中での熱酸化により、四角錘状の穴２３の表面にシ
リコン酸化膜２２を形成する。
酸化膜２２をマスクし、シリコン基材２１をアルカリ性
のエッチング液に浸漬して、異方性エッチングを行なう
ことにより、＜１１１＞結晶面で構成された四角錘状の
穴２３を、図５の（ａ）の電極１１または１４に対応し
て、シリコン基材２１の表面に形成する。次にウェット
酸素中での熱酸化により、四角錘状の穴２３の表面にシ
リコン酸化膜２２を形成する。
【００４２】次に図５の（ｄ）に示すように、シリコン
酸化膜２２上に、クロム膜（Ｃｒ膜）２４および銅膜
（Ｃｕ膜）２５からなる多層膜を形成し、さらに有機材
料膜からなる有機材料パターン２６をフォトリソエッチ
ングにより形成し、その後、図５の（ａ）の電極１１ま
たは１４に対応した部分の有機材料パターンを除去し除
去開口部を形成する。
酸化膜２２上に、クロム膜（Ｃｒ膜）２４および銅膜
（Ｃｕ膜）２５からなる多層膜を形成し、さらに有機材
料膜からなる有機材料パターン２６をフォトリソエッチ
ングにより形成し、その後、図５の（ａ）の電極１１ま
たは１４に対応した部分の有機材料パターンを除去し除
去開口部を形成する。
【００４３】次に図５の（ｅ）に示すように、有機材料
パターン２６の除去開口部に、電気メッキにより硬質の
ＮｉまたはＳｎなどのメッキ膜２７を充填形成する。
パターン２６の除去開口部に、電気メッキにより硬質の
ＮｉまたはＳｎなどのメッキ膜２７を充填形成する。
【００４４】次に図６の（ｆ）に示すように、メッキ膜
２７の酸化防止および図５の（ａ）の電極１１，１４と
の接続信頼性確保のため、メッキ膜２７に、金メッキ膜
２８を施す。その後、図６の（ｇ）に示すように、有機
材料パターン２６を、レジスト剥離液を用いて、剥離す
る。次に図６の（ｈ）に示すように、金メッキ膜２８と
図５の（ａ）の電極１４が対向するように絶縁性材料１
３を位置合わせし、加圧および加熱により金メッキ膜２
８と電極１４を接続する。
２７の酸化防止および図５の（ａ）の電極１１，１４と
の接続信頼性確保のため、メッキ膜２７に、金メッキ膜
２８を施す。その後、図６の（ｇ）に示すように、有機
材料パターン２６を、レジスト剥離液を用いて、剥離す
る。次に図６の（ｈ）に示すように、金メッキ膜２８と
図５の（ａ）の電極１４が対向するように絶縁性材料１
３を位置合わせし、加圧および加熱により金メッキ膜２
８と電極１４を接続する。
【００４５】その後、（１）クロム膜（Ｃｒ膜）２４を
他の金属を侵さない選択性のあるクロムエッチング液に
より溶解除去させる。または（２）シリコン酸化膜２２
を他の金属を侵さない選択性のあるシリコン酸化膜エッ
チング液により溶解除去させる。
他の金属を侵さない選択性のあるクロムエッチング液に
より溶解除去させる。または（２）シリコン酸化膜２２
を他の金属を侵さない選択性のあるシリコン酸化膜エッ
チング液により溶解除去させる。
【００４６】このようにしてシリコン基材２１を分離す
ることで裏面電極１４に対して裏面突起部１５を形成す
る。同様の方法により、電極１１に対しても表面突起部
を接続することで、図６の（ｉ）に示すような異方導電
性フィルムが完成する。
ることで裏面電極１４に対して裏面突起部１５を形成す
る。同様の方法により、電極１１に対しても表面突起部
を接続することで、図６の（ｉ）に示すような異方導電
性フィルムが完成する。
【００４７】ここで、上記（１）に記載のクロム膜２４
のクロムエッチング液の組成とエッチング条件の例は次
の通りである。
のクロムエッチング液の組成とエッチング条件の例は次
の通りである。
【００４８】組成…塩化アルミニウム６結晶水：２５０
ｇ／リットル、 塩酸：３００ｍリットル／リットル、 水：１リットルにする量。
ｇ／リットル、 塩酸：３００ｍリットル／リットル、 水：１リットルにする量。
【００４９】条件…液温：５０℃ 時間：全てのクロムが溶解する時間 また、上記（２）に記載のシリコン酸化膜エッチングの
組成ととエッチング条件の例は次の通りである。
組成ととエッチング条件の例は次の通りである。
【００５０】組成…５０％フッ酸：１、 ４０％フッ化アンモニウム：７体積比。
【００５１】条件…液温：室温、 時間：全てのシリコン酸化膜が溶解する時間。
【００５２】図７は、本発明に係る異方導電性フィルム
およびそれを用いた半導体装置の第５の実施の形態を示
す断面図である。本実施の形態において、半導体素子１
と異方導電性フィルムの対向面、および異方導電性フィ
ルムと配線基板３の対向面の隙間に、接着剤２９が充填
されている。
およびそれを用いた半導体装置の第５の実施の形態を示
す断面図である。本実施の形態において、半導体素子１
と異方導電性フィルムの対向面、および異方導電性フィ
ルムと配線基板３の対向面の隙間に、接着剤２９が充填
されている。
【００５３】ここで、接着剤２９の材料としては絶縁性
を有し、半導体素子や配線基板との密着性に優れ、耐湿
性、耐高温性に優れた材料が望ましい。例えばエポキシ
樹脂，ポリイミド樹脂，アクリル樹脂，フッ素樹脂，ま
たはこれらの混合物である。また半導体素子の熱膨張率
に近づける目的でシリコン酸化物の粒子などを樹脂中に
充填させれば、接着界面における熱歪みが低減し、接続
信頼性が向上する。
を有し、半導体素子や配線基板との密着性に優れ、耐湿
性、耐高温性に優れた材料が望ましい。例えばエポキシ
樹脂，ポリイミド樹脂，アクリル樹脂，フッ素樹脂，ま
たはこれらの混合物である。また半導体素子の熱膨張率
に近づける目的でシリコン酸化物の粒子などを樹脂中に
充填させれば、接着界面における熱歪みが低減し、接続
信頼性が向上する。
【００５４】本実施の形態により、樹脂２９の接着力で
半導体素子１が保持されるので、半導体素子１の上方か
らバネなどで圧力を常時加える必要がなくなり、接続構
造が簡便になる。また樹脂２９が雰囲気の水分の浸透を
防ぐので、突起部１０，１５の接続部の信頼性が向上す
る。
半導体素子１が保持されるので、半導体素子１の上方か
らバネなどで圧力を常時加える必要がなくなり、接続構
造が簡便になる。また樹脂２９が雰囲気の水分の浸透を
防ぐので、突起部１０，１５の接続部の信頼性が向上す
る。
【００５５】図８は、本発明に係る異方導電性フィルム
の第６の実施の形態を示す断面図である。本実施の形態
において、絶縁性材料からなるフィルム基板１３の内部
に、あらかじめ熱膨張係数の低熱膨張の材料からなる部
材３０が内蔵されている。また、この低熱膨張の材料か
らなる部材３０は、表面突起部１０の下側で且つ両側に
内蔵されている。
の第６の実施の形態を示す断面図である。本実施の形態
において、絶縁性材料からなるフィルム基板１３の内部
に、あらかじめ熱膨張係数の低熱膨張の材料からなる部
材３０が内蔵されている。また、この低熱膨張の材料か
らなる部材３０は、表面突起部１０の下側で且つ両側に
内蔵されている。
【００５６】ここで、低熱膨張の材料からなる部材３０
は、好ましくはシリコン基材２１の熱膨張率に比較的近
い材料であり、例えば鉄，ニッケル，コバルトなどから
なる合金，インバー，コバールである。
は、好ましくはシリコン基材２１の熱膨張率に比較的近
い材料であり、例えば鉄，ニッケル，コバルトなどから
なる合金，インバー，コバールである。
【００５７】図９は、図８の異方導電性フィルムとシリ
コン基材を示す断面図である。図８の裏面電極１４と裏
面突起部１５を、熱圧着によりシリコン基材２１に接合
した後に、シリコン基材２１を取り外すときの利点を示
す。
コン基材を示す断面図である。図８の裏面電極１４と裏
面突起部１５を、熱圧着によりシリコン基材２１に接合
した後に、シリコン基材２１を取り外すときの利点を示
す。
【００５８】本実施の形態では、低熱膨張の材料からな
る部材３０が絶縁性材料からなるフィルム基板１３に内
蔵されているので、他の実施の形態に比べて、異方導電
性フィルム全体としての熱膨張率Δαがシリコン基材２
１の熱膨張率Δβに近い。
る部材３０が絶縁性材料からなるフィルム基板１３に内
蔵されているので、他の実施の形態に比べて、異方導電
性フィルム全体としての熱膨張率Δαがシリコン基材２
１の熱膨張率Δβに近い。
【００５９】このため、裏面電極１４と裏面突起部１５
とが圧着された後、温度が室温まで低下するまでの間、
シリコン基材２１を介して裏面突起部１５に加わる熱歪
みが他の実施の形態に比べて低くなり、裏面突起部１５
の接続信頼性が向上する。
とが圧着された後、温度が室温まで低下するまでの間、
シリコン基材２１を介して裏面突起部１５に加わる熱歪
みが他の実施の形態に比べて低くなり、裏面突起部１５
の接続信頼性が向上する。
【００６０】図１０は、図８の異方導電性フィルムによ
り半導体素子１と配線基板３を接続した半導体装置の実
施の形態を示す図である。図１０の（ａ）のように、異
方導電性フィルムの表面突起部１０と半導体素子１のパ
ッド２を対向させて位置合わせを行なう。
り半導体素子１と配線基板３を接続した半導体装置の実
施の形態を示す図である。図１０の（ａ）のように、異
方導電性フィルムの表面突起部１０と半導体素子１のパ
ッド２を対向させて位置合わせを行なう。
【００６１】次に、図１０の（ｂ）に示すように、圧力
Ｐを加えて表面突起部１０と半導体素子１のパッド２を
接触させる。このとき表面突起部１０の直下の表面電極
１１に、圧力Ｐによる力が加わる。ここで低熱膨張の材
料からなる部材３０は、表面突起部１０の直下で且つ両
側のフィルム基板１３の中の、あらかじめレーザーによ
り、形成された穿孔に、充填されている。
Ｐを加えて表面突起部１０と半導体素子１のパッド２を
接触させる。このとき表面突起部１０の直下の表面電極
１１に、圧力Ｐによる力が加わる。ここで低熱膨張の材
料からなる部材３０は、表面突起部１０の直下で且つ両
側のフィルム基板１３の中の、あらかじめレーザーによ
り、形成された穿孔に、充填されている。
【００６２】このため、表面突起部１０を有する表面電
極１１が、外力に応じて変形し、圧力Ｐが変化したり、
半導体素子１と配線基板３の間隔が変化しても、表面突
起部１０と半導体素子１のパッド２との接続面積に変動
はなく、安定した接続抵抗が得られる。
極１１が、外力に応じて変形し、圧力Ｐが変化したり、
半導体素子１と配線基板３の間隔が変化しても、表面突
起部１０と半導体素子１のパッド２との接続面積に変動
はなく、安定した接続抵抗が得られる。
【００６３】図１１は、本発明に係る異方導電性フィル
ムおよび半導体装置の第７の実施の形態を示す断面図で
ある。本実施の形態では、半導体素子１のパッド２の取
付けピッチおよび配線基板３の電極４の取付けピッチよ
り、複数の導通部材１２のピッチ（間隔）が狭く配置さ
れている。一つのパッド２および電極４に、複数の導通
部材１２の複数の突起電極１０および１４が接触してい
るので、導電経路が増加して低抵抗接続が実現できる。
ムおよび半導体装置の第７の実施の形態を示す断面図で
ある。本実施の形態では、半導体素子１のパッド２の取
付けピッチおよび配線基板３の電極４の取付けピッチよ
り、複数の導通部材１２のピッチ（間隔）が狭く配置さ
れている。一つのパッド２および電極４に、複数の導通
部材１２の複数の突起電極１０および１４が接触してい
るので、導電経路が増加して低抵抗接続が実現できる。
【００６４】図１２は、本発明に係る異方導電性フィル
ムおよびそれを用いた半導体装置の第８の実施の形態を
示す断面図である。本実施の形態においては、半導体素
子１のパッド２が導電部材１２の表面電極１１と拡散反
応による接合を形成できる場合に、加圧と加熱の併用に
より半導体素子１と異方導電性フィルムをあらかじめ接
合しておき、次いで半導体素子１の上方から圧力Ｐを加
えて、導電部材１２の裏面突起部１５と配線基板３の電
極４を接触させる。
ムおよびそれを用いた半導体装置の第８の実施の形態を
示す断面図である。本実施の形態においては、半導体素
子１のパッド２が導電部材１２の表面電極１１と拡散反
応による接合を形成できる場合に、加圧と加熱の併用に
より半導体素子１と異方導電性フィルムをあらかじめ接
合しておき、次いで半導体素子１の上方から圧力Ｐを加
えて、導電部材１２の裏面突起部１５と配線基板３の電
極４を接触させる。
【００６５】本実施の形態では、図１１と同様に、複数
の導通部材１２のピッチが、半導体素子１のパッド２の
取付けピッチおよび配線基板３の電極４の取付けピッチ
より、狭く配置されているので、導電経路を増加させる
ことで低抵抗接続を実現できる。さらに、半導体素子１
のパッド２と導通部材１２の表面電極１１が拡散接合に
よって接続されているので、熱歪みや高湿度などの環境
条件に対して強固な接合を実現できる。
の導通部材１２のピッチが、半導体素子１のパッド２の
取付けピッチおよび配線基板３の電極４の取付けピッチ
より、狭く配置されているので、導電経路を増加させる
ことで低抵抗接続を実現できる。さらに、半導体素子１
のパッド２と導通部材１２の表面電極１１が拡散接合に
よって接続されているので、熱歪みや高湿度などの環境
条件に対して強固な接合を実現できる。
【００６６】図１３は、本発明に係る異方導電性フィル
ムおよびそれを用いた半導体装置の第９の実施の形態を
示す断面図である。本実施の形態においても、図１１と
同様に、複数の導通部材１２のピッチが、半導体素子１
のパッド２の取付けピッチおよび配線基板３の電極４の
取付けピッチより、狭く配置されているので、導電経路
を増加させることで低抵抗接続を実現できる。
ムおよびそれを用いた半導体装置の第９の実施の形態を
示す断面図である。本実施の形態においても、図１１と
同様に、複数の導通部材１２のピッチが、半導体素子１
のパッド２の取付けピッチおよび配線基板３の電極４の
取付けピッチより、狭く配置されているので、導電経路
を増加させることで低抵抗接続を実現できる。
【００６７】本実施の形態においては、さらに、半導体
素子１と異方導電性フィルムとが対向する隙間、および
異方導電性フィルムと配線基板３とが対向する隙間に、
接着剤２９が充填されている。
素子１と異方導電性フィルムとが対向する隙間、および
異方導電性フィルムと配線基板３とが対向する隙間に、
接着剤２９が充填されている。
【００６８】接着剤２９にはさらに導電性粒子３１が含
まれている。導電性粒子３１の材料として好ましくは、
粒子全体として変形しやすいプラスティック製の粒子で
あり、導電性を付与するために、表面にニッケル、およ
び金のメッキ膜を施している。
まれている。導電性粒子３１の材料として好ましくは、
粒子全体として変形しやすいプラスティック製の粒子で
あり、導電性を付与するために、表面にニッケル、およ
び金のメッキ膜を施している。
【００６９】このような導電性粒子３１が接着剤２９に
含まれているので、半導体素子１のパッド２と表面突起
部１０、および配線基板の電極４と裏面突起部１５が接
触する際に、導電粒子３１が突起部１０，１４のすきま
に入り込む。導電性粒子３１の中心部分は、外力に対し
て変形しやすいプラスティック製のため、圧力Ｐの条件
が変化したり、半導体素子１と配線基板３の間隔が変化
しても、他の実施の形態に比べて、より安定した接続抵
抗が得られる。
含まれているので、半導体素子１のパッド２と表面突起
部１０、および配線基板の電極４と裏面突起部１５が接
触する際に、導電粒子３１が突起部１０，１４のすきま
に入り込む。導電性粒子３１の中心部分は、外力に対し
て変形しやすいプラスティック製のため、圧力Ｐの条件
が変化したり、半導体素子１と配線基板３の間隔が変化
しても、他の実施の形態に比べて、より安定した接続抵
抗が得られる。
【００７０】図１４は、本発明に係る異方導電性フィル
ムおよびそれを用いた半導体装置の第１０の実施例を示
す断面図である。本実施の形態においては、図１２と同
様に、加圧と加熱の併用により、半導体素子１と異方導
電性フィルムをあらかじめ接合しておき、次いで半導体
素子１の上方から圧力Ｐを加えて複数の導通部材１２の
裏面突起部１５を配線基板３の電極４に接触させる。
ムおよびそれを用いた半導体装置の第１０の実施例を示
す断面図である。本実施の形態においては、図１２と同
様に、加圧と加熱の併用により、半導体素子１と異方導
電性フィルムをあらかじめ接合しておき、次いで半導体
素子１の上方から圧力Ｐを加えて複数の導通部材１２の
裏面突起部１５を配線基板３の電極４に接触させる。
【００７１】本実施の形態によれば、図１２の実施の形
態に比べて、半導体素子１のパッド２と複数の導通部材
１２の表面電極１１が拡散接合によって接続されている
ので、熱歪みや高湿度などの環境条件に対してより強固
な接合を実現できる。
態に比べて、半導体素子１のパッド２と複数の導通部材
１２の表面電極１１が拡散接合によって接続されている
ので、熱歪みや高湿度などの環境条件に対してより強固
な接合を実現できる。
【００７２】
【発明の効果】本発明によれば、加圧による圧力が変っ
ても、半導体素子と配線基板に安定的に接続できる異方
導電性フィルムおよびそれを用いた半導体装置並びにそ
の製造方法を提供することができる。
ても、半導体素子と配線基板に安定的に接続できる異方
導電性フィルムおよびそれを用いた半導体装置並びにそ
の製造方法を提供することができる。
【図１】本発明に係る異方導電性フィルムおよびそれを
用いた半導体装置の第１の実施の形態を示す断面図であ
る。
用いた半導体装置の第１の実施の形態を示す断面図であ
る。
【図２】本発明に係る異方導電性フィルムの第２の実施
の形態を示す断面図である。
の形態を示す断面図である。
【図３】本発明に係る異方導電性フィルムおよびそれを
用いた半導体装置の第３の実施の形態を示す断面図であ
る。
用いた半導体装置の第３の実施の形態を示す断面図であ
る。
【図４】本発明に係る異方導電性フィルムおよびそれを
用いた半導体装置の第４の実施の形態を示す断面図であ
る。
用いた半導体装置の第４の実施の形態を示す断面図であ
る。
【図５】本発明に係る異方導電性フィルムを製造するた
めの工程を示す図である。
めの工程を示す図である。
【図６】本発明に係る異方導電性フィルムを製造するた
めの工程を示す図で、図５の続きを示す図である。
めの工程を示す図で、図５の続きを示す図である。
【図７】本発明に係る異方導電性フィルムおよびそれを
用いた半導体装置の第５の実施の形態を示す断面図であ
る。
用いた半導体装置の第５の実施の形態を示す断面図であ
る。
【図８】本発明に係る異方導電性フィルムの第６の実施
形態を示す断面図である。
形態を示す断面図である。
【図９】図８の異方導電性フィルムとシリコン基材を示
す断面図である。
す断面図である。
【図１０】図８の異方導電性フィルムにより半導体素子
と配線基板を接続した半導体装置の実施の形態を示す図
である。
と配線基板を接続した半導体装置の実施の形態を示す図
である。
【図１１】本発明に係る異方導電性フィルムおよびそれ
を用いた半導体装置の第７の実施の形態を示す断面図で
ある。
を用いた半導体装置の第７の実施の形態を示す断面図で
ある。
【図１２】本発明に係る異方導電性フィルムおよびそれ
を用いた半導体装置の第８の実施の形態を示す断面図で
ある。
を用いた半導体装置の第８の実施の形態を示す断面図で
ある。
【図１３】本発明に係る異方導電性フィルムおよびそれ
を用いた半導体装置の第９の実施の形態を示す断面図で
ある。
を用いた半導体装置の第９の実施の形態を示す断面図で
ある。
【図１４】本発明に係る異方導電性フィルムおよびそれ
を用いた半導体装置の第１０の実施の形態を示す断面図
である。
を用いた半導体装置の第１０の実施の形態を示す断面図
である。
【図１５】従来の異方導電性フィルムにおける課題を示
す断面図である。
す断面図である。
１…半導体素子、２…パッド、３…配線基板、４…電
極、１０…表面突起部、１１…表面電極、１２、１２
ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅ、１２ｆ、１２ｇ
…導通部材、１３…絶縁性材料からなるフィルム基板、
１４…裏面電極、１５…裏面突起部、１６…導電性部
材、２１…シリコン基材、２２…シリコン酸化膜、２３
…角錐状の穴、２４…クロム膜、２５…銅膜、２６…有
機材料パターン、２７…メッキ膜、２８…金メッキ膜、
２９…接着剤、３０…低熱膨張の材料からなる部材、３
１…導電性粒子。
極、１０…表面突起部、１１…表面電極、１２、１２
ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅ、１２ｆ、１２ｇ
…導通部材、１３…絶縁性材料からなるフィルム基板、
１４…裏面電極、１５…裏面突起部、１６…導電性部
材、２１…シリコン基材、２２…シリコン酸化膜、２３
…角錐状の穴、２４…クロム膜、２５…銅膜、２６…有
機材料パターン、２７…メッキ膜、２８…金メッキ膜、
２９…接着剤、３０…低熱膨張の材料からなる部材、３
１…導電性粒子。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｒ 33/76 Ｈ０１Ｒ 33/76 Ａ 43/00 43/00 Ｈ Ｈ０５Ｋ 3/32 Ｈ０５Ｋ 3/32 Ｂ (72)発明者 牛房 信之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 志儀 英孝 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 原田 正英 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 中村 真人 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 依田 智子 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 藤原 伸一 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 吉見 健二 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 横塚 剛秀 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 吉田 亨 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 御田 護 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内 (72)発明者 岡部 則夫 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内 Ｆターム(参考） 5E024 CA01 CB10 5E051 CA04 5E319 AC03 BB16 5F044 KK01 LL09 LL13 5G307 HA02 HB03 HC01
Claims (11)
- 【請求項１】絶縁性材料からなるフィルム基板の内部
に、導電性材料からなる複数の導通部材が配置され、前
記複数の導通部材の各導通部材が前記フィルム基板の第
一の表面に形成された第一の電極および前記フィルム基
板の第二の表面に形成された第二の電極に電気的に接続
され、且つ前記第一の電極と前記第二の電極の少なくと
も一方の電極において、電極表面の少なくとも一部に、
先細り状の突起部が形成されていることを特徴とする異
方導電性フィルム。 - 【請求項２】請求項１に記載の異方導電性フィルムにお
いて、前記フィルム基板が可撓性を有する絶縁性材料か
らなることを特徴とする異方導電性フィルム。 - 【請求項３】請求項１または２に記載の異方導電性フィ
ルムにおいて、前記導通部材が、前記フィルム基板の主
面に対する垂線と所定角度を有して配置されていること
を特徴とする異方導電性フィルム。 - 【請求項４】請求項１または２に記載の異方導電性フィ
ルムにおいて、前記導通部材は、全体が、前記フィルム
基板の主面に対する垂線と所定角度θの０＜θ≦６０を
有して配置されていることを特徴とする異方導電性フィ
ルム。 - 【請求項５】請求項１または２に記載の異方導電性フィ
ルムにおいて、前記導通部材は、前記フィルム基板の主
面に対する垂線方向に延びる二つの延在部分と、垂線と
角度θが９０度の中間部分とからなり、前記中間部分を
間にして前記二つの延在部分が上下に配置された導通部
材からなることを特徴とする異方導電性フィルム。 - 【請求項６】請求項１乃至３のうちいずれか１項に記載
の異方導電性フィルムにおいて、前記フィルム基板が複
数の部材からなり、互いに対向する表面に設けた導電性
部材で電気的に接続されていることを特徴とする異方導
電性フィルム。 - 【請求項７】請求項１乃至６のうちいずれか１項に記載
の異方導電性フィルムにおいて、前記絶縁性材料より低
熱膨張の材料からなる部材が、前記フィルム基板の内部
に形成されていることを特徴とする異方導電性フィル
ム。 - 【請求項８】請求項１乃至７のうちいずれか１項に記載
の異方導電性フィルムの前記複数の導通部材に形成され
た前記先細り状の突起部が、半導体デバイスの表面に形
成された複数のパッドおよび配線基板の表面に形成され
た複数の電極の少なくとも一方に接合されていることを
特徴とする半導体装置。 - 【請求項９】請求項８に記載の半導体装置において、前
記複数の導通部材のピッチが、前記複数の導通部材に接
合の、前記半導体デバイスの表面に形成された複数のパ
ッドの取付けピッチおよび前記配線基板の表面に形成さ
れた複数の電極の取付けピッチより狭いことを特徴とす
る半導体装置。 - 【請求項１０】請求項８または９に記載の半導体装置に
おいて、前記先細り状の突起部と、前記半導体デバイス
との対向面および前記配線基板との対向面の少なくとも
一方に、接着剤が充填されていることを特徴とする半導
体装置。 - 【請求項１１】絶縁性材料からなるフィルム基板の内部
に導電性材料からなる複数の導通部材を形成し、前記フ
ィルム基板の第一の表面に前記導通部材と電気的に接続
された第一の電極を形成し、前記フィルム基板の第二の
表面に前記導通部材と電気的に接続された第二の電極を
形成するフィルム基板形成工程と、 特定の結晶配向面を有する基材上において前記複数の導
通部材に対応する複数の先細り状の穴をフォトリソエッ
チングにより形成し、前記複数の先細り状の穴に導電性
材料を充填して先端の尖った突起電極を形成する突起電
極形成工程と、 前記フィルム基板の第一の電極と第二の電極の少なくと
も一方の電極と前記先細り状の突起電極とを対向させて
接合する接合工程と、 前記先細り状の突起電極を前記基材から分離する分離工
程とを有することを特徴とする異方導電性フィルムの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000338005A JP2002141121A (ja) | 2000-11-06 | 2000-11-06 | 異方導電性フィルムおよびそれを用いた半導体装置並びにその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000338005A JP2002141121A (ja) | 2000-11-06 | 2000-11-06 | 異方導電性フィルムおよびそれを用いた半導体装置並びにその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002141121A true JP2002141121A (ja) | 2002-05-17 |
Family
ID=18813295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000338005A Pending JP2002141121A (ja) | 2000-11-06 | 2000-11-06 | 異方導電性フィルムおよびそれを用いた半導体装置並びにその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002141121A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6816385B1 (en) | 2000-11-16 | 2004-11-09 | International Business Machines Corporation | Compliant laminate connector |
| JP2005093298A (ja) * | 2003-09-18 | 2005-04-07 | Nitto Denko Corp | 電子部品検査用の異方導電性フィルムおよびそれを用いた電子部品の検査方法 |
| JP2008118155A (ja) * | 2007-12-20 | 2008-05-22 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージ |
| KR101631293B1 (ko) * | 2015-11-27 | 2016-06-16 | 정종구 | 집적회로 칩의 기판 본딩 방법 |
| JP2016171139A (ja) * | 2015-03-11 | 2016-09-23 | 株式会社東芝 | 半導体装置 |
| WO2019039071A1 (ja) * | 2017-08-25 | 2019-02-28 | 富士フイルム株式会社 | 構造体、構造体の製造方法、積層体および半導体パッケージ |
-
2000
- 2000-11-06 JP JP2000338005A patent/JP2002141121A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6816385B1 (en) | 2000-11-16 | 2004-11-09 | International Business Machines Corporation | Compliant laminate connector |
| JP2005093298A (ja) * | 2003-09-18 | 2005-04-07 | Nitto Denko Corp | 電子部品検査用の異方導電性フィルムおよびそれを用いた電子部品の検査方法 |
| JP2008118155A (ja) * | 2007-12-20 | 2008-05-22 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージ |
| JP2016171139A (ja) * | 2015-03-11 | 2016-09-23 | 株式会社東芝 | 半導体装置 |
| KR101631293B1 (ko) * | 2015-11-27 | 2016-06-16 | 정종구 | 집적회로 칩의 기판 본딩 방법 |
| WO2019039071A1 (ja) * | 2017-08-25 | 2019-02-28 | 富士フイルム株式会社 | 構造体、構造体の製造方法、積層体および半導体パッケージ |
| JPWO2019039071A1 (ja) * | 2017-08-25 | 2020-10-01 | 富士フイルム株式会社 | 構造体、構造体の製造方法、積層体および半導体パッケージ |
| TWI758510B (zh) * | 2017-08-25 | 2022-03-21 | 日商富士軟片股份有限公司 | 結構體、結構體的製造方法、積層體及半導體封裝體 |
| US11355439B2 (en) | 2017-08-25 | 2022-06-07 | Fujifilm Corporation | Structure, method for manufacturing structure, laminate, and semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6828668B2 (en) | Flexible lead structures and methods of making same | |
| US20100071944A1 (en) | Chip capacitor embedded pwb | |
| JPH06283571A (ja) | 集積回路と基板との相互接続構造及びその製造方法 | |
| JP2000331538A (ja) | 異方導電性フィルムおよびその製造方法 | |
| KR20000063759A (ko) | 비솔더 플립 칩 본딩용 고신뢰성 비전도성 접착제 및 이를이용한 플립 칩 본딩 방법 | |
| JP3398319B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002141121A (ja) | 異方導電性フィルムおよびそれを用いた半導体装置並びにその製造方法 | |
| JPH0158864B2 (ja) | ||
| JP4480417B2 (ja) | 電極バンプ及びその製造並びにその接続方法 | |
| JP3524221B2 (ja) | 半導体装置の製造方法 | |
| JP2002368155A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| US20130140067A1 (en) | Wafer or circuit board and joining structure of wafer or circuit board | |
| JP3925752B2 (ja) | バンプ付き配線基板及び半導体パッケ−ジの製造法 | |
| JPH0727789A (ja) | 回路配線板およびその製造方法 | |
| JP5046481B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001223287A (ja) | インターポーザーの製造方法 | |
| JP2000306428A (ja) | 異方性導電接着剤及び導電接続構造 | |
| JP3455602B2 (ja) | 半導体素子実装基板の製造方法 | |
| JP2007516595A (ja) | 基板上に異方的導電性フィルムを形成するための方法 | |
| JPH04342148A (ja) | テープキャリア | |
| JP2001068832A (ja) | 配線板とその製造方法 | |
| JP3506424B2 (ja) | 半導体素子の実装方法 | |
| JP2785832B2 (ja) | 半導体装置の実装構造 | |
| JP2008024941A (ja) | 半導体装置 | |
| JPS6234142B2 (ja) |