JP2002368155A - 配線基板、半導体装置及び配線基板の製造方法 - Google Patents
配線基板、半導体装置及び配線基板の製造方法Info
- Publication number
- JP2002368155A JP2002368155A JP2001169203A JP2001169203A JP2002368155A JP 2002368155 A JP2002368155 A JP 2002368155A JP 2001169203 A JP2001169203 A JP 2001169203A JP 2001169203 A JP2001169203 A JP 2001169203A JP 2002368155 A JP2002368155 A JP 2002368155A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating substrate
- semiconductor chip
- semiconductor device
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
外部端子上に突起導体(バンプ)を設けた半導体チップ
をフリップチップ接続させる際に、前記突起導体と前記
配線の位置ずれを低減させることができる。 【解決手段】絶縁基板の所定位置に開口部を設け、前記
絶縁基板の一主面上に、前記開口部を覆う端子部を有す
る配線を設けた配線基板において、前記配線は、半導体
チップの外部端子が接続される領域に突起状の導体層を
設けられている配線基板である。
Description
装置及び配線基板の製造方法に関し、特に、半導体チッ
プをフリップチップ接続する配線基板に適用して有効な
技術に関するものである。
が設けられた配線基板上に半導体チップを設け、前記半
導体チップの表面に設けられた外部端子と前記配線とを
電気的に接続した半導体装置には、例えば、図22
(a)及び図22(b)に示したように、前記半導体チ
ップ3の外部端子301を前記絶縁基板1に設けられた
前記配線2とを向かい合わせて金バンプなどの突起導体
(以下、バンプと称する)4で接続した、フリップチッ
プ型の半導体装置がある。ここで、図22(b)は図2
2(a)のM−M’線での断面図である。
は、図22(a)及び図22(b)に示したように、前
記絶縁基板1と前記半導体チップ3の間及び前記半導体
チップ3の側面部分に、例えば、熱硬化性樹脂などの絶
縁体5が設けられており、前記配線2と前記外部端子3
01の接続部がアンダーフィル封止されている。
した半導体装置は、LGA(Land Grid Array)型の半
導体装置であり、前記絶縁基板1の所定位置に設けられ
た開口部(ビアホール)101の内部には、マザーボー
ド等の実装基板や外部装置と接続するための外部接続端
子(ランド)7として用いる導電体が埋め込まれてい
る。また、前記配線2は、その一部が前記開口部101
を覆うように設けられており、前記外部接続端子7と接
続されている。
23(a)及び図23(b)に示すように、例えば、前
記配線2の前記バンプ4が接続される領域の周辺には、
前記バンプ4と前記配線2の接続性をよくするためのめ
っき層10が設けられており、前記バンプ4が接続され
る領域の外側は、配線保護膜(ソルダレジスト)9で覆
われている。ここで、図23(a)は図22(b)の部
分拡大図、図23(b)は図22(a)のN−N’線で
の断面図である。
面)にも、図23(a)に示したように、前記半導体装
置を実装基板等に実装する際のはんだとの接続性をよく
するためにめっき層10が設けられている。前記めっき
層10には、例えば、錫(Sn)や錫と銀の合金(Sn
−Ag合金)などが用いられる。
単に説明すると、まず、所定位置に開口部(ビアホー
ル)101が形成された絶縁基板1の一主面上に前記配
線2を形成した配線基板を製造する。前記配線基板の製
造方法は、例えば、まず、ポリイミドテープなどの絶縁
基板1の所定位置に、金型を用いた打ち抜き加工により
前記開口部101を形成し、前記絶縁基板1の一主面上
に銅箔などの導電性薄膜を形成し、前記絶縁基板1の開
口部101の内部に、電気めっき法などを用いて銅など
のめっき層(外部接続端子7)を形成し、前記導電性薄
膜をエッチング処理によりパターニングして前記配線2
を形成した後、前記配線2の表面の所定領域に、例え
ば、配線保護膜(ソルダレジスト)9を形成し、前記配
線2及び前記外部接続端子7の露出面に、例えば、無電
解めっき法を用いて錫あるいは錫銀合金などのめっき層
10を形成する方法がある。また、前記手順以外にも、
例えば、あらかじめ銅箔などの導電性薄膜を形成(接
着)した前記絶縁基板1を準備し、前記絶縁基板1の前
記導電性薄膜が形成されていない面から、炭酸ガスレー
ザやエキシマレーザ等を照射して前記開口部101を形
成した後、前記外部接続端子7を形成し、前記導電性薄
膜をエッチング処理して前記配線2を形成する方法もあ
る。
後、前記配線基板の配線導体2上に半導体チップ3をフ
リップチップ接続する。このとき、前記半導体チップ3
の外部端子301上には、あらかじめ、金ワイヤなどを
用いてバンプ4を形成しておき、前記半導体チップ3の
外部端子301と前記配線2を向かい合わせ、位置合わ
せをした後、前記バンプ4と前記配線2を熱圧着させ
る。ここで、前記めっき層10として、例えば、前記配
線2の表面に低融点の錫めっきが形成されている場合に
は、約217℃に加熱しての錫金接合(Sn−Au接
合)により接続される。また、前記めっき層10とし
て、例えば、前記銀の重量割合が3.5%(パーセン
ト)の錫銀合金(3.5%Ag−Sn合金)が形成され
ている場合には、前記錫銀合金の融点121℃付近での
はんだ接合により接続される。
記半導体チップ3の間に、例えば、熱硬化性のエポキシ
系樹脂などの絶縁体5を流し込んでアンダーフィル封止
をし、必要に応じて前記半導体チップ3の周囲全体を封
止した後、前記絶縁基板1を所定位置で切断すると、図
22(a)及び図22(b)に示したようなLGA型の
半導体装置を得ることができる。
記絶縁基板1に設けられた開口部101に前記外部接続
端子7として用いる導電体を埋め込む代わりに、Pb−
Sn系はんだ等のボール端子を設けたBGA(Ball Gri
d Array)型の半導体装置もある。
来の技術では、前記半導体装置に実装する半導体チップ
の小型化、高密度化にともない、前記絶縁基板1上に設
けられた前記配線2の微細化が進むと、前記配線2と前
記半導体チップ3の外部端子301との位置合わせが難
しくなるという問題があった。
な、前記半導体チップ3をフリップチップ接続させる半
導体装置では、前記絶縁基板1上に前記配線2、前記外
部接続端子7、及び前記めっき層10を形成した配線基
板と、前記外部端子301上に前記バンプ4を設けた半
導体チップ3を向かい合わせて接続するため、微細化な
どにより位置合わせの精度が低下すると、例えば、図2
4(a)に示したように、前記半導体チップ3の外部端
子301上に設けられた前記バンプ4が前記配線2の端
部に接続されることがある。このように、前記半導体チ
ップ3をフリップチップ実装する際に、前記半導体チッ
プ3の外部端子301上に設けられた前記バンプ4と前
記配線2の間に位置ずれが生じると、前記バンプ4と前
記配線2の接触面積が小さく、接続強度(接合強度)が
小さくなるため、接続信頼性が低下するという問題があ
った。
にフリップチップ実装するときに、前記バンプ4と前記
配線2の間の位置ずれが大きくなると、前記バンプ4が
前記配線2の端部から外れて接続不良になる可能性が高
い。
に、金ワイヤを用いたワイヤボンド法によるバンプ(ス
タッドバンプ)4が形成されているため、前記バンプ4
と前記配線2上のめっき層10とは、例えば、前記めっ
き層10が錫の場合には金錫(Sn−Au)接合により
接続されるが、このとき、前記バンプ4を加熱加圧して
熱圧着させている。
が進んでおり、その板厚方向の厚さが20μm程度にな
ってきている。また、実装する前記半導体チップの外部
端子301の数が増加しているため、前記半導体チップ
3を実装するときに加える荷重も増加している。そのた
め、前記バンプ4と前記配線2を熱圧着させる際にかか
る荷重で、図24(b)に示すように、前記配線2が変
形して前記絶縁基板1に減り込んでしまうという問題が
あった。
変形は、前記配線2の板厚が薄くなるほど起こりやす
く、また、前記絶縁基板1上に接着層(図示しない)を
介して前記配線2を形成している場合に起こりやすい。
前記配線2が変形して前記絶縁基板1に減り込むことに
より前記絶縁基板1と前記半導体チップ3の隙間tが狭
くなり、アンダーフィル封止をする際の前記絶縁体5が
流れ込みにくくなる。そのため、前記絶縁体5の内部に
ボイドが発生しやすくなり、前記ボイドの熱膨張による
衝撃等で前記半導体チップ3がはがれやすくなり、半導
体装置の信頼性が低下するという問題があった。
配線2の端部で接続される、あるいは前記配線2が変形
すると、前記バンプ4に歪みが生じて前記バンプ4と前
記半導体チップ3の外部端子301との接続部に負荷が
かかりやすくなる。そのため、前記バンプ4と前記外部
端子301との接続部が剥離する、あるいは前記外部端
子301が形成されている半導体基板に亀裂(クラッ
ク)が生じるといった問題があった。
1上に設けられる前記バンプ4には、ワイヤボンド法に
よるスタッドバンプを用いる場合が多い。前記スタッド
バンプは、例えば、ボンディングツールを用いて金ワイ
ヤの先端を前記外部端子301上に熱圧着させた後、前
記ボンディングツールを引き上げてネック部分で前記金
ワイヤを切断して形成されるため、前記バンプ4の高さ
にばらつきが生じやすい。そのため、図25(a)に示
したように、前記スタッドバンプ4’の高さのばらつき
により、前記配線2と接触する部分と接触しない部分と
の高さの差が大きくなり、熱圧着したときにすべてのス
タッドバンプ4’と配線導体2を接続することが難し
く、接続不良が起きやすいという問題がある。そのた
め、前記スタッドバンプ4’を用いた場合には、平坦加
工(レベリング)を行って前記スタッドバンプ4’の高
さのばらつきを低減させているが、この場合、平坦加工
を行う工程が増えるため、製造コストが高くなるという
問題があった。
スタッドバンプ4’に平坦加工をせずにフリップチップ
実装したときの接続不良を低減させる方法として、前記
スタッドバンプ4’と前記配線2を熱圧着する際の荷重
を大きくし、前記スタッドバンプ4’の先端部をつぶし
ながら接続する方法があるが、熱圧着の際の荷重を大き
くすると、前記外部端子301からの高さが高い部分で
は、前記スタッドバンプ4’の先端が先につぶれて前記
配線2に負荷がかかるため前記配線2が変形しやすくな
るという問題があった。
先端部が鋭くなっているため、図25(b)に示すよう
に、前記スタッドバンプ4’の先端部がつぶれずに前記
配線2に刺さった状態で接続されてしまうことがある。
このように、前記スタッドバンプ4’の先端部が前記配
線2に刺さった状態だと、前記配線2と前記スタッドバ
ンプ4’の接続面積が狭く、接続強度が低いため、前記
スタッドバンプ4’剥離しやすいという問題があった。
配線2の厚さが薄くなると、前記突起導体4’の先端が
前記配線2を突き抜けてしまうことがある。
設けた配線基板において、外部端子上に突起導体(バン
プ)を設けた半導体チップをフリップチップ接続させる
際に、前記バンプと前記配線の位置ずれを低減させるこ
とが可能な技術を提供することにある。
設けた配線基板において、外部端子上に突起導体(バン
プ)を設けた半導体チップをフリップチップ接続させる
際に、前記配線の変形を防ぐことが可能な技術を提供す
ることにある。
体を設けた配線基板において、外部端子上に突起導体
(バンプ)を設けた半導体チップをフリップチップ接続
させる際に、前記バンプと前記配線の接続不良を低減さ
せることが可能な技術を提供することにある。
な特徴は、本明細書の記述および添付図面によって明ら
かになるであろう。
る発明の概要を説明すれば、以下のとおりである。
け、前記絶縁基板の一主面上に前記開口部を覆う端子部
を有する配線を設けた配線基板において、前記配線は、
半導体チップの外部端子が接続される領域に突起状の導
体層が設けられている配線基板である。
半導体チップの外部電極と接続される領域に突起状の導
体層を設け、前記配線を部分的に厚くすることで、前記
半導体チップの外部端子と前記配線を接続する際の位置
ずれや、前記配線の変形を防ぐことができる。
前記突起状の導体層を、前記半導体チップの外部端子が
接続される領域の外周部に設けると、前記配線基板上に
半導体チップをフリップチップ実装するときに、前記半
導体チップの外部端子上に設けられた突起導体(バン
プ)が前記配線上の前記導体層に接触し、前記バンプが
前記配線の端部から外側へ外れるのを防ぐことができ
る。そのため、前記バンプと前記配線の間の位置ずれを
低減でき、前記バンプと前記配線の接続不良を低減させ
ることができる。
に設けると、前記半導体チップをフリップチップ実装す
るときに、前記半導体チップの外部端子上に設けられた
前記バンプの位置ずれをさらに低減させることができ
る。
えば、前記突起状の導体層を、前記半導体チップの外部
端子が接続される領域の全面に平板状に設け、前記配線
を部分的に厚くすることにより、例えば、前記配線の、
前記半導体チップの外部端子上に設けられた突起導体を
熱圧着する部分の強度(剛性)が上がるため、熱圧着の
際の荷重による前記配線の変形を低減させることができ
る。そのため、前記配線の変形により前記配線基板(絶
縁基板)と前記半導体チップの間が狭くなるのを防げ、
前記絶縁基板と前記半導体チップの間をアンダーフィル
封止するときにボイドが発生することを防げる。
を設けた場合には、前記配線の変形を防ぐことはできる
が、その表面が平坦な場合には、前記配線と前記バンプ
との位置ずれを防ぐことは難しい。そのため、前記平板
状の導体層の中央に凹部を設け、前記外部端子上のバン
プが前記凹状に加工された面に沿って前記導体層の中央
に導かれるようにすることで前記配線の変形を防ぐとと
もに、前記バンプと前記配線の間の位置ずれを防ぐこと
ができる。
られるバンプには、一般に金(Au)を用いているた
め、前記配線の、前記導体層が設けられた領域に錫また
は錫と銀を含む合金からなるめっき層を設けることによ
り、前記配線と前記半導体チップの外部端子上のバンプ
を接続する際の接続信頼性が向上する。
け、前記絶縁基板の一主面上に前記開口部を覆う端子部
を有する配線を設け、前記絶縁基板の配線形成面上に、
外部端子上に突起導体が設けられた半導体チップを、前
記外部端子が前記配線と向かい合うように設け、前記配
線と前記半導体チップの外部端子が突起導体により電気
的に接続され、前記絶縁基板と前記半導体チップの間が
絶縁体で封止された半導体装置において、前記配線と前
記突起導体が接続された領域の外周部に突起状の導体層
が設けられている半導体装置である。
記突起導体(バンプ)が接続された領域の外周部に突起
状の導体層が設けられており、前記導体層が壁の役割を
するため、前記バンプが前記配線の端部から外れること
を防げるため、前記配線と前記バンプの接続信頼性の高
い半導体装置を得ることができる。
け、前記絶縁基板の一主面上に前記開口部を覆う端子部
を有する配線を設け、前記絶縁基板の配線形成面上に、
外部端子上に突起導体が設けられた半導体チップを、前
記外部端子が前記配線と向かい合うように設け、前記配
線と前記半導体チップの外部端子が前記突起導体により
電気的に接続され、前記絶縁基板と前記半導体チップの
間が絶縁体で封止された半導体装置において、前記配線
と前記突起導体は、前記配線上に設けられた突起状の導
体層を介在して接続されている半導体装置である。
記突起導体(バンプ)が、前記突起状の導体層を介在し
て接続されているため、熱圧着の際の荷重による前記配
線の変形がほとんどなく、前記絶縁基板と前記半導体チ
ップの隙間が狭くなることを防げるため、前記絶縁基板
と前記半導体チップの間に液状の絶縁体を流し込んだと
きに内部にボイドが発生しにくい。そのため、前記絶縁
体内部のボイドの熱膨張による衝撃などで前記半導体チ
ップに亀裂が入ったり、前記絶縁体から剥離したりする
ことを防げ、前記半導体装置の信頼性を向上させること
ができる。
し、前記絶縁基板の一主面上に導電性薄膜を形成し、前
記導電性薄膜上の所定位置に突起状の導体層を形成し、
前記導電性薄膜をパターニングして、前記導体層を有す
る配線を形成する配線基板の製造方法である。
膜の表面に突起状の導体層を形成した後、前記導電性薄
膜をエッチング処理によりパターニングして前記配線を
形成することにより、半導体チップをフリップチップ接
続する際に、位置ずれや配線の変形を防げる配線基板を
得ることができる。また、前記突起状の導体層を形成す
る際に、前記絶縁基板の開口部内にも導体層を形成する
ことにより、前記絶縁基板の開口部内に形成された導体
層を外部接続端子(ランド)とするLGA型の半導体装
置に使用する配線基板を、製造工程を増やすことなく製
造することができる。
(4)の手段に限らず、例えば、前記絶縁基板の一主面
上に前記導電性薄膜を形成した後、前記絶縁基板の所定
位置に開口部を形成してもよいし、前記導電性薄膜をパ
ターニングしてから前記突起状の導体層を形成してもよ
い。また、前記配線基板は、前記絶縁基板の片面、ある
いは両面のみに配線が形成された配線基板であってもよ
いし、前記絶縁基板の内部に、複数の配線が層状に形成
された多層配線基板であってもよい。
施の形態(実施例)とともに詳細に説明する。
て、同一機能を有するものは、同一符号をつけ、その繰
り返しの説明は省略する。
発明による実施例1の半導体装置の概略構成を示す模式
図であり、図1(a)は本実施例1の半導体装置の平面
図、図1(b)は図1(a)のA−A’線での断面図、
図2は図1(a)の部分拡大図、図3(a)は図2のB
−B’線での断面図、図3(b)は図2のC−C’線で
の断面図である。
01は開口部(ビアホール)、2は配線、3は半導体チ
ップ、301は半導体チップの外部端子、4は突起導体
(バンプ)、5は絶縁体(アンダーフィル樹脂)、6は
突起状の導体層、7は外部接続端子(ランド)、8は絶
縁体(モールド樹脂)、9は配線保護膜(ソルダレジス
ト)、10はめっき層である。
び図1(b)に示すように、絶縁基板1の所定位置に開
口部(ビアホール)101を設け、前記絶縁基板1の一
主面上に前記開口部101を覆う端子部を有する配線2
を設け、前記絶縁基板1の配線形成面上に、外部端子3
01上に突起導体(以下、バンプと称する)4が設けら
れた半導体チップ3を、前記外部端子301が前記配線
2と向かい合うように設け、前記配線2と前記半導体チ
ップの外部端子301が前記突起導体4により電気的に
接続され、前記絶縁基板1と前記半導体チップ3の間が
絶縁体5でアンダーフィル封止された半導体装置であ
る。また、このとき、前記配線2と前記バンプ4は、図
1(b)に示したように、前記配線2上に設けられた突
起状の導体層6を介在して接続されている。
の半導体装置であり、前記絶縁基板1の所定位置には開
口部(ビアホール)101が設けられており、前記開口
部101内には、実装基板や外部装置との接続に用いら
れる外部接続端子(ランド)7が設けられている。前記
外部接続端子7は、例えば、銅などの導電体を埋め込ん
だものである。
例えば、図1(b)に示すように、熱硬化性のエポキシ
系樹脂のような絶縁体8により前記半導体チップ3の全
体が封止(モールド)されている場合もある。
に設けられた前記導体層6は、図2、図3(a)及び図
3(b)に示すように、前記導体層6の中央、言い換え
ると前記バンプ4が接続される部分に凹部が設けられて
いる。また、前記配線2の、前記導体層6が設けられた
領域を除く部分は、図2及び図3(a)に示すように、
配線保護膜(ソルダレジスト)9で覆われており、前記
導体層6が設けられた領域には、例えば、銀の重量割合
が3.5%の錫銀合金(3.5%Ag−Sn合金)など
のめっき層10が設けられている。また、図3(a)に
示したように、前記外部接続端子7の表面にも同様のめ
っき層10が設けられている。また、前記めっき層10
には、前記錫銀合金の代わりに、錫(Sn)のめっき層
を用いてもよい。
に用いる配線基板の製造方法を説明するための模式図で
あり、図4(a)、図5(a)、図6(a)、図7
(a)はそれぞれ、各製造工程での平面図であり、図4
(b)は図4(a)のB−B’線での断面図、図5
(b)は図5(a)のB−B’線での断面図、図5
(c)は図5(a)のC−C’線での断面図、図6
(b)は図6(a)のB−B’線での断面図、図6
(c)は図6(a)のC−C’線での断面図、図7
(b)は図7(a)のB−B’線での断面図、図7
(c)は図7(a)のC−C’線での断面図である。
の半導体装置に用いる配線基板の製造方法について説明
するが、前記配線基板の製造方法において、従来と同様
の部分については、その詳細な説明は省略する。
うに、例えば、ポリイミドテープなどの絶縁基板1の所
定位置に開口部(ビアホール)101を形成し、前記絶
縁基板1の一主面上に、銅箔などの導電性薄膜2’を形
成する。
打ち抜き加工により前記絶縁基板1の所定位置に前記開
口部101を形成した後、接着剤(図示しない)を用い
て前記絶縁基板1上に前記導電性薄膜2’を接着する方
法や、前記絶縁基板1上に前記導電性薄膜2’を形成し
ておき、炭酸ガスレーザやエキシマレーザ等で前記絶縁
基板1の所定位置に前記開口部101を形成する方法が
ある。また、前記開口部101はLGA型の半導体装置
の外部接続端子(ランド)を形成するためのものであ
り、例えば、直径200μmから500μm程度の円形
に開口する。
(c)に示すように、前記導電性薄膜2’の所定位置、
言い換えると、実装する半導体チップの外部端子と接続
される領域が開口するようにレジスト膜11を形成し、
例えば、電気めっき法を用いた銅めっきにより、前記絶
縁基板1の開口部101の内部に外部接続端子(ラン
ド)7を形成するとともに、前記導電性薄膜2’上に、
中央に凹部が設けられた突起状の導体層6を形成する。
めっき層の厚さは、例えば、前記絶縁基板1の厚さの半
分程度にするのが好ましく、例えば、前記絶縁基板1の
厚さが約40μmから50μmの場合には、前記導体層
6の厚さは約20μm程度に形成する。
端子7と同時に前記導体層6を形成する場合には、前記
導電性薄膜2’が形成された面上に遮蔽板を設けるなど
して、途中で前記導電層6の成長が止まるようにする。
また、前記導電層6の中央に設けられる凹部は、例え
ば、電気めっき法で用いられるめっき溶液中に含まれる
添加剤の量を調節することにより、任意の深さに形成す
ることができる。
ば、図6(a)、図6(b)、及び図6(c)に示すよ
うに、前記導電性薄膜2’上に、配線パターンに対応し
たレジスト膜12を形成し、前記導電性薄膜2’をエッ
チング処理して配線2を形成する。このとき、図6
(b)及び図6(c)では示していないが、前記絶縁基
板1の前記導電性薄膜2’が形成された面と対向する面
には、エッチング液により前記外部接続端子7がエッチ
ングされないように、前記レジスト膜12と同様のレジ
スト膜を形成しておく。
ば、図7(a)、図7(b)、及び図7(c)に示すよ
うに、前記配線2の、前記導電層6が形成された領域の
近傍を除く領域に、配線保護膜(ソルダレジスト)9を
形成した後、前記配線2の露出した部分、及び前記外部
接続端子7の表面(露出面)にめっき層10を形成する
ことにより、本実施例1の半導体装置に用いる配線基板
を得ることができる。
法を用いて、錫銀合金(Sn−Ag合金)を3μm程度
の厚さに形成する。また、前記錫銀合金は、例えば、銀
の重量割合を3.5%程度にするのが好ましい。また、
前記めっき層10としては、前記錫銀合金の他に、例え
ば、無電解めっき法を用いて、厚さ0.5μm程度の錫
めっき10を形成してもよい。
に用いる配線基板を製造した後は、従来と同様の手順に
沿って、外部端子301上に金バンプなどの突起導体
(バンプ)4が設けられた半導体チップ3をフリップチ
ップ実装する。このとき、前記めっき層10として前記
錫銀合金(3.5%Ag−Sn合金)を用いてはんだ接
合をさせると、前記錫銀合金の融点が約121℃である
ため、錫めっきによる錫金の拡散接合に比べ、低温かつ
短時間で接続することができる。
したあとは、前記絶縁基板1と前記半導体チップ3の間
に、例えば、熱硬化性のエポキシ系樹脂などの絶縁体5
を流し込んでアンダーフィル封止をした後、必要に応じ
て前記半導体チップ3の周囲を絶縁体8で封止し、前記
絶縁基板1を所定位置で切断して個片化すると、図12
(a)及び図12(b)に示したようなLGA型の半導
体装置を得ることができる。
における作用効果を説明するための模式図であり、図8
(a)及び図8(b)は半導体チップをフリップチップ
実装する工程における作用効果を説明するための断面図
であり、図9(a)及び図9(b)は図8(a)及び図
8(b)とは別の作用効果を説明するための断面図であ
る。
では、図7(b)及び図7(c)に示したように、前記
絶縁基板1上に形成された前記配線2の、半導体チップ
3の外部端子301と接続される領域に突起状の前記導
体層6が形成されている。そのため、前記外部端子30
1上に前記バンプ4として、例えば、ワイヤボンド法を
用いたスタッドバンプを形成した半導体チップ3をフリ
ップチップ実装する際に、図8(a)に示すように、前
記バンプ4の位置がずれて、前記配線2の端部にある場
合でも、熱圧着時の荷重により、前記バンプ4が前記導
体層6の凹部に沿って前記配線2の中央付近に導かれ、
図8(b)に示すように、前記導体層6の凹部底面で接
続される。そのため、前記半導体チップ3をフリップチ
ップ実装する際の位置ずれにより前記バンプ4が前記配
線2の端部に接続されることがなく、前記バンプ4と前
記配線2の接触面積が小さくなり接続信頼性が低下する
ことを防げる。
1上に形成される前記バンプ4は、一般に、ボンディン
グツールを用いた形成したバンプ(スタッドバンプ)で
あり、前記スタッドバンプを形成したときの高さのばら
つきが大きく、接続不良の原因になりやすいために、従
来は、前記突起導体4の先端部を平坦に加工して高さの
ばらつきを小さくしている。また、前記スタッドバンプ
4’の先端部を平坦に加工せずに、高さのばらつきが大
きいままフリップチップ実装する場合には、前記半導体
チップ3にかける荷重を大きくし、高い突起導体4’の
先端部をつぶしながら接続する必要がある。このとき、
従来の配線基板では、前記配線2が薄いと、図25
(b)に示したように、前記スタッドバンプ4’の先端
がつぶれずに前記配線2に刺さった状態になることがあ
るが、本実施例1の配線基板では、図9(a)に示すよ
うに、前記スタッドバンプ4’の先端部を平坦に加工せ
ずに前記半導体チップ3をフリップチップ実装させた場
合でも、前記配線2に前記導体層6が設けられており、
前記スタッドバンプ4’との接続部分の強度(剛性)が
高くなっているため、図9(b)に示すように、前記ス
タッドバンプ4’の先端部をつぶしながら確実に接続す
ることができる。
ば、前記配線2の、前記半導体チップの外部端子30
1、言い換えると前記バンプ4が接続される領域に、突
起状の導体層6を設けることにより、前記半導体チップ
3をフリップチップ接続させる際の荷重で前記配線2が
変形することを防げる。
ことにより、前記半導体チップ3をフリップチップ接続
させる際に、前記半導体チップ3の外部端子301上に
設けられたバンプ4が前記導体層6の凹部に沿って中央
に導かれ、前記配線2の中央部分で接続することができ
る。そのため、前記バンプ4の位置ずれを少なくするこ
とができ、接続信頼性をよくすることができる。
大きくすることにより、前記配線2が変形しやすくなる
が、本実施例1のように前記導体層6を設けて強度を高
くすることにより、前記配線2が変形することを防げ
る。そのため、前記半導体チップ3をフリップチップ実
装したときに前記絶縁基板1と前記半導体チップ3の間
が狭くなることを防げ、前記絶縁体5の内部にボイドが
発生し、前記ボイドの熱膨張による剥離等で信頼性が低
下することを防げる。
けられた凹部で接続されているため、フリップチップ接
続をした後は、前記バンプ4が水平面内で動きにくくな
り、温度サイクル等の影響を受けにくく、剥離しにくい
ため、接続信頼性の高い半導体装置を得ることができ
る。
導体層6として、電気めっき法で形成した銅めっき層を
用いているが、これに限らず、例えば、ニッケル(N
i)や錫(Sn)などの金属やそれらの合金であっても
よい。
形例を示す模式図であり、図10(a)は半導体装置の
概略構成を示す平面図、図10(b)は図10(a)の
D−D’線での断面図である。
うに、前記絶縁基板1の開口部101の内部に埋め込ま
れた銅めっき層を外部接続端子7として用いるLGA型
の半導体装置を例に挙げて説明したが、これに限らず、
例えば、図10(a)及び図10(b)に示したよう
に、前記絶縁基板1の開口部101上に、Pb−Sn系
はんだ等のボール端子13を形成したBGA(Ball Gri
d Array)型の半導体装置であってもよいことは言うま
でもない。ただし、前記BGA型の半導体装置の場合に
は、図5(a)、図5(b)、及び図5(c)に示した
ような、前記導電性薄膜2’上に前記導体層6を形成す
る際に、前記レジスト膜11と同様のレジスト膜(裏止
め剤)などで前記開口部101をふさいでおき、前記開
口部101内に銅めっき層(外部接続端子7)が形成さ
れないようにする。
いられる配線基板の変形例の概略構成を示す模式図であ
り、図11(a)は配線基板の平面図、図11(b)は
図11(a)のE−E’線での断面図、図11(c)は
図11(a)のF−F’線での断面図である。
板は、前記配線2の所定位置に、図7(a)、図7
(b)、及び図7(c)に示したように、中央に凹部を
有する導体層6を形成したが、これに限らず、例えば、
図11(a)、図11(b)、及び図11(c)に示し
たように、平板状の導体層14を形成してもよい。この
場合、前記導体層14を形成することにより強度(剛
性)が高くなるので、前記半導体チップ3をフリップチ
ップ接続した際の荷重による配線2の変形を防ぐことが
できる。
6及び図11(a)に示した導体層14は、前記バンプ
4との接続面が方形状になっているが、これに限らず、
例えば、前記バンプ4との接続面が円形であってもよ
い。
による実施例2の半導体装置の概略構成を示す模式図で
あり、図12(a)は本実施例2の半導体装置の平面
図、図12(b)は図12(a)のG−G’線での断面
図、図13は図12(a)の部分拡大図、図14(a)
は図13のH−H’線での断面図、図14(b)は図1
3のI−I’線での断面図である。
板、101は開口部(ビアホール)、2は配線、3は半
導体チップ、301は半導体チップの外部電極、4は突
起導体(バンプ)、5は絶縁体(アンダーフィル樹
脂)、7は外部接続端子(ランド)、8は絶縁体(モー
ルド樹脂)、9は保護膜(ソルダレジスト)、10はめ
っき層、15は導体層である。
及び図12(b)に示すように、絶縁基板1の所定位置
に開口部(ビアホール)101を設け、前記絶縁基板1
の一主面上に前記開口部を覆う端子部を有する配線2を
設け、前記絶縁基板1の配線形成面上に、外部端子30
1上に突起導体(以下、バンプと称する)4が設けられ
た半導体チップ3を、前記外部端子301が前記配線2
と向かい合うように設け、前記配線2と前記半導体チッ
プ3の外部端子301が前記バンプ4により電気的に接
続され、前記絶縁基板1と前記半導体チップ3の間が絶
縁体5でアンダーフィル封止された半導体装置である。
の半導体装置であり、前記絶縁基板1の所定位置には開
口部(ビアホール)101が設けられており、前記開口
部101内には、実装基板や外部装置との接続に用いら
れる外部接続端子(ランド)7が設けられている。前記
外部接続端子7は、例えば、銅などの導電性部材を埋め
込んだものである。
3、図14(a)、及び図14(b)に示すように、前
記バンプ4と前記配線2の接続部の外側に、前記配線2
の端部に沿った導体層15が設けられている。また、前
記配線2の、前記導体層15が設けられた領域を除く部
分は、図13及び図14(a)に示すように、配線保護
膜(ソルダレジスト)9で覆われており、前記導体層1
5が設けられた領域には、例えば、錫と銀の合金(Sn
−Ag合金)あるいは錫(Sn)などのめっき層10が
設けられている。
装置に用いる配線基板の製造方法を説明するための模式
図であり、図15(a)、図16(a)、図17
(a)、図18(a)はそれぞれ、各製造工程での平面
図であり、図15(b)は図15(a)のH−H’線で
の断面図、図16(b)は図16(a)のH−H’線で
の断面図、図16(c)は図16(a)のI−I’線で
の断面図、図17(b)は図17(a)のH−H’線で
の断面図、図17(c)は図17(a)のI−I’線で
の断面図、図18(b)は図18(a)のH−H’線で
の断面図、図18(c)は図18(a)のI−I’線で
の断面図である。
例2の半導体装置に用いる配線基板の製造方法について
説明するが、前記実施例1あるいは従来と同様の工程に
ついてはその詳細な説明を省略する。
すように、例えば、ポリイミドテープなどの絶縁基板1
の所定位置に開口部(ビアホール)101を形成し、前
記絶縁基板1の一主面上に、銅箔などの導電性薄膜2’
を形成する。
打ち抜き加工により前記絶縁基板1の所定位置に前記開
口部101を形成した後、接着剤(図示しない)を用い
て前記絶縁基板1上に前記導電性薄膜2’を接着する方
法や、前記絶縁基板1上に前記導電性薄膜2’を形成し
ておき、炭酸ガスレーザやエキシマレーザ等で前記絶縁
基板1の所定位置に前記開口部101を形成する方法が
ある。また、前記開口部101はLGA型の半導体装置
の外部接続端子(ランド)を形成するためのものであ
り、例えば、直径100μmから200μm程度の円形
に開口する。
図16(c)に示すように、前記導電性薄膜2’の所定
位置、言い換えると、実装する半導体チップの外部電極
と平面的に重なる位置の周辺が直線状に開口したレジス
ト膜16を形成し、例えば、電気めっき法を用いた銅め
っきにより、前記絶縁基板1の開口部101の内部に外
部接続端子(ランド)7を形成するとともに、前記導電
性薄膜2’上に、直線状の導体層15を形成する。
銅めっき層の厚さは、例えば、前記絶縁基板1の厚さの
半分程度に形成するのが好ましく、例えば、前記絶縁基
板1の厚さが40μmから50μm程度の場合には前記
導体層15の厚さは約20μm程度に形成する。また、
電気めっき法を用いて前記外部接続端子7と同時に前記
導体層15を形成する場合には、前記導電性薄膜2’が
形成された面上に遮蔽板を設けるなどして、途中で前記
導電層15の成長が止まるようにする。
ば、図17(a)、図17(b)、及び図17(c)に
示すように、前記導電性薄膜2’上に、配線パターンに
対応したレジスト膜17を形成し、前記導電性薄膜2’
をエッチングして配線2を形成する。このとき、図17
(b)及び図17(c)では示していないが、前記絶縁
基板1の前記導電性薄膜2’が形成された面と対向する
面には、エッチング液により前記外部接続端子7がエッ
チングされないように、前記レジスト膜17と同様のレ
ジスト膜を形成しておく。
ば、図18(a)、図18(b)、及び図18(c)に
示すように、前記配線2の、前記導電層15が形成され
た領域の近傍を除く領域に、配線保護膜(ソルダレジス
ト)9を形成した後、前記配線2の露出部分、及び前記
外部接続端子7の表面(露出面)にめっき層10を形成
することにより、本実施例2の半導体装置に用いる配線
基板を得ることができる。
法を用いて、錫銀合金(Sn−Ag合金)を3μm程度
の厚さに形成する。また、前記錫銀合金は、例えば、銀
の重量割合を3.5%程度にするのが好ましい。また、
前記めっき層10としては、前記錫銀合金の他に、例え
ば、無電解めっき法を用いて、厚さ0.5μm程度の錫
めっき10を形成してもよい。
に用いる配線基板を製造した後は、従来と同様の手順に
沿って、外部端子301上に金バンプなどの突起導体
(バンプ)4が設けられた半導体チップ3をフリップチ
ップ実装する。このとき、前記めっき層10として前記
錫銀合金(3.5%Ag−Sn合金)を用いてはんだ接
合をさせると、前記錫銀合金の融点が約121℃である
ため、錫めっきによる錫金の拡散接合に比べ、低温かつ
短時間で接続することができる。
したあとは、前記絶縁基板1と前記半導体チップ3の間
に、例えば、熱硬化性のエポキシ系樹脂などの絶縁体5
を流し込んでアンダーフィル封止をした後、必要に応じ
て前記半導体チップ3の周囲を絶縁体8で封止し、前記
絶縁基板1を所定位置で切断して個片化すると、図12
(a)及び図12(b)に示したようなLGA型の半導
体装置を得ることができる。
る作用効果を説明するための模式図であり、図19
(a)及び図19(b)は半導体装置を実装する工程に
おける作用効果を説明するための断面図である。
では、図18(b)及び図18(c)に示したように、
前記絶縁基板1上に形成された前記配線2の、半導体チ
ップ3の外部端子301と接続される領域の外周部に、
前記配線2の端部に沿って直線状の前記導体層15が形
成されている。そのため、前記外部端子301上に前記
バンプ4として、例えば、金などのスタッドバンプを形
成した半導体チップ3をフリップチップ実装する際に、
図19(a)に示すように、前記バンプ4の位置がずれ
て、前記配線2の端部にある場合でも、熱圧着時の荷重
により、前記バンプ4が前記導体層15によって前記配
線2の外側に逃げ落ちることを防げ、図19(b)に示
すように、前記導体層15ではさまれた領域に接続され
る。そのため、前記半導体チップ3をフリップチップ接
続させる際に、位置ずれによる前記配線2と前記バンプ
4の接続信頼性が低下することを防げる。
ば、前記配線2の前記突起導体4が接続される領域の外
側に、前記配線2の端部に沿った直線状の導体層15を
設けることにより、前記半導体チップ3をフリップチッ
プ接続させる際に、前記半導体チップ3の外部端子30
1上に設けられたバンプ4が前記導体層15ではさまれ
た領域に導かれ、前記配線2の中央部分で接続すること
ができる。そのため、前記バンプ4の位置ずれを少なく
することができ、接続信頼性をよくすることができる。
はさまれた状態で接続されているため、フリップチップ
接続をした後は、前記導体層15が壁の役割をして前記
バンプ4が水平面内で動きにくくなり、温度サイクル等
の影響を受けにくく、剥離しにくいため、接続信頼性の
高い半導体装置を得ることができる。
導体層15として、電気めっき法で形成した銅めっき層
を用いているが、これに限らず、例えば、ニッケル(N
i)や錫(Sn)などの金属やそれらの合金であっても
よい。
形例の概略構成を示す模式図であり、図20(a)は半
導体装置の平面図、図20(b)は図20(a)のJ−
J’線での断面図である。
ように、前記絶縁基板1の開口部101の内部に埋め込
まれた銅めっき層を外部接続端子7として用いるLGA
型の半導体装置を例に挙げて説明したが、これに限ら
ず、例えば、図20(a)及び図20(b)に示したよ
うに、前記絶縁基板1の開口部101上に、Pb−Sn
系はんだ等のボール端子13を形成したBGA(Ball G
rid Array)型の半導体装置であってもよいことは言う
までもない。ただし、前記BGA型の半導体装置の場合
には、図16(a)、図16(b)、及び図16(c)
に示したような、前記導電性薄膜2’上に前記導体層1
5を形成する際に、前記レジスト膜16と同様のレジス
ト膜(裏止め剤)などで前記開口部101をふさいでお
き、前記開口部101内に銅めっき層(外部接続端子
7)が形成されないようにする。
いられる配線基板の変形例の概略構成を示す模式図であ
り、図21(a)は配線基板の平面図、図21(b)は
図21(a)のK−K’線での断面図、図21(c)は
図21(a)のL−L’線での断面図である。
板は、前記配線2の所定位置に、図18(a)、図18
(b)、及び図18(c)に示したように、前記配線2
の端部に沿った直線状の導体層15を形成したが、これ
に限らず、例えば、図21(a)、図21(b)、及び
図21(c)に示したように、環状の導体層18を形成
してもよい。この場合、前記バンプ4と前記配線2の接
続部の周囲全体に前記環状の導体層18があるため、図
21に示したような、x方向及びy方向に対して位置ず
れを防ぐ効果があるため、前記実施例2の半導体装置に
比べて温度サイクルにおける接続信頼性の高い半導体装
置を得ることができる。
的に説明したが、本発明は、前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることはもちろんである。
は、LGA型の半導体装置及びBGA型の半導体装置を
例にあげ、前記各半導体装置において前記半導体チップ
をフリップチップ実装する際に用いる配線基板(インタ
ーポーザ)に設けられた配線の所定位置に突起状の導体
層を設けることにより、前記配線の変形を防いだり、前
記半導体チップの外部端子上に設けられた突起導体と前
記配線との位置ずれ、接続不良等を防いだが、これに限
らず、例えば、図10(a)及び図10(b)、あるい
は図20(a)及び図20(b)に示したような、BG
A型の半導体装置を実装する実装基板上に設けられた配
線の所定位置に、前記実施例1及び2で説明したような
突起状の導体層を設けてもよいことは言うまでもない。
前記絶縁基板1の表面のみに前記配線2が設けられた配
線基板を例にあげて説明しているが、これに限らず、前
記絶縁基板1の前記配線2が設けられた面と対向する
面、あるいは前記絶縁基板1の内部にも配線層を有する
ような多層配線基板を用いた場合でも、その表面の前記
半導体チップあるいは前記BGA型の半導体装置等を接
続する領域に突起状の導体層を設けることにより、接続
する際の位置ずれや配線の変形を低減させることができ
る。
代表的なものによって得られる効果を簡単に説明すれ
ば、以下のとおりである。
において、外部端子上に突起導体(バンプ)を設けた半
導体チップをフリップチップ接続させる際に、前記突起
導体と前記配線の位置ずれを低減させることができる。
において、外部端子上に突起導体(バンプ)を設けた半
導体チップをフリップチップ接続させる際に、前記配線
の変形を防ぐことができる。
において、外部端子上に突起導体(バンプ)を設けた半
導体チップをフリップチップ接続させる際に、前記バン
プと前記配線の接続不良を低減させることができる。
を示す模式図であり、図1(a)は半導体装置の平面
図、図1(b)は図1(a)のA−A’線での断面図で
ある。
図であり、図1(a)の部分拡大図である。
図であり、図3(a)は図2のB−B’線での断面図、
図3(b)は図2のC−C’線での断面図である。
造方法を説明するための模式図であり、図4(a)は一
製造工程の平面図、図4(b)は図4(a)のB−B’
線での断面図である。
造方法を説明するための模式図であり、図5(a)は一
製造工程の平面図、図5(b)は図5(a)のB−B’
線での断面図、図5(c)は図5(a)のC−C’線で
の断面図である。
造方法を説明するための模式図であり、図6(a)は一
製造工程の平面図、図6(b)は図6(a)のB−B’
線での断面図、図6(c)は図6(a)のC−C’線で
の断面図である。
造方法を説明するための模式図であり、図7(a)は一
製造工程の平面図、図7(b)は図7(a)のB−B’
線での断面図、図7(c)は図7(a)のC−C’線で
の断面図である。
用効果を説明するための模式図であり、図8(a)及び
図8(b)はそれぞれ、半導体チップをフリップチップ
接続する工程での断面図である。
の作用効果を説明するための模式図であり、図9(a)
及び図9(b)はそれぞれ、半導体チップをフリップチ
ップ接続する工程での断面図である。
式図であり、図10(a)は半導体装置の概略構成を示
す平面図、図10(b)は図10(a)のD−D’線で
の断面図である。
の変形例の概略構成を示す模式図であり、図11(a)
は配線基板の平面図、図11(b)は図11(a)のE
−E’線での断面図、図11(c)は図11(a)のF
−F’線での断面図である。
成を示す模式図であり、図12(a)は半導体装置の平
面図、図12(b)は図12(a)のG−G’線での断
面図である。
式図であり、図12(a)の部分拡大図である。
式図であり、図14(a)は図13のH−H’線での断
面図、図14(b)は図13のI−I’線での断面図で
ある。
製造方法を説明するための模式図であり、図15(a)
は一製造工程の平面図、図15(b)は図15(a)の
H−H’線での断面図である。
製造方法を説明するための模式図であり、図16(a)
は一製造工程の平面図、図16(b)は図16(a)の
H−H’線での断面図、図16(c)は図16(a)の
I−I’線での断面図である。
製造方法を説明するための模式図であり、図17(a)
は一製造工程の平面図、図17(b)は図17(a)の
H−H’線での断面図、図17(c)は図17(a)の
I−I’線での断面図である。
製造方法を説明するための模式図であり、図18(a)
は一製造工程の平面図、図18(b)は図18(a)の
H−H’線での断面図、図18(c)は図18(a)の
I−I’線での断面図である。
作用効果を説明するための模式図であり、図19(a)
及び図19(b)はそれぞれ、半導体チップをフリップ
チップ接続する工程での断面図である。
式図であり、図20(a)は半導体装置の概略構成を示
す平面図、図20(b)は図20(a)のJ−J’線で
の断面図である。
の変形例の概略構成を示す模式図であり、図21(a)
は配線基板の平面図、図21(b)は図21(a)のK
−K’線での断面図、図21(c)は図21(a)のL
−L’線での断面図である。
あり、図22(a)は半導体装置の平面図、図22
(b)は図22(a)のM−M’線での断面図である。
あり、図23(a)は図22(b)の部分拡大図であ
り、図23(b)は図22(a)のN−N’線での断面
図である。
式図である。
式図である。
プ) 5,8 絶縁体 6,14,15,18 導体層 7 外部接続端子(ランド) 9 配線保護膜(ソルダレジスト) 10 めっき層 11,12,16,17 レジスト膜 13 ボール端子
Claims (10)
- 【請求項1】絶縁基板の所定位置に開口部を設け、前記
絶縁基板の一主面上に、前記開口部を覆う端子部を有す
る配線を設けた配線基板において、 前記配線は、半導体チップの外部端子が接続される領域
に突起状の導体層が設けられていることを特徴とする配
線基板。 - 【請求項2】前記請求項1に記載の配線基板において、 前記導体層は、前記半導体チップの外部端子が接続され
る領域の外周部に設けられていることを特徴とする配線
基板。 - 【請求項3】前記請求項1に記載の配線基板において、 前記導体層は、前記半導体チップの外部端子が接続され
る領域の全面に設けられていることを特徴とする配線基
板。 - 【請求項4】前記請求項3に記載の配線基板において、 前記導体層の中央に凹部が設けられていることを特徴と
する配線基板。 - 【請求項5】前記請求項1乃至4のいずれか1項に記載
の配線基板において、 前記導体層の表面に、錫及び銀を含む合金からなるめっ
き層が設けられていることを特徴とする配線基板。 - 【請求項6】絶縁基板の所定位置に開口部を設け、前記
絶縁基板の一主面上に前記開口部を覆う端子部を有する
配線を設け、前記絶縁基板の配線形成面上に、外部端子
上に突起導体が設けられた半導体チップを、前記外部端
子が前記配線と向かい合うように設け、前記配線と前記
半導体チップの外部端子が突起導体により電気的に接続
され、前記絶縁基板と前記半導体チップの間が絶縁体で
封止された半導体装置において、 前記配線と前記突起導体が接続された領域の外周部に突
起状の導体層が設けられていることを特徴とする半導体
装置。 - 【請求項7】絶縁基板の所定位置に開口部を設け、前記
絶縁基板の一主面上に前記開口部を覆う端子部を有する
配線を設け、前記絶縁基板の配線形成面上に、外部端子
上に突起導体が設けられた半導体チップを、前記外部端
子が前記配線と向かい合うように設け、前記配線と前記
半導体チップの外部端子が前記突起導体により電気的に
接続され、前記絶縁基板と前記半導体チップの間が絶縁
体で封止された半導体装置において、 前記配線と前記突起導体は、前記配線上に設けられた突
起状の導体層を介在して接続されていることを特徴とす
る半導体装置。 - 【請求項8】前記請求項7に記載の半導体装置におい
て、 前記導体層は、前記突起導体との接続部に凹部が設けら
れていることを特徴とする半導体装置。 - 【請求項9】絶縁基板の所定位置に開口部を形成し、 前記絶縁基板の一主面上に導電性薄膜を形成し、 前記導電性薄膜上の所定位置に突起状の導体層を形成
し、 前記導電性薄膜をパターニングして、前記導体層を有す
る配線を形成することを特徴とする配線基板の製造方
法。 - 【請求項10】前記請求項9に記載の配線基板の製造方
法において、 前記突起状の導体層を形成する際に、前記絶縁基板の開
口部内に導体層を形成することを特徴とする配線基板の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001169203A JP3878436B2 (ja) | 2001-06-05 | 2001-06-05 | 配線基板および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001169203A JP3878436B2 (ja) | 2001-06-05 | 2001-06-05 | 配線基板および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002368155A true JP2002368155A (ja) | 2002-12-20 |
JP3878436B2 JP3878436B2 (ja) | 2007-02-07 |
Family
ID=19011304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001169203A Expired - Fee Related JP3878436B2 (ja) | 2001-06-05 | 2001-06-05 | 配線基板および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3878436B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005034231A1 (ja) * | 2003-10-06 | 2005-04-14 | Nec Corporation | 電子デバイスおよびその製造方法 |
JP2006093646A (ja) * | 2004-08-26 | 2006-04-06 | Kyocera Corp | 配線基板 |
JP2006303345A (ja) * | 2005-04-25 | 2006-11-02 | Hitachi Kyowa Engineering Co Ltd | 電子部品搭載用基板および電子部品 |
JP2008041694A (ja) * | 2006-08-01 | 2008-02-21 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法、及び半導体装置 |
JP2009218615A (ja) * | 2009-06-22 | 2009-09-24 | Hitachi Kyowa Engineering Co Ltd | 電子部品 |
JP2010147460A (ja) * | 2008-12-17 | 2010-07-01 | Ultratera Corp | 半導体装置及びその製造方法 |
JP2012235174A (ja) * | 2008-06-30 | 2012-11-29 | Sk Hynix Inc | 回路配線を有する回路基板の製造方法、ならびに回路配線を有する半導体パッケージ |
JP2013004756A (ja) * | 2011-06-17 | 2013-01-07 | Citizen Electronics Co Ltd | 素子実装用基板 |
JP2013093404A (ja) * | 2011-10-25 | 2013-05-16 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
JP2018190767A (ja) * | 2017-04-28 | 2018-11-29 | 株式会社オートネットワーク技術研究所 | 回路基板と回路部品とを備えた回路装置、該回路装置の製造方法 |
-
2001
- 2001-06-05 JP JP2001169203A patent/JP3878436B2/ja not_active Expired - Fee Related
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009218613A (ja) * | 2003-10-06 | 2009-09-24 | Nec Corp | 電子デバイスおよびその製造方法 |
US8035202B2 (en) | 2003-10-06 | 2011-10-11 | Nec Corporation | Electronic device having a wiring substrate |
WO2005034231A1 (ja) * | 2003-10-06 | 2005-04-14 | Nec Corporation | 電子デバイスおよびその製造方法 |
JP4540500B2 (ja) * | 2004-08-26 | 2010-09-08 | 京セラ株式会社 | 配線基板 |
JP2006093646A (ja) * | 2004-08-26 | 2006-04-06 | Kyocera Corp | 配線基板 |
JP4490861B2 (ja) * | 2005-04-25 | 2010-06-30 | 日立協和エンジニアリング株式会社 | 基板 |
JP2006303345A (ja) * | 2005-04-25 | 2006-11-02 | Hitachi Kyowa Engineering Co Ltd | 電子部品搭載用基板および電子部品 |
US7842889B2 (en) | 2005-04-25 | 2010-11-30 | Hitachi Kyowa Engineering Co., Ltd. | Substrate for mounting electronic part and electronic part |
KR101349725B1 (ko) * | 2006-08-01 | 2014-01-10 | 신꼬오덴기 고교 가부시키가이샤 | 배선 기판 및 그 제조 방법과, 반도체 장치 |
TWI451548B (zh) * | 2006-08-01 | 2014-09-01 | Shinko Electric Ind Co | 佈線基板及其製造方法,暨半導體裝置 |
JP2008041694A (ja) * | 2006-08-01 | 2008-02-21 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法、及び半導体装置 |
US7943863B2 (en) | 2006-08-01 | 2011-05-17 | Shinko Electric Industries Co., Ltd. | Wiring substrate and manufacturing method thereof, and semiconductor device |
JP2012235174A (ja) * | 2008-06-30 | 2012-11-29 | Sk Hynix Inc | 回路配線を有する回路基板の製造方法、ならびに回路配線を有する半導体パッケージ |
JP2010147460A (ja) * | 2008-12-17 | 2010-07-01 | Ultratera Corp | 半導体装置及びその製造方法 |
JP2009218615A (ja) * | 2009-06-22 | 2009-09-24 | Hitachi Kyowa Engineering Co Ltd | 電子部品 |
JP2013004756A (ja) * | 2011-06-17 | 2013-01-07 | Citizen Electronics Co Ltd | 素子実装用基板 |
JP2013093404A (ja) * | 2011-10-25 | 2013-05-16 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
JP2018190767A (ja) * | 2017-04-28 | 2018-11-29 | 株式会社オートネットワーク技術研究所 | 回路基板と回路部品とを備えた回路装置、該回路装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3878436B2 (ja) | 2007-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3561934B2 (ja) | 相互接続用ポストの製造方法 | |
US10297582B2 (en) | BVA interposer | |
JP4660643B2 (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
US6627824B1 (en) | Support circuit with a tapered through-hole for a semiconductor chip assembly | |
US7462936B2 (en) | Formation of circuitry with modification of feature height | |
JP5132101B2 (ja) | スタックパッケージ構造体及びその製造に用いる単体パッケージと、それらの製造方法 | |
JP4175197B2 (ja) | フリップチップ実装構造 | |
US7534660B2 (en) | Methods for assembly and packaging of flip chip configured dice with interposer | |
US20020074667A1 (en) | Wiring board, semiconductor device, and process for production of wiring board | |
JP6770853B2 (ja) | リードフレーム及び電子部品装置とそれらの製造方法 | |
JP2000138313A (ja) | 半導体装置及びその製造方法 | |
US6402970B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
US6400034B1 (en) | Semiconductor device | |
JPH10223688A (ja) | 半導体装置 | |
JP2002368155A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
EP3301712A1 (en) | Semiconductor package assembley | |
JP2003258009A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US6730539B2 (en) | Method of manufacturing semiconductor device package | |
JP2002190544A (ja) | 配線基板、半導体装置、及びその製造方法 | |
US20130140067A1 (en) | Wafer or circuit board and joining structure of wafer or circuit board | |
JP3851585B2 (ja) | プリント配線板へのベアチップ半導体素子の接続方法 | |
JP4696712B2 (ja) | 半導体装置 | |
JP5367542B2 (ja) | 電気コネクタ | |
JP2002261183A (ja) | 配線基板、半導体装置、及びその製造方法 | |
JP2001203305A (ja) | 半導体装置、電子装置、及びそれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050727 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060411 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061102 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |