TWI451548B - 佈線基板及其製造方法，暨半導體裝置 - Google Patents

佈線基板及其製造方法，暨半導體裝置 Download PDF

Info

Publication number
TWI451548B
TWI451548B TW096128154A TW96128154A TWI451548B TW I451548 B TWI451548 B TW I451548B TW 096128154 A TW096128154 A TW 096128154A TW 96128154 A TW96128154 A TW 96128154A TW I451548 B TWI451548 B TW I451548B
Authority
TW
Taiwan
Prior art keywords
insulating layer
opening
disposed
connection end
main surface
Prior art date
Application number
TW096128154A
Other languages
English (en)
Other versions
TW200810066A (en
Inventor
Nakamura Junichi
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200810066A publication Critical patent/TW200810066A/zh
Application granted granted Critical
Publication of TWI451548B publication Critical patent/TWI451548B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

佈線基板及其製造方法，暨半導體裝置
本申請案主張2006年8月1日在日本專利局所提出之日本專利申請案第2006－209845號之優先權。以提及方式併入該優先權申請案之全部。
本揭露係有關於一種佈線基板及其製造方法，以及一種半導體裝置。更特別地，本揭露係有關於一種包括一與一半導體晶片連接之連接端的佈線基板及其製造方法，以及一種半導體裝置。
由於一半導體晶片之最近小型化，已使在一佈線基板上所配置之連接端的安裝間距變窄(以下稱為「間距之變窄」)。例如：圖1所示之半導體裝置用以做為該包括一具有變窄間距之連接端的佈線基板之半導體裝置。
圖1係顯示一相關技藝半導體裝置之剖面圖。圖2係一相關技藝佈線基板之平面圖。
參考圖1，一相關技藝半導體裝置100具有一佈線基板101及一半導體晶片102。該佈線基板101具有絕緣層104、106及111、一連接端105、介層107及112、金屬線108及113、一外部連接端114、一防焊層115及一底部填充樹脂122。該絕緣層104具有一穿過該絕緣層104之開口104A。
該連接端105係配置在該開口104A中。該連接端105之寬度E1及E2係配置成大於該介層107之直徑D1(見，圖2)。通常使該連接端105之表面105A與該絕緣層104之表面104B齊平，其中該半導體晶片102在該表面105A側上連接至該連接端105。
因此，通常使該連接端105之表面105A與該絕緣層104之表面104B齊平，其中該半導體晶片102在該表面105A側上連接至該連接端105。此防止此焊料121洩漏至該連接端105之側面。此防止在該等相鄰連接端105間因該焊料121所造成之短路。因此，可允許在一狹窄的安裝間距下配置該等連接端105。
再者，通常使該連接端105之表面105A與該絕緣層104之表面104B齊平，其中該半導體晶片102在該表面105A側上連接至該連接端105。此可防止在該佈線基板101與該半導體晶片102間所配置之底部填充樹脂122中產生空隙。結果，充分地確保在該半導體晶片102與該佈線基板101間之連接強度成為可能的。
該絕緣層106係配置在該絕緣層104之表面104C上。該絕緣層106具有一暴露該連接端105之開口106A。該介層107係配置在該開口106A中。該介層107與該連接端105連接。可將該介層107之直徑D1設定成為例如50μm。該金屬線108係配置在該絕緣層106之表面106B上。該金屬線108與該介層107連接。
該絕緣層111係配置在該絕緣層106之表面106B上，以便覆蓋該介層107及該金屬線108。該絕緣層111具有一開口111A。該介層112係配置在該開口111A中。該介層112係與該金屬線108連接。
該金屬線113係配置在該絕緣層111之表面111B上。該金屬線113與該介層112連接。該外部連接端114係配置在該絕緣層111之表面111B上。該外部連接端114與該金屬線113連接。該外部連接端114經由該金屬線113與該介層112電性連接。該外部連接端114係例如用以建立與一安裝基板(例如：一母板)(未顯示)之連接。該防焊層115係配置在該絕緣層111之表面111B上，以便覆蓋該介層112及該金屬線113。該防焊層115具有一暴露該外部連接端114之開口115A。
該半導體晶片102具有一電極墊118。該電極墊118具有一金凸塊119。該金凸塊119與該連接端105接觸，以及藉由該焊料121固定在該連接端105上。該半導體晶片102係覆晶連接至該連接端105。
該底部填充樹脂122係配置成填充於該佈線基板101與該半導體晶片102之間(例如：見日本專利未審查公告第2001－284783號)。
然而，關於該相關技藝佈線基板101，需要將該連接端105之寬度E1及E2設定成大於該介層107之直徑D1。因此，不利地，很難使該等連接端105之間距變窄。
本發明之示範性具體例提供一種能使連接端之間距變窄之佈線基板及其製造方法以及一種半導體裝置。
依據本發明之一觀點，提供一種佈線基板，其包括一第一絕緣層；一連接端，配置在該第一絕緣層中，以便從該第一絕緣層之一第一主表面暴露出來且與一半導體晶片電性連接；一第二絕緣層，配置在該第一絕緣層之一第二主表面上，該第二主表面位於該第一主表面之相對側上；一介層，配置在該第二絕緣層中且與該連接端電性連接，其中使該介層與該連接端分離，以及在該第一絕緣層之第二主表面上配置一用以電性連接該連接端及該介層之佈線圖案。
依據本發明，使該介層與該連接端分離，以及在該第一絕緣層之第二主表面上配置用以電性連接該連接端及該介層之佈線圖案。結果，使該連接端之寬度小於該介層之直徑成為可能的。因此，可允許使該等連接端之間距變窄。
依據本發明之另一觀點，提供一種半導體裝置，其包括一佈線基板，該佈線基板具有一第一絕緣層、一連接端，配置在該第一絕緣層中且通常與該第一絕緣層之一第一主表面齊平、一第二絕緣層，配置在該第一絕緣層之一第二主表面上，該第二主表面位於該第一主表面之相對側上以及一介層，配置在該第二絕緣層中；一半導體晶片，覆晶連接至該連接端；以及一底部填充樹脂，配置在該半導體晶片與該佈線基板間，其中使該介層與該連接端分離，以及在該第一絕緣層之第二主表面上配置一用以電性連接該連接端及該介層之佈線圖案。
依據本發明，使該介層與該連接端分離，以及在該第一絕緣層之第二主表面上配置用以電性連接該連接端及該介層之佈線圖案。結果，使該連接端之寬度小於該介層之直徑成為可能的。因此，可允許使該等連接端之間距變窄。
依據本發明之又另一觀點，提供一種製造一佈線基板之方法，該佈線基板包括一第一絕緣層；複數個連接端，配置在該第一絕緣層上且通常與該第一絕緣層之一第一主表面齊平；一佈線圖案，配置在該第一絕緣層之一第二主表面上且連接至該等連接端，該第二主表面位於該第一主表面之相對側上；一第二絕緣層，配置在該第一絕緣層之第二主表面上且覆蓋該佈線圖案；以及一介層，配置在該第二絕緣層中且連接至該佈線圖案，特徵在於包括：一第一絕緣層形成步驟，在一做為一支撐基板之金屬板上形成該第一絕緣層；一開口形成步驟，形成一能安裝在該第一絕緣層上之該等連接端中的至少兩個或更多連接端之開口；以及一連接端形成步驟，在該開口中形成連接端。
依據本發明，該方法包括：一開口形成步驟，形成一能安裝在該第一絕緣層上之該等連接端中的至少兩個或更多連接端之開口。結果，可允許形成在一狹窄的間距下所配置之連接端。
依據本發明，可允許使連接端之間距變窄。
從下面詳細描述、所附圖式及請求項可以明顯易知其它特徵及優點。
接著，將參考所附圖式，藉由具體例來描述本發明。
(第一具體例)
圖3係依據本發明之第一具體例的一半導體裝置之平面圖。
參考圖3，第一具體例之一半導體裝置10具有一佈線基板11及一半導體晶片12。該佈線基板11具有一絕緣層14(第一絕緣層)、一連接端15、一佈線圖案16、一絕緣層21(第二絕緣層)、介層24及31、一介層連接部25、一絕緣層27、一外部連接端32及一防焊層34。
圖4係圖3所示之佈線基板的平面圖。
該絕緣層14具有一穿過該絕緣層14之開口14A。參考圖4，該開口14A係以能安裝至少兩個或更多連接端15之形狀所形成。可使用一熱固性樹脂或一感光樹脂來做為該絕緣層14。將該絕緣層14之厚度M1設定為例如5μm至10μm。
因此，該開口14A係以具有能安裝至少兩個或更多連接端15之尺寸的形狀所形成。結果，可允許容易地在該絕緣層14中形成該開口14A。
參考圖3及4，在該開口14A中安裝該連接端15。一在該半導體晶片12上所配置之金凸塊37與該連接端15之表面15A接觸。在該連接端15之表面15A上配置用以連接該金凸塊37至該連接端15之焊料38。通常使該連接端15之表面15A與該第一絕緣層14之上面14B齊平。可將該連接端15之寬度W1設定成為例如20μm。然而，可將該等連接端15之安裝間距W2設定成為例如20μm。可將該連接端15之長度L1設定成為例如500μm。
因此，通常使該連接端15之表面15A與該絕緣層14之上面14B齊平，其中該半導體晶片12在該表面15A側連接至該連接端15。此防止焊料38洩漏至該連接端15之側面。此防止在該等相鄰連接端15間因該焊料38所造成之短路。因此，可允許在一狹窄的安裝間距下配置該等連接端15。
再者，通常使該連接端15之表面15A與該絕緣層14之表面14B齊平，其中該半導體晶片12在該表面15A側連接至該連接端15。結果，充分地確保在該佈線基板11與該半導體晶片12間之間隙成為可能的。此可防止在該佈線基板11與該半導體晶片12間所填充之一底部填充樹脂39中產生空隙。
該佈線圖案16具有一佈線部17及一介層連接部18。該佈線部17係配置在該絕緣層14之表面14C上。該佈線部17與該連接端15連接。該佈線部17用以建立該連接端15與該介層連接部18間之電性連接。
此一佈線部17之提供可在一指定位置上將該介層連接部18配置成與該連接端15電性連接。
整合地形成上述連接端15及佈線圖案16，以便該佈線圖案16從在該開口14A部分上之連接端15延伸至該絕緣層14之表面14C。
該介層連接部18係配置在該絕緣層14之表面14C上。該介層連接部18與該連接端15分開。再者，該介層連接部18係以在寬度上大於該連接端15之形狀所形成。該介層連接部18與該佈線部17連接。該介層連接部18經由該佈線部17與該連接端15電性連接。該介層24連接至該介層連接部18。
圖5係圖3所示之連接端及佈線圖案的平面圖。
參考圖5，該介層連接部18在平面圖結構中係圓形的。該介層連接部18係以在寬度上大於該介層24之直徑R1的形狀所形成。當該介層24之直徑R1係50μm時，可將該介層連接部18之直徑R2設定成為例如130μm。
因此，在該絕緣層14之表面14C上配置該佈線圖案16，其中該佈線圖案16包括用以建立該連接端15與該介層連接部18間之電性連接的佈線部17及以在寬度上大於該介層24之直徑R1的形狀所形成之介層連接部18。此去除在該連接端15與該介層24間建立直接連接的必要性。結果，使該等連接端15之寬度W1及安裝間距W2較小成為可能的。結果，可允許在一狹窄的間距下安裝該等連接端15。
參考圖3，該絕緣層21係以覆蓋該連接端15、該介層連接部18及該佈線部17之方式配置在該絕緣層14之表面14C上。該絕緣層21具有一暴露該介層連接部18之一部分的開口21A。可使用一熱固性樹脂或一感光樹脂做為該絕緣層21。
該介層24係配置在該開口21A中。該介層24係與介層連接部18連接。該介層連接部25係配置在該絕緣層21之表面21C上。該介層連接部25與該介層24連接。
該絕緣層27係以覆蓋該介層24及該介層連接部25之一部分的方式配置在該絕緣層21之表面21C上。該絕緣層27有一暴露該介層連接部25之一部分的開口27A。可使用一熱固性樹脂或一感光樹脂做為該絕緣層27。
該介層31係配置在該開口27A中。該介層31係與介層連接部25連接。該外部連接端32係配置在該絕緣層27之表面27B上。該外部連接端32用以建立與一安裝基板(例如：一母板)之連接。該防焊層34係以覆蓋該介層31之方式配置在該絕緣層27之表面27B上。
該半導體晶片12具有一電極墊36。該電極墊36具有一金凸塊37。該金凸塊37與該連接端15之上表面15A接觸。結果，該金凸塊37與該連接端15電性連接。再者，以在該連接端15之上表面15A所配置之焊料38覆蓋該金凸塊37之周圍。換句話說，該半導體晶片12係覆晶連接至該連接端15。
該底部填充樹脂39係配置成用以填充於該佈線基板11與該半導體晶片12之間。該底部填充樹脂39用以改善該半導體晶片12與該佈線基板11間之連接強度及用以減少該半導體晶片12與該佈線基板11間之熱膨脹差異所造成的應力。
關於此具體例之半導體裝置，在該絕緣層14之表面14C上配置該佈線圖案16，其中該佈線圖案16包括用以建立該連接端15與該介層連接部18間之電性連接的佈線部17及以在寬度上大於該介層24之直徑R1的形狀所形成之介層連接部18。此去除在該連接端15與該介層24間建立直接連接的必要性。結果，可允許使該等連接端15之寬度W1及安裝間距W2較小，以及在一狹窄間距下安裝該等連接端15。
同時，通常使該連接端15之表面15A與該絕緣層14之表面14B齊平，其中該半導體晶片12在該表面15A側上連接至該連接端15。結果，該焊料38將不會洩漏至該連接端15之側面。此防止該等相鄰連接端15間經由該焊料38而短路。於是，可允許在一狹窄間距下安裝該等連接端15。
再者，通常使該連接端15之表面15A與該絕緣層14之表面14B齊平，其中該半導體晶片12在該表面15A側上連接至該連接端15。結果，充分地確保該佈線基板11與該半導體晶片12間之間隙成為可能的。此可防止在該佈線基板11與該半導體晶片12間所填充之底部填充樹脂39中產生空隙。
圖6至17係顯示依據本發明之第一具體例的佈線基板之製造步驟的圖式。圖18係圖7所示之結構的平面圖。圖19係圖9所示之結構的平面圖。圖20係圖12所示之結構的平面圖。在圖6至20中，相同於先前所述之佈線基板11的構成元件被給定相同元件符號及記號。
首先，在圖6所示之步驟中，在一做為一支撐板之金屬板43上形成該絕緣層14(第一絕緣層形成步驟)。例如：可使用一銅板做為該金屬板43。可將該金屬板43之厚度M2設定成為例如50μm至200μm。在此具體例中，藉由採取使用該金屬板43做為該支撐板之情況做為一範例來提供描述。然而，可以使用金屬箔(例如：銅箔)以取代金屬板43。再者，一片金屬板43具有複數個佈線基板形成區域，而該佈線基板11係形成於該複數個佈線基板形成區域中。在一片金屬板43中同時形成複數個佈線基板11。該複數個佈線基板形成區域係以一格子形式來配置。
例如：可使用一熱固性樹脂或一感光樹脂做為該絕緣層14。可使用一防焊層做為該絕緣層14。當該絕緣層14使用一熱固性樹脂或一感光樹脂時，可藉由一印刷法(printing method)形成該絕緣層14。可將該絕緣層14之厚度M1設定成為例如5μm至10μm。
然後，在圖7所示之步驟中，在該絕緣層14中形成一能安裝至少兩個或更多連接端15之開口14A(開口形成步驟)。該開口14A係形成用以暴露該金屬板43之上表面43A。當該絕緣層14使用一熱固性樹脂時，藉由使用例如雷射以形成該開口14A。當該絕緣層14使用一感光樹脂時，藉由微影技術形成該開口14A。如圖18所示，該開口14A係一具有一大開口面積之開口。可將該開口14A之寬度W3設定成為例如500μm。然而，可將該開口14A之長度L3設定成為例如3mm。
因此，形成一配置成具有一能安裝至少兩個或更多連接端15之尺寸的開口14A，以做為用以安裝該等連接端15之開口。結果，相較於形成一相當於一連接端15之尺寸的開口之情況，可允許更容易地形成該開口14A。
然後，在圖8所示之步驟中，以覆蓋圖7所示之結構的上表面之方式形成一種子層45。在該種子層45上形成一具有開口46A之光阻膜46。該種子層45係藉由例如一濺鍍法或一無電鍍法所形成。例如：可使用一銅層做為該種子層45。該等開口46A係形成用以暴露該種子層45之對應於該等連接端15及該佈線圖案16之形成區域的部分。
接著，在圖9所示之步驟中，在該等開口46A上所暴露之種子層45上形成一電鍍膜47。例如：可使用一銅電鍍膜做為該電鍍膜47(對於圖9所示之結構的平面圖，見圖19)。然後，在圖10所示之步驟中，移除該光阻膜46。
接著，在圖11所示之步驟中，移除該種子層45之未以該電鍍膜47覆蓋的不必要部分。結果，同時形成該等連接端15及該佈線圖案16(包括該佈線部17及該介層連接部18)(連接端形成步驟)。該連接端15及該佈線圖案16係由該種子層45及該電鍍膜47所形成。整合地形成該連接端15及該佈線圖案16，以便該佈線圖案16從該開口14A部分上方之連接端15延伸至該絕緣層14之表面14C。
然後，在圖12所示之步驟中，在圖11所示之結構上形成具有開口21A之絕緣層21(對於圖12所示之結構的平面圖，見圖20)。該開口21A之直徑R3小於該介層連接部18之直徑R2。可將該開口21A之直徑R3設定成為例如50μm。當該絕緣層21使用一熱固性樹脂時，該開口21A係藉由例如雷射所形成。當該絕緣層21使用一感光樹脂時，該開口21A係藉由微影技術所形成。當該開口21A之直徑R3係50μm時，可將該介層連接部18之直徑R2設定成為例如130μm。
接著，在圖13所示之步驟中，以相同於先前所述之圖8至11所示的步驟之程序同時形成該介層24及該介層連接部25。該介層24及該介層連接部25係由該種子層及該電鍍膜所形成。該介層24之直徑R1通常等於該開口21A之直徑R3。可將該介層24之直徑R1設定成為例如50μm。
然後，在圖14所示之步驟中，在圖13所示之結構上形成具有開口27A之絕緣層27。例如：可使用一熱固性樹脂或一感光樹脂做為該絕緣層27。可以相同於先前所述之圖12所示的步驟之程序形成具有該等開口27A之絕緣層27。
接著，在圖15所示之步驟中，以相同於先前所述之圖8至11所示的步驟之程序同時形成該介層31及該外部連接端32。該介層31及該外部連接端32係由該種子層及該電鍍膜所形成。
然後，在圖16所示之步驟中，以覆蓋圖15所示之結構的上表面之方式形成具有該等開口34A之防焊層34。以暴露該外部連接端32之方式形成該開口34A。
接著，在圖17所示之步驟中，移除該金屬板43(金屬板移除步驟)，其中該金屬板43係一支撐板。然後，切割位於該等佈線基板形成區域間之絕緣層14、21及27，以便使該佈線基板11成為個別片。結果，製造複數個佈線基板11。附帶地，在圖17中，只顯示一佈線基板11。當使用銅箔或銅板做為該金屬板43時，可藉由濕式蝕刻移除該金屬板43。在此步驟中，可以以框狀在該晶片安裝部周圍保留該金屬板43之方式來移除該金屬板43。
使用本具體例之佈線基板的製造方法，在該絕緣層14中形成能安裝至少兩個或更多連接端15之開口14A。結果，相較於在該絕緣層14中形成具有對應於一連接端15之形狀的小形狀之每一開口的情況，可允許更容易地形成該開口14A。此可減少該佈線基板11之製造成本。
圖21至24係顯示依據本發明之第一具體例的一修改範例之佈線基板的製造步驟之圖式。
首先，在圖21所示之步驟中，在做為該支撐板之金屬板43上形成一金屬層51。該金屬層51係由一可抵抗用於該金屬板43之移除的蝕刻劑之蝕刻的金屬所形成。當形成該金屬板43、該種子層45及該電鍍膜47之金屬係銅時，可使用例如鎳做為該金屬層51之材料。可將該金屬層51之厚度M3設定成為例如5μm。
然後，在圖22所示之步驟中，以相同於先前所述之圖6至16所示之步驟的程序，在該金屬層51上形成一對應於該佈線基板11之結構。
接著，在圖23所示之步驟中，藉由濕式蝕刻移除該金屬板43。使用讓該金屬層51具有抗蝕刻性之蝕刻劑(可讓該金屬層51做為一蝕刻中止層之蝕刻劑)來做為濕式蝕刻用之蝕刻劑。
因此，在該金屬板43與該連接端15間形成可抵抗用於移除金屬板43之蝕刻劑蝕刻之金屬層51。此可防止為了移除該金屬板43而蝕刻到該連接端15。
接著，在圖24所示之步驟中，藉由濕式蝕刻移除該金屬層51。結果，製造該佈線基板11。然而，使用讓該連接端15具有抗蝕刻性之蝕刻劑來做為用以蝕刻該金屬層51之蝕刻劑。
因此，藉由使用讓該連接端15具有抗蝕刻性之蝕刻劑來移除該金屬層51。此可防止該連接端15被該蝕刻劑蝕刻。
使用依據該修改範例之佈線基板的製造方法，在該金屬板43與該連接端15間形成對用於移除該金屬板43之蝕刻劑具有抗蝕刻性之金屬層51。此可防止在該金屬板43之移除步驟中蝕刻該連接端15。
再者，藉由使用讓該連接端15具有抗蝕刻性之蝕刻劑來移除該金屬層51。此可防止為了蝕刻該金屬層51而蝕刻到該連接端15。
(第二具體例)
圖25係依據本發明之第二具體例的一佈線基板之剖面圖。圖26係依據本發明之第二具體例的佈線基板之平面圖。
參考圖25，第二具體例之一佈線基板60具有絕緣層61及68、一連接端62、金屬線63及65及外部連接端64及66。
參考圖25及26，該絕緣層61具有開口69A至69C。該開口69A係以一能安裝至少兩個或更多連接端62之形狀所形成。該等開口69B係配置在該開口69A之外側，以及複數個開口69B係以包圍該開口69A之形成區域的方式所形成。該等開口69C係配置在該開口69B之外側，以及複數個開口69C係以包圍該等開口69B之方式所形成。可使用例如一熱固性樹脂或一感光樹脂做為該絕緣層61。可將該絕緣層61之厚度M4設定成為例如5μm至10μm。
該連接端62係安裝在該開口69A中。一未顯示之半導體晶片連接至該連接端62之表面62A。通常使該連接端62之表面62A與該絕緣層61之表面61B齊平。可將該連接端62之寬度W4設定成為例如20μm。然而，可將該連接端62之安裝間距W5設定成為例如20μm。連接端62之長度L2可被設定成為例如500μm。
因此，通常使該連接端62之表面62A與該絕緣層61之表面61B齊平。其中該半導體晶片在該表面62A側連接至該連接端62。結果，例如：當該半導體晶片覆晶連接至該連接端62時，焊料將不會洩漏至該連接端62之側面。此防止該等相鄰連接端62間因該焊料而造成短路。因此，可允許在一狹窄的安裝間距下配置該等連接端62。
再者，通常使該連接端62之表面62A與該絕緣層61之表面61B齊平。其中該半導體晶片在該表面62A側連接至該連接端62。結果，例如：當該半導體晶片覆晶連接至該連接端62時，確保在該佈線基板60與該半導體晶片間之充分間隙成為可能的。於是，可允許防止在該佈線基板60與該半導體晶片間所填充之底部材料樹脂中產生空隙。
在該絕緣層61之表面61A上配置一金屬線63。該金屬線63之一邊連接至該連接端62。該金屬線63之另一邊電性連接至一外部連接端64。
該外部連接端64係配置在該開口69B中。該外部連接端64係用以建立與一安裝基板(例如：一母板)之電性連接。該外部連接端64經由該金屬線63與該連接端62電性連接。通常使該外部連接端64之表面64A與該絕緣層61之表面61B齊平。換句話說，該外部連接端64係配置在相同於該連接端62之平面上。
在該絕緣層61之表面61A上配置一金屬線65。該金屬線65之一邊連接至該連接端62，以及該金屬線65之另一邊電性連接至一外部連接端66。
該外部連接端66係配置在該開口69C中。該外部連接端66係用以建立與一安裝基板(例如：一母板)之電性連接。該外部連接端66經由該金屬線65與該連接端62電性連接。通常使該外部連接端66之表面66A與該絕緣層61之表面61B齊平。換句話說，該外部連接端66係配置在相同於該連接端62之平面上。
因此，該連接端62與該等外部連接端64及66係配置在相同平面上。此外，藉由在該絕緣層61之表面61A上所配置之金屬線63電性連接該連接端62及該外部連接端64。然而，藉由在該絕緣層61之表面61A上所配置之金屬線65電性連接該連接端62及該外部連接端66。結果，用以在該等外部連接端64及66與該連接端62間建立一電性連接的介層變成是不必要的。結果，使該連接端62之寬度W4及安裝間距W5較小成為可能的。因此，可允許在一狹窄的間距下安裝該等連接端62。
然而，通常使該連接端62之表面62A與該絕緣層61之表面61B齊平，其中該半導體晶片在該表面62A側連接至該連接端62。結果，當該半導體晶片覆晶連接至該連接端62時，焊料將不會洩漏至該連接端62之側面。此防止該等相鄰連接端62間因該焊料而造成短路。因此，可允許在一狹窄的安裝間距下配置該等連接端62。
再者，通常使該連接端62之表面62A與該絕緣層61之表面61B齊平，其中該半導體晶片在該表面62A側連接至該連接端62。結果，當該半導體晶片覆晶連接至該連接端62時，確保在該佈線基板60與該半導體晶片間之充分間隙成為可能的。於是，可允許防止在該佈線基板60與該半導體晶片間所填充之底部材料樹脂中發生空隙。
該絕緣層68係以覆蓋該等連接端62、該等金屬線63及65及該等外部連接端64及66之方式，配置在該絕緣層61之表面61A上。該絕緣層68實施一用以加強該佈線基板60之強度的強化板之功能。例如：可以使用一含一像玻璃布之強化材料的樹脂做為該絕緣層68。特別地，例如：可使用一預浸樹脂做為該絕緣層68。可將該絕緣層68之厚度M5設定成為例如50μm至200μm。
關於本具體例之佈線基板，該等連接端62及該等外部連接端64及66係配置在相同平面上。此外，藉由在該絕緣層61之表面61A上所配置之金屬線63，電性連接該連接端62及該外部連接端64。然而，藉由在該絕緣層61之表面61A上所配置之金屬線65電性連接該連接端62及該外部連接端66。結果，用以在該等外部連接端64及66與該連接端62間建立一電性連接的介層變成是不必要的。結果，使該連接端62之寬度W4及安裝間距W5較小成為可能的。因此，可允許在一狹窄的間距下安裝該等連接端62。
圖27係依據本發明之第二具體例的一半導體裝置之剖面圖。在圖27中，相同於第一具體例之半導體裝置10的構成元件被給定相同元件符號及記號。
參考圖27，第二具體例之一半導體裝置75具有一佈線基板60、一半導體晶片12及焊球76及77。該半導體晶片12覆晶連接至該連接端62。該焊球76係配置在一外部連接端64上。該焊球77係配置在一外部連接端66。該等外部連接端64及66分別經由該等焊球76及77與一未顯示之母板電性連接。
直到目前，本發明之較佳具體例已被詳細描述。然而，本發明並非侷限於此特定具體例，以及可允許在所附請求項所述之主旨的範圍內實施各種修改/變更。
本發明可應用至一種包括一電性連接一半導體晶片之連接端的佈線基板及其製造方法以及一種半導體裝置。
10．．．半導體裝置
11．．．佈線基板
12．．．半導體晶片
14．．．絕緣層
14A．．．開口
14B．．．絕緣層14之上面
14C．．．絕緣層14之表面
15．．．連接端
15A．．．連接端15之表面
16．．．佈線圖案
17．．．佈線部
18．．．介層連接部
21．．．絕緣層
21A．．．開口
21B．．．表面
21C．．．絕緣層21之表面
24．．．介層
25．．．介層連接部
27．．．絕緣層
27A．．．開口
27B．．．絕緣層27之表面
31．．．介層
32．．．外部連接端
34．．．防焊層
34A．．．開口
36．．．電極墊
37．．．金凸塊
38．．．焊料
39．．．底部填充樹脂
43．．．金屬板
43A．．．金屬板43之上表面
45．．．種子層
46．．．光阻膜
46A．．．開口
47．．．電鍍膜
51．．．金屬層
60．．．佈線基板
61．．．絕緣層
61A．．．表面
61B．．．絕緣層61之表面
62．．．連接端
62A．．．連接端62之表面
63．．．金屬線
64．．．外部連接端
64A．．．表面
65．．．金屬線
66．．．外部連接端
66A．．．外部連接端66之表面
68．．．絕緣層
69A．．．開口
69B．．．開口
69C．．．開口
75．．．半導體裝置
76．．．焊球
77．．．焊球
100．．．相關技藝半導體裝置
101．．．佈線基板
102．．．半導體晶片
104．．．絕緣層
104A．．．開口
104B．．．絕緣層104之表面
104C．．．絕緣層104之表面
105．．．連接端
105A．．．連接端105之表面
106．．．絕緣層
106A．．．開口
106B．．．絕緣層106之表面
107．．．介層
108．．．金屬線
111．．．絕緣層
111A．．．開口
111B．．．絕緣層111之表面
112．．．介層
113．．．金屬線
114．．．外部連接端
115．．．防焊層
115A．．．開口
118．．．電極墊
119．．．金凸塊
121．．．焊料
122．．．底部填充樹脂
D1．．．該介層107之直徑
E1．．．連接端105之寬度
E2．．．連接端105之寬度
L1．．．連接端15之長度
M1．．．絕緣層14之厚度
M2．．．金屬板43之厚度
M3．．．金屬層51之厚度
M4．．．絕緣層61之厚度
R1．．．介層24之直徑
R2．．．介層連接部18之直徑
R3．．．開口21A之直徑
W1．．．連接端15之寬度
W2．．．連接端15之安裝間距
W3．．．開口14A之寬度
W4．．．連接端62之寬度
W5．．．連接端62之安裝間距
圖1係顯示一相關技藝半導體裝置之剖面圖；圖2係一相關技藝佈線基板之平面圖；圖3係依據本發明之第一具體例的一半導體裝置之平面圖；圖4係圖3所示之一佈線基板的平面圖；圖5係圖3所示之一連接端及一佈線圖案的平面圖；圖6係顯示依據本發明之第一具體例的佈線基板之一製造步驟的圖式(第一)；圖7係顯示依據本發明之第一具體例的佈線基板之一製造步驟的圖式(第二)；圖8係顯示依據本發明之第一具體例的佈線基板之一製造步驟的圖式(第三)；圖9係顯示依據本發明之第一具體例的佈線基板之一製造步驟的圖式(第四)；圖10係顯示依據本發明之第一具體例的佈線基板之一製造步驟的圖式(第五)；圖11係顯示依據本發明之第一具體例的佈線基板之一製造步驟的圖式(第六)；圖12係顯示依據本發明之第一具體例的佈線基板之一製造步驟的圖式(第七)；圖13係顯示依據本發明之第一具體例的佈線基板之一製造步驟的圖式(第八)；圖14係顯示依據本發明之第一具體例的佈線基板之一製造步驟的圖式(第九)；圖15係顯示依據本發明之第一具體例的佈線基板之一製造步驟的圖式(第十)；圖16係顯示依據本發明之第一具體例的佈線基板之一製造步驟的圖式(第十一)；圖17係顯示依據本發明之第一具體例的佈線基板之一製造步驟的圖式(第十二)；圖18係圖7所示之結構的平面圖；圖19係圖9所示之結構的平面圖；圖20係圖12所示之結構的平面圖；圖21係顯示依據本發明之第一具體例的一修改範例之一佈線基板的一製造步驟之圖式(第一)；圖22係顯示依據本發明之第一具體例的修改範例之佈線基板的一製造步驟之圖式(第二)；圖23係顯示依據本發明之第一具體例的修改範例之佈線基板的一製造步驟之圖式(第三)；圖24係顯示依據本發明之第一具體例的修改範例之佈線基板的一製造步驟之圖式(第四)；圖25係顯示依據本發明之第二具體例的一佈線基板之剖面圖；圖26係顯示依據本發明之第二具體例的佈線基板之平面圖；以及圖27係依據本發明之第二具體例的一半導體裝置之剖面圖。
10．．．半導體裝置
11．．．佈線基板
12．．．半導體晶片
14．．．絕緣層
14A．．．開口
14B．．．絕緣層14之上面
14C．．．絕緣層14之表面
15．．．連接端
15A．．．連接端15之表面
16．．．佈線圖案
17．．．佈線部
18．．．介層連接部
21．．．絕緣層
21A．．．開口
21B．．．表面
21C．．．絕緣層21之表面
24．．．介層
25．．．介層連接部
27．．．絕緣層
27A．．．開口
27B．．．絕緣層27之表面
31．．．介層
32．．．外部連接端
34．．．防焊層
34A．．．開口
36．．．電極墊
37．．．金凸塊
38．．．焊料
39．．．底部填充樹脂
M1．．．絕緣層14之厚度
R1．．．介層24之直徑
R2．．．介層連接部18之直徑

Claims (9)

  1. 一種佈線基板，包括：一第一絕緣層；一連接端，配置在該第一絕緣層中，以便從該第一絕緣層之一第一主表面暴露出來且與一半導體晶片電性連接；一第二絕緣層，配置在該第一絕緣層之一第二主表面上，該第二主表面位於該第一主表面之相對側上；一介層，配置在該第二絕緣層中且與該連接端分離，以及一佈線圖案，其係直接地連接至該連接端及係配置在該第一絕緣層之第二主表面上且電性連接該連接端及該介層，其中，複數個連接端係配置在一形成於該第一絕緣層中之開口內，該連接端之一表面係從該第一絕緣層之該第一主表面暴露出來，以便使該連接端之該表面與該第一絕緣層之該第一主表面大致上齊平，該連接端與該佈線圖案係整合地形成，以便該佈線圖案從該連接端延伸，以及該開口具有一足以允許一在該開口中相鄰連接端間之空間的尺寸，以便經由該第一絕緣層之該第一主表面在該開口之該空間中暴露該第二絕緣層。
  2. 如申請專利範圍第1項之佈線基板，其中，該佈線圖 案具有一介層連接部，該介層連接部係以一具有大於該連接端之寬度的形狀所形成。
  3. 如申請專利範圍第1項之佈線基板，其中，該連接端及該佈線圖案係整合地形成，以便該佈線圖案從該開口上方之連接端延伸至該第一絕緣層之第二主表面。
  4. 如申請專利範圍第1項之佈線基板，其中，該複數個連接端係配置於在該第一絕緣層中所形成之開口內，以便在該等連接端間之位置處暴露部分該第二絕緣層。
  5. 一種半導體裝置，包括：一佈線基板，該佈線基板具有一第一絕緣層、一連接端，配置在該第一絕緣層中且大致上與該第一絕緣層之一第一主表面齊平、一第二絕緣層，配置在該第一絕緣層之一第二主表面上，該第二主表面位於該第一主表面之相對側上、一介層，配置在該第二絕緣層中且與該連接端分離、以及一佈線圖案，其係直接地連接至該連接端及係配置在該第一絕緣層之第二主表面上且電性連接該連接端及該介層；一半導體晶片，覆晶連接至該連接端；以及一底部填充樹脂，配置在該半導體晶片與該佈線基板間，其中，複數個連接端係配置在一形成於該第一絕緣層中之開口內， 該連接端之一表面係從該第一絕緣層之該第一主表面暴露出來，以便使該連接端之該表面與該第一絕緣層之該第一主表面大致上齊平，該連接端與該佈線圖案係整合地形成，以便該佈線圖案從該連接端延伸，以及該開口具有一足以允許一在該開口中相鄰連接端間之空間的尺寸，以便經由該第一絕緣層之該第一主表面在該開口之該空間中暴露該第二絕緣層。
  6. 如申請專利範圍第5項之半導體裝置，其中，該佈線圖案具有一介層連接部，該介層連接部係以一具有大於該連接端之寬度的形狀所形成。
  7. 如申請專利範圍第5項之半導體裝置，其中，該複數個連接端係配置於在該第一絕緣層中所形成之開口內，以便在該等連接端間之位置處暴露部分該第二絕緣層。
  8. 一種佈線基板之製造方法，該方法包括下列步驟：形成一第一絕緣層於一支撐基板上；形成一開口於該第一絕緣層中；整合地形成一連接端及一佈線圖案，以便使該連接端配置在該第一絕緣層中所形成之該開口內，及該佈線圖案從該開口上方之該連接端延伸至該第一絕緣層之一第二主表面，該第二主表面係位於一提供有該支撐基板之第一主表面的相對側；形成一第二絕緣層於該第一絕緣層之第二主表面上；形成一介層於該第二絕緣層中，以便使該介層與該連接 端分離，及該介層經由該佈線圖案與該連接端電性連接；以及移除該支撐基板，其中，在該連接端及該佈線圖案形成步驟中，形成複數個連接端，以便配置在該形成於該第一絕緣層中之開口內，從該第一絕緣層之該第一主表面暴露該連接端之一表面，以便使該連接端之該表面與該第一絕緣層之該第一主表面大致上齊平，整合地形成該連接端與該佈線圖案，以便該佈線圖案從該連接端延伸，以及該開口具有一足以允許一在該開口中相鄰連接端間之空間的尺寸，以便經由該第一絕緣層之該第一主表面在該開口之該空間中暴露該第二絕緣層。
  9. 如申請專利範圍第8項之佈線基板之製造方法，其中，在該第一絕緣層中所形成之開口內配置該複數個連接端，以便在該等連接端間之位置處暴露部分該第二絕緣層。
TW096128154A 2006-08-01 2007-08-01 佈線基板及其製造方法，暨半導體裝置 TWI451548B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006209845A JP5183893B2 (ja) 2006-08-01 2006-08-01 配線基板及びその製造方法、及び半導体装置

Publications (2)

Publication Number Publication Date
TW200810066A TW200810066A (en) 2008-02-16
TWI451548B true TWI451548B (zh) 2014-09-01

Family

ID=38707260

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096128154A TWI451548B (zh) 2006-08-01 2007-08-01 佈線基板及其製造方法，暨半導體裝置

Country Status (6)

Country Link
US (1) US7943863B2 (zh)
EP (1) EP1884995A3 (zh)
JP (1) JP5183893B2 (zh)
KR (1) KR101349725B1 (zh)
CN (1) CN101222818A (zh)
TW (1) TWI451548B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4888462B2 (ja) * 2008-09-24 2012-02-29 セイコーエプソン株式会社 電子部品の実装構造
CN102055085B (zh) * 2009-11-06 2015-02-11 柏腾科技股份有限公司 电连接器
JP5693977B2 (ja) * 2011-01-11 2015-04-01 新光電気工業株式会社 配線基板及びその製造方法
JP5684171B2 (ja) 2012-02-29 2015-03-11 株式会社東芝 レーザイオン源
JP6533680B2 (ja) * 2015-03-20 2019-06-19 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US20170013816A1 (en) * 2015-07-14 2017-01-19 Ben Huang Reel seat with gripping surface
CN108666293B (zh) * 2017-03-30 2020-08-04 碁鼎科技秦皇岛有限公司 线路载板及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368155A (ja) * 2001-06-05 2002-12-20 Hitachi Cable Ltd 配線基板、半導体装置及び配線基板の製造方法
US20040115862A1 (en) * 2002-09-11 2004-06-17 Wei-Chun Kung [process and structure for semiconductor package]
JP2005333006A (ja) * 2004-05-20 2005-12-02 Nec Toppan Circuit Solutions Inc 印刷配線板及び半導体装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US74088A (en) 1868-02-04 r t e r h ill
JP2702839B2 (ja) 1991-11-20 1998-01-26 シャープ株式会社 配線基板の電極構造
US6034331A (en) * 1996-07-23 2000-03-07 Hitachi Chemical Company, Ltd. Connection sheet and electrode connection structure for electrically interconnecting electrodes facing each other, and method using the connection sheet
US5920126A (en) * 1997-10-02 1999-07-06 Fujitsu Limited Semiconductor device including a flip-chip substrate
US6049122A (en) * 1997-10-16 2000-04-11 Fujitsu Limited Flip chip mounting substrate with resin filled between substrate and semiconductor chip
US6093302A (en) * 1998-01-05 2000-07-25 Combimatrix Corporation Electrochemical solid phase synthesis
JPH11266068A (ja) * 1998-01-14 1999-09-28 Canon Inc 配線基板及び配線基板の製造方法
US6242279B1 (en) * 1999-06-14 2001-06-05 Thin Film Module, Inc. High density wire bond BGA
JP3973340B2 (ja) 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
US6370013B1 (en) * 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
JP4441974B2 (ja) * 2000-03-24 2010-03-31 ソニー株式会社 半導体装置の製造方法
JP2001284783A (ja) * 2000-03-30 2001-10-12 Shinko Electric Ind Co Ltd 表面実装用基板及び表面実装構造
US6862189B2 (en) * 2000-09-26 2005-03-01 Kabushiki Kaisha Toshiba Electronic component, circuit device, method for manufacturing the circuit device, and semiconductor device
JP4613416B2 (ja) * 2000-11-28 2011-01-19 日本電気株式会社 半導体装置およびその実装方法
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
US20020180029A1 (en) * 2001-04-25 2002-12-05 Hideki Higashitani Semiconductor device with intermediate connector
CN1224305C (zh) * 2001-10-31 2005-10-19 新光电气工业株式会社 半导体器件用多层电路基板的制造方法
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US6936336B2 (en) * 2002-03-15 2005-08-30 Kyocera Corporation Transfer sheet and production method of the same and wiring board and production method of the same
DE10235332A1 (de) * 2002-08-01 2004-02-19 Infineon Technologies Ag Mehrlagiger Schaltungsträger und Herstellung desselben
JP2004095923A (ja) * 2002-09-02 2004-03-25 Murata Mfg Co Ltd 実装基板およびこの実装基板を用いた電子デバイス
JP2004273563A (ja) * 2003-03-05 2004-09-30 Shinko Electric Ind Co Ltd 基板の製造方法及び基板
JP4346333B2 (ja) * 2003-03-26 2009-10-21 新光電気工業株式会社 半導体素子を内蔵した多層回路基板の製造方法
TWI241675B (en) * 2003-08-18 2005-10-11 Siliconware Precision Industries Co Ltd Chip carrier for semiconductor chip
US7271476B2 (en) * 2003-08-28 2007-09-18 Kyocera Corporation Wiring substrate for mounting semiconductor components
JP2005079108A (ja) * 2003-08-29 2005-03-24 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP3918803B2 (ja) * 2003-11-17 2007-05-23 株式会社トッパンＮｅｃサーキットソリューションズ 半導体装置用基板及びその製造方法
JP4492233B2 (ja) * 2003-11-27 2010-06-30 株式会社デンソー 半導体チップの実装構造および半導体チップの実装方法
JP2005175113A (ja) * 2003-12-10 2005-06-30 Fdk Corp フリップチップ実装用プリント配線基板
TWI296154B (en) * 2004-01-27 2008-04-21 Casio Computer Co Ltd Optical sensor module
JP2005328025A (ja) * 2004-04-13 2005-11-24 Matsushita Electric Ind Co Ltd 面実装電子部品の製造方法とこの製造方法で製造した面実装電子部品とこれを用いた電子機器
JP2006005101A (ja) * 2004-06-16 2006-01-05 Rohm Co Ltd 半導体装置
JP3961537B2 (ja) * 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
US7268012B2 (en) * 2004-08-31 2007-09-11 Micron Technology, Inc. Methods for fabrication of thin semiconductor assemblies including redistribution layers and packages and assemblies formed thereby
JP4620994B2 (ja) * 2004-10-14 2011-01-26 ローム株式会社 半導体装置
JP4997757B2 (ja) * 2005-12-20 2012-08-08 富士通株式会社 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
US7394028B2 (en) * 2006-02-23 2008-07-01 Agere Systems Inc. Flexible circuit substrate for flip-chip-on-flex applications

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368155A (ja) * 2001-06-05 2002-12-20 Hitachi Cable Ltd 配線基板、半導体装置及び配線基板の製造方法
US20040115862A1 (en) * 2002-09-11 2004-06-17 Wei-Chun Kung [process and structure for semiconductor package]
JP2005333006A (ja) * 2004-05-20 2005-12-02 Nec Toppan Circuit Solutions Inc 印刷配線板及び半導体装置

Also Published As

Publication number Publication date
KR101349725B1 (ko) 2014-01-10
TW200810066A (en) 2008-02-16
US7943863B2 (en) 2011-05-17
EP1884995A3 (en) 2009-01-07
CN101222818A (zh) 2008-07-16
JP5183893B2 (ja) 2013-04-17
US20080029297A1 (en) 2008-02-07
KR20080012169A (ko) 2008-02-11
EP1884995A2 (en) 2008-02-06
JP2008041694A (ja) 2008-02-21

Similar Documents

Publication Publication Date Title
TWI479971B (zh) 佈線板，其製造方法及具有佈線板之半導體裝置
TWI451548B (zh) 佈線基板及其製造方法，暨半導體裝置
TWI476880B (zh) 用於積體電路之凸塊應力減輕層
US10643936B2 (en) Package substrate and package structure
KR101452791B1 (ko) 파인 피치 상호접속부 및 그 제조 방법
US9324580B2 (en) Process for fabricating a circuit substrate
US8436463B2 (en) Packaging substrate structure with electronic component embedded therein and method for manufacture of the same
JPWO2009101904A1 (ja) 半導体装置及びその製造方法
JP4061506B2 (ja) 半導体装置の製造方法
TWI475758B (zh) 連接器及其製作方法
US7013560B2 (en) Process for fabricating a substrate
TWI392073B (zh) 嵌埋有半導體元件之封裝基板之製法
JP2006287094A (ja) 半導体装置及びその製造方法
US8258009B2 (en) Circuit substrate and manufacturing method thereof and package structure and manufacturing method thereof
TWI392071B (zh) 封裝結構及其製法
TWI577248B (zh) 線路載板及其製作方法
US10818584B2 (en) Package substrate and package structure
TWI400783B (zh) 封裝結構及其製作方法
US20230207435A1 (en) Multilevel package substrate with stair shaped substrate traces
JP3639265B2 (ja) 半導体装置及びその製造方法
JP5545779B2 (ja) 配線基板及びその製造方法、及び半導体装置
JP2007324232A (ja) Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ
JP5226111B2 (ja) Ｉｃモジュール及びその製造方法、並びにｉｃモジュールを用いる埋め込み印刷回路基板及びその製造方法
TWI336936B (en) Ic substrate and the method for manufacturing the same
JP2015159160A (ja) 配線基板及び接続構造