JP2015159160A

JP2015159160A - 配線基板及び接続構造

Info

Publication number: JP2015159160A
Application number: JP2014032516A
Authority: JP
Inventors: 秀明長岡; Hideaki Nagaoka; 水谷　大輔; Daisuke Mizutani; 大輔水谷
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2014-02-24
Filing date: 2014-02-24
Publication date: 2015-09-03

Abstract

【課題】電子部品の反りに起因する接続不良を回避できる配線基板及び接続構造を提供する。【解決手段】配線基板２０は、厚板部２１ａと、厚板部２１ａに支持され、厚板部２１ａよりも薄く且つ可撓性を有する薄板部２１ｂと備え、薄板部２１ｂには柱状の電極２２が配置されている。配線基板２０の一方の面側には第１の電子部品が配置され、他方の面側には第２の電子部品１７が配置され、第１の電子部品１５と第２の電子部品１７とは電極２２を介して電気的に接続されている。【選択図】図５

Description

本発明は、配線基板及び接続構造に関する。

近年、半導体チップのより一層の小型化及び高密度化が促進されており、それに伴って半導体チップには多数の電極が微小なピッチで設けられるようになった。一方、半導体チップを実装する配線基板には、製造上の制約から、半導体チップの電極と同じピッチで電極を製造することは困難である。

そのため、半導体チップをパッケージ基板に搭載し、パッケージ基板と配線基板とをはんだ付けする実装方法が採用されることが多い。パッケージ基板の一方の面には半導体チップの電極と同じピッチで電極が形成され、他方の面には配線基板の電極と同じピッチで電極が形成されている。そして、一方の面の電極と他方の面の電極とは、パッケージ基板内に設けられたビア及び内部配線により電気的に接続されている。

以下、半導体チップが搭載されたパッケージ基板を、半導体パッケージと呼ぶ。

特開２００５−２３５９９７号公報特開２００４−４７５５２公報ＷＯ２００９／０３１５８８号

電子部品の反りに起因する接続不良を回避できる配線基板及び接続構造を提供することを目的とする。

開示の技術の一観点によれば、厚板部と、前記厚板部に支持され、前記厚板部よりも薄く且つ可撓性を有する薄板部と、前記薄板部に支持された柱状の電極とを有する配線基板が提供される。

開示の技術の他の一観点によれば、厚板部と、前記厚板部に支持され、前記厚板部よりも薄く且つ可撓性を有する薄板部と、前記薄板部に支持された柱状の電極とを有する配線基板と、前記配線基板の一方の面側に配置された第１の電子部品と、前記配線基板の他方の面側に配置され、前記電極を介して前記第１の電子部品と電気的に接続された第２の電子部品とを有する接続構造が提供される。

上記一観点に係る配線基板及び配線構造によれば、電子部品の反りに起因する接続不良を回避できる。

図１は、半導体パッケージと配線基板との接続構造の一例を示す模式断面図である。図２は、図１に示す接続構造の問題点を示す模式断面図である。図３は、第１の実施形態に係る配線基板を示す模式断面図である。図４は、第１の実施形態に係る配線基板の斜視図である。図５は、第１の実施形態に係る配線基板に半導体パッケージ及びＤＣ−ＤＣコンバータを実装した状態（接続構造）を示す模式断面図である。図６は、半導体パッケージに反りが発生したときの配線基板及びＤＣ−ＤＣコンバータの状態を示す模式断面図である。図７は、第１の実施形態に係る配線基板の製造方法を示す模式断面図（その１）である。図８は、第１の実施形態に係る配線基板の製造方法を示す模式断面図（その２）である。図９は、第２の実施形態に係る配線基板を示す模式断面図である。図１０は、第２の実施形態に係る配線基板に半導体パッケージ及びＤＣ−ＤＣコンバータを実装した状態（実装構造）を示す模式断面図である。図１１は、半導体パッケージに反りが発生したときの配線基板及びＤＣ−ＤＣコンバータの状態を示す模式断面図である。図１２は、第２の実施形態に係る配線基板の製造方法を示す模式断面図（その１）である。図１３は、第２の実施形態に係る配線基板の製造方法を示す模式断面図（その２）である。図１４は、第２の実施形態に係る配線基板の製造方法を示す模式断面図（その３）である。図１５は、貫通穴及び支持部を形成後の材料基板の斜視図である。

以下、実施形態について説明する前に、実施形態の理解を容易にするための予備的事項について説明する。

図１は、半導体パッケージと配線基板との接続構造の一例を示す模式断面図である。この図１に例示した接続構造では、配線基板１１の上側の面に半導体パッケージ１５が接続されており、配線基板１１の下側の面にＤＣ（直流）−ＤＣ（直流）コンバータ１７が接続されている。

半導体パッケージ１５は、パッケージ基板１３と、はんだバンプ１６ａを介してパッケージ基板１３にフリップチップ接続された半導体チップ１４とを有する。パッケージ基板１３と配線基板１１との間は、ＢＧＡ（Ball grid array）バンプ１６ｂにより接続されている。また、配線基板１１とＤＣ−ＤＣコンバータ１７との間は、ＢＧＡバンプ１７ａにより接続されている。

配線基板１１には、半導体パッケージ１５及びＤＣ−ＤＣコンバータ１７の外にも多数の電子部品（図示せず）が搭載されている。配線基板１１には、それらの電子部品間を電気的に接続する配線及びビアが設けられている。図１中の一点鎖線は、配線基板１１内に設けられて半導体パッケージ１５とＤＣ−ＤＣコンバータ１７との間を電気的に接続する内部配線及びビアを模式的に示している。

近年、半導体チップ１４の小型化及び多ピン化に伴って、配線基板１１の配線幅が縮小される傾向がある。しかし、配線基板１１の配線幅を過度に縮小すると直流抵抗が増大して、半導体チップ１４に十分な電力を供給できなくなる。そのため、図１に示す例では、配線基板１１の上面側から下面側に貫通して設けられた柱状の銅電極１２を介してＤＣ−ＤＣコンバータ１７と半導体パッケージ１５とを接続し、半導体パッケージ１５に十分な電力を供給できるようにしている
ところで、半導体パッケージ１５を配線基板１１に実装する際には、バンプ１６ｂが溶融する温度まで半導体パッケージ１５が加熱される。その後、半導体パッケージ１５を室温まで冷却する際に、半導体チップ１４とパッケージ基板１３との熱膨張係数の違いにより、図２に示すようにパッケージ基板１３に上に凸となる反りが発生する。この反りにより、図２中に破線で囲んだ部分に示すように、パッケージ基板１１の中央部に引張り力が発生し、配線基板１１とパッケージ基板１３との間の接続が破損して接続不良となることがある。

以下の実施形態では、半導体パッケージの反りに起因する接続不良を回避できる配線基板及び接続構造について説明する。

（第１の実施形態）
図３は第１の実施形態に係る配線基板を示す模式断面図、図４は同じくその配線基板の斜視図である。

本実施形態に係る配線基板２０は、厚板部２１ａと、厚板部２１ａの一部を両面から研削して形成された薄板部２１ｂとを有する。

厚板部２１ａの厚さは例えば３ｍｍであり、その上側の面及び下側の面には各種電子部品を搭載するための電極（図示せず）やパターン配線（図示せず）が設けられている。また、厚板部２１ａの内部には、電極間を電気的に接続するビア及び内部配線が設けられている。図３中の一点鎖線は、配線基板２０に設けられたビア及び内部配線を模式的に示している。

薄板部２１ｂの厚さは例えば１ｍｍ又はそれ以下であり、可撓性を有する。薄板部２１ｂの中央には、配線基板２０の上側の面から下側の面に貫通する柱状の複数の銅電極２２が設けられている。本実施形態では、銅電極２２の腐食を防止するため、及び銅電極２２同士の接触による短絡を防止するために、銅電極２２の側面を絶縁膜２３で覆っている。但し、銅電極２２の側面の絶縁膜２３は必要に応じて形成すればよく、必須ではない。

薄板部２１ｂの大きさは、実装する半導体パッケージの大きさに応じて設定すればよい。本実施形態では、薄板部２１ｂの大きさは２５ｍｍ×２５ｍｍであるとする。

図５は、本実施形態に係る配線基板２０に半導体パッケージ１５及びＤＣ−ＤＣコンバータ１７を実装した状態（接続構造）を示す模式断面図である。この図５に示す例では、配線基板２０の上側の面にＢＧＡバンプ１６ｂを介して半導体パッケージ１５を実装し、下側の面にＢＧＡバンプ１７ａを介してＤＣ−ＤＣコンバータ１７を実装している。半導体パッケージ１５及びＤＣ−ＤＣコンバータ１７は電子部品の一例である。

半導体パッケージ１５の電極のうち比較的微小な電流が流れる電極は、パッケージ基板１３の下側周縁部に配置されており、バンプ１６ｂを介して厚板部２１ａの上側の面に形成された電極に接続されている。また、半導体パッケージ１５の電極のうち比較的大きな電流が流れる電極は、パッケージ基板１３の下側中央部に配置されており、バンプ１６ｂを介して銅電極２２に接続されている。

これと同様に、ＤＣ−ＤＣコンバータ１７も、比較的微小な電流が流れる電極は、バンプ１７ａを介して厚板部２１ａの下側の面に形成された電極に接続されている。また、ＤＣ−ＤＣコンバータ１７の電極のうち比較的大きな電流が流れる電極は、バンプ１７ａを介して銅電極２２に接続されている。

半導体パッケージ１５を配線基板２０に実装する際には、半導体パッケージ１５に設けられたＢＧＡバンプ１６ｂが溶融する温度まで加熱される。その後、温度の降下に伴って、図６のように半導体パッケージ１５（パッケージ基板１３）には、上に凸となる反りが発生する。この反りにより、半導体パッケージ１５には銅電極２２を上方に引張る引張り力が発生する。

本実施形態に係る配線基板２０では、半導体パッケージ１５に引張り力が発生すると、図６のように薄板部２１ｂが引張り力に応じて湾曲する。また、銅電極２２が半導体パッケージ１５側に引張られるのに伴って、ＤＣ−ＤＣコンバータ１７も湾曲する。

これにより、半導体パッケージ１５に発生した引張り力は、半導体パッケージ１５と銅電極２２との接続部と、銅電極２２とＤＣ−ＤＣコンバータ１７との接続とに分散される。その結果、半導体パッケージ１５と配線基板２０との接続不良が回避される。

図７〜図８は、本実施形態に係る配線基板２０の製造方法を示す模式断面図である。

まず、図７（ａ）に示すように、材料となる基板（以下、材料基板という）３０を用意し、ドリル加工により銅電極２２を形成する位置に貫通穴３１を形成する。貫通穴３１の直径は、例えば５ｍｍとする。

本実施形態では、材料基板３０として、厚さが３ｍｍのガラスエポキシ基板（ＦＲ−４）を使用する。材料基板３０の上側の面及び下側の面には、予め所望の電極及びパターン配線（いずれも図示せず）を形成しておく。

次に、図７（ｂ）に示すように、貫通穴３１内に銅ペースト（導電材料）を充填した後、銅ペーストを硬化させて、銅電極２２とする。

次に、材料基板３０の一方の面（図７（ｂ）では上側の面）に感光性レジストを塗布して、感光性レジスト膜を形成する。その後、露光マスクを介して感光性レジスト膜の所定の部分を露光した後、現像処理を実施して、図７（ｃ）に示すように、厚板部２１ａとなる部分と銅電極２２とを覆うマスク層３２を形成する。

この場合、銅電極２２の上を覆うマスク層３２の直径は、銅電極２２の直径よりも若干大きくする。

次に、図８（ａ）に示すように、例えばドライエッチングにより、マスク層３２に覆われていない部分の材料基板３０の表面を約１ｍｍの深さに研削する。

本実施形態では、上述したように、銅電極２２の上を覆うマスク層３２の直径を銅電極２２の直径よりも若干大きくしているので、エッチング後に銅電極２２の側部に材料基板３０を構成するガラス繊維及び絶縁樹脂が残存し、銅電極２２の側部を覆う絶縁膜２３となる。なお、図８（ａ）中の符号３３ａで示す部分は、研削により材料基板３０の一方の面側に形成された凹部である。

次に、剥離液を使用して、図８（ｂ）に示すようにマスク層３２を除去する。その後、材料基板３０の他方の面（図８（ｂ）では下側の面）に、厚板部２１ａになる部分と銅電極２２とを覆うマスク層（図示せず）を形成する。

次いで、例えばドライエッチングにより、図８（ｃ）に示すように、材料基板３０の他方の面を約１ｍｍの深さに研削する。図８（ｃ）中の符号３３ｂで示す部分は、研削により材料基板３０の他方の面側に形成された凹部である。

このようにして、厚板部２１ａ、薄板部２１ｂ及び柱状の銅電極２２を有する本実施形態に係る配線基板２０が完成する。

本実施形態によれば、図３に示す構造の配線基板２０を容易に製造できる。また、エッチング時に銅電極２２の上に銅電極２２よりも若干大きな直径のマスク層３２を形成しているので、銅電極２２の側部が絶縁膜２３で覆われる。これにより、銅電極２２の腐食を防止できるとともに、銅電極２２同士の接触による短絡を防止できる。

（第２の実施形態）
図９は、第２の実施形態に係る配線基板を示す模式断面図である。

本実施形態に係る配線基板４０は、厚板部４１ａと、厚板部４１ａに設けられた貫通穴４５内に配置された薄板部４１ｂとを有する。

厚板部４１ａの厚さは例えば３ｍｍであり、その上側の面及び下側の面には各種電子部品を搭載するための電極（図示せず）やパターン配線（図示せず）が設けられている。また、厚板部４１ａの内部には、電極間を電気的に接続するビア及び内部配線（いずれも図示せず）が設けられている。

貫通穴４５の壁面中央には、貫通穴４５の中心に向けて突出する支持部４６が設けられている。薄板部４１ｂの縁部は、支持部４６の下側の面に接合されている。

薄板部４１ｂは例えばポリイミド等の樹脂フィルムにより形成されており、可撓性を有する。また、薄板部４１ｂには、配線基板４０の上側の面から下側の面に貫通する柱状の銅電極４２が設けられている。この銅電極４２の側面は、絶縁膜４３に覆われている。

図１０は、本実施形態に係る配線基板４０に半導体パッケージ１５及びＤＣ−ＤＣコンバータ１７を実装した状態（実装構造）を示す模式断面図である。この図１０に示す例では、配線基板４０の上側の面にＢＧＡバンプ１６ｂを介して半導体パッケージ１５を実装し、下側の面にＢＧＡバンプ１７ａを介してＤＣ−ＤＣコンバータ１７を実装している。

半導体パッケージ１５の電極のうち比較的微小な電流が流れる電極は、パッケージ基板１３の下側周縁部に配置されており、バンプ１６ｂを介して厚板部２１ａの上側の面に形成された電極に接続されている。また、半導体パッケージ１５の電極のうち比較的大きな電流が流れる電極は、パッケージ基板１３の下側中央部に配置されており、バンプ１６ｂを介して銅電極４２に接続されている。

これと同様に、ＤＣ−ＤＣコンバータ１７も、比較的微小な電流が流れる電極はバンプ１７ａを介して厚板部２１ａの下側の面に形成された電極に接続されており、比較的大きな電流が流れる電極はバンプ１７ａを介して銅電極４２に接続されている。

半導体パッケージ１５を配線基板４０に実装する際には、半導体パッケージ１５に設けられたＢＧＡバンプ１６ｂが溶融する温度まで加熱される。その後、温度の降下に伴って、図１１のように半導体パッケージ１５（パッケージ基板１３）には、上に凸となる反りが発生する。この反りにより、半導体パッケージ１５には銅電極４２を上方に引張る引張り力が発生する。

本実施形態に係る配線基板４０では、半導体パッケージ１５に引張り力が発生すると、図１１のように薄板部４１ｂが引張り力に応じて湾曲する。また、銅電極４２が半導体パッケージ１５側に引張られるのに伴って、ＤＣ−ＤＣコンバータ１７も湾曲する。

これにより、半導体パッケージ１５に発生した引張り力は、半導体パッケージ１５と銅電極４２との接続部と、銅電極４２とＤＣ−ＤＣコンバータ１７との接続部とに分散される。その結果、半導体パッケージ１５と配線基板４０との接続不良が回避される。

図１２〜図１４は、本実施形態に係る配線基板の製造方法を示す模式断面図である。

まず、図１２（ａ）に示すように、材料基板５０を用意し、ドリル等により材料基板５０の所定の位置に貫通穴５１を形成する。本実施形態では、材料基板５０として厚さが３ｍｍのガラスエポキシ基板（ＦＲ−４）を使用する。また、貫通穴５１の直径は２０ｍｍ程度とする。

次に、材料基板５０の一方の面（図１２（ａ）では上側の面）に感光性レジストを塗布して感光性レジスト膜を形成する。その後、露光マスクを介して感光性レジスト膜の所定部分を露光した後、現像処理を実施して、図１２（ｂ）に示すように、厚板部４１ａとなる部分を覆うマスク層５２を形成する。

次に、図１２（ｃ）に示すように、例えばドライエッチングにより、材料基板５０の一方の面を、約１ｍｍの深さに研削する。その後、剥離液を使用してマスク層５２を除去する。

次に、図１３（ａ）に示すように、材料基板３０の他方の面（図１３（ａ）では下側の面）に、厚板部４１ａとなる部分を覆うマスク層５３を形成する。マスク層５３も、感光性レジストにより形成する。

次いで、例えばドライエッチングにより、材料基板５０の他方の面を約１ｍｍの深さに研削する。その後、剥離液を使用してマスク層５３を除去する。

このようにして、図１３（ｂ）に示すように、貫通穴５１の壁面から貫通穴５１の中心に向けて突出する支持部４６が形成される。図１５に、貫通穴５１及び支持部４６を形成した材料基板５０の斜視図を示す。

一方、図１４（ａ）に示すように、銅電極４２と、銅電極４２に対応する大きさの穴が設けられた薄板部４１ｂと、金型５５と、金属プレート５６とを用意する。

銅電極４２は円柱状であり、直径は５ｍｍ、長さは３ｍｍである。銅電極４２の側部には予め酸化防止膜として機能する絶縁膜、例えば窒化ケイ素（ＳｉＮ）膜、炭化ケイ素（ＳｉＣ）膜又は窒化炭化ケイ素（ＳｉＣＮ）膜を形成しておく。

また、薄板部４１ｂとして、本実施形態では厚さが０．５ｍｍのポリイミドフィルムを使用する。薄板部４１ｂはある程度以上の可撓性を有するものであればよく、ポリイミドフィルムに限定されない。

金型５５には、予め銅電極４２に対応する大きさの貫通穴を形成しておく。

次に、図１４（ｂ）に示すように、金属プレート５６の上に金型５５を配置し、金型５５の穴に銅電極４２をはめ込む。そして、薄板部４１ｂの穴に銅電極４２を通し、薄板部４１ｂを金型５５の上に配置する。その後、接着剤等により、銅電極４２を薄板部４１ｂに固定する。

次いで、図１４（ｃ）に示すように、銅電極４２を金型５５から取り外し、図１３（ｃ）に示すように、薄板部４１の縁部を材料基板５０の支持部４６に接合する。これにより、図８に示す本実施形態に係る配線基板４０が完成する。

上述の製造方法によれば、図８に示す配線基板４０を容易に製造することができる。

以上の諸実施形態に関し、更に以下の付記を開示する。

（付記１）厚板部と、
前記厚板部に支持され、前記厚板部よりも薄く且つ可撓性を有する薄板部と、
前記薄板部に支持された柱状の電極と
を有することを特徴とする配線基板。

（付記２）前記薄板部が、前記厚板部と一体的に形成されていることを特徴とする付記１に記載の配線基板。

（付記３）前記薄板部が、前記厚板部とは異なる樹脂により形成されていることを特徴とする付記１に記載の配線基板。

（付記４）前記電極の側面が絶縁膜に覆われていることを特徴とする付記１乃至３のいずれか１項に記載の配線基板。

（付記５）厚板部と、前記厚板部に支持され、前記厚板部よりも薄く且つ可撓性を有する薄板部と、前記薄板部に支持された柱状の電極とを有する配線基板と、
前記配線基板の一方の面側に配置された第１の電子部品と、
前記配線基板の他方の面側に配置され、前記電極を介して前記第１の電子部品と電気的に接続された第２の電子部品と
を有することを特徴とする接続構造。

（付記６）前記第１の電子部品は、前記厚板部に接続されるバンプと、前記電極に接続されるバンプとを有し、前記厚板部に接続されるバンプには前記電極に接続されるバンプよりも多くの電流が流れることを特徴とする付記５に記載の接続構造。

（付記７）前記第１の電子部品はパッケージ基板に半導体チップが搭載されてなる半導体パッケージであり、前記第２の電子部品はＤＣ−ＤＣコンバータであることを特徴とする付記５に記載の接続構造。

（付記８）前記第２の電子部品は、前記第１の電子部品の湾曲に応じて湾曲することを特徴とする付記５乃至７のいずれか１項に記載の接続構造。

（付記９）前記薄板部が、前記厚板部と一体的に形成されていることを特徴とする付記５乃至８のいずれか１項に記載の接続構造。

（付記１０）前記薄板部が、前記厚板部とは異なる樹脂により形成されていることを特徴とする付記５乃至８のいずれか１項に記載の接続構造。

（付記１１）前記電極の側面が絶縁膜に覆われていることを特徴とする付記５至１０のいずれか１項に記載の接続構造。

１１…配線基板、１２…銅電極、１３…パッケージ基板、１４…半導体チップ、１５…半導体パッケージ、１７…ＤＣ−ＤＣコンバータ、２０，４０…配線基板、２１ａ，４１ａ…厚板部、２１ｂ，４１ｂ…薄板部、２２，４２…銅電極、２３，４３…絶縁膜、３０，５０…材料基板、３２，５２，５３…マスク層、４６…支持部、５５…金型、５６…金属プレート。

Claims

厚板部と、
前記厚板部に支持され、前記厚板部よりも薄く且つ可撓性を有する薄板部と、
前記薄板部に支持された柱状の電極と
を有することを特徴とする配線基板。
前記薄板部が、前記厚板部と一体的に形成されていることを特徴とする請求項１に記載の配線基板。
前記薄板部が、前記厚板部とは異なる樹脂により形成されていることを特徴とする請求項１に記載の配線基板。
前記電極の側面が絶縁膜に覆われていることを特徴とする請求項１乃至３のいずれか１項に記載の配線基板。
厚板部と、前記厚板部に支持され、前記厚板部よりも薄く且つ可撓性を有する薄板部と、前記薄板部に支持された柱状の電極とを有する配線基板と、
前記配線基板の一方の面側に配置された第１の電子部品と、
前記配線基板の他方の面側に配置され、前記電極を介して前記第１の電子部品と電気的に接続された第２の電子部品と
を有することを特徴とする接続構造。
前記第１の電子部品はパッケージ基板に半導体チップが搭載されてなる半導体パッケージであり、前記第２の電子部品はＤＣ−ＤＣコンバータであることを特徴とする請求項５に記載の接続構造。