JP2006296170A - 表面実装タイプチャージポンプ方式昇圧回路。 - Google Patents
表面実装タイプチャージポンプ方式昇圧回路。 Download PDFInfo
- Publication number
- JP2006296170A JP2006296170A JP2005117611A JP2005117611A JP2006296170A JP 2006296170 A JP2006296170 A JP 2006296170A JP 2005117611 A JP2005117611 A JP 2005117611A JP 2005117611 A JP2005117611 A JP 2005117611A JP 2006296170 A JP2006296170 A JP 2006296170A
- Authority
- JP
- Japan
- Prior art keywords
- booster circuit
- ceramic substrate
- charge pump
- multilayer ceramic
- surface mount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Abstract
【課題】 解決しようとする課題は従来のチャージポンプ式昇圧回路の小型化である。
【解決手段】 コンデンサ３個以上で構成されている積層セラミック基板の上面に電極を設け、前記積層セラミック基板上に前記昇圧回路用ＩＣを実装し、積層セラミック基板上の前記電極を介して前記コンデンサと前記昇圧回路用ＩＣとを電気的に接続すると共に、前記積層セラミック基板の少なくとも側面にも電極を設け、かつ前記昇圧回路用ＩＣを樹脂で封止して表面実装用昇圧回路となした。
【選択図】 図１
Description
本発明は、チャージポンプ式の昇圧回路に関する。
近来電子機器の小型化に伴いチャージポンプ式昇圧回路用ＩＣ及びそれに用いるコンデンサはそれぞれ技術的な進歩を遂げている。
チャージポンプ式昇圧回路用ＩＣにおいては、ゲート絶縁膜の改善により１チップで高信頼性高集積化を実現する技術が提案されている（例えば特許文献１参照）。
また、複数段の昇圧回路を設け後段の昇圧回路の電源に前段の昇圧回路の出力電圧を用いることにより、高昇圧比の昇圧電圧を少ないコンデンサで得られるようにする技術も提案されている（例えば特許文献２参照）。
さらに、昇圧する過程での高電圧にトランジスタが耐え得るようにするため、ゲート絶縁膜を変更せず、トランジスタを直列に接続することにより高電圧を緩和するという技術も提案されている（例えば特許文献３参照）。
さらにまた、電源起動時の大きなラッシュカレントを減少させるため、定電流回路を設け、該定電流回路で出力容量にある電圧までチャージした後チャージポンプ回路を作動させるという技術も提案されている（例えば特許文献４参照）。
また、複数段の昇圧回路を設け後段の昇圧回路の電源に前段の昇圧回路の出力電圧を用いることにより、高昇圧比の昇圧電圧を少ないコンデンサで得られるようにする技術も提案されている（例えば特許文献２参照）。
さらに、昇圧する過程での高電圧にトランジスタが耐え得るようにするため、ゲート絶縁膜を変更せず、トランジスタを直列に接続することにより高電圧を緩和するという技術も提案されている（例えば特許文献３参照）。
さらにまた、電源起動時の大きなラッシュカレントを減少させるため、定電流回路を設け、該定電流回路で出力容量にある電圧までチャージした後チャージポンプ回路を作動させるという技術も提案されている（例えば特許文献４参照）。
またコンデンサにおいては、高誘電率素材の採用、チップ化、さらにチップアレイ化によって小型化が計られている。
図５は昇圧回路用ＩＣとチップコンデンサ、チップコンデンサアレイを示した図であるが、このようにして、昇圧回路用ＩＣ８０は図５（ａ）に示すような小型パッケージに特性が向上したＩＣチップが収納されるようになり、コンデンサはチャージポンプ式昇圧回路に使用可能な容量値のコンデンサが図５（ｂ）のチップコンデンサ８２に示すようにチップ化出来るようになり、さらには図５（ｃ）のチップコンデンサアレイ８４に示すようにチップアレイ化も可能となっている。
しかしながら、例えば４個のコンデンサを必要とするチャージポンプ式昇圧回路を構成するためにはプリント基板上で昇圧回路用ＩＣとコンデンサを配線する必要があったため、チップコンデンサを用いた時は図６（ａ）に示したように、プリント基板８６上で平面的に大きな面積を必要としていた。
チップコンデンサアレイを用いた時は図６（ｂ）に示したように、チップコンデンサを用いた時よりもプリント基板８６上での面積を小型化することが可能になっているが、最近の電子機器の小型化要求に十分に応じられる大きさは実現できていなかった。
なお以下の図において、同様の部材には同様の番号を付している。
チップコンデンサアレイを用いた時は図６（ｂ）に示したように、チップコンデンサを用いた時よりもプリント基板８６上での面積を小型化することが可能になっているが、最近の電子機器の小型化要求に十分に応じられる大きさは実現できていなかった。
なお以下の図において、同様の部材には同様の番号を付している。
解決しようとする課題は従来のチャージポンプ式昇圧回路の小型化である。
本発明によるチャージポンプ式の昇圧回路は、コンデンサ３個以上で構成されている積層セラミック基板の上面に電極を設け、前記積層セラミック基板上に前記昇圧回路用ＩＣを実装し、積層セラミック基板上の前記電極を介して前記コンデンサと前記昇圧回路用ＩＣとを電気的に接続すると共に、前記積層セラミック基板の少なくとも側面にも電極を設け、かつ前記昇圧回路用ＩＣを樹脂で封止して表面実装用昇圧回路となしたことを特徴とする。
また本発明によるチャージポンプ式の昇圧回路は、前記昇圧回路用ＩＣが前記積層セラミック基板上にワイヤボンディング法もしくはフリップチップ法により接続されていることを特徴とする。
本発明によれば、薄型で小型な表面実装型ＤＣ−ＤＣコンバータモジュールが実現できるので、電圧変換が必要な機器の小型化及び軽量化が期待できる。
また、部品個々の配線設計を省略できるので、設計手番の短縮にも繋がる。
さらに、表面実装型としてロボットで扱えるため実装工数の削減も可能である。
また、部品個々の配線設計を省略できるので、設計手番の短縮にも繋がる。
さらに、表面実装型としてロボットで扱えるため実装工数の削減も可能である。
コンデンサ３個以上で構成されている積層セラミック基板の上面に電極を設け、前記積層セラミック基板上に前記昇圧回路用ＩＣを実装し、積層セラミック基板上の前記電極を介して前記コンデンサと前記昇圧回路用ＩＣとを電気的に接続すると共に、前記積層セラミック基板の少なくとも側面にも電極を設け、かつ前記昇圧回路用ＩＣを樹脂で封止して表面実装用昇圧回路となした。
図４はチャージポンプ式の昇圧回路の回路図である。
図４において、昇圧回路用ＩＣ１０の入力端子１２とＧＮＤの間には入力パスコンデンサ２０が接続され、出力端子１４とＧＮＤの間には出力平滑用コンデンサ２２が接続され、昇圧回路用ＩＣ１０の昇圧部には昇圧用コンデンサ２４，２６が図示したように接続され、さらに昇圧回路用ＩＣ１０は昇圧機能の制御を行うコントロール端子１６、昇圧電圧のモニターが出来るモニター端子１８を備えている。
ここで昇圧回路用ＩＣ１０が図１０のチャージポンプ式の昇圧回路のコントローラーとして機能している。
一般的には、図４の構成で３倍昇圧回路が形成され、昇圧用コンデンサが１個の場合は２倍昇圧回路となる。すなわち、コンデンサが３個以上あれば昇圧回路を構成できる。
図４において、昇圧回路用ＩＣ１０の入力端子１２とＧＮＤの間には入力パスコンデンサ２０が接続され、出力端子１４とＧＮＤの間には出力平滑用コンデンサ２２が接続され、昇圧回路用ＩＣ１０の昇圧部には昇圧用コンデンサ２４，２６が図示したように接続され、さらに昇圧回路用ＩＣ１０は昇圧機能の制御を行うコントロール端子１６、昇圧電圧のモニターが出来るモニター端子１８を備えている。
ここで昇圧回路用ＩＣ１０が図１０のチャージポンプ式の昇圧回路のコントローラーとして機能している。
一般的には、図４の構成で３倍昇圧回路が形成され、昇圧用コンデンサが１個の場合は２倍昇圧回路となる。すなわち、コンデンサが３個以上あれば昇圧回路を構成できる。
図３は本発明の第１の実施例で用いる、コンデンサが４個構成されている積層セラミック基板を示した図である。
図３（ａ）において、８４は積層セラミック基板の上面図で、上面には入力端子用電極１２，出力端子用電極１４，ＧＮＤ接続用電極２８，３０、コントロール端子用電極１６，モニター端子用電極１８，昇圧コンデンサー２４用の電極２４１，２４２、昇圧コンデンサー２６用の電極２６１，２６２が設けられている。これら電極は昇圧用ＩＣ１０の外周位置１１を囲む位置にワイヤボンディング用のボンディングパッドを有している。
積層セラミック基板内で、入力端子用電極１２とＧＮＤ接続用電極２８間に入力パスコンデンサ２０が形成され、出力端子用電極１４とＧＮＤ接続用電極３０の間には出力平滑用コンデンサ２２が形成され、昇圧コンデンサー２４用の電極２４１，２４２間には昇圧コンデンサー２４が形成され、昇圧コンデンサー２６用の電極２６１，２６２間には昇圧コンデンサー２６が形成されている。
図３（ａ）において、８４は積層セラミック基板の上面図で、上面には入力端子用電極１２，出力端子用電極１４，ＧＮＤ接続用電極２８，３０、コントロール端子用電極１６，モニター端子用電極１８，昇圧コンデンサー２４用の電極２４１，２４２、昇圧コンデンサー２６用の電極２６１，２６２が設けられている。これら電極は昇圧用ＩＣ１０の外周位置１１を囲む位置にワイヤボンディング用のボンディングパッドを有している。
積層セラミック基板内で、入力端子用電極１２とＧＮＤ接続用電極２８間に入力パスコンデンサ２０が形成され、出力端子用電極１４とＧＮＤ接続用電極３０の間には出力平滑用コンデンサ２２が形成され、昇圧コンデンサー２４用の電極２４１，２４２間には昇圧コンデンサー２４が形成され、昇圧コンデンサー２６用の電極２６１，２６２間には昇圧コンデンサー２６が形成されている。
図３（ｂ）は図３（ａ）の積層セラミック基板を図の下方方向から見た側面図で、コントロール端子用電極１６とモニター端子用電極１８とが側面電極となっていることを示している。同様に入力端子用電極１２、出力端子用電極１４、ＧＮＤ接続用電極２８，３０も側面電極となっている。これら側面電極を積層セラミック基板の下面まで延長する構成も実装時の接続を容易にする面で有効である。
図１は本発明による表面実装タイプチャージポンプ方式昇圧回路の第１の実施例を示した図で、本発明によって図４に示したチャージポンプ方式昇圧回路を構成した例である。
図１（ａ）は図３で説明した積層セラミック基板８４上に昇圧回路用ＩＣ１０を置き、１０本のワイヤ３４によって積層セラミック基板８４上の電極１２，１４，１６，１８，２８，３０，２４１，２４２，２６１，２６２と昇圧回路用ＩＣ１０とをワイヤボンディング接続した状態を示す上面図である。図１（ａ）では省略しているが、積層セラミック基板８４及び昇圧回路用ＩＣ１０の上面は樹脂で封止され保護されている。
図１（ａ）は図３で説明した積層セラミック基板８４上に昇圧回路用ＩＣ１０を置き、１０本のワイヤ３４によって積層セラミック基板８４上の電極１２，１４，１６，１８，２８，３０，２４１，２４２，２６１，２６２と昇圧回路用ＩＣ１０とをワイヤボンディング接続した状態を示す上面図である。図１（ａ）では省略しているが、積層セラミック基板８４及び昇圧回路用ＩＣ１０の上面は樹脂で封止され保護されている。
図１（ｂ）は図１（ａ）の表面実装タイプチャージポンプ方式昇圧回路を図の下方方向から見た側面図で、図３（ｂ）に示した積層セラミック基板８４上に昇圧用ＩＣ１０が実装され、樹脂３２によって封止されている。
図１（ｃ）は本発明による表面実装タイプチャージポンプ方式昇圧回路の斜視図で、基板上に実装する場合は図示された側面電極１６，１８，３０，１４及び図示されていない側面電極１２，２８によって半田等で容易に基板の電極との電気的接続が可能なことを示している。
このように構成したことにより、本発明によればチャージポンプ方式昇圧回路を１つの表面実装型パッケージの中に集積したＤＣ−ＤＣコンバータモジュールとすることが出来る。
また、昇圧用ＩＣとコンデンサとが立体的に配置されているため実装面積を大幅に小さくすることが出来ている。
さらに、１つのパッケージでチャージポンプ方式昇圧回路が実現出来ているため、実装面積・実装工数の削減、コンデンサの選定等のための開発・設計手番の短縮も可能となっている。
また、昇圧用ＩＣとコンデンサとが立体的に配置されているため実装面積を大幅に小さくすることが出来ている。
さらに、１つのパッケージでチャージポンプ方式昇圧回路が実現出来ているため、実装面積・実装工数の削減、コンデンサの選定等のための開発・設計手番の短縮も可能となっている。
図２は本発明による表面実装タイプチャージポンプ方式昇圧回路の第２の実施例を示した図である。
図２（ａ）は第２の実施例で用いる積層セラミック基板８４の上面図で、図３（ａ）と異なるのは積層セラミック基板８４上の電極１２，１４，１６，１８，２８，３０，２４１，２４２，２６１，２６２のボンディング用のパッドが昇圧用ＩＣ１０の外周位置１１
の内部に設けられている点で、フリップチップ実装用のパッドとなっている。
図２（ａ）は第２の実施例で用いる積層セラミック基板８４の上面図で、図３（ａ）と異なるのは積層セラミック基板８４上の電極１２，１４，１６，１８，２８，３０，２４１，２４２，２６１，２６２のボンディング用のパッドが昇圧用ＩＣ１０の外周位置１１
の内部に設けられている点で、フリップチップ実装用のパッドとなっている。
図２（ｂ）は昇圧用ＩＣ１０がフリップチップ実装された表面実装タイプチャージポンプ方式昇圧回路の完成品の側面図で、図２（ａ）の下方方向から見た図である。
図２（ｂ）においては昇圧用ＩＣ１０が１０個のバンプ３６によって積層セラミック基板８４上の電極１２，１４，１６，１８，２８，３０，２４１，２４２，２６１，２６２とフリップチップ接続され、積層セラミック基板８４及び昇圧回路用ＩＣ１０の上面は樹脂３２で封止され保護されている。
このように昇圧回路用ＩＣ１０を積層セラミック基板８４にフリップチップ接続した場合は第１の実施例の場合よりもより薄型化出来るという効果がある。
なお、フリップチップ実装した実施例２の場合も斜視図は第１の実施例で示した図１（ｃ）と同様になっている。
図２（ｂ）においては昇圧用ＩＣ１０が１０個のバンプ３６によって積層セラミック基板８４上の電極１２，１４，１６，１８，２８，３０，２４１，２４２，２６１，２６２とフリップチップ接続され、積層セラミック基板８４及び昇圧回路用ＩＣ１０の上面は樹脂３２で封止され保護されている。
このように昇圧回路用ＩＣ１０を積層セラミック基板８４にフリップチップ接続した場合は第１の実施例の場合よりもより薄型化出来るという効果がある。
なお、フリップチップ実装した実施例２の場合も斜視図は第１の実施例で示した図１（ｃ）と同様になっている。
以上説明したように、本発明によれば従来は別部品であった昇圧用ＩＣとコンデンサ群とを一体化したＤＣ−ＤＣコンバータモジュールとすることが出来効果は大きい。
８４ 積層セラミック基板
１２，１４，１６，１８，２８，３０，２４１，２４２，２６１，２６２ 電極
１０ 昇圧回路用ＩＣ
２０，２２，２４，２６ コンデンサ
１２，１４，１６，１８，２８，３０ 側面電極
３２ 樹脂
４０ 表面実装用昇圧回路
１２，１４，１６，１８，２８，３０，２４１，２４２，２６１，２６２ 電極
１０ 昇圧回路用ＩＣ
２０，２２，２４，２６ コンデンサ
１２，１４，１６，１８，２８，３０ 側面電極
３２ 樹脂
４０ 表面実装用昇圧回路
Claims (3)
- チャージポンプ式の昇圧回路において、コンデンサ３個以上で構成されている積層セラミック基板の上面に電極を設け、前記積層セラミック基板上に前記昇圧回路用ＩＣを実装し、積層セラミック基板上の前記電極を介して前記コンデンサと前記昇圧回路用ＩＣとを電気的に接続すると共に、前記積層セラミック基板の少なくとも側面にも電極を設け、かつ前記昇圧回路用ＩＣを樹脂で封止して表面実装用昇圧回路となしたことを特徴とする表面実装タイプチャージポンプ方式昇圧回路。
- 前記昇圧回路用ＩＣが前記積層セラミック基板上にワイヤボンディング法によって接続されていることを特徴とする請求項１記載の表面実装タイプチャージポンプ方式昇圧回路。
- 前記昇圧回路用ＩＣが前記積層セラミック基板上にフリップチップ法によって接続されていることを特徴とする請求項１記載の表面実装タイプチャージポンプ方式昇圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005117611A JP2006296170A (ja) | 2005-04-14 | 2005-04-14 | 表面実装タイプチャージポンプ方式昇圧回路。 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005117611A JP2006296170A (ja) | 2005-04-14 | 2005-04-14 | 表面実装タイプチャージポンプ方式昇圧回路。 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006296170A true JP2006296170A (ja) | 2006-10-26 |
Family
ID=37416125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005117611A Pending JP2006296170A (ja) | 2005-04-14 | 2005-04-14 | 表面実装タイプチャージポンプ方式昇圧回路。 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006296170A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012167969A (ja) * | 2011-02-14 | 2012-09-06 | Murata Mfg Co Ltd | 高周波モジュール |
| JP2015159160A (ja) * | 2014-02-24 | 2015-09-03 | 富士通株式会社 | 配線基板及び接続構造 |
| US11664729B2 (en) | 2020-09-10 | 2023-05-30 | Kabushiki Kaisha Toshiba | Power-supply module and DC-DC converter |
-
2005
- 2005-04-14 JP JP2005117611A patent/JP2006296170A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012167969A (ja) * | 2011-02-14 | 2012-09-06 | Murata Mfg Co Ltd | 高周波モジュール |
| US8804362B2 (en) | 2011-02-14 | 2014-08-12 | Murata Manufacturing Co., Ltd. | High-frequency module |
| JP2015159160A (ja) * | 2014-02-24 | 2015-09-03 | 富士通株式会社 | 配線基板及び接続構造 |
| US11664729B2 (en) | 2020-09-10 | 2023-05-30 | Kabushiki Kaisha Toshiba | Power-supply module and DC-DC converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3073525B1 (en) | Semiconductor package assembly with a metal-insulator-metal capacitor structure | |
| JP2011513952A (ja) | 一体化薄膜インダクタを含むマイクロモジュール及びその製造方法 | |
| US7829997B2 (en) | Interconnect for chip level power distribution | |
| JP2005203775A (ja) | マルチチップパッケージ | |
| US10582617B2 (en) | Method of fabricating a circuit module | |
| US7403399B2 (en) | Active primary-sided circuit arrangement for a switch-mode power supply | |
| US20220149738A1 (en) | Power module and manufacturing method thereof | |
| US9054088B2 (en) | Multi-component chip packaging structure | |
| US20220199581A1 (en) | Multi-die package structure and multi-die co-packing method | |
| JPWO2005122257A1 (ja) | コンデンサを内蔵した半導体装置及びその製造方法 | |
| JP2007318954A (ja) | 超小型ｄｃ−ｄｃコンバータモジュール | |
| JP2009076815A (ja) | 半導体装置 | |
| JP2006296170A (ja) | 表面実装タイプチャージポンプ方式昇圧回路。 | |
| JP2008251901A (ja) | 複合半導体装置 | |
| JP4370993B2 (ja) | 半導体装置 | |
| KR20210105212A (ko) | 배터리 제어 시스템 인 패키지 및 그 제조 방법 | |
| US20220230991A1 (en) | Multi-die package structure and multi-die co-packing method | |
| JP2005229766A (ja) | 電源モジュールおよびその製造方法 | |
| US20220208732A1 (en) | Multi-die co-packed module and multi-die co-packing method | |
| US20220208731A1 (en) | Multi-die package structure and multi-die co-packing method | |
| JP2003332515A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP4384143B2 (ja) | Ｉｃチップ積層構造を有する電子機器用モジュール | |
| US20090039493A1 (en) | Packaging substrate and application thereof | |
| JP2004289912A (ja) | 薄型電源装置およびその製造方法 | |
| JP2001291821A (ja) | 半導体装置およびその製造方法 |