JP2008251901A - 複合半導体装置 - Google Patents

複合半導体装置 Download PDF

Info

Publication number
JP2008251901A
JP2008251901A JP2007092310A JP2007092310A JP2008251901A JP 2008251901 A JP2008251901 A JP 2008251901A JP 2007092310 A JP2007092310 A JP 2007092310A JP 2007092310 A JP2007092310 A JP 2007092310A JP 2008251901 A JP2008251901 A JP 2008251901A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
thin
electrode
capacitor
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007092310A
Other languages
English (en)
Inventor
Jun Yabusaki
純 藪崎
Takeshi Yokoyama
岳 横山
Tomonori Seki
知則 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2007092310A priority Critical patent/JP2008251901A/ja
Priority to US12/078,323 priority patent/US7629668B2/en
Publication of JP2008251901A publication Critical patent/JP2008251901A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19015—Structure including thin film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

【目的】コンデンサをＧＮＤ電位となる半導体基板の裏面に低コストで接続した複合半導体装置を提供することである。
【解決手段】ＧＮＤ電位となるｐ型半導体基板１の裏面２に薄型コンデンサ７の電極９を導電型ＤＡＦ８（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）や導電性接着剤で接続し、ｐ型半導体基板１の表面３の電極５、６と薄型インダクタ１２の端子１３、１６をバンプ１９、２０で接続して積層することにより、ノイズの発生を抑制し製造コストを低減でき、また実装面積を小さくできる。
【選択図】 図１

Description

この発明は、携帯機器などに搭載されるＤＣ−ＤＣコンバータなどを構成する複合半導体装置であって、集積回路（ＩＣ）を形成した半導体基板（半導体チップ）に薄型コンデンサなどを積層した小型で薄型の複合半導体装置に関する。
携帯電話、デジタルカメラ及びデジタルビデオカメラに代表される携帯型電子機器に使用されるＤＣ−ＤＣコンバータは、電源ＩＣとは別にインダクタやコンデンサなどを外付けした構成となっている。年々小型化している携帯型電子機器に対応するため、ＤＣ−ＤＣコンバータを実装したＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：プリント基板）も面積を小さくする必要がある。
多数のＤＣ−ＤＣコンバータをそれぞれ駆動する制御回路を集積した多チャンネルの電源ＩＣが近年多用されるようになったが、インダクタおよびコンデンサが外付けであるため小型化には限界がある。
図９は、ＤＣ−ＤＣコンバータの要部回路構成図である。電源ＩＣ５０にインダクタＬとこのインダクタＬにコンデンサＣの一方の電極が接続し、接続点がＤＣ−ＤＣコンバータの主直端子であるＶＤＤ端子と接続する。また電源ＩＣ５０のＧＮＤとコンデンサＣの他方の電極が接続し、接続点がＤＣ−ＤＣコンバータのＧＮＤ端子と接続する。このＶＤＤ端子とＧＮＤ端子は負荷と接続する。多チャネルの電源ＩＣ５０は、複数のインダクタＬにそれぞれ接続する制御回路が集積されている。
図１０は、６チャネルを集積する電源ＩＣと６個のインダクタと６個のコンデンサと６個の負荷であるＩＣを搭載したＰＣＢを示す図である。
電源ＩＣ５０ａに６個のチャネルが形成され、各チャネルに配線６１で６個のインダクタＬと接続し、これらのインダクタＬと６個のコンデンサＣがそれぞれ接続し、これらのインダクタＬとコンデンサＣとのそれぞれの接続点に各負荷５１〜５６が接続される。電源ＩＣ５０ａ、インダクタＬ、コンデンサＣおよび負荷５１〜５６であるＩＣはＰＣＢ１００上に固着している。
この図のように多チャンネルを集積する電源ＩＣ５０ａを用いると、インダクタＬやコンデンサＣが電源ＩＣ５０ａの近くに配置することが困難となる。また、電力供給先である負荷５１〜５６（ＩＣなどのデバイス）までの距離が遠くなる。このことにより電源ＩＣ５０ａとインダクタＬやコンデンサＣを結ぶ配線６１が長くなり配線６１からノイズ６３が発生する。また、負荷５１〜５６までの配線６２が長くなり配線インダクタンス６４による電圧振動により電源ＩＣ５０ａが不安定な動作をしたり、負荷５１〜５６で消費される電流が急変した時などに負荷５１〜５６に供給される電流による電圧降下で負荷５１〜５６であるＩＣが本来の性能を発揮できない等の問題が生じる。
これらの問題を解決するために、図１１に示すように、単チャネルの電源ＩＣとインダクタやコンデンサを一体化して複合半導体装置７１〜７６を形成し、この一体化された複合半導体装置７１〜７６を負荷５１〜５６近傍に配置して負荷５１〜５６までの配線７７の長さを短くすることが行われている。また、この場合はＰＣＢ１０１の面積も小さくすることができる。
特許文献１によれば、図１２に示すように、集積回路が形成された半導体基板８１の裏面にバッファ層８３を形成し、このバッファ層８３上に誘電体層８５をエピタキシャル成長させて薄型コンデンサを形成し、さらに薄型コンデンサに薄型インダクタ８７を形成することが開示されている。図中の符号で８２は集積回路を構成する素子を形成した素子形成領域、８４、８６は薄型コンデンサの電極である。
特許文献２によれば、図１３に示すように、電源ＩＣを形成した半導体基板９１の表側の表面と薄型インダクタ９２の端子９３の表面をバンプ９４で接続し、薄型インダクタ９２の端子９３の裏面と薄型コンデンサ９５の電極９６を導電性接着剤で固着することが開示されている。
特開２００２−５７０３７号公報 特開２００４−７２８１５号公報
しかし、特許文献１では、薄型コンデンサを半導体基板８１の裏面にエピタキシャル成長で形成するため、製造方法が複雑であり、コストが高くなる。また、製造プロセスのバラツキによりコンデンサ特性のばらつきが大きくなる傾向にある。
また、特許文献２では、半導体基板９１と薄型インダクタ９２の端子９３の表面をバンプで接続し、薄型インダクタ９２の端子９３の裏面に薄型コンデンサ９５の電極９６を導電性接着剤で接続しているため、半導体基板９１と薄型コンデンサ９５の電気的接続は、バンプ９４、薄型インダクタ９２を貫通する端子９３および薄型コンデンサ９５の電極９６を介したものになっている。薄型コンデンサ９５の一方の電極にＧＮＤを接続するのもこの経路によることになるが、コストやノイズに関する特性を向上させるためには、この接続をより直接的にとることが必要になる。
この発明の目的は、前記の課題を解決して、コンデンサをＧＮＤ電位となる半導体基板の裏面に低コストで接続した複合半導体装置を提供することである。
前記の目的を達成するために、薄型コンデンサと、該薄型コンデンサの一方の電極とＧＮＤ（接地）電位となる裏面が導電性ＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）を介して固着される半導体基板とを有する構成とする。
また、前記半導体基板の素子が形成される表側の表面に形成した電極と一方の端子がバンプで固着される薄型インダクタを有する。この薄型インダクタの他方の端子と、前記薄型コンデンサの他方の電極とをワイヤボンディングで接続した構成とする。
また、前記半導体基板の素子が形成される表側の表面に形成した電極と一方の端子がバンプで固着される薄型インダクタを有する。前記半導体基板の裏面に金属膜を形成し、この金属膜と前記インダクタに形成したＧＮＤ端子をワイヤボンディングで接続した構成とする。
また、前記半導体基板の素子が形成される表側の表面に形成した電極と一方の端子がバンプで固着される薄型インダクタを有し、前記半導体基板の裏面に金属膜を形成し、該金属膜と前記電極を前記半導体基板を貫通する接続導体で接続する構成とする。
また、前記半導体基板の導電型をｐ型とすることで、半導体基板の裏面をＧＮＤ電位とすることができる。
また、前記導電性ＤＡＦの代わりに導電性接着剤を用いてもよい。
また、前記導電性接着剤はＡｇペーストもしくははんだであるとよい。
また、前記半導体基板の裏面に金属膜を形成し、該金属膜を介して前記薄型コンデンサの一方の電極と前記半導体基板の裏面が固着されるとよい。
この発明によれば、ＧＮＤ電位となるｐ型半導体基板の裏面に薄型コンデンサの電極を導電型ＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）や導電性接着剤で接続し、ｐ型半導体基板の表面の電極と薄型インダクタの端子をバンプで接続して積層することにより、製造コストを低減でき、また実装面積を小さくできる。
また、薄型コンデンサをｐ型半導体基板の裏面に導電性ＤＡＦで貼り付け固着することでワイヤボンディングによるＧＮＤ電位をとることが不要となり、また薄型コンデンサの電極構造を簡易なものにでき製造コストを低減できる。
ｐ型半導体基板の裏面に導電膜を形成しこの導電膜とＧＮＤ端子をワイヤボンディグもしくはこの導電膜とｐ型半導体基板の表側の表面に形成した電極をｐ型半導体基板を貫通する接続導体で接続することで、ｐ型半導体基板の裏面のＧＮＤ電位を安定化できる。
また、ＤＣ−ＤＣコンデンサの構成要素である電源ＩＣ（制御回路）、薄型インダクタ、薄型コンデンサが最短距離で接続されているため、ノイズの発生を抑制し、ＤＣ−ＤＣコンバータ本来の特性を発揮できる。
実施の形態をＤＣ−ＤＣコンバータを構成する半導体基板と薄型コンデンサと薄型インダクタを積層した構造を例に挙げて以下の実施例で説明する。
図１は、この発明の第１実施例の複合半導体装置の要部断面図である。薄型インダクタ１２に設けられたＧＮＤ端子１３（後述の図５に示すように、この端子は必ずしもインダクタ（コイル）本体とは接続されていない）とｐ型半導体基板１（半導体チップの基板）の表側（電源ＩＣを構成するＭＯＳＦＥＴなどの素子形成領域４がある側）の表面３に形成した電極５をバンプ１９（フリップチップボンディング）により接続し、薄型インダクタ１２の別の端子１６（図５に示すように、インダクタ（コイル）本体の一方の端子に接続される）とｐ型半導体基板１の表側の表面３に形成した別の端子６をバンプ１９で接続する。ｐ型半導体基板１の裏面２（ＧＮＤ電位となる側）と薄型コンデンサ７の電極９を導電性ＤＡＦ８（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）を介して貼り付けで固着することで接続する。薄型コンデンサ７の電極１１と薄型インダクタ１２の図示しない他の端子２７とワイヤボンディング２１で接続する。その後で全体を樹脂モールド２２で封止する。前記の薄型コンデンサ７は平行平板型コンデンサで誘電体１０を平行平板である電極９、１１で挟んだ構成でチップ状をしている。
導電性ＤＡＦ８により薄型コンデンサ７の電極９はｐ型半導体基板１の裏面２と電気的に同電位となる。薄型インダクタ１２の電極１４はＧＮＤと接続し、ＧＮＤ端子１４は薄型インダクタ１２のフェライト１２ａに開けた貫通孔に形成した接続導体１５を介してＧＮＤ端子１３と接続する。このＧＮＤ端子１３と接続するバンプ１９を介して半導体基板７の表面３に形成した電極５はＧＮＤ電位となる。この電極５は素子形成領域４以外の箇所のｐ型半導体基板１に接続されているため、ｐ型半導体基板１の内部を通して裏面２はＧＮＤ電位となる。
ｐ型半導体基板１がＧＮＤ電位となっているため、薄型コンデンサ７の電極９を導電性ＤＡＦ８を介してＧＮＤ電位とすることができる。また、薄型コンデンサ７の他方の電極１１はワイヤボンディング２１により、図示していない薄型インダクタ１２の他方の端子（２７：図５参照）へ直接接続される。
導電性ＤＡＦ８で薄型コンデンサ７とｐ型半導体基板１を貼りあわせて固着して接続することで、特許文献１の場合と比べて製造プロセスが簡略化でき低コスト化できる。また、個別に形成した薄型コンデンサ７とｐ型半導体基板１（電源ＩＣ）をそれぞれ導電性ＤＡＦ８を介して貼りあわせて接続するので、特許文献１の薄型コンデンサ７と電源ＩＣを一緒に半導体プロセスで形成する場合と比べて、薄型コンデンサ７や電源ＩＣの特性ばらつきを小さくすることができる。
また、ＧＮＤ電位となっているｐ型半導体基板１の裏面２と薄型コンデンサ７の一方の電極９を接続することで、薄型コンデンサ７の一方の電極９の電位をワイヤボンディングでＧＮＤ端子１３に接続することなくＧＮＤ電位とすることができる。また、これにより、薄型コンデンサに関し、図１３の電極９６のような電極構造は不要となる
また、前記の薄型インダクタ１２から樹脂モールド２２上面までの高さＨを、携帯電話などに搭載する場合には１．２ｍｍ以下とする。
尚、図中の符号で１７は薄型インダクタ１２の端子、１８は接続導体を示す。
図２は、この発明の第２実施例の複合半導体装置の要部断面図である。図１との違いは、導電性ＤＡＦ８をＡｇペーストやはんだなどの導電性接着剤２３に代えた点である。この場合も図１と同様の効果が得られる。
図１および図２の場合には、図３に示すように、薄型コンデンサ７から図示しないＧＮＤ端子１３と接続する裏面の電極５に向かって流れる電流ｉが大きいと、ｐ型半導体基板１の縦方向の抵抗２４により電圧降下を生じて裏面２のＧＮＤ電位が不安定となる。それを防止する方法を次の実施例で説明する。
図４は、この発明の第３実施例の複合半導体装置の要部断面図である。ｐ型半導体基板１の裏面２に金属膜２５を形成し、この金属膜２５と薄型インダクタのＧＮＤ端子１
３をワイヤボンディング２６で接続する。また、薄型コンデンサ１２の電極９と
ｐ型半導体基板１の裏面２との接続は導電性ＤＡＦ８で行うことで、図１や図２と同様の効果が得られる。
また、図示しないが、ｐ型半導体基板１に貫通孔を開けて金属膜２５と電極５を点線で示す接続導体２９で結合してワイヤボンディング２６を省いても勿論構わない。
これにより図１や図２のようにｐ型半導体基板１の裏面２を直接ＧＮＤに接続するので、薄型コンデンサ７からの電流ｉによる電圧降下の影響が少なくｐ型半導体基板１の裏面２のＧＮＤ電位を安定化できる。
つまり、図１の場合は、薄型コンデンサ７に流れる電流ｉが比較的小さな場合に適用できる。この電流ｉが大きくなると、ｐ型半導体基板１での電圧降下が大きくなり、ｐ型半導体基板１の裏面２のＧＮＤ電位を変動させるので適用できない。
一方、図４の場合は、ｐ型半導体基板１の裏面２に金属膜２５を形成し、この金属膜２５と薄型インダクタ１のＧＮＤ端子１３をワイヤボンディング２６で接続することで、薄型コンデンサ７の電流ｉがｐ型半導体基板１を縦方向に通らなくなり、そのため電圧降下が小さくなり、ｐ型半導体基板１の裏面２のＧＮＤ電位を安定化できる。
図５は、薄型インダクタの要部平面図である。薄型インダクタ１２はフェライト１２ａにコイルを形成し、コイルの端子１６、２７をフェライト１２ａの表面に形成する。その他にフェライト１２ａにＧＮＤ端子１３やｐ型半導体基板１の他の電極とバンプで接続する端子をフェライト１２ａの周辺にフェライト１２ａを貫通するように形成する。
尚、第１実施例〜第３実施例ではｐ型半導体基板１に薄型コンデンサ７と薄型インダクタ１２を積層した場合について説明したが、薄型コンデンサ７のみｐ半導体基板１に積層し、インダクタを個別に外付けしても構わない。
図６は、この発明の第４実施例の複合半導体装置の要部断面図である。ｐ型半導体基
板１の裏面２の全域に金属膜２８を形成し、この金属膜２８と薄型インダクタ１２のＧＮＤ端子１３をワイヤボンディング２６で接続する。この場合も裏面電極２６と電極５をワイヤボンディング２６の代わりに点線で示す接続導体２９で結合してもよい。このように裏面２全面に金属膜２８を形成すると、裏面２に生ずる自然酸化膜に対処できるとともに、薄型コンデンサ７を流れる電流ｉは金属膜２６を流れてｐ型半導体基板１の内部に流れなくなるので、図４の場合より裏面２のＧＮＤ電位は一層安定化できる。また、薄型コンデンサ１２の電極９とｐ型半導体基板１の裏面２に形成した金属膜２８との接続を導電性ＤＡＦ８で行うことで、図１や図２と同様の効果が得られる。
また、図７に示すように、負荷（５１〜５６）のＩＣを形成した半導体基板３１の裏面３２に導電性ＤＡＦ８でＩＣの電源安定化用のコンデンサとなる薄型コンデンサ３５を固着して利用してもよい。この場合も裏面３２はＧＮＤ電位とする。
尚、本実施例においても、裏面２からＧＮＤ端子１３に流れる電流が小さい場合は、ワイヤボンディング２６や接続導体２９をもうけなくてもよい。
図８は、ＤＣ−ＤＣコンバータの回路構成に、図１の構成部を番号で示した図である。ｐ型半導体基板１は電源ＩＣが形成されており、Ｌは薄型インダクタ１２、Ｃは薄型コンデンサ７である。また電極５とＧＮＤ端子１３はバンプ１９で接続し、電極６と端子１６はバンプ２０で接続し、端子２７と電極１１はワイヤボンディング２１で接続し、電極９はｐ型半導体基板１の裏面２と導電性ＤＡＦ８で接続する。
また、ｐ型半導体基板１をｎ型半導体基板に代えた場合もある。この場合もｎ型半導体基板の裏面をＧＮＤ電位とし、表側の表面をマイナス電位とする。ｎ型半導体基板の表側の表面層にはｐ型ウェル領域が形成される。
また、図８、９は降圧型のコンバータを規定したものであるが、本発明の実施の形態はこれに限るものではなく、昇圧型や極性逆転型のＤＣ−ＤＣコンバータ、シリーズレギュレータ（この場合、インダクタは不要となる）であってもよい。特に極性逆転型のＤＣ−ＤＣの場合は、図５に示すインダクタ１２の端子１３と１６を同じものにすることができる。
この発明の第１実施例の複合半導体装置の要部断面図 この発明の第２実施例の複合半導体装置の要部断面図 ＧＮＤに向かって流れる電流ｉが半導体基板の内部を流れる様子を示す図 この発明の第３実施例の複合半導体装置の要部断面図 薄型インダクタの要部平面図 この発明の第４実施例の複合半導体装置の要部断面図 負荷となるＩＣに電源安定化用の薄型コンデンサを積層した要部断面図 ＤＣ−ＤＣコンバータの回路構成に、図１の構成部を番号で示した図 ＤＣ−ＤＣコンバータの要部回路構成図 ６チャネルを集積する電源ＩＣと６個のインダクタと６個のコンデンサと６個の負荷であるＩＣを搭載したＰＣＢの平面図 複合半導体装置と負荷を搭載したＰＣＢの平面図 従来の複合半導体装置の要部断面図 従来の別の複合半導体装置の要部断面図
符号の説明
１ ｐ型半導体基板
２、３２ 裏面
３、３３ 表側の表面（素子形成領域がある側）
４、３４ 素子形成領域
５、６、９、１１ 電極
７、３５ 薄型コンデンサ
８ 導電性ＤＡＦ
１０ 誘電体
１２ 薄型インダクタ
１２ａ フェライト
１３、１４ ＧＮＤ端子
１５、１８、２９ 接続導体
１６、１７、２７ 端子
１９、２０ バンプ
２１、２６ ワイヤボンディング
２２ 樹脂モールド
２３ 導電性接着剤
２４ 抵抗
２５、２８ 金属膜
３１ 半導体基板

Claims (8)

  1. 薄型コンデンサと、該薄型コンデンサの一方の電極とＧＮＤ電位となる裏面が導電性ＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）を介して固着される半導体基板とを有することを特徴とする複合半導体装置。
  2. 前記半導体基板の素子が形成される表側の表面に形成した電極と一方の端子がバンプで固着される薄型インダクタを有し、該薄型インダクタの他方の端子と、前記薄型コンデンサの他方の電極とをワイヤボンディングで接続したことを特徴とする請求項１に記載の複合半導体装置。
  3. 前記半導体基板の素子が形成される表側の表面に形成した電極と一方の端子がバンプで固着される薄型インダクタを有し、前記半導体基板の裏面に金属膜を形成し、該金属膜と前記インダクタに形成したＧＮＤ端子をワイヤボンディングで接続したことを特徴とする請求項１に記載の複合半導体装置。
  4. 前記半導体基板の素子が形成される表側の表面に形成した電極と一方の端子がバンプで固着される薄型インダクタを有し、前記半導体基板の裏面に金属膜を形成し、該金属膜と前記電極とを前記半導体基板を貫通する接続導体で接続したことを特徴とする請求項１に記載の複合半導体装置。
  5. 前記半導体基板の導電型がｐ型であることを特徴とする請求項１〜４のいずれか一項に記載の複合半導体装置。
  6. 前記導電性ＤＡＦの代わりに導電性接着剤を用いることを特徴とする請求項１に記載の複合半導体装置。
  7. 前記導電性接着剤がＡｇペーストもしくははんだであることを特徴とする請求項６に記載の複合半導体装置。
  8. 前記半導体基板の裏面に金属膜を形成し、該金属膜を介して前記薄型コンデンサの一方の電極と前記半導体基板の裏面が固着されることを特徴とする請求項１、２、３、４、６、７のいすれか一項に記載の複合半導体装置。
JP2007092310A 2007-03-30 2007-03-30 複合半導体装置 Withdrawn JP2008251901A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007092310A JP2008251901A (ja) 2007-03-30 2007-03-30 複合半導体装置
US12/078,323 US7629668B2 (en) 2007-03-30 2008-03-28 Composite semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007092310A JP2008251901A (ja) 2007-03-30 2007-03-30 複合半導体装置

Publications (1)

Publication Number Publication Date
JP2008251901A true JP2008251901A (ja) 2008-10-16

Family

ID=39792782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007092310A Withdrawn JP2008251901A (ja) 2007-03-30 2007-03-30 複合半導体装置

Country Status (2)

Country Link
US (1) US7629668B2 (ja)
JP (1) JP2008251901A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119582A (ja) * 2009-12-07 2011-06-16 Shindengen Electric Mfg Co Ltd 基板の積層固定構造、及び、基板の積層固定方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263177B1 (en) * 2012-03-19 2016-02-16 Volterra Semiconductor LLC Pin inductors and associated systems and methods
US9281739B2 (en) 2012-08-29 2016-03-08 Volterra Semiconductor LLC Bridge magnetic devices and associated systems and methods
US9083332B2 (en) 2012-12-05 2015-07-14 Volterra Semiconductor Corporation Integrated circuits including magnetic devices
US10217810B2 (en) 2015-12-07 2019-02-26 Microchip Technology Incorporated Capacitor formed on heavily doped substrate

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61102770A (ja) * 1984-10-26 1986-05-21 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法
JPH03101158A (ja) * 1989-09-13 1991-04-25 Nkk Corp 複合電子部品
JPH04186667A (ja) * 1990-11-16 1992-07-03 Omron Corp 半導体装置
JPH05206372A (ja) * 1991-11-21 1993-08-13 Nec Corp 半導体装置
JPH0581188B2 (ja) * 1987-08-10 1993-11-11 Nippon Electric Co
JPH0846133A (ja) * 1994-07-29 1996-02-16 Sharp Corp コンデンサ内蔵型半導体装置
JP2000228481A (ja) * 1999-02-08 2000-08-15 Kawasaki Steel Corp 半導体集積回路
JP2002057037A (ja) * 2000-08-09 2002-02-22 Fuji Electric Co Ltd 複合集積回路およびその製造方法
JP2002110891A (ja) * 2000-09-27 2002-04-12 Alps Electric Co Ltd 電子回路ユニット
JP2005032763A (ja) * 2003-07-07 2005-02-03 Seiko Epson Corp 半導体装置
JP2007081146A (ja) * 2005-09-14 2007-03-29 Fuji Electric Device Technology Co Ltd インダクタ付半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3792129B2 (ja) * 2001-03-01 2006-07-05 新光電気工業株式会社 キャパシタ、キャパシタ内蔵回路基板及びそれらの製造方法
JP3649214B2 (ja) 2002-08-01 2005-05-18 富士電機デバイステクノロジー株式会社 超小型電力変換装置およびその製造方法
US6855573B2 (en) * 2002-09-19 2005-02-15 St Assembly Test Services Ltd. Integrated circuit package and manufacturing method therefor with unique interconnector
JP2004128219A (ja) * 2002-10-02 2004-04-22 Shinko Electric Ind Co Ltd 付加機能を有する半導体装置及びその製造方法
JP4937495B2 (ja) * 2003-12-25 2012-05-23 新光電気工業株式会社 キャパシタ装置、電子部品実装構造及びキャパシタ装置の製造方法
JP2006073791A (ja) * 2004-09-02 2006-03-16 Nec Tokin Corp 表面実装薄型コンデンサ

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61102770A (ja) * 1984-10-26 1986-05-21 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法
JPH0581188B2 (ja) * 1987-08-10 1993-11-11 Nippon Electric Co
JPH03101158A (ja) * 1989-09-13 1991-04-25 Nkk Corp 複合電子部品
JPH04186667A (ja) * 1990-11-16 1992-07-03 Omron Corp 半導体装置
JPH05206372A (ja) * 1991-11-21 1993-08-13 Nec Corp 半導体装置
JPH0846133A (ja) * 1994-07-29 1996-02-16 Sharp Corp コンデンサ内蔵型半導体装置
JP2000228481A (ja) * 1999-02-08 2000-08-15 Kawasaki Steel Corp 半導体集積回路
JP2002057037A (ja) * 2000-08-09 2002-02-22 Fuji Electric Co Ltd 複合集積回路およびその製造方法
JP2002110891A (ja) * 2000-09-27 2002-04-12 Alps Electric Co Ltd 電子回路ユニット
JP2005032763A (ja) * 2003-07-07 2005-02-03 Seiko Epson Corp 半導体装置
JP2007081146A (ja) * 2005-09-14 2007-03-29 Fuji Electric Device Technology Co Ltd インダクタ付半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119582A (ja) * 2009-12-07 2011-06-16 Shindengen Electric Mfg Co Ltd 基板の積層固定構造、及び、基板の積層固定方法

Also Published As

Publication number Publication date
US7629668B2 (en) 2009-12-08
US20080237790A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
US10389241B2 (en) Power supply converter and method for manufacturing the same
TWI553826B (zh) Semiconductor device
US8067979B2 (en) Semiconductor device and power supply device using the same
JP2009043820A (ja) 高効率モジュール
JP2014060417A (ja) 半導体装置
JP2011513952A (ja) 一体化薄膜インダクタを含むマイクロモジュール及びその製造方法
US9136207B2 (en) Chip packaging structure of a plurality of assemblies
CN103824853A (zh) 应用于开关型调节器的集成电路组件
US9054088B2 (en) Multi-component chip packaging structure
JP2008251901A (ja) 複合半導体装置
US20200286980A1 (en) Stacked Electronic Structure
US10602614B2 (en) Power supply module and power supply device
JP4344776B2 (ja) 半導体装置
JP2007318954A (ja) 超小型ｄｃ−ｄｃコンバータモジュール
JP2013062540A (ja) 半導体装置
JP2015156423A (ja) 半導体装置
JP2010251582A (ja) Ｄｃ−ｄｃコンバータ
JP2013004912A (ja) 半導体モジュール
JP2008130719A (ja) 半導体装置及びｄｃ−ｄｃコンバータ
JP6365772B2 (ja) パワーモジュール
JP2005229766A (ja) 電源モジュールおよびその製造方法
WO2022091479A1 (ja) 電源回路モジュール
JP4974009B2 (ja) 電子部品
JP2011083137A (ja) Ｄｃ−ｄｃコンバータ及び携帯通信端末
JP2007028838A (ja) 電源回路装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100216

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120413