JPS61102770A - コンデンサ内蔵型半導体装置及びその製造方法 - Google Patents
コンデンサ内蔵型半導体装置及びその製造方法Info
- Publication number
- JPS61102770A JPS61102770A JP59225203A JP22520384A JPS61102770A JP S61102770 A JPS61102770 A JP S61102770A JP 59225203 A JP59225203 A JP 59225203A JP 22520384 A JP22520384 A JP 22520384A JP S61102770 A JPS61102770 A JP S61102770A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- semiconductor chip
- semiconductor
- mounting portion
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコンデンサ内蔵型半導体装置及びその製造方法
に関する。
に関する。
従来、半導体装置を電子装置に実装する場合、半導体チ
ップから発生したノイズによる誤動作を防止するために
、半導体装置の電源リードとアースリードとの間に個別
コンデンサが挿入されていた０ この工９な、半導体装置の外！／Ｃ英装するコンデンサ
Ｉｃは、半導体装置とコンテンサ間のリード線のインダ
クタンスにより効果が十分でないこと、及びコンデンサ
金半導体装誼毎ＶＣ笑装しなくてはならない几めプリン
ト板の実装密度の低下金引起こしてい友こと等の問題点
がめった。そこでこれら問題点全解決するために最近は
コンデンサを半導体装置に内蔵するものが幾つか試みら
れている。
ップから発生したノイズによる誤動作を防止するために
、半導体装置の電源リードとアースリードとの間に個別
コンデンサが挿入されていた０ この工９な、半導体装置の外！／Ｃ英装するコンデンサ
Ｉｃは、半導体装置とコンテンサ間のリード線のインダ
クタンスにより効果が十分でないこと、及びコンデンサ
金半導体装誼毎ＶＣ笑装しなくてはならない几めプリン
ト板の実装密度の低下金引起こしてい友こと等の問題点
がめった。そこでこれら問題点全解決するために最近は
コンデンサを半導体装置に内蔵するものが幾つか試みら
れている。
従来のコンデンサ内蔵型半導体装置の実施方法としては
、特公昭４９−５３９２号、同５６−９９８６４号、同
５６−１２９３４８号及び同５７−１１３２６１号にお
いて、セラミックパッケージ内部筒たはセラミックパッ
ケージのキャビティ内部にコンデンサ搭載部する方法及
びセラミックパッケージのセラミック基板積層間にコン
デンサｔｈさみこんで実施する方法が示されている。
、特公昭４９−５３９２号、同５６−９９８６４号、同
５６−１２９３４８号及び同５７−１１３２６１号にお
いて、セラミックパッケージ内部筒たはセラミックパッ
ケージのキャビティ内部にコンデンサ搭載部する方法及
びセラミックパッケージのセラミック基板積層間にコン
デンサｔｈさみこんで実施する方法が示されている。
これに対し、大量かつ安価に生産されるグラスチックパ
ッケージについてに、前記セラミックパッケージにおけ
るコンデンサ内蔵方法の適用は、製造が困難で量産性に
乏しいこと、またグラスチックパッケージの構造上不可
能であること等から実施され難く、具体的なコンデンサ
内蔵型グラスチックパッケージの例に少ない。
ッケージについてに、前記セラミックパッケージにおけ
るコンデンサ内蔵方法の適用は、製造が困難で量産性に
乏しいこと、またグラスチックパッケージの構造上不可
能であること等から実施され難く、具体的なコンデンサ
内蔵型グラスチックパッケージの例に少ない。
従来のコンデンサ内蔵型グラスチックパッケージの一例
としてに、第９因子面図と第１０囚断面図ＶＣ第１の例
全示す如く、外部導出用リード１ａ及び半導体チップ搭
載部２ａ金備えたリードフレーム３ａについて、多らか
しめ半導体チップ搭載部２ａＴｈ中央で分離し、かつ半
導体チップ搭載部支持リード４ａの所定の位置で段差５
ａｋ設け、さらに第１の電源電極用のリードでるる外部
導出用リード６ａと第２の電源電極用リードでおる外部
導出用リード７ａと紮、半導体チップ搭載部支持リード
４ａｌＣ接続させておき、次にチップ型コンテンサ８ａ
の両ｈａｔ半導体チップ搭載部２ａに導電注播着剤等で
固着し、半導体チップ９ａｉチツプ型コンテンサ８ａの
上に固着し、半導体チップ９ａ１７）電極と外部導出用
リードｌａ、６ａ及び７ａとを−Ａｕ４９からなるボン
ティングワイヤ１０ａにエフワイヤボンディングし、エ
ポキシ慟脂１１８等で封止し、コンデンサの内蔵を実現
する方法かめる。
としてに、第９因子面図と第１０囚断面図ＶＣ第１の例
全示す如く、外部導出用リード１ａ及び半導体チップ搭
載部２ａ金備えたリードフレーム３ａについて、多らか
しめ半導体チップ搭載部２ａＴｈ中央で分離し、かつ半
導体チップ搭載部支持リード４ａの所定の位置で段差５
ａｋ設け、さらに第１の電源電極用のリードでるる外部
導出用リード６ａと第２の電源電極用リードでおる外部
導出用リード７ａと紮、半導体チップ搭載部支持リード
４ａｌＣ接続させておき、次にチップ型コンテンサ８ａ
の両ｈａｔ半導体チップ搭載部２ａに導電注播着剤等で
固着し、半導体チップ９ａｉチツプ型コンテンサ８ａの
上に固着し、半導体チップ９ａ１７）電極と外部導出用
リードｌａ、６ａ及び７ａとを−Ａｕ４９からなるボン
ティングワイヤ１０ａにエフワイヤボンディングし、エ
ポキシ慟脂１１８等で封止し、コンデンサの内蔵を実現
する方法かめる。
この方法によれば、チップ型コンデンサ全半導体チップ
と同隙の方法で容易に製造が可能であるという利点があ
る。しかし、該チップ型コンデンサは、その構造上半導
体チップより大きいものでなくてはならない几め、半導
体チツ１が大きい場合、チップ型コンデンサもそれに伴
なって大きくなり、かつ薄い九め、チップ型コンデンサ
の製造が困難ＶＣなり、従って価格が高くなること及び
チップ型コンデンサの強度が十分でないこと、さらＶｃ
は大きなチップ型コンデンサを内蔵した九めに、チップ
型コンデンサと樹脂との熱膨張差により半導体装誂の耐
熱衝撃性が著しく低下する等価格上及び信頼性上の大き
な問題点があった。
と同隙の方法で容易に製造が可能であるという利点があ
る。しかし、該チップ型コンデンサは、その構造上半導
体チップより大きいものでなくてはならない几め、半導
体チツ１が大きい場合、チップ型コンデンサもそれに伴
なって大きくなり、かつ薄い九め、チップ型コンデンサ
の製造が困難ＶＣなり、従って価格が高くなること及び
チップ型コンデンサの強度が十分でないこと、さらＶｃ
は大きなチップ型コンデンサを内蔵した九めに、チップ
型コンデンサと樹脂との熱膨張差により半導体装誂の耐
熱衝撃性が著しく低下する等価格上及び信頼性上の大き
な問題点があった。
この工５な問題点全除く方法として次の二つの方法が知
られている。まず、第１の方法に、第１１図断面図に第
２の例として示す工９に、半導体チップ基板底面が、半
導体チップの上缶弄面に形成され九半導体素子の第１の
電源電極１３ｂの電位に等しい構造の半導体チップ９ｋ
ｌ、誘電性接着剤１２ｂで半導体チップ搭載部２ｂ上に
固着し、半導体チップ搭載部と、半導体チップ基板底面
と電気的に絶縁され友第２の電源電極１４ｂとをポンデ
ィングワイヤ１０ｂ等で電気的に接続することにより第
１と第２の電源電極間に容量？挿入する方法でろる。
られている。まず、第１の方法に、第１１図断面図に第
２の例として示す工９に、半導体チップ基板底面が、半
導体チップの上缶弄面に形成され九半導体素子の第１の
電源電極１３ｂの電位に等しい構造の半導体チップ９ｋ
ｌ、誘電性接着剤１２ｂで半導体チップ搭載部２ｂ上に
固着し、半導体チップ搭載部と、半導体チップ基板底面
と電気的に絶縁され友第２の電源電極１４ｂとをポンデ
ィングワイヤ１０ｂ等で電気的に接続することにより第
１と第２の電源電極間に容量？挿入する方法でろる。
次に第２の方法は、第１２融断面図に第３の例として示
すＬうに、半導体チップ基板底面が、半導体チップ上秦
弄面に形成された半導体素子の第１の電源電極１３Ｃの
電位に等しい構造の半導体チップ９ｃｉＣおいて、この
半導体チップ基板底面に誘電体層１５Ｃｔ酸化法やスパ
ッタ法により形成した後、さらに金属体層１６Ｃｔ″蒸
着し、半導体チップ９０を導電性＃！に６選濱材１７Ｃ
等で半導体チップ搭載部上に固着し、半導体チップ搭載
部２Ｃと半導体チップ基根底面と電気的に絶縁され７を
第２の電源電極１４Ｃと金ボンティングワイヤＩＯＣ等
で電気的に接続することにエフ、第１と第２の電源電極
間に容＠に挿入する方法でらる。
すＬうに、半導体チップ基板底面が、半導体チップ上秦
弄面に形成された半導体素子の第１の電源電極１３Ｃの
電位に等しい構造の半導体チップ９ｃｉＣおいて、この
半導体チップ基板底面に誘電体層１５Ｃｔ酸化法やスパ
ッタ法により形成した後、さらに金属体層１６Ｃｔ″蒸
着し、半導体チップ９０を導電性＃！に６選濱材１７Ｃ
等で半導体チップ搭載部上に固着し、半導体チップ搭載
部２Ｃと半導体チップ基根底面と電気的に絶縁され７を
第２の電源電極１４Ｃと金ボンティングワイヤＩＯＣ等
で電気的に接続することにエフ、第１と第２の電源電極
間に容＠に挿入する方法でらる。
しかしながら、第１の方法においてに、誘電性接着削屑
１２ｂの厚さを均一にするＯとが困難な１７Ｃが誘電体
層１５Ｃｋこえて半導体チップ底面と接触し短絡すると
いう問題点がろり、両方法とも実現に困・唯であった。
１２ｂの厚さを均一にするＯとが困難な１７Ｃが誘電体
層１５Ｃｋこえて半導体チップ底面と接触し短絡すると
いう問題点がろり、両方法とも実現に困・唯であった。
従って１本発明の目的は、上記問題点を解消し、信頼性
が高く、安価なコンデンサ内蔵型半導体装置及びその製
造方法上提供すること［ｉる。
が高く、安価なコンデンサ内蔵型半導体装置及びその製
造方法上提供すること［ｉる。
本紀１の発明のコンデンサ内蔵型半導体装置に、上面に
半導体素子？形成した半導体チップの底面の電位が前記
半導体素子の第１の電源電位に等しい構造の半導体チッ
プがコンデンサ全弁して半導体チップ搭載部に実装され
たコンデンサ内蔵型半導体装置において、前記半導体チ
ップと前記コンデンサとの間に付加しｆｃ導電体Ｎｔ有
している。
半導体素子？形成した半導体チップの底面の電位が前記
半導体素子の第１の電源電位に等しい構造の半導体チッ
プがコンデンサ全弁して半導体チップ搭載部に実装され
たコンデンサ内蔵型半導体装置において、前記半導体チ
ップと前記コンデンサとの間に付加しｆｃ導電体Ｎｔ有
している。
本紀２の発明のコンデンサ内蔵型半導体装置の製造方法
に、上面に半導体素子上形成した半導体チップ底面の電
位が前記半導体素子の第１の［源電位に等しい構造の半
導体チップ゛と、外部尋出用リードのうち第２の電源用
リードが溝体性部材からなる半導体チップ搭載部と電気
的に接続されかつ該半導体チップ搭載部に誘電体層？介
して♂電体層全被着したリードフレーム１ｆｃはセラミ
ックケース金準備する工程と、前記半導体チップを前記
導電体層上に固着する工程と、該半纏体チップ上面上に
形成され九電極と外部導出用リードと紮ワイヤボンディ
ングする工程と、樹脂封止’ｚ７ｔｉキャップ封止する
工程を有している。
に、上面に半導体素子上形成した半導体チップ底面の電
位が前記半導体素子の第１の［源電位に等しい構造の半
導体チップ゛と、外部尋出用リードのうち第２の電源用
リードが溝体性部材からなる半導体チップ搭載部と電気
的に接続されかつ該半導体チップ搭載部に誘電体層？介
して♂電体層全被着したリードフレーム１ｆｃはセラミ
ックケース金準備する工程と、前記半導体チップを前記
導電体層上に固着する工程と、該半纏体チップ上面上に
形成され九電極と外部導出用リードと紮ワイヤボンディ
ングする工程と、樹脂封止’ｚ７ｔｉキャップ封止する
工程を有している。
本紀３の発明のコンデンサ内蔵型半導体装置の製造方法
は、上面に半導体素子？形成した半導体チップ底面の電
位が前記牛導体累子の第１の電源電位に等しい構造の半
纏体チップと、外ｔｉ’Ｂ導出用リードのうち第２の電
源用リードが４［上部材からなる半導体チップ搭載部と
電気的に接続されｔリードフレームまたはセラミックケ
ースと導電性部材からなるコンデンサ搭載部？！″備え
かつ１償コンデンサ搭載部上に誘電体層を介して４尾体
層を被着したフレームと金孕備−ｒる工程と、該フレー
ムから前記コンデンサ搭載部全分離し該コンデンサ搭載
部を前記リードフレームま几に前記セラミックケースの
前記半導体チップ搭＠部上に固着する工程と、前記半導
体チップを前記４電体層上をて固着する工程と、該半導
体チップ上面に形成された電極と外部専出用リードとを
ワイヤポンチインクする工程と、樹脂封止また１グキヤ
ツプ封止する工程金有している。
は、上面に半導体素子？形成した半導体チップ底面の電
位が前記牛導体累子の第１の電源電位に等しい構造の半
纏体チップと、外ｔｉ’Ｂ導出用リードのうち第２の電
源用リードが４［上部材からなる半導体チップ搭載部と
電気的に接続されｔリードフレームまたはセラミックケ
ースと導電性部材からなるコンデンサ搭載部？！″備え
かつ１償コンデンサ搭載部上に誘電体層を介して４尾体
層を被着したフレームと金孕備−ｒる工程と、該フレー
ムから前記コンデンサ搭載部全分離し該コンデンサ搭載
部を前記リードフレームま几に前記セラミックケースの
前記半導体チップ搭＠部上に固着する工程と、前記半導
体チップを前記４電体層上をて固着する工程と、該半導
体チップ上面に形成された電極と外部専出用リードとを
ワイヤポンチインクする工程と、樹脂封止また１グキヤ
ツプ封止する工程金有している。
１ 〔実施例〕
次に、本発明の実施例について、図面全参照して説明す
る。
る。
第１崗〜第３図は本発明の第１の実施例の説明のための
図で、第１図にその摺成を示す断面図、第２図は製造途
中工程における平面図、第３図に樹脂封止後の第２図Ｂ
−１＝１’線の断面図でろる。
図で、第１図にその摺成を示す断面図、第２図は製造途
中工程における平面図、第３図に樹脂封止後の第２図Ｂ
−１＝１’線の断面図でろる。
第１図〜第３図に示す工’）ｖｃ、通冨金属フレームか
らなる４’ＩＣ部材の半導体チップ搭載部２ｄの上面Ｖ
Ｃは、誘電体層１５ｄｋ介して金属等の導電体層１６ｄ
が設けられている。さらに、この４を体層１６ｄ上にに
、全組ろう材等の専１１℃注接λ↑剤１７ｄＶｃよっで
半導体チップ９ｄが固層されている。この半導体チップ
上缶侮面ＶＣに８１４１の電源電極１３ｄと第２の電源
電極１４ｄが形成されており、第１の電源電極１３ｄに
牛褥体チッ１底面と電気的１ｃ同電位の構造となってい
る。また第２の電源電極１４ｄはボンティングワイヤ１
０ｄ１７ｃ工って半導体チップ搭載部２ｄと電気的に接
続でれている。
らなる４’ＩＣ部材の半導体チップ搭載部２ｄの上面Ｖ
Ｃは、誘電体層１５ｄｋ介して金属等の導電体層１６ｄ
が設けられている。さらに、この４を体層１６ｄ上にに
、全組ろう材等の専１１℃注接λ↑剤１７ｄＶｃよっで
半導体チップ９ｄが固層されている。この半導体チップ
上缶侮面ＶＣに８１４１の電源電極１３ｄと第２の電源
電極１４ｄが形成されており、第１の電源電極１３ｄに
牛褥体チッ１底面と電気的１ｃ同電位の構造となってい
る。また第２の電源電極１４ｄはボンティングワイヤ１
０ｄ１７ｃ工って半導体チップ搭載部２ｄと電気的に接
続でれている。
上記のようＶＣ−＠成され九半導体装直においては、第
１及び第２の電源電極ラインの間にコンデンサを挿入し
たことと等価になり、従ってｔ源うインへのノイズ混入
ＶｃＬる腺動作を防止することができる。
１及び第２の電源電極ラインの間にコンデンサを挿入し
たことと等価になり、従ってｔ源うインへのノイズ混入
ＶｃＬる腺動作を防止することができる。
次に本発明の第１の実施例によるコンデンサ内蔵型半導
体装置の製造方法の一笑施例について説明する。なお本
実施例は本紀２の発明の一笑施例でろる。第２図に示す
ようＶＣ１本の外部導出用リード７ｄｉ半専体チップ搭
載部２ｄま九は半導体チップ搭載部支持リード４ｄｌＣ
接続しｔリードフレーム３ｄｋｆ’Ｐ、＠する。次に前
記半導体チップ搭載部上面に誘電体層１５ｄ’！ｉ−被
着する。被着する誘電体りとしてに、鰐ｔ＄の高い酸化
チタン、散化アルミニウム、チタン酸バリウムろるいに
チツ化ケイ素、チッ化タンタル、チッ化ボロン等の酸化
膜やチッ化膜あるいにその他の元素を含む複合ガラスが
有効である。筐た上記誘電体層の被着は、薄く均一とす
る友めに、ＰＶＤ法やＣＶＤ法等の気相メッキ法、ろる
い１−）Ｒｆスパッタ法、ろるいにタンタルやアルミニ
ウム層？設けた後の陽極酸化法や、反応性ラジカル上杵
り出しての全域絶縁膜化法を用いると有効であり、さら
に誘電体層の厚さは、形成されるコンデンサを大容量と
するｋめに３μｍ以下とすることが適当でろる。なお、
誘電体層の形成を前記の気相メッキ法で実施する次め、
薄く均一に形成でき、厚さの制御も比較的容易である上
、量産性に富む等の利点がるり、従来問題となってい次
コンデンサ製造上の問題点。
体装置の製造方法の一笑施例について説明する。なお本
実施例は本紀２の発明の一笑施例でろる。第２図に示す
ようＶＣ１本の外部導出用リード７ｄｉ半専体チップ搭
載部２ｄま九は半導体チップ搭載部支持リード４ｄｌＣ
接続しｔリードフレーム３ｄｋｆ’Ｐ、＠する。次に前
記半導体チップ搭載部上面に誘電体層１５ｄ’！ｉ−被
着する。被着する誘電体りとしてに、鰐ｔ＄の高い酸化
チタン、散化アルミニウム、チタン酸バリウムろるいに
チツ化ケイ素、チッ化タンタル、チッ化ボロン等の酸化
膜やチッ化膜あるいにその他の元素を含む複合ガラスが
有効である。筐た上記誘電体層の被着は、薄く均一とす
る友めに、ＰＶＤ法やＣＶＤ法等の気相メッキ法、ろる
い１−）Ｒｆスパッタ法、ろるいにタンタルやアルミニ
ウム層？設けた後の陽極酸化法や、反応性ラジカル上杵
り出しての全域絶縁膜化法を用いると有効であり、さら
に誘電体層の厚さは、形成されるコンデンサを大容量と
するｋめに３μｍ以下とすることが適当でろる。なお、
誘電体層の形成を前記の気相メッキ法で実施する次め、
薄く均一に形成でき、厚さの制御も比較的容易である上
、量産性に富む等の利点がるり、従来問題となってい次
コンデンサ製造上の問題点。
半導体装置の耐熱衝撃性の低下、コンデンサ容量の製造
ばらつき等の問題点が解決される。
ばらつき等の問題点が解決される。
次に誘電体層１５ｄの上に誘電体層１５ｄと密着力のら
るチタン、アルミニウム、メンタル、クロム、ニッケル
等の金属層でらる導電体Ｍ１６ｄ全被着する。さらに半
導体チップ９ｄの固着性全向上させるため、ニッケル、
金等の第２の金ＰＡ層を被着しても工い。なお、導電体
層１６ｄの被着は上記気相メッキ法が適当であるが、接
着剤ＶＣよる方法、圧接法等も実施可能である。
るチタン、アルミニウム、メンタル、クロム、ニッケル
等の金属層でらる導電体Ｍ１６ｄ全被着する。さらに半
導体チップ９ｄの固着性全向上させるため、ニッケル、
金等の第２の金ＰＡ層を被着しても工い。なお、導電体
層１６ｄの被着は上記気相メッキ法が適当であるが、接
着剤ＶＣよる方法、圧接法等も実施可能である。
次に、第１図及び第３因に示す工５ＶＣ１纒を体層１６
ｄの上に半導体チップ９ｄｉ金属ろう材等の導電性接着
剤１７ｄｌＣより固清する。ここで半纏体チップ固着の
際、４電性接着剤１７ｄが誘電体層１５ｄ’ｌ−越えて
半導体チップ搭載部２ｄと接触し、コンデンサの両電榎
間を短絡させることがめるため、第２図に示す工うに導
電体層１６ｄの面積は誘電体／ｆｉ１５ｄの面積りり小
さくした方が良く−この実現は、半導体チップ搭載部２
ｄｔ−十分大きくすること及び誘電体１１５ｄの被着を
半導体チップ搭載部支持リード４ｄの一部に広げて実施
することにエフ可能でろる。
ｄの上に半導体チップ９ｄｉ金属ろう材等の導電性接着
剤１７ｄｌＣより固清する。ここで半纏体チップ固着の
際、４電性接着剤１７ｄが誘電体層１５ｄ’ｌ−越えて
半導体チップ搭載部２ｄと接触し、コンデンサの両電榎
間を短絡させることがめるため、第２図に示す工うに導
電体層１６ｄの面積は誘電体／ｆｉ１５ｄの面積りり小
さくした方が良く−この実現は、半導体チップ搭載部２
ｄｔ−十分大きくすること及び誘電体１１５ｄの被着を
半導体チップ搭載部支持リード４ｄの一部に広げて実施
することにエフ可能でろる。
また、半導体チップ底面の接着剤として導電性ペースト
を使帛することに工９、Ｓｔ体ｎ１６ｄの省略が可能で
ろる。さらに、導電体層１６ｄ上に半導体チップ固着性
を向上させる定めの前記第２の金属層を蒸着する際、外
部導出用リードのりちワイヤボンディングされる内部リ
ードについても同時に蒸着すれは、通常電解メッキで形
成する内部リードの金属層を省略することができる。
を使帛することに工９、Ｓｔ体ｎ１６ｄの省略が可能で
ろる。さらに、導電体層１６ｄ上に半導体チップ固着性
を向上させる定めの前記第２の金属層を蒸着する際、外
部導出用リードのりちワイヤボンディングされる内部リ
ードについても同時に蒸着すれは、通常電解メッキで形
成する内部リードの金属層を省略することができる。
次に、半導体チノ７９ｄの１極と外部導出用リード１ｄ
の内部リードとをボンティングワイヤ１０ｄＫよシワイ
ヤボンディングする。この際、半導体チップ９ｄの上−
ｔ４面に形成された電源電極の９ち、半導体チップ底面
と電気的に絶縁され７を第２の電源電極１４ｄと、半導
体チップ搭載部２ｄと電気的に接続された外部導出用リ
ード７ｄとをワイヤボンデインクに工ｐ接続させること
が必要条件となる。
の内部リードとをボンティングワイヤ１０ｄＫよシワイ
ヤボンディングする。この際、半導体チップ９ｄの上−
ｔ４面に形成された電源電極の９ち、半導体チップ底面
と電気的に絶縁され７を第２の電源電極１４ｄと、半導
体チップ搭載部２ｄと電気的に接続された外部導出用リ
ード７ｄとをワイヤボンデインクに工ｐ接続させること
が必要条件となる。
しかるのち、封入樹脂例えばエポキシ樹脂ｌｉｄ等で封
止すれば本実施例のコンデンサ内蔵型半尋体襞誼が完成
する。
止すれば本実施例のコンデンサ内蔵型半尋体襞誼が完成
する。
第１０〜第７図ｔＪ本発明の第２の実施例の説明のため
の図で、製造途中工程を示し、第１図、纂５図は平面１
伽、第６図、累７図に断面図でるる。
の図で、製造途中工程を示し、第１図、纂５図は平面１
伽、第６図、累７図に断面図でるる。
第１０〜第７図（（示すように、通常金属フレームから
なる導電性部材の半纏体チップ搭＠！都２ｄ上ＶＣは金
属ろう材、半田等の導電性ｍ着剤１７ｄ′によって導電
性部材のコンデンサ搭載部１８ｄが固着されている。こ
のコンデンサ搭載部１８上には、第１の実施例と同様に
８電体に４１５ ｄ ｊａ：介して導を体５１６ｄが設
けられている。さらに該導電体Ｊｉ）１６ｄ上Ｖｃは金
属ろう材停の４電性接層剤１７ｄに工つて午２！）体チ
２グ９ｄが同着芒れている。牛尋体チップ上士兵面には
第１ （７）篭諒を極１３ｄと第２の電源電極１４ｄが
形成されており、第１の電源電極１３ｄは半纏体チップ
底面と電気的に同電位の構造となっている。また第２の
電源電極１４ｄｆｌボンテイングワイヤ１０ｄＶｃよっ
て半導体チップ搭載部２ｄｉ介してコンデンサ搭載部１
８ｄと電気的に接続されている。
なる導電性部材の半纏体チップ搭＠！都２ｄ上ＶＣは金
属ろう材、半田等の導電性ｍ着剤１７ｄ′によって導電
性部材のコンデンサ搭載部１８ｄが固着されている。こ
のコンデンサ搭載部１８上には、第１の実施例と同様に
８電体に４１５ ｄ ｊａ：介して導を体５１６ｄが設
けられている。さらに該導電体Ｊｉ）１６ｄ上Ｖｃは金
属ろう材停の４電性接層剤１７ｄに工つて午２！）体チ
２グ９ｄが同着芒れている。牛尋体チップ上士兵面には
第１ （７）篭諒を極１３ｄと第２の電源電極１４ｄが
形成されており、第１の電源電極１３ｄは半纏体チップ
底面と電気的に同電位の構造となっている。また第２の
電源電極１４ｄｆｌボンテイングワイヤ１０ｄＶｃよっ
て半導体チップ搭載部２ｄｉ介してコンデンサ搭載部１
８ｄと電気的に接続されている。
その結果、第１の実施例と異なり、コンデンサは別に設
は九コンデンサ搭載部１８ｄ上に形成されるが、第１の
実施例と同様第１と第２の電源電極ラインの間にコンデ
ンサが挿入され九〇とになり、第１の実施例と同様な効
果が得られる。
は九コンデンサ搭載部１８ｄ上に形成されるが、第１の
実施例と同様第１と第２の電源電極ラインの間にコンデ
ンサが挿入され九〇とになり、第１の実施例と同様な効
果が得られる。
次に、第２の実施例の製造方法につき説明する。
なお本実施例に本紀３の発明の一実施例でめる。
本紀２の実施例の製造方法に大部分集１の実施例に準す
るが、第１図に示すＬりな導電性部材からなる半導体ナ
ノ１搭載部？兼ねたコンデンサ搭載部１８ｄｋ備え皮フ
レーム１９ｄ′（ｉ−準備し、このコンデンサ搭載部１
８ｄ上に誘電体層１５ｄｊ−介して導電体層１６ｄ’（
ｉＨ被査する。
るが、第１図に示すＬりな導電性部材からなる半導体ナ
ノ１搭載部？兼ねたコンデンサ搭載部１８ｄｋ備え皮フ
レーム１９ｄ′（ｉ−準備し、このコンデンサ搭載部１
８ｄ上に誘電体層１５ｄｊ−介して導電体層１６ｄ’（
ｉＨ被査する。
次に１本の外部辱出用す−ドｒ半得体チップ搭載部２ｄ
ｔ友り半導体チップ搭載部支持リード４ｄＶｃ接続し次
リードフレーム３ｄｋ準１１１１する。
ｔ友り半導体チップ搭載部支持リード４ｄＶｃ接続し次
リードフレーム３ｄｋ準１１１１する。
次に、リードフレーム３ｄの半導体チップ搭戦部２ｄ上
に、前記の誘電体＃１５ｄと導電体ｍ１６ｄが形成され
九コンデンサ搭載部１８ｄ’ｔ−、フレーム１９ｄから
分離し、金属ろり材、半田等の導電性接着剤１７ｄ′に
よって固着する。ここで固着性向上の比め、コンデンサ
搭載部下面にスズ、半田、金等の金属層全形成しておい
九万が良い。
に、前記の誘電体＃１５ｄと導電体ｍ１６ｄが形成され
九コンデンサ搭載部１８ｄ’ｔ−、フレーム１９ｄから
分離し、金属ろり材、半田等の導電性接着剤１７ｄ′に
よって固着する。ここで固着性向上の比め、コンデンサ
搭載部下面にスズ、半田、金等の金属層全形成しておい
九万が良い。
次に、前記コンデンサ搭載部上層の導電体Ｒ１６ｄ上に
半導体チップ９ｄｔ−金属ろう材等の導電性接着剤１７
ｄＶｃ工９固着する。
半導体チップ９ｄｔ−金属ろう材等の導電性接着剤１７
ｄＶｃ工９固着する。
ついで、半導体チップ９ｄの電極と外部辱出用リードの
内部リードと七ボンディングワイヤ１０ｄに工クワイヤ
ボンディングする。この際、半導体チップ９ｄの上÷畳
面に形ｆｆされた電源電極のうち、半導体チップ底面と
電気的に絶縁された第２の電源電極１４ｄと半導体チッ
プ搭載部２ｄと電気的ＶＣ接続された第２の電源用リー
ドでるる外部導出用リード７ｄと七ボンティングワイヤ
１０ｄ１７ｃエリ接続させることが必要条件となる。
内部リードと七ボンディングワイヤ１０ｄに工クワイヤ
ボンディングする。この際、半導体チップ９ｄの上÷畳
面に形ｆｆされた電源電極のうち、半導体チップ底面と
電気的に絶縁された第２の電源電極１４ｄと半導体チッ
プ搭載部２ｄと電気的ＶＣ接続された第２の電源用リー
ドでるる外部導出用リード７ｄと七ボンティングワイヤ
１０ｄ１７ｃエリ接続させることが必要条件となる。
しかるのち、封入樹脂例えばエポキシ樹脂等で封止すれ
ば、本箱２の実施例は完成する。
ば、本箱２の実施例は完成する。
ここで、本実施例においてコンデンサ搭載部１８ｄ ２
ＩＪ−ドフレーム３ｄの半導体チップ搭載部２ｄ上に
固着したが、第７図に示したように、半導体チップ搭載
部２ｄｔ−６らかしめ除去し皮リードフレームを準備し
、コンデンサ搭載部１８ｄｋ半導体チップ搭載部支持リ
ード４ｄと手出等の４を性接着剤や溶接法により固着す
ることも可能でろる０ ｔ７ｔ、本実施例において、コンデンサ搭載部１８ｄｉ
フレーム１９ｄに形成し７ｔが、個片での製造も可能で
ろる。
ＩＪ−ドフレーム３ｄの半導体チップ搭載部２ｄ上に
固着したが、第７図に示したように、半導体チップ搭載
部２ｄｔ−６らかしめ除去し皮リードフレームを準備し
、コンデンサ搭載部１８ｄｋ半導体チップ搭載部支持リ
ード４ｄと手出等の４を性接着剤や溶接法により固着す
ることも可能でろる０ ｔ７ｔ、本実施例において、コンデンサ搭載部１８ｄｉ
フレーム１９ｄに形成し７ｔが、個片での製造も可能で
ろる。
なお、本箱２の実施例によれは、前記誘電体層及び導電
体層の形成を前記気相メッキ法で芙施丁１
る場合、第１の実施例と比較して同−面積内に形成でき
る数が多く、効率が良いという利点や、コンデンサ搭載
部の材料選択の自由度が向上するという利点がある。そ
の他第１の実施例で述べた効果はほぼ本実施例でも得ら
れることは説明する１でもない。
体層の形成を前記気相メッキ法で芙施丁１
る場合、第１の実施例と比較して同−面積内に形成でき
る数が多く、効率が良いという利点や、コンデンサ搭載
部の材料選択の自由度が向上するという利点がある。そ
の他第１の実施例で述べた効果はほぼ本実施例でも得ら
れることは説明する１でもない。
第８図は本発明の第３の実施例の製造途中工程における
断面□□□でめる。
断面□□□でめる。
第３の実施例は、本発明のセラミックパッケージへの適
用例である。第８−に示す工うに、セラミックケース２
２ｅの半導体チップ搭載部上のメタライズ層２０ｅ上Ｖ
Ｃは、金属ろう材等の導電性接着剤１７ｅ′によって導
電性部材からなるコンデンサ搭載部１８ｅが固着されて
いる。コンデンサ搭載部１８ｅ上には誘電体層１５ｅ？
介して導電体層１６ｅが形成されている。さらに導電体
層１６ｅの上ＶＣは金属ろう材等の導電性接着剤１７ｅ
ｌＣよって半導体チップ９ｅが固着されている。半導体
チップ９ｅ上士表面Ｉｌｃに第１の電源ｆｔ極１３ｅと
第２の電源電極１４ｅが形成されており、第１の電源電
極１３ ｅＨ半導体チップ底面と電気的に同電位の構造
となっている。ま７を第２の電源電極１４ｅは、半導体
チップ搭載部上のメタライズ層２０ｅとスルホール２１
１１介して接続され７を第２の電源用リードとなる外部
導出リード７ｅとボンティングワイヤ１ＱｅＶｃよって
電気的に接続されている。
用例である。第８−に示す工うに、セラミックケース２
２ｅの半導体チップ搭載部上のメタライズ層２０ｅ上Ｖ
Ｃは、金属ろう材等の導電性接着剤１７ｅ′によって導
電性部材からなるコンデンサ搭載部１８ｅが固着されて
いる。コンデンサ搭載部１８ｅ上には誘電体層１５ｅ？
介して導電体層１６ｅが形成されている。さらに導電体
層１６ｅの上ＶＣは金属ろう材等の導電性接着剤１７ｅ
ｌＣよって半導体チップ９ｅが固着されている。半導体
チップ９ｅ上士表面Ｉｌｃに第１の電源ｆｔ極１３ｅと
第２の電源電極１４ｅが形成されており、第１の電源電
極１３ ｅＨ半導体チップ底面と電気的に同電位の構造
となっている。ま７を第２の電源電極１４ｅは、半導体
チップ搭載部上のメタライズ層２０ｅとスルホール２１
１１介して接続され７を第２の電源用リードとなる外部
導出リード７ｅとボンティングワイヤ１ＱｅＶｃよって
電気的に接続されている。
以上の様に構成されたセラミックパッケージにおいても
、第１と第２の電源電極ライン間にコンデンサが挿入さ
れ九ことになり本発明の効果が得られる。
、第１と第２の電源電極ライン間にコンデンサが挿入さ
れ九ことになり本発明の効果が得られる。
次に、第３の実施例の製造方法につき説明する。
なお本実施例に本箱３の発明の他の実施例である。
本箱３の実施例の製造方法は大部分筆２の実施例に準じ
て実施することができる。すなわち、第２の実施例にお
けるリードフレームの代わジに半導体チップ搭載部上に
メタライズ／ｅ２０ｅｔ−設け、かつこのメタライズＰ
Ｉ２０ｅと第２の電源用リードとなる外部導出リード７
ｅと七スルホール２１ｅを介して接続したセラミックケ
ース２２ｅｔ−準備し、以下第２の実施例と同様に、誘
電体／１１５ｅ金介して導電体層１６ｅｔ−形成したコ
ンデンサ搭載部１８ｅ’にメタライズ層２０ｅ上に固着
し、コンデンサ搭載部上面の感電体層１６ｅ上に半導体
チップ９ｅ’２固着し、半導体チップ上−１４面ｌの第
１．第２の電源電極１３ｅ、１４６と外部導出用リード
７ｅの内部リードと金ポンディ／グワイヤ１０ｅｔ用い
てワイヤボンディングする。この際、半導体チップ上無
寺面に形成されに第１．第２の電源型ｆＳ１３ｅ、１４
ｅＩ７）りち、半導体チップ底面と電気的に絶縁された
第２の電源電極１４ｅと第２の電源用リードとなる外部
導出用リード７ｅとをワイヤボンディングにより接続さ
せるＣとが必要条件となる。
て実施することができる。すなわち、第２の実施例にお
けるリードフレームの代わジに半導体チップ搭載部上に
メタライズ／ｅ２０ｅｔ−設け、かつこのメタライズＰ
Ｉ２０ｅと第２の電源用リードとなる外部導出リード７
ｅと七スルホール２１ｅを介して接続したセラミックケ
ース２２ｅｔ−準備し、以下第２の実施例と同様に、誘
電体／１１５ｅ金介して導電体層１６ｅｔ−形成したコ
ンデンサ搭載部１８ｅ’にメタライズ層２０ｅ上に固着
し、コンデンサ搭載部上面の感電体層１６ｅ上に半導体
チップ９ｅ’２固着し、半導体チップ上−１４面ｌの第
１．第２の電源電極１３ｅ、１４６と外部導出用リード
７ｅの内部リードと金ポンディ／グワイヤ１０ｅｔ用い
てワイヤボンディングする。この際、半導体チップ上無
寺面に形成されに第１．第２の電源型ｆＳ１３ｅ、１４
ｅＩ７）りち、半導体チップ底面と電気的に絶縁された
第２の電源電極１４ｅと第２の電源用リードとなる外部
導出用リード７ｅとをワイヤボンディングにより接続さ
せるＣとが必要条件となる。
しかるのち、セラミツクケース２２ｅ上面にキャップを
封止丁れば本箱３の実施例は完成する。
封止丁れば本箱３の実施例は完成する。
なお２本第３の実施例は、前記第２の実施例に準じてセ
ラミックケースに適用したが、前記第１の実施例１’］
］￥！じてガラス封止ケース等で実施することも可能で
あり、また第１．第２の実施例で述べた効果に、はぼ本
実施例でも得られることは説明する１でもない。
ラミックケースに適用したが、前記第１の実施例１’］
］￥！じてガラス封止ケース等で実施することも可能で
あり、また第１．第２の実施例で述べた効果に、はぼ本
実施例でも得られることは説明する１でもない。
さらに、上記第１〜第３の実施例においてはコンデンサ
全挿入する電極を電源用電極としたが、その他アース電
極、７！気信号入出力電極等Ｖこも適用できる。
全挿入する電極を電源用電極としたが、その他アース電
極、７！気信号入出力電極等Ｖこも適用できる。
〔発明の効果」
以上説明した様＆Ｃ本発明によれは、上記の手段を有し
ているので、コンデンサを内蔵することにより電源とア
ース間等のノイズ防止効果があげられる。またコンテン
サ全半導体装置の外に実装する必要がないので実装密Ｉ
Ｚｋ向上させることができると共にコンデンサのリード
線によるインダクタンスの悪影響を防ぐことができる。
ているので、コンデンサを内蔵することにより電源とア
ース間等のノイズ防止効果があげられる。またコンテン
サ全半導体装置の外に実装する必要がないので実装密Ｉ
Ｚｋ向上させることができると共にコンデンサのリード
線によるインダクタンスの悪影響を防ぐことができる。
また従来のコンデンサ搭載部のグラスチックパッケージ
で生じて５たコンデンサや半導体装置の耐熱衝撃性等の
信頼性の低下の問題や牛４体装置の製造上の制限等の問
題点全解消できるので、安価で信頼性の優れ几コンテン
サ内蔵型半導体装置が得られる。
で生じて５たコンデンサや半導体装置の耐熱衝撃性等の
信頼性の低下の問題や牛４体装置の製造上の制限等の問
題点全解消できるので、安価で信頼性の優れ几コンテン
サ内蔵型半導体装置が得られる。
第１図〜第８囚は本発明の第１〜第３の実施例の説明図
で、第１図は本発明の第１の実施例の構成を示す断面歯
、第２図、第３図に本発明の第１の実施例の製造途中工
程の説明南で第２図は平面図、第３図は断面内でおり、
第１図〜第７因は本発明の第２の実施例のＭ造途中工程
の説明図で第１図、第５図は平面口、第６図２Ｍ７図に
断面［有］であり、第８図は本発明の第３の実施例の製
造途中工程の断面図であり、第９図〜第１２図は従来の
コンデンサ内蔵型半導体装置の説明図で、第９図は第１
の例の製造途中工程の平面図、第１０図に樹脂封止後の
第９図Ａ−Ｎの断面図、第１１図。 第１２−はそれぞれ第２．第３の例の構成を示す断面図
でろる。 ｌａ、ｌｄ、ｌｅ・・−外部導出用リード、２ａ。 ２ｂ 、２Ｃ，２ｄ−半導体チッ１ｆｆ戦部、３ａ。 ３ｄ・・・リードフレーム、４ａ、４ｄ・・・牛ｎ体ｆ
ッグ搭載部支持リード、５ａ、５ｄ・・・段差、６ａ。 ６ａ、６ｅ・・・外部導出用リード（第１の電源用リー
ド）、７ａ、７ｄ、７ｅ・・・外部導出用リード（１０
ａ、１０ｂ、ＩＯＣ，１０ｄ、１０ｅ−・・ボンディン
グワイヤ、ｌｌａ、ｌｉｄ・・・エポキシ樹脂、１２ｂ
・・・導電性接着剤、１３ｂ、１３ｃ、１３ｄ。 １３ ｅ −−−７ｌＥ １の電源電極、１４ ｂ 、
１４ ｃ 、 １４ｄ 。 １４ ｅ ・・・第２の電源電極、１５ Ｃ、１５ｄ
、 １５ｅ・・・誘電体層、１６ｃ、１６ｄ、１６ｅ・
・・導電体層、１７ Ｃ、１７ｄ 、 １７ｄ’ 、
１７ ｅ 、 １７ｅ’ ・・・導電性接着剤、１８ｄ
、１８ｅ・・・コンデンサ搭載部、１９ｄ・・・フレー
ム、２０ｅ・・・メタライズ層、２１ｅ・・・スルホー
ル、２２ｅ・・・セラミックケース。
で、第１図は本発明の第１の実施例の構成を示す断面歯
、第２図、第３図に本発明の第１の実施例の製造途中工
程の説明南で第２図は平面図、第３図は断面内でおり、
第１図〜第７因は本発明の第２の実施例のＭ造途中工程
の説明図で第１図、第５図は平面口、第６図２Ｍ７図に
断面［有］であり、第８図は本発明の第３の実施例の製
造途中工程の断面図であり、第９図〜第１２図は従来の
コンデンサ内蔵型半導体装置の説明図で、第９図は第１
の例の製造途中工程の平面図、第１０図に樹脂封止後の
第９図Ａ−Ｎの断面図、第１１図。 第１２−はそれぞれ第２．第３の例の構成を示す断面図
でろる。 ｌａ、ｌｄ、ｌｅ・・−外部導出用リード、２ａ。 ２ｂ 、２Ｃ，２ｄ−半導体チッ１ｆｆ戦部、３ａ。 ３ｄ・・・リードフレーム、４ａ、４ｄ・・・牛ｎ体ｆ
ッグ搭載部支持リード、５ａ、５ｄ・・・段差、６ａ。 ６ａ、６ｅ・・・外部導出用リード（第１の電源用リー
ド）、７ａ、７ｄ、７ｅ・・・外部導出用リード（１０
ａ、１０ｂ、ＩＯＣ，１０ｄ、１０ｅ−・・ボンディン
グワイヤ、ｌｌａ、ｌｉｄ・・・エポキシ樹脂、１２ｂ
・・・導電性接着剤、１３ｂ、１３ｃ、１３ｄ。 １３ ｅ −−−７ｌＥ １の電源電極、１４ ｂ 、
１４ ｃ 、 １４ｄ 。 １４ ｅ ・・・第２の電源電極、１５ Ｃ、１５ｄ
、 １５ｅ・・・誘電体層、１６ｃ、１６ｄ、１６ｅ・
・・導電体層、１７ Ｃ、１７ｄ 、 １７ｄ’ 、
１７ ｅ 、 １７ｅ’ ・・・導電性接着剤、１８ｄ
、１８ｅ・・・コンデンサ搭載部、１９ｄ・・・フレー
ム、２０ｅ・・・メタライズ層、２１ｅ・・・スルホー
ル、２２ｅ・・・セラミックケース。
Claims (10)
- （１）上面に半導体素子を形成した半導体チップの底面
の電位が前記半導体素子の第１の電源電位に等しい構造
の半導体チップがコンデンサを介して半導体チップ搭載
部に実装されたコンデンサ内蔵型半導体装置において、
前記半導体チップと前記コンデンサとの間に導電体層を
付加したことを特徴とするコンデンサ内蔵型半導体装置
。 - （２）導電体層及びコンデンサを構成する誘電体層のう
ち、少なくとも前記誘電体層がＰＶＤ法またはＣＶＤ法
または陽極酸化法または反応性金属絶縁化法により形成
されたものからなる特許請求の範囲第１項記載のコンデ
ンサ内蔵型半導体装置。 - （３）導電体層の面積が、コンデンサを構成する誘電体
層の面積より小さいことからなる特許請求の範囲第（１
）項記載のコンデンサ内蔵型半導体装置。 - （４）導電体層が第１の導電体層と該第１の導電体層の
上面に形成された半導体チップの固着性を向上させるた
めの金属層とからなる特許請求の範囲第（１）項記載の
コンデンサ内蔵型半導体装置。 - （５）上面に半導体素子を形成した半導体チップ底面の
電位が前記半導体素子の第１の電源電位に等しい構造の
半導体チップと、外部導出用リードのうち第２の電源用
リードが導電性部材からなる半導体チップ搭載部と電気
的に接続されかつ該半導体チップ搭載部に誘電体層を介
して導電体層を被着したリードフレームまたはセラミッ
クケースを準備する工程と、前記半導体チップを前記導
電体層上に固着する工程と、該半導体チップ上面上に形
成された電極と外部導出用リードとをワイヤボンディン
グする工程と、樹脂封止またはキャップ封止する工程と
を含むことを特徴とするコンデンサ内蔵型半導体装置の
製造方法。 - （６）上面に半導体素子を形成した半導体チップ底面の
電位が前記半導体素子の第１の電源電位に等しい構造の
半導体チップと、外部導出用リードのうち第２の電源用
リードが導電性部材からなる半導体チップ搭載部と電気
的に接続されたリードフレームまたはセラミックケース
と導電性部材からなるコンデンサ搭載部を備えかつ該コ
ンデンサ搭載部上に誘電体層を介して導電体層を被着し
たフレームとを準備する工程と、該フレームから前記コ
ンデンサ搭載部を分離し該コンデンサ搭載部を前記リー
ドフレームまたは前記セラミックケースの前記半導体チ
ップ搭載部上に固着する工程と、前記半導体チップ前記
導電体層上に固着する工程と、該半導体チップ上面に形
成された電極と外部導出用リードとをワイヤボンディン
グする工程と、樹脂封止またはキャップ封止する工程と
を含むことを特徴とするコンデンサ内蔵型半導体装置の
製造方法。 - （７）半導体チップ搭載部を除去したリードフレームを
準備し、該リードフレームの半導体チップ搭載部支持リ
ードコンデンサ搭載部を固着することからなる特許請求
の範囲第（６）項記載のコンデンサ内蔵型半導体装置の
製造方法。 - （８）半導体チップを誘電体層上に導電性接着剤を介し
て固着することからなる特許請求の範囲第（５）項ある
いは第（６）項記載のコンデンサ内蔵型半導体装置の製
造方法。 - （９）コンデンサ搭載部の半導体チップ搭載部との固着
部分に固着性向上のための金属層を設けることからなる
特許請求の範囲第（６）項記載のコンデンサ内蔵型半導
体装置の製造方法。 - （１０）特許請求の範囲第（４）項記載の金属層を形成
する際、外部導出用リードのうちワイヤボンディングさ
れる部分についても同時に該金属層を形成することから
なる特許請求の範囲第（５）項あるいは第（６）項記載
のコンデンサ内蔵型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59225203A JPS61102770A (ja) | 1984-10-26 | 1984-10-26 | コンデンサ内蔵型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59225203A JPS61102770A (ja) | 1984-10-26 | 1984-10-26 | コンデンサ内蔵型半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61102770A true JPS61102770A (ja) | 1986-05-21 |
Family
ID=16825591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59225203A Pending JPS61102770A (ja) | 1984-10-26 | 1984-10-26 | コンデンサ内蔵型半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61102770A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6386554A (ja) * | 1986-09-30 | 1988-04-16 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | 電子的パッケ−ジ |
| JPH02296360A (ja) * | 1989-05-10 | 1990-12-06 | Ricoh Co Ltd | 裏面にコンデンサをもつ半導体装置 |
| JP2008251901A (ja) * | 2007-03-30 | 2008-10-16 | Fuji Electric Device Technology Co Ltd | 複合半導体装置 |
| WO2015182114A1 (ja) * | 2014-05-30 | 2015-12-03 | パナソニックＩｐマネジメント株式会社 | 半導体装置、内蔵用キャパシタユニット、半導体実装体と、内蔵用キャパシタユニットの製造方法 |
| WO2016031206A1 (ja) * | 2014-08-29 | 2016-03-03 | パナソニックＩｐマネジメント株式会社 | 半導体装置、実装体、車両 |
-
1984
- 1984-10-26 JP JP59225203A patent/JPS61102770A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6386554A (ja) * | 1986-09-30 | 1988-04-16 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | 電子的パッケ−ジ |
| JPH0519983B2 (ja) * | 1986-09-30 | 1993-03-18 | Intaanashonaru Bijinesu Mashiinzu Corp | |
| JPH02296360A (ja) * | 1989-05-10 | 1990-12-06 | Ricoh Co Ltd | 裏面にコンデンサをもつ半導体装置 |
| JP2008251901A (ja) * | 2007-03-30 | 2008-10-16 | Fuji Electric Device Technology Co Ltd | 複合半導体装置 |
| WO2015182114A1 (ja) * | 2014-05-30 | 2015-12-03 | パナソニックＩｐマネジメント株式会社 | 半導体装置、内蔵用キャパシタユニット、半導体実装体と、内蔵用キャパシタユニットの製造方法 |
| JPWO2015182114A1 (ja) * | 2014-05-30 | 2017-04-20 | パナソニックＩｐマネジメント株式会社 | 半導体装置、内蔵用キャパシタユニット、半導体実装体と、内蔵用キャパシタユニットの製造方法 |
| US9905501B2 (en) | 2014-05-30 | 2018-02-27 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device, embedded capacitor unit, semiconductor package, and method of manufacturing embedded capacitor unit |
| WO2016031206A1 (ja) * | 2014-08-29 | 2016-03-03 | パナソニックＩｐマネジメント株式会社 | 半導体装置、実装体、車両 |
| JPWO2016031206A1 (ja) * | 2014-08-29 | 2017-06-15 | パナソニックＩｐマネジメント株式会社 | 半導体装置、実装体、車両 |
| US10186479B2 (en) | 2014-08-29 | 2019-01-22 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device, package, and vehicle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61108160A (ja) | コンデンサ内蔵型半導体装置及びその製造方法 | |
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| JP2001196488A (ja) | 電子部品装置及びその製造方法 | |
| US20050093121A1 (en) | Chip package and substrate | |
| JPS61102770A (ja) | コンデンサ内蔵型半導体装置及びその製造方法 | |
| JPS6227544B2 (ja) | ||
| JP2001274201A (ja) | 電子デバイス及びその製造方法 | |
| JPS61134060A (ja) | コンデンサ内蔵型半導体装置及びその製造方法 | |
| JPS60160624A (ja) | 半導体チツプの絶縁分離方法 | |
| JPH0321048A (ja) | 半導体素子収納用パッケージ | |
| JP3051225B2 (ja) | 集積回路用パッケージ | |
| JP2784248B2 (ja) | 半導体装置の製造方法 | |
| JPH05509267A (ja) | 携帯可能なデータ媒体装置の製造方法 | |
| JP3318565B2 (ja) | 半導体パッケージ容器 | |
| JPS58164246A (ja) | 半導体装置 | |
| JPH06310649A (ja) | リードフレーム及びこれを用いた半導体装置並びにリードフレームの製造方法 | |
| JP2801449B2 (ja) | 半導体素子収納用パッケージ | |
| JPH06821Y2 (ja) | 半導体装置の実装構造 | |
| JPS6167231A (ja) | 半導体装置 | |
| JPS61150371A (ja) | コンデンサ内蔵型半導体装置及びその製造方法 | |
| JPS5811113B2 (ja) | 電子回路装置 | |
| JP2792636B2 (ja) | 半導体素子収納用パッケージ | |
| JPS6056307B2 (ja) | 半導体装置 | |
| JPH01164052A (ja) | マイクロ波パツケージ | |
| JPH07106489A (ja) | 半導体装置およびその製造方法 |