WO2015182114A1 - 半導体装置、内蔵用キャパシタユニット、半導体実装体と、内蔵用キャパシタユニットの製造方法 - Google Patents

半導体装置、内蔵用キャパシタユニット、半導体実装体と、内蔵用キャパシタユニットの製造方法 Download PDF

Info

Publication number
WO2015182114A1
WO2015182114A1 PCT/JP2015/002639 JP2015002639W WO2015182114A1 WO 2015182114 A1 WO2015182114 A1 WO 2015182114A1 JP 2015002639 W JP2015002639 W JP 2015002639W WO 2015182114 A1 WO2015182114 A1 WO 2015182114A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
wire
semiconductor chip
dielectric
capacitor
Prior art date
Application number
PCT/JP2015/002639
Other languages
English (en)
French (fr)
Inventor
菅谷 康博
勝村 英則
真也 徳永
Original Assignee
パナソニックIpマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックIpマネジメント株式会社 filed Critical パナソニックIpマネジメント株式会社
Priority to JP2016523143A priority Critical patent/JPWO2015182114A1/ja
Publication of WO2015182114A1 publication Critical patent/WO2015182114A1/ja
Priority to US15/358,257 priority patent/US9905501B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49589Capacitor integral with or on the leadframe
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/40Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49568Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/4952Additional leads the additional leads being a bump or a wire
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Definitions

  • the present invention relates to a semiconductor device, a capacitor unit for a semiconductor device, a semiconductor mounted product, and a built-in capacitor unit used in a high-speed communication field such as an in-vehicle communication field and a portable terminal, for example, an HDMI (registered trademark) device. It is related with the manufacturing method. More specifically, the present invention relates to improvement of characteristics of a semiconductor device for high-speed image communication processing used for high-definition (2K), high-resolution displays such as 4K and 8K.
  • High-definition and further high-speed signal processing such as 4K and 8K are required for portable terminals, game machines, flat-screen TVs, etc., and in the near future, such 2K4K high-speed communication will be required for in-vehicle displays. It is believed that In performing such high-speed signal processing, it is necessary to perform a large amount of image transmission at the Gbps level, and it is important to satisfy the jitter condition defined in the standard.
  • Multilayer ceramic capacitors have the advantage of being inexpensive and capable of obtaining a large capacity.
  • the electrode area of the multilayer ceramic capacitor is small, and it is necessary to mount the multilayer ceramic capacitor for each terminal. limited.
  • a multilayer ceramic capacitor is mounted by soldering, it becomes necessary to pay attention to countermeasures against solder remelting in the subsequent solder reflow process.
  • Patent Document 2 proposes that a capacitor made of an insulating film and a metal foil be built in a package as a bypass capacitor on the bottom surface of a semiconductor chip. This will be described in more detail with reference to FIG.
  • FIG. 20 is a cross-sectional view of a conventional semiconductor package incorporating a parallel plate capacitor made of an insulating film and metal foil.
  • 1 is a tab (TAB, Tape Automated Bonding).
  • a semiconductor chip 2 is formed on one surface of the tab 1
  • a metal foil 5 is formed on the other surface of the tab 1 via an insulating film 4.
  • the tab 1, the insulating film 4, and the metal foil 5 form a capacitor portion 6.
  • the bonding wire 7 electrically connects the semiconductor chip 2 and the lead frame 8 and the tab 1 and the lead frame 8.
  • the tab 1 is a tape-like flexible circuit board.
  • a tab tape (TAB tape) has wiring made of copper wiring formed by etching on a film made of polyimide.
  • the capacitor portion 6 is formed using the tab 1, it is difficult to satisfy the characteristics required as a bypass capacitor.
  • One of the reasons is that when a TAB tape is used, high-temperature treatment at 400 ° C. or higher is difficult. This is because the polyimide material used for the TAB tape cannot withstand 400 ° C. or higher.
  • the dielectric material used for forming the capacitor portion 6 is less than 400 ° C., that is, the temperature limit that the TAB tape can withstand is limited to 300 ° C. or less. It becomes.
  • the insulating film 4 that can be formed on the surface of the TAB tape is mainly composed of resin, and the dielectric constant is lowered. As a result, it may be difficult to form a bypass capacitor that can withstand high-speed signal processing, that is, has an effect of suppressing fluctuations in power supply voltage.
  • FIG. 21 is a cross-sectional view of a semiconductor package incorporating a capacitor formed by forming a dielectric on a conventional lead frame.
  • tantalum oxide ⁇ ; about 20 to 27
  • BaTiO 3 ⁇ ; about 2000
  • SrTiO 3 ⁇ ; 150 to 200
  • BaSrTiO 3 ⁇ ; 200 to 450
  • PbLaZrTiO 3 ⁇ ; 750 to 4000
  • 42FN, 50FN, Kovar, etc. are proposed as lead frames (Patent Document 2).
  • the Kovar component is 29% Ni by weight and 17% Co by weight.
  • Si is 0.2%.
  • Mn is 0.3% and Fe is 53.5%.
  • the main component of 42FN also known as 42 alloy, 42 Alloy
  • 42Ni—Fe wt%
  • 50FN is 50Ni—Fe (wt%). Even if such a metal material has excellent heat resistance, when it is heat-treated at a high temperature of 300 ° C. or higher, 600 ° C. or higher, or even 900 ° C. or higher in a state processed into a lead frame having a fine pattern However, there was a problem that the fine portion was easily deformed.
  • a polyimide reinforcing portion provided to prevent dimensional change of the fine portion is provided. Dissipates during heating.
  • the polyimide reinforcing portion provided for maintaining the high accuracy of the lead frame tip shape portion or the like is heat-treated at a high temperature of 300 ° C. or higher and 400 ° C. or higher, it disappears and the dimensional accuracy of the lead frame is lost. Decreases.
  • the present invention has been made in view of the above, and a built-in capacitor unit built in a semiconductor device is formed on a heat-resistant metal plate prepared separately from a lead frame using a sintered dielectric, and the built-in capacitor
  • the unit is mounted together with the semiconductor chip on the lead frame, and the semiconductor chip and the built-in capacitor unit are connected to the built-in capacitor and the lead frame by a bonding wire, so that the high-speed semiconductor
  • the purpose is to improve the stable operation and jitter characteristics of communication functions, and to improve noise resistance.
  • One form of the semiconductor device of the present invention is a refractory metal plate, a capacitor portion formed on at least one surface of the refractory metal plate, having at least a lower electrode, a sintered dielectric portion, and an upper electrode, and a capacitor portion.
  • a semiconductor device having a semiconductor chip fixed thereon, a lead frame, a wire for electrically connecting the semiconductor chip and the upper electrode, and a resin mold part for embedding at least the capacitor part and the semiconductor chip.
  • the semiconductor chip and the upper electrode are electrically connected via the first wire, the semiconductor chip and the lower electrode are electrically connected via the second wire, and the upper electrode and the lead frame are A semiconductor device electrically connected via three wires, wherein the semiconductor chip and the upper electrode are electrically connected via a first wire, and the semiconductor chip is connected. And the metal plate is electrically connected through a second wire, and the upper electrode and the lead frame, a semiconductor device which is electrically connected through a second wire.
  • the capacitance of the capacitor built in the semiconductor device can be increased, and the capacitance component necessary for the semiconductor chip can be freely supplied via the first and second wires, so that the jitter in signal processing is greatly reduced. Can do.
  • external noise resistance can be improved.
  • Another embodiment of the semiconductor device of the present invention includes a refractory metal plate, and at least a sintered dielectric portion, an upper electrode, and an upper auxiliary electrode formed on one surface of the refractory metal plate.
  • the semiconductor chip and the upper auxiliary electrode are electrically connected via the first wire, and the semiconductor chip and the metal plate are electrically connected via the second wire,
  • a semiconductor device in which the upper electrode and the lead frame are electrically connected via a third wire is used.
  • Still another embodiment of the semiconductor device of the present invention is provided so as to be in contact with at least the lower electrode, the sintered dielectric portion, the upper electrode, and the lower electrode formed on one surface or more of the heat resistant metal plate.
  • a capacitor portion having a lower auxiliary electrode formed thereon, a semiconductor chip fixed on the capacitor portion, a lead frame, a wire for electrically connecting the semiconductor chip and the upper electrode, at least the capacitor portion and the semiconductor chip
  • a semiconductor mold having a resin mold portion embedded therein, wherein the semiconductor chip and the upper electrode are electrically connected via the first wire, and the semiconductor chip and the lower auxiliary electrode are interposed via the second wire.
  • a semiconductor device in which the upper electrode and the lead frame are electrically connected via a third wire.
  • the capacitance of the capacitor built in the semiconductor device can be increased as described above, and the capacitance component required in the semiconductor chip can be freely supplied via the first and second wires with good transient response. Therefore, it is possible to suppress fluctuations in the power supply voltage and greatly reduce jitter in signal processing as an operational effect, and in high-speed electronic devices that require high-speed signal processing typified by 4K, 8K, etc. It is possible to satisfy standard conditions for satisfying signal processing, and it is easy to improve the performance of equipment.
  • FIG. 1 is a cross-sectional view of the semiconductor device of the present invention.
  • FIG. 2 is a top view of the semiconductor device shown in FIG.
  • FIG. 3A is a cross-sectional view showing an example of a method for manufacturing a built-in capacitor unit to be built in a semiconductor device.
  • FIG. 3B is a cross-sectional view showing an example of a method for manufacturing a built-in capacitor unit to be built in a semiconductor device.
  • FIG. 4 is a cross-sectional view showing a case where an upper auxiliary electrode is further provided on the upper electrode.
  • FIG. 5 is a cross-sectional view showing how a dielectric portion is formed on the upper electrode.
  • FIG. 6A is a cross-sectional view showing a state in which a plurality of upper electrodes are formed on a dielectric.
  • FIG. 6B is a cross-sectional view showing a cross section of the completed built-in capacitor unit.
  • FIG. 7 is a cross-sectional view showing a state in which the built-in capacitor unit is mounted on the lead frame using a conductive adhesive or the like.
  • FIG. 8 is a cross-sectional view showing how a semiconductor chip is fixed on a built-in capacitor unit.
  • FIG. 9 is a cross-sectional view showing a state in which the semiconductor chip is fixed on the built-in capacitor unit via the die attach unit.
  • FIG. 10 is a cross-sectional view showing a state in which a semiconductor chip and an upper electrode are connected by a wire.
  • FIG. 11 is a cross-sectional view showing a state in which a semiconductor chip and a lower electrode are connected by a wire.
  • FIG. 12 is a cross-sectional view showing a state in which the lower electrode and the lead frame are connected by a wire.
  • FIG. 13 is a cross-sectional view showing a state in which a semiconductor chip and a lead frame are connected by a wire.
  • FIG. 14 is a cross-sectional view showing a state where molding is performed using a commercially available mold resin after bonding is completed.
  • FIG. 15 is a plan view of a lead frame used by the inventors in the semiconductor device described in the embodiment and the like.
  • FIG. 16 is a plan view showing problems that occur when a dielectric material for a capacitor is printed on the center holding portion of FIG.
  • FIG. 17 is a cross-sectional view showing problems that occur when the lead frame is heat-treated at 850 ° C. to 950 ° C. and necessary for dielectric firing.
  • FIG. 18A is a side view showing a semiconductor package using the semiconductor device of the present invention.
  • FIG. 18B is a side view showing a semiconductor package using the semiconductor device of the present invention.
  • FIG. 18C is a top view showing a semiconductor package using the semiconductor device of the present invention.
  • FIG. 19 is a cross-sectional view showing the configuration of Comparative Example 1 in Table 3.
  • FIG. 20 is a cross-sectional view of a conventional semiconductor package incorporating a multilayer capacitor made of an insulating film and metal foil.
  • FIG. 21 is a cross-sectional view of a semiconductor package incorporating a capacitor formed by forming a dielectric on a conventional lead frame.
  • FIG. 1 is a cross-sectional view showing an example of a cross-sectional view of a semiconductor device of the present invention.
  • 110 is a semiconductor device
  • 120 is a lead frame
  • 130 is a refractory metal plate
  • 140 is a lower electrode
  • 150 is a lower auxiliary electrode
  • 160 is a sintered dielectric portion
  • 170 is an upper electrode.
  • 180 is an upper auxiliary electrode
  • 190 is a built-in capacitor unit
  • 200 is a first wire
  • 210 is a second wire
  • 220 is a third wire
  • 230 is a fourth wire
  • 240 is an electrode bonding unit
  • 250 is a semiconductor bonding unit
  • 260 is LF (lead frame) bonding part
  • 270 is a semiconductor chip
  • 280 is a die attach part
  • 290 is a mold part
  • 300 is a conductive adhesive part.
  • the semiconductor device 110 of the present invention includes a heat resistant metal plate 130, and at least a sintered dielectric 160 and an upper electrode 170 formed on one surface or more of the heat resistant metal plate 130. .
  • At least the refractory metal plate 130, the sintered dielectric 160, and the upper electrode 170 form a built-in capacitor unit 190.
  • the semiconductor chip 270 fixed on the built-in capacitor unit 190, the lead frame 120, and the first wire 200 that electrically connects the upper electrode 170 are provided.
  • the semiconductor chip 270 and a second wire 210 that electrically connects the lead frame 120, the lower electrode 140, or the lower auxiliary electrode 150 are provided.
  • a third wire 220 for electrically connecting the upper electrode 170 or the upper auxiliary electrode 180 and the lead frame 120 is provided.
  • a fourth wire 230 that electrically connects the semiconductor chip 270 and the lead frame 120 is provided.
  • the first wire 200, the second wire 210, the third wire 220, the fourth wire 230, the built-in capacitor unit 190, and the semiconductor chip 270 are embedded in the mold unit 290 to constitute the semiconductor device 110.
  • the built-in capacitor unit 190 may expose the back surface side of the lead frame 120 fixed via the conductive bonding unit 300 from the mold unit 290. By doing so, the heat dissipation of the semiconductor device 110 can be improved and the noise resistance can be improved by realizing the direct connection with the ground electrode of the main board.
  • the semiconductor chip 270 and the upper electrode 170 are electrically connected via the first wire 200. Further, the semiconductor chip 270 and the refractory metal plate 130 are electrically connected through the second wire 210. Further, the upper electrode 170 and the lead frame 120 are electrically connected via the third wire 220. By connecting in this way, the internal capacitor portion is used at a predetermined position of the lead frame 120 and the semiconductor chip 270 via the first wire 200 to the third wire 220, and the wire bonding is used at a required position of the semiconductor chip. Can be electrically connected.
  • a connection portion between the semiconductor chip 270 and the first wire 200 or the second wire 210 may be a semiconductor bonding portion 250.
  • a ball metal may be formed by melting wire metal at the wire tip by discharge or the like, and this ball portion may be used as the semiconductor bonding portion 250.
  • wire mounting may be performed on the semiconductor bonding portion 250 by using a bonding method (for example, wedge bonding or the like) that does not form a ball.
  • the electrode bonding part 240 and the LF bonding part 260 may also be ball parts similar to the semiconductor bonding part 250.
  • a connection portion between the upper electrode 170, the upper auxiliary electrode 180, the lower electrode 140, the lower auxiliary electrode 150, the first wire 200, the third wire 220, and the like may be used as the electrode bonding portion 240.
  • the connection portion between the lead frame 120 and the third wire 220 or the fourth wire 230 may be the LF bonding portion 260.
  • the semiconductor chip 270 and the lead frame 120 can be electrically connected to predetermined positions of the built-in capacitor unit 190 via the first wire 200 to the fourth wire 230.
  • the built-in capacitor unit 190 can be connected to an arbitrary position of the semiconductor chip 270 in any direction using the first wire 200 to the fourth wire 230 as a kind of bypass capacitor.
  • the built-in capacitor unit 190 can be fixed on the lead frame 120 via the conductive bonding unit 300.
  • the semiconductor chip 270 is fixed on the upper electrode 170 of the built-in capacitor unit 190 via a die attach unit 280 made of a die attach film or the like.
  • the first wire 200 and the third wire 220 may be bonded directly on the upper electrode 170, but by bonding the first wire 200 and the third wire using the upper auxiliary electrode 180, Bonding stability can be improved.
  • the thickness of the upper auxiliary electrode 180 is preferably 5 ⁇ m or more, and more preferably 10 ⁇ m or more. 5 ⁇ m may be described as 5 ⁇ m, and 10 ⁇ m may be described as 10 ⁇ m.
  • the thickness of the upper electrode 170 is less than 5 ⁇ m, and further less than 2 ⁇ m, depending on bonding conditions, micro cracks or the like may be generated in the sintered dielectric 160, and the pull strength of the bonding wire may not be obtained.
  • the second wire 210 or the like may be directly bonded on the lower electrode 140, but may be bonded on the lower auxiliary electrode 150 having a thickness of 5 ⁇ m or more provided so as to overlap the lower electrode 140.
  • the bonding height can be increased, so that the bonding stability can be improved.
  • the thickness of the upper auxiliary electrode 180 is preferably 5 ⁇ m or more, more preferably 10 ⁇ m or more. Furthermore, 20 ⁇ m or more is desirable depending on the dielectric thickness and electrode thickness. When the thickness of the lower electrode 140 is 5 ⁇ m or less, and further less than 2 ⁇ m, the effect as an auxiliary electrode by bonding may not be obtained.
  • the lower electrode 140 is provided between the heat-resistant metal plate 130 and the sintered dielectric 160, but the lower electrode 140 may be omitted.
  • the built-in capacitor unit 190 includes the heat-resistant metal plate 130, the sintered dielectric 160, and the upper electrode 170.
  • the lower auxiliary electrode 150 may be formed directly on the heat-resistant metal plate 130 (not shown). It is useful to form the lower auxiliary electrode 150 directly on the refractory metal plate 130 and wire bond to the lower auxiliary electrode 150. Bonding stability can be improved by bonding to the lower auxiliary electrode formed directly on the refractory metal plate 130 instead of bonding to the surface of the refractory metal plate 130 on which the oxide film is formed by heat treatment. .
  • thermosetting dielectric such as barium titanate in an epoxy resin
  • a dielectric material obtained by dispersing a dielectric material can be used.
  • a sintered dielectric material fired at 800 ° C. or higher, more preferably 850 ° C. or higher is used as the sintered dielectric material 160. It is desirable.
  • the relative dielectric constant (K) is as low as about 10 to 50, but by using the sintered dielectric 160 as the dielectric, the relative dielectric constant (K) can be increased to about 500. .
  • the sintered dielectric 160 in this manner, the capacitance value of the built-in capacitor unit 190 can be increased, and the electrical characteristics and reliability can be improved. Moreover, it can respond also to a wire bond by using the sintered dielectric 160.
  • the sintered dielectric 160 is preferably heat-treated at a high temperature of 600 ° C. or higher, more preferably 800 ° C. or higher.
  • a resin component having a low relative dielectric constant (K) contained in the dielectric can be removed.
  • heat-treating at a high temperature of 800 ° C. or higher the denseness due to the sintering of the dielectric can be increased, and the dielectric constant (K) and insulation characteristics of the dielectric can be increased.
  • the semiconductor device 110 of the present invention it is useful to provide a polyimide film or the like attached to the lead frame 120 so that the positions of the plurality of lead frames 120 do not change.
  • a polyimide film or the like provided for maintaining the position is not shown in FIG.
  • FIG. 2 is an example of a top view of the semiconductor device shown in FIG. Note that FIG. 2 schematically illustrates the internal structure of the semiconductor device 110 by not showing the mold part 290 and the like formed on the semiconductor device 110.
  • lead frames 120 are formed on four sides of the semiconductor device 110 so that a part thereof protrudes from the mold part 290.
  • a built-in capacitor unit 190 and a semiconductor chip 270 fixed on the built-in capacitor unit 190 are formed at the center of the semiconductor device 110.
  • the semiconductor chip 270 and the upper auxiliary electrode 180 formed on the upper electrode 170 or the upper electrode 170 are electrically connected by the first wire 200.
  • the second wire 210 is formed on the semiconductor chip 270 and the lower auxiliary electrode 150 or the heat-resistant metal plate 130 (not shown) formed on the lower electrode 140 or the lower electrode 140 or the heat-resistant metal plate 130.
  • the lower auxiliary electrode 150 thus formed is electrically connected.
  • the upper electrode 170 or the upper auxiliary electrode 180 formed on the upper electrode 170 and the lead frame 120 are electrically connected by the third wire 220.
  • the semiconductor chip 270 and the lead frame 120 are electrically connected by the fourth wire 230.
  • between the terminals (not shown) of the semiconductor chip 270 and the upper auxiliary electrodes 180 formed on the built-in capacitor unit 190 and formed on the upper electrodes 170 or the upper electrode 170. Can be connected to each other with an optimum structure, that is, with a short wiring, so that the output from the semiconductor chip 270 or the power supply accompanying the charge supply excellent in the transient response in the lead frame 120 extending from the semiconductor device 110 to the outside.
  • the signal jitter can be greatly reduced.
  • the upper electrode 170 and the upper auxiliary electrode 180 constituting a part of the built-in capacitor unit 190 have a plurality of patterns or a plurality of patterns insulated from each other.
  • a plurality of upper electrodes 170 and upper auxiliary electrodes 180 constituting a part of the built-in capacitor unit 190 are formed in a plurality of patterns or a plurality of patterns insulated from each other. It can connect individually using the wire 200 and the 3rd wire 220.
  • a plurality of independent bypass capacitors can be formed by one built-in capacitor unit 190, which is optimal for reducing the jitter of the semiconductor chip 270. Design is possible.
  • the pattern shape, electrode area, number, etc. of the upper electrode 170 can be freely designed. For this reason, in the present invention, by optimizing the pattern shape of the upper electrode 170, it is possible to realize a power supply division pattern that can maximize the characteristics of the semiconductor device 110. That is, by using the semiconductor device 110 of the present invention, patterning can be performed so that a relatively larger area can be allocated to a plurality of power supply systems required for the semiconductor chip 270 for those that require the most capacity. it can. For this reason, a necessary bypass capacitor can be formed for each power supply system of the semiconductor chip 270 so that the operation of the semiconductor chip 270 can be stabilized even for the semiconductor chip 270 having a large variation in characteristics. Needless to say, by incorporating the semiconductor chip 270 into the semiconductor device 110 of the present invention, it is possible to improve EMC (Electro Magnetic Compatibility) characteristics such as stability of power supply voltage, reduction of jitter, and improvement of resistance to external noise.
  • EMC Electro Magnetic Compatibility
  • FIGS. 3A and 3B are cross-sectional views showing an example of a method for manufacturing a built-in capacitor unit to be built in a semiconductor device.
  • reference numeral 310 denotes an auxiliary line
  • the auxiliary line 310 indicates an individualized size.
  • 320 is a gap
  • 330 is a multiple unit
  • 340 is a single unit
  • 350 is a dummy electrode.
  • a heat-resistant metal plate 130 is prepared.
  • a metal member having a thickness of 50 ⁇ m or more and having heat resistance for example, one that can withstand baking at 850 to 950 ° C. in an oxidizing atmosphere, or one that does not impair flatness when heated
  • the lower electrode 140 is formed on one surface or more of the heat-resistant metal plate 130 by using a screen printing technique or the like.
  • a commercially available Ag electrode paste for sintering containing 50 wt% or more and 100 wt% or less of silver corresponding to firing at about 850 ° C.
  • this electrode paste (first electrode paste) is formed on one surface of the heat-resistant metal plate 130 so as to provide a gap 320 as indicated by the auxiliary line 310 in FIG. 3A.
  • a dummy electrode 350 is formed on the other remaining surface of the refractory metal plate 130 as shown in FIG. 3B, for example. Is useful. A commercially available Ag electrode paste or AgPd electrode paste corresponding to firing at about 850 ° C. to 950 ° C. is used as the dummy electrode 350, so that the heat-resistant metal plate 130, the lower electrode 140, and the sintered dielectric 160 at the time of firing are used.
  • the dummy electrode 350 can be used as a part of the electrode of the heat-resistant metal plate.
  • the dummy electrode 350 shown in FIG. 3B is not shown in FIG. 4 or the like described later, but it is useful to provide the dummy electrode 350 as necessary.
  • the single unit 340 corresponds to each built-in capacitor unit. As shown in FIG. 3, it is useful to manufacture a single unit 340 as a multiple unit 330 formed by arranging a plurality of single units 340 in the XY direction with a gap 320 therebetween. By handling as the multiple unit 330, it is possible to reduce the characteristic variation between the built-in capacitors formed in the single unit 340, and to reduce the manufacturing cost from the viewpoint of productivity and ease of inspection.
  • the gap portion serving as the cutting allowance indicated by the auxiliary wire 310 is 1 mm
  • the external size of the multiple unit 330 is 300 mm ⁇ 400 mm
  • 12 individual units 340 are obtained at a time. Further, in the state where the multiple unit 330 is formed, an electrical test or the like of the built-in capacitor unit 190 formed in each single unit 340 may be performed.
  • FIG. 4 is a cross-sectional view showing a case where a lower auxiliary electrode is further provided so as to overlap the lower electrode.
  • FIG. 4 is a cross-sectional view when the lower auxiliary electrode 150 is provided on the lower electrode 140.
  • 360 is a bonding area.
  • the pattern shape of the lower auxiliary electrode 150 may be an arbitrary shape. For this reason, it is also useful to use the pattern shape of the lower auxiliary electrode 150 as an alignment mark in each step.
  • the bonding area 360 need not be limited to the lower auxiliary electrode 150 but may be the lower electrode 140 or the refractory metal plate 130 (not shown). Further, the lower auxiliary electrode 150 may be formed directly on the heat-resistant metal plate 130.
  • the material for forming the lower auxiliary electrode 150 formed on the lower electrode 140 is a commercially available Ag electrode for sintering containing 50 wt% or more and 100 wt% or less of silver corresponding to firing at about 850 ° C. to 950 ° C.
  • a paste, an AgPd electrode paste, or the like can be used.
  • the glass component contained in the lower electrode 140 and the lower auxiliary electrode 150 formed by sintering these electrode pastes and electrode pastes is 10 wt%, further 5 wt%, and further glass-less (less than 0.1 wt%). , Wire bondability can be improved and co-sinterability can be improved.
  • FIG. 4 illustrates one single unit 340 that constitutes a part of the multiple unit 330.
  • other single units and the like are omitted by dotted lines 370.
  • FIG. 5 is a cross-sectional view showing a state where a dielectric portion is formed on the upper electrode.
  • BTO barium titanate-based dielectric
  • the dielectric property of the sintered dielectric 160 may be low at around 900 ° C. (desirably 850 ° C. or more and 950 ° C. or less, and less than 850 ° C., and 950 ° C.).
  • the sintered dielectric 160 can be formed by sintering.
  • the dielectric constant, the temperature characteristics of the dielectric constant, the sintering start temperature, and the like can be adjusted by adding various additives to the dielectric material containing BTO as a main component.
  • dielectric materials such as SBT (tantalate-strontium-bismuth), BLT (lanthanum titanate-bismuth), etc. It is useful to select while paying attention to the environment.
  • a known dielectric material for high frequency may be appropriately selected to form a dielectric that constitutes the sintered dielectric 160.
  • FIG. 6A and 6B are cross-sectional views showing a state in which a plurality of upper electrodes are formed on a dielectric and a cross section of a completed built-in capacitor portion.
  • reference numeral 400 denotes an example of a built-in capacitor unit.
  • FIG. 6A shows a state in which the upper electrode 170 is formed in the state of the multiple unit 330.
  • it is useful to use a commercially available Ag electrode paste or AgPd electrode paste corresponding to firing at about 850 ° C. to 950 ° C.
  • the built-in capacitor unit 190 including the lower electrode 140, the sintered dielectric 160, and the upper electrode 170 can be made into a plurality of independent bypass capacitors.
  • an upper auxiliary electrode 180 is formed on the upper electrode 170 using a commercially available Ag electrode paste or AgPd electrode paste corresponding to firing at about 850 ° C. to 950 ° C.
  • the lower electrode 140, the sintered dielectric 160, the upper electrode 170, etc. may be fired individually after printing the electrode paste or dielectric paste, or by printing and drying the electrode paste or dielectric paste. It is good also as collective baking after forming the laminated body formed.
  • the lower electrode 140 and the upper electrode 170 formed by firing such as individual firing or batch firing are sintered electrodes. Further, if necessary, the sintered dielectric 160, the lower electrode 140, etc. may each have two or more layers. These members may be collectively fired in a state where two or more layers are laminated. For such partial firing, a commercially available mesh belt furnace (for example, in / out is about 30 minutes to 2 hours, maximum temperature 850 to 950 ° C.) can be used. In addition, in order to stably remove the binder contained in the paste, it is also useful to calcinate the temperature raising step using a batch furnace over time.
  • a plurality of upper electrodes 170 that are electrically insulated from each other on one sintered dielectric 160.
  • a plurality of upper electrodes 170 as a kind of electrode division pattern (sintered electrode) on one sintered dielectric 160, it is possible to individually correspond to a plurality of power supply systems included in the semiconductor chip 270. It can be a bypass capacitor.
  • a plurality of bypass capacitors having uniform temperature characteristics and dielectric constants are formed.
  • the upper auxiliary electrode 180 may be provided so as to overlap the upper electrode 170.
  • the multiple unit 330 created in this way is divided or cut into individual pieces via the gaps 320 to form single units 340.
  • the predetermined characteristic evaluation (capacity value evaluation, insulation, leakage current, etc.) may be performed in the state of the multiple unit 330 from the viewpoint of workability.
  • the characteristic inspection can be stabilized by using the refractory metal plate 130 and the lower electrode 140 and the lower auxiliary electrode 150 formed on the surface thereof as ground electrodes at the time of inspection. After these inspection processes (the inspection process is not shown), what is determined to be a non-defective product is a built-in capacitor unit 400 shown in FIG. 6B.
  • FIG. 6B is an example of a cross-sectional view of the built-in capacitor unit 400.
  • a built-in capacitor unit 400 includes a built-in capacitor unit including at least a heat-resistant metal plate 130, a sintered dielectric 160 formed on one surface or more of the heat-resistant metal plate 130, and an upper electrode 170. 190.
  • the built-in capacitor unit 400 can be manufactured by dividing and cutting the multiple unit 330 described in FIG. 6A into a predetermined shape using a dicing apparatus or the like.
  • the lower electrode 140 between the refractory metal plate 130 and the sintered dielectric 160. Further, a lower electrode 140 is provided between the heat-resistant metal plate 130 and the sintered dielectric 160, and further, a lower auxiliary having a thickness of 5 ⁇ m or more is overlapped with the portion of the lower electrode 140 exposed to the outside from the sintered dielectric 160. It is also useful to provide the electrode 150, more preferably the lower auxiliary electrode 150 of 10 ⁇ m or more. The lower auxiliary electrode 150 can be an electrode having a thickness of 5 ⁇ m or more for wire bonding.
  • the metal member used for the refractory metal plate 130 preferably contains 0.5 wt% or more of aluminum (Al).
  • Al aluminum
  • the heat-resistant metal plate 130 containing 0.5 wt% or more of aluminum oxidation and deterioration of the heat-resistant metal plate 130 at the time of sintering the sintered dielectric 160 can be prevented. This is because the aluminum component contained in the inside of the heat-resistant metal plate 130 is diffused and oxidized on the surface of the heat-resistant metal plate 130 when the metal member is heated, and a strong oxide film such as Al 2 O 3 is used. This is to prevent oxidation and deterioration of the metal member body.
  • the oxide film such as Al 2 O 3 formed on the surface of the refractory metal plate 130 functions as an adhesion component for the lower electrode 140 and the lower auxiliary electrode 150. Therefore, the refractory metal plate 130, the lower electrode 140 and the lower auxiliary electrode are used. Adhesion strength between 150 can be increased. When the content of aluminum contained in the refractory metal plate 130 exceeds 20 wt%, the refractory metal plate 130 becomes special and expensive, and therefore the aluminum content is desirably 20 wt% or less.
  • a sintered dielectric member formed by sintering that does not contain a lead component and further a glass component.
  • the sintered dielectric 160 that does not contain a lead component, environmental measures can be taken. Further, when the sintered dielectric 160 includes a glass component, the dielectric constant ( ⁇ ) of the sintered dielectric 160 is lowered, the capacitance value as a capacitor is lowered, and the reliability may be affected.
  • a dielectric material (or dielectric material) comprising BTO or the like as a main material and a necessary inorganic additive added thereto. Body paste) may be fired at 850 ° C. to 950 ° C.
  • the built-in capacitor unit 400 is obtained by firing the sintered dielectric 160, the lower electrode 140, the upper electrode 170, etc. individually or collectively at 850 ° C. to 950 ° C.
  • the external shape of the built-in capacitor unit 400 itself or the projection from the top is preferably a simple shape such as a rectangle or a square.
  • the external shape of the built-in capacitor unit 400 itself is a simple shape such as a rectangle or a square that does not have a fine pattern portion like a general lead frame.
  • the built-in capacitor unit 190 may be formed by printing a paste material or the like and then baking it at once.
  • the dielectric during sintering can be sintered substantially in the Z-axis direction, not in the XY direction.
  • the X-axis indicates the horizontal direction
  • the Y-axis indicates the depth
  • the Z-axis indicates the vertical direction.
  • the thickness of the sintered dielectric 160 used for the built-in capacitor unit 400 is preferably 3 ⁇ m to 50 ⁇ m, more preferably 5 ⁇ m to 30 ⁇ m, and further preferably 7 ⁇ m to 20 ⁇ m. When the thickness is less than 3 ⁇ m, there may remain a problem in the insulation reliability of the sintered dielectric 160, and when the thickness exceeds 50 ⁇ m, the capacity density may decrease.
  • the thickness of the heat-resistant metal plate 130 used for the built-in capacitor unit 400 is preferably 50 ⁇ m or more and 300 ⁇ m or less, more preferably 100 ⁇ m or more and 200 ⁇ m or less, and further 150 ⁇ m or less.
  • the thickness is less than 50 ⁇ m, the rigidity of the refractory metal plate 130 is lowered, the mounting property after handling, that is, the mounting property after being separated, and the shape stability at that time are lowered, and the sintered dielectric 160 is peeled off at the time of firing. There may be a problem with insulation. Further, when the thickness of the sintered dielectric 160 exceeds 300 ⁇ m, the thickness of the semiconductor device 110 is affected.
  • the size (or projected floor area) of the built-in capacitor unit 400 or the single unit 340 is 1 mm ⁇ 1 mm or more to 30 mm ⁇ 30 mm or less.
  • the size is larger than 30 mm ⁇ 30 mm, the planarity (or coplanarity) required when the built-in capacitor unit 400 is mounted may be lowered.
  • FIG. 7 is a cross-sectional view showing a state in which the built-in capacitor unit is mounted on the lead frame using a conductive adhesive or the like.
  • 380 is a conductive adhesive
  • a commercially available conductive Ag paste for die attach (with resin), an adhesive, or a die attach film is used as the conductive adhesive 380.
  • 390 is an arrow.
  • Reference numeral 400 denotes a built-in capacitor unit, which is a single unit 340 that is individually separated from the multiple unit 330. As the built-in capacitor unit 400, the single unit 340 that has become defective by various characteristic inspections is omitted, and only single units that are determined to be good are selected and used.
  • a conductive adhesive 380 is applied to a part of the lead frame 120, and a built-in capacitor unit 400 is placed on the conductive adhesive 380 as indicated by an arrow 390. Mount.
  • the conductive adhesive 380 fixes the built-in capacitor unit 400 as the conductive adhesive portion 300. If necessary, the conductive adhesive may be applied to a plurality of locations.
  • FIG. 7 indicates a state in which the built-in capacitor unit 400 is mounted on the lead frame 120.
  • the built-in capacitor unit 400 determined to be a non-defective product by inspection or the like is mounted on the lead frame 120 to which the conductive adhesive 380 is applied. Thereafter, the semiconductor chip 270 is mounted as shown in FIG.
  • FIG. 8 is a cross-sectional view showing how the semiconductor chip is fixed on the built-in capacitor unit.
  • a built-in capacitor unit 400 is fixed on the lead frame 120 via a conductive bonding portion 300.
  • An arrow 390 in FIG. 8 shows a state in which the semiconductor chip 270 is fixed on the built-in capacitor unit 400 via the die attach unit 280 made of an adhesive or an adhesive sheet.
  • the lead frame 120 is obtained by extracting only the single unit 340 portion in the entire lead frame formed in a multiple unit shape (not shown) on the left and right of the lead frame. .
  • FIG. 9 is a cross-sectional view showing a state where the semiconductor chip is electrically and mechanically connected to the built-in capacitor unit via the die attach unit.
  • the die attach unit 280 may be attached when the semiconductor chip 270 is in a wafer state. By integrating the semiconductor chip 270 with the die attach unit 280, when the semiconductor chip 270 is diced individually, the die attach unit 280 can be separated into pieces. In this manner, the die attach part 280 made of a die attach film or the like may be mounted on the built-in capacitor part 190 as shown in FIG. By doing so, as the die attach part 280, a commercially available thin one having a thickness of about 10 ⁇ m can be used.
  • FIG. 10 is a cross-sectional view showing a state in which the semiconductor chip and the upper electrode are connected by a wire.
  • the semiconductor chip 270 and the upper electrode 170 and the upper auxiliary electrode 180 are connected by the first wire 200.
  • the semiconductor bonding part 250 provided on the semiconductor chip 270 and the upper auxiliary electrode 180 provided on the built-in capacitor part 190 are connected by a first wire 200 made of a short wire.
  • FIG. 11 is a cross-sectional view showing a state in which a wire is connected between the semiconductor chip and the lower electrode.
  • the semiconductor chip 270 and the lower electrode 140 and the lower auxiliary electrode 150 are connected by the second wire 210.
  • FIG. 12 is a cross-sectional view showing a state in which the upper electrode and the lead frame are connected by a wire.
  • the upper electrode 170 and the lead frame 120 are connected by a third wire 220.
  • the upper auxiliary electrode 180 and the lead frame 120 may be connected by a third wire 220 (not shown).
  • the connection stability between the wire and each member can be enhanced.
  • FIG. 13 is a cross-sectional view showing a state in which a semiconductor chip and a lead frame are connected by a wire. As shown in FIG. 13, the semiconductor chip 270 and the lead frame 120 are connected by a fourth wire 230. It is also useful to make the fourth wire 230 a long wire.
  • FIGS. 10 to 13 the order of the wire connecting steps described in FIGS. 10 to 13 is not necessarily limited to the order of FIGS. 10 to 13.
  • the steps shown in FIGS. 10 to 13 may be appropriately replaced according to the specifications of the semiconductor chip 270, the number of pins of the lead frame 120, and the like.
  • FIG. 14 is a cross-sectional view showing a state in which after the bonding is completed, molding is performed in a predetermined shape using a mold using a commercially available mold resin.
  • the semiconductor chip 270, the first wire 200, the second wire 210, the third wire 220, the fourth wire 230, and the built-in capacitor unit 400 are covered with a mold part 290 that is a mold resin.
  • the handling and reliability of the semiconductor device 110 can be improved.
  • the mold portion 290 may not be a resin as long as it insulates and covers the semiconductor device 110 from the outside of the semiconductor device.
  • a lead bending process is performed in a predetermined shape, and further, the unnecessary part such as the mold part 290 that wraps around the back surface of the die pad part of the lead frame 120 is removed, so that the semiconductor device 110 shown in FIG. 1 is obtained. .
  • the mold part 290 can be removed, and the bottom part of the lead frame 120 on which the built-in capacitor part 190 is mounted can be exposed to the outside.
  • the built-in capacitor unit 400 is not provided with a mold resin or the like as an exterior, but as shown in FIG. 14, it shares the mold resin as an exterior of the semiconductor chip 270. This is because it can.
  • the semiconductor device is illustrated in the state of each single unit 340.
  • the semiconductor device is manufactured as a multiple unit 330 as shown in FIGS. 3A to 6B, and finally, What is necessary is just to divide
  • FIG. 1 A block diagram illustrating an exemplary computing environment in accordance with the present disclosure.
  • FIG. 15 is an example of a plan view of a lead frame used by the inventors for the semiconductor device described in the embodiment and the like.
  • reference numeral 410 denotes a multiple lead frame
  • 420 denotes a product part
  • 430 denotes a frame part.
  • the frame part 430 maintains, for example, a semiconductor chip 270 (not shown) and a plurality of product parts 420 for mounting the built-in capacitor unit 400 as a multiple lead frame 410 regularly in the Y direction and the X direction. It corresponds to the connecting part to do. (In FIG.
  • 440 is a polyimide reinforcing portion
  • 450 is a terminal portion.
  • the polyimide reinforcing portion 440 prevents the terminal portion 450 of the lead frame 120 from being distorted, deformed or warped in the product portion 420 having a fine and complicated shape.
  • Polyimide is used as the material of the polyimide reinforcing portion 440.
  • Reference numeral 460 denotes a center portion
  • 470 denotes a center holding portion.
  • the center holding part 470 is a part that holds the center part 460.
  • the built-in capacitor unit 400 is fixed on the center portion 460 using a conductive adhesive 380 or the like as indicated by an arrow 390.
  • the lead frame 120 shown in FIG. 15 is obtained by patterning a single metal plate on the terminal portion 450, the center portion 460, the center holding portion 470, the product portion 420, the frame portion 430, etc. by machining or the like.
  • the terminal portion 450 (or the tip portion) in the lead frame 120 is formed with extremely fine and high precision, particularly for wire bonding. In order to maintain the position and shape of the terminal portion 450 with high precision. It is desirable to form the polyimide reinforcing portion 440.
  • a sinterable dielectric (not shown) is fired and sintered in a predetermined pattern by screen printing or the like as a paste on the center portion 460 of the lead frame 120.
  • a sintered dielectric (not shown) is baked into a predetermined pattern by screen printing or the like as a paste on the center portion 460 of the lead frame 120 shown in FIG. This is equivalent to
  • FIG. 16 is a plan view showing the problem of the comparative example.
  • FIG. 16 is an example of a plan view showing a problem that occurs when, for example, a dielectric material for a capacitor is printed on the center holding portion shown in FIG. 15 and then heat-treated (for example, 400 ° C. to 600 ° C.). It is.
  • reference numeral 480 denotes a deformed portion
  • 490 denotes a comparative product dielectric portion.
  • the comparative product dielectric portion 490 corresponds to a state in which a dielectric material in a paste state is printed on the center holding portion 470 and then heat-treated at about 400 ° C. to 600 ° C. for the capacitor.
  • the heat treatment at 400 ° C. to 600 ° C. corresponds to a state in which, for example, the binder component (organic component) in the dielectric paste has disappeared, but the sintering of the dielectric powder has not started.
  • a deformed portion 480 is generated as shown in FIG. .
  • the deformed portion 480 is a portion of the lead frame 120 deformed as a result of the polyimide reinforcing portion 440 being disassembled and lost by heating.
  • the comparative product dielectric portion 490 in FIG. 16 has not been sintered yet, but this is because the sintered type dielectric material has not yet started shrinkage due to sintering at 400 ° C. to 600 ° C. Because.
  • the lead frame 120 is formed with the polyimide reinforcing portion 440, when the heat treatment is performed at a temperature higher than the heat resistant temperature of the polyimide reinforcing portion 440 (for example, 400 ° C. or higher), as shown in FIG.
  • the lead frame 120 is deformed. Once the lead frame is deformed, it is extremely difficult to return the deformation to the original high accuracy state, and it goes without saying that electrical connection by wire bonding is difficult.
  • FIG. 17 is a cross-sectional view showing a problem that occurs when the lead frame is heat-treated at 850 ° C. to 950 ° C. and necessary for dielectric firing. 17 shows that the dielectric material for the capacitor is placed on the center holding portion 470 in the lead frame 120 formed with the polyimide reinforcing portion 440 in FIGS. 15 and 16 at room temperature (for example, 20 ° C. to 25 ° C.). This is equivalent to a multiple lead frame when it is heat-treated at about 850 ° C. to 950 ° C.
  • 500 is a deformed sintered dielectric part
  • 510 is a missing part
  • 520 is a deformed center part.
  • a missing portion 510 (note that the missing portion 510 is indicated by a dotted line) occurs.
  • the missing portion 510 is a portion where a fine portion of the lead frame 120 requiring high accuracy is deformed and missing.
  • the center portion 460 may become the deformation center portion 520.
  • One of the causes is that a part of the center holding portion 470 is missing or deformed.
  • the dielectric is also deformed as the center portion 460 holding the dielectric portion is deformed. Further, since the dielectric material shrinks when sintered by heat treatment at 850 ° C. to 950 ° C., the shape of the dielectric is further deformed to form a deformed sintered dielectric portion 500.
  • the lead frame 120 is not deformed.
  • the dielectric is fired as a sintered dielectric 160 on a heat-resistant metal plate prepared separately from the lead frame 120. That is, in the case of the semiconductor device 110 of the present invention, the heat treatment is affected by the heat-resistant metal plate 130 on which the sintered dielectric 160 and the like are formed, and the lead frame 120 itself is subjected to the heat treatment at the time of dielectric formation. Not affected.
  • the polyimide reinforcing portion 440 for maintaining the high accuracy of the lead frame 120 is fixed to the lead frame 120 and molded using a mold resin as shown in FIG. It can be built in a molded body.
  • Embodiment 5 Using Embodiment 5, the inventors summarize the results of FIGS. 15 to 17 in the following [Table 1] and [Table 2]. [Table 1] summarizes the state of the dielectric after heat treatment, and [Table 2] summarizes the problem of the lead frame (LF) that occurs during firing of the dielectric.
  • the product of the present invention is the product of the present invention described with reference to FIGS.
  • the comparative product is the comparative product described with reference to FIGS.
  • the presence or absence of cracking of the dielectric indicates the appearance of the dielectric obtained by firing at 850 ° C. to 950 ° C. in the case of the present application and the comparative product. In the case of the product of the present invention, neither cracking nor peeling occurred (both Good and Good). In addition, a capacitor made using this dielectric exhibited predetermined characteristics as a capacitor.
  • LF lead frame
  • the lead frame 120 is fired on a heat-resistant metal plate and has not been subjected to heat treatment at 850 ° C. to 950 ° C.
  • the LF of the present invention was excellent in wire bondability to the lead frame 120.
  • the wire bonding described in FIGS. 10 to 13 and the like described above can be performed in the present invention product with the polyimide reinforcing portion 440 formed as shown in FIG. Note that the polyimide reinforcing portion 440 is not shown in FIGS.
  • wire bonding can be performed with the polyimide reinforcing portion 440 formed in the lead frame 120 of the present invention.
  • the lead frame 120 was deformed and a part thereof was missing.
  • the dielectric formed on the lead frame 120 is baked at 850 ° C. to 950 ° C., the polyimide reinforcing portion 440 disappears, or the polyimide reinforcing portion 440 is removed and then baked and heated. This is considered to be easily deformed. Needless to say, the lead frame 120 having a deformed or missing portion as in the comparative product was not wire-bonded.
  • the present invention forms the sintered dielectric 160 for forming the bypass capacitor on the heat-resistant metal plate 130 prepared separately from the lead frame 120, so that the lead frame 120 is deformed, Since it is not missing, it has excellent wire bonding properties and can meet the requirements of a lead frame package that supports multiple pins.
  • 18A to 18C are a side view and a top view showing a semiconductor mounting body using the semiconductor device of the present invention.
  • 530 is a wiring board
  • 540 is a semiconductor mounting body.
  • As the wiring substrate 530 a commercially available multilayer glass epoxy resin substrate can be used.
  • the semiconductor device 110 shown in FIGS. 18A to 18C is the semiconductor device 110 of the present invention described in Embodiment 1 and the like. In FIG. 1, the built-in capacitor unit 400 built in the semiconductor device 110 and the polyimide reinforcing portion 440 for maintaining the positional accuracy of the lead frame 120 are not shown.
  • An arrow 390 in FIG. 18A shows how the semiconductor device 110 of the present invention is mounted on the wiring board 530. Note that solder or the like for mounting the lead frame 120 extending from the semiconductor device 110 on the wiring board 530 is not shown.
  • FIG. 18B corresponds to a side view of a semiconductor mounting body having a semiconductor device and a wiring board. In FIG. 18B, other semiconductors and other chip parts are not shown.
  • FIG. 18C corresponds to an upper view of a semiconductor mounting body having a semiconductor device and a wiring board. In FIG. 18C, other semiconductors and other chip parts are not shown.
  • the semiconductor mounting body 540 of the present invention has at least a wiring board 530 and a semiconductor device 110 mounted on the wiring board 530.
  • the semiconductor device 110 of the present invention As described above, by using the semiconductor device 110 of the present invention and the semiconductor mounting body 540 using the semiconductor device 110, various in-vehicle displays, portable terminals, and high-definition displays that are excellent in high-speed transmission quality. Can be realized. This is because the built-in capacitor unit 400 built in the semiconductor device 110 of the present invention can supply electric charge with a good transient response, thereby improving the power supply quality during high-speed operation, and as a result, greatly reducing jitter in the signal circuit of the semiconductor chip. It is to do.
  • the high-speed transmission quality can be improved by using a lead frame package with excellent vibration resistance as well as productivity and cost power, it will be very useful in the automotive field where high-speed image processing will be increasingly required.
  • a suitable device can be provided.
  • a device with improved noise resistance such as suppression of fluctuations in the power supply voltage against external noise can be provided.
  • Embodiment 7 In Embodiment 7, the high-speed transmission quality measurement results evaluated by the inventors for the semiconductor device of the present invention and the semiconductor package of the present invention will be described using [Table 3] and [Table 4].
  • [Table 3] is an example of the result of evaluating the jitter reduction effect of the semiconductor device 110 including the conventional example and the comparative example, which were prototyped by the inventors.
  • Table 3 shows a conventional example (when no capacitor is built in), a comparative example 1 (when only a part of the present invention is implemented), and a comparative example 2 (sintered in place of the sintered dielectric 160).
  • the structure of the present invention (Examples 1 to 4) is compared and compared with each other.
  • the conventional example is a QFP package configuration in which the built-in capacitor unit 400 is not provided (that is, the capacity density is 0).
  • FIG. 19 is a cross-sectional view showing the configuration of Comparative Example 1 in [Table 3].
  • 550 is a comparative product. As shown in FIG. 19, the comparative product 550 corresponds to Comparative Example 1 in [Table 3], and the semiconductor chip 270 and the lead frame 120 are connected by a plurality of fourth wires 230a and 230b. , ESR (transmission series resistance), etc. are improved.
  • Comparative Example 1 in [Table 3] is a sample in which the built-in capacitor unit 400 is built, but the semiconductor chip 270 and the built-in capacitor unit 400 are connected only by the second wire 210. Yes. That is, in the structure of Comparative Example 1, the upper electrode 170 and the upper auxiliary electrode 180 constituting the built-in capacitor unit 400 and the semiconductor chip 270 are not electrically connected (to the semiconductor chip 270). The capacitor is not connected, that is, the capacitance density is 0).
  • the built-in capacitor unit 400 in Comparative Example 1 uses a stainless steel foil containing Al (aluminum) and having a thickness of 100 ⁇ m. As described above, in Comparative Example 1, as shown in FIG. 19, by connecting the semiconductor chip 270 and the lead frame 120 with the plurality of fourth wires 230a and 230b, ESR (transmission series resistance) or the like can be obtained. It is an improvement.
  • the capacitance density was as low as 7 pF / mm 2 , but it was the same as that with a built-in capacitor having a capacitance of 0.17 nF, which seems to be affected by the low dielectric constant of the dielectric paste.
  • the sample of Comparative Example 2 had a low capacity density and Poor (an undesirable result).
  • a stainless steel foil (thickness 50 ⁇ m) containing aluminum was used as the heat-resistant metal plate 130.
  • the lower electrode 140 and the upper electrode 170 are AgPd electrodes, and the lower auxiliary electrode 150 and the upper auxiliary electrode 180 are not provided.
  • the built-in capacitor unit 400 had a high capacitance density of 400 pF / mm 2 .
  • the parameter n 5
  • there were 2 good products and 3 NG products In this NG product, a short circuit occurred in the electrical inspection of the capacitor.
  • a stainless steel foil (thickness 50 ⁇ m) containing aluminum was used as the heat-resistant metal plate 130.
  • the lower electrode 140 and the upper electrode 170 are AgPd electrodes, and further, an Ag electrode serving as the lower auxiliary electrode 150 and the upper auxiliary electrode 180 is provided. Wire bonding was performed on the lower auxiliary electrode 150 and the upper auxiliary electrode 180.
  • the capacitance density of the built-in capacitor unit 400 was as high as 400 pF / mm 2 . In addition, the wire bonding did not cause any damage to the capacitor.
  • a stainless steel foil (thickness: 100 ⁇ m) containing aluminum was used as the heat-resistant metal plate 130.
  • the lower electrode 140 and the upper electrode 170 are AgPd electrodes, and further, an Ag electrode serving as the lower auxiliary electrode 150 and the upper auxiliary electrode 180 is provided. Wire bonding was performed on the lower auxiliary electrode 150 and the upper auxiliary electrode 180.
  • the built-in capacitor unit 400 had a high capacitance density of 400 pF / mm 2 . In addition, the wire bonding did not cause any damage to the capacitor.
  • a stainless steel foil (thickness 100 ⁇ m) containing aluminum was used as the heat-resistant metal plate 130.
  • the lower electrode 140 and the upper electrode 170 are AgPd electrodes, and an AgPd electrode to be the lower auxiliary electrode 150 and the upper auxiliary electrode 180 is further provided. Wire bonding was performed on the lower auxiliary electrode 150 and the upper auxiliary electrode 180.
  • the built-in capacitor unit 400 had a high capacitance density of 400 pF / mm 2 . In addition, the wire bonding did not cause any damage to the capacitor.
  • Example 4 when the lower auxiliary electrode 150 and the upper auxiliary electrode 180 are formed even though the thickness of the heat-resistant metal plate 130 is reduced to 50 ⁇ m, the force and heat generated during wire bonding are reduced. This is probably because the lower auxiliary electrode 150 and the upper auxiliary electrode 180 absorb and relax, thereby suppressing the occurrence of microcracks or the like in the sintered dielectric 160. Even when the die pad was small, the wire bondability was good. In the case of Example 2, there may be a problem in wire bonding properties depending on the size of the die pad.
  • the transmission characteristics of the lead frame package QFP equipped with the built-in capacitor unit is evaluated at high speed transmission at the Gpbs level.
  • QFP samples of various levels 216 pins, 24 mm ⁇ are used to create a QFP to be a lead frame 120, and a semiconductor chip 270 to be mounted here is manufactured in-house.
  • [Table 4] is an example of a comparison result of transmission characteristics.
  • the conventional example in [Table 4] is an example of transmission characteristics when no capacitor is built in.
  • Comparative example 1 in [Table 4] is an example of transmission characteristics in the case shown in FIG.
  • Comparative Example 2 in [Table 4] is an example of transmission characteristics when a conventional dielectric that is not sintered is used as the dielectric instead of the sintered dielectric 160.
  • Examples 1 to 4 are the best modes of the present invention, for example, those shown in FIG.
  • the conventional example literally has a normal lead frame package mounted on the evaluation board via a socket, and all necessary bypass capacitors (0.1 ⁇ F, 1 ⁇ F various bypass capacitors) are mounted on the evaluation board. ing.
  • the total length of the lead frame, bonding wire, wiring on the evaluation board, etc. from the LSI power supply terminal to the bypass capacitor is increased, so that ESL (equivalent series inductance) due to the wiring length increases, As a result, the power supply impedance increased.
  • the clock jitter and the data jitter of 3 Gbps and 6 Gbps both increased.
  • the internal standard value for satisfying the characteristics as a product could not be satisfied.
  • Comparative Example 1 a lead frame package in which a built-in capacitor unit is mounted is created, and only the power (VDD) wire is read from the semiconductor chip while the ground electrode (GND) wire is connected to the capacitor unit. A direct connection to the frame.
  • Comparative Example 2 is a result of using a commercially available sheet-like capacitor as a built-in capacitor unit, mounting, and wire bonding connection.
  • a conventional commercially available sheet capacitor that is, a sheet capacitor using a thermosetting dielectric paste in which a dielectric powder such as BTO is dispersed in a thermosetting resin such as an epoxy resin
  • the capacity value that can be mounted was as low as about 0.17 nF. Therefore, in the case of the comparative example 2, although the effect of reducing jitter is slightly seen, the effect is almost within the range of measurement variation.
  • Example 1 a sintered dielectric 160 using BTO as a dielectric, and the lower electrode 140 and the upper electrode 170 are AgPd electrodes
  • the clock jitter at 3 Gbps is 49 psec
  • the clock jitter at 6 Gbps is 49 psec.
  • the data jitter at 6 Gbps was as excellent as 78 psec.
  • Example 1 when an impact resistance experiment was performed, a problem sometimes occurred. However, this can be made (Good) by optimizing the shape of the QFP. There is a case.
  • the electrode configuration serving as the connection surface for wire bonding is configured only with an AgPd electrode, bonding is possible, but the electrode thickness may not be sufficiently secured, and the pull strength may not be secured.
  • a very good wire bonding property can be obtained by selectively printing and forming an Ag electrode on the AgPd electrode as an auxiliary electrode by about 20 ⁇ m. That is, damage to the dielectric layer due to bonding can be avoided, and the capacitance density and other dielectric characteristics can be maintained.
  • the heat-resistant metal plate may be called a heat-resistant metal foil.
  • the heat resistant metal plate and the heat resistant metal foil are substantially the same.
  • the capacitor built in the semiconductor device includes the sintered dielectric formed on the heat-resistant metal plate, so that the capacity of the capacitor can be dramatically increased. Furthermore, in an electronic device that requires high-speed signal processing such as 2K and 4K, when performing high-speed signal processing, jitter can be greatly reduced and the performance of the device can be improved.

Abstract

 高速信号処理を行う半導体部品において問題となるジッターを低減する。 耐熱金属板と、この耐熱金属板の一面以上に形成された、下部電極と焼結誘電体部と上部電極とを有するキャパシタ部と、キャパシタ部の上に固定された半導体チップと、リードフレームと、半導体チップや上部電極とを電気的に接続するワイヤーと、少なくともキャパシタ部と半導体チップとを埋設するモールド部と、を有する半導体装置であって、半導体チップや電極、金属板等を第1、第2、第3ワイヤーを介して電気的に接続されている半導体装置とする。

Description

半導体装置、内蔵用キャパシタユニット、半導体実装体と、内蔵用キャパシタユニットの製造方法
 本発明は、車載通信分野、携帯端末など高速通信分野に用いられる、例えばHDMI(登録商標)装置等に使われる、半導体装置と、半導体装置用のキャパシタユニット、半導体実装品と、内蔵用キャパシタユニットの製造方法に関するものである。また詳しくは、ハイビジョン(2K)、更には4K、8K等の高解像度等のディスプレイ等に使われる、高速画像通信処理用半導体装置の特性の改善に関するものである。
 携帯端末や、ゲーム機、平面TV等においては、ハイビジョン、更には4K、8K等の高速信号処理が要求されており、近い将来には、車載のディスプレイにおいてもこのような2K4Kの高速通信が求められると考えられている。こうした高速信号処理を行うに当たっては、Gbpsレベルの大量の画像伝送を行う必要があり、規格に定められているジッター条件を満たすことが重要となる。
 こうしたジッター特性の改善のために、半導体チップと共に、積層セラミックコンデンサをバイパスコンデンサとしてパッケージに内蔵することが提案されている。積層セラミックコンデンサは、安価で大容量が得られる利点がある。しかし、半導体チップと、積層セラミックコンデンサとを同一面に配置する場合には、積層セラミックコンデンサの電極面積が小さく、一端子毎に積層セラミックコンデンサを実装する必要があるが、実装配置できる面積領域も限られている。更にいえば、積層セラミックコンデンサをはんだ実装した場合は、その後のはんだリフロー工程時のはんだ再溶融対策に留意する必要性が発生する。また半導体チップより外側に積層セラミックコンデンサを実装する必要があり、半導体装置の投影面積を増加させるという問題点も有していた。
 こうした問題点に対して、TAB(Tape Automated Bonding)を使った積層型コンデンサを内蔵することが提案されている。特許文献2では、半導体チップの底面に、絶縁膜及び金属箔によるコンデンサを、バイパスコンデンサとしてパッケージに内蔵することが提案されている。図20を用いて、更に詳しく説明する。
 図20は、従来の絶縁膜及び金属箔による平行平板型コンデンサを内蔵した半導体パッケージの断面図である。図20において、1はタブ(TAB、Tape Automated Bonding)である。そしてタブ1の一面には、半導体チップ2が、タブ1の他面には、絶縁膜4を介して金属箔5が形成されている。そして、タブ1と、絶縁膜4と、金属箔5とが、キャパシタ部6を形成している。そして、ボンディングワイヤー7が、半導体チップ2とリードフレーム8との間や、タブ1とリードフレーム8とを、電気的に接続する。
 ここでタブ1とは、テープ状のフレキシブル回路基板である。タブテープ(TABテープ)とは、ポリイミドからなるフィルムの上に、エッチングで形成した銅配線からなる配線とを有したものである。
 しかしタブ1を用いてキャパシタ部6を形成した場合、バイパスコンデンサとして要求される特性を満たすことは難しい。その理由の一つは、TABテープを用いた場合、400℃以上の高温処理が難しい。これはTABテープに使うポリイミド材料が400℃以上に耐えないためである。更にTABテープを用いた場合、キャパシタ部6の形成に用いる誘電体材料は、400℃未満、すなわちTABテープが耐える温度限界は300℃以下で形成される誘電体材料の中での限られた選択となる。この結果、TABテープの表面に形成できる絶縁膜4は、樹脂を主体としたものになってしまい、誘電率が低くなる。その結果、高速信号処理に耐えるだけの、即ち電源電圧の変動を抑える効能を有するバイパスコンデンサを形成することが難しい場合があった。
 図21は、従来のリードフレーム上に誘電体を形成してなるコンデンサを内蔵した半導体パッケージの断面図である。図21において、誘電体としてタンタルオキサイド(ε;約20~27)、BaTiO(ε;約2000)、SrTiO(ε;150~200)、BaSrTiO(ε;200~450)、PbLaZrTiO(ε;750~4000)等を用いること、リードフレームとして、42FN、50FN、コバール等を使うことが提案されている(特許文献2)。
 このようにタブの代わりに、耐熱金属材料を用いてキャパシタを形成することが考えられる。しかし例えばコバール(Kovar)の成分の例は重量%でNiが29%、Coが17%。Siが0.2%。Mnが0.3%、Feが53.5%である。また42FN(別名42アロイ、42Alloy)の主な成分は、42Ni-Fe(wt%)であり、50FNとは、50Ni-Fe(wt%)である。こうした金属材料は、優れた耐熱性を有していたとしても、微細なパターンを有するリードフレーム状に加工した状態で、300℃以上、600℃以上、更には900℃以上と高温で熱処理した場合、微細部分が変形しやすいという問題点を有していた。
 すなわち、微細なパターンを有するリードフレーム状の耐熱金属板の上に、キャパシタを形成しようとしても、300℃以上で熱処理した場合、微細部分の寸法変化を防止するために設けているポリイミド補強部が加熱途中に消失する。このように、リードフレーム先端形状部等の高精度を維持するために設けているポリイミド補強部が300℃以上、400℃以上と高温で加熱処理した場合、消失してしまい、リードフレームの寸法精度が低下する。
特開平5-152506号公報 特開2006-019596号公報
 本発明は上記に鑑みてなされたものであり、半導体装置に内蔵する内蔵用キャパシタユニットを、リードフレームとは別に用意した耐熱金属板上に焼結誘電体を用いて形成し、この内蔵用キャパシタユニットを、リードフレームの上に、半導体チップと共に搭載し、ボンディングワイヤーで、半導体チップと内蔵用キャパシタユニットを、内蔵用キャパシタとリードフレームとを接続されてなる半導体装置とすることで、半導体の高速通信機能の安定動作及びジッター特性等の改善、ノイズ耐性の向上を目的とする。
 本発明の半導体装置の一つの形態は、耐熱金属板と、この耐熱金属板の一面以上に形成された、少なくとも下部電極と焼結誘電体部と上部電極とを有するキャパシタ部と、キャパシタ部の上に固定された半導体チップと、リードフレームと、半導体チップや上部電極とを電気的に接続するワイヤーと、少なくともキャパシタ部と半導体チップとを埋設する樹脂モールド部と、を有する半導体装置であって、半導体チップと上部電極とが、第1ワイヤーを介して電気的に接続され、半導体チップと下部電極とが、第2ワイヤーを介して電気的に接続され、上部電極とリードフレームとが、第3ワイヤーを介して電気的に接続されている半導体装置であって、半導体チップと上部電極とが、第1ワイヤーを介して電気的に接続され、半導体チップと金属板とが、第2ワイヤーを介して電気的に接続され、上部電極とリードフレームとが、第2ワイヤーを介して電気的に接続されている半導体装置とする。これにより、半導体装置に内蔵するキャパシタの容量を増加させられ、半導体チップにおいて必要な容量成分を第1、第2のワイヤーを介して自由に供給できるため、信号処理におけるジッターを大幅に低減することができる。また、外部からのノイズ耐性を向上させることもできる。
 本発明の半導体装置の別の一つの形態は、耐熱金属板と、この耐熱金属板の一面以上に形成された、少なくとも焼結誘電体部と上部電極と上部電極に接して上部補助電極とを有するキャパシタ部と、キャパシタ部の上に固定された半導体チップと、リードフレームと、半導体チップや上部電極とを電気的に接続するワイヤーと、少なくともキャパシタ部と半導体チップとを埋設する樹脂モールド部と、を有する半導体装置であって、半導体チップと上部補助電極とが、第1ワイヤーを介して電気的に接続され、半導体チップと金属板とが、第2ワイヤーを介して電気的に接続され、上部電極とリードフレームとが、第3ワイヤーを介して電気的に接続されている半導体装置とする。これにより、半導体装置に内蔵するキャパシタの容量を増加させられ、半導体チップにおいて必要な容量成分を第1、第2のワイヤーを介して自由に供給できるため、信号処理におけるジッターを大幅に低減することができる。
 本発明の半導体装置のさらに他の一形態は、耐熱金属板と、この耐熱金属板の一面以上に形成された、少なくとも下部電極と焼結誘電体部と上部電極と下部電極に接するように設けられた下部補助電極とを有するキャパシタ部と、キャパシタ部の上に固定された半導体チップと、リードフレームと、半導体チップや上部電極とを電気的に接続するワイヤーと、少なくともキャパシタ部と半導体チップとを埋設する樹脂モールド部と、を有する半導体装置であって、半導体チップと上部電極とが、第1ワイヤーを介して電気的に接続され、半導体チップと下部補助電極とが、第2ワイヤーを介して電気的に接続され、上部電極とリードフレームとが、第3ワイヤーを介して電気的に接続されている半導体装置とする。これにより、半導体装置に内蔵するキャパシタの容量を増加させられ、半導体チップにおいて必要な容量成分を第1、第2のワイヤーを介して自由に供給できるため、信号処理におけるジッターを大幅に低減することができる。
 本発明によれば、上記のように半導体装置に内蔵するキャパシタの容量を増加させられ、半導体チップにおいて必要な容量成分を過渡応答良く第1、第2のワイヤーを介して自由に供給できる。そのため、電源電圧の揺れを抑え、作用効果として信号処理におけるジッターを大幅に低減することができ、ハイビジョン、更には4K、8K等に代表される高速信号処理が要求されている電子機器において、高速信号処理を満たすための規格条件を満たすことが出来、機器の高性能化が容易となる。
図1は、本願発明の半導体装置の断面図である。 図2は、図1で示した半導体装置の上部図である。 図3Aは、半導体装置に内蔵するための内蔵キャパシタユニットの製造方法の一例を示す断面図である。 図3Bは、半導体装置に内蔵するための内蔵キャパシタユニットの製造方法の一例を示す断面図である。 図4は、上部電極の上に、更に上部補助電極を設ける場合について示す断面図である。 図5は、上部電極上に、誘電体部を形成する様子を示す断面図である。 図6Aは、誘電体の上に複数の上部電極を形成した様子を示す断面図である。 図6Bは、完成した内蔵用キャパシタ部の断面を示す断面図である。 図7は、内蔵キャパシタユニットを、リードフレーム上に導電性接着剤等を用いて搭載する様子を示す断面図である。 図8は、内蔵用キャパシタユニットの上に半導体チップを固定する様子を示す断面図である。 図9は、ダイアタッチ部を介して、半導体チップが、内蔵用キャパシタユニットの上に固定された様子を示す断面図である。 図10は、半導体チップと、上部電極との間をワイヤーで接続する様子を示す断面図である。 図11は、半導体チップと、下部電極との間をワイヤーで接続する様子を示す断面図である。 図12は、下部電極と、リードフレームとの間をワイヤーで接続する様子を示す断面図である。 図13は、半導体チップと、リードフレームとの間をワイヤーで接続する様子を示す断面図である。 図14は、ボンディング終了後に、市販のモールド樹脂を用いてモールドする様子を示す断面図である。 図15は、発明者らが、実施の形態等で説明した半導体装置に用いるリードフレームの平面図である。 図16は、図15のセンター保持部の上に、キャパシタ用の誘電体材料を印刷形成した後、熱処理(例えば400℃程度)した場合に発生する問題点について示す平面図である。 図17は、リードフレームを、850℃~950℃と、誘電体焼成に必要な熱処理を行った場合に発生する問題点について示す断面図である。 図18Aは、本願発明の半導体装置を用いた半導体実装体を示す側面図である。 図18Bは、本願発明の半導体装置を用いた半導体実装体を示す側面図である。 図18Cは、本願発明の半導体装置を用いた半導体実装体を示す上面図である。 図19は、表3における比較例1の構成を示す断面図である。 図20は、従来の絶縁膜及び金属箔による積層型コンデンサを内蔵した半導体パッケージの断面図である。 図21は、従来のリードフレーム上に誘電体を形成してなるコンデンサを内蔵した半導体パッケージの断面図である。
 以下、本発明の実施の形態の一例について説明する。
 [実施の形態1]
 実施の形態1を用いて、本願発明の半導体装置について説明する。
 図1は、本願発明の半導体装置の断面図の一例を示す断面図である。図1において、110は半導体装置、120はリードフレーム、130は耐熱金属板、140は下部電極、150は下部補助電極、160は焼結誘電体部、170は上部電極である。180は上部補助電極、190は内蔵キャパシタ部、200は第1ワイヤー、210は第2ワイヤー、220は第3ワイヤー、230は第4ワイヤー、240は電極ボンディング部、250は半導体ボンディング部、260はLF(リードフレーム)ボンディング部、270は半導体チップ、280はダイアタッチ部、290はモールド部、300は導電接着部である。
 図1に示すように、本願発明の半導体装置110は、耐熱金属板130と、この耐熱金属板130の一面以上に形成された、少なくとも焼結誘電体160と上部電極170とを有している。そして少なくとも、耐熱金属板130と、焼結誘電体160と、上部電極170とが内蔵キャパシタ部190を形成している。そしてこの内蔵キャパシタ部190の上に固定された半導体チップ270や、リードフレーム120と、上部電極170との間を電気的に接続する第1ワイヤー200を有する。更に半導体チップ270と、リードフレーム120あるいは下部電極140あるいは下部補助電極150との間を電気的に接続する第2ワイヤー210を有する。更に上部電極170または上部補助電極180と、リードフレーム120との間を電気的に接続する第3ワイヤー220を有している。また半導体チップ270と、リードフレーム120との間を電気的に接続する第4ワイヤー230を有している。
 そして、第1ワイヤー200、第2ワイヤー210、第3ワイヤー220、第4ワイヤー230、内蔵キャパシタ部190や、半導体チップ270は、モールド部290に埋設され、半導体装置110を構成する。なお、必要に応じて、内蔵キャパシタ部190が、導電接着部300を介して固定されたリードフレーム120の裏面側を、モールド部290から露出するようにしても良い。こうすることで、半導体装置110の放熱性を高めるとともに、メインボードの接地電極との直接接続を実現することで耐ノイズ特性を高めることができる。
 図1に示すように、半導体チップ270と上部電極170とを、第1ワイヤー200を介して電気的に接続する。また半導体チップ270と耐熱金属板130とを、第2ワイヤー210を介して電気的に接続する。更に上部電極170とリードフレーム120とを、第3ワイヤー220を介して電気的に接続する。このように接続することで、リードフレーム120や半導体チップ270の所定位置に、第1ワイヤー200~第3ワイヤー220を介して、内蔵キャパシタ部を、半導体チップの必要な位置に、ワイヤーボンディングを使って電気的に接続することができる。
 ここで、半導体チップ270と、第1ワイヤー200や第2ワイヤー210との接続部分を、半導体ボンディング部250としても良い。なお、ボンディングにおいて、ワイヤー先端に放電等でワイヤー金属を溶融させてボールを形成し、このボール部分を、半導体ボンディング部250としても良い。そして、この半導体ボンディング部250の上に、ボールを形成しないボンディング方法(例えば、ウエッジボンディング等)を用いて、ワイヤー実装しても良い。また電極ボンディング部240、LFボンディング部260も、半導体ボンディング部250と同様なボール部分としても良い。
 同様に上部電極170や、上部補助電極180、下部電極140、下部補助電極150と、第1ワイヤー200や第3ワイヤー220等との接続部を電極ボンディング部240としても良い。またリードフレーム120と、第3ワイヤー220や第4ワイヤー230との接続部をLFボンディング部260としても良い。このようにすることで、第1ワイヤー200~第4ワイヤー230を介して、半導体チップ270やリードフレーム120を、内蔵キャパシタ部190の所定位置に電気的に接続することができる。こうして、内蔵キャパシタ部190を一種のバイパスコンデンサとして、第1ワイヤー200~第4ワイヤー230を使って、縦横無尽に半導体チップ270の任意の位置に接続できる。
 なお図1に示すように、リードフレーム120の上に、導電接着部300を介して、内蔵キャパシタ部190を固定することができる。また内蔵キャパシタ部190の上部電極170の上に、ダイアタッチフィルム等からなるダイアタッチ部280を介して、半導体チップ270を固定する。
 上部電極170の上に、直接、第1ワイヤー200や第3ワイヤー220等をボンディングしても良いが、上部補助電極180を用いて、第1ワイヤー200や第3ワイヤー等をボンディングすることで、ボンディングの安定性を高められる。
 このように上部電極170の上でなく、上部電極170の上に設けた、上部補助電極180の上に、第1ワイヤー200や第3ワイヤー等をボンディングすることで、ボンディングに必要な熱や超音波、圧力等が、焼結誘電体160に与える影響を抑制できる。なお上部電極170の上に、上部補助電極180を設けた場合、上部補助電極180の厚みは5μm以上、更には10μm以上が望ましい。なお5μmは5um、10μmは10umと記載しても良い。上部電極170の厚みが5μm未満、更には2μm未満の場合、ボンディング条件によっては、焼結誘電体160にマイクロクラック等を発生させ、ボンディングワイヤーのプル強度が得られない場合がある。
 また下部電極140の上に、直接、第2ワイヤー210等をボンディングしても良いが、下部電極140に重なるように設けた厚み5μm以上の下部補助電極150の上にボンディングしても良い。上部電極170の上でなく、下部電極140の上に設けた、下部補助電極150の上に、ボンディングすることで、ボンディング高さが稼げるため、ボンディング安定性を高められる。なお下部電極140の上に、下部補助電極150を設けた場合、上部補助電極180の厚みは5μm以上、更には10μm以上が望ましい。更にいえば、誘電体厚み、電極厚みによっては20μm以上が望ましい。下部電極140の厚みが5μm以下、更には2μm未満の場合、ボンディングによる補助電極としての効果が得られない場合がある。
 図1において、耐熱金属板130と、焼結誘電体160との間に、下部電極140を設けているが、下部電極140を省略しても良い。下部電極140を省略した場合、内蔵キャパシタ部190は、耐熱金属板130と、焼結誘電体160と、上部電極170によって構成されることになる。また下部電極140を省略した場合に、耐熱金属板130の上に、直接、下部補助電極150を形成しても良い(図示していない)。耐熱金属板130の上に、直接、下部補助電極150を形成し、この下部補助電極150にワイヤーボンディングすることが有用である。熱処理されて表面に酸化膜が形成された耐熱金属板130の表面にボンディングするのではなく、耐熱金属板130の上に直接形成された下部補助電極にボンディングすることで、ボンディング安定性を高められる。
 なお、図1に示すように、耐熱金属板130を使うことで、誘電体材料として、200℃~300℃で熱硬化する熱硬化型の誘電体(エポキシ樹脂等の中に、チタン酸バリウム等の誘電体を分散してなる誘電体材料)を使うことができるが、誘電体材料として、800℃以上、更には850℃以上で焼成してなる焼結誘電体を焼結誘電体160として用いることが望ましい。熱硬化型の誘電体の場合、比誘電率(K)は、10~50程度と低いが、誘電体として焼結誘電体160を使うことで、比誘電率(K)を500程度まで高められる。このようにして焼結誘電体160を用いることで、内蔵キャパシタ部190の容量値を高め、電気特性や信頼性を高められる。また焼結誘電体160とすることで、ワイヤーボンディグにも対応できる。
 ここで焼結誘電体160としては、600℃以上、更には800℃以上の高温で熱処理したものとすることが望ましい。600℃以上の高温で熱処理することで、誘電体の中に含まれる比誘電率(K)の低い樹脂成分等を除去できる。更に800℃以上の高温で熱処理することで、誘電体の焼結による緻密性を高められ、誘電体の比誘電率(K)や絶縁特性を高められる。
 なお本願発明の半導体装置110において、複数のリードフレーム120の位置が変化しないように、リードフレーム120に貼付けられているポリイミドフィルム等を設けることは有用であるが、こうしたリードフレーム120の先端部分の位置を保持するために設けられたポリイミドフィルム等は図1において図示していない。
 図2は、図1で示した半導体装置の上部図の一例である。なお図2は、半導体装置110の上に形成されたモールド部290等を図示しないことによって、半導体装置110の内部構造を模式的に説明している。
 図2に示すように、半導体装置110の四方には、モールド部290からその一部が突出するようにリードフレーム120を形成している。そして半導体装置110の中央部には、内蔵キャパシタ部190と、この内蔵キャパシタ部190の上に固定された半導体チップ270が形成されている。そして第1ワイヤー200によって、半導体チップ270と、上部電極170あるいは上部電極170の上に形成された上部補助電極180とが電気的に接続される。同様に第2ワイヤー210によって、半導体チップ270と、下部電極140あるいは下部電極140の上に形成された下部補助電極150あるいは耐熱金属板130(図示していない)あるいは耐熱金属板130の上に形成された下部補助電極150とが、電気的に接続される。同様に、第3ワイヤー220によって、上部電極170あるいは上部電極170の上に形成された上部補助電極180と、リードフレーム120とが、電気的に接続される。同様に、第4ワイヤー230によって、半導体チップ270と、リードフレーム120とが、電気的に接続される。このように、半導体チップ270の端子(図示していない)と、内蔵キャパシタ部190の上に設けられた、複数の上部電極170あるいは上部電極170の上に形成された上部補助電極180との間を、各種ワイヤーを用いて、最適構造で、即ち短配線の接続ができるため、半導体チップ270からの出力、あるいは半導体装置110から外部に伸びるリードフレーム120における過渡応答に優れた電荷供給に伴う電源電圧揺れの低減、その作用効果として信号のジッターを大幅に低減することができる。
 なお図2に示すように、内蔵キャパシタ部190の一部を構成する、上部電極170や上部補助電極180は、複数個、あるいは互いに絶縁されてなる複数パターンとすることが有用である。このように内蔵キャパシタ部190の一部を構成する上部電極170や上部補助電極180を、複数個あるいは互いに絶縁されてなる複数パターンとし、この複数の上部電極170や上部補助電極180に、第1ワイヤー200や第3ワイヤー220を使って個別に接続することができる。このように上部補助電極180を互いに絶縁された複数パターンとすることで、一つの内蔵キャパシタ部190によって、互いに独立した複数個のバイパスコンデンサを形成することができ、半導体チップ270のジッター低減の最適化設計が可能となる。
 本願発明の半導体装置110において、上部電極170のパターン形状や、電極面積、個数等を自由に設計することができる。このため本願発明において、上部電極170のパターン形状を最適化設計することで、半導体装置110の特性を最大に引出すことが可能な電源分割パターンを実現できる。即ち本願発明の半導体装置110とすることで、半導体チップ270に求められる複数の電源系ごとに、最も容量を要求するものに対しては相対的により多くの面積が割り当てられるようにパターニングすることができる。このため、特性バラツキの大きな半導体チップ270に対しても、半導体チップ270の動作を安定化させられるよう、半導体チップ270の電源系毎に、必要なバイパスコンデンサを形成できる。また半導体チップ270を、本願発明の半導体装置110に組み込むことで、電源電圧の安定、ジッターの低減、外部からのノイズに対する耐性向上等EMC(ElectroMagnetic Compatibility)特性を高められることは言うまでもない。
 [実施の形態2]
 実施の形態2では、実施の形態1で説明した半導体装置110に用いる内蔵キャパシタユニットの製造方法や構造の一例について、図3A~図6Bを用いて説明する。
 図3A,3Bは、共に半導体装置に内蔵するための内蔵キャパシタユニットの製造方法の一例を示す断面図である。図3A,3Bにおいて、310は補助線であり、補助線310は個片化サイズを示す。320は隙間部、330は多連ユニットで、340は単独ユニット、350はダミー電極である。
 まず、図3Aに示すように、耐熱金属板130を準備する。なお耐熱金属板としては、厚み50μm以上の、耐熱性(例えば、酸化雰囲気中での850~950℃での焼成に耐えるもの、あるいは加熱時に平坦性が損なわれないもの)を有する金属部材を選ぶ。そして、この耐熱金属板130の一面以上に、スクリーン印刷技術等を用いて、下部電極140を形成する。下部電極140として、市販の850℃~950℃程度の焼成に対応する銀を50wt%以上100wt%以下含む焼結用のAg電極ペースト、あるいは銀を50wt%以上含む焼結用のAgPd電極ペーストを用いることが有用である。そして、この電極ペースト(第1電極ペースト)を、図3Aの補助線310で示すように、隙間部320を設けるように、耐熱金属板130の一面に形成する。下部電極140を形成することで、コンデンサ特性を高め、コンデンサ部分のワイヤーボンディング性を高められる。
 なお耐熱金属板130の厚みが50μm以下の薄い場合、耐熱金属板130の平坦性が低下し変形する場合がある。なお耐熱金属板の熱処理時の変形、即ち、反り発生を防止するには、例えば図3Bに示すように、耐熱金属板130の残された他の一面に、ダミー電極350を形成しておくことが有用である。市販の850℃~950℃程度の焼成に対応するAg電極ペースト、あるいはAgPd電極ペーストを、ダミー電極350とすることで、焼成時等における耐熱金属板130と、下部電極140や焼結誘電体160、上部電極170等との熱膨張係数に起因する耐熱金属板130の反りや歪みの発生を防止できると共にこのダミー電極350を、耐熱金属板の電極の一部として活用できる。図3Bに記載した、ダミー電極350は、後述する図4等において図示していないが、必要に応じてダミー電極350を設けることは有用である。
 図3A,3Bにおいて、単独ユニット340が、一つ一つの内蔵キャパシタユニットに対応する。また図3に示すように、単独ユニット340を、隙間部320を介して、複数個、XY方向に並べて形成してなる、多連ユニット330として製造することが有用である。多連ユニット330として取り扱うことで、単独ユニット340に形成する内蔵キャパシタ間の特性バラツキを低減することができ、更に生産性、検査容易性観点から製造コストを低減できる。一例として、単独ユニット340の寸法を9mm×9mmとし、補助線310で示す切断代となる隙間部を1mmとし、多連ユニット330の外形寸法を300mm×400mmとした場合、1枚の多連ユニットで一度に12個の単独ユニット340が得られることになる。また多連ユニット330とした状態で、それぞれの単独ユニット340に形成された内蔵キャパシタ部190の電気検査等を行っても良い。
 図4は、下部電極に重なるように、更に下部補助電極を設ける場合について示す断面図である。具体的には、図4は、下部電極140の上に、下部補助電極150を設けた場合の断面図である。図4において、360はボンディングエリアである。ボンディングエリア360を、図4に示すように、下部補助電極150とすることで、ワイヤーボンディング時の作業性を高められる。即ち、下部補助電極150の上にワイヤーボンディングすることで、ワイヤーボンディングの密着性をより確保することが出来、プル強度を高められる。下部補助電極150の幅や長さはボンディングを安定に行う観点から100μm以上、より好ましくは200μm以上とすることが有用である。また、下部補助電極150のパターン形状を、任意の形状とすることも可能である。このため下部補助電極150のパターン形状を、各工程におけるアライメントマークとすることも有用である。なおボンディングエリア360は、下部補助電極150の上に限定する必要は無く、下部電極140の上や、耐熱金属板130の上としても良い(図示していない)。また耐熱金属板130の上に、直接、下部補助電極150を形成しても良い。
 図4において、下部電極140の上に形成する下部補助電極150の形成材料としては、市販の850℃~950℃程度の焼成に対応する銀を50wt%以上100wt%以下含む焼結用のAg電極ペースト、あるいはAgPd電極ペースト等を用いることができる。またこれら電極ペーストや電極ペーストが焼結されてなる下部電極140や下部補助電極150に含まれるガラス成分を10wt%、更には5wt%、更にはガラスレス(0.1wt%未満)とすることで、ワイヤーボンディング性を高め、同時焼結性を高めることができる。
 図4は、多連ユニット330の一部を構成する一つの単独ユニット340を図示するものであり、図4において、他の単独ユニット等は点線370によって省略している。
 図5は、上部電極上に、誘電体部を形成する様子を示す断面図である。図5において、焼結誘電体160を構成する誘電体としては、BTO(チタン酸バリウム系誘電体)を用いることが有用である。BTOを含む誘電体ペーストを所定パターンに印刷した後、900℃前後(望ましくは850℃以上950℃以下、なお850℃未満では焼結誘電体160の誘電体特性が低い場合がある。また950℃より高温で焼成するためには、耐熱金属板に特殊なものを選ぶ必要がある)で焼結することで、焼結誘電体160を形成できる。なおBTOを主成分とする誘電体材料に各種添加剤を加えることで、誘電率や誘電率の温度特性や、焼結開始温度等を調整できる。
 なお焼結誘電体160を構成する誘電体としては、BTO(チタン酸バリウム)以外に、SBT(タンタル酸-ストロンチウム-ビスマス)、BLT(チタン酸ランタン-ビスマス)等の誘電体材料を、用途や環境に留意しながら選択して有用である。またバイパスコンデンサとして、高周波特性が要求される場合、高周波用として公知の誘電体材料を適宜、選択し、焼結誘電体160を構成する誘電体とすれば良い。
 図6A,6Bはそれぞれ誘電体の上に複数の上部電極を形成した様子と、完成した内蔵用キャパシタ部の断面を示す断面図である。図6において、400は、内蔵用キャパシタユニットの一例である。
 図6Aは、多連ユニット330の状態のまま、上部電極170を形成する様子を示す。焼結誘電体160上において、上部電極170を形成するためには、市販の850℃~950℃程度の焼成に対応するAg電極ペースト、あるいはAgPd電極ペーストを用いることが有用である。
 複数の上部電極170の間に隙間部320を形成することで、下部電極140、焼結誘電体160、上部電極170からなる内蔵キャパシタ部190を、複数の独立したバイパスコンデンサとすることができる。その後、必要に応じて、上部電極170の上に上部補助電極180を、市販の850℃~950℃程度の焼成に対応するAg電極ペースト、あるいはAgPd電極ペーストを用いて形成する。なお、下部電極140や、焼結誘電体160、上部電極170等の焼成は、電極ペーストや誘電体ペーストを印刷した後に、個別焼成しても良いし、電極ペーストや誘電体ペーストを印刷乾燥してなる積層体を形成した後に、一括焼成としても良い。個別焼成や一括焼成などの焼成により形成された下部電極140や上部電極170は焼結電極である。また必要に応じて、焼結誘電体160や下部電極140等をそれぞれ2層以上としても良い。2層以上に積層した状態で、これら部材を一括焼成しても良い。こうした部焼成には、市販のメッシュベルト炉(例えば、in/outが30分~2時間程度、最高温度850~950℃)を用いることができる。またペーストに含まれる脱バインダーを安定的に行うため、バッチ炉を用いて昇温工程に時間をかけて焼成することも有用である。
 なお図6A,6Bに示すように、一つの焼結誘電体160の上に、互いに電気的に絶縁されてなる複数の上部電極170を形成することは有用である。一つの焼結誘電体160の上に、複数の上部電極170を、一種の電極分割パターン(焼結電極)として形成することで、半導体チップ270が有する複数の電源系に個別に対応するためのバイパスコンデンサとすることができる。このように一つの焼結誘電体160の上に、互いに絶縁してなる複数の上部電極170を設けることで、互いに温度特性や誘電率の揃った複数のバイパスコンデンサを形成する。
 また必要に応じて、上部電極170に重ねるように、上部補助電極180を設けても良い。その後、こうして作成した多連ユニット330を、隙間部320を介して、個片に分割あるいは切断することで、単独ユニット340とする。そしてこの単独ユニット340において、所定の特性評価(容量値の評価、絶縁性、リーク電流等の評価)は、作業性の観点より多連ユニット330の状態で行っても良い。耐熱金属板130及びその表面に形成した下部電極140や下部補助電極150等を検査時の接地電極とすることで特性検査を安定化できる。これらの検査工程(検査工程は図示していない)を経て、良品と判断されたものが、図6Bに示す内蔵用キャパシタユニット400となる。
 図6Bは、内蔵用キャパシタユニット400の断面図の一例である。図6Bに示すように、内蔵用キャパシタユニット400は、少なくとも耐熱金属板130と、この耐熱金属板130の一面以上に形成された、焼結誘電体160と、上部電極170とを有する内蔵キャパシタ部190と、を有する。この内蔵用キャパシタユニット400は、図6Aに記載した、多連ユニット330を所定形状に、ダイシング装置等を使って分割、切断することで製造できる。
 なお必要に応じて、上部電極170の一部に、ワイヤーボンディング用に厚み5μm以上の上部補助電極180を設けることは有用である。
 また耐熱金属板130と焼結誘電体160との間に、下部電極140を設けることも有用である。また耐熱金属板130と焼結誘電体160との間に下部電極140を設け、更に焼結誘電体160から外部に露出している部分の下部電極140に重なるように、厚み5μm以上の下部補助電極150を、より好ましくは10μm以上の下部補助電極150を設けることも有用である。そしてこの下部補助電極150をワイヤーボンディング用の厚み5μm以上の電極とすることができる。
 なお耐熱金属板130に用いる金属部材は、アルミニウム(Al)を0.5wt%以上含むものとすることが望ましい。アルミニウムを0.5wt%以上含む耐熱金属板130を用いることで、焼結誘電体160の焼結時における耐熱金属板130の酸化や劣化を防止できる。この理由は、これは耐熱金属板130の内部に含まれるアルミニウム成分が、金属部材が加熱される際、耐熱金属板130表面に拡散し、酸化されて、Al等の丈夫な酸化膜となって、金属部材本体の酸化や劣化を防止するためである。また耐熱金属板130の表面に形成されたAl等の酸化膜は、下部電極140や下部補助電極150に対する密着成分として機能するため、耐熱金属板130と、下部電極140や下部補助電極150との間の密着強度を高めることができる。なお耐熱金属板130に含まれるアルミニウムの含有量が20wt%より多くなった場合、耐熱金属板130が特殊で高価なものとなるので、アルミニウムの含有量は20wt%以下が望ましい。
 なお焼結誘電体160には、鉛成分、更にはガラス成分を含まない焼結してなる焼結誘電体部材を用いることが望ましい。鉛成分を含まない焼結誘電体160とすることで、環境対策が可能となる。また焼結誘電体160がガラス成分を含む場合、焼結誘電体160の誘電率(ε)が低下し、コンデンサとしての容量値が低下し、信頼性が影響を受ける場合がある。またなおガラス成分や鉛成分を含まない誘電体部材を用いて焼結誘電体160を形成するには、BTO等を主原料とし、必要な無機系添加剤を加えてなる誘電体材料(あるいは誘電体ペースト)を、850℃~950℃で焼成すれば良い。
 次に、図7を用いて、内蔵用キャパシタユニット400の構造や材料について説明する。
 図7に示すように、内蔵用キャパシタユニット400は、焼結誘電体160や、下部電極140、上部電極170等が850℃~950℃で、個別あるいは一括焼成されたものである。なお内蔵用キャパシタユニット400自身の外形、あるいは上部からの投影図は、長方形や正方形のような単純な形状とすることが望ましい。内蔵用キャパシタユニット400自身の外形を長方形、あるいは正方形とすることで、850℃~950℃の熱処理工程において、内蔵キャパシタ部190の変形を防止できる。このように、内蔵用キャパシタユニット400自身の外形を、一般のリードレームのような微細パターン部分を有していない、長方形や正方形のような単純な形状とする。このような単純な外形形状とすることで、この熱処理時に微細パターン部分が変形したり欠落する恐れも無い。また内蔵キャパシタ部190を構成するために、ペースト材料等を印刷した後、一括焼成することで、内蔵キャパシタ部190としても良い。
 更に耐熱金属板130を一種の拘束層として機能させることで、焼結時の誘電体はXY方向ではなく、ほぼZ軸方向に焼結させることができる。(図7においてX軸は横方向、Y軸は奥行き、Z軸は縦方向を示す。)この結果、焼結誘電体160や、上部電極170等のパターン形状は、印刷時から焼結後まで変化せず、高い寸法精度を維持できる。
 なお内蔵用キャパシタユニット400に用いる焼結誘電体160の厚みは、3μm以上50μm以下、更には5μm以上30μm以下、更には厚み7μm以上20μm以下が望ましい。厚みが3μm未満の場合、焼結誘電体160の絶縁信頼性に問題が残る場合があり、厚みが50μmを超えた場合、容量密度が低下する場合がある。
 なお内蔵用キャパシタユニット400に用いる耐熱金属板130の厚みは50μm以上、300μm以下、更には100μm以上、200μm以下、更には150μm以下が望ましい。厚みが50μm未満の場合、耐熱金属板130の剛性が低下し、取扱い時、即ち個辺化してからの搭載性、またそのときの形状安定性が低下し、焼成時に焼結誘電体160が剥がれ、絶縁性に問題が発生する場合がある。また焼結誘電体160の厚みが300μmを超えた場合、半導体装置110の厚みに影響を与える。
 なお内蔵用キャパシタユニット400、あるいは単独ユニット340の大きさ(あるいは投影床面積)は1mm×1mm以上から30mm×30mm以下の面積とすることが有用である。1mm×1mmより小さい場合は、取扱いが難しくなり、内蔵用キャパシタユニット400の上に固定する半導体チップ270の形状が限定される場合がある。また30mm×30mmより大きくなった場合、内蔵用キャパシタユニット400の実装時に要求される平面性(あるいはコプラナリティ)が低下する場合がある。
 [実施の形態3]
 実施の形態3では、実施の形態2で説明した内蔵用キャパシタユニットを用いた半導体装置110の製造方法について、図7~図14を用いて説明する。
 図7は、内蔵用キャパシタユニットを、リードフレーム上に導電性接着剤等を用いて搭載する様子を示す断面図である。
 図7において、380は導電性接着剤であり、導電性接着剤380としては、市販のダイアタッチ用導電性Agペースト(樹脂入り)や接着剤、あるいはダイアタッチフィルムを用いる。390は矢印である。400は、内蔵用キャパシタユニットであって、多連ユニット330から、個別に切り離されてなる単独ユニット340である。なお内蔵用キャパシタユニット400としては、各種特性検査によって不良品となった単独ユニット340を省き、良品と判断された単独ユニットだけを選別して用いる。
 図7に示すように、リードフレーム120の一部には、導電性接着剤380が付与されており、この導電性接着剤380の上に、矢印390に示すように、内蔵用キャパシタユニット400を搭載する。導電性接着剤380は、導電接着部300として、内蔵用キャパシタユニット400を固着する。必要に応じて導電性接着剤は複数箇所に塗布しても良い。
 図7の矢印390は、内蔵用キャパシタユニット400を、リードフレーム120の上に搭載する様子を示す。図7の矢印390に示すように、検査等によって良品と判断された内蔵用キャパシタユニット400を、導電性接着剤380が付与されたリードフレーム120の上に搭載する。その後、図8に示すようにして、半導体チップ270を搭載する。
 図8は、内蔵用キャパシタユニットの上に半導体チップを固定する様子を示す断面図である。図8に示すように、リードフレーム120の上には、導電接着部300を介して、内蔵用キャパシタユニット400が固定されている。図8の矢印390は、接着剤や接着シートからなるダイアタッチ部280を介して、半導体チップ270を、内蔵用キャパシタユニット400の上に固定する様子を示す。図8に示すように、リードフレーム120は、このリードフレームの左右に多連ユニット状(図示していない)に形成されてなるリードフレーム全体の中の単独ユニット340部分だけを抜き出したものである。
 図9は、ダイアタッチ部を介して、半導体チップを、内蔵用キャパシタユニットの上に電気的及び機械的に接続した様子を示す断面図である。
 ダイアタッチ部280は、半導体チップ270がウエハ状態の時に貼り付けられたものとしても良い。半導体チップ270をダイアタッチ部280と一体化しておくことで、半導体チップ270を個辺ダイシングする際に、同時にダイアタッチ部280も個片化できる。このようにダイアタッチフィルム等からなるダイアタッチ部280を、予め半導体チップ270に貼り合わせた状態で、図8に示すように内蔵キャパシタ部190の上に実装すれば良い。こうすることで、ダイアタッチ部280としては、市販の厚み10μm程度の薄いものを使うことができる。
 このワイヤーボンディングが行われる直前の状態、ダイボンド工程が完了した時点で改めて容量検査、誘電特性、絶縁性等の各種電気検査を行うことも有用である。
 次に図10~図14を用いて、ワイヤーボンディング工程について説明する。
 図10は、半導体チップと、上部電極との間をワイヤーで接続する様子を示す断面図である。図10に示すように、半導体チップ270と、上部電極170や上部補助電極180との間を第1ワイヤー200で接続する。ここで第1ワイヤー200と、上部電極170や上部補助電極180との間に、電極ボンディング部240を形成することは有用である。また半導体チップ270と、第1ワイヤー200との接続部に、半導体ボンディング部250を形成することも有用である。
 図10において、半導体チップ270上に設けられた半導体ボンディング部250と、内蔵キャパシタ部190に設けられた上部補助電極180との間を、短ワイヤーからなる第1ワイヤー200で接続している。
 図11は、半導体チップと、下部電極との間をワイヤーで接続する様子を示す断面図である。図11に示すように、半導体チップ270と、下部電極140や下部補助電極150との間を、第2ワイヤー210で接続する。なお半導体チップ270と、下部電極140との間や、半導体チップ270と耐熱金属板130との間を、第2ワイヤー210で接続しても良い(図示していない)。また下部電極140や下部補助電極150、耐熱金属板130の上に、電極ボンディング部240を形成し、この電極ボンディング部240に、第1ワイヤー200や第2ワイヤー210等を接続することは有用である。また半導体チップ270と、第2ワイヤー210との接続部に、半導体ボンディング部250を形成することも有用である。
 図12は、上部電極と、リードフレームとの間をワイヤーで接続する様子を示す断面図である。図12に示すように、上部電極170と、リードフレーム120との間を、第3ワイヤー220で接続する。なお上部電極170の代わりに、上部補助電極180と、リードフレーム120との間を、第3ワイヤー220で接続しても良い(図示していない)。ここでリードフレーム120と、第3ワイヤー220との接続部に、LFボンディング部260を形成することも有用である。また下部電極140や下部補助電極150、耐熱金属板130と、第3ワイヤー220との間に、電極ボンディング部240を形成することは有用である。
 このように、電極ボンディング部240、半導体ボンディング部250、LFボンディング部260を設けることで、ワイヤーと各部材との接続安定性を高められる。
 図13は、半導体チップと、リードフレームとの間をワイヤーで接続する様子を示す断面図である。図13に示すように、半導体チップ270と、リードフレーム120との間を、第4ワイヤー230で接続する。第4ワイヤー230をロングワイヤーとすることも有用である。
 なお図10~図13で説明したワイヤー接続工程の順序は図10~図13の順番に限定する必要は無い。半導体チップ270の仕様や、リードフレーム120のピン数等に応じて、図10~図13に示した工程を、適宜、入れ替えれば良い。
 図14は、ボンディング終了後に、市販のモールド樹脂を用いて金型を用いて所定形状にモールドする様子を示す断面図である。図14に示すように、半導体チップ270や、第1ワイヤー200、第2ワイヤー210、第3ワイヤー220、第4ワイヤー230、内蔵用キャパシタユニット400を、モールド樹脂であるモールド部290で覆うことで、半導体装置110の取扱いや信頼性を高められる。樹脂封止工程では、ボンディングワイヤーが流れてワイヤー間の電気的ショートが発生しないことが肝要である。下部補助電極150や上部補助電極180を形成することで、ボンディングプル強度が高くなり、ボンディングワイヤー形状の安定性が向上する。モールド部290は、半導体装置110を半導体装置外部と絶縁し、覆うものであれば、樹脂でなくても良い。
 その後、所定形状にリード折り曲げ工程を行い、更にリードフレーム120のダイパッド部裏面に回りこんだ不要部分となるモールド部290等を除去することで、前述の図1に示した、半導体装置110となる。このようにモールド部290を除去し、内蔵キャパシタ部190を搭載したリードフレーム120の底部を外部に露出することができる。
 なお図6A,6Bに示したように、内蔵用キャパシタユニット400は、外装となるモールド樹脂等は設けていないが、これは図14で示すように、半導体チップ270の外装となるモールド樹脂を共用できるためである。
 なお図7~図14で、半導体装置は一つ一つの単独ユニット340の状態で図示しているが、前述の図3Aから図6Bで示したような、多連ユニット330として製造し、最後に単独ユニット340として分割すればよい。
 [実施の形態4]
 実施の形態4を用いて、比較例としてのリードフレームの上に誘電体を形成した場合に発生する問題について説明する。実施の形態4では、本願発明のように、耐熱金属板の上に誘電体を設ける場合と、比較例となるリードフレームの上に直接、誘電体を形成する場合について、図15~図17を用いて説明する。
 図15は、発明者らが、実施の形態等で説明した半導体装置に用いるリードフレームの平面図の一例である。図15において、410は多連リードフレーム、420は製品部、430は枠部である。枠部430とは、例えば半導体チップ270(図示していない)や、内蔵用キャパシタユニット400を実装するための複数の製品部420を、Y方向、X方向に規則正しく、多連リードフレーム410として維持するための繋ぎ部分に相当する。(図15においてX軸は横方向、Y軸は縦方向を示す。)440はポリイミド補強部、450は端子部である。ポリイミド補強部440は、微細で複雑な形状をした製品部420におけるリードフレーム120の端子部450の歪みや変形、反り等の発生を防止する。ポリイミド補強部440の材料としては、ポリイミドを用いる。460はセンター部、470はセンター保持部である。センター保持部470は、センター部460を保持する部分である。本願発明の半導体装置110において、内蔵用キャパシタユニット400は、矢印390に示すように、センター部460の上に、導電性接着剤380等を用いて固定する。
 なお図15に示すリードフレーム120は、一枚の金属板を、端子部450、センター部460、センター保持部470、製品部420、枠部430等に機械加工等でパターニングしたものである。リードフレーム120における端子部450(あるいは先端部)は、特にワイヤーボンディングに対応すべく、非常に微細で高精度に形成されており、この端子部450の位置や形状を、高精度に保つためにポリイミド補強部440を形成することが望ましい。
 本願発明の比較例として、リードフレーム120のセンター部460に、焼結性誘電体(図示していない)を、ペースト状としてスクリーン印刷等で所定パターンに、焼成し、焼結させる場合について説明する。この比較例としては、例えば、図15に示すリードフレーム120のセンター部460に、焼結性誘電体(図示していない)を、ペースト状としてスクリーン印刷等で所定パターンに、焼成し、焼結させる場合に相当する。
 図16は、比較例の問題について示す平面図である。図16は、例えば前述の図15のセンター保持部の上に、キャパシタ用の誘電体材料を印刷形成した後、熱処理(例えば400℃~600℃)した場合に発生する問題について示す平面図の一例である。
 図16において、480は変形部、490は比較品誘電体部である。比較品誘電体部490とは、キャパシタ用に、ペースト状態の誘電体材料を、センター保持部470の上に印刷したあと、400℃~600℃程度で熱処理した状態に相当する。ここで400℃~600℃での熱処理とは、たとえば、誘電体ペースト中のバインダー成分(有機成分)が消失したが、誘電体粉末の焼結が始まっていない状態に相当する。
 前述の図15に示したような、ポリイミド補強部440で補強されていたリードフレーム120であっても、400℃~600℃に加熱した場合、図16に示すように、変形部480が発生する。この変形部480とは、これは加熱によってポリイミド補強部440が分解され消失した結果、リードフレーム120の一部が変形したものである。
 なお、図16における比較品誘電体部490は、まだ焼結されていないが、これは焼成タイプの誘電体材料は400℃~600℃では、まだ焼結による収縮が開始されていない場合があるからである。
 図16に示すように、ポリイミド補強部440が形成されるリードフレーム120であっても、ポリイミド補強部440の耐熱温度以上(例えば、400℃以上)で、熱処理した場合、図16に示すように、リードフレーム120が変形してしまう。一度、リードフレームが変形してしまった場合、この変形を元の高精度な状態にまで戻すことは極めて困難であり、ワイヤーボンディングによる電気接続が難しいことは言うまでもない。
 図17は、リードフレームを、850℃~950℃と、誘電体焼成に必要な熱処理を行った場合に発生する問題について示す断面図である。図17は、前述の図15、図16の、ポリイミド補強部440が形成されてなるリードフレーム120におけるセンター保持部470の上に、キャパシタ用の誘電体材料を室温(例えば20℃~25℃)で形成した後、850℃~950℃程度で熱処理した場合の多連リードフレームに相当する。
 図17において、500は変形焼結誘電体部、510は欠落部、520は変形センター部である。
 図17に示すように、850℃~950℃で熱処理されたリードフレーム120は、変形部480に加えて、欠落部510(なお欠落部510は、点線で示している)が発生している。この欠落部510とは、リードフレーム120において高精度が要求される微細部分が変形し、欠落した部分を示す。更にセンター部460も変形センター部520となることがあるが、この原因の一つは、センター保持部470の一部が欠落したり、変形したりするためである。またセンター部460が変形してなる変形センター部520となった場合、図16に示した、比較品誘電体部490が、図17に示す変形焼結誘電体部500となる。これは誘電体部を保持するセンター部460の変形につられて、誘電体も変形してしまうためである。更に、誘電体材料は、850℃~950℃の熱処理によって焼結する際、収縮するため、更に誘電体の形状が変形し、変形焼結誘電体部500となる。
 図17に示すように、リードフレーム120の一部が変形し、その位置精度が低下した場合、ワイヤーボンディングに対応することが難しい。また誘電体部が変形焼結誘電体部500となった場合、誘電体自体に割れやマイクロクラック、ショート等が発生しやすくなり、その電気的特性や信頼性が低下する。
 一方、本願発明の場合、誘電体を焼結して焼結誘電体160としても、リードフレーム120は変形することはない。この理由は、本願発明の場合、誘電体は、リードフレーム120とは別に用意した、耐熱金属板の上で焼結誘電体160として焼成するためである。すなわち、本願発明の半導体装置110の場合、熱処理の影響を受けるのは、焼結誘電体160等が形成される耐熱金属板130の方であり、リードフレーム120そのものは誘電体形成時の熱処理の影響を受けない。このため本願発明の半導体装置110において、リードフレーム120の高精度を保つためのポリイミド補強部440は、リードフレーム120に固定した状態で、前述の図14に示すように、モールド樹脂を使ってモールド成型体に内蔵することができる。
 [実施の形態5]
 実施の形態5を利用して、発明者らが図15~図17の結果を、以下の[表1]、[表2]にまとめる。[表1]は、熱処理後の誘電体の状態について、[表2]は、誘電体の焼成時に発生するリードフレーム(LF)の問題について、それぞれまとめたものである。なお本願発明品とは、図1~図14で説明した本願発明品である。また比較品とは、図16~図17で説明した比較品である。
 [表1]熱処理後の誘電体の状態の説明
Figure JPOXMLDOC01-appb-T000001
 上記[表1]における誘電体の割れ有無とは、本願の場合と、比較品の場合での850℃~950℃で焼成してなる誘電体の外観状態を示すものである。本願発明品の場合、割れも剥がれも発生しなかった(共にGood、良品であった)。またこの誘電体を用いて作成したコンデンサは、コンデンサとして所定の特性を示した。
 一方、比較品の場合、前述の図17に示すような、図17に示すように、割れや変形、剥がれ等が誘電体に発生した。またこの割れや変形、剥がれ等が発生した誘電体を用いて作成したコンデンサは、コンデンサとして機能しなかった。
 [表2]誘電体の焼成時に発生するリードフレーム(LF)の問題
Figure JPOXMLDOC01-appb-T000002
 上記[表2]に示すように、本願発明品において、LF(リードフレーム)は、誘電体の焼成時に変形も欠落も共に発生することは無いが、これは誘電体をリードフレームとは別の耐熱金属板の上で焼成され、リードフレーム120は850℃~950℃の熱処理を受けていないためである。この結果、本願発明のLFは、リードフレーム120へのワイヤーボンディグ性も優れていた。この理由の一つは、本願発明品において、前述の図15に示すように、ポリイミド補強部440が形成された状態で、前述の図10~図13等で説明したワイヤーボンディングできるためである(なお図10~図13、図1等において、ポリイミド補強部440は図示していない)。このように本願発明品の場合、誘電体材料は別に用意した耐熱金属板130の上で焼成するため、本願発明におけるリードフレーム120において、ポリイミド補強部440が形成された状態でワイヤーボンディングできる。
 一方、比較品の場合、リードフレーム120は、変形し、更にその一部は欠落していた。この理由の一つは、リードフレーム120に形成された誘電体を、850℃~950℃で焼成する際に、ポリイミド補強部440が消失したため、あるいはポリイミド補強部440を除去してから焼成加熱処理を行うと容易に変形してしまうためと考えられる。また比較品のように、変形や欠落部分を有するリードフレーム120は、ワイヤーボンディングすることはなかったことは言うまでもない。
 以上のように、本願発明は、バイパスコンデンサを形成するための焼結誘電体160を、リードフレーム120とは別に用意した、耐熱金属板130の上に形成するため、リードフレーム120は変形し、欠落することが無いため、ワイヤーボンディング性に優れ多ピンに対応したリードフレームパッケージの要件を満たすことができる。
 [実施の形態6]
 実施の形態6では、本願発明の半導体装置を用いた半導体実装体について説明する。
 図18A~図18Cは、本願発明の半導体装置を用いた半導体実装体を示す側面図と上面図である。
 図18A~図18Cにおいて、530は配線基板、540は半導体実装体である。配線基板530としては、市販の多層のガラスエポキシ樹脂基板を用いることができる。図18A~図18Cに示す半導体装置110とは、実施の形態1等で説明した本願発明の半導体装置110である。なお図1において、半導体装置110の中に内蔵されている、内蔵用キャパシタユニット400や、リードフレーム120の位置精度を保持するための、ポリイミド補強部440は、図示していない。
 図18Aの矢印390は、本願発明の半導体装置110を、配線基板530の上に実装する様子を示す。なお半導体装置110から伸びたリードフレーム120を、配線基板530に実装するための半田等は図示していない。
 図18Bは、半導体装置と、配線基板とを有する半導体実装体の側面図に相当する。なお図18Bにおいて、他の半導体や、他のチップ部品等は図示していない。
 図18Cは、半導体装置と、配線基板とを有する半導体実装体の上部図に相当する。なお図18Cにおいて、他の半導体や、他のチップ部品等は図示していない。
 図18B,18Cに示すように、本願発明の半導体実装体540は、少なくとも、配線基板530と、この配線基板530の上に実装された半導体装置110とを有している。
 以上のように、本願発明の半導体装置110や、この半導体装置110を用いた半導体実装体540を用いることで、高速伝送品質に優れた各種車載ディスプレイや携帯端末や高品位ディスプレイの更なる高解像度化が可能となる。これは本願発明の半導体装置110に内蔵された内蔵用キャパシタユニット400が、過渡応答良く電荷を供給できるため、高速動作時の電源品質を高め、結果として半導体チップの信号回路においてジッターを大幅に低減するためである。
 更にいえば、生産性、コスト力のみならず耐振動性に優れたリードフレームパッケージを用いて高速伝送品質を高められることができるため、これからますます高速画像処理が求められる車載分野において、非常に好適なデバイスを提供することができる。また、外部からのノイズに対し、電源電圧の揺れを抑制できる等、ノイズ耐性が向上したデバイスも提供できる。
 [実施の形態7]
 実施の形態7では、本願発明の半導体装置や、本発明の半導体実装体について、発明者らが評価した高速伝送品質測定結果について、[表3]、[表4]を用いて説明する。
 [表3]は、発明者らが試作した従来例、比較例を含む半導体装置110のジッター低減効果について評価した結果の一例である。
 [表3]は、従来例(キャパシタを内蔵していない場合)、比較例1(本願発明の一部だけを実施した場合)、比較例2(焼結誘電体160の代わりに、焼結していない従来の樹脂入りの誘電体を用いた場合)、本願発明の実施例(実施例1~4)との構造を、互いに比較、対比させるものである。
 [表3]において、従来例とは、内蔵用キャパシタユニット400を設けていないQFPパッケージ構成である(すなわち容量密度は0)である。
 図19は、[表3]における比較例1の構成を示す断面図である。図19において、550は比較品である。図19に示すように、比較品550は、[表3]における比較例1に相当し、半導体チップ270と、リードフレーム120との間を、複数の第4ワイヤー230a、230bで接続することで、ESR(透過直列抵抗)等を改善している。
 [表3]における比較例1とは、内蔵用キャパシタユニット400を内蔵しているサンプルであるが、半導体チップ270と、内蔵用キャパシタユニット400との間は、第2ワイヤー210だけで接続している。すなわち、比較例1の構造において、内蔵用キャパシタユニット400を構成している、上部電極170や上部補助電極180と、半導体チップ270との間は、電気的に接続されていない(半導体チップ270に、コンデンサは接続されていない、すなわち容量密度は0)である。なお比較例1における内蔵用キャパシタユニット400は、Al(アルミニウム)を含む厚み100μmのステンレス箔を用いている。このように比較例1は、図19に示すように、半導体チップ270と、リードフレーム120との間を、複数の第4ワイヤー230a、230bで接続することで、ESR(透過直列抵抗)等を改善したものである。
 [表3]における比較例2とは、内蔵用キャパシタユニットを構成する誘電体材料として、BTO粉をエポキシ樹脂中に分散してなる誘電体ペースト(K=30)と、厚み18μmの銅箔とを組合せたものを用いた場合である(図示していない)。比較例2の場合、容量密度が、7pF/mmと低かったが、容量0.17nFのキャパシタを内蔵したものと同じであり、誘電体ペーストの誘電率が低いことが影響したと思われる。また比較例2のサンプルは、容量密度が低く、Poor(望ましくない結果)であった。
 [表3]における実施例1とは、誘電体材料としてBTO(K=500)を用いたサンプルである。実施例1において、耐熱金属板130として、アルミニウムを含むステンレス箔(厚み50μm)を用いた。なお実施例1において、下部電極140や上部電極170はAgPd電極とし、下部補助電極150や上部補助電極180は設けていない。この結果、実施例1の場合、内蔵用キャパシタユニット400の容量密度は400pF/mmと高いものが得られた。しかしながら、試作した内蔵用キャパシタユニット400、母数n=5個中に、良品は2個、NG品は3個であった。このNG品は、キャパシタの電気検査においてショートが発生していたものである。以上より、耐熱金属板130の厚みを50μmと薄くした場合、下部補助電極150や上部補助電極180を設けていないと、耐熱金属板の耐力が低下し、ワイヤーボンディング時に発生する力や熱によって、焼結誘電体160にマイクロクラック等が発生する場合があることが判る。
 [表3]における実施例2とは、誘電体材料としてBTO(K=500)を用いた焼結誘電体160を含むサンプルである。実施例2において、耐熱金属板130として、アルミニウムを含むステンレス箔(厚み50μm)を用いた。なお実施例2において、下部電極140や上部電極170はAgPd電極とし、更に下部補助電極150や上部補助電極180となるAg電極を設けている。そしてワイヤーボンドは、この下部補助電極150や上部補助電極180の上に行った。[表3]に示すように、実施例2において、内蔵用キャパシタユニット400の容量密度は400pF/mmと高いものが得られた。またワイヤーボンディングによっても、キャパシタにダメージ等は発生しなかった。これは、実施例2に示すように、耐熱金属板130の厚みを50μmと薄くしたにも関わらず、下部補助電極150や上部補助電極180を形成したからと思われる。これはワイヤーボンディング時に発生する力や熱を、この下部補助電極150や上部補助電極180が吸収、緩和することによって、焼結誘電体160にマイクロクラック等の発生を抑制したためと思われる。
 [表3]における実施例3とは、誘電体材料としてBTO(K=500)を用いた焼結誘電体160を含むサンプルである。実施例3において、耐熱金属板130として、アルミニウムを含むステンレス箔(厚み100μm)を用いた。なお実施例3において、下部電極140や上部電極170はAgPd電極とし、更に下部補助電極150や上部補助電極180となるAg電極を設けている。そしてワイヤーボンドは、この下部補助電極150や上部補助電極180の上に行った。[表3]に示すように、実施例3において、内蔵用キャパシタユニット400の容量密度は400pF/mmと高いものが得られた。またワイヤーボンディングによっても、キャパシタにダメージ等は発生しなかった。これは下部補助電極150や上部補助電極180を形成した場合、ワイヤーボンディング時に発生する力や熱を、この下部補助電極150や上部補助電極180が吸収、緩和することによって、焼結誘電体160にマイクロクラック等の発生を抑制したためと思われる。またダイパッドが小さい場合であっても、ワイヤーボンディグ性は良好であった。
 [表3]における実施例4とは、誘電体材料としてBTO(K=500)を用いた焼結誘電体160を含むサンプルである。実施例4において、耐熱金属板130として、アルミニウムを含むステンレス箔(厚み100μm)を用いた。なお実施例4において、下部電極140や上部電極170はAgPd電極とし、更に下部補助電極150や上部補助電極180となるAgPd電極を設けている。そしてワイヤーボンドは、この下部補助電極150や上部補助電極180の上に行った。[表3]に示すように、実施例4において、内蔵用キャパシタユニット400の容量密度は400pF/mmと高いものが得られた。またワイヤーボンディングによっても、キャパシタにダメージ等は発生しなかった。これは、実施例4に示すように、耐熱金属板130の厚みを50μmと薄くしたにも関わらず、下部補助電極150や上部補助電極180を形成した場合、ワイヤーボンディング時に発生する力や熱を、この下部補助電極150や上部補助電極180が吸収、緩和することによって、焼結誘電体160にマイクロクラック等の発生を抑制したためと思われる。またダイパッドが小さい場合であっても、ワイヤーボンディグ性は良好であった。また実施例2の場合、ダイパッドの面積の大小等によって、ワイヤーボンディング性に問題が発生する場合があった。
 実施例3、4に示すように、AgやAgPd電極によって下部補助電極150や上部補助電極180を形成した場合、ダイパッドを小さくしても、焼結誘電体160にダメージを与えることが無いことが判る。
 なお上記実施例1~4の構成は、図1で図示したものである。
 [表3]本願発明の内蔵用キャパシタユニットを搭載したリードフレームパッケージQFP(Quad Flat Package)の発明品(実施例1~4)と、比較例(比較例、比較例1、2)との構成の比較表の一例
Figure JPOXMLDOC01-appb-T000003
 次に、[表4]を用いて、本願発明の内蔵用キャパシタユニットを搭載したリードフレームパッケージQFPの伝送特性について比較する。
 内蔵用キャパシタユニットを搭載したリードフレームパッケージQFPの伝送特性は、Gpbsレベルでの高速伝送での特性評価となる。このようなGbpsレベルの高速伝送特性の測定方法としては、各種水準のQFPサンプル(216pin、24mm□で統一したリードフレーム120となるQFPを作成し、ここに搭載する半導体チップ270としては、内製したベアの高速通信用LSIを使用して、一水準で統一した)を評価ボード上のソケットに挿入した後、GHz帯波形を観測できるオシロスコープを用いてジッター(JITTER)測定を実施している。ジッター測定値は、ばらつきが大きいため、N=5個、各5回測定値、のべ25回の測定を行い、その測定値の平均値を[表4]に記載した。
 [表4]本願発明の内蔵用キャパシタユニットを搭載したリードフレームパッケージQFPの発明品(実施例1~4)と、比較例(比較例、比較例1、2)との伝送特性の比較表の一例
Figure JPOXMLDOC01-appb-T000004
 [表4]は伝送特性の比較結果の一例である。[表4]における従来例はキャパシタを内蔵していない場合の伝送特性の一例である。[表4]における比較例1は、前述の図19に示した場合の伝送特性の一例である。[表4]における比較例2は、誘電体として、焼結誘電体160の代わりに、焼結していない従来の誘電体を用いた場合の伝送特性の一例である。[表4]において実施例1~4は、本願発明のベストモードであり、例えば前述の図1で示したものである。
 従来例は文字通り、通常のリードフレームパッケージを評価ボードにソケットを介して実装したもので、必要なバイパスコンデンサ(0.1μF、1μFの各種容量バイパスコンデンサを実装)は、全て評価ボード上に実装されている。従来例の場合、LSI電源端子からバイパスコンデンサまで、リードフレーム、ボンディングワイヤー、評価ボード上の配線等、トータル長さが長くなることで、配線長に起因するESL(等価直列インダクタンス)が増加し、その結果、電源インピーダンスが増加した。その結果、従来例の場合、[表4]に示すように、3Gbps、6Gbpsのクロックジッター及びデータジッターが、共に増加した。その結果、従来例の場合、商品としての特性を満足させるための内部の規格値が満足できなかった。
 比較例1は、敢えて内蔵用キャパシタユニットを搭載したリードフレームパッケージを作成し、接地電極(GND)用のワイヤーは、キャパシタユニットに接続させながら、電源用(VDD)のワイヤーのみ、半導体チップからリードフレームへ直接、接続を行ったものである。
 この比較例1と実施例3,4とを比較すると、構成要素は、ほぼ同じで、電源ワイヤーの接続の仕方のみ、異なっている。その結果、比較例1の場合、高速伝送特性であるジッター測定値で、問題が発生した。特に、3Gbps,6Gbps共に30psec以上で、ジッターの優位性が、キャパシタユニット搭載及び直接接続の効果として現れている。短ワイヤー、即ち低ESLで半導体チップ270の電源端子と内蔵用キャパシタユニット400の電源端子部分とを接続する効果が明確に現れている。
 一方、比較例2は、市販のシート状キャパシタを内蔵用コンデンサユニットとして活用し、搭載、及びワイヤーボンド接続した結果である。比較例2に示すように、従来の市販のシート状キャパシタ(即ち、BTO等の誘電体粉末をエポキシ樹脂等の熱硬化性樹脂に分散させてなる熱硬化型誘電体ペーストを用いたシート状キャパシタ)は、電極に銅箔を活用できるというメリットを有する一方、樹脂に誘電体フィラーを充填させた誘電体層構造となるため、比誘電率が小さくなる。発明者らの試作結果では、搭載できる容量値は0.17nF程度と低かった。そのため比較例2の場合、僅かながらジッター低減効果は見られるものの殆ど測定ばらつきの範囲に収まるレベルの効果に止まった。
 また比較例2として試作したシート状キャパシタの場合、リジッド性(あるいは剛性)が低いため、ダイパッドが小さいリードフレームを用いた場合は、ワイヤーボンディングの形成が困難な箇所が多数発生した。更に、比較例2の場合、ワイヤーボンディングに伴うキャパシタの絶縁性が破壊される箇所が一部認められ、デバイス成立性の観点からも問題があることが認められた。
 一方、アルミニウムを含む耐熱性のステンレス金属体上にBTO焼結体を形成した内蔵用キャパシタユニット400を搭載した実施例1~4では、全て初期特性においては比較例、従来例と比較して、ジッターを約30psec以上低減させる顕著な効果が認められた。
 例えば、実施例1(誘電体としてBTOを使った焼結誘電体160や、下部電極140や上部電極170をAgPd電極としたもの)では、3Gbpsにおけるクロックジッターは49psec、6Gbpsでのクロックジッターは49psec、6Gbpsにおけるデータジッターは78psecと優れた結果が得られた。なお実施例1において、耐衝撃実験を行った場合、場合によっては、問題が発生する場合があったが、これはQFPの形状等を最適化することで、対応(Good)とすることができる場合がある。
 以上、実施例1~4の結果をまとめると、以下の(A)(B)(C)が判った。
 (A)ワイヤーボンディングの接続面となる電極構成をAgPd電極のみの構成とすると、ボンディングは可能であるが、電極厚みが十分に確保できずプル強度を確保できない場合がある。こうした場合、補助電極としてAgPd電極上にAg電極を、20μm程度を選択的に印刷形成してワイヤーボンディングすることで、非常に良好なワイヤーボンディング性が得られる。即ち、ボンディングに伴う誘電体層の損傷を回避することが出来、且つ、容量密度その他の誘電特性を損なわないことが可能となる。
 (B)アルミニウムを含む耐熱性ステンレス金属体の箔厚みを30μm、50μm、100μm、200μmと変えて検討した結果、30μm厚、50μm厚では、ダイパッドサイズが小さい時は、ボンディング困難な箇所が発生することがあった。また30μm、50μm厚では、内蔵用キャパシタユニット400を搭載する工程で、曲がる、変形する等の不具合が発生する場合があった。一方、200μm厚の耐熱性の金属板130(あるいは耐熱性金属箔)を採用すると、ワイヤーボンディングするための高さを十分に確保できない設計上の問題が発生し、活用できる範囲が限定される場合があった。なお[表3]、[表4]には、アルミニウムを含むステンレス箔(耐熱金属板130)について、50μm厚、100μm厚の場合だけを抜粋記載したものであり、30μm、200μm等の結果は記載していない。
 (C)補助電極としてAg電極、あるいはAgPd電極を用いた場合を、実施例3,4として比較すると、初期特性比較においては、何れも優れたジッター低減特性を示した。しかし、熱衝撃試験を行った場合、AgPd電極上に厚付けでAgPd電極を選択的に積層形成した場合のみ、電極間の剥離(例えば、上部補助電極180と、ベタ形状の上部電極170との界面部分)が発生する場合があった。こうした場合、下部補助電極150や、上部補助電極180としては、電極中のAg割合を80質量%以上、90質量%以上、95質量%以上と、Ag割合を増加させることが望ましい。以上、補助電極材料としてはAgPd電極より、Ag電極がより好適であることが認められた。
 なお本願発明において、耐熱金属板を耐熱金属箔と呼んでも良い。耐熱金属板も、耐熱金属箔も、実質的に同じである。
 本発明によれば、上記のように、半導体装置に内蔵するキャパシタを、耐熱金属板上に形成した焼結誘電体を含むものとすることで、キャパシタの容量を飛躍的に高めることができ、ハイビジョン、更には2K、4K等の高速信号処理が要求されている電子機器において、高速信号処理を行うに当たっては、ジッターを大幅に低減し、機器の性能を高めることができる。
110  半導体装置
120  リードフレーム
130  耐熱金属板
140  下部電極
150  下部補助電極
160  焼結誘電体
170  上部電極
180  上部補助電極
190  内蔵キャパシタ部
200  第1ワイヤー
210  第2ワイヤー
220  第3ワイヤー
230,230a,230b  第4ワイヤー
240  電極ボンディング部
250  半導体ボンディング部
260  LFボンディング部
270  半導体チップ
280  ダイアタッチ部
290  モールド部
300  導電接着部
310  補助線
320  隙間部
330  多連ユニット
340  単独ユニット
350  ダミー電極
360  ボンディングエリア
370  点線
380  導電性接着剤
390  矢印
400  内蔵用キャパシタユニット
410  多連リードフレーム
420  製品部
430  枠部
440  ポリイミド補強部
450  端子部
460  センター部
470  センター保持部
480  変形部
490  比較品誘電体部
500  変形焼結誘電体部
510  欠落部
520  変形センター部
530  配線基板
540  半導体実装体
550  比較品

Claims (7)

  1. 耐熱金属板と、この耐熱金属板の一面以上に形成された、少なくとも下部電極と焼結誘電体部と上部電極とを有するキャパシタ部と、前記キャパシタ部の上に固定された半導体チップと、リードフレームと、前記半導体チップや前記上部電極とを電気的に接続するワイヤーと、少なくとも前記キャパシタ部と前記半導体チップとを埋設するモールド部と、を有する半導体装置であって、
    前記半導体チップと前記上部電極とが、第1ワイヤーを介して電気的に接続され、
    前記半導体チップと前記下部電極とが、第2ワイヤーを介して電気的に接続され、
    前記上部電極と前記リードフレームとが、第3ワイヤーを介して電気的に接続されている半導体装置。
  2. 耐熱金属板と、この耐熱金属板の一面以上に形成された、少なくとも焼結誘電体部と上部電極と前記上部電極に接して上部補助電極とを有するキャパシタ部と、前記キャパシタ部の上に固定された半導体チップと、リードフレームと、前記半導体チップや前記上部電極とを電気的に接続するワイヤーと、少なくとも前記キャパシタ部と前記半導体チップとを埋設するモールド部と、を有する半導体装置であって、
    前記半導体チップと前記上部補助電極とが、第1ワイヤーを介して電気的に接続され、
    前記半導体チップと前記耐熱金属板とが、第2ワイヤーを介して電気的に接続され、
    前記上部電極と前記リードフレームとが、第3ワイヤーを介して電気的に接続されている半導体装置。
  3. 耐熱金属板と、この耐熱金属板の一面以上に形成された、少なくとも下部電極と焼結誘電体部と上部電極と前記下部電極に接するように設けられた下部補助電極とを有するキャパシタ部と、前記キャパシタ部の上に固定された半導体チップと、リードフレームと、前記半導体チップや前記上部電極とを電気的に接続するワイヤーと、少なくとも前記キャパシタ部と前記半導体チップとを埋設するモールド部と、を有する半導体装置であって、前記半導体チップと前記上部電極とが、第1ワイヤーを介して電気的に接続され、
    前記半導体チップと前記下部補助電極とが、第2ワイヤーを介して電気的に接続され、
    前記上部電極と前記リードフレームとが、第3ワイヤーを介して電気的に接続されている半導体装置。
  4. 前記耐熱金属板は、アルミニウムを0.5wt%以上20wt%以下含むステンレス板であり、
    前記上部電極と前記下部電極とは、銀を50wt%以上100wt%以下含む焼結電極であり、
    前記誘電体部は、厚み3μm以上50μm以下の、焼結してなる焼結誘電体である請求項1~3のいずれか一つに記載の半導体装置。
  5. アルミニウムを0.5wt%以上含む耐熱金属板と、
    前記耐熱金属板の上に設けられた、銀を50wt%以上100wt%以下含む焼結電極からなる下部電極と
    この下部電極の上に形成された、厚み3μm以上50μm以下の、焼結してなる焼結誘電体と、
    前記焼結誘電体の上に形成された、銀を50wt%以上100wt%以下含む焼結電極からなる、複数の上部電極と、を、
    有する内蔵用キャパシタユニット。
  6. 耐熱金属板と、この耐熱金属板の一面以上に形成された、少なくとも下部電極と焼結誘電体部と上部電極とを有するキャパシタ部と、前記キャパシタ部の上に固定された半導体チップと、リードフレームと、前記半導体チップや前記上部電極とを電気的に接続するワイヤーと、少なくとも前記キャパシタ部と前記半導体チップとを埋設するモールド部と、を有する半導体装置であって、
    前記半導体チップと前記上部電極とが、第1ワイヤーを介して電気的に接続され、
    前記半導体チップと前記下部電極とが、第2ワイヤーを介して電気的に接続され、
    前記上部電極と前記リードフレームとが、第3ワイヤーを介して電気的に接続されている半導体装置と、
    前記半導体装置を実装した配線基板と、
    を有する半導体実装体。
  7. アルミを含む耐熱金属板を準備する準備工程と、
    前記耐熱金属板の上に、銀を含む第1電極ペーストを印刷する下部電極印刷工程と、
    前記下部電極の上に、誘電体ペーストを印刷する誘電体印刷工程と、
    前記誘電体の上に、銀を含む第2電極ペーストを印刷する上部電極印刷工程と、
    前記第1ペースト、前記誘電体ペースト、前記第2電極ペーストを、単独あるいは一括で850℃以上950℃以下の温度で焼成する焼成工程と、を有する内蔵用キャパシタユニットの製造方法。
PCT/JP2015/002639 2014-05-30 2015-05-26 半導体装置、内蔵用キャパシタユニット、半導体実装体と、内蔵用キャパシタユニットの製造方法 WO2015182114A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016523143A JPWO2015182114A1 (ja) 2014-05-30 2015-05-26 半導体装置、内蔵用キャパシタユニット、半導体実装体と、内蔵用キャパシタユニットの製造方法
US15/358,257 US9905501B2 (en) 2014-05-30 2016-11-22 Semiconductor device, embedded capacitor unit, semiconductor package, and method of manufacturing embedded capacitor unit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014112092 2014-05-30
JP2014-112092 2014-05-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/358,257 Continuation US9905501B2 (en) 2014-05-30 2016-11-22 Semiconductor device, embedded capacitor unit, semiconductor package, and method of manufacturing embedded capacitor unit

Publications (1)

Publication Number Publication Date
WO2015182114A1 true WO2015182114A1 (ja) 2015-12-03

Family

ID=54698462

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/002639 WO2015182114A1 (ja) 2014-05-30 2015-05-26 半導体装置、内蔵用キャパシタユニット、半導体実装体と、内蔵用キャパシタユニットの製造方法

Country Status (3)

Country Link
US (1) US9905501B2 (ja)
JP (1) JPWO2015182114A1 (ja)
WO (1) WO2015182114A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107134444A (zh) * 2016-02-26 2017-09-05 意法半导体股份有限公司 在半导体器件中集成电容器的方法及对应器件

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016031206A1 (ja) * 2014-08-29 2017-06-15 パナソニックIpマネジメント株式会社 半導体装置、実装体、車両
US10418181B2 (en) * 2016-04-20 2019-09-17 Eulex Components Inc Single layer capacitors
US10796998B1 (en) * 2019-04-10 2020-10-06 Gan Systems Inc. Embedded packaging for high voltage, high temperature operation of power semiconductor devices
US11342248B2 (en) 2020-07-14 2022-05-24 Gan Systems Inc. Embedded die packaging for power semiconductor devices

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61102770A (ja) * 1984-10-26 1986-05-21 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法
JPH02187054A (ja) * 1989-01-14 1990-07-23 Tdk Corp 混成集積回路部品の構造
JPH05267557A (ja) * 1992-03-17 1993-10-15 Matsushita Electron Corp 半導体装置
JPH1126290A (ja) * 1997-06-30 1999-01-29 Kyocera Corp 薄膜コンデンサ
JP2006019596A (ja) * 2004-07-02 2006-01-19 Sony Corp 半導体装置およびその製造方法
JP2006191110A (ja) * 2004-12-28 2006-07-20 E I Du Pont De Nemours & Co 銅箔上のチタン酸バリウムの酸素ドープされた焼成
JP2010157529A (ja) * 2008-12-26 2010-07-15 Tdk Corp 誘電体薄膜素子の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS597665B2 (ja) * 1979-03-28 1984-02-20 株式会社日立製作所 高誘電率磁器組成物
JPH05152506A (ja) 1991-11-26 1993-06-18 Hitachi Ltd 半導体集積回路装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61102770A (ja) * 1984-10-26 1986-05-21 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法
JPH02187054A (ja) * 1989-01-14 1990-07-23 Tdk Corp 混成集積回路部品の構造
JPH05267557A (ja) * 1992-03-17 1993-10-15 Matsushita Electron Corp 半導体装置
JPH1126290A (ja) * 1997-06-30 1999-01-29 Kyocera Corp 薄膜コンデンサ
JP2006019596A (ja) * 2004-07-02 2006-01-19 Sony Corp 半導体装置およびその製造方法
JP2006191110A (ja) * 2004-12-28 2006-07-20 E I Du Pont De Nemours & Co 銅箔上のチタン酸バリウムの酸素ドープされた焼成
JP2010157529A (ja) * 2008-12-26 2010-07-15 Tdk Corp 誘電体薄膜素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107134444A (zh) * 2016-02-26 2017-09-05 意法半导体股份有限公司 在半导体器件中集成电容器的方法及对应器件

Also Published As

Publication number Publication date
JPWO2015182114A1 (ja) 2017-04-20
US20170077019A1 (en) 2017-03-16
US9905501B2 (en) 2018-02-27

Similar Documents

Publication Publication Date Title
US10770226B2 (en) Composite electronic component, method of manufacturing the same, board for mounting thereof, and packaging unit thereof
KR101452131B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US9905501B2 (en) Semiconductor device, embedded capacitor unit, semiconductor package, and method of manufacturing embedded capacitor unit
JP4506990B2 (ja) セラミック多層基板
JP5755690B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
US9972430B2 (en) Coil component
KR101499721B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US10135416B2 (en) Composite electronic component and board having the same
JPWO2007049458A1 (ja) 積層型電子部品、電子装置および積層型電子部品の製造方法
US10186479B2 (en) Semiconductor device, package, and vehicle
US20170287619A1 (en) Common mode filter
KR102127809B1 (ko) 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
US20160142032A1 (en) Composite electronic component and board having the same
JP2014236214A (ja) 積層セラミック電子部品及び積層セラミック電子部品の実装基板
US10192682B1 (en) Composite electronic component and board having the same
US20220130613A1 (en) Electronic component and board having the same
JP2007173651A (ja) 積層セラミックコンデンサ、コンデンサ内蔵多層配線基板、および積層電子装置
JP4565381B2 (ja) 積層基板
US9961764B2 (en) Circuit module
KR102127810B1 (ko) 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
JP4543374B2 (ja) 積層基板およびその製造方法
JP2006185977A (ja) 配線基板
KR20170060926A (ko) 복합 전자 부품 및 그 실장 기판
JP6610072B2 (ja) 積層コンデンサ、及び、配線基板
KR101508541B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15799807

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016523143

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15799807

Country of ref document: EP

Kind code of ref document: A1