JPWO2007049458A1 - 積層型電子部品、電子装置および積層型電子部品の製造方法 - Google Patents

積層型電子部品、電子装置および積層型電子部品の製造方法 Download PDF

Info

Publication number
JPWO2007049458A1
JPWO2007049458A1 JP2007507605A JP2007507605A JPWO2007049458A1 JP WO2007049458 A1 JPWO2007049458 A1 JP WO2007049458A1 JP 2007507605 A JP2007507605 A JP 2007507605A JP 2007507605 A JP2007507605 A JP 2007507605A JP WO2007049458 A1 JPWO2007049458 A1 JP WO2007049458A1
Authority
JP
Japan
Prior art keywords
electronic component
multilayer electronic
resin layer
main surface
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007507605A
Other languages
English (en)
Other versions
JP4404139B2 (ja
Inventor
真宏 木村
真宏 木村
齋藤　善史
善史 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2007049458A1 publication Critical patent/JPWO2007049458A1/ja
Application granted granted Critical
Publication of JP4404139B2 publication Critical patent/JP4404139B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

実装基板側に樹脂層を有する積層型電子部品が実装基板上に実装された状態において、実装基板に撓みや歪みなどの変形が生じた場合であっても、これによって積層型電子部品に及ぼされる応力を緩和できるようにする。積層型電子部品（１）において、柱状導体（８，９）の端部（１２，１３）が樹脂層（６）の外方に向く主面（１４）から突き出ている。積層型電子部品（１）が実装基板（２）上に実装され、柱状導体（８，９）の端部（１２，１３）が実装基板（２）上の導電ランド（２６）に電気的に接続されたとき、積層型電子部品（１）と実装基板（２）との間に所定の間隙（３１）が形成される。

Description

この発明は、積層型電子部品、それを備える電子装置、および積層型電子部品の製造方法に関するもので、特に、セラミック基板上に樹脂層が形成された積層構造を有する積層型電子部品、この積層型電子部品が実装基板上に実装された構造を有する電子装置、および積層型電子部品の製造方法に関するものである。
たとえば特開２００４−１４６４８号公報（特許文献１）には、セラミック基板を実装基板上に実装する構造が記載されている。より具体的には、セラミック基板は、これと同時に焼成されることによって得られた焼結金属からなる柱状導体を備え、この柱状導体は、セラミック基板から突き出た状態で設けられていて、柱状導体が実装基板側の電極に半田付けされることによって、セラミック基板が実装基板上に実装された状態とされている。
他方、たとえば特開平９−８３１４１号公報（特許文献２）には、半導体素子をセラミック多層基板上に実装する構造が記載されている。より具体的には、セラミック多層基板は、これと同時に焼成されることによって得られた焼結金属からなる柱状導体を備え、この柱状導体は、特許文献１の場合と同様、セラミック多層基板から突き出た状態で設けられていて、半導体素子側の電極が柱状導体に半田付けされることによって、半導体素子がセラミック多層基板上に実装された状態とされている。そして、柱状導体がセラミック多層基板から突き出た状態であるため、半導体素子とセラミック多層基板との間に間隙が形成されるが、特許文献２には、この間隙を樹脂で封止することが記載されている。
また、特許文献１には、セラミック基板の、実装基板側に向く面上に電子部品を実装することが記載されている。この場合、電子部品の耐環境性を向上させることによって信頼性を確保するため、電子部品を樹脂封止することが考えられる。
ところが、特許文献２に記載のように、柱状導体の、セラミック基板から突き出た部分をすべて埋めるように樹脂封止すると、樹脂層と実装基板とが互いに接触した状態または極めて接近した状態となるため、実装基板側に生じ得る撓みや歪みなどの変形の影響を受けて、セラミック基板やそこに実装される電子部品に比較的大きな応力がかかり、セラミック基板にクラック等の構造欠陥が生じたり、電子部品にクラック等の構造欠陥が生じたり、電子部品がセラミック基板から剥がれたりするなどの問題に遭遇する。
特開２００４−１４６４８号公報 特開平９−８３１４１号公報
そこで、この発明の目的は、セラミック基板と樹脂層とを備える複合構造を有する積層型電子部品において、実装状態で及ぼされることのある応力を緩和することができる構造を提供しようとすることである。
この発明の他の目的は、上述の積層型電子部品が実装基板上に実装された構造を有する電子装置を提供しようとすることである。
この発明のさらに他の目的は、前述した積層型電子部品の製造方法を提供しようとすることである。
この発明は、セラミック基板とセラミック基板の一方主面上に形成される樹脂層とを備える、積層型電子部品にまず向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
セラミック基板は、その一方主面上に形成されている表面導体膜および／またはビア導体を備えている。樹脂層内には、焼結金属からなる柱状導体が樹脂層の厚み方向に軸線方向を向けた状態で配置され、柱状導体の軸線方向での第１の端部は、少なくともセラミック基板と樹脂層との界面にまで達しかつセラミック基板に備える上記表面導体膜および／またはビア導体と一体化され、柱状導体の第１の端部とは逆の第２の端部は、樹脂層の外方に向く主面から突き出ている。
柱状導体は、その軸線方向での中間部に第２の端部より断面積が大きいフランジ状部分を有していてもよい。この場合、フランジ状部分は、樹脂層の外方に向く主面に接するように位置される。
柱状導体の第２の端部は、柱状導体の軸線方向での中間部より断面積が大きくされてもよい。
この発明に係る積層型電子部品において、柱状導体の第２の端部は、樹脂層の外方に向く主面から０．０１ｍｍ以上の突出高さをもって突き出ていることが好ましい。
この発明に係る積層型電子部品は、セラミック基板上に実装されかつ樹脂層に内蔵される電子部品をさらに備えていてもよい。
また、この発明に係る積層型電子部品は、セラミック基板の外方に向く主面上に実装される電子部品をさらに備えていてもよい。
この発明は、上述のような積層型電子部品と、この積層型電子部品を実装する実装基板とを備える、電子装置にも向けられる。この発明に係る電子装置において、積層型電子部品は、樹脂層の外方に向く主面を実装基板側に向けた状態とされ、柱状導体の第２の端部は、導電性接続部材を介して、実装基板上に形成される導電性接続部に電気的に接続され、積層型電子部品と実装基板との間に所定の間隙が設けられている。
この発明に係る電子装置において、上記導電性接続部材は半田であることが好ましい。
この発明は、また、積層型電子部品の製造方法にも向けられる。この発明に係る積層型電子部品の製造方法では、次のような工程が実施される。
セラミック基板となるべきものであって、一方主面の所定の部分に導電部分が形成された、未焼結状態のセラミック成形体と、セラミック成形体の焼結温度では焼結しない無機材料粉末を含み、かつ厚み方向に軸線方向を向けた状態で柱状導体が埋め込まれた、非焼結性の無機材料成形体とを備え、未焼結状態のセラミック成形体と非焼結性の無機材料成形体とが、上記導電部分に柱状導体の端部が接するように積層されている、未焼結状態の複合積層体を作製する工程がまず実施される。
次に、セラミック成形体が焼結するが、無機材料成形体が焼結しない温度で、上記未焼結状態の複合積層体を焼成する工程が実施される。これによって、セラミック成形体は焼結したセラミック基板となる。
次に、焼成後の複合積層体から非焼結性の無機材料成形体を除去する工程が実施される。これによって、柱状導体を一方主面から突出させたセラミック基板が取り出される。
次に、上記柱状導体の一部を埋めるが、柱状導体の端部が突き出た状態となるように、樹脂層をセラミック基板の一方主面上に形成する工程が実施される。
この発明に係る積層型電子部品の製造方法において、未焼結状態のセラミック成形体の一方主面の所定の部分に形成された前述の導電部分は、セラミック基板内に形成されるべきビア導体によって与えられることが好ましい。
また、上記樹脂層を形成するため、トランスファーモールドによって樹脂層を成形するようにすることが好ましい。
また、樹脂層を形成する工程の前に、セラミック基板の一方主面上に電子部品を実装する工程が実施されてもよい。
また、セラミック基板の他方主面上に電子部品を実装する工程がさらに実施されてもよい。
この発明に係る積層型電子部品によれば、柱状導体の第２の端部が樹脂層の外方に向く主面から突き出ているので、実装基板上に実装されたとき、積層型電子部品と実装基板との間に所定に間隙を設けることができる。そのため、実装基板に撓みや歪みなどの変形が生じた場合に積層型電子部品に及ぼされる応力を緩和することができる。その結果、積層型電子部品に備えるセラミック基板にクラック等の構造欠陥が生じる可能性を低減することができる。また、セラミック基板上に電子部品が実装される場合には、この電子部品についても、クラック等の構造欠陥が生じる可能性を低減することができるとともに、電子部品が剥がれる確率も低減することができる。
また、この発明によれば、柱状導体の第２の端部が突き出た状態となっているので、積層型電子部品を実装基板上に実装した状態において、この第２の端部と実装基板上の導電接続部とを電気的に接続する半田等の導電性接続部材を目視により容易に確認することができる。導電性接続部材として半田が用いられると、半田フィレットの確認を容易に行なうことができる。
また、この発明によれば、柱状導体の第２の端部が突き出た状態であるので、積層型電子部品を実装基板上に実装するに際して、第２の端部に沿うように十分な量をもって導電性接続部材を付与することができる。したがって、実装基板上での積層型電子部品の実装状態についての強度、すなわち引っ張り強度および横押し強度を十分に高めることができる。
この発明に係る積層型電子部品において、柱状導体の軸線方向での中間部に第２の端部より断面積が大きいフランジ状部分を有し、このフランジ状部分が、樹脂層の外方に向く主面に接するように位置していると、実装状態において、柱状導体の第２の端部と実装基板上の導電接続部とを接続する半田のような導電性接続部材の形状を、軸線方向両端部で太くなるようにすることができる。そのため、柱状導体と実装基板上の導電接続部との間での電気的接続の信頼性を高めることができる。
この発明に係る積層型電子部品において、柱状導体の第２の端部が、軸線方向での中間部より断面積が大きくされていると、樹脂層内に電子部品を内蔵する場合、樹脂層内での柱状導体を細くして、内蔵される電子部品の実装面積を確保しながら、柱状導体と実装基板上の導電接続部との接触面積を大きくして電気的接続の信頼性を向上させることができる。また、引っ張り強度および横押し強度も十分に高めることができる。
この発明に係る積層型電子部品において、柱状導体の第２の端部が、樹脂層の外方に向く主面から０．０１ｍｍ以上の突出高さをもって突き出ていると、実装状態において、実装基板から及ぼされる応力をより確実に緩和することができる。
この発明に係る積層型電子部品の製造方法によれば、柱状導体の端部が突き出た状態となるように、樹脂層をセラミック基板の一方主面上に形成するので、たとえば、柱状導体の突出高さと同じ厚みをもって樹脂層を形成する場合に比べて、樹脂層の形成工程をより容易に進めることができる。なお、柱状導体の突出高さと同じ厚みをもって樹脂層を形成する場合には、不所望にも、柱状導体の端面が樹脂で覆われることがあり、このような場合には、樹脂層の表面を研磨して、柱状導体を樹脂層から突出させることが必要である。
この発明に係る積層型電子部品の製造方法において、未焼結状態のセラミック成形体の一方主面の所定の部分に形成された導電部分が、セラミック基板内に形成されるべきビア導体によって与えられると、セラミック基板と樹脂層との界面での電気的接続の信頼性を高め、かつ機械的強度を高めることができる。
この発明に係る積層型電子部品の製造方法において、樹脂層を形成するため、トランスファーモールドが適用されると、樹脂層の表面に接する金型の面を平坦にすることにより、平坦性に優れた表面を有する樹脂層を容易に形成することができる。また、柱状導体は焼結金属から構成されるので、たとえば焼成条件等に影響されて、柱状導体の軸線方向寸法を良好な再現性をもって一定とすることは比較的困難である。そのため、柱状導体の突出高さと同じ厚みをもって樹脂層を形成する場合、すべての柱状導体の端面を確実に露出させることが困難であったが、この発明では、柱状導体の端部が突き出た状態となるように樹脂層を形成すれば足りるので、樹脂層の形成のために、トランスファーモールドによる成形を問題なく適用することができる。
図１は、この発明の第１の実施形態による積層型電子部品１を示す断面図である。 図２は、図１に示した積層型電子部品１を実装基板２上に実装して得られた電子装置３を示す断面図である。 図３は、図１に示した積層型電子部品１の製造方法を説明するためのもので、特に、セラミック基板４ならびに柱状導体８および９を備える構造物を得るための工程を説明するためのものである。 図４は、この発明の第２の実施形態を説明するための図３に対応する図である。 図５は、この発明の第３の実施形態による積層型電子部品１ａを示す断面図である。 図６は、図５に示した積層型電子部品１ａを実装基板２上に実装して得られた電子装置３ａを示す断面図である。 図７は、図５に示した積層型電子部品１ａの製造方法を説明するための図３（ａ）に対応する図である。 図８は、この発明の第４の実施形態による積層型電子部品１ｂを備える電子装置３ｂの一部を拡大して示す断面図である。 図９は、この発明の第５の実施形態による積層型電子部品１ｃを備える電子装置３ｃの一部を拡大して示す断面図である。 図１０は、この発明の第６の実施形態による積層型電子部品１ｄを備える電子装置３ｄの一部を拡大して示す断面図である。 図１１は、この発明の第７の実施形態による積層型電子部品１ｅの一部を拡大して示す断面図である。 図１２は、この発明の第８の実施形態による積層型電子部品１ｆを示す断面図である。
符号の説明
１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ 積層型電子部品
２ 実装基板
３，３ａ，３ｂ，３ｃ，３ｄ 電子装置
４ セラミック基板
５，１４，２１ 主面
６ 樹脂層
７ セラミック層
８，９ 柱状導体
１０，１１ 第１の端部
１２，１３，１２ａ，１３ａ 第２の端部
１５，１７，１９，２０，２２ 導体膜
１６，１８，３９，４０，３９ａ，４０ａ ビア導体
２３，２３ａ，２５，２６ 電子部品
２９ 導電ランド
３０ 半田
３１ 間隙
３４，３４ａ 複合積層体
３５ セラミック成形体
３６，５５ 無機材料成形体
４６ フランジ状部分
図１ないし図３は、この発明の第１の実施形態を説明するためのものである。ここで、図１は、積層型電子部品１の断面図であり、図２は、図１に示した積層型電子部品１を実装基板２上に実装して得られた電子装置３の断面図であり、図３は、積層型電子部品１の製造方法を説明するための断面図である。
図１を参照して、積層型電子部品１は、セラミック基板４とセラミック基板４の一方主面５上に形成される樹脂層６とを備えている。セラミック基板４は、複数のセラミック層７を積層した構造を有している。セラミック層７は、後述する製造方法の説明で具体例を明らかにするような低温焼成セラミック材料から構成される。なお、セラミック基板４は単層であってもよい。他方、樹脂層６は、たとえばエポキシ系樹脂から構成される。また、一例として、セラミック基板４の平面寸法は、１０５ｍｍ×１０５ｍｍとされる。
樹脂層６内には、その厚み方向に軸線方向を向けた状態で柱状導体８および９が配置されている。柱状導体８および９の各々の軸線方向での第１の端部１０および１１は、少なくともセラミック基板４と樹脂層６との界面、すなわちセラミック基板４の一方主面５にまで達している。また、柱状導体８および９の各々の第１の端部１０および１１とは逆の第２の端部１２および１３は、樹脂層６の外方に向く主面１４から突き出ている。この第２の端部１２および１３の、主面１４からの突出高さは、０．０１ｍｍ以上とされることが好ましい。これによって、柱状導体８および９の第２の端部１２および１３による応力緩和作用をより確実に発揮できるようになるためである。
より特定的には、一方の柱状導体８は、その第１の端部１０をセラミック基板４の一方主面５上に位置させていて、この主面５上に形成された表面導体膜１５と一体化されている。他方の柱状導体９は、その第１の端部１１がセラミック基板４の内部にまで届くように形成され、セラミック層７を厚み方向に貫通するビア導体１６およびセラミック層７間の界面に沿って形成される内部導体膜１７と一体化されている。このような構成から、柱状導体９の方が、柱状導体８に比べて、機械的強度、特に横押し強度を高くすることができる。なお、この実施形態においては、互いに異なる構成の柱状導体８と柱状導体９とが形成されているが、いずれか一方の構成を有する柱状導体のみが複数形成されていてもよい。
セラミック基板４の内部には、上述したビア導体１６および内部導体膜１７の他、いくつかのビア導体１８およびいくつかの内部導体膜１９が形成されている。また、セラミック基板４の主面５上には、上述した表面導体膜１５の他、いくつかの表面導体膜２０が形成されている。さらに、セラミック基板４の主面５とは逆の主面、すなわち外方に向く主面２１上には、いくつかの外部導体膜２２が形成されている。
上述した柱状導体８および９、導体膜１５、１７、１９、２０および２２ならびにビア導体１６および１８は、たとえばＡｇを主成分とする焼結金属によって与えられる。なお、柱状導体８および９等の材料の詳細および他の例については、後述する製造方法の説明において明らかにする。なお、柱状導体８および９が、上述のように、Ａｇの焼結金属から構成される場合、Ａｇは延性に優れるため、応力緩和作用を高めることができる。また、Ａｇから柱状導体８および９を構成すると、Ａｇが有する、比抵抗が小さく、放熱性に優れ、半田付け性が良好であるという性質を柱状導体８および９に反映させることができる。
柱状導体８および９の各々は、たとえば、その断面形状が正方形とされ、０．５ｍｍ×０．５ｍｍの断面寸法を有している。なお、これら柱状導体８および９の各々の断面形状は、長方形、四角形以外の角形、円形、楕円形などに変更されてもよい。
また、積層型電子部品１は、セラミック基板４の主面５上に実装されかつ樹脂層６に内蔵される電子部品２３を備えている。電子部品２３は、たとえばＩＣチップのような半導体素子である。電子部品２３は、ボンディングワイヤ２４を介して前述した表面導体膜２０に電気的に接続される。他方、セラミック基板４の外方に向く主面２１上には、電子部品２５および２６が実装されている。電子部品２５は、たとえば積層セラミックコンデンサのようなチップ部品であり、半田２７を介して外部導体膜２２に電気的に接続されている。電子部品２６は、たとえばＩＣチップのような半導体素子であり、バンプ２８を介して外部導体膜２２が電気的に接続されている。
図２には、実装基板２が図示されている。実装基板２上には、導電接続部としての導電ランド２９が形成されている。たとえば、実装基板２はプリント回路基板から構成され、導電ランド２９はＣｕ箔から構成される。柱状導体８および９は、半田３０を介して導電ランド２９に電気的に接続される。なお、柱状導体８および９の露出した第２の端部１２および１３には、必要に応じて、ＮｉめっきおよびＡｕめっきが施されてもよい。また、上述した半田３０に代えて、たとえば導電性接着剤のような他の導電性接続部材が用いられてもよい。
図２に示すように、積層型電子部品１が実装基板２上に実装されたとき、柱状導体８および９の第２の端部１２および１３が樹脂層６の外方に向く主面１４から突き出ているので、積層型電子部品１と実装基板２との間に所定の間隙３１を設けることができる。そのため、実装基板２に撓みや歪みなどの変形が生じた場合に積層型電子部品１に及ぼされる応力を緩和することができる。
また、柱状導体８および９の第２の端部１２および１３と実装基板２上の導電ランド２９とを電気的に接続する半田３０が形成するフィレットを容易に確認することができる。また、柱状導体８および９の第２の端部１２および１３に沿うように十分な量をもって半田３０を付与することができるので、実装基板２上での積層型電子部品１の実装状態についての引っ張り強度および横押し強度を十分に高めることができる。
図１に示した積層型電子部品１は、次のようにして製造される。
積層型電子部品１を製造するため、まず、図３（ｂ）に示すような未焼結状態の複合積層体３４が作製される。未焼結状態の複合積層体３４は、未焼結状態のセラミック成形体３５と、非焼結性の無機材料成形体３６とを備えている。セラミック成形体３５は、セラミック基板４となるべきものであって、そこには、前述した導体膜１５、１７、１９、２０および２２ならびにビア導体１６および１８が、生の状態の導電性ペーストをもって形成されている。セラミック成形体３５の一方主面５の所定の部分には、表面導体膜１５およびビア導体１６によって与えられる導電部分が形成されている。
上述のような未焼結状態の複合積層体３４を得るため、図３（ａ）に示すように、セラミック成形体３５となるべき複数のセラミックグリーンシート３７と無機材料成形体３６となるべき複数の無機材料グリーンシート３８とが用意される。
セラミックグリーンシート３７は、セラミック粉末に、バインダ、可塑剤、溶剤および分散剤などを加えて、ボールミルやアトラクターなどで混合して、スラリーを得、このスラリーを脱泡後、ドクターブレード法などの方法により、シート状に成形することによって作製することができる。
上記セラミック粉末としては、たとえば、ＣａＯ−Ａｌ２Ｏ３−ＳｉＯ２系ガラス粉末もしくはＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２系ガラス粉末などの結晶化ガラス粉末またはこのような結晶化ガラスとなり得る原料ガラス粉末に、アルミナ、ジルコン、ムライト、コージェライト、アノーサイトもしくはシリカなどのセラミックフィラーを添加したものを用いることができる。
また、上記バインダとしては、たとえば、ポリビニルブチラール、メタアクリルポリマーまたはアクリルポリマーなどを用いることができる。また、上記可塑剤としては、たとえば、フタル酸の誘導体などを用いることができる。上記溶剤としては、たとえば、アルコール類、ケトン類または塩素系有機溶剤などを用いることができる。上記分散剤としては、たとえば、ポリオキシエチレン系、ポリオキシアルキレングリコール系またはポリビニル系のものなどを用いることができる。
無機材料成形体３６となるべき無機材料グリーンシート３８は、上述したセラミックグリーンシート３７と実質的に同様の方法により作製される。無機材料グリーンシート３８は、セラミックグリーンシート３７の焼結温度では焼結しない無機材料粉末を含んでいる。すなわち、この無機材料粉末は、セラミックグリーンシート３７の焼結温度より高い焼結温度を有している。この無機材料グリーンシート３８に含まれる無機材料粉末としては、たとえば、アルミナ、ジルコニア、窒化アルミニウム、窒化ホウ素、ムライト、酸化マグネシウム、炭化ケイ素等の粉末を用いることができる。
図３（ａ）に示すように、セラミックグリーンシート３７の特定のものには、導体膜１５、１７、１９、２０および２２が導電性ペーストの印刷によって形成され、また、セラミックグリーンシート３７の特定のものには、ビア導体１６および１８が、たとえば、レーザ光の照射による貫通孔の形成および貫通孔への導電性ペーストの充填によって形成される。
また、無機材料グリーンシート３８の各々には、柱状導体８および９のそれぞれとなるべきビア導体３９および４０が、たとえば、レーザ光の照射による貫通孔の形成および貫通孔への導電性ペーストの充填によって形成される。ビア導体３９および４０を形成するための導電性ペーストは、前述した表面導体膜１５およびビア導体１６を形成するための導電性ペーストと少なくとも主成分を同一とするものであるが好ましく、組成そのものが同一のものであることがより好ましい。このような導電性ペーストを用いることにより、柱状導体８および９と表面導体膜１５およびビア導体１６との結合力が高まり、柱状導体８および９の、セラミック基板４と樹脂層６との界面での機械的強度をより高くすることができる。
上述した柱状導体８および９となるべきビア導体３９および４０のための導電性ペーストは、金属粉末、バインダおよび溶剤を含む。金属粉末としては、Ａｇ粉末を有利に用いることができるが、その他、Ｃｕ、Ａｕ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔなどの金属粉末を用いることもできる。
図３（ｂ）に示した未焼結状態の複合積層体３４を作製するため、図３（ａ）に示したセラミックグリーンシート３７および無機材料グリーンシート３８は、積層方向における一方端側に位置するものから順に１枚ずつ積層しても、あるいは、セラミックグリーンシート３７を積層してセラミック成形体３５を得、他方、無機材料グリーンシート３８を積層して無機材料成形体３６を得、これらセラミック成形体３５と無機材料成形体３６とを積層するようにしてもよい。
次に、未焼結状態の複合積層体３４を、セラミック成形体３５が焼結するが、無機材料成形体３６が焼結しない温度、たとえば８７０℃の温度で焼成することが行なわれる。これによって、セラミック成形体３５は、焼結したセラミック基板４となる。他方、無機材料成形体３６は未焼結の状態のままである。
次に、焼成後の複合積層体３４から非焼結性の無機材料成形体３６が除去される。焼成後であっても、無機材料成形体３６は未焼結状態であるため、その除去を容易に行なうことができる。このような無機材料成形体３６の除去によって、図３（ｃ）に示すように、柱状導体８および９を一方主面５から突出させたセラミック基板４を取り出すことができる。
柱状導体８および９は、２本に限られるものではなく、少なくとも積層型電子部品１が実装基板２上に実装されるときに、機械的および電気的に安定して接続される場所に、それに必要な数形成されればよい。たとえば、セラミック基板４の周縁に沿って電子部品２３を取り囲むように形成されるのが好ましい。
次に、図１に示すように、セラミック基板４の一方主面５上に電子部品２３が実装された後、柱状導体８および９の端部が突き出た状態となるように、セラミック基板４の一方主面５上に樹脂層６が形成される。この樹脂層６の形成には、トランスファーモールドによる成形が適用されることが好ましい。トランスファーモールドによれば、樹脂層６の表面は金型の形状に沿って成形されるため、これを平坦にすることが容易である。なお、このような利点を望まないならば、樹脂層６の形成のため、ディスペンサー法が適用されてもよい。
次に、セラミック基板４の外方に向く主面２１上に電子部品２５および２６が実装される。以上のようにして、図１に示す積層型電子部品１が得られる。
なお、上記実施形態では、柱状導体８および９をセラミック基板４の一方主面５のみから突出させているが、セラミック基板４の他方主面２１からも突出させてもよい。その場合、図示しないが、さらにセラミック基板４の他方主面２１上に電子部品２３を実装してもよいし、樹脂層６を形成してもよい。
図４は、この発明の第２の実施形態を説明するための図３に対応する図である。図４において、図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図４に示した実施形態では、複数のセラミックグリーンシート３７のうち、最外層に配置されるセラミックグリーンシート３７（Ａ）の表面に、抵抗膜５１、ターミネート電極膜５２およびオーバーコートガラス膜５３が形成されることを特徴としている。
抵抗膜５１は、たとえば、ＲｕＯ２粉末、ガラス粉末およびセラミック粉末を含む抵抗ペーストを塗布することによって形成され、オーバーコートガラス膜５３は、たとえば、ホウケイ酸ガラスを含むガラスペーストを塗布することによって形成される。ターミネート電極膜５２は、前述した表面導体膜１５等を形成するための導電性ペーストと同じものを用いて形成される。
なお、図示しないが、最外層以外のセラミックグリーンシート３７に抵抗ペーストを塗布し、セラミック基板４に内蔵される抵抗膜を形成してもよい。
また、この実施形態では、図４（ｂ）に示すように、セラミック成形体３５の一方主面５上に無機材料成形体３６が配置されるばかりでなく、他方主面２１上に無機材料成形体５５が配置されることを特徴としている。無機材料成形体５５は、図４（ａ）に示すように、複数の無機材料グリーンシート５６を積層することによって形成される。無機材料グリーンシート５６は、前述した無機材料グリーンシート３８と実質的に同様の組成を有している。
この実施形態では、図４（ｂ）に示すように、セラミック成形体３５が無機材料成形体３６および５５によって挟まれた状態にある、複合積層体３４ａが焼成される。このとき、セラミック成形体３５が焼結するが、無機材料成形体３６および５５はともに焼結しない。したがって、無機材料成形体３６および５５は、セラミック成形体３５が主面方向に収縮することを抑制し、また、焼成時においてセラミック成形体３５に反りが生じることを効果的に抑制する。
なお、無機材料成形体３６および５５の各々の厚みは、互いに同じであっても、図示したように互いに異なっていてもよい。すなわち、焼成時にセラミック成形体３５に生じ得る反りの状況を考慮して、無機材料成形体３６および５５の各々の厚みが調整されればよい。
図５ないし図７は、この発明の第３の実施形態を説明するためのもので、図５は図１に対応し、図６は図２に対応し、図７は図３（ａ）に対応している。図５ないし図７において、図１ないし図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図５に示した積層型電子部品１ａでは、柱状導体８および９の各々の第２の端部１２ａおよび１３ａは、柱状導体８および９の各々の軸線方向での中間部より断面積が大きくされていることを特徴としている。また、積層型電子部品１ａにおいて、セラミック基板４の一方主面５上に実装されかつ樹脂層６に内蔵される電子部品２３ａは、バンプ４３を介して表面導体膜２０に電気的に接続されるものであって、図１に示した電子部品２３より大きな実装面積を占有している。
もちろん、本実施形態において、実装面積の小さい電子部品を内蔵してもよいし、ボンディングワイヤを介して表面導体膜２０に電気的に接続される電子部品を内蔵してもよい。
なお、図５に示した積層型電子部品１ａでは、セラミック基板４の外方に向く主面２１上には、電子部品が実装されていないが、このことは、第３の実施形態の本質的な特徴ではない。したがって、図５に示した積層型電子部品１ａにおいても、セラミック基板４の外方に向く主面２１上に電子部品が実装されていてもよいし、抵抗等が形成されていてもよい。
第３の実施形態に係る積層型電子部品１ａによれば、樹脂層６内での柱状導体８および９を細くして、内蔵される電子部品２３ａの実装面積を確保しながら、図６に示すように、電子装置３ａを得るため、積層型電子部品１ａを実装基板２上に実装したとき、柱状導体８および９と実装基板２上の導電ランド２９との接触面積を大きくして電気的接続の信頼性を向上させることができる。
図５に示した積層型電子部品１ａを得るために作製される複合積層体は、図７に示すような積層構造を有している。図７に示すように、積層方向における端部に位置する無機材料グリーンシート３８ａでは、柱状導体８および９の各々となるべきビア導体３９ａおよび４０ａが、他の無機材料グリーンシート３８に形成されるビア導体３９および４０より径方向寸法が大きくされる。このような積層構造を採用することにより、第２の端部１２ａおよび１３ａにおいて、軸線方向での中間部より断面積が大きくされた柱状導体８および９を容易に得ることができる。なお、径方向寸法がより大きいビア導体３９ａおよび４０ａを備える無機材料グリーンシート３８ａは、必要に応じて、２枚以上とされてもよい。
図８ないし図１０は、この発明の第４ないし第６の実施形態を説明するためもので、積層型電子部品を実装基板上に実装して得られた電子装置の一部を拡大して示す断面図である。図８ないし図１０において、図２に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図８ないし図１０には、一方の柱状導体８およびそれに関連する構成が示されている。他方の柱状導体９およびそれに関連する構成については、図８ないし図１０にそれぞれ示した柱状導体８の場合と実質的に同様であるので、その図示および説明を省略する。
図８ないし図１０にそれぞれ示した電子装置３ｂ〜３ｄに備える積層型電子部品１ｂ〜１ｄでは、柱状導体８は、その軸線方向での中間部に第２の端部１２より断面積が大きいフランジ状部分４６を有していることを特徴としている。フランジ状部分４６は、樹脂層６の外方に向く主面１４に接するように位置している。
より特定的には、図８に示した積層型電子部品１ｂでは、フランジ状部分４６は、その外方に向く面を樹脂層６の外方に向く主面１４と同一面上に位置させている。図９に示した積層型電子部品１ｃでは、フランジ状部分４６は、その内方に向く面を樹脂層６の外方に向く主面１４と同一面上に位置させている。図１０に示した積層型電子部品１ｄでは、フランジ状部分４６は、その厚み方向の中間部に樹脂層６の外方に向く主面１４を位置させている。
図８ないし図１０において、柱状導体８の第２の端部１２と実装基板２上の導電ランド２９とを接続する半田３０が図示されている。前述したように、柱状導体８にフランジ状部分４６を形成することにより、半田３０により形成される半田フィレットの形状を軸線方向両端部で太くなるようにすることができる。その結果、柱状導体８と導電ランド２９との間で信頼性の高い電気的接続状態を得ることができる。
なお、図８ないし図１０に示すようなフランジ状部分４６を有する柱状導体８を得るには、図７を参照して前述した方法と実質的に同様の方法を採用すればよい。この場合、複数の無機材料グリーンシートの積層構造の中間部に、フランジ状部分４６となるべき径方向寸法が比較的大きいビア導体を備える無機材料グリーンシートを介在させておけばよい。この無機材料グリーンシートは、必要に応じて、２枚以上とされてもよい。
図１１は、この発明の第７の実施形態を説明するためのもので、図１の一部に対応する部分、より特定的には柱状導体９が配置された部分に対応する部分が拡大されて示されている。図１１において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図１１に示した積層型電子部品１ｅでは、焼結により一体化された柱状導体９とビア導体１６との間にパッド電極４９が形成されていることを特徴としている。パッド電極４９は、前述した表面導体膜１５（図１参照）等と同様の方法によって形成される。パッド電極４９は、比較的広い面積を有しているので、柱状導体９とビア導体１６との間に位置ずれが生じても、互いの電気的接続を確保するように作用する。また、パッド電極４９は、セラミック基板４と樹脂層６との界面を増大させ、その結果、積層型電子部品１ｅの強度、特に落下試験による強度や横押し強度を向上させるように作用する。
図１２は、この発明の第８の実施形態を説明するためのもので、図１に対応する図である。図１２において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図１２に示した積層型電子部品１ｆでは、柱状導体８および９が、各々の側面を露出させた状態で設けられていることを特徴としている。このような柱状導体８および９によれば、積層型電子部品１ｆが図２に示すような実装状態とされたとき、柱状導体８および９と導電ランド２９とを接続するための半田３０が付与される面積が増え、半田付けの信頼性を向上させることができる。

Claims (13)

  1. セラミック基板と前記セラミック基板の一方主面上に形成される樹脂層とを備え、
    前記セラミック基板は、その一方主面上に形成されている表面導体膜および／またはビア導体を備え、
    前記樹脂層内には、焼結金属からなる柱状導体が前記樹脂層の厚み方向に軸線方向を向けた状態で配置され、前記柱状導体の軸線方向での第１の端部は、少なくとも前記セラミック基板と前記樹脂層との界面にまで達しかつ前記セラミック基板に備える前記表面導体膜および／または前記ビア導体と一体化され、前記柱状導体の前記第１の端部とは逆の第２の端部は、前記樹脂層の外方に向く主面から突き出ている、
    積層型電子部品。
  2. 前記柱状導体は、その軸線方向での中間部に前記第２の端部より断面積が大きいフランジ状部分を有し、前記フランジ状部分は、前記樹脂層の外方に向く主面に接するように位置している、請求項１に記載の積層型電子部品。
  3. 前記柱状導体の前記第２の端部は、前記柱状導体の軸線方向での中間部より断面積が大きくされている、請求項１に記載の積層型電子部品。
  4. 前記柱状導体の前記第２の端部は、前記樹脂層の外方に向く主面から０．０１ｍｍ以上の突出高さをもって突き出ている、請求項１に記載の積層型電子部品。
  5. 前記セラミック基板上に実装されかつ前記樹脂層に内蔵される電子部品をさらに備える、請求項１に記載の積層型電子部品。
  6. 前記セラミック基板の外方に向く主面上に実装される電子部品をさらに備える、請求項１に記載の積層型電子部品。
  7. 請求項１ないし６のいずれかに記載の積層型電子部品と、
    前記積層型電子部品を実装する実装基板と
    を備え、
    前記積層型電子部品は、前記樹脂層の外方に向く主面を前記実装基板側に向けた状態とされ、
    前記柱状導体の前記第２の端部は、導電性接続部材を介して、前記実装基板上に形成された導電接続部に電気的に接続され、
    前記積層型電子部品と前記実装基板との間に所定の間隙が設けられている、
    電子装置。
  8. 前記導電性接続部材が半田である、請求項７に記載の電子装置。
  9. セラミック基板となるべきものであって、一方主面の所定の部分に導電部分が形成された、未焼結状態のセラミック成形体と、前記セラミック成形体の焼結温度では焼結しない無機材料粉末を含み、かつ厚み方向に軸線方向を向けた状態で柱状導体が埋め込まれた、非焼結性の無機材料成形体とを備え、前記未焼結状態のセラミック成形体と前記非焼結性の無機材料成形体とが、前記導電部分に前記柱状導体の端部が接するように積層されている、未焼結状態の複合積層体を作製する工程と、
    前記未焼結状態の複合積層体を、前記セラミック成形体が焼結するが、前記無機材料成形体が焼結しない温度で焼成し、それによって、前記セラミック成形体を前記セラミック基板とする工程と、
    焼成後の前記複合積層体から前記非焼結性の無機材料成形体を除去し、それによって、前記柱状導体を一方主面から突出させた前記セラミック基板を取り出す工程と、
    前記柱状導体の端部が突き出た状態となるように、樹脂層を前記セラミック基板の一方主面上に形成する工程と
    を備える、積層型電子部品の製造方法。
  10. 前記未焼結状態のセラミック成形体の一方主面の所定の部分に形成された導電部分は、前記セラミック基板内に形成されるべきビア導体によって与えられる、請求項９に記載の積層型電子部品の製造方法。
  11. 前記樹脂層を形成する工程は、トランスファーモールドによって前記樹脂層を成形する工程を備える、請求項９に記載の積層型電子部品の製造方法。
  12. 前記樹脂層を形成する工程の前に、前記セラミック基板の一方主面上に電子部品を実装する工程をさらに備える、請求項９に記載の積層型電子部品の製造方法。
  13. 前記セラミック基板の他方主面上に電子部品を実装する工程をさらに備える、請求項９に記載の積層型電子部品の製造方法。
JP2007507605A 2005-10-26 2006-10-11 積層型基板、電子装置および積層型基板の製造方法 Active JP4404139B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005311351 2005-10-26
JP2005311351 2005-10-26
PCT/JP2006/320304 WO2007049458A1 (ja) 2005-10-26 2006-10-11 積層型電子部品、電子装置および積層型電子部品の製造方法

Publications (2)

Publication Number Publication Date
JPWO2007049458A1 true JPWO2007049458A1 (ja) 2009-04-30
JP4404139B2 JP4404139B2 (ja) 2010-01-27

Family

ID=37967574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007507605A Active JP4404139B2 (ja) 2005-10-26 2006-10-11 積層型基板、電子装置および積層型基板の製造方法

Country Status (5)

Country Link
US (1) US7903426B2 (ja)
EP (1) EP1843391A4 (ja)
JP (1) JP4404139B2 (ja)
CN (1) CN100521169C (ja)
WO (1) WO2007049458A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009122835A1 (ja) * 2008-03-31 2009-10-08 株式会社村田製作所 電子部品モジュール及び該電子部品モジュールの製造方法
KR101193416B1 (ko) * 2008-05-09 2012-10-24 고쿠리츠 다이가쿠 호진 큐슈 코교 다이가쿠 3차원 실장 반도체 장치 및 그의 제조 방법
US20170338127A1 (en) * 2008-09-12 2017-11-23 Ananda H. Kumar Methods for Forming Ceramic Substrates with Via Studs
US9006028B2 (en) * 2008-09-12 2015-04-14 Ananda H. Kumar Methods for forming ceramic substrates with via studs
US9129955B2 (en) * 2009-02-04 2015-09-08 Texas Instruments Incorporated Semiconductor flip-chip system having oblong connectors and reduced trace pitches
JP5908218B2 (ja) * 2011-05-10 2016-04-26 エスアイアイ・セミコンダクタ株式会社 光学センサおよび光学センサの製造方法
JP5668627B2 (ja) * 2011-07-19 2015-02-12 株式会社村田製作所 回路モジュール
KR101382843B1 (ko) 2012-05-25 2014-04-08 엘지이노텍 주식회사 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
KR101383002B1 (ko) * 2012-05-25 2014-04-08 엘지이노텍 주식회사 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
WO2014017228A1 (ja) * 2012-07-26 2014-01-30 株式会社村田製作所 モジュール
JP5862584B2 (ja) * 2013-03-08 2016-02-16 株式会社村田製作所 モジュールおよびこのモジュールの製造方法ならびにこのモジュールを備える電子装置
US9443758B2 (en) 2013-12-11 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Connecting techniques for stacked CMOS devices
TWI504320B (zh) * 2014-06-17 2015-10-11 矽品精密工業股份有限公司 線路結構及其製法
KR101641630B1 (ko) 2014-09-25 2016-07-21 주식회사 솔루엠 튜너 및 이를 구비하는 전자 기기
JP6672705B2 (ja) * 2015-10-30 2020-03-25 大日本印刷株式会社 インターポーザ及びインターポーザの製造方法
WO2018168709A1 (ja) * 2017-03-14 2018-09-20 株式会社村田製作所 回路モジュールおよびその製造方法
WO2018186049A1 (ja) * 2017-04-06 2018-10-11 株式会社村田製作所 複合多層基板
JP7043743B2 (ja) * 2017-05-29 2022-03-30 Tdk株式会社 積層電子部品
KR102005274B1 (ko) * 2017-06-29 2019-07-31 주식회사 디아이티 다층 세라믹 기판 및 그의 제조 방법
WO2019059017A1 (ja) * 2017-09-20 2019-03-28 株式会社村田製作所 セラミック基板の製造方法、セラミック基板、及び、モジュール
CN109243311A (zh) * 2018-09-28 2019-01-18 深圳市洁简达创新科技有限公司 一种立体堆叠封装led显示屏模块和立体堆叠封装方法
WO2020262457A1 (ja) 2019-06-27 2020-12-30 株式会社村田製作所 モジュールおよびその製造方法
CN220123154U (zh) * 2020-09-25 2023-12-01 株式会社村田制作所 电路基板和模块

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771537A (en) * 1985-12-20 1988-09-20 Olin Corporation Method of joining metallic components
US4753694A (en) 1986-05-02 1988-06-28 International Business Machines Corporation Process for forming multilayered ceramic substrate having solid metal conductors
JP2541487B2 (ja) * 1993-11-29 1996-10-09 日本電気株式会社 半導体装置パッケ―ジ
EP0657932B1 (en) 1993-12-13 2001-09-05 Matsushita Electric Industrial Co., Ltd. Chip package assembly and method of production
JP3320932B2 (ja) * 1993-12-13 2002-09-03 松下電器産業株式会社 チップパッケージ実装体、及びチップパッケージが実装される回路基板、並びに回路基板の形成方法
JP3188086B2 (ja) * 1993-12-29 2001-07-16 松下電器産業株式会社 セラミック配線基板とその製造方法及びその実装構造
JPH0983141A (ja) 1995-09-08 1997-03-28 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法
US5909058A (en) * 1996-09-25 1999-06-01 Kabushiki Kaisha Toshiba Semiconductor package and semiconductor mounting part
US6882030B2 (en) * 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
JPH1126631A (ja) * 1997-07-02 1999-01-29 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP3823636B2 (ja) * 1999-09-22 2006-09-20 カシオ計算機株式会社 半導体チップモジュール及びその製造方法
JP4601158B2 (ja) 2000-12-12 2010-12-22 イビデン株式会社 多層プリント配線板およびその製造方法
JP3890947B2 (ja) 2001-10-17 2007-03-07 松下電器産業株式会社 高周波半導体装置
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP3823881B2 (ja) 2002-06-04 2006-09-20 株式会社村田製作所 回路基板間の接続構造、その形成方法、回路基板、および実装基板に表面実装された電子部品
JP4363823B2 (ja) * 2002-07-04 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体装置の実装システム
JP2004193404A (ja) * 2002-12-12 2004-07-08 Alps Electric Co Ltd 回路モジュール、及びその製造方法
JP2005109307A (ja) * 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 回路部品内蔵基板およびその製造方法
GB2415294B (en) * 2004-01-27 2007-10-10 Murata Manufacturing Co Laminated electronic part and its manufacturing method
JP4385782B2 (ja) 2004-02-06 2009-12-16 株式会社村田製作所 複合多層基板及びその製造方法
JP2005235807A (ja) * 2004-02-17 2005-09-02 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
GB2415291B (en) 2004-06-15 2008-08-13 Nanobeam Ltd Charged particle beam system
US7640655B2 (en) * 2005-09-13 2010-01-05 Shinko Electric Industries Co., Ltd. Electronic component embedded board and its manufacturing method

Also Published As

Publication number Publication date
CN100521169C (zh) 2009-07-29
US20070278670A1 (en) 2007-12-06
US7903426B2 (en) 2011-03-08
JP4404139B2 (ja) 2010-01-27
CN101124675A (zh) 2008-02-13
EP1843391A1 (en) 2007-10-10
WO2007049458A1 (ja) 2007-05-03
EP1843391A4 (en) 2009-12-30

Similar Documents

Publication Publication Date Title
JP4404139B2 (ja) 積層型基板、電子装置および積層型基板の製造方法
JP4677991B2 (ja) 電子部品及びその製造方法
JP6096812B2 (ja) 電子素子搭載用パッケージ、電子装置および撮像モジュール
JP4826356B2 (ja) セラミック基板の製造方法
US7095602B1 (en) Ceramic structure and nonreciprocal circuit device
JP4277275B2 (ja) セラミック積層基板および高周波電子部品
JP6128209B2 (ja) 多層配線基板及びその製造方法並びにプローブカード用基板
JP2004247334A (ja) 積層型セラミック電子部品およびその製造方法ならびにセラミックグリーンシート積層構造物
JP5382225B2 (ja) セラミック多層基板およびその製造方法
JP4900226B2 (ja) 多層セラミック基板及びその製造方法、電子部品
JP4826253B2 (ja) セラミック多層基板の製造方法およびセラミック多層基板
JP2013077739A (ja) 配線基板ならびにその配線基板を備えた電子装置および電子モジュール装置
JP4826348B2 (ja) 突起状電極付き多層セラミック電子部品の製造方法
JP4089356B2 (ja) 多層セラミック基板の製造方法
JP4900227B2 (ja) 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品
JP4535801B2 (ja) セラミック配線基板
JP4114148B2 (ja) セラミック積層基板および高周波電子部品
JP7212783B2 (ja) 電子素子実装用基板、電子装置、電子モジュールおよび電子素子実装用基板の製造方法
JP2004165343A (ja) 積層型セラミック電子部品およびその製造方法
JP2019096817A (ja) 配線基板およびプローブ基板
JP4411839B2 (ja) セラミック構造体、セラミック構造体の製造方法および非可逆回路素子
JP3898653B2 (ja) ガラスセラミック多層配線基板の製造方法
JP5733039B2 (ja) 回路基板の製造方法
JP4108692B2 (ja) 複合電子部品およびその製造方法
JP2015207578A (ja) 多層セラミック基板及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4404139

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131113

Year of fee payment: 4