JP6128209B2 - 多層配線基板及びその製造方法並びにプローブカード用基板 - Google Patents

多層配線基板及びその製造方法並びにプローブカード用基板 Download PDF

Info

Publication number
JP6128209B2
JP6128209B2 JP2015513483A JP2015513483A JP6128209B2 JP 6128209 B2 JP6128209 B2 JP 6128209B2 JP 2015513483 A JP2015513483 A JP 2015513483A JP 2015513483 A JP2015513483 A JP 2015513483A JP 6128209 B2 JP6128209 B2 JP 6128209B2
Authority
JP
Japan
Prior art keywords
insulating layer
wiring electrode
wiring
wiring board
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015513483A
Other languages
English (en)
Other versions
JPWO2014174710A1 (ja
Inventor
喜人 大坪
喜人 大坪
徹 目黒
徹 目黒
達典 管
達典 管
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2014174710A1 publication Critical patent/JPWO2014174710A1/ja
Application granted granted Critical
Publication of JP6128209B2 publication Critical patent/JP6128209B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0382—Continuously deformed conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09836—Oblique hole, via or bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126—Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、複数の絶縁層を有する多層配線基板及びその製造方法に関する。より詳細には、本発明は、層間を接続する配線電極部分を有する多層配線基板及びその製造方法並びにプローブカード用基板に関する。
従来、配線構造の高密度化を図るために、多層基板が広く用いられている。下記の特許文献１には、複数の絶縁層を積層してなる多層基板が開示されている。この多層基板の上面には、半導体素子が実装される。半導体素子の下面には複数のバンプが設けられている。他方、複数の端子電極が多層基板の上面に形成されている。複数の前記バンプが複数の端子電極に接続される。従って、複数の端子電極の間隔は、複数のバンプの間隔に対応しており、非常に狭い。
他方、多層基板の下面には、外部と接続するための複数の外部接続端子が配置されている。この複数の外部接続端子間のピッチは、上面の端子電極間のピッチよりも広くされている。それによって、外部との接続が容易とされている。上記端子電極と下面の外部接続端子との接続は、多層基板内に設けられている配線電極により行われている。すなわち、多層基板の絶縁層上に配置されている層上配線導体と、層上配線導体同士を接続するように絶縁層を貫くように設けられているビアホール導体とを有する。すなわち、層間接続導体としてビアホール導体が用いられている。
特開２００８−３００４８２号公報
特許文献１に記載の多層配線導体においても、配線構造の高密度化がより一層求められている。それによって、多層配線基板の小型化を図ることができる。また、より高密度に配置されたバンプ等を有する半導体素子などにも対応することができる。
しかしながら、特許文献１に記載の従来の多層配線基板では、配線構造の高密度化に限界があった。これは以下の理由による。
まず、層上配線導体と、上記ビアホール導体は、異なる方法で形成される。従って、上記多層配線基板のように、上面から下面に向かって複数の層上配線導体と複数のビアホール導体が接続されている構成では、各層上配線導体や各ビアホール導体の形成工程における加工誤差や位置ずれ等が累積することとなる。そのため、層上配線導体と、ビアホール導体との接続不良が生じるおそれがあった。
上記のような接続不良を防止するには、層上配線導体において、ビアホール導体に接続される部分の面積を大きくしたり、ビアホール導体そのものを太くしなければならない。
しかしながら、上記のように、ビアホール導体に接続される層上配線導体部分やビアホール導体の径を大きくした場合、面方向における配線構造の高密度化が妨げられる。すなわち、配線構造の高密度化には限界があった。
本発明の目的は、配線構造の高密度化を可能とする、多層配線基板及びその製造方法を提供することにある。また、本発明の他の目的は、配線構造の高密度化を可能とする、多層配線基板を有するプローブカード用基板を提供することにある。
本発明に係る多層配線基板は、積層体と、積層体内に形成されている配線電極とを備える。積層体は、第１の絶縁層と、第１の絶縁層の下面に積層されている第２の絶縁層とを有する。
上記配線電極は、導電ペーストの印刷及び焼成により形成される印刷配線電極である。第１の絶縁層は、該第１の絶縁層を積層体の積層方向に貫通している貫通孔を有する。上記印刷配線電極は、第１の配線電極部分と、第２の配線電極部分とを有する。第１の配線電極部分は、上記第２の絶縁層上に位置している。他方、第２の配線電極部分は、第１の配線電極部分に連なっており、前記第１の絶縁層に設けられている前記貫通孔内に至っており、さらに第１の絶縁層の上面に露出している。
本発明に係る多層配線基板のある特定の局面では、前記印刷配線電極の前記第２の配線電極部分の前記第１の絶縁層の上面に露出している部分の少なくとも一部の下方において、前記第２の絶縁層の上面が、前記第２の絶縁層の残りの部分よりも前記第１の絶縁層側に盛り上がっている。
本発明に係る多層配線基板では、上記印刷配線電極は複数設けられていてもよい。
本発明に係る多層配線基板では、好ましくは、前記第１の絶縁層が、前記積層体を構成している複数の絶縁層のうち最外層に位置している。それによって、最外層において、配線電極構造の高密度化を図ることができる。
本発明に係る多層配線基板のさらに他の特定の局面では、前記印刷配線電極が、前記第２の配線電極部分の端部であって、前記第１の配線電極部分側とは異なる側の端部に連なっており、前記貫通孔を通り、第２の絶縁層上に至っている第３の配線電極部分を有する。
本発明に係るプローブカード用基板は、本発明に従って構成された多層配線基板と、該多層配線基板の一方面に設けられている複数のプローブとを有する。
本発明に係る多層配線基板の製造方法は、本発明に係る多層配線基板を得る方法であり、以下の各工程を備える。
貫通孔を有する第１の絶縁層を形成する工程。
第２の絶縁層上に、導電ペーストの印刷により配線パターンを形成する工程。
前記貫通孔が前記配線パターン上に重なるように、前記第２の絶縁層上に前記第１の絶縁層を積層する工程。
前記配線パターンが、前記第１の絶縁層の前記貫通孔内に埋め込まれるように前記第１及び第２の絶縁層を含む積層体を積層方向に圧着する工程。
本発明に係る多層配線基板の製造方法の他の特定の局面では、前記第１の絶縁層の積層方向外側及び前記第２の絶縁層の積層方向外側のうち少なくとも一方において、少なくとも一層の別の絶縁層を積層する工程がさらに備えられている。
本発明に係る多層配線基板の製造方法のさらに別の特定の局面では、前記第１の絶縁層が積層の最外側表面となるように、前記別の絶縁層を前記第２の絶縁層の積層方向外側に積層する。
本発明に係る多層配線基板及びその製造方法によれば、印刷配線電極が、第１の配線電極部分に連なっており、第１の絶縁層に設けられている貫通孔内に至っており、さらに第１の絶縁層の上面に露出している第２の配線電極部分を有するため、多層配線基板における配線構造の高密度化、特に多層配線基板の絶縁層の面方向における配線構造の高密度化を図ることができる。
図１は、本発明の第１の実施形態に係る多層配線基板の正面断面図である。 図２（ａ）〜図２（ｃ）は第１の実施形態の多層配線基板における第１〜第３の絶縁層の各模式的平面図である。 図３は、本発明の第２の実施形態としての多層配線基板の製造方法を説明するための模式的断面図である。 図４は、第１の実施形態の変形例に係る多層配線基板の正面断面図である。 図５は、本発明の第３の実施形態に係る多層配線基板の正面断面図である。 図６（ａ）〜図６（ｃ）は、第３の実施形態に係る多層配線基板における第１〜第３の絶縁層の各模式的平面図である。 図７（ａ）〜図７（ｃ）は本発明の第４の実施形態に係る多層配線基板の第１〜第３の絶縁層の各模式的平面図である。 図８は、本発明の第５の実施形態に係る多層配線基板の正面断面図である。 図９は、本発明の第６の実施形態に係る多層配線基板の正面断面図である。 図１０（ａ）〜図１０（ｃ）は本発明の第６の実施形態に係る多層配線基板の第１〜第３の絶縁層の各模式的平面図である。 図１１は、本発明の第７の実施形態としての複合モジュールへの応用例を示す正面断面図である。 図１２は、本発明の第８の実施形態としてのプローブカード用基板への応用例を示す正面断面図である。
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
図１は、本発明の第１の実施形態に係る多層配線基板の正面断面図である。多層配線基板１は、積層体２を有する。積層体２は、上から順に第１〜第４の絶縁層３〜６を積層した構造を有する。積層体２は、具体的には、後述する配線電極と共に、セラミックシートを積層し、焼成することにより得られる。上記セラミックスとしては、特に限定されないが、ＬＴＣＣ（低温焼成セラミック）などが好適に用いられる。ＬＴＣＣは、寸法精度が高いため、配線構造の高密度化をより一層図ることができる。
積層体２内には、印刷配線電極７，１１が形成されている。印刷配線電極７を代表して、印刷配線電極７，１１を説明する。
印刷配線電極７は、導体ペーストのスクリーン印刷及び焼成により形成されている。第１の絶縁層３には、貫通孔３ａ，３ｂが形成されている。印刷配線電極７は、第２の絶縁層４上に位置している第１の配線電極部分７ａを有する。また、印刷配線電極７は、第１の配線電極部分７ａに連ねられている第２の配線電極部分７ｂを有する。第２の配線電極部分７ｂは、貫通孔３ａ内に至り、かつ第１の絶縁層３の上面３ｃに露出している。
１つの印刷配線電極７が、層上配線導体としての第１の配線電極部分７ａと、層間接続導体としての第２の配線電極部分７ｂとを有する。第２の配線電極部分７ｂは、さらに、第１の絶縁層３の上面３ｃに露出している部分において、外部との接続に用いられる端子電極としても機能する。
印刷配線電極１１も、同様に、第１の配線電極部分１１ａと、第２の配線電極部分１１ｂとを有する。
本実施形態の多層配線基板１の特徴は、上記印刷配線電極７，１１が設けられていることにある。印刷配線電極７，１１は、上記のように、層上配線導体と、層間接続導体の双方の機能を果たす。従って、従来の多層配線基板における層上配線導体と、ビアホール導体とを別々の工程で形成する必要がない。前述したように、ビアホール導体に層上配線導体としての配線電極を接続する方法では、配線構造の高密度化に限界があった。また、ビアホール導体が接続される電極ランドもビアホール導体よりも大きくしなければならなかった。従って、高密度化を図ることが困難であった。
これに対して、印刷配線電極７は、後述する製造方法から明らかなように、セラミックグリーンシート上に導電ペーストを印刷し、第１の絶縁層３を構成するセラミックグリーンシートと積層し、圧着するだけで形成することができる。従って、高密度化を容易に図ることができる。
加えて、従来の多層配線基板では、ビアホール導体がセラミックシートを貫通する必要がある。そのため、ビアホール導体の径は、１０μｍｍ〜１００μｍｍ程度の大きさとしなければならなかった。従って、ビアホール導体に接続される電極ランドはさらに大きくしなければならなかった。
これに対して、本実施形態では、印刷配線電極７の配線電極部分７ｂを第１の絶縁層３上に露出させればよいだけである。従って、層間接続部分に連なる上面に露出している部分の面積を小さくすることができる。よって、電極ランドの寸法を小さくすることもできる。
さらに、従来のビアホール導体を用いた構成では、ビアホール導体と層上配線電極との接続部分が存在する。従って、インピーダンスが接続部分で変化するため、特性が劣化するおそれがある。これに対して、印刷配線電極７，１１は、その内部にインピーダンスが変化する接続部分を有しない。従って、接続部分を少なくして、特性の劣化を抑制することができる。
加えて、従来の多層配線基板では、高密度化を図ると、直径が１０μｍｍ〜１００μｍｍのビアホール導体間に位置しているセラミックスの焼結収縮時の応力により、セラミックにクラックが生じるおそれがあった。これに対して、本実施形態では、印刷配線電極７は、その膜厚が５μｍ〜２０μｍ程度であり、第１の絶縁層３において、図示のように積層方向に対して斜め方向に第１の絶縁層３を貫通している。従って、印刷配線電極７，１１間のセラミックスに与える影響も小さい。よって、焼結後の多層配線基板１においてセラミックスのクラックが生じ難い。
さらに、従来の多層配線基板では、ビアホール導体の体積が比較的大きいため、並びにセラミックスとビアホール導体の焼結強度が異なるため、ビアホール導体が盛り上がったり、多層配線基板表面に反りやうねりが生じたりするおそれがあった。これに対して、本実施形態では、このような体積の比較的大きなビアホール導体は多層配線基板１の上面側に設けられていない。また、印刷配線電極７，１１の体積は比較的小さい。従って、隆起が生じ難く、多層配線基板１の上面における反りやうねりも生じ難い。よって、多層配線基板の平坦性を高めることができる。
また、従来の多層配線基板では、ビアホール導体はレーザーにより貫通孔を形成し、該貫通孔内に導電ペーストを充填することにより形成されている。従って、ビアホール導体の形成コストが比較的高かった。これに対して、本実施形態では、印刷配線電極７，１１はスクリーン印刷により形成される。従って、製造コストを大幅に低減することも可能となる。
多層配線基板１の特徴は、上記印刷配線電極７，１１を有することにある。図１に戻り、印刷配線電極７の第１の配線電極部分７ａには、ビアホール導体８が接続されている。ビアホール導体８は、第２の絶縁層４を貫通するように設けられている。ビアホール導体８の下端が、第３の絶縁層５上に形成された配線電極９に接続されている。配線電極９は、第３の絶縁層５を貫通するように設けられたビアホール導体１０の上端に接続されている。
上記ビアホール導体８、配線電極９及びビアホール導体１０は、従来の多層配線基板における配線電極とビアホール導体と同様に構成されている。
印刷配線電極１１の下方にも、同様に、ビアホール導体１２、配線電極１３及びビアホール導体１４が設けられている。
図２（ａ）は、上記第１の絶縁層３の模式的平面図である。ここでは第１の絶縁層３に、印刷配線電極７，１１の第２の配線電極部分７ｂ，１１ｂが露出している。
図２（ｂ）は、第２の絶縁層４の模式的平面図である。ここでは、第１の配線電極部分７ａ，１１ａが存在する。なお、破線の円は、図１に示したビアホール導体８，１２を示す。
図２（ｃ）は図１に示した第３の絶縁層５の模式的平面図である。ここでは、配線電極９，１３が示されている。配線電極９，１３内の破線は、下方に位置しているビアホール導体１０，１４を示す。
多層配線基板１では、印刷配線電極７，１１の下方に、従来の多層配線基板と同様にビアホール導体８，１０，１２，１４と配線導体９，１３とからなる配線構造が接続されている。もっとも、本発明においては、ビアホール導体８，１０，１２，１４及び配線電極９，１３に代えて、印刷配線電極７，１１を積層方向において複数接続し、配線構造を形成してもよい。その場合には、配線構造のより一層の高密度化、多層配線基板の平坦性の向上及び製造コストの低減を図ることができる。しかしながら、本実施形態のように、積層方向において１つの印刷配線電極７または１１のみが設けられている構造であっても、上述したように、配線構造の高密度化、特性劣化の抑制、製造コストの低減等を果たすことができる。
加えて、本実施形態では、多層配線基板１の最外側表面に、印刷配線電極７，１１の第２の配線電極部分７ｂ，１１ｂが露出しているため、上記のように電極ランドの小型化、最外側層におけるセラミックスのクラックを効果的に抑制することができる。加えて、多層配線基板１の上面の平坦性も高められる。
なお、最下方に位置するように図示されているビアホール導体１０，１４は、図１では図示されていない部分において、他の配線電極等などに電気的に接続されている。
このようなビアホール導体１０，１４を外部との接続用端子電極に接続する構成については特に限定されない。
なお、上述した配線構造を形成している各電極を構成する材料については特に限定されない。すなわち、適宜の導電性粉末を含む導電ペーストを用いて、印刷配線電極７，１１や、配線電極９，１３、ビアホール導体８，１２，１０，１４等を形成することができる。
上述したように、第１及び第２の絶縁層３，４以外に、上記第３，第４の絶縁層５，６のような１以上の別の絶縁層を適宜積層してもよい。そして、本実施形態のように、第１の絶縁層３が最外側面に位置している場合、別の絶縁層が第２の絶縁層の第１の絶縁層とは反対側の面に積層されることになる。もっとも、別の絶縁層の積層形態はこれに限定されるものではない。
次に、本発明の第２の実施形態として、図３を参照して多層配線基板の製造方法を説明する。図３では、第１の実施形態の多層配線基板１の図１の左側部分のみを製造する工程を模式的に示す。従って、同一部分については同一の参照番号を付することにより、詳細な説明は省略する。
まず、図３（ａ）に示すように、貫通孔３ａを有する第１のセラミックグリーンシート３Ａを用意する。他方、第２の絶縁層４を構成するための第２のセラミックグリーンシート４Ａを用意する。
第２のセラミックグリーンシート４Ａ上に、導電ペーストのスクリーン印刷により、印刷配線電極７Ａを形成する。印刷配線電極７Ａは、第１のセラミックグリーンシート３Ａが第２のセラミックグリーンシート４Ａ上に積層された際に、貫通孔３ａが印刷配線電極７Ａ内に位置するように設けられている。また、第２のセラミックグリーンシート４Ａには、ビアホール導体８が形成されている。ビアホール導体８は、貫通孔に導電ペーストを充填することにより形成されている。
次に、図３（ｂ）に示すように、上記第２のセラミックグリーンシート４Ａを、第３及び第４のセラミックグリーンシート５Ａ，６Ａが積層されている構造の上に積層する。第３のセラミックグリーンシート５Ａの上面には、配線電極９が形成されている。また、配線電極９に接続されるように、ビアホール導体１０が第３のセラミックグリーンシート５Ａに形成されている。
次に、図３（ｂ）に矢印Ａで示すように第２のセラミックグリーンシート４Ａ上に、第１のセラミックグリーンシート３Ａを積層し、圧着する。この圧着により、図３（ｃ）に示すように、印刷配線電極７Ａが、貫通孔３ａ内に入り込む。その結果、第１の配線電極部分７ａと、上述した第２の配線電極部分７ｂとが形成されることになる。
しかる後、第１〜第４のセラミックグリーンシート３Ａ〜６Ａを含む上記生チップを焼成する。このようにして、図１に示す多層配線基板１の配線電極が形成される。
上記製造方法から明らかなように、印刷配線電極７の形成に際しては、導電ペーストのスクリーン印刷と、貫通孔３ａを有する第１のセラミックグリーンシート３Ａを用意し、圧着し、焼成するだけでよい。従って、製造工程の簡略化を図り得ることがわかる。
また、好ましくは、図１及び図３（ｃ）に示すように、印刷配線電極７の第１の絶縁層３の上面に露出している部分の少なくとも一部の下方において、第２の絶縁層４の上面が残りの部分に比べて第１の絶縁層３側に盛り上がっていることが望ましい。それによって、印刷配線電極７の第２の配線電極部分７ｂを下方から裏打ちし、強固に支持することができる。よって、第２の配線電極部分７ｂを、その第１の絶縁層３の上面に露出している部分において他の配線電極やバンプなどと確実に電気的に接続することができる。
図１及び図３（ｃ）では、上記第２の絶縁層４の下方に位置している第３の絶縁層５及び第４の絶縁層６においても、上記印刷配線電極７の第２の配線電極部分７ｂの少なくとも一部の下方において、残りの絶縁層部分よりも上方に盛り上がって形成されている。これは、前述した製造方法から明らかなように、複数のセラミックグリーンシートを積層し、圧着した際に、印刷配線電極７を構成する導電ペーストが貫通孔３ａに入り込むに従って、下方のセラミックグリーンシートが上方に移動することによる。
もっとも、本発明においては、印刷配線電極７の第２の配線電極部分７ｂの第１の絶縁層３に露出している部分において、下方に位置している第２の絶縁層４が上方に盛り上がっておらずともよい。
なお、多層配線基板１の上面の平坦性を高めるためには、多層配線基板１の上面を適宜の研磨方法により研磨し、平坦化してもよい。図４は、このようにして、上面が平坦化された変形例に係る多層配線基板１Ａの正面断面図である。この研磨により、印刷配線電極７，１１の第１の絶縁層３に上面３ｃに露出している部分の面積は若干小さくなっているが、上面の平坦性を効果的に高めることができる。また、場合によっては、上面に露出している印刷配線電極の面積をより小さくすることが求められる場合もある。その場合には、本変形例のように、研磨により、印刷配線電極７，１１の上面に露出している部分を小さくすることが望ましい。
図５は、本発明の第３の実施形態に係る多層配線基板の正面断面図である。多層配線基板２１は、積層体２２を有する。積層体２２では、絶縁層２３〜２６が積層されている。多層配線基板２１では、印刷配線電極２７，２９が設けられている。図６（ａ）〜（ｃ）は、上記絶縁層２３〜２５の各模式的平面図である。図６の（ａ）の破線Ｂ及び図６（ｂ）の破線Ｃは、それぞれ、印刷配線電極２７，２９の絶縁層２３，２４の上面には露出していない部分の輪郭を示す。
印刷配線電極２７を代表して印刷配線電極２７，２９を説明する。印刷配線電極２７は、絶縁層２３の上面２３ｃから絶縁層２５の上面にまで至っている。すなわち、印刷配線電極２７は、絶縁層２４上に位置する第１の配線電極部分２７ａと、第１の配線電極部分２７ａに連なっている第２の配線電極部分２７ｂとを有する。
第２の配線電極部分２７ｂは、絶縁層２３の貫通孔２３ａに至っており、かつ絶縁層２３の上面２３ｃすなわち多層配線基板２１の上面に露出している。よって、第１の配線電極部分２７ａと、第２の配線電極部分２７ｂとを有する構造は、第１の実施形態の印刷配線電極７と同様である。
本実施形態が第１の実施形態と異なるところは、第１の配線電極部分２７ａの下方に、さらに第２の配線電極部分２７ｄ及び第１の配線電極部分２７ｃが連ねられていることにある。第１の配線電極部分２７ｃは、絶縁層２５上に位置している、そして、第１の配線電極部分２７ｃに連なるように、第２の配線電極部分２７ｄが設けられている。第２の配線電極部分２７ｄは、絶縁層２４に設けられている貫通孔２４ａ内に至っており、さらに絶縁層２４の上面に露出し、第１の配線電極部分２７ａに連なっている。
第２の印刷配線電極２９も第１の印刷配線電極２７と同様に形成されている。
印刷配線電極２７の第１の配線電極部分２７ｃの下面には、絶縁層２５に設けられているビアホール導体２８が電気的に接続されている。同様に、印刷配線電極２９には、ビアホール導体３０が電気的に接続されている。
本実施形態のように、印刷配線電極２７は、３以上の絶縁層にわたり形成されていてもよい。すなわち、第１の絶縁層２３の下方に第２の絶縁層２４が位置しており、該第２の絶縁層２４と、その下方の絶縁層２５において、再度、第２の配線電極部分２７ｄ及び第１の配線電極部分２７ｃが繰り返されるように形成されてもよい。それによって、第１の実施形態に比べて、さらに配線構造の高密度化、低コスト化、電気的特性の劣化の抑制を効果的に図ることが可能となる。
図７（ａ）〜（ｃ）は、第４の実施形態に係る多層配線基板における絶縁層の各模式的平面図である。図７（ａ）〜（ｃ）は、図６（ａ）〜（ｃ）に相当する図である。第４の実施形態の多層配線基板は、第３の実施形態と同様の正面断面構造を有する。すなわち、第４の実施形態の多層配線基板もまた、図５に示す断面構造を有する。従って、同一部分については同一の参照番号を付することにより、その説明を省略する。
第４の実施形態が第３の実施形態と異なるところは、図７（ｂ）及び（ｃ）に示すように、印刷配線電極２７，２９の平面形状が異なっていることにある。すなわち、図７（ｂ）に示すように、印刷配線電極２７は、第１の配線電極部分２７ａにおいてＬ字状に折り曲げられている。
また、図７（ｃ）に示すように、第１の配線電極部分２７ｃにおいて、第１の配線電極部分２７ｃが２箇所で直交方向に折り曲げられている。このように、印刷配線電極２７を、第１の配線電極部分２７ａ，２７ｃにおいて、ストリップ状ではなく、折り曲げ部を有するような形状とすることにより、印刷配線電極２７を有する配線構造のより一層の高密度化を図ることができる。
より具体的には、最上層である絶縁層２３の上面において、印刷配線電極２７同士間、印刷配線電極２９同士間、印刷配線電極２７，２９間のピッチ、すなわち、第２の配線電極部分２７ｂ同士間、第２の配線電極２９ｂ同士間及び第２の配線電極２７ｂ，２９ｂ間の各ピッチは狭い。これに対して、第１の配線電極部分２７ａ，２７ｃを上記のような形状とすることにより、下方の絶縁層側において、少なくとも一部において、ビアホール導体２８同士間、ビアホール導体３０同士間及びビアホール導体２８，３０間の各ピッチを広げることができる。従って、多層配線基板２１において、上面における電極ピッチに比べ、下面における電極ピッチをより広げることができる。
よって、上面において、ピッチが狭いバンプや電極を有する部品を搭載し、下面側において、外部と容易に電気的に接続を図ることができる。
図８は、本発明の第５の実施形態に係る多層配線基板の正面断面図である。本実施形態の多層配線基板３１では、第１の実施形態の多層配線基板１の最上層に、さらに第３の絶縁層３２が積層されている。第３の絶縁層３２には、ビアホール導体３３，３４が形成されている。ビアホール導体３３，３４の上面は露出している。ビアホール導体３３，３４の下面が、印刷配線電極７，１１の第２の配線電極部分７ｂ，１１ｂに接続されている。このように、本発明においては、多層配線基板の最外側層に印刷配線電極７，１１が位置していなくともよい。
図９は、本発明の第６の実施形態に係る多層配線基板の正面断面図である。多層配線基板４１は、積層体４２を有する。積層体４２は、第１の絶縁層４３、第２の絶縁層４４、第３の絶縁層４５及び第４の絶縁層４６を積層した構造を有する。積層体４２には、印刷配線電極４７，５１が設けられている。本実施形態は、印刷配線電極４７，５１が設けられていることを除いては、第１の実施形態の多層配線基板１と同様である。すなわち、第２の絶縁層４４には、ビアホール導体８，１２が形成されている。ビアホール導体８，１２に接続されるように、第３の絶縁層４５上に、配線電極９，１３が形成されており、ビアホール導体１０，１４が第３の絶縁層４５に設けられている。
印刷配線電極４７，５１を、印刷配線電極４７を代表して説明する。
印刷配線電極４７は、第２の絶縁層４４上に位置している第１の配線電極部分４７ａを有する。第１の配線電極部分４７ａに連なるように、貫通孔４３ａに至っている第２の配線電極部分４７ｂが設けられている。第２の配線電極部分４７ｂは、第１の絶縁層４３の上面４３ｃに露出している。従って、第１の配線電極部分４７ａ及び第２の配線電極部分４７ｂは、多層配線基板１における第１の配線電極部分７ａ及び第２の配線電極部分７ｂと同様である。
本実施形態では、第２の配線電極部分４７ｂに連なるように、第３の配線電極部分４７ｃが設けられている。第３の配線電極部分４７ｃは、第２の配線電極部分４７ｂの端部であって、かつ前記第１の配線電極部分４７ａに連なっている側の端部とは異なる側の端部に連なっている。そして、第３の配線電極部分４７ｃは、貫通孔４３ａを通り、再度第２の絶縁層４４上に至っている。印刷配線電極５１も同様に第１の配線電極部分５１ａ、第２の配線電極部分５１ｂ及び第３の配線電極部分５１ｃを有する。
図１０（ａ）〜（ｃ）は、上記第１〜第３の絶縁層４３〜４５の各模式的平面図である。図１０（ａ）及び（ｂ）を対比すれば明らかなように、印刷配線電極４７においては、平面視した場合、上面に露出している第２の配線電極部分４７ｂの両側に、第１，第３の配線電極部分４７ａ，４７ｃが位置していることになる。
本実施形態のように、第２の配線電極部分４７ｂに、第１の配線電極部分４７ａだけでなく、第３の配線電極部分４７ｃがさらに連ねられていてもよい。その場合には、印刷配線電極４７は、積層体４２内において、第１の配線電極部分４７ａと、第２の配線電極部分４７ｂの双方において埋設されている。従って、印刷配線電極４７の積層体４２に対する結合強度を高めることができる。よって、第２の配線電極部分４７ｂを利用して外部と接合した場合、接合強度を高めることができる。また、電極ランドとして機能している露出部分の面積を小さくすることができる。
なお、第１の配線電極部分４７ａ及び第３の配線電極部分４７ｃの平面形状は、図１０（ｂ）に示したようにストリップ状の形状とされる必要は必ずしもなく、Ｌ字状、直線状などの任意の平面形状とすることができる。
図１１は、本発明の第７の実施形態としての複合モジュールに本発明の多層配線基板を適用した応用例を示す正面断面図である。複合モジュール６１は、本発明の多層配線基板の構造を有する。
積層体６２では、第１〜第５の絶縁層６３〜６７が積層されている。第１，第２の絶縁層６３，６４が積層されている部分において、第１の実施形態と同様の印刷配線電極７，７，１１，１１が設けられている。印刷配線電極７，１１の第１の絶縁層６３に露出している部分に、ＩＣなどの狭ピッチバンプを持つ電子部品７１が載置される。
ＩＣなどの狭ピッチバンプを持つ電子部品７１は、下面にバンプ７１ａ〜７１ｄを有する。バンプ７１ａ〜７１ｄが、印刷配線電極７，１１の第１の絶縁層６３に露出している部分に当接される。この場合、ＩＣなどの狭ピッチバンプを持つ電子部品７１のバンプ７１ａ〜７１ｄのピッチが狭い場合であっても、複合モジュール６１では、印刷配線電極７，１１の上面に露出している部分のピッチを狭くし、対応することができる。
なお、印刷配線電極７，１１の第１の絶縁層６３に露出している部分が電子部品との接続部を構成していることになる。
他方、複合モジュール６１の下方側においては、外部と接続するための端子電極６８ａ〜６８ｆが形成されている。端子電極６８ａ〜６８ｆは、前述した印刷配線電極７，１１のいずれかに電気的に接続されている。端子電極６８ａ〜６８ｆのピッチは印刷配線電極７，１１の複合モジュール６１の上面に露出している部分のピッチよりもかなり広い。従って、外部と電気的に容易に接続することができる。
なお、印刷配線電極７，１１の下端側には、第１の実施形態と同様に、ビアホール導体８、配線電極９、ビアホール導体１０や、ビアホール導体１２、配線電極１３及びビアホール導体１４が接続されている。
また、複合モジュール６１では、積層体６２において、ＩＣなどの狭ピッチバンプを持つ電子部品７１が接続される部分とは異なる部分において、コンデンサ７２，７３などの電子部品が実装されている。このコンデンサ７２，７３もまた、上記印刷配線電極７，１１の積層体６２の上面に露出している部分に電気的に接続されている。
複合モジュール６１においても、上記多層配線基板１と同様に、印刷配線電極７，１１が用いられているため、配線構造の高密度化及びコストの低減等を果たし得る。
なお、本実施形態における複合モジュールの具体例としては、無線ＬＡＮ用モジュールや携帯電話用のアンテナスイッチモジュールなどが挙げられる。また、これらに使用される狭ピッチバンプの電子部品としては、スイッチングＩＣもしくはＲＦ−ＩＣなどの半導体部品、またはＳＡＷフィルタもしくはＳＡＷデュプレクサなどのＳＡＷデバイスなどがある。
図１２は、本発明の第８の実施形態としてのプローブカード用基板を示す正面断面図である。
本実施形態のプローブカード用基板８１は、第１の絶縁層６３を有する。第１の絶縁層６３上に、絶縁性材料からなる薄膜層８３が形成されている。この薄膜層８３は、適宜の絶縁性材料からなる。
さらに、薄膜層８３上に、複数のプローブ８２が設けられている。複数のプローブ８２は、図示しない部分において、薄膜層８３内に延びている。そして、複数のプローブ８２の図示されていない側の端部が薄膜層８３内に設けられた配線電極を介して印刷配線電極７，１１に電気的に接続されている。すなわち、薄膜層８３に形成されている配線電極が、薄膜層８３の下面に至っている。この配線電極が、印刷配線電極７，１１の積層体６２の上面、すなわち絶縁層６３の上面に露出している部分に電気的に接続されている。
よって、プローブカード用基板８１においても、多層配線基板１と同様に、印刷配線電極７，１１を有するため、配線構造の高密度化及びコストの低減等を果たし得る。
１，１Ａ…多層配線基板
２…積層体
３〜６…第１〜第４の絶縁層
３Ａ〜６Ａ…第１〜第４のセラミックグリーンシート
３ａ，３ｂ…貫通孔
３ｃ…上面
７，７Ａ…印刷配線電極
７ａ，７ｂ…第１，第２の配線電極部分
８，１２…ビアホール導体
９，１３…配線電極
１０，１４…ビアホール導体
１１…印刷配線電極
１１ａ，１１ｂ…第１，第２の配線電極部分
２１…多層配線基板
２２…積層体
２３〜２６…絶縁層
２３ａ，２４ａ…貫通孔
２３ｃ…上面
２７…印刷配線電極
２７ａ，２７ｃ…第１の配線電極部分
２７ｂ，２７ｄ…第２の配線電極部分
２８，３０…ビアホール導体
２９…印刷配線電極
３１…多層配線基板
３２…第３の絶縁層
３３，３４…ビアホール導体
４１…多層配線基板
４２…積層体
４３〜４６…第１〜第４の絶縁層
４３ａ…貫通孔
４３ｃ…上面
４７…印刷配線電極
４７ａ〜４７ｃ…第１〜第３の配線電極部分
５１…印刷配線電極
５１ａ〜５１ｃ…第１〜第３の配線電極部分
６１…複合モジュール
６２…積層体
６３〜６７…第１〜第５の絶縁層
６８ａ〜６８ｆ…端子電極
７１…ＩＣなどの狭ピッチバンプを持つ電子部品
７１ａ〜７１ｄ…バンプ
７２，７３…コンデンサ
８１…プローブカード用基板
８２…プローブ
８３…薄膜層

Claims (9)

  1. 厚み方向に貫通している貫通孔を有する第１の絶縁層と、前記第１の絶縁層の下面に圧着されている、シート状の第２の絶縁層とを有する積層体と、
    前記積層体内に形成されている配線電極とを備え、
    前記配線電極が、導電ペーストの印刷及び焼成により形成される印刷配線電極であり、
    前記印刷配線電極が、前記第２の絶縁層上に位置している第１の配線電極部分と、前記第１の配線電極部分に連なっており、前記第１の絶縁層に設けられている前記貫通孔内に至っており、さらに前記第１の絶縁層の上面に露出している第２の配線電極部分とを有する、多層配線基板。
  2. 前記印刷配線電極の前記第２の配線電極部分の前記第１の絶縁層の上面に露出している部分の少なくとも一部の下方において、前記第２の絶縁層の上面が、前記第２の絶縁層の残りの部分よりも前記第１の絶縁層側に盛り上がっている、請求項１に記載の多層配線基板。
  3. 前記印刷配線電極が複数設けられている、請求項１または２に記載の多層配線基板。
  4. 前記第１の絶縁層が、前記積層体を構成している複数の絶縁層のうち最外層に位置している、請求項１〜３のいずれか１項に記載の多層配線基板。
  5. 前記印刷配線電極が、前記第２の配線電極部分の端部であって、前記第１の配線電極部分側とは異なる側の端部に連なっており、前記貫通孔を通り、第２の絶縁層上に至っている第３の配線電極部分を有する、請求項１〜４のいずれか１項に記載の多層配線基板。
  6. 請求項１〜５のいずれか１項に記載の多層配線基板と、該多層配線基板の一方面側に設けられている複数のプローブとを有する、プローブカード用基板。
  7. 貫通孔を有する第１の絶縁層を形成する工程と、
    シート状の第２の絶縁層上に、導電ペーストの印刷により配線パターンを形成する工程と、
    前記貫通孔が前記配線パターン上に重なるように、前記第２の絶縁層上に前記第１の絶縁層を積層する工程と、
    前記配線パターンが、前記第１の絶縁層の前記貫通孔内に埋め込まれるように前記第１及び第２の絶縁層を含む積層体を積層方向に圧着する工程とを備える、請求項１〜５のいずれか１項に記載の多層配線基板の製造方法。
  8. 前記第１の絶縁層の積層方向外側及び前記第２の絶縁層の積層方向外側のうち少なくとも一方において、少なくとも一層の別の絶縁層を積層する工程をさらに備える、請求項７に記載の多層配線基板の製造方法。
  9. 前記第１の絶縁層が積層の最外側表面となるように、前記別の絶縁層を前記第２の絶縁層の積層方向外側に積層する、請求項８に記載の多層配線基板の製造方法。
JP2015513483A 2013-04-26 2013-11-08 多層配線基板及びその製造方法並びにプローブカード用基板 Active JP6128209B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013094080 2013-04-26
JP2013094080 2013-04-26
PCT/JP2013/080268 WO2014174710A1 (ja) 2013-04-26 2013-11-08 多層配線基板及びその製造方法並びにプローブカード用基板

Publications (2)

Publication Number Publication Date
JPWO2014174710A1 JPWO2014174710A1 (ja) 2017-02-23
JP6128209B2 true JP6128209B2 (ja) 2017-05-17

Family

ID=51791302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015513483A Active JP6128209B2 (ja) 2013-04-26 2013-11-08 多層配線基板及びその製造方法並びにプローブカード用基板

Country Status (4)

Country Link
US (1) US9961768B2 (ja)
JP (1) JP6128209B2 (ja)
CN (1) CN105144856B (ja)
WO (1) WO2014174710A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7081090B2 (ja) * 2017-07-10 2022-06-07 株式会社村田製作所 配線基板、プローブカード、及び、配線基板の製造方法
CN111566806B (zh) * 2018-01-24 2024-04-30 京瓷株式会社 布线基板、电子装置以及电子模块
JP7204782B2 (ja) * 2018-12-26 2023-01-16 京セラ株式会社 配線基板、それを用いた発光装置及び表示装置
EP4081005A1 (en) * 2021-04-23 2022-10-26 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196552A (ja) * 1990-11-28 1992-07-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5147208A (en) * 1991-06-28 1992-09-15 Rogers Corporation Flexible printed circuit with raised contacts
JP3684239B2 (ja) * 1995-01-10 2005-08-17 株式会社 日立製作所 低ｅｍｉ電子機器
US6143116A (en) 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
JPH1154865A (ja) * 1997-07-31 1999-02-26 Kyocera Corp 多層配線基板およびその製造方法
US6166333A (en) * 1998-01-14 2000-12-26 Packard Hughes Interconnect Company Bumps with plural under-bump dielectric layers
JP2004288663A (ja) * 2003-01-29 2004-10-14 Kyocera Corp セラミック配線基板およびその製造方法
US7067907B2 (en) * 2003-03-27 2006-06-27 Freescale Semiconductor, Inc. Semiconductor package having angulated interconnect surfaces
JP2005259988A (ja) * 2004-03-11 2005-09-22 Seiko Epson Corp 多層配線基板及びその製造方法
JP2005311156A (ja) * 2004-04-23 2005-11-04 Matsushita Electric Ind Co Ltd コンデンサを内蔵したセラミック多層基板
JP4619223B2 (ja) * 2004-12-16 2011-01-26 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP5005530B2 (ja) * 2005-03-23 2012-08-22 パナソニック株式会社 電気電子回路の形成方法およびそれを用いた電気電子機器
JP5086690B2 (ja) * 2007-05-18 2012-11-28 日本特殊陶業株式会社 セラミック基板の製造方法
JP5092547B2 (ja) 2007-05-30 2012-12-05 凸版印刷株式会社 印刷配線板の製造方法
JP5221315B2 (ja) * 2008-12-17 2013-06-26 新光電気工業株式会社 配線基板及びその製造方法
TWI592071B (zh) * 2014-11-14 2017-07-11 Mpi Corp Multilayer circuit board

Also Published As

Publication number Publication date
CN105144856B (zh) 2018-01-09
WO2014174710A1 (ja) 2014-10-30
CN105144856A (zh) 2015-12-09
US9961768B2 (en) 2018-05-01
US20160044782A1 (en) 2016-02-11
JPWO2014174710A1 (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
JP5278149B2 (ja) 回路基板及び回路モジュール
JP3928665B2 (ja) チップ型電子部品内蔵型多層基板及びその製造方法
JP6128209B2 (ja) 多層配線基板及びその製造方法並びにプローブカード用基板
JP4277275B2 (ja) セラミック積層基板および高周波電子部品
JP5842859B2 (ja) 多層配線基板およびこれを備えるモジュール
EP2129201B1 (en) Multilayer wiring substrate
JP4329762B2 (ja) チップ型電子部品内蔵型多層基板
JP5835282B2 (ja) 多層配線基板の製造方法およびプローブカードの製造方法並びに多層配線基板およびプローブカード
JP4497247B2 (ja) 積層型セラミック電子部品の製造方法
JP4765330B2 (ja) 積層型電子部品を内蔵した多層配線基板及び多層配線基板の製造方法
JP5207854B2 (ja) 部品内蔵セラミックス基板およびその製造方法
JP4565381B2 (ja) 積層基板
JPWO2012014692A1 (ja) セラミック多層基板およびその製造方法
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP4900227B2 (ja) 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品
JP4543374B2 (ja) 積層基板およびその製造方法
JP2008251850A (ja) 半導体装置および半導体装置の製造方法
JP4826348B2 (ja) 突起状電極付き多層セラミック電子部品の製造方法
JP5036591B2 (ja) 配線基板
JP2012146940A (ja) 電子部品および電子装置
JP4986500B2 (ja) 積層基板、電子装置およびこれらの製造方法。
JP4405253B2 (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP4442351B2 (ja) セラミック多層基板およびその製造方法
JP5598606B2 (ja) 多層セラミック基板の製造方法
JP2005175504A (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170327

R150 Certificate of patent or registration of utility model

Ref document number: 6128209

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150