JPH04196552A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH04196552A
JPH04196552A JP2332170A JP33217090A JPH04196552A JP H04196552 A JPH04196552 A JP H04196552A JP 2332170 A JP2332170 A JP 2332170A JP 33217090 A JP33217090 A JP 33217090A JP H04196552 A JPH04196552 A JP H04196552A
Authority
JP
Japan
Prior art keywords
film
bonding pad
central
aluminum
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2332170A
Other languages
English (en)
Inventor
Kazutoshi Koshihisa
越久　和俊
Masahiro Hiroki
廣木　雅弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2332170A priority Critical patent/JPH04196552A/ja
Publication of JPH04196552A publication Critical patent/JPH04196552A/ja
Priority to US08/124,846 priority patent/US5394013A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、半導体装置およびその製造方法に関するも
のであり、特に、ボンディングパッドの構造およびボン
ディングパッドの形成方法に関するものである。
［従来の技術］ 第９図は、従来の半導体装置の断面図である。
半導体装置ｌは、シリコン基板５、ダイパッド３および
外部リード７を備えている。
グイパッド３上にシリコン基板５が固着されている。シ
リコン基板５の主表面２の端部上には、ボンディングパ
ッド１１が形成されている。シリコン基板５の主表面２
上には、ボンディングパッド１１が露出するように、プ
ラズマシリコン窒化膜１３が形成されている。プラズマ
シリコン窒化膜１３は、シリコン基板５に形成された集
積回路を使用環境から保護する表面保護膜としての役割
を果たす。
ダイパッド３の両側面側には、外部リード７が配置され
ている。外部リード７とボンディングパッド１１とは、
ワイヤ９によって電気的に接続されている。半導体装置
１は、樹脂１５によって封止されている。
第１０図は、′Ｍ９図に示す半導体装置１のボンディン
グパッド形成部およびＤＲＡＭ（Ｄｙｎａｍｉｃ　　Ｒ
ａｎｄｏｍ　　Ａｃｃｅｓｓ　　Ｍｅｍ。
ｒｙ）形成部の断面図である。まず、ボンディングパッ
ド形成部ユ６から説明していく。
シリコン基板５の主表面２上に、順に、フィールド酸化
膜１７、ＢＰＳＧ　（ｂｏｒｏ−ｐｈｏｓｐｈｏ　　５
ｉｌｉｃａｔｅ　　ｇｌａｓｓ）膜１９、プラズマシリ
コン酸化膜２１、ボンディングパッド１１、プラズマシ
リコン窒化膜１３が形成されいる。ただし、ボンディン
グパッド１１上には、プラズマシリコン窒化膜１３は形
成されていない。
ボンディングパッド１１は、ワイヤ９と電気的に接続さ
れている。
ＤＲＡＭ形成部１８について説明する。シリコン基板５
の主表面２近傍には、不純物拡散領域２３ａ、２３ｂが
間を隔てて形成されている。主表面２上には、薄いシリ
コン酸化膜２７が形成されている。不純物拡散領域２Ｂ
ａ上にある薄いシリコン膜２７上には、ポリシリコン膜
３１が形成されている。ポリシリコン膜３１上と、不純
物拡散領域２３ａと２３ｂとの間にある薄いシリコン酸
化膜２７上には、ポリシリコン膜２５が形成されている
。
主表面２上には、ＢＰＳＧ膜１９膜形９されている。不
純物拡散領域２３ｂ上にあるＢＰＳＧ膜１９膜形９スル
ーホール３０が形成されている。
ＢＰＳＧ膜１９主１９上第１アルミニウム膜２９が形成
されている。第１アルミニウム膜２９と不純物拡散領域
２３ｂとは、スルーホール３０に形成されたアルミニウ
ム膜３２によって、電気的に接続されている。
第１アルミニウム！Ｉ２９上には、プラズマシリコン酸
化膜２１が形成されている。プラズマシリコン酸化膜２
１上には、第２アルミニウム膜３３が間を隔てて形成さ
れている。プラズマシリコン酸化膜２１上および第２ア
ルミニウム膜３３上には、プラズマシリコン窒化膜１３
が形成されている。
ポリシリコン膜２５が、ワード線である。第１アルミニ
ウム膜２９がビット線である。不純物拡散領域２３ａ５
薄いシリコン酸化膜２７およびポリシリコン膜３１で、
キャパシタを構成している。
電源（図示せず）から送られてくる電気は、ワイヤ９、
ボンディングパッド１１を通って、ＤＲＡＭ形成部１８
に送られる。
次に、ボンディングパッドと電子素子とが電気的に接続
されている状態を説明する。第１１図は、ボンディング
パッドとＭＯＳ　（Ｍｅ　ｔ　ａ　ｌ　　０ｘｉｄｅ　
　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ）電界効果トランジスタ
との電気的接続状態を示す図である。
シリコン基板５の主表面２近傍には、フィールド酸化膜
１７、ソース領域３５およびドレイン領域３７が形成さ
れている。ソース領域３５とドレイン領域３７との間に
ある主表面２上には、ゲート酸化膜３９が形成されてい
る。ゲート酸化膜３９上には、ゲート電極４１が形成さ
れている。
主表面２上には、ＢＰＳＧ膜１９、プラズマシリコン酸
化膜２１が順に形成されている。ゲート電極４１上にあ
るＢＰＳＧ膜１９には、スルーホール４０が形成されて
いる。ＢＰＳＧ膜１９上には、第１アルミニウム膜４３
が形成されている。
第１アルミニウム膜４３とゲート電極４１とは、スルー
ホール４０に形成されたアルミニウムによって電気的に
接続されている。
プラズマシリコン酸化膜２１上には、ボンディングパッ
ド１１および第２アルミニウム膜４５が形成されている
。プラズマシリコン酸化膜２１上に形成されたアルミニ
ウム膜にパターンニングを施すことにより、ボンディン
グパッド１１と第２アルミニウム膜４５とにする。第１
アルミニウム膜４３上にあるプラズマシリコン酸化膜２
１には、スルーホール４４が形成されている。第２アル
ミニウム膜４５と第１アルミニウム膜４３とは、スルー
ホール４４に形成されたアルミニウムによって電気的に
接続されている。
主表面２上には、プラズマシリコン窒化膜１３が形成さ
れている。ただし、ボンディングパッド１１上には、プ
ラズマシリコン窒化膜１３は形成されていない。ボンデ
ィングパッド１１とワイヤ９とは電気的に接続されてい
る。
従来のボンディングパッドの形成方法を、第１２Ａ図〜
第１２Ｄ図を用いて説明する。
第１２Ａ図に示すように、シリコン基板５の主表面２上
に、順に、フィールド酸化膜１７、ＢＰＳＧ膜１９、プ
ラズマシリコン酸化膜２１、アルミニウム膜４７、レジ
スト４９を形成する。レジスト４９に所定のパターンニ
ングを施す。
第１２Ｂ図に示すように、レジスト４９をマスクとして
、アルミニウム膜４７を選択的にエツチングし、ボンデ
ィングパッド１１を形成する。ボンディングパッド１１
上にあるレジストを除去する。
第１２Ｃ図に示すように、主表面２上に、順に、プラズ
マシリコン窒化膜１３、レジスト５１を形成する。レジ
スト５１に所定のパターンニングを施す。
第１２Ｄ図に示すように、レジスト５１をマスクとして
、ボンディングパッド１１上にあるプラズマシリコン窒
化膜１３を選択的に除去し、ボンディングパッド１１を
露出させる。以上により、従来のボンディングパッドの
形成工程が完了する。
次に、第９図に示す外部リード７ボンデイングバツド１
１とをワイヤ９によって電気的に接続する工程を、第１
３Ａ図〜第１３Ｄ図を用いて説明する。
第１３Ａ図に示すように、シリコン基板５と外部リード
７とを、間を隔てて配置する。シリコン基板５は、ダイ
パッド３上に固着されている。シリコン基板５の主表面
２端部には、ボンディングパッド１１が形成されている
。なお、第１３Ａ図においては、第９図に示すプラズマ
シリコン窒化膜１３が省略されている。キャピラリ５３
には、貫通孔が設けられている。その貫通孔には、ワイ
ヤ９が通っている。ワイヤ９の先端５７は、球状に加工
されている。ダイパッド３を加熱しながら、ボンディン
グパッド１１にワイヤ９の先端５７を押し当てる。
第１３Ｂ図に示すように、ワイヤ９を超音波によって加
振し、ボンディングパッド１１と先端５７とを接続させ
る。
第１３Ｃ図に示すように、キャピラリ５３を矢印のよう
に移動させ、外部リード７上にワイヤ９を押し当てる。
そして、ワイヤ９を超音波によって加振し、外部リード
７とワイヤ９とを接続させる。
第１３Ｄ図に示すように、キャピラリ５３を引き上げる
ことにより、ワイヤ９を引切る。放電トーチ５９により
、ワイヤ９の先端５７を球状にする。以上により、ワイ
ヤボンディングが終了する。
［発明が解決しようとする課題］ 従来のボンディングパッドの問題点を以下説明していく
。第１４図は、従来のボンディングパッド形成部の断面
図である。第１０図中の参照番号が示すものと同じもの
については、同一番号を付すことにより、説明を省略す
る。
ワイヤボンディングの際に、ワイヤ９の先端５７をボン
ディングパッド１１に押し当てた際、その勢いで、ワイ
ヤ９が横方向に移動することがある。ワイヤ９の横方向
の移動量が大きいと、先端５７カブプラズマシリコン窒
化膜１３の側壁６７と衝突する。この衝突により、プラ
ズマシリコン窒化膜１３にクラック６３が発生すること
がある。
第１５図は、クラックが発生しているプラズマシリコン
窒化膜の平面図である。６５は、ボンディングパッド１
１に電気的に接続されているアルミニウム配線である。
アルミニウム配線６５は、シリコン基板に形成された電
子素子と電気的に接続されている。外部雰囲気にある水
分は、クラック６３から半導体装置内に侵入する。半導
体装置に水分が侵入すると、半導体装置が故障する。
先端が横方向に移動しても、先端と側壁との衝突の可能
性を少なくする方法として、ボンディングパッドの面積
を大きくすることか考えられる。
しかし、現在、ボンディングパッドの数が増え、シリコ
ン基板の主表面の外周全体にボンディングパッドが形成
される場合がある。このような場合に、ボンディングパ
ッドの面積を大きくすると、シリコン基板の面積自体を
大きくしなければならなくなる。シリコン基板の面積が
大きくなることは、半導体装置の微細化の要請に反する
ことになる。
ワイヤ９が横方向に移動しても、表面保護膜にクラック
を発生させず、かつボンディングパッドの面積を大きく
しなくてすむボンディングパッドとして、特開昭６３−
２５０１４２号公報に開示されたボンディングパッドが
ある。第１６図は、この公報に開示されたボンディング
パッドの断面図である。第１６図に示すように、第１ア
ルミニウム膜８３と層間絶縁膜８５とが同一平面上に形
成されている。第１アルミニウム膜８３は、中央膜８２
と周辺膜８４とからなる。層間絶縁膜８５は、周辺膜８
４上に乗り上げている。
中央膜８２上に、第２アルミニウム膜８７が形成されて
いる。層間絶縁膜８５上に、表面保護膜８９が形成され
ている。ボンディングパッド９１は、第１アルミニウム
膜８３と第２アルミニウム膜８７との２層構造からなる
。
第２アルミニウム膜８７の位置と表面保護膜８９の位置
とは、はぼ同じ高さである。したがって、ワイヤが横方
向に移動しても、ワイヤの先端は表面保護膜８９と衝突
することはない。ワイヤの先端と表面保護膜とは衝突し
ないので、第２アルミニウム膜８７の面積を小さくでき
る。
しかし、第２アルミニウム膜８７を上から押さえ付ける
部材は何もないので、第２アルミニウム膜８７が第１ア
ルミニウム膜８３から剥離する可能性がある。
また、第１７図に示すように、ワイヤ９をボンディング
パッド９１に押し当てる際に、ワイヤ９とボンディング
パッド９１との位置合わせのずれが大きくなると、先端
５７が表面保護膜８９に直接に衝突する。先端５７が表
面保護膜８９に直接に衝突すると、表面保護ＩＮ！８９
にクラック６３が発生する可能性がある。
この発明の目的は、ボンディングパッドの面積を大きく
しなくてすみ、ボンディングパッドの剥離を防ぐことが
でき、ワイヤボンディングの際に、ワイヤの先端が横方
向に移動しても表面保護膜にクラックが発生しない、こ
とを達成できるボンディングパッドを備えた半導体装置
を提供することである。
この発明の他の目的は、ボンディングパッドの面積を大
きくしなくてすみ、ボンディングパッドの剥離を防ぐこ
とができ、ワイヤボンディングの際に、ワイヤの先端が
横方向に移動しても表面保護膜にクラックが発生しない
、ことを達成できるボンディングパッドを備えた半導体
装置の製造方法を提供することである。
［課題を解決するための手段］ この発明に従った半導体装置は、基板、素子、ボンディ
ングパッド、中央膜盛上げ手段および保護膜を備えてい
る。素子は、基板に形成されている。ボンディングパッ
ドは、基板上に形成され、かつ素子と電気的に接続され
ている。ボンディングパッドは、中央膜と、中央膜のま
わりにあり、中央膜と同時に形成された膜からなり、中
央膜と　。
連続している周辺膜と、からなる。中央膜盛上げ手段は
、中央膜下に位置することにより、中央膜を盛上げ、中
央膜の位置を周辺膜の位置より高くする。保護膜は、中
央膜が露出し、かつ素子を覆うように、基板上に形成さ
れている。保護膜は、素子を半導体装置の使用環境から
保護する。中央膜の位置する高さは、周辺膜上にある保
護膜の位置する高さ以上ある。
この発明に従った半導体装置の製造方法は、以下の工程
を備える。基板上に第１膜を形成する。
第１膜に所定のパターンニングを施す。第１膜を含めて
基板上に、素子と電気的に接続している第２膜を形成す
る。第１膜により、第１膜の外径近傍上で、第２膜に段
差が生じている。第２膜は、ｊ＠１膜上にある中央膜と
、中央膜と連続し、第１膜の周囲にある周辺膜と、に分
かれる。段差の近傍にある周辺膜以外の周辺膜を除去す
ることにより、中央膜および周辺膜からなるボンディン
グパッドを形成する。ボンディングパッドと素子とを含
めて、基板上に素子を半導体装置の使用環境から保護す
る保護膜を形成する。中央膜上にある保護膜を除去し、
中央膜を露出する。
［作用］ この発明に従った半導体装置に備えられるボンディング
パッドは、中央膜と周辺膜とを備えている。中央膜の位
置する高さは、中央膜盛上げ手段によって、周辺膜上に
ある保護膜の位置する高さ以上にある。このため、ワイ
ヤボンディングのとき、ワイヤの先端を中央膜に押し当
てた際に、ワイヤが横方向に移動しても、ワイヤの先端
は保護膜と衝突しない。したがって、ワイヤボンディン
グの際に、ワイヤが横方向に移動することが原因で保護
膜にクラックが発生する、ということをなくすことがで
きる。
ワイヤがワイヤボンディングの際に横方向に移動じても
、ワイヤの先端は保護膜と衝突しないので、中央膜の面
積を小さくすることができる。中央膜の面積を小さくす
ることができるので、ボンディングパッドの面積を小さ
くすることができる。
周辺膜は、中央膜と同時に形成された膜からなる。周辺
膜は中央膜と連続している。周辺膜上には、保護膜が形
成されている。よって、ボンディングパッドの剥離を防
ぐことができる。
この発明に従った半導体装置の製造方法によれば、ボン
ディングパッドは以下のようになる。ボンディングパッ
ドの中央膜とボンディングパッドの周辺膜とは、同時に
形成され、かつ、連続している。ボンディングパッドの
中央膜の位置する高さは、ボンディングパッドの周辺膜
上にある保護膜の位置する高さ以上になる。保護膜でボ
ンディングパッドの周辺膜を押えている。よって、この
発明に従った半導体装置に備えられるボンディングパッ
ドにすることができる。
［実施例］ （第１実施例） この発明の第１実施例を以下説明する。第１図は、この
発明に従った半導体装置の第１実施例に備えられるボン
ディングパッドの断面図である。
第３図は、この発明に従った半導体装置の第１実施例に
備えられるボンディングパッドの平面図である。第１図
と第３図を用いて、この発明に従った半導体装置の第１
実施例に備えられるボンディングパッドの構造について
説明をしていく。
シリコン基板５の主表面２上には、順に、フィールド酸
化膜１７、ＢＰＳＧ膜１９膜形９されている。ＢＰＳＧ
膜１９上に、ｔＪ１アルミニウム膜２９が選択的に形成
されている。第１アルミニウム膜２９上およびＢＰＳＧ
膜１９上には、プラズマシリコン酸化膜２１が形成され
ている。プラズマシリコン酸化膜２１上には、ボンディ
ングパッド１１が形成されている。ボンディングパッド
１１は、中央膜１１ａと周辺膜１１ｂとからなる。
第１アルミニウム膜２９によって、中央膜１１ａの位置
する高さは、周辺膜１１ｂの位置する高さより大きくな
っている。
プラズマシリコン酸化膜２１上には、プラズマシリコン
窒化膜１３が形成されている。プラズマシリコン窒化膜
１３は、シリコン基板５に形成された素子を半導体装置
の使用環境から保護する表面保護膜の役割を果たす。プ
ラズマシリコン窒化膜１３の一部は、周辺膜１１ｂ上に
乗り上げている。中央膜１１ａの位置する高さは、周辺
膜１１ｂ上にあるプラズマシリコン窒化膜１３の位置す
る高さと同じである。
中央膜１１ａ上には、ワイヤ９がある。中央膜１１ａと
ワイヤ９とは電気的に接続されている。
６７は、プラズマシリコン窒化膜１３の側壁である。
ボンディングパッド１１には、アルミニウム配線６５が
電気的に接続されている。アルミニウム配線６５は、シ
リコン基板５に形成された素子（第１図および第３図に
は図示せず）と電気的に接続されている。
第１図に示すボンディングパッドの形成方法を以下説明
していく。第２Ａ図〜第２Ｇ図は、第１図に示すボンデ
ィングパッドの形成工程を順に示す断面図である。
第２Ａ図に示すように、シリコン基板５の主表面２上に
、ＬＯＧＯ８（Ｌｏｃａｌ　　０ｘｉｄａｔｉｏｎ　　
ｏｆ　　５ｉｌｉｃｏｎ）法を用いて、フィールド酸化
膜１７を形成した。フィールド酸化膜１７の上に、ＣＶ
Ｄ　（Ｃｈｅｍｉ　ｃａ　ｌ　　Ｖａｐｏｕｒ　　Ｄｅ
ｐｏｓｉｔｉｏｎ）法を用いて、ＢＰＳＧ膜１９膜形９
した。ＢＰＳＧ膜１９主１９上パッタリング法を用いて
、第１アルミニウム膜２９を形成した。第１アルミニウ
ム膜２９上にレジスト４９を形成した。レジスト４９に
所定のパターンニングを施した。
第２Ｂ図に示すように、レジスト４９をマスクとして、
第１アルミニウム膜２９を選択的にエツチング除去した
。そして、レジスト４９を除去した。
第２Ｃ図に示すように、ＢＰＳＧ膜１つ上および第１ア
ルミニウム膜２９上に、プラズマＣＶＤ法を用いて、プ
ラズマシリコン酸化膜２１を形成した。プラズマＣＶＤ
法を用いて、シリコン酸化膜を形成したのは、第１アル
ミニウム膜２９の溶融を防ぐためである。つまり、通常
のＣＶＤ法では、膜形成温度がアルミニウムの融点より
高く、アルミニウムが溶融してしまうのである。
プラズマシリコン酸化膜２１上に、スパッタリング法を
用いて、第２アルミニウム膜３３を形成した。第１アル
ミニウム膜２９によって、第２アルミニウム膜３３に段
差１１ｃが生じている。第１アルミニウム膜２９上にあ
る第２アルミニウム膜３３を、中央膜１１ａと呼ぶ。第
１アルミニウム膜２９の周囲にある第２アルミニウム膜
３３を、周辺膜１１ｂと呼ぶ。第２アルミニウム膜３３
上に、レジスト５１を形成した。レジスト５１に所定の
パターンニングを施した。
第２Ｄ図に示すように、レジスト５１をマスクとして、
段差１１ｃの近傍にある周辺膜１１ｂ以外の周辺膜１１
ｂをエツチング除去することにより、ボンディングパッ
ド１１を形成した。レジスト５１を除去した。
第２Ｅ図に示すように、プラズマシリコン酸化膜２１上
およびボンディングパッド１１上に、プラズマＣＶＤ法
を用いて、プラズマシリコン窒化膜１３を形成した。シ
リコン窒化膜をプラズマＣＶＤ法で形成した理由は、第
１アルミニウム膜２９上にプラズマＣＶＤ法を用いて、
シリコン酸化膜を形成した理由と同じである。プラズマ
シリコンミｌ化１Ｎ１Ｂ上に、レジスト６９を形成した
。レジスト６９に所定のパターンニングを施した。
第２Ｆ図に示すように、レジスト６９をマスクとして、
プラズマシリコン窒化膜１３を選択的にエツチング除去
し、周辺膜１１ｂの一部および中央膜１１ａを露出させ
た。以上により、この発明に従った半導体装置の第１実
施例に備えられるボンディングパッドの形成工程が終了
した。
第２Ｇ図に示すように、ワイヤ９の先端５７をボンディ
ングパッド１１に押し当てた際に、ワイヤ９が点線に示
す位置から実線に示す位置に移動しても、先端５７は、
側壁６７と衝突しなかった。
また、周辺膜１１ｂ上にプラズマシリコン窒化膜１３が
乗上げているので、ボンディングパッド１１が剥離する
ことはない。
（第２実施例） この発明に従った半導体装置の第２実施例に備えられる
ボンディングパッドについて以下説明する。第４図は、
この発明に従った半導体装置の第２実施例に備えられる
ボンディングパッドの断面図である。
シリコン基板５の主表面２上に、フィールド酸化膜１７
が形成されている。フィールド酸化膜１７の上に、ＢＰ
ＳＧ膜１９膜形９されている。ＢＰＳＧ膜１９膜形９、
第１アルミニウム膜２９が選択的に形成されている。第
１アルミニウム膜２９の上およびＢＰＳＧ膜１９膜形９
は、プラズマシリコン酸化膜２１が形成されている。プ
ラズマシリコン酸化膜２１の上には、ボンディングパッ
ド１１が形成されている。ボンディングパッド１１は、
中央膜１１ａと周辺膜１１ｂとからなる。
プラズマシリコン酸化膜２１の上には、プラズマシリコ
ン窒化膜１３が形成されている。プラズマシリコン窒化
膜１３の一部は、ボンディングパッド１１の上に乗り上
げている。
この発明の第２実施例においては、第１アルミニウム膜
２９の厚みを大きくすることにより、中央膜１１ａの位
置する高さを、周辺膜１１ｂ上にあるプラズマシリコン
窒化膜１３の位置する高さより太き（している。
第１６図に示す特開昭６３−２５０１４２号公報に開示
されたボンディングパッドにおいては、第１７図に示す
ように、ワイヤ９とボンディングパッド９１との位置合
わせのずれの量が大きいと、先端５７は表面保護膜８９
に直接衝突する。これにより、クラック６３が発生する
ことがある。
第４図に示すこの発明の第２実施例においては、ボンデ
ィングパッド１１とワイヤ９との位置合わせのずれの量
が大きくても、先端５７は、最初にボンディングパッド
１１と衝突し、それから、プラズマシリコン窒化膜１３
と衝突する。したがって、先端５７がプラズマシリコン
窒化膜１３に直接衝突する場合に比べ、プラズマシリコ
ン窒化膜１３に加わる衝撃は小さい。プラズマシリコン
窒化膜１３に加わる衝撃が小さいので、プラズマシリコ
ン窒化膜１３にはクラックが発生しにくい。
なお、この発明の第２実施例が、先はど説明したこの発
明の第１実施例と同じ効果を持つことは言うまでもない
。
（第３実施例） この発明に従った半導体装置の第３実施例に備えられる
ボンディングパッドについて以下説明する。第５図は、
この発明に従った半導体装置の第３実施例に備えられる
ボンディングパッドの断面図である。シリコン基板５の
主表面２近傍には、フィールド酸化膜１７、ソース領域
３５、およびドレイン領域３７が形成されている。ソー
ス領域３５とドレイン領域３７との間にある主表面２上
には、ゲート電極４１が形成されている。
シリコン基板５の主表面２の全面上には、ＢＰＳＧ膜１
９膜形９されている。ゲート電極４１上にあるＢＰＳＧ
膜１９膜形９スルーホール４０が設けられている。ＰＢ
ＳＧ膜１９膜上９は、第１アルミニウム膜２９ａ、２９
ｂが形成されている。
第１アルミニウム膜２９ｂとゲート電極４１とは、スル
ーホール４０に形成されたアルミニウムによって電気的
に接続されている。
シリコン基板５の主表面２の全面上には、プラズマシリ
コン酸化膜２１が形成されている。プラズマシリコン酸
化膜２１の上には、第３アルミニウム膜７１ａ、７１ｂ
が形成されている。第１アルミニウム膜２９ｂ上にある
プラズマシリコン酸化膜２１には、スルーホール４４が
形成されている。第３アルミニウム膜７１ｂと第１アル
ミニウム膜２９ｂとは、スルーホール４４に形成された
アルミニウムによって電気的に接続されている。
シリコン基板５の主表面２の全面上には、プラズマシリ
コン酸化膜７３が形成されている。プラズマシリコン酸
化膜７３の上には、ボンディングパッド１１および第２
アルミニウム膜４５が形成されている。ボンディングパ
ッド１１と第２アルミニウム膜４５とは電気的に接続さ
れている。ボンディングパッド１１は、中央膜１１ａと
周辺膜１１ｂとからな−る。第３アルミニウム膜７１ｂ
上にあるプラズマシリコン酸化膜７３には、スルーホー
ル４６が形成されている。第２アルミニウム膜４５と第
３アルミニウム膜７１ｂとは、スルーホール４６に形成
されたアルミニウムによって電気的に接続されている。
シリコン基板５の主表面２の全面上には、プラズマシリ
コン窒化膜１３が形成されている。中央膜１１ａ上にあ
るプラズマシリコン窒化膜１３は選択的に除去されてい
る。ボンディングパッド１１の上には、ワイヤ９がある
。ワイヤ９とボンディングパッド１１とは電気的に接続
されている。
第１アルミニウム膜２９ａおよび第３アルミニウム膜７
１ａによって、中央膜１１ａの位置する高さは、周辺膜
１１ｂ上にあるプラズマシリコン窒化膜１３の位置する
高さより大きくなっている。
この発明の第３実施例においては、第１アルミニウム膜
２９ｂを形成する際に、同時に、第１アルミニウム膜２
９ａを形成している。また、第３アルミニウム膜７１ｂ
を形成する際に、同時に、第３アルミニウム膜７１ａを
形成している。したがって、中央膜盛上げ手段である第
１アルミニウム膜２９ａおよび第３アルミニウム膜７１
ａを形成するための新たな工程を必要としない。
（第４実施例） この発明に従った半導体装置の第４実施例に備えられる
ボンディングパッドについて以下説明する。第６Ｇ図は
、この発明に従った半導体装置の第４実施例に備えられ
るボンディングパッドの断面図である。
シリコン基板５の主表面２上には、フィールド酸化膜７
５およびシリコン酸化膜８０が形成されている。フィー
ルド酸化膜７５の上およびシリコン酸化膜８０の上には
、ＢＰＳＧ膜１９膜形９されている。ＢＰＳＧ膜１９膜
形９は、ボンディングパッド１１とプラズマシリコン窒
化膜１３が形成されている。ボンディングパッド１１は
、中央膜１１ａと周辺膜１１ｂとからなる。プラズマシ
リコン窒化膜１３の一部は、周辺膜１１ｂ上に乗り上げ
ている。中央膜１１ａの上には、ワイヤ９がある。ワイ
ヤ９と中央膜１１ａとは電気的に接続されている。第６
Ｇ図に示すボンデイングパ・ソドの形成方法を、第６Ａ
図〜第６Ｇ図を用いて説明する。
第６Ａ図に示すように、シリコン基板５の主表面２の全
面上に、熱酸化によって、シリコン酸化膜７７を形成し
た。シリコン酸化膜７７の上に、ＣＶＤ法を用いて、シ
リコン窒化膜７９を形成した。シリコン窒化膜７９の上
に、レジスト８１を形成した。レジスト８１に所定のパ
ターンニングを施した。
第６Ｂ図に示すように、レジスト８１をマスクとして、
シリコン窒化膜７９を選択的に除去した。
そして、レジスト８１を除去した。
１８６Ｃ図に示すように、シリコン窒化膜７９をマスク
として、シリコン酸化膜７７を選択酸化し、フィールド
酸化膜７５を形成した。シリコン窒化膜７９を除去した
。
第６Ｄ図に示すように、フィールド酸化膜７５の上およ
びシリコン酸化膜７７の上に、ＣＶＤ法を用いて、ＢＰ
ＳＧ膜１９膜形９した。ＢＰＳＧ膜１９膜形９、スパッ
タリング法によって、アルミニウム膜４７を形成した。
アルミニウム膜４７の上に、レジスト４９を形成した。
レジスト４９に所定のパターンニングを施した。
第６Ｅ図に示すように、レジスト４９をマスクにして、
アルミニウム膜４７を選択的にエツチング除去し、ボン
ディングパッド１１を形成した。
第６Ｆ図に示すように、ボンディングパッド１１の上に
、プラズマＣＶＤ法を用いて、プラズマシリコン窒化膜
１３を形成した。プラズマシリコン窒化膜１３の上に、
レジスト５１を形成した。
レジスト５１に所定のパターンニングを施した。
第６Ｇ図に示すように、レジスト５１をマスクとして、
プラズマシリコン窒化膜１３を選択的にエツチング除去
し、ボンディングパッド１１を露出させた。そしてワイ
ヤ９をボンディングパッド１１に電気的に接続させた。
以上のより、この発明に従った半導体装置の第４実施例
に備えられるボンディングパッドの形成工程が終了した
。この発明の第４実施例においては、フィールド酸化膜
７５が中央膜盛上げ手段の役割を果たしている。
（第５実施例） この発明に従った半導体装置の第５実施例に備えられる
ボンディングパッドについて以下説明する。第７Ｈ図は
、この発明に従った半導体装置の第５実施例に備えられ
るボンディングパッドの断面図である。
シリコン基板５の主表面２の全面上には、順に、フィー
ルド酸化膜１７、ＢＰＳＧ膜１９膜形９されている。
ＢＰＳＧ膜１９膜形９は、第１アルミニウム膜２９　ａ
　ｓ　２９　ｂ　ｓプラズマシリコン酸化膜２１ａ１２
１ｂ１プラズマシリコン窒化膜１３ａが形成されている
。第１アルミニウム膜２９ｂ上にあるプラズマシリコン
酸化膜２１ｂには、スルーホール３０が形成されている
。
プラズマシリコン酸化膜２１ａの上には、ボンディング
パッド１１が形成されている。ボンディングパッド１１
は、中央膜１１ａと周辺膜１１ｂとからなる。プラズマ
シリコン酸化膜２１ｂの上には、第２アルミニウム膜３
３が形成されている。
第２アルミニウム膜３３とボンディングパッド１１とは
電気的に接続されている。第２アルミニウム膜３３と第
１アルミニウム膜２９ｂとは、スルーホール３０に形成
されたアルミニウムによって電気的に接続されている。
第２アルミニウム膜３３の上には、プラズマシリコン窒
化膜１３ｂが形成されている。ボンディングパッド１１
には、ワイヤ９が電気的に接続されている。
この発明に従った半導体装置の第５実施例に備えられる
ボンディングパッドの形成方法を、第７Ａ図〜第７Ｈ図
を用いて説明する。第７Ａ図〜第７Ｈ図は、この発明に
従った半導体装置の第５実施例に備えられるボンディン
グパッドの形成工程を順に示す断面図である。
第７Ａ図に示すように、シリコン基板５の主表面２の全
面上に、ＬＯＣＯＳ法を用いて、フィールド酸化膜１７
を形成した。フィールド酸化膜１７の上に、ＣＶＤ法を
用イテ、ＢＰＳＧ膜１９膜形９した。ＢＰＳＧ膜１９膜
形９、スパッタリング法を用いて、第１アルミニウム膜
２９を形成した。第１アルミニウム膜２９の上に、レジ
スト４９を形成した。レジスト４９に所定のパターンニ
ングを施した。
第７Ｂ図に示すように、レジスト４９をマスクとして、
第１アルミニウム膜２９を選択的にエツチング除去し、
ＢＰＳＧ膜１９上に第１アルミニウム膜２９ａ、２９ｂ
を残した。
第７Ｃ図に示すように、シリコン基板５の主表面２の全
面上に、プラズマＣＶＤ法を用いて、プラズマシリコン
酸化膜２１を形成した。プラズマシリコン酸化膜２１の
上に、レジスト５１を形成した。レジスト５１に所定の
パターンニングを施した。
第７Ｄ図に示すように、レジスト５１をマスクにして、
プラズマシリコン酸化膜２１を選択的にエツチング除去
し、プラズマシリコン酸化［１２１ａ、２１ｂを残した
。
第７Ｅ図に示すように、シリコン基板５の主表面２の全
面上に、スパッタリング法を用いて、第２アルミニウム
膜３３を形成した。第２アルミニウム膜３３の上に、レ
ジスト６９形成した。レジスト６９に所定のパターンニ
ングを施した。
第７Ｆ図に示すように、レジスト６９をマスクとして、
第２アルミニウム膜３３を選択的にエツチング除去し、
ボンディングパッド１１を形成した。
第７Ｇ図に示すように、シリコン基板５の主表面２の全
面上に、プラズマＣＶＤ法を用いて、プラズマシリコン
窒化膜１３を形成した。プラズマシリコン窒化膜１３の
上に、レジスト８１を形成した。レジスト８１に所定の
パターンニングを施した。
第７Ｈ図に示すように、レジスト８１をマスクにして、
プラズマシリコン窒化膜１３を選択的にエツチング除去
し、ボンディングパッド１１を露出させた。主表面２上
には、プラズマシリコン窒化膜１３ａ、１３ｂが残って
いる。ボンディングバッド１１とワイヤ９とを電気的に
接続させた。
以上により、この発明に従った半導体装置の第５実施例
に備えられるボンデイングバ・ソドの形成工程が終了し
た。
この発明の第５実施例においては、プラズマシリコン酸
化膜２１ａおよび第１アルミニウム膜２９ａが、中央膜
盛上げ手段の役割を果たしている。
第７Ｃ図に示すように、プラズマシリコン酸化膜２１を
エツチング除去する工程があれば、プラズマシリコン酸
化膜２１を、中央膜盛上げ手段にすることができる。
（第６実施例） この発明に従った半導体装置の第６実施例に備えられる
ボンディングパッドについて以下説明する。第８Ｄ図は
、この発明に従った半導体装置の第６実施例に備えられ
るボンディングパッドの断面図である。
シリコン基板５の主表面２の全面上には、フィールド酸
化膜１７、ＢＰＳＧ膜１９膜上９形成されている。ＢＰ
ＳＧ膜１９膜上９は、第１アルミニウム膜２９が形成さ
れている。第１アルミニウム膜２９の上には、ボンディ
ングパッド１１が形成されている。ボンディングパッド
１１は、中央膜１１ａと周辺膜１１ｂとからなる。ＢＰ
ＳＧ膜１９膜上９は、プラズマシリコン窒化膜１３が形
成されている。プラズマシリコン窒化膜１３の一部は、
ボンディングパッド１１の周辺膜１１ｂ上に乗り上げて
いる。ボンディングパッド１１の中央膜１１ａとワイヤ
９とは電気的に接続されている。
この発明に従った半導体装置の第６実施例に備えられる
ボンディングパッドの形成方法を、第８Ａ図〜第８Ｄ図
を用いて説明する。第８Ａ図〜第８Ｄ図は、この発明に
従った半導体装置の第６実施例に備えられるボンディン
グパッドの形成工程を順に示す断面図である。
第８Ａ図に示すように、シリコン基板５の主表面２の全
面上に、ＬＯＣＯ３法を用いて、フィールド酸化膜１７
を形成した。フィールド酸化膜１７上に、ＣＶＤ法を用
いてＢＰＳＧ膜１９膜上９した。ＢＰＳＧ膜１９膜上９
、第１アルミニウム膜２９を形成した。第１アルミニウ
ム膜２９に所定のパターンニングを施した。シリコン基
板５の主表面２の全面上に、スパッタリング法を用いて
、第２アルミニウム膜３３を形成した。第２アルミニウ
ム膜３３の上に、レジスト４９を形成した。
レジスト４９に所定のパターンニングを施した。
第８Ｂ図に示すように、レジスト４９をマスクとして、
第２アルミニウム膜３３を選択的にエツチング除去し、
ボンディングパッド１１を形成した。
ｍｓｃ図に示すように、シリコン基板５の主表面２の全
面上に、プラズマＣＶＤ法を用いて、プラズマシリコン
窒化膜１３を形成した。プラズマシリコン窒化膜１３の
上に、レジスト５１を形成した。レジスト５１に所定の
パターンニングを施した。
第８Ｄ図に示すように、レジスト５１をマスクにして、
プラズマシリコン窒化膜１３を選択的に除去し、ボンデ
ィングパッド１１を露出させた。
ワイヤ９とボンディングパッド１１の中央膜１１ａとを
電気的に接続させた。以上により、この発明に従った半
導体装置の第６実施例に備えられるボンディングパッド
の形成工程が終了した。
第２Ｃ図を参照して、層間絶縁膜であるプラズマシリコ
ン酸化膜２１の段差１１Ｃが大きいと、その上に形成さ
れる第２アルミニウム膜３３が断線する可能性がある。
そこで、プラズマシリコン酸化膜２１の粘性は低くなる
ようにされている。
したがって、実際は、プラズマシリコン酸化膜２１の段
差１１ｃの値は、第１アルミニウム膜２９の厚みより小
さい。
ところが、第８Ｄ図に示すこの発明の第６実施例におい
ては、第１アルミニウム膜２９の上に、直接ボンディン
グパッド１１を形成している。したがって、中央膜１１
ａと周辺膜１１ｂとの段差の値は、・第１アルミニウム
膜２９の厚みと同じ値にすることもできる。
第１〜第６実施例においては、アルミニウム膜、シリコ
ン酸化膜およびフィールド酸化膜からなる群から選ばれ
た少なくとも１種以上を、中央膜盛上げ手段として用い
ている。しかしながら、この発明においてはこれに限定
されるわけではなく、半導体装置製造工程において、基
板上に形成する薄膜ならば、いかなるものでもよい。た
とえば、ポリシリコン膜、シリコン窒化膜等である。
［効果］ この発明に従った半導体装置に備えられるボンディング
パッドによれば、以下の効果が生じる。
１つは、ボンディングパッドの面積を小さくすることが
できる。他の１つは、ボンディングパッドの剥離を防ぐ
ことができる。さらに他の１つは、ワイヤボンディング
の際に、ワイヤの先端が横方向に移動しても、表面保護
膜にクラックが発生しない。
この発明に従った半導体装置の製造方法によれば、この
発明に従った半導体装置に備えられるボンディングパッ
ドを形成することができる。
【図面の簡単な説明】 第１図は、この発明に従った半導体装置の第１実施例に
備えられるボンディングパッドの断面図である。 第２Ａ図〜第２Ｇ図は、この発明に従った半導体装置の
第１実施例に備えられるボンディングパッドの形成工程
を順に示す断面図である。 第３図は、この発明に従った半導体装置の第１実施例に
備えられるボンディングパッドの平面図である。 第４図は、この発明に従った半導体装置の第２実施例に
備えられるボンディングパッドの断面図である。 第５図は、この発明に従った半導体装置の第３実施例に
備えられるボンディングパッドの断面図である。 第６Ａ図〜第６Ｇ図は、この発明に従った半導体装置の
第４実施例に備えられるボンディングパッドの形成工程
を順に示す断面図である。 第７Ａ図〜第７Ｈ図は、この発明に従った半導体装置の
第５実施例に備えられるボンディングパッドの形成工程
を順に示す断面図である。 第８Ａ図〜第８Ｄ図は、この発明に従った半導体装置の
第６実施例に備えられるボンディングパッドの形成工程
を順に示す断面図である。 第９図は、従来の半導体装置の断面図である。 第１０図は、第９図に示す半導体装置のボンディングパ
ッド形成部およびＤＲＡＭ形成部の断面図である。 第１１図は、ボンディングパッドとＭＯ８電界効果トラ
ンジスタとの電気的接続状態を示す図である。 第１２Ａ図〜第１２Ｄ図は、従来のボンディングパッド
の形成工程を順に示す断面図である。 第１３Ａ図〜第１３Ｄ図は、ワイヤボンディングの工程
を順に示す図である。 第１４図は、ワイヤボンディングの際に、クラックが発
生することを説明するための図である。 第１５図は、第１４図を上から見た平面図である。ただ
し、ワイヤ９は省略されている。 第１６図は、特開昭６３−２５０１４２号公報に開示さ
れているボンディングパッドの断面図である。 第１７図は、特開昭６３−２５０１４２号公報に開示さ
れたボンディングパッドの問題点を説明するための図で
ある。 図において、５はシリコン基板、９はワイヤ、１１はボ
ンディングパッド、１１ａは中央膜、１１ｂは周辺膜、
１１ｃは段差、１３はプラズマシリコン窒化膜、２９は
第１アルミニウム膜、７１ａは第３アルミニウム膜、７
５はフィールド酸化膜、２１ａはプラズマシリコン酸化
膜を示す。 第１図 第２Ｄ図 第２０図 第３図 ニー”’−６５ 第４図 第５図 第６Ａ図 第６Ｃ図 第７Ａ図 第８Ａ図 １１８Ｃ図 第８０図 第９図 第１１図 第１２８図 第１２０図 第１３Ａ図 第１４図 第１５図 第１６図 第１７図 １：ｉｊ　　　　　　＋１５り １、事件の表示 平成２年特許願第３３２１７０号 ２、発明の名称 半導体装置およびその製造方法 ３、補正をする者 事件との関係　　特許出願人 住　所　　　　東京都千代田区丸の内二丁目２番３号名
　称　　　　（６０１）三菱電機株式会社代表者　　志
岐守哉 ４、代理人 住　所　　　大阪市北区南森町２丁目１番２９号　住友
銀行南森町ビル５、補正の対象 （１）　明細書の発明の詳細な説明の欄（２）　明細書
の図面の簡単な説明の欄（３）　図面の箪５図、第８Ａ
図、第８Ｂ図、第８Ｃ図、第８Ｄ図、第８Ｅ図、第８Ｆ
図、第８Ｇ図、第８Ｈ図 ６、補正の内容 （１）　　明細書の第２５頁第２０行のｒＰＢＳＧ膜１
９」をｒＢＰｓＧ膜１９」に補正する。 （２）　明細書の第２６頁第７行〜第８行の「第３アル
ミニウム膜」を「第２アルミニウム膜」に補正する。 （３）　明細書の第２６頁第１１行の「第３アルミニウ
ム膜」を「第２アルミニウム膜」に補正する。 （４）　明細書の第２６頁第１７行の「第２アルミニウ
ム膜」をｒｊｌ！３アルミニウム膜」に補正する。 （５）　明細書の第２６頁第１８行〜第１９行の「ＩＪ
２アルミニウム膜」を「第３アルミニウム膜」に補正す
る。 （６）　明細書の第２７頁第１行の「第３アルミニウム
膜」を「第２アルミニウム膜」に補正する。 （７）　明細書の第２７頁第３行〜第４行の「第２アル
ミニウム膜４５と第３アルミニウム膜７１ｂ」を「第３
アルミニウム膜４５と第２アルミニウム１１１７１　ｂ
Ｊに補正する。 （８）　明細書の第２７頁第１３行〜第１４行の「第３
アルミニウム膜」を「第２アルミニウム膜」に補正する
。 （９）　明細書の第２７頁第１９行〜第２０行の「第３
アルミニウム膜」を「第２アルミニウム膜」に補正する
。 （１０）　明細書の第２８頁第１行の「第３アルミニウ
ム膜」を「第２アルミニウム膜」に補正する。 （１１）　明細書の第２８頁第３行の「第３アルミニウ
ム膜」を「第２アルミニウム膜」に補正する。 （１２）　明細書の第３５頁第１３行〜第３８頁第４行
の「この発明に従った半導体装置の・・・形成工程が終
了した。」を下記のように補正する。 「この発明に従った半導体装置の第６実施例に備えられ
るボンディングパッドについて以下説明する。ｊｌＥｓ
Ｈ図は、この発明に従った半導体装置の第６実施例に備
えられるボンディングパッドの断面図である。ボンディ
ングパッド１１と第１アルミニウム膜２９ａとの間にプ
ラズマシリコン酸化膜２１ａがない以外は第７Ｈ図と同
じなので構造の説明は省略する。 この発明に従った半導体装置の第６実施例に備えられる
ボンディングパッドの形成方法を、第８Ａ図〜第８Ｈ図
を用いて説明する。第８Ａ図〜第８Ｈ図は、この発明に
従った半導体装置の第６実施例に備えられるボンディン
グパッドの形成工程を順に示す断面図である。 第８Ｂ図までの工程は第７Ｂ図までの工程と同じなので
説明は省略する。第８Ｃ図に示すように、シリコン基板
５の主表面２の全面上に、プラズマＣＶＤ法を用いて、
プラズマシリコン酸化膜２１を形成した。プラズマシリ
コン酸化膜２１の上に、レジスト５１を形成した。レジ
スト５１に所定のパターンニングを施した。第７Ｃ図と
違うところは第１アルミニウム膜２９ａ上にレジスト５
１がないことである。 第８Ｄ図に示すように、レジスト５１をマスクにして、
プラズマシリコン酸化膜２１を選択的にエツチング除去
し、プラズマシリコン酸化膜２１ｂを残した。 第８Ｅ図に示すように、シリコン基板５の主表面２の全
面上に、スパッタリング法を用いて、第２アルミニウム
膜３３を形成した。第１アルミニウム膜２９ａ上にはプ
ラズマシリコン酸化膜が存在していないので策１アルミ
ニウム膜２９ａと第２アルミニウム膜３３とは接触して
いる。第２アルミニウム膜３３の上に、レジスト６９を
形成した。レジスト６９に所定のパターンニングを施し
た。 第８Ｆ図に示すように、レジスト６９をマスクとして、
第２アルミニウム膜３３を選択的にエツチング除去し、
ボンディングパッド１１を形成した。 第８Ｇ図に示すように、シリコン基板５の主表面２の全
面上に、プラズマＣＶＤ法を用いて、プラズマシリコン
窒化膜１３を形成した。プラズマシリコン窒化膜１３の
上に、レジスト８１を形成した。レジスト８１に所定の
パターンニングを施した。 第８Ｈ図に示すように、レジスト８１をマスクにして、
プラズマシリコン窒化膜１３を選択的にエツチング除去
し、ボンディングパッド１１を露出させた。主表面２上
には、プラズマシリコン窒化膜１３ａ、１３ｂが残って
いる。ボンディングパッド１１とワイヤ９とを電気的に
接続させた。 以上により、この発明に従った半導体装置の第６実施例
に備えられるボンディングパッドの形成工程が終了した
。」 （１３）　明細書の第３８頁第１３行・・・１８行の「
ところが〜することもできる。」を下記のよように補正
する。 「ところが、第８Ｈ図に示すこの発明の第６実施例にお
いては、第１アルミニウム膜２９ａの上に、直接ボンデ
ィングパッド１１を形成している。したがって、中央膜
１１ａと周辺膜１１ｂとの段差の値は、箪１アルミニウ
ム膜２９ａの厚みと同じ値にすることができる。」 （１４）　明細書の第４１頁第１行の「第８Ｄ図」を「
第８Ｈ図」に補正する。 （１５）　図面の第５図、箪８Ａ図、第８Ｂ図、第８Ｃ
図、第８Ｄ図、第８Ｅ図、第８Ｆ図、第８（４１、第８
Ｈ図を別紙のとおり補正する。 以上

Claims (2)

    【特許請求の範囲】
  1. （１）基板と、前記基板に形成された素子と、を備えた
    半導体装置であって、 中央膜と、前記中央膜のまわりにあり、前記中央膜と同
    時に形成された膜からなり、前記中央膜と連続している
    周辺膜と、を備え、前記基板上に形成され、かつ前記素
    子と電気的に接続されているボンディングパッドと、 前記中央膜下に位置することにより、前記中央膜を盛上
    げ、前記中央膜の位置を前記周辺膜の位置より高くする
    中央膜盛上げ手段と、 前記中央膜が露出し、かつ前記素子を覆うように、前記
    基板上に形成され、前記素子を前記半導体装置の使用環
    境から保護する保護膜と、を備え、前記中央膜の位置す
    る高さは、前記周辺膜上にある前記保護膜の位置する高
    さ以上ある、半導体装置。
  2. （２）基板と、前記基板に形成された素子と、を備えた
    半導体装置の製造方法であって、前記基板上に第１膜を
    形成する工程と、 前記第１膜に所定のパターンニングを施す工程と、 前記第１膜を含めて前記基板上に、前記素子と電気的に
    接続されている第２膜を形成する工程と、を備え、 前記第１膜により、前記第１膜の外径近傍上で、前記第
    ２膜に段差が生じており、 前記第２膜は、前記第１膜上にある中央膜と、前記中央
    膜と連続し、前記第１膜の周囲にある周辺膜とに分かれ
    、 さらに、 前記段差の近傍にある前記周辺膜以外の前記周辺膜を除
    去することにより、前記中央膜および前記周辺膜からな
    るボンディングパッドを形成する工程と、 前記ボンディングパッドと前記素子とを含めて前記基板
    上に、前記素子を前記半導体装置の使用環境から保護す
    る保護膜を形成する工程と、前記中央膜上にある前記保
    護膜を除去し、前記中央膜を露出する工程と、を備えた
    半導体装置の製造方法。
JP2332170A 1990-11-28 1990-11-28 半導体装置およびその製造方法 Pending JPH04196552A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2332170A JPH04196552A (ja) 1990-11-28 1990-11-28 半導体装置およびその製造方法
US08/124,846 US5394013A (en) 1990-11-28 1993-09-22 Semiconductor device with an elevated bonding pad

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2332170A JPH04196552A (ja) 1990-11-28 1990-11-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH04196552A true JPH04196552A (ja) 1992-07-16

Family

ID=18251941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2332170A Pending JPH04196552A (ja) 1990-11-28 1990-11-28 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US5394013A (ja)
JP (1) JPH04196552A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001026154A1 (en) * 1999-10-04 2001-04-12 Philips Semiconductors Inc. Die pad crack absorption integrated circuit chip and fabrication process
KR20100048890A (ko) * 2008-10-30 2010-05-11 소니 주식회사 반도체 장치

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268188A (ja) * 1993-03-11 1994-09-22 Sony Corp 増幅型撮像素子
DE69330603T2 (de) * 1993-09-30 2002-07-04 Cons Ric Microelettronica Verfahren zur Metallisierung und Verbindung bei der Herstellung von Leistungshalbleiterbauelementen
WO1996015553A1 (en) * 1994-11-15 1996-05-23 Advanced Micro Devices, Inc. Transistor structure with specific gate and pad areas
DE69635397T2 (de) * 1995-03-24 2006-05-24 Shinko Electric Industries Co., Ltd. Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren
US5723822A (en) * 1995-03-24 1998-03-03 Integrated Device Technology, Inc. Structure for fabricating a bonding pad having improved adhesion to an underlying structure
JPH09139471A (ja) * 1995-09-07 1997-05-27 Hewlett Packard Co <Hp> オンサーキット・アレイ・プロービング用の補助パッド
US6111317A (en) * 1996-01-18 2000-08-29 Kabushiki Kaisha Toshiba Flip-chip connection type semiconductor integrated circuit device
TW305069B (en) * 1996-05-06 1997-05-11 United Microelectronics Corp The IC pad structure and its manufacturing method
US5903058A (en) * 1996-07-17 1999-05-11 Micron Technology, Inc. Conductive bumps on die for flip chip application
US5783868A (en) * 1996-09-20 1998-07-21 Integrated Device Technology, Inc. Extended bond pads with a plurality of perforations
US5886414A (en) * 1996-09-20 1999-03-23 Integrated Device Technology, Inc. Removal of extended bond pads using intermetallics
US5880529A (en) * 1996-10-22 1999-03-09 Intel Corporation Silicon metal-pillar conductors under stagger bond pads
JPH10135270A (ja) * 1996-10-31 1998-05-22 Casio Comput Co Ltd 半導体装置及びその製造方法
US5883416A (en) * 1997-01-31 1999-03-16 Megamos Corporation Gate-contact structure to prevent contact metal penetration through gate layer without affecting breakdown voltage
US6731007B1 (en) * 1997-08-29 2004-05-04 Hitachi, Ltd. Semiconductor integrated circuit device with vertically stacked conductor interconnections
KR100294449B1 (ko) * 1998-07-15 2001-07-12 윤종용 본딩패드하부에형성되는커패시터를구비한반도체집적회로장치
US6037668A (en) 1998-11-13 2000-03-14 Motorola, Inc. Integrated circuit having a support structure
JP2000269293A (ja) * 1999-03-18 2000-09-29 Fujitsu Ltd 半導体装置
TW430935B (en) * 1999-03-19 2001-04-21 Ind Tech Res Inst Frame type bonding pad structure having a low parasitic capacitance
JP3727220B2 (ja) * 2000-04-03 2005-12-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP3440070B2 (ja) * 2000-07-13 2003-08-25 沖電気工業株式会社 ウェハー及びウェハーの製造方法
US6740603B2 (en) 2001-02-01 2004-05-25 Texas Instruments Incorporated Control of Vmin transient voltage drift by maintaining a temperature less than or equal to 350° C. after the protective overcoat level
KR100448344B1 (ko) * 2002-10-22 2004-09-13 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 제조 방법
US7067907B2 (en) * 2003-03-27 2006-06-27 Freescale Semiconductor, Inc. Semiconductor package having angulated interconnect surfaces
KR100705937B1 (ko) * 2003-12-19 2007-04-11 에스티마이크로일렉트로닉스 엔.브이. 실리콘 질화막의 스트레스를 방지 및 완충하는 패드구조를 구비한 반도체 장치
US7629689B2 (en) * 2004-01-22 2009-12-08 Kawasaki Microelectronics, Inc. Semiconductor integrated circuit having connection pads over active elements
US7259468B2 (en) * 2004-04-30 2007-08-21 Advanced Chip Engineering Technology Inc. Structure of package
JP2005327952A (ja) * 2004-05-17 2005-11-24 Mitsubishi Electric Corp 電力用半導体装置
JP4522435B2 (ja) * 2007-06-05 2010-08-11 富士通テン株式会社 高周波回路装置、及びレーダ装置
JP6128209B2 (ja) * 2013-04-26 2017-05-17 株式会社村田製作所 多層配線基板及びその製造方法並びにプローブカード用基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS528785A (en) * 1975-07-10 1977-01-22 Citizen Watch Co Ltd Semiconductor device electrode structure
JPS5226164A (en) * 1975-08-22 1977-02-26 Hitachi Ltd Semi-conductor unit
JPS5512735A (en) * 1978-07-13 1980-01-29 Sumitomo Electric Ind Ltd Semiconductor device
JPS5846851A (ja) * 1981-09-12 1983-03-18 Matsushita Electric Works Ltd 無鉄心電機子の製法
US4617193A (en) * 1983-06-16 1986-10-14 Digital Equipment Corporation Planar interconnect for integrated circuits
JPS615561A (ja) * 1984-06-20 1986-01-11 Hitachi Ltd 半導体装置
JPS61108142A (ja) * 1984-11-01 1986-05-26 Nec Corp 半導体集積回路
JPS62242333A (ja) * 1986-04-15 1987-10-22 Nec Corp 半導体装置のボンデイングパツド部の構造
JPS63250142A (ja) * 1987-04-06 1988-10-18 Nec Corp 半導体装置
JPS6465133A (en) * 1987-09-07 1989-03-10 Hitachi Ltd Aromatic polyimide-ether and its use
JPH02113533A (ja) * 1988-10-22 1990-04-25 Nec Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001026154A1 (en) * 1999-10-04 2001-04-12 Philips Semiconductors Inc. Die pad crack absorption integrated circuit chip and fabrication process
US6503820B1 (en) 1999-10-04 2003-01-07 Koninklijke Philips Electronics N.V. Die pad crack absorption system and method for integrated circuit chip fabrication
KR20100048890A (ko) * 2008-10-30 2010-05-11 소니 주식회사 반도체 장치
JP2010109137A (ja) * 2008-10-30 2010-05-13 Sony Corp 半導体装置
JP4655137B2 (ja) * 2008-10-30 2011-03-23 ソニー株式会社 半導体装置

Also Published As

Publication number Publication date
US5394013A (en) 1995-02-28

Similar Documents

Publication Publication Date Title
JPH04196552A (ja) 半導体装置およびその製造方法
US7646087B2 (en) Multiple-dies semiconductor device with redistributed layer pads
US6656828B1 (en) Method of forming bump electrodes
JP2593965B2 (ja) 半導体装置
US5739587A (en) Semiconductor device having a multi-latered wiring structure
US7915744B2 (en) Bond pad structures and semiconductor devices using the same
US20060244156A1 (en) Bond pad structures and semiconductor devices using the same
JP3967199B2 (ja) 半導体装置及びその製造方法
US8361898B2 (en) Bonding pad structure for back illuminated optoelectronic device and fabricating method thereof
JP2002198374A (ja) 半導体装置およびその製造方法
KR960012334A (ko) 반도체 칩 커프 소거 방법 및 그에 따른 반도체 칩과 이로부터 형성된 전자 모듈
JP2008210952A (ja) 半導体装置の製造方法、シリコンインターポーザの製造方法および半導体モジュールの製造方法
JP2002368098A (ja) フリップチップ型半導体素子及びその製造方法
JP2002231753A (ja) 半導体素子のボンディングパッド及びその製造方法
CN108155155B (zh) 半导体结构及其形成方法
JP2718854B2 (ja) 半導体装置
US6236114B1 (en) Bonding pad structure
JP4357862B2 (ja) 半導体装置
JPWO2006046302A1 (ja) 半導体装置及びその製造方法
KR100343284B1 (ko) 반도체소자의 본딩패드 구조체 및 그 제조방법
JP2006318989A (ja) 半導体装置
CN100590858C (zh) 半导体装置
JP3123948B2 (ja) 半導体装置
US6175132B1 (en) Semiconductor memory device and method of fabricating the same
JP3071773B1 (ja) 半導体装置の製造方法