JP2005327952A - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP2005327952A
JP2005327952A JP2004145819A JP2004145819A JP2005327952A JP 2005327952 A JP2005327952 A JP 2005327952A JP 2004145819 A JP2004145819 A JP 2004145819A JP 2004145819 A JP2004145819 A JP 2004145819A JP 2005327952 A JP2005327952 A JP 2005327952A
Authority
JP
Japan
Prior art keywords
semiconductor device
capacitor
power semiconductor
insulating film
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004145819A
Other languages
English (en)
Other versions
JP2005327952A5 (ja
Inventor
Atsunobu Kawamoto
厚信 河本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004145819A priority Critical patent/JP2005327952A/ja
Priority to DE102004061575A priority patent/DE102004061575A1/de
Priority to US11/019,741 priority patent/US7368825B2/en
Publication of JP2005327952A publication Critical patent/JP2005327952A/ja
Publication of JP2005327952A5 publication Critical patent/JP2005327952A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 制御回路で電力用スイッチング素子が制御される、小型の電力用半導体装置を提供する。
【解決手段】 制御回路で電力用スイッチング素子が制御される電力用半導体装置が、表面と裏面を有する半導体基板と、半導体基板の表面側に設けられ、第１導電層、絶縁膜、および第２導電層の積層構造からなるコンデンサと、コンデンサより表面側に設けられ、ボンディングワイヤが接続されたボンディングパッドとを含む。ボンディングパッドはコンデンサと重なるように配置されている。
【選択図】 図２

Description

本発明は、制御回路で電力用スイッチング素子が制御される電力用半導体装置に関し、特に、コンデンサを備えた電力用半導体装置に関する。
図８は、全体が６００で表される、従来の電力用半導体装置の概略図であり、（ａ）は、ボンディングパッド部分の上面図、（ｂ）は、（ａ）をVIII−VIII方向に見た場合の断面図を示す。電力用半導体装置６００は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）とこれを制御するための制御回路とを含む（図示せず）。
図８（ａ）（ｂ）に示すように、電力用半導体装置６００は、アルミナ等からなるダイパッド５１を含む。ダイパッド５１の上には、半田等の接合材５２により半導体チップ５３が固定されている。半導体チップ５３は、制御回路や電力用スイッチング素子であるＩＧＢＴを含む。半導体チップ５３の上面には、アルミニウム等からなるボンディングパッド５４が設けられ、同じくアルミニウム等からなるボンディングワイヤ５５が接続されている。
図９は、ボンディングパッド５４近傍を拡大した断面図である。図８（ｂ）の半導体チップ５３は、シリコン基板５６を含み、シリコン基板５６の上には、シリコン酸化膜５７を介して上述のボンディングパッド５４が設けられ、この上にボンディングワイヤ５５が接続されている。
特開２０００−０５８７６５号
しかしながら、電力用半導体装置６００が大容量のコンデンサを含む場合、容量の大きさがコンデンサの面積に比例することもあり、電力用半導体装置６００が大面積化した。この結果、製造コストが増大するとともに、電力用半導体装置６００の小型化も困難であった。
そこで、発明者は鋭意研究の結果、電力用半導体装置に含まれる金属配線や絶縁層を用いてコンデンサを作製することにより、ボンディングパッドとコンデンサとを重ねて配置することができ、電力用半導体装置の小型化が可能なことを見出し、本発明を完成した。
即ち、本発明は、制御回路で電力用スイッチング素子が制御される電力用半導体装置の小型化を目的とする。
本発明は、制御回路で電力用スイッチング素子が制御される電力用半導体装置であって、表面と裏面を有する半導体基板と、半導体基板の表面側に設けられ、第１導電層、絶縁膜、および第２導電層の積層構造からなるコンデンサと、コンデンサより表面側に設けられ、ボンディングワイヤが接続されたボンディングパッドとを含み、ボンディングパッドがコンデンサと重なるように配置されたことを特徴とする電力用半導体装置である。
本発明では、ボンディングパッドとコンデンサとを重なるように配置することにより、大容量のコンデンサを有する電力用半導体装置の小型化が可能となる。
実施の形態１．
図１は、本発明の実施の形態１にかかる電力用半導体装置Ｂ２の回路図である。電力用半導体装置Ｂ２は、電力用スイッチング素子である絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）Ｔ１を含む。ＩＧＢＴＴ１の制御入力端子Ｐ１側には制御回路Ｂ１が接続されている。ＩＧＢＴＴ１は、更に、出力端子Ｐ２、ＧＮＤ端子Ｐ３を備える。制御回路Ｂ１とＧＮＤ端子Ｐ３との間には、コンデンサＣ１が設けられている。
図２は、全体が１００で表される、本実施の形態１にかかる電力用半導体装置の断面図であり、図８（ａ）のVIII−VIIIと同じ方向に見た場合の断面となっている。電力用半導体装置１００は、シリコン基板１を含む。シリコン基板１の上には、例えば酸化シリコンからなる絶縁膜２、多結晶シリコン層３、例えば酸化シリコンからなる絶縁膜４が順次、積層されている。絶縁膜４の上には、例えばアルミニウムからなる金属層５が設けられている。
金属層５はボンディングパッドを兼ね、アルミニウム等からなるボンディングワイヤ６が金属層５に接続されている。ボンディングワイヤ６は、外部信号や固定電位（ＧＮＤ）との接続に用いられる。
上述のように、電力用半導体装置１００は、ＩＧＢＴと制御回路（図示せず）を含むが、多結晶シリコン層３は、制御回路の配線層と同時に形成され、また金属層５は、固定電位（ＧＮＤ電位）として用いられる金属配線層と同時に形成される。
かかる電力用半導体装置１００では、絶縁膜４と、これを挟む多結晶シリコン層３および金属層５がコンデンサを形成する。また、かかるコンデンサの金属層５が、ボンディングワイヤ６を接続するボンディングパッドを兼ねる。このため、ボンディングパッドとコンデンサとが重ねて配置され、電力用半導体装置１００の小型化が可能となる。
なお、多結晶シリコン層３をＩＧＢＴのゲートに接続することにより、ＩＧＢＴのゲート容量を増加させて静電サージ耐量を向上させることができる。後述する実施の形態３の構成を用いることによっても、静電サージ耐量の大きなＩＧＢＴが得られる。
実施の形態２．
図３は、全体が２００で表される、本実施の形態２にかかる電力用半導体装置の断面図であり、図８（ａ）のVIII−VIIIと同じ方向に見た場合の断面となっている。図３中、図２と同一符号は同一または相当箇所を示す。
電力用半導体装置２００は、シリコン基板１を含む。シリコン基板１には、高濃度の不純物が注入された不純物注入層７が形成されている。不純物注入層７は、通常、固定電位（ＧＮＤ）として使用される。不純物注入層７の上にはＩＧＢＴのゲート酸化膜を兼ねる、例えば酸化シリコンからなる絶縁膜８が形成されている。酸化膜８の上には、多結晶シリコン層３、絶縁膜４、および金属層５が設けられている。金属層５はボンディングパッドを兼ね、ボンディングワイヤ６が接続されている。
電力用半導体装置２００では、絶縁膜８と、これを挟む不純物注入層７および多結晶シリコン層３がコンデンサを形成する。かかる構造では、このため、ボンディングパッドとコンデンサとが重ねて配置されるため、電力用半導体装置２００の小型化が可能となる。
また上述のように、絶縁膜８は、ＩＧＢＴのゲート酸化膜と同時に形成されるため、膜厚が数１００Åと薄くなり、単位面積あたりのコンデンサの容量を大きくすることが可能となる。
また、コンデンサの上に絶縁膜４が設けられているため、ボンディングワイヤ６を金属層５に接続する際の、コンデンサの機械的破壊を防止できる。
実施の形態３．
図４は、全体が３００で表される、本実施の形態３にかかる電力用半導体装置の断面図であり、図８（ａ）のVIII−VIIIと同じ方向に見た場合の断面となっている。図４中、図２と同一符号は同一または相当箇所を示す。
電力用半導体装置３００では、電力用半導体装置１００と同様にシリコン基板１上に、絶縁膜２、多結晶シリコン層３が形成され、更にその上に、酸化シリコンからなる絶縁膜９、アルミニウム等からなる金属層１０、酸化シリコン等の絶縁膜１１が形成されている。絶縁膜１１の上には、ボンディングパッドを兼ねる金属層５が設けられ、金属層５の上には、ボンディングパワイヤ６が接続されている。多結晶シリコン層３、金属層１０は、制御回路等の配線層としても使用される。
かかる構造の電力用半導体装置３００では、絶縁膜９と、これを挟む多結晶シリコン層３および金属層１０がコンデンサを形成するとともに、絶縁膜１１と、これを挟む金属層１０および金属層５もコンデンサを形成する。
図５は、電力用半導体装置３００の回路図である。図１に示す電力用半導体装置１００の回路に加えて、ＩＧＢＴＴ１のゲート端子とエミッタ端子との間にコンデンサＣ２が接続されている。かかる回路では、コンデンサＣ２は、静電サージ耐量を向上させる機能を果たす。
かかる構造では、このため、ボンディングパッドとコンデンサとが重ねて配置されるため、電力用半導体装置３００の小型化が可能となる。
特に、電力用半導体装置３００では、２つのコンデンサが積層された構造を有するため、並列接続することで単位面積あたりのコンデンサの容量を約２倍にすることが可能となる。
実施の形態４．
図６は、全体が４００で表される、本実施の形態４にかかる電力用半導体装置の断面図であり、図８（ａ）のVIII−VIIIと同じ方向に見た場合の断面となっている。図６中、図２と同一符号は同一または相当箇所を示す。
電力用半導体装置４００では、電力用半導体装置２００と同様にシリコン基板１上に、不純物注入層７、絶縁膜８が形成され、その上に多結晶シリコン層３が形成されている。絶縁膜８は、ＩＧＢＴのゲート酸化膜を兼ねるとともに、絶縁膜３と、これを挟む不純物注入層７および多結晶シリコン層３が、コンデンサを形成している。
更に、多結晶シリコン層３の上に、酸化シリコン等からなる絶縁膜９、アルミニウム等からなる金属層１０、酸化シリコン等の絶縁膜１１が形成されている。絶縁膜１１の上には、ボンディングパッドを兼ねる金属層５が設けられ、金属層５の上には、ボンディングパワイヤ６が接続されている。電力用半導体装置４００では、金属層１０が固定電位（ＧＮＤ）に接続されている。
かかる構造では、ボンディングパッドとコンデンサとが重ねて配置されるため、電力用半導体装置４００の小型化が可能となる。
更に、コンデンサの上方に配置された金属層１０が固定電位（ＧＮＤ）に接続されているため、電力用半導体装置４００の表面（金属層１０より上方）での電位変動からコンデンサをシールドし、コンデンサの容量を安定させることができる。
実施の形態５．
図７は、全体が５００で表される、本実施の形態５にかかる電力用半導体装置の断面図であり、図８（ａ）のVIII−VIIIと同じ方向に見た場合の断面となっている。図７中、図２と同一符号は同一または相当箇所を示す。
電力用半導体装置５００では、シリコン基板１上に、不純物注入層７、絶縁膜８が形成されている。絶縁膜８は、ＩＧＢＴのゲート酸化膜を兼ねる。絶縁膜８の上には、紙面に垂直な方向に延びたストライプ状の多結晶シリコン層１２が設けられている。多結晶シリコン層１２の上には、酸化シリコン等からなる絶縁膜９、アルミニウム等からなる金属層１０、酸化シリコン等の絶縁膜１１が形成されている。更に、不純物注入層７、多結晶シリコン層１２、および金属層１０は、高濃度の不純物を注入した不純物注入層１３により接続されている。
更に絶縁膜１１の上には、ボンディングパッドを兼ねる金属層５が設けられ、金属層５の上には、ボンディングパワイヤ６が接続されている。絶縁膜８とこれを挟む多結晶シリコン層１２および不純物注入層７がコンデンサを形成する。
かかる構造では、ボンディングパッドとコンデンサとが重ねて配置されるため、電力用半導体装置５００の小型化が可能となる。
また、不純物注入層７、多結晶シリコン層１２、および金属層１０を不純物注入層１３により接続することにより、コレクタ電極（図示せず）が設けられた電力用半導体装置５００の裏面からコンデンサをシールドする。これにより、例えばコレクタ電極に数１００Ｖの電圧が印加された場合でも、コンデンサの容量を安定させることができる。
なお、実施の形態１〜５では、シリコン基板を用いる場合について説明したが、ガリウム砒素やインジウムリン等の他の半導体基板にも適用することができる。
また、電力用スイッチング素子として、ＩＧＢＴ以外にパワーＦＥＴ等の半導体素子も使用できる。
本発明の実施の形態１にかかる電力用半導体装置の回路図である。 本発明の実施の形態１にかかる電力用半導体装置の断面図である。 本発明の実施の形態２にかかる電力用半導体装置の断面図である。 本発明の実施の形態３にかかる電力用半導体装置の断面図である。 本発明の実施の形態３にかかる電力用半導体装置の回路図である。 本発明の実施の形態４にかかる電力用半導体装置の断面図である。 本発明の実施の形態５にかかる電力用半導体装置の断面図である。 従来の電力用半導体装置の概略図である。 従来の電力用半導体装置の断面図である。
符号の説明
１ シリコン基板、２ 絶縁膜、３ 多結晶シリコン層、４ 絶縁膜、５ 金属層、６ ボンディングワイヤ、１００ 電力用半導体装置

Claims (7)

  1. 制御回路で電力用スイッチング素子が制御される電力用半導体装置であって、
    表面と裏面を有する半導体基板と、
    該半導体基板の表面側に設けられ、第１導電層、絶縁膜、および第２導電層の積層構造からなるコンデンサと、
    該コンデンサより表面側に設けられ、ボンディングワイヤが接続されたボンディングパッドとを含み、
    該ボンディングパッドが該コンデンサと重なるように配置されたことを特徴とする電力用半導体装置。
  2. 上記半導体基板の表面側に、複数の上記コンデンサが積層されたことを特徴とする請求項１に記載の電力用半導体装置。
  3. 上記コンデンサと上記ボンディングパッドとの間に、絶縁膜を設けたことを特徴とする請求項１に記載の電力用半導体装置。
  4. 上記コンデンサと上記ボンディングパッドとの間に、導電層を設けたことを特徴とする請求項１に記載の電力用半導体装置。
  5. 上記半導体基板と上記コンデンサとの間に、導電層を設けたことを特徴とする請求項１に記載の電力用半導体装置。
  6. 上記導電層が、固定電位に接続されたことを特徴とする請求項４又は５に記載の電力用半導体装置。
  7. 上記コンデンサを構成する絶縁膜が、上記電力用半導体装置に含まれる上記電力用スイッチング素子のゲート酸化膜からなることを特徴とする請求項１に記載の電力用半導体装置。

JP2004145819A 2004-05-17 2004-05-17 電力用半導体装置 Pending JP2005327952A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004145819A JP2005327952A (ja) 2004-05-17 2004-05-17 電力用半導体装置
DE102004061575A DE102004061575A1 (de) 2004-05-17 2004-12-21 Leistungshalbleitervorrichtung
US11/019,741 US7368825B2 (en) 2004-05-17 2004-12-23 Power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004145819A JP2005327952A (ja) 2004-05-17 2004-05-17 電力用半導体装置

Publications (2)

Publication Number Publication Date
JP2005327952A true JP2005327952A (ja) 2005-11-24
JP2005327952A5 JP2005327952A5 (ja) 2006-11-02

Family

ID=35404516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004145819A Pending JP2005327952A (ja) 2004-05-17 2004-05-17 電力用半導体装置

Country Status (3)

Country Link
US (1) US7368825B2 (ja)
JP (1) JP2005327952A (ja)
DE (1) DE102004061575A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014013796A (ja) * 2012-07-03 2014-01-23 Fuji Electric Co Ltd ワンチップイグナイタ及び内燃機関点火装置
JPWO2014021358A1 (ja) * 2012-08-02 2016-07-21 株式会社堀場製作所 増幅器及び放射線検出器
US9447767B2 (en) 2012-07-03 2016-09-20 Fuji Electric Co., Ltd. Single chip igniter and internal combustion engine ignition device
JP7470087B2 (ja) 2021-09-17 2024-04-17 株式会社東芝 窒化物半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63120446A (ja) * 1986-11-08 1988-05-24 Mitsubishi Electric Corp 半導体集積回路装置における電源，接地配線構造
JPS63184358A (ja) * 1987-01-27 1988-07-29 Oki Electric Ind Co Ltd 半導体集積回路
JPH02304963A (ja) * 1989-05-19 1990-12-18 Nec Corp 半導体集積回路装置
JPH04196552A (ja) * 1990-11-28 1992-07-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH06112406A (ja) * 1992-09-30 1994-04-22 Toshiba Corp 半導体集積回路
US6147857A (en) * 1997-10-07 2000-11-14 E. R. W. Optional on chip power supply bypass capacitor
US6236101B1 (en) * 1997-11-05 2001-05-22 Texas Instruments Incorporated Metallization outside protective overcoat for improved capacitors and inductors
KR100294449B1 (ko) * 1998-07-15 2001-07-12 윤종용 본딩패드하부에형성되는커패시터를구비한반도체집적회로장치
TW430935B (en) * 1999-03-19 2001-04-21 Ind Tech Res Inst Frame type bonding pad structure having a low parasitic capacitance
US6455378B1 (en) * 1999-10-26 2002-09-24 Hitachi, Ltd. Method of manufacturing a trench gate power transistor with a thick bottom insulator
JP3907921B2 (ja) * 2000-06-19 2007-04-18 富士通株式会社 半導体装置の製造方法
US6576526B2 (en) * 2001-07-09 2003-06-10 Chartered Semiconductor Manufacturing Ltd. Darc layer for MIM process integration
US6576922B1 (en) * 2001-12-21 2003-06-10 Texas Instruments Incorporated Ferroelectric capacitor plasma charging monitor
JP2004095866A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法
KR100505658B1 (ko) * 2002-12-11 2005-08-03 삼성전자주식회사 ＭＩＭ(Ｍｅｔａｌ-Ｉｎｓｕｌａｔｏｒ-Ｍｅｔａｌ)커패시터를 갖는 반도체 소자

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014013796A (ja) * 2012-07-03 2014-01-23 Fuji Electric Co Ltd ワンチップイグナイタ及び内燃機関点火装置
US9447767B2 (en) 2012-07-03 2016-09-20 Fuji Electric Co., Ltd. Single chip igniter and internal combustion engine ignition device
JPWO2014021358A1 (ja) * 2012-08-02 2016-07-21 株式会社堀場製作所 増幅器及び放射線検出器
US20180006613A1 (en) 2012-08-02 2018-01-04 Horiba, Ltd. Amplifier and radiation detector
US10554178B2 (en) 2012-08-02 2020-02-04 Horiba, Ltd. Amplifier and radiation detector
JP7470087B2 (ja) 2021-09-17 2024-04-17 株式会社東芝 窒化物半導体装置

Also Published As

Publication number Publication date
US20060138635A1 (en) 2006-06-29
US7368825B2 (en) 2008-05-06
DE102004061575A1 (de) 2005-12-15

Similar Documents

Publication Publication Date Title
JP6202094B2 (ja) 半導体装置
US7615854B2 (en) Semiconductor package that includes stacked semiconductor die
US8487407B2 (en) Low impedance gate control method and apparatus
US7821128B2 (en) Power semiconductor device having lines within a housing
JP2002368121A (ja) 電力用半導体装置
CN103824853B (zh) 应用于开关型调节器的集成电路组件
JP2005203775A (ja) マルチチップパッケージ
JPWO2015029159A1 (ja) 半導体装置
JP6053668B2 (ja) 半導体モジュールおよび電力変換装置
JPH07273276A (ja) パワー素子とスナバ素子の接続構造及びその実装構造
JP2020188177A (ja) 半導体装置
US7019362B2 (en) Power MOSFET with reduced dgate resistance
JP2007173703A (ja) 半導体装置
US20150061096A1 (en) Semiconductor Package with Multi-Level Die Block
JP2005327952A (ja) 電力用半導体装置
JP2008251901A (ja) 複合半導体装置
JP4908091B2 (ja) 半導体装置
JP2005032763A (ja) 半導体装置
US11538725B2 (en) Semiconductor module arrangement
US20080083937A1 (en) Semiconductor integrated circuit
JP2008130719A (ja) 半導体装置及びｄｃ−ｄｃコンバータ
TW200305272A (en) Semiconductor integrated circuit device
JP2002270767A (ja) 半導体集積回路
US11842949B2 (en) Semiconductor device
JP7332537B2 (ja) パワーモジュール

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060915

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060915

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091215