JP2007173703A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007173703A
JP2007173703A JP2005372250A JP2005372250A JP2007173703A JP 2007173703 A JP2007173703 A JP 2007173703A JP 2005372250 A JP2005372250 A JP 2005372250A JP 2005372250 A JP2005372250 A JP 2005372250A JP 2007173703 A JP2007173703 A JP 2007173703A
Authority
JP
Japan
Prior art keywords
semiconductor device
base plate
lead electrode
electrode wiring
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005372250A
Other languages
English (en)
Other versions
JP4349364B2 (ja
Inventor
Nobuyoshi Kimoto
信義 木本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005372250A priority Critical patent/JP4349364B2/ja
Publication of JP2007173703A publication Critical patent/JP2007173703A/ja
Application granted granted Critical
Publication of JP4349364B2 publication Critical patent/JP4349364B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 スイッチング動作時における急激な電流変化により発生するサージ電圧による半導体装置の破壊を防止する。
【解決手段】 導電体からなるベース板１，４と、ベース板上に一方の主面が対向するように戴置され、他方の主面上に内部電極を有する半導体素子２、３、５、６と、内部電極に接合された引き出し電極端部７ａ，８ａと、半導体素子の導通電流を外部に導出するための引き出し電極配線部７ｂ、８ｂと、引き出し電極端部と引き出し電極配線部とを間に空隙を有するように連結する引き出し電極連結部７ｃ、８ｃとから構成される引き出し電極７、８とを備え、上記引き出し電極配線部は、ベース板の半導体素子が戴置された面の上方から見て、半導体素子と重ならない部分においてベース板に近接するように屈曲させることにより、半導体装置固有の浮遊インダクタンスを小さくする。
【選択図】 図１

Description

この発明は、半導体装置に係り、特に電力変換をおこなう半導体装置を構成する半導体素子の引き出し電極部（インナーリード部）のインダクタンス低減に関するものである。
半導体装置を構成する半導体素子の導通電流を外部に取り出すために、半導体素子の内部電極を半導体装置の外部電極に接続することが必要不可欠であるが、従来はアルミニウム等の金属細線により両電極を接続していた。近年、取り扱う電流の増大による電力損失を低減させるため、例えば特許文献１に示されるように、引き出し電極（インナーリード）で両電極を接続する構造（ダイレクトリードボンディング構造）が提案されている。
特開２００４−２２８４６１号公報 （図３）
このようなダイレクトリードボンディング構造を有した半導体装置においては、引き出し電極は直接半導体素子の内部電極に半田により接合されているが、引き出し電極の側面に溶融した半田による半田溜り部が発生し半導体装置の信頼性を低下させていた。このため上記特許文献１によれば、引き出し電極を、半田を介して半導体素子の内部電極に接合された引き出し電極端部と、半導体素子の導通電流を外部に導出するための引き出し電極配線部と、引き出し電極端部と引き出し電極配線部とを空隙を有するように連結する引き出し電極連結部とから構成することを教示している。このように引き出し電極端部と引き出し電極配線部とを空隙を有するように連結することにより、半導体素子と引き出し電極とを半田付けする際に半田溜り部を形成することなく、信頼性に優れたダイレクトリードボンディング構造を有した半導体装置を実現できるからである。また、上記のような構成の引き出し電極を採用することにより、半導体素子と引き出し電極配線部との間に発生する熱応力が、引き出し電極連結部により緩和されるため、半導体素子と引き出し電極とを接合している半田層のはんだ疲労が抑制され、半導体装置の信頼性をより高めていた。
しかしながら、従来の半導体装置においては、引き出し電極端部と引き出し電極配線部とを空隙を有するように連結する必要があるため、半導体素子を支持しているベース板と引き出し電極配線部との間に一定の距離が存在していた。このような半導体装置においては、外部電極からベース板に導入された主電流は半導体素子に流れ込み、引き出し電極を通って外部電極から排出される。したがって、半導体素子を支持しているベース板と引き出し電極配線部との間の距離が大きいと、上記主電流経路を構成するループの面積が大きくなり、半導体装置固有の浮遊インダクタンスが大きくなる。
このように固有の浮遊インダクタンスが大きくなると、半導体装置のスイッチング動作時における急激な電流変化（di/dt）により発生するサージ電圧が上記インダクタンスに比例して大きくなり、そのようなサージ電圧による半導体装置の破壊を防止するために、急激な電流変化を抑制する工夫が必要となり、そのことが電力変換の効率低下またはコストの増大を招いていた。
この発明は、上述のような課題を解決するためになされたもので、その目的は、半導体装置の主電流経路を構成する部材の形状に工夫を加えることにより、半導体装置固有の浮遊インダクタンスを減少させ、サージ電圧の低い半導体装置を提供しようとするものである。
前記の目的を達成するために、本発明に係る半導体装置は、導電体からなるベース板と、上記ベース板上に一方の主面が対向するように戴置され、他方の主面上に内部電極を有する半導体素子と、上記内部電極に接合された引き出し電極端部と、上記引き出し電極端部と相対する位置に設けられ上記半導体素子の導通電流を外部に導出するための引き出し電極配線部と、上記引き出し電極端部と上記引き出し電極配線部とを間に空隙を有するように連結する引き出し電極連結部とを含む引き出し電極とを備えた半導体装置であって、上記引き出し電極配線部は、上記ベース板の上記半導体素子が戴置された面の上方から見て、上記半導体素子と重ならない部分において上記ベース板に近接するように屈曲されていることを特徴とする。
上記のような構成としたため、本発明に係る半導体装置によれば、従来の半導体装置と比較して主電流経路を構成するループの面積が小さくなり、半導体装置固有の浮遊インダクタンスが小さくなり、発生するサージ電圧が低下するため、電力変換効率がよくコストの低廉な半導体装置が実現できる。
＜実施の形態１＞
以下、本発明の実施の形態１を図に基づいて説明する。図１は本発明に係る半導体装置の実施の形態１を示す平面図（ａ）、そのＡ−Ａ断面図（ｂ）及びそのＢ−Ｂ断面図（ｃ）である。平面図においては便宜上封止樹脂を省略している。
図１において、銅又は銅合金からなり、相対向する２つの平行な主面を有し、厚みが４ｍｍで２５ｍｍ×４５ｍｍの長方形のベース板１の上面には、電力用半導体素子である、厚さ２５０μｍ、主面の大きさが１５ｍｍ角のＩＧＢＴ２と、ほぼ同一の厚さ及び大きさを有するダイオード３とが半田層（図示せず）により半田付けされている。同様にベース板４の上面には、電力用半導体素子である、厚さ２５０μｍ、主面の大きさが１５ｍｍ角のＩＧＢＴ５と、ほぼ同一の厚さ及び大きさを有するダイオード６とが半田層（図示せず）により半田付けされている。
銅又は銅合金からなる厚みが０．２ｍｍの引き出し電極７が、ＩＧＢＴ２及びダイオード３の表面の内部電極と外部端子である出力端子９との間を電気的に接続している。引き出し電極７は、ＩＧＢＴ２及びダイオード３の表面の内部電極と接合される引き出し電極端部７ａと、引き出し電極端部７ａと相対する位置に設けられＩＧＢＴ２及びダイオード３に流れる電流を外部に導出する引き出し電極配線部７ｂと、引き出し電極端部７ａと引き出し電極配線部７ｂとを間に空隙を有するように連結する引き出し電極連結部７ｃとから構成されている。同様にもうひとつの引き出し電極８は、ＩＧＢＴ５及びダイオード６の表面の内部電極と外部端子であるＮ端子１０との間を電気的に接続しており、ＩＧＢＴ５及びダイオード６の表面の内部電極と接合される引き出し電極端部８ａと、ＩＧＢＴ５及びダイオード６に流れる電流を外部に導出する引き出し電極配線部８ｂと、引き出し電極端部８ａと引き出し電極配線部８ｂとを間に空隙を有するように連結する引き出し電極連結部８ｃとから構成されている。同時に出力端子９はベース板４にも半田付けや超音波接合により接合され、電気的にも接続されている。ベース板１には外部端子であるＰ端子１１が半田付けや超音波接合により接合されている。
ここで引き出し電極配線部７ｂは、ＩＧＢＴ２の上方からダイオード３の上方を経由して出力端子９に向かって延在しているが、ＩＧＢＴ２とダイオード３との間及びダイオード３と出力端子９との間の部分においてベース板１の方向に近接するように屈曲されている。同様に引き出し電極配線部８ｂは、ＩＧＢＴ５の上方からダイオード６の上方を経由してＮ端子１０に向かって延在しているが、ＩＧＢＴ５とダイオード６との間及びダイオード６とＮ端子１０との間の部分においてベース板４の方向に近接するように屈曲されている。
ベース板１及び４の下には絶縁シート１２及び金属箔１３が設けられている。外部環境から保護するための封止樹脂１４はトランスファーモールド等により、出力端子９、Ｎ端子１０、Ｐ端子１１及び金属箔１３の一部が露出するようにベース板１及び４、ＩＧＢＴ２及び５、ダイオード３及び６、引き出し電極７及び８を封着し、図１（ａ）の平面図のように上方から見て四辺形のパッケージを構成している。半導体装置固有の浮遊インダクタンスを低減させるため、主電流が流れる出力端子９、Ｎ端子１０、Ｐ端子１１の３つの外部端子は、モールド樹脂の一つの側面より並列に取り出されている。このように構成されることにより、この半導体装置は図２のような回路構成となっている。なお、図２において制御端子１５及び制御端子１６はそれぞれＩＧＢＴ２及びＩＧＢＴ５を制御するためのゲート信号を入力する端子であるが、図１においては簡略化のため図示を省略している。
次に本実施の形態にかかる半導体装置の動作について説明する。本半導体装置は直流電力を任意の周波数の交流電力に電力変換をおこなう場合に用いられる。Ｐ端子１１には比較的高い電位を有する直流電源が、Ｎ端子１０には比較的低い電位を有する直流電源が接続され、これら直流電源より供給された直流電力を交流電力に変換して、出力端子９からモータ等の負荷に供給する。供給される交流電力が一方の極性のときは、ＩＧＢＴ２は導通状態にありＩＧＢＴ５は非導通状態にあるため、Ｐ端子１１から入力された主電流はベース板１、ＩＧＢＴ２、引き出し電極７という電流経路を経て出力端子９から負荷に流れ込む。逆に供給される交流電力が他方の極性のときは、ＩＧＢＴ２は非導通状態にありＩＧＢＴ５は導通状態にあるため、出力端子９から導入された主電流はベース板４、ＩＧＢＴ５、引き出し電極８という電流経路を経てＮ端子１０から直流電源に戻る。
このような半導体装置においては、動作時に流れる電流経路は、例えば図１（ｂ）でいえば、ベース板４、ＩＧＢＴ５、引き出し電極８というループを構成するが、本実施の形態にかかる半導体装置においては上述したように引き出し電極配線部８ｂの一部がベース板４の方向に近接するように屈曲されているので、このループ面積が従来の半導体装置に比較して小さく形成されることになる。このことはベース板１、ＩＧＢＴ２、引き出し電極７で構成されるループにおいても同様である。これにより、半導体装置固有の浮遊インダクタンスが小さくなり、発生するサージ電圧が低下するため、電力変換効率がよくコストの低廉な半導体装置が実現できる。特に本実施例のように、主電流が流れる出力端子９、Ｎ端子１０、Ｐ端子１１の３つの外部端子がモールド樹脂の一つの側面より並列に取り出されているような半導体装置においては、その効果は大きい。
＜実施の形態２＞
以下、本発明の実施の形態２を図に基づいて説明する。図３は本発明に係る半導体装置の実施の形態２を示す平面図（ａ）及びそのＣ−Ｃ断面図（ｂ）である。平面図においては便宜上封止樹脂を省略している。
図３に示された実施の形態２の構成は、ベース板１及び４にはそれぞれ２つの凹部１ａ、４ａが設けられ、各凹部の中にＩＧＢＴ２、ダイオード３、ＩＧＢＴ５、ダイオード６が収容されており、引き出し電極７及び引き出し電極８には図１のような屈曲部は存在しないが、上記凹部により実質的に引き出し電極配線部８ｂとベース板４との間隔が小さくなっている。それ以外の点は、図１の実施の形態１と同じ構成であり、またその動作も実施の形態１の動作と同じである。
したがって、本実施の形態に係る半導体装置においても、動作時に流れる電流経路は、ベース板４、ＩＧＢＴ５、引き出し電極８というループを構成する。特にスイッチング動作時における急激な電流変化（di/dt）を伴う電流は表皮効果により導体の表面を流れるため、主電流の大部分はベース板４の表面近くを流れる。本実施の形態にかかる半導体装置においては上述したように引き出し電極配線部８ｂとベース板４との間隔が小さくなっているので、このループ面積が従来の半導体装置に比較して小さく形成されることになる。このことはベース板１、ＩＧＢＴ２、引き出し電極７で構成されるループにおいても同様である。これにより、半導体装置固有の浮遊インダクタンスが小さくなり、発生するサージ電圧が低下するため、電力変換効率がよくコストの低廉な半導体装置が実現できる。
また本実施の形態においては、図３に示されるように引き出し電極７及び引き出し電極８に複数個の貫通孔７ｄ及び８ｄが設けられている。一般に本実施例のように引き出し電極配線部８ｂとベース板４との間隔を小さくすると、トランスファーモールドによる成型時に、封止樹脂１４が引き出し電極配線部８ｂとベース板４との間隙に十分に充填されず、ボイドが発生する恐れがある。したがってこのような貫通孔を設けることにより、注入された封止樹脂はこれらの貫通孔８ｄを経由して引き出し電極配線部８ｂとベース板４との間隙に回りこめるため、上述のようなボイドの発生を防止できる。
また本実施の形態においては図４に示されるような変形例にすることも可能である。図４においてはベース板４は外部端子が露出する封止樹脂面の方向に延在され、Ｎ端子１０は引き出し電極配線部８ｂのベース板４と対向する面側において接合されている。また同様にベース板１は外部端子が露出する封止樹脂面の方向に延在され、出力端子９は引き出し電極配線部７ｂのベース板１と対向する面側において引き出し電極配線部７ｂと接合されている。このような構造としたことにより、外部端子であるＮ端子１０又は出力端子９とベース板１又はベース板４との間隔も小さくでき、外部端子を含めた半導体装置固有の浮遊インダクタンスの低減が図られることとなり、より一層の電力変換効率の向上やコストの低減が実現できる。
以上、本発明の具体的な実施形態を説明したが、本発明はこれらに限らず種々の改変が可能である。例えば、上記実施の形態において半導体素子の組み合わせはＩＧＢＴとダイオードであるが、ＩＧＢＴとＩＧＢＴ、ダイオードとダイオード、ＭＯＳＦＥＴとＭＯＳＦＥＴ又はその他の半導体素子の組み合わせであってもよく、あるいはＩＧＢＴ単体、ＭＯＳＦＥＴ単体又はその他の半導体素子単体であっても本発明の範囲に含まれる。また、実施の形態２に係る半導体装置に示されている貫通孔は実施の形態１に係る半導体装置に適用することも可能であり同様の効果が得られることはいうまでもない。さらにはこのような貫通孔は実施の形態２のように円形である必要はなく、長方形又はその他の形状であってもよい。
本発明に係る半導体装置の実施の形態１を示す平面図（ａ）、そのＡ−Ａ断面図（ｂ）及びそのＢ−Ｂ断面図（ｃ）である。 本発明に係る半導体装置の回路構成図である。 本発明に係る半導体装置の実施の形態２を示す平面図（ａ）及びそのＣ−Ｃ断面図（ｂ）である。 本発明に係る半導体装置の実施の形態２の変形例を示す平面図（ａ）及びそのＤ−Ｄ断面図（ｂ）である。
符号の説明
１ ベース板、 ２ ＩＧＢＴ、 ３ ダイオード、 ４ ベース板、 ５ ＩＧＢＴ、 ６ ダイオード、 ７ 引き出し電極、 ７ａ 引き出し電極端部、 ７ｂ 引き出し電極配線部、 ７ｃ 引き出し電極連結部、 ７ｄ 引き出し電極連結部、 ８ 引き出し電極、 ８ａ 引き出し電極端部、 ８ｂ 引き出し電極配線部、 ８ｃ 引き出し電極連結部、 ８ｄ 引き出し電極連結部、 ９ 出力端子、 １０ Ｎ端子 １１ Ｐ端子 １２ 絶縁シート １３ 金属箔 １４ 封止樹脂 １５ 制御端子 １６ 制御端子。

Claims (3)

  1. 導電体からなるベース板と、
    前記ベース板上に一方の主面が対向するように戴置され、他方の主面上に内部電極を有する半導体素子と、
    前記内部電極に接合された引き出し電極端部と、前記引き出し電極端部と相対する位置に設けられ前記半導体素子の導通電流を外部に導出するための引き出し電極配線部と、前記引き出し電極端部と前記引き出し電極配線部とを間に空隙を有するように連結する引き出し電極連結部とを含む引き出し電極と、
    を備えた半導体装置であって、
    前記引き出し電極配線部は、前記ベース板の前記半導体素子が戴置された面の上方から見て、前記半導体素子と重ならない部分において前記ベース板に近接するように屈曲されていることを特徴とする半導体装置。
  2. 導電体からなるベース板と、
    前記ベース板上に一方の主面が対向するように戴置され、他方の主面上に内部電極を有する半導体素子と、
    前記内部電極に接合された引き出し電極端部と、前記引き出し電極端部と相対する位置に設けられ前記半導体素子の導通電流を外部に導出するための引き出し電極配線部と、前記引き出し電極端部と前記引き出し電極配線部とを間に空隙を有するように連結する引き出し電極連結部とを含む引き出し電極と、
    を備えた半導体装置であって、
    前記ベース板は、前記半導体素子を収容する凹部を備えていることを特徴とする半導体装置。
  3. 前記引き出し電極配線部は、少なくとも１つの貫通孔を備えていることを特徴とする請求項１又は請求項２記載の半導体装置。
JP2005372250A 2005-12-26 2005-12-26 半導体装置 Active JP4349364B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005372250A JP4349364B2 (ja) 2005-12-26 2005-12-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005372250A JP4349364B2 (ja) 2005-12-26 2005-12-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2007173703A true JP2007173703A (ja) 2007-07-05
JP4349364B2 JP4349364B2 (ja) 2009-10-21

Family

ID=38299825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005372250A Active JP4349364B2 (ja) 2005-12-26 2005-12-26 半導体装置

Country Status (1)

Country Link
JP (1) JP4349364B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768118B2 (en) 2008-06-26 2010-08-03 Mitsubishi Electric Corporation Semiconductor device
JP2013232495A (ja) * 2012-04-27 2013-11-14 Mitsubishi Electric Corp 半導体装置
US8884411B2 (en) 2011-04-19 2014-11-11 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method thereof
WO2015125772A1 (ja) * 2014-02-24 2015-08-27 三菱電機株式会社 電極リードおよび半導体装置
CN105529319A (zh) * 2014-10-16 2016-04-27 三菱电机株式会社 半导体装置
CN107689368A (zh) * 2016-08-05 2018-02-13 株式会社电装 具有抑制电位变化的开关元件的半导体装置
WO2019187700A1 (ja) * 2018-03-26 2019-10-03 パナソニックＩｐマネジメント株式会社 半導体モジュール

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117688B2 (en) 2011-04-18 2015-08-25 Mitsubishi Electric Corporation Semiconductor device, inverter device provided with semiconductor device, and in-vehicle rotating electrical machine provided with semiconductor device and inverter device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768118B2 (en) 2008-06-26 2010-08-03 Mitsubishi Electric Corporation Semiconductor device
US8884411B2 (en) 2011-04-19 2014-11-11 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JP2013232495A (ja) * 2012-04-27 2013-11-14 Mitsubishi Electric Corp 半導体装置
WO2015125772A1 (ja) * 2014-02-24 2015-08-27 三菱電機株式会社 電極リードおよび半導体装置
CN106952877A (zh) * 2014-10-16 2017-07-14 三菱电机株式会社 半导体装置
JP2016082048A (ja) * 2014-10-16 2016-05-16 三菱電機株式会社 半導体装置
CN105529319A (zh) * 2014-10-16 2016-04-27 三菱电机株式会社 半导体装置
US9917064B2 (en) 2014-10-16 2018-03-13 Mitsubishi Electric Corporation Semiconductor device with a plate-shaped lead terminal
CN105529319B (zh) * 2014-10-16 2019-04-26 三菱电机株式会社 半导体装置
CN110071072A (zh) * 2014-10-16 2019-07-30 三菱电机株式会社 半导体装置
CN106952877B (zh) * 2014-10-16 2021-01-01 三菱电机株式会社 半导体装置
CN110071072B (zh) * 2014-10-16 2023-12-01 三菱电机株式会社 半导体装置
CN107689368A (zh) * 2016-08-05 2018-02-13 株式会社电装 具有抑制电位变化的开关元件的半导体装置
WO2019187700A1 (ja) * 2018-03-26 2019-10-03 パナソニックＩｐマネジメント株式会社 半導体モジュール
JPWO2019187700A1 (ja) * 2018-03-26 2021-02-12 パナソニックＩｐマネジメント株式会社 半導体モジュール

Also Published As

Publication number Publication date
JP4349364B2 (ja) 2009-10-21

Similar Documents

Publication Publication Date Title
EP3107120B1 (en) Power semiconductor module
KR100430772B1 (ko) 반도체장치
JP4973059B2 (ja) 半導体装置及び電力変換装置
JP4349364B2 (ja) 半導体装置
JP4640213B2 (ja) 電力半導体装置及びそれを使用したインバータブリッジモジュール
US9831160B2 (en) Semiconductor device
JP4803241B2 (ja) 半導体モジュール
JP2007234690A (ja) パワー半導体モジュール
JP2013069782A (ja) 半導体装置
US10192806B2 (en) Semiconductor device
JP5481104B2 (ja) 半導体装置
US11923266B2 (en) Semiconductor module circuit structure
KR101734712B1 (ko) 파워모듈
JP2005197435A (ja) 電力半導体装置
JP7035920B2 (ja) 半導体装置および電力変換装置
KR101776425B1 (ko) 파워 모듈
CN111354709B (zh) 半导体装置及其制造方法
JP3741002B2 (ja) 半導体装置の実装構造
JP7147186B2 (ja) 半導体装置
JP2021180234A (ja) 半導体モジュール
JP5682511B2 (ja) 半導体モジュール
JP2014057004A (ja) パワー半導体モジュール
JP7218564B2 (ja) 半導体装置
JP4096831B2 (ja) 半導体装置の実装構造
JP2023134143A (ja) 半導体モジュール、半導体装置、及び車両

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4349364

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250