JP7147186B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7147186B2
JP7147186B2 JP2018039939A JP2018039939A JP7147186B2 JP 7147186 B2 JP7147186 B2 JP 7147186B2 JP 2018039939 A JP2018039939 A JP 2018039939A JP 2018039939 A JP2018039939 A JP 2018039939A JP 7147186 B2 JP7147186 B2 JP 7147186B2
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor element
solder
upper heat
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018039939A
Other languages
English (en)
Other versions
JP2019153753A (ja
Inventor
真悟 岩崎
智 高萩
卓矢 門口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2018039939A priority Critical patent/JP7147186B2/ja
Publication of JP2019153753A publication Critical patent/JP2019153753A/ja
Application granted granted Critical
Publication of JP7147186B2 publication Critical patent/JP7147186B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献1には、半導体装置が開示されている。この半導体装置は、半導体素子と、半導体素子に導体スペーサを介して接続された放熱板と、放熱板に接続された電力端子とを備える。
特開2012-235081号公報
上記した半導体装置では、放熱板に、導体スペーサと電力端子とがそれぞれはんだ付けされている。このような構造では、半導体装置を製造するときに、放熱板に対して、導体スペーサと電力端子とを同時にはんだ付けすることができる。ここで、二つの部材が互いにはんだ付けされるときは、溶融したはんだの表面張力に起因して、二つの部材の間に吸着力が作用する。従って、一つの部材(以下、第1部材とする)に対して、二つの部材(以下、第2部材及び第3部材とする)が同時にはんだ付けされると、第1部材に関しては、上述した吸着力が二箇所で作用することになる。この場合、それらの吸着力によって第1部材の位置や姿勢が変化しやすく、半導体装置の寸法精度が低下するおそれがある。本明細書は、このような事象の発生を抑制して、半導体装置の寸法精度を向上し得る技術を提供する。
本明細書が開示する技術は、半導体装置に具現化される。この半導体装置は、第1部材と、第1部材に第1はんだ層を介して接合された第2部材と、第1部材に第2はんだ層を介して接合された第3部材とを備える。第1部材の第1はんだ層に接触する範囲を第1はんだ接合エリアとし、第1部材の第2はんだ層に接触する範囲を第2はんだ接合エリアとしたときに、第1部材の重心は、平面視において、第1はんだ接合エリアと第2はんだ接合エリアとを結ぶ範囲内に位置する。ここでいう平面視とは、第1部材に対して第2部材が接合された方向(即ち、第1はんだ層に垂直な方向)に沿って観察することを意味する。
上記した半導体装置では、第1部材に、第2部材と第3部材との二つが接合されている。このような構造であると、半導体装置の製造工程では、第1部材に対して、第2部材と第3部材とを同時にはんだ付けすることができる。前述したように、第1部材に対して第2部材と第3部材とを同時にはんだ付けすると、第1部材に関しては、はんだの表面張力に起因する吸着力が、第1はんだ接合エリアと第2はんだ接合エリアの二箇所で作用する。この点に関して、第1部材の重心は、平面視において、第1はんだ接合エリアと第2はんだ接合エリアとを結ぶ範囲内に位置している。これにより、はんだの表面張力に起因する二つの吸着力は、第1部材の重心を挟んで両側にそれぞれ作用することになるので、第1部材の位置や姿勢(特に姿勢)の変化が抑制される。その結果、半導体装置の寸法精度を向上させることができる。
実施例の半導体装置10の平面図。 半導体装置10の内部構造を示す平面図。 図1中のIII-III線における断面図であって、半導体装置10の内部構造を示す。 第2上側放熱板42の第1はんだ接合エリアS1及び第2はんだ接合エリアS2を示す平面図。 半導体装置10の製造工程において、第2上側放熱板42に第2導体スペーサ44とN端子15とを同時にはんだ付けする様子を示す図。 第2上側放熱板42の一変形例を示す図。 図6中のVII-VII線における断面図であって、図6と共に第2上側放熱板42の一変形例を示す。
図面を参照して、実施例の半導体装置10について説明する。本実施例の半導体装置10は、例えば電気自動車、ハイブリッド車、燃料電池車といった電動自動車において、コンバータやインバータといった電力変換回路に用いることができる。但し、半導体装置10の用途は特に限定されない。半導体装置10は、様々な装置や回路に広く採用することができる。
図1、図2、図3に示すように、半導体装置10は、第1半導体素子20と、第2半導体素子40と、封止体12と、複数の外部接続端子14、15、16、18、19とを備える。第1半導体素子20と第2半導体素子40は、封止体12の内部に封止されている。封止体12は、特に限定されないが、例えばエポキシ樹脂といった熱硬化性樹脂で構成されている。各々の外部接続端子14、15、16、18、19は、封止体12の外部から内部に亘って延びており、封止体12の内部で第1半導体素子20及び第2半導体素子40の少なくとも一方に電気的に接続されている。一例ではあるが、複数の外部接続端子14、15、16、18、19には、電力用であるP端子14、N端子15及びO端子16と、信号用である複数の第1信号端子18及び複数の第2信号端子19が含まれる。
第1半導体素子20は、上面電極20aと下面電極20bとを有する。上面電極20aは、第1半導体素子20の上面に位置しており、下面電極20bは、第1半導体素子20の下面に位置している。第1半導体素子20は、上下一対の電極20a、20bを有する縦型の半導体素子である。同様に、第2半導体素子40は、上面電極40aと下面電極40bとを有する。上面電極40aは第2半導体素子40の上面に位置しており、下面電極40bは第2半導体素子40の下面に位置する。即ち、第2半導体素子40についても、上下一対の電極40a、40bを有する縦型の半導体素子である。本実施例における第1半導体素子20と第2半導体素子40は、互いに同種の半導体素子であり、詳しくはIGBT(Insulated Gate Bipolar Transistor)とダイオードとを内蔵するRC-IGBT(Reverse Conducting IGBT)素子である。
但し、第1半導体素子20と第2半導体素子40の各々は、RC-IGBT素子に限定されず、例えばMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)素子といった他のパワー半導体素子であってもよい。あるいは、第1半導体素子20と第2半導体素子40の各々は、ダイオード素子とIGBT素子(又はMOSFET素子)といった二以上の半導体素子に置き換えられてもよい。第1半導体素子20と第2半導体素子40の具体的な構成は特に限定されず、各種の半導体素子を採用することができる。この場合、第1半導体素子20と第2半導体素子40は、互いに異種の半導体素子であってもよい。また、第1半導体素子20と第2半導体素子40の各々は、例えばシリコン(Si)、炭化ケイ素(SiC)、又は窒化ガリウム(GaN)といった各種の半導体材料を用いて構成されることができる。第1半導体素子20の上面電極20a及び下面電極20bを構成する材料には、特に限定されないが、例えばアルミニウム系又はその他の金属を採用することができる。同様に、第2半導体素子40の上面電極40a及び下面電極40bを構成する材料には、特に限定されないが、例えばアルミニウム系又はその他の金属を採用することができる。
半導体装置10は、第1上側放熱板22と、第1導体スペーサ24と、第1下側放熱板26とをさらに備える。第1導体スペーサ24は、例えば銅又はその他の金属といった導電性を有する材料を用いて構成されている。第1導体スペーサ24は、概して板形状あるいはブロック形状の部材であり、上面24aと、上面24aとは反対側に位置する下面24bとを有する。第1導体スペーサ24は封止体12内に位置している。第1導体スペーサ24の上面24aは、第1上側放熱板22にはんだ層23を介して接合されている。第1導体スペーサ24の下面24bは、第1半導体素子20の上面電極20aにはんだ層25を介して接合されている。即ち、第1導体スペーサ24は、第1半導体素子20に電気的に接続されている。第1導体スペーサ24は、必ずしも必要とされないが、第1信号端子18を第1半導体素子20に接続する際のスペースを確保する。
第1上側放熱板22及び第1下側放熱板26は、例えば銅、アルミニウム又はその他の金属といった熱伝導性に優れた材料で構成されている。第1上側放熱板22は、概して直方体形状又は板形状の部材であり、上面22aと、上面22aとは反対側に位置する下面22bとを有する。第1上側放熱板22の上面22aは、封止体12の上面12aにおいて外部に露出されている。また、第1上側放熱板22の下面22bは、前述した第1導体スペーサ24の上面24aにはんだ層23を介して接合されている。即ち、第1上側放熱板22は第1導体スペーサ24を介して第1半導体素子20と電気的及び熱的に接続されている。これにより、第1上側放熱板22は、半導体装置10の電気回路の一部を構成するだけでなく、第1半導体素子20の熱を外部に放出する放熱板としても機能する。
第1下側放熱板26は、概して直方体形状又は板形状の部材であり、上面26aと、上面26aとは反対側に位置する下面26bとを有する。第1下側放熱板26の下面26bは、封止体12の下面12bにおいて外部に露出されている。また、第1下側放熱板26の上面26aは、第1半導体素子20の下面電極20bにはんだ層27を介して接合されている。即ち、第1下側放熱板26は、第1半導体素子20と電気的及び熱的に接続されている。これにより、第1下側放熱板26においても半導体装置10の電気回路の一部を構成するだけでなく、第1半導体素子20の熱を外部に放出する放熱板としても機能する。このように、本実施例の半導体装置10は、封止体12の両面12a、12bに第1上側放熱板22及び第1下側放熱板26が露出される両面冷却構造を有する。
また、半導体装置10は、第2上側放熱板42と、第2導体スペーサ44と、第2下側放熱板46とをさらに備える。第2導体スペーサ44は、例えば銅又はその他の金属といった導電性を有する材料を用いて構成されている。第2導体スペーサ44は、概して板形状あるいはブロック形状の部材であり、上面44aと、上面44aとは反対側に位置する下面44bとを有する。第2導体スペーサ44は封止体12内に位置している。第2導体スペーサ44の上面44aは、第2上側放熱板42にはんだ層43を介して接合されている。第2導体スペーサ44の下面44bは、第2半導体素子40の上面電極40aにはんだ層45を介して接合されている。即ち、第2導体スペーサ44は、第2半導体素子40に電気的に接続されている。第2導体スペーサ44は、必ずしも必要とされないが、第2信号端子19を第2半導体素子40に接続する際のスペースを確保する。
第2上側放熱板42及び第2下側放熱板46は、例えば銅、アルミニウム又はその他の金属といった熱伝導性に優れた材料で構成されている。第2上側放熱板42は、概して直方体形状又は板形状の部材であり、上面42aと、上面42aとは反対側に位置する下面42bとを有する。第2上側放熱板42の上面42aは、封止体12の上面12aにおいて外部に露出されている。また、第2上側放熱板42の下面42bは、前述した第2導体スペーサ44の上面44aにはんだ層43を介して接合されている。即ち、第2上側放熱板42は第2導体スペーサ44を介して第2半導体素子40と電気的及び熱的に接続されている。これにより、第2上側放熱板42は、半導体装置10の電気回路の一部を構成するだけでなく、第2半導体素子40の熱を外部に放出する放熱板としても機能する。
第2下側放熱板46は、概して直方体形状又は板形状の部材であり、上面46aと、上面46aとは反対側に位置する下面46bとを有する。第2下側放熱板46の下面46bは、封止体12の下面12bにおいて外部に露出されている。また、第2下側放熱板46の上面46aは、第2半導体素子40の下面電極40bにはんだ層47を介して接合されている。即ち、第2下側放熱板46は、第2半導体素子40と電気的及び熱的に接続されている。これにより、第2下側放熱板46においても半導体装置10の電気回路の一部を構成するだけでなく、第2半導体素子40の熱を外部に放出する放熱板としても機能する。このように、本実施例の半導体装置10は、封止体12の両面12a、12bに第2上側放熱板42及び第2下側放熱板46が露出される両面冷却構造を有する。第2下側放熱板46は、後述する第1継手部22c及び第2継手部46cを介して、第1上側放熱板22に接続されている。
上述したように、半導体装置10は外部接続端子として、P端子14、N端子15及びO端子16を備える。本実施例におけるP端子14、N端子15及びO端子16は、銅で構成されている。但し、P端子14、N端子15及びO端子16は、銅に限定されず、他の導体で構成されてもよい。P端子14は、封止体12の内部において、第1下側放熱板26の上面26aに接続されている。N端子15は、封止体12の内部において、第2上側放熱板42の下面42bに接続されている。そして、O端子16は、第2下側放熱板46の上面46aに接続されている。一例ではあるが、P端子14及びO端子16は、それぞれ第1下側放熱板26及び第2下側放熱板46に一体に形成されている。但し、P端子14及びO端子16の一方又は両方は、それぞれ第1下側放熱板26及び第2下側放熱板46に例えば溶接によって接合されてもよい。また、N端子15は、後述するが、第2上側放熱板42の継手部42cにはんだ付けによって接合されている。半導体装置10は外部接続端子として、複数の第1信号端子18及び複数の第2信号端子19もまた備える。本実施例における複数の信号端子18、19は、第1半導体素子20及び第2半導体素子40に、それぞれボンディングワイヤ18a、19aによって接続されている。
図2、図3に示すように、半導体装置10の第1上側放熱板22は、導体で構成された第1継手部22cをさらに有する。同様に、第2下側放熱板46も、導体で構成された第2継手部46cをさらに有する。第1継手部22c及び第2継手部46cは、封止体12の内部に位置している。第1上側放熱板22の第1継手部22cは、第2下側放熱板46の第2継手部46cにはんだ層50を介して接合されている。即ち、第1継手部22c及び第2継手部46cは、第1上側放熱板22と第2下側放熱板46との間を電気的に接続している。これにより、第1半導体素子20と第2半導体素子40は、第1継手部22c及び第2継手部46cを介して直列に接続される。第1継手部22c及び第2継手部46cは、例えば銅で構成されることができる。第1継手部22cと第1上側放熱板22とは、一体に形成されていてもよいし、互いに接合されていてもよい。この場合の接合手法は、特に限定されず、例えば溶接によって接合されていてもよい。同様に、第2継手部46cと第2下側放熱板46とは、一体に形成されていてもよいし、互いに接合されていてもよい。この場合の接合手法においても、特に限定されず、例えば溶接によって接合されていてもよい。
半導体装置10の第2上側放熱板42は、導体で構成された第3継手部42cをさらに有する。第3継手部42cは、封止体12の内部に位置しており、はんだ層52(図5参照)を介してN端子15に接合されている。これにより、第2半導体素子40は、第2上側放熱板42及び第3継手部42cを介して、N端子15へ電気的に接続されている。第3継手部42cは、例えば銅で構成されることができる。第3継手部42cと第2上側放熱板42とは、一体に形成されていてもよいし、互いに接合されていてもよい。この場合の接合手法は、特に限定されず、例えば溶接によって接合されていてもよい。
図2、図3に示すように、第1上側放熱板22の下面22bには、はんだ層23を取り囲むようにはんだ吸収溝22dが設けられている。このはんだ吸収溝22dにより、第1導体スペーサ24と第1上側放熱板22とをはんだ付けする際に、余剰なはんだは収容され、意図しない範囲まではんだが濡れ広がることを防止することができる。同様に、第2上側放熱板42の下面42bには、はんだ層43を取り囲むようにはんだ吸収溝42dが設けられている。このはんだ吸収溝42dにより、第2導体スペーサ44と第2上側放熱板42とをはんだ付けする際に、余剰なはんだは収容され、意図しない範囲まで濡れ広がることを防止することができる。一例ではあるが、本実施例の半導体装置10では、第1上側放熱板22と第2上側放熱板42とに、同じ形状の部材が採用されている。
第1上側放熱板22では、第1継手部22cにも、はんだ吸収溝22eが設けられている。はんだ吸収溝22eは、第2継手部46cとの間に位置するはんだ層50を取り囲むように設けられている。このはんだ吸収溝22eにより、第1継手部22cと第2継手部46cとをはんだ付けする際に、余剰なはんだは収容され、意図しない範囲まではんだが濡れ広がることを防止することができる。同様に、第2上側放熱板42の継手部42cにも、はんだ吸収溝42eが設けられている。このはんだ吸収溝42eは、N端子15との間に位置するはんだ層52(図5参照)を取り囲むように設けられている。このはんだ吸収溝42eにより、第2上側放熱板42の継手部42cとN端子15とをはんだ付けする際に、余剰なはんだは収容され、意図しない範囲まで濡れ広がることを防止することができる。
本実施例の半導体装置10では、第2上側放熱板42に、第2導体スペーサ44とN端子15とがそれぞれはんだ付けされている。図4は、第2上側放熱板42を平面視した図であり、第2上側放熱板42の第1はんだ接合エリアS1と第2はんだ接合エリアS2とを示している。第1はんだ接合エリアS1とは、第2導体スペーサ44がはんだ付けされた範囲であって、第2導体スペーサ44との間に位置するはんだ層43が接触する範囲である。第2はんだ接合エリアS2とは、N端子15がはんだ付けされた範囲であって、N端子15との間に位置するはんだ層52が接触する範囲である。ここで、第2上側放熱板42の重心42gは、平面視において、第1はんだ接合エリアS1と第2はんだ接合エリアS2とを結ぶ範囲S3内に位置する。この範囲S3は、第1はんだ接合エリアS1と第2はんだ接合エリアS2との間に位置し、第1はんだ接合エリアS1及び第2はんだ接合エリアS2を含まないものとする。
上記した構造によると、図5に示すように、半導体装置10を製造するときは、第2上側放熱板42に対して、第2導体スペーサ44とN端子15とを同時にはんだ付けすることができる。ここで、二つの部材が互いにはんだ付けされるときは、溶融したはんだの表面張力に起因して、二つの部材の間に吸着力が作用する。図5に示すはんだ付けでは、一つの第2上側放熱板42に、第2導体スペーサ44とN端子15との二つが同時にはんだ付けされるので、第2上側放熱板42に対しては、第1はんだ接合エリアS1と第2はんだ接合エリアS2とに、吸着力F1、F2がそれぞれ作用する。なお、一例ではあるが、図5に例示するはんだ付けでは、第2下側放熱46、第2半導体素子40及び第2導体スペーサ44を予めはんだ付けすることによって積層体Xが形成されており、治具Jを用いて積層体X、第2上側放熱板42及びN端子15の三者が位置決めされる。
単一の第2上側放熱板42に、吸着力F1、F2のような外力が二箇所に作用すると、第2上側放熱板42の位置や姿勢が変化しやすく、半導体装置10の寸法精度が低下するおそれがある。特に、第2上側放熱板42の重心42gに対して、二つの吸着力F1、F2が偏って作用したときは、第2上側放熱板42の姿勢が変化しやすい(即ち、傾きやすい)。この点に関して、本実施例の半導体装置10では、前述したように、第2上側放熱板42の重心42gが、平面視において、第1はんだ接合エリアS1と第2はんだ接合エリアS2とを結ぶ範囲S3内に位置している(図4参照)。このような構成によると、溶融したはんだの表面張力に起因する二つの吸着力F1、F2は、第2上側放熱板42の重心42gを挟んで両側にそれぞれ作用するので、第2上側放熱板42の位置や、特に姿勢の変化が抑制される。その結果、半導体装置10の寸法精度が向上し得る。
実施例の半導体装置10では、第2上側放熱板42の重心42gが、平面視において第1はんだ接合エリアS1と第2はんだ接合エリアS2とを結ぶ範囲S3内に位置するように、第1はんだ接合エリアS1の位置が調整されている。これに代えて、又は加えて、図6、図7に示すように、例えば第2上側放熱板42の厚みを部分的に変更し、これによって第2上側放熱板42の重心42gを調整してもよい。これにより、第1はんだ接合エリアS1を、第2上側放熱板42の幾何学的な中心に近付けることが可能となり、例えば第2上側放熱板42による放熱効果を高めることができる。
本明細書で開示する技術は、上記に例示した第2上側放熱板42に限られず、様々な半導体装置において各種の部材に適用することができる。実施例における第2上側放熱板42は、本明細書が開示する技術における第1部材の一例である。実施例における第2導体スペーサ44は、本明細書が開示する技術における第2部材の一例であり、第2上側放熱板42と第2導体スペーサ44とを接合するはんだ層43は、本明細書が開示する技術における第1はんだ層の一例である。また、実施例におけるN端子15は、本明細書が開示する技術における第3部材の一例であり、第2上側放熱板42とN端子15とを接合するはんだ層52は、本明細書が開示する技術における第2はんだ層の一例である。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
10:半導体装置
12:封止体
14:P端子
15:N端子
16:O端子
18、19:信号端子
20、40:半導体素子
22、42:上側放熱板
23、25、27、43、45、47、50:はんだ層
24、44:導体スペーサ
26、46:下側放熱板
42c:第2上側放熱板の継手部
42g:第2上側放熱板の重心
F1、F2:はんだの表面張力に起因する吸着力
S1:第1はんだ接合エリア
S2:第2はんだ接合エリア

Claims (1)

  1. 上面電極及び下面電極とを有する第1半導体素子と、
    前記第1半導体素子の前記下面電極に、電気的及び熱的に接続された第1下側放熱板と、
    前記第1半導体素子の前記上面電極に、第1導体スペーサを介して電気的及び熱的に接続された第1上側放熱板と、
    上面電極及び下面電極とを有する第2半導体素子と、
    前記第2半導体素子の前記下面電極に、電気的及び熱的に接続されているとともに、前記第1上側放熱板に継手部を介して電気的に接続された第2下側放熱板と、
    前記第2半導体素子の前記上面電極に、第2導体スペーサを介して電気的及び熱的に接続された第2上側放熱板と、
    前記第1下側放熱板に電気的に接続された第1外部接続端子と、
    前記第2上側放熱板に電気的に接続された第2外部接続端子と、
    前記第2下側放熱板に電気的に接続された第3外部接続端子と、
    を備え、
    前記第2上側放熱板、第1はんだ層を介して前記第2導体スペーサが接合されているとともに、第2はんだ層を介して前記第2外部接続端子が接合されており、
    前記第2上側放熱板の前記第1はんだ層に接触する範囲を第1はんだ接合エリアとし、前記第2上側放熱板の前記第2はんだ層に接触する範囲を第2はんだ接合エリアとしたときに、
    前記第2上側放熱板の重心は、平面視において、前記第1はんだ接合エリアと前記第2はんだ接合エリアとを結ぶ範囲内に位置する、
    半導体装置。
JP2018039939A 2018-03-06 2018-03-06 半導体装置 Active JP7147186B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018039939A JP7147186B2 (ja) 2018-03-06 2018-03-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018039939A JP7147186B2 (ja) 2018-03-06 2018-03-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2019153753A JP2019153753A (ja) 2019-09-12
JP7147186B2 true JP7147186B2 (ja) 2022-10-05

Family

ID=67947011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018039939A Active JP7147186B2 (ja) 2018-03-06 2018-03-06 半導体装置

Country Status (1)

Country Link
JP (1) JP7147186B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7120083B2 (ja) * 2019-03-06 2022-08-17 株式会社デンソー 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003636A (ja) 2009-06-17 2011-01-06 Toyota Motor Corp 半導体装置
JP2014082384A (ja) 2012-10-17 2014-05-08 Renesas Electronics Corp 半導体装置およびその製造方法
JP2016152344A (ja) 2015-02-18 2016-08-22 トヨタ自動車株式会社 半導体装置
JP2017092399A (ja) 2015-11-16 2017-05-25 トヨタ自動車株式会社 半導体装置の製造方法
JP2017159335A (ja) 2016-03-10 2017-09-14 株式会社デンソー 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003636A (ja) 2009-06-17 2011-01-06 Toyota Motor Corp 半導体装置
JP2014082384A (ja) 2012-10-17 2014-05-08 Renesas Electronics Corp 半導体装置およびその製造方法
JP2016152344A (ja) 2015-02-18 2016-08-22 トヨタ自動車株式会社 半導体装置
JP2017092399A (ja) 2015-11-16 2017-05-25 トヨタ自動車株式会社 半導体装置の製造方法
JP2017159335A (ja) 2016-03-10 2017-09-14 株式会社デンソー 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2019153753A (ja) 2019-09-12

Similar Documents

Publication Publication Date Title
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN108735692B (zh) 半导体装置
US10763240B2 (en) Semiconductor device comprising signal terminals extending from encapsulant
JP6988345B2 (ja) 半導体装置
JP7040032B2 (ja) 半導体装置
JP7183594B2 (ja) 半導体装置
JP6919392B2 (ja) 半導体モジュール
JP7147186B2 (ja) 半導体装置
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
JP2019083292A (ja) 半導体装置
US10847448B2 (en) Semiconductor device and method of manufacturing the same
JP7106891B2 (ja) 半導体装置
JP2021141221A (ja) 半導体モジュール
JP2019067950A (ja) 半導体装置の製造方法
JP7069848B2 (ja) 半導体装置
JP7147187B2 (ja) 半導体装置
JP7159609B2 (ja) 半導体装置
JP2019153751A (ja) 半導体装置
JP7118204B1 (ja) 半導体装置
US11658231B2 (en) Semiconductor device
WO2023203688A1 (ja) 半導体装置および半導体装置の製造方法
JP7192886B2 (ja) 半導体装置
US20200266130A1 (en) Semiconductor device
JP7035868B2 (ja) 半導体装置
JP2020102595A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220905

R151 Written notification of patent or utility model registration

Ref document number: 7147186

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151