JP6919392B2 - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP6919392B2 JP6919392B2 JP2017144721A JP2017144721A JP6919392B2 JP 6919392 B2 JP6919392 B2 JP 6919392B2 JP 2017144721 A JP2017144721 A JP 2017144721A JP 2017144721 A JP2017144721 A JP 2017144721A JP 6919392 B2 JP6919392 B2 JP 6919392B2
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- lower heat
- semiconductor module
- transistor element
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 69
- 230000002457 bidirectional effect Effects 0.000 claims description 19
- 239000004020 conductor Substances 0.000 description 27
- 125000006850 spacer group Chemical group 0.000 description 26
- 229910000679 solder Inorganic materials 0.000 description 19
- 229920005989 resin Polymers 0.000 description 17
- 239000011347 resin Substances 0.000 description 17
- 239000000463 material Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 238000001816 cooling Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910007637 SnAg Inorganic materials 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- VRUVRQYVUDCDMT-UHFFFAOYSA-N [Sn].[Ni].[Cu] Chemical compound [Sn].[Ni].[Cu] VRUVRQYVUDCDMT-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本明細書が開示する技術は、双方向スイッチの回路構造を有する半導体モジュールに関する。
双方向スイッチが知られている。双方向スイッチは、トランジスタ素子とダイオード素子とが直列に接続された二つの経路が、互いに反転させた向きで並列に接続された構造を有する。このような双方向スイッチは、例えば電力系の回路に用いることができる。一例として、特許文献１には、双方向スイッチを用いた電力変換装置が開示されている。
電力系の回路では、比較的に大きな電流が流れることから、回路を構成する半導体素子の発熱量も比較的に大きい。そのことから、両面冷却型の半導体モジュールに半導体素子を実装することで、半導体素子の過熱を防止することが行われている。ここでいう両面冷却型の半導体モジュールとは、半導体素子の両側にヒートシンクを有する半導体モジュールを意味する。双方向スイッチについても同様に、トランジスタ素子やダイオード素子を、両面冷却型の半導体モジュールに実装することが考えられる。しかしながら、双方向スイッチの回路構造は比較的に複雑であり、そのような回路構造を簡素に実現した半導体モジュールは未だ開発されていない。従って、本明細書は、双方向スイッチの回路構造を有する両面冷却型の半導体モジュールを簡素に実現し得る技術を提供する。
本明細書が開示する半導体モジュールは、双方向スイッチの回路構造を有する半導体モジュールである。この半導体モジュールは、各々が外部への接続端子を有する第１下側ヒートシンク及び第２下側ヒートシンクと、第１下側ヒートシンクに対向する第１上側ヒートシンク及び第２下側ヒートシンクに対向する第２上側ヒートシンクとを備える。また、本明細書が開示する半導体モジュールは、第１トランジスタ素子及び第１ダイオード素子と、第２トランジスタ素子及び第２ダイオード素子とをさらに備える。
第１下側ヒートシンクと第１上側ヒートシンクとの間には、第１トランジスタ素子及び第１ダイオード素子とが重畳的に配置され、第２下側ヒートシンクと第２上側ヒートシンクとの間には、第２トランジスタ素子及び第２ダイオード素子とが重畳的に配置される。ここで、第２トランジスタ素子及び第２ダイオード素子は、それぞれ第１トランジスタ素子及び第１ダイオード素子と同じ向きで配置されている。第１下側ヒートシンクと第２上側ヒートシンクとは、それらの少なくとも一方に設けられた継ぎ手を介して、互いに電気的に接続されている。第２下側ヒートシンクと第１上側ヒートシンクとは、それらの少なくとも一方に設けられた継ぎ手を介して、互いに電気的に接続されている。
上記した半導体モジュールでは、対を成す第１下側ヒートシンクと第１上側ヒートシンクとの間に、第１トランジスタ素子と第１ダイオード素子とが重畳的に（即ち、重ね合わせて）配置されている。同様に、対を成す第２下側ヒートシンクと第２上側ヒートシンクとの間に、第２トランジスタ素子と第２ダイオード素子とが重畳的に配置されている。これにより、半導体モジュールの内部における配線を簡略化しつつ、トランジスタ素子とダイオード素子とが直列に接続された経路が、二つ形成されている。そして、第１上側ヒートシンクが、第２下側ヒートシンクに電気的に接続されているとともに、第２上側ヒートシンクが、第１下側ヒートシンクに電気的に接続されている。これにより、トランジスタ素子とダイオード素子とが直列に接続された二つの経路が、互いに反転させた向きで並列に接続されている。即ち、双方向スイッチの回路構造が形成されている。このように、一対のヒートシンクの間に二つの素子を重ねて実装することで、双方向スイッチの回路構造を有する両面冷却型の半導体モジュールを簡素に実現することができる。
（実施例１）図面を参照して、実施例１の半導体モジュール１０を説明する。以下に説明するように、本実施例の半導体モジュール１０は、双方向スイッチの回路構造を有する。図１〜４に示すように、半導体モジュール１０は、第１下側ヒートシンク１８及び第２下側ヒートシンク３８と、第１下側ヒートシンク１８に対向する第１上側ヒートシンク２０及び第２下側ヒートシンク３８に対向する第２上側ヒートシンク４０とを備える。また、半導体モジュール１０は、第１トランジスタ素子１２及び第１ダイオード素子１４と、第２トランジスタ素子３２及び第２ダイオード素子３４とを備える。これらトランジスタ素子１２、３２及びダイオード素子１４、３４は、モールド樹脂５０内に封止されている。モールド樹脂５０を構成する材料は、例えばエポキシ樹脂といった熱硬化性の樹脂材料であってもよい。なお、図２〜４では、半導体モジュール１０の内部構造を示すため、便宜的に、モールド樹脂５０についてはその輪郭のみを示す。
第１トランジスタ素子１２及び第１ダイオード素子１４は、第１下側ヒートシンク１８と第１上側ヒートシンク２０との間に重畳的に配置されている。第１トランジスタ素子１２と第１ダイオード素子１４との間には、導体スペーサ１６が設けられている。導体スペーサ１６は、必ずしも必要とされないが、後述するボンディングワイヤ２８のためのスペースを形成している。本実施例では、第１トランジスタ素子１２に対して第１ダイオード素子１４が上方に位置しているが、第１トランジスタ素子１２と第１ダイオード素子１４との位置関係は逆でもよい。この場合、導体スペーサ１６は、第１トランジスタ素子１２と第１上側ヒートシンク２０との間に位置するとよい。
第２トランジスタ素子３２及び第２ダイオード素子３４は、第２下側ヒートシンク３８と第２上側ヒートシンク４０との間に重畳的に配置されている。ここで、第２トランジスタ素子３２の上下方向の向き（言い換えると、表裏の向き）は、第１トランジスタ素子１２の上下方向の向きと同じであり、第２ダイオード素子３４の上下方向の向きについても、第１ダイオード素子１４の上下方向の向きと同じである。第２トランジスタ素子３２と第２ダイオード素子３４との間には、導体スペーサ３６が設けられている。導体スペーサ３６は、必ずしも必要とされないが、後述するボンディングワイヤ４８のためのスペースを形成している。第２トランジスタ素子３２と第２ダイオード素子３４との位置関係についても入れ替えが可能であり、それに応じて導体スペーサ３６の位置も変更することができる。
トランジスタ素子１２、３２は、具体的な種類や構造は特に限定されないが、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）又はＩＧＢＴ（Insulated Gate Bipolar Transistor）である。また、トランジスタ素子１２、３２と、ダイオード素子１４、３４とに用いられる半導体材料についても特に限定されず、例えばシリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、又は、窒化ガリウム（ＧａＮ）といった窒化物半導体であってよい。トランジスタ素子１２、３２は、それらの上面に設けられたエミッタ電極１２ａ、３２ａ（あるいはソース電極）と、それらの下面に設けられたコレクタ電極１２ｂ、３２ｂ（あるいはドレイン電極）とを備えている。ダイオード素子１４、３４は、それらの上面に設けられたカソード電極１４ａ、３４ａと、それらの下面に設けられたアノード電極１４ｂ、３４ｂとを備えている。トランジスタ素子１２、３２及びダイオード素子１４、３４の電極を構成する材料には、特に限定されないが例えばアルミニウム系又はその他の金属を採用することができる。また、トランジスタ素子１２、３２は、ボンディングワイヤ２８、４８を介して信号端子群２４、４４に接続されている。信号端子群２４、４４のそれぞれは、導電性を有しており、例えば銅といった金属材料で構成されている。信号端子群２４、４４は、モールド樹脂５０から突出しているとともに、モールド樹脂５０内でトランジスタ素子１２、３２と電気的に接続されている。
導体スペーサ１６、３６は、例えば銅又はその他の金属といった、導電性を有し、かつ熱伝導性に優れた材料を用いて構成されることができる。一方の導体スペーサ１６は、概して板形状あるいはブロック形状の部材であり、上面１６ａと、上面１６ａとは反対側に位置する下面１６ｂとを有する。導体スペーサ１６の下面１６ｂは、第１トランジスタ素子１２のエミッタ電極１２ａにはんだ５４を介して接合されている。また導体スペーサ１６の上面１６ａは、第１ダイオード素子１４のアノード電極１４ｂにはんだ５６を介して接合されている。これにより、導体スペーサ１６は第１トランジスタ素子１２と第１ダイオード素子１４と電気的及び熱的に接続されている。他方の導体スペーサ３６もまた、概して板形状あるいはブロック形状の部材であり、上面３６ａと、上面３６ａとは反対側に位置する下面３６ｂとを有する。導体スペーサ３６の下面３６ｂは、第２トランジスタ素子３２のエミッタ電極３２ａにはんだ６４を介して接合されている。また導体スペーサ３６の上面３６ａは、第２ダイオード素子３４のアノード電極３４ｂにはんだ６６を介して接合されている。これにより、導体スペーサ３６は第２トランジスタ素子３２と第２ダイオード素子３４と電気的及び熱的に接続されている。
下側ヒートシンク１８、３８は、導電性を有し、かつ、熱伝導性に優れた材料を用いて構成されている。このような材料としては、例えば、アルミニウム、アルミニウム合金、銅、銅合金又はその他の金属が挙げられる。第１下側ヒートシンク１８は、概して直方体形状の部材であり、上面１８ａとその上面１８ａとは反対側に位置する下面１８ｂとを有する。第２下側ヒートシンク３８もまた、概して直方体形状の部材であり、上面３８ａとその上面３８ａとは反対側に位置する下面３８ｂとを有する。第１下側ヒートシンク１８の上面１８ａは、第１トランジスタ素子１２のコレクタ電極１２ｂとはんだ５２を介して接合されている。第２下側ヒートシンク３８の上面３８ａは、第２トランジスタ素子３２のコレクタ電極３２ｂとはんだ６２を介して接合されている。これにより下側ヒートシンク１８、３８は、トランジスタ素子１２、３２のコレクタ電極１２ｂ、３２ｂと電気的に接続されている。また、下側ヒートシンク１８、３８の下面１８ｂ、３８ｂの一部は、モールド樹脂５０の外部に露出している。下側ヒートシンク１８、３８は、第１トランジスタ素子１２及び第１ダイオード素子１４、第２トランジスタ素子３２及び第２ダイオード素子３４と熱的にも接続されており、第１トランジスタ素子１２及び第１ダイオード素子１４、第２トランジスタ素子３２及び第２ダイオード素子３４で発生した熱を外部に放出する放熱板としても機能する。
第１下側ヒートシンク１８は第１接続端子２２を有し、第２下側ヒートシンク３８は第１接続端子４２を有する。これらの接続端子２２、４２は、外部への接続端子である。接続端子２２、４２は、モールド樹脂５０から突出するように、各々の下側ヒートシンク１８、３８から延びている。接続端子２２、４２は、導電性を有しており、例えば銅といった金属材料で構成されている。本実施例における接続端子２２、４２は、下側ヒートシンク１８、３８に一体に形成されているが、他の実施形態として、接続端子２２、４２は、下側ヒートシンク１８、３８と別部材で形成され、下側ヒートシンク１８、３８に例えばはんだ接合されていてもよい。
下側ヒートシンク１８、３８と同様に、上側ヒートシンク２０、４０もまた、導電性を有し、かつ、熱伝導性に優れた材料を用いて構成されている。このような材料としては、例えば、アルミニウム、アルミニウム合金、銅、銅合金又はその他の金属が挙げられる。第１上側ヒートシンク２０は、概して直方体形状の部材であり、上面２０ａとその上面２０ａとは反対側に位置する下面２０ｂとを有する。第２上側ヒートシンク４０もまた、概して直方体形状の部材であり、上面４０ａとその上面４０ａとは反対側に位置する下面４０ｂとを有する。第１上側ヒートシンク２０の下面２０ｂは、ダイオード素子１４のカソード電極１４ａとはんだ５８を介して接合されている。第２上側ヒートシンク４０の下面４０ｂは、第２ダイオード素子３４のカソード電極３４ａとはんだ６８を介して接合されている。これにより上側ヒートシンク２０、４０は、ダイオード素子１４、３４のカソード電極１４ａ、３４ａと電気的に接続されている。また、上側ヒートシンク２０、４０の上面２０ａ、４０ａの一部は、モールド樹脂５０の外部に露出している。上側ヒートシンク２０、４０は、それぞれ第１トランジスタ素子１２及び第１ダイオード素子１４、第２トランジスタ素子３２及び第２ダイオード素子３４と熱的にも接続されており、第１トランジスタ素子１２及び第１ダイオード素子１４、第２トランジスタ素子３２及び第２ダイオード素子３４で発生した熱を外部に放出する放熱板としても機能する。即ち、本実施例の半導体モジュール１０は、モールド樹脂５０の両面に放熱板がそれぞれ露出する両面冷却構造を有する。
また、上側ヒートシンク２０、４０には、それぞれ継ぎ手２６、４６が設けられている。第１上側ヒートシンク２０の継ぎ手２６は、はんだ６０を介して第２下側ヒートシンク３８の端部３８ｃに接合されている。即ち、第１上側ヒートシンク２０と第２下側ヒートシンク３８は電気的に接続されている。また第２上側ヒートシンク４０の継ぎ手４６は、はんだ７０を介して第１下側ヒートシンク１８の端部１８ｃに接合されている。即ち、第２上側ヒートシンク４０と第１下側ヒートシンク１８は電気的に接続されている。本実施例において、上側ヒートシンク２０、４０に継ぎ手２６、４６が設けられているが、例えば、下側ヒートシンク１８、３８に継ぎ手２６、４６の一部又は全部が設けられていてもよい。これらの継ぎ手２６、４６は、半導体モジュール１０を平面視したときに、第１上側ヒートシンク２０と第２上側ヒートシンク４０との間に位置する（図２参照）。
上述した構成により、図５に示すように、半導体モジュール１０は双方向スイッチの回路構造を有する。即ち、第１トランジスタ素子１２と第１ダイオード素子１４とが直列に接続された一方の経路と、第２トランジスタ素子３２と第２ダイオード素子３４とが直列に接続された他方経路とが、互いに反転させた向きで並列に接続された構造を有する。これにより、第１接続端子２２が第２接続端子４２よりも高電位であるときは、第１トランジスタ素子１２によってスイッチング（通電／遮断の切り替え）を行うことができ、第２接続端子４２が第１接続端子２２よりも高電位であるときは、第２トランジスタ素子３２によってスイッチングを行うことができる。
上述したように、実施例１の半導体モジュール１０では、対を成す第１下側ヒートシンク１８と第１上側ヒートシンク２０との間に、第１トランジスタ素子１２と第１ダイオード素子１４とが重畳的に（即ち、重ね合わせて）配置されている。同様に、対を成す第２下側ヒートシンク３８と第２上側ヒートシンク４０との間に、第２トランジスタ素子３２と第２ダイオード素子３４とが重畳的に配置されている。これにより、半導体モジュール１０の内部における配線を簡略化しつつ、トランジスタ素子１２、３２とダイオード素子１４、３４とが直列に接続された経路が、二つ形成されている。そして、第１上側ヒートシンク２０が、第２下側ヒートシンク３８に電気的に接続されているとともに、第２上側ヒートシンク４０が、第１下側ヒートシンク１８に電気的に接続されている。これにより、トランジスタ素子１２、３２とダイオード素子１４、３４とが直列に接続された二つの経路が、互いに反転させた向きで並列に接続されている。即ち、双方向スイッチの回路構造が形成されている。このように、一対のヒートシンクの間に二つの素子を重ねて実装することで、双方向スイッチの回路構造を有する両面冷却型の半導体モジュール１０を簡素に実現することができる。
図６〜１１を参照して、半導体モジュール１０の製造方法について説明する。まず第１工程として図６に示すように、接続端子２２、４２を有する下側ヒートシンク１８、３８と信号端子群２４、４４を有するリードフレーム７２を用意する。リードフレーム７２は、導電性を有する材料で構成されており、例えば下側ヒートシンク１８、３８の部分（この場合、接続端子２２、４２を除く）は１〜５ｍｍ程度であり、その他の部分は０．２〜１．０ｍｍ程度の厚みであるとよい。
第２工程では、図７に示すように、下側ヒートシンク１８、３８の上面１８ａ、３８ａに半導体素子等を重畳的に配置させる。この積層工程は、図３を参照して説明する。第１工程で用意されたリードフレーム７２の第１下側ヒートシンク１８の上面１８ａに、第１トランジスタ素子１２、導体スペーサ１６及び第１ダイオード素子１４をこの順に重ねて配置する。第１下側ヒートシンク１８の上面１８ａと第１トランジスタ素子１２のコレクタ電極１２ｂとの間、第１トランジスタ素子１２のエミッタ電極１２ａと導体スペーサ１６の下面１６ｂとの間、導体スペーサ１６の上面１６ａと第１ダイオード素子１４のアノード電極１４ｂとの間は、それぞれはんだを溶融してはんだ付けする（順に、はんだ５２、５４、５６に対応する）。ここで用いられるはんだ材料は、低融点接合材を用いて構成されている。例えば、スズ銀合金（ＳｎＡｇ）、スズ銅ニッケル合金（ＳｎＣｕＮｉ）などが挙げられる。同様にして、第２下側ヒートシンク３８の上面３８ａに、第２トランジスタ素子３２、導体スペーサ３６及び第２ダイオード素子３４をこの順に重ねて配置し、それらの間をはんだ付けする。
第３工程では、図８に示すように、第２工程で積層したトランジスタ素子１２、３２からリードフレーム７２の信号端子群２４、４４に亘って、ボンディングワイヤ２８、４８をそれぞれ接続する。ボンディングワイヤ２８、４８は、例えば直径５０〜５００μｍの寸法のアルミニウム製又は銅製のワイヤなどを用いればよい。またボンディングワイヤ２８、４８の接合方法には、例えば超音波接合などで採用することができる。
第４工程では、図９に示すように、第２工程で積層した半導体素子等の最上面（本実施例では、ダイオード素子１４、３４のカソード電極１４ａ、３４ａ）に上側ヒートシンク２０、４０をそれぞれ接続し、上側ヒートシンク２０、４０に設けられている継ぎ手２６、４６を下側ヒートシンク１８、３８に接続する。図３からわかるように、第１ダイオード素子１４のカソード電極１４ａと第１上側ヒートシンク２０の下面２０ｂとの間、第２ダイオード素子３４のカソード電極１４ａと第２上側ヒートシンク４０の下面４０ｂとの間は、それぞれはんだを溶融してはんだ付けする（順に、はんだ５８、６８に対応する）。また、第１上側ヒートシンク２０の継ぎ手２６と第２下側ヒートシンク３８の端部３８ｃとの間、第２上側ヒートシンク４０の継ぎ手４６と第１下側ヒートシンク１８の端部１８ｃとの間は、それぞれはんだを溶融してはんだ付けする（順に、はんだ６０、７０に対応する）。
第５工程では、図１０で示すように、ヒートシンク１８、２０、３８、４０、半導体素子１２、１４、３２、３４、ボンディングワイヤ２８、４８などを例えばエポキシ樹脂等のモールド樹脂５０で封止する。上述したが、このとき下側ヒートシンク１８、３８の下面１８ｂ、３８ｂ、上側ヒートシンク２０、４０の上面２０ａ、４０ａは一部露出している。接続端子２２、４２、及び、信号端子群２４の一部、信号端子群４４の一部もまた同様にモールド樹脂５０から突出して露出している。例えば、封止後に、これら各部分の表面が露出していない場合は、切削加工などでモールド樹脂５０を削り落として、各表面を露出させればよい。
第６工程では、図１１で示すように、リードフレーム７２の不要部を切除する。これにより、各接続端子２２、４２及び信号端子群２４、４４は電気的に独立し、半導体モジュール１０は電気的に機能する状態になる。
（実施例２）図１２、１３を参照して、実施例２の半導体モジュール１００を説明する。図１２は、実施例２の半導体モジュール１００を図３と同様な形式で切断したときの断面図を示す。図１２に示すように、半導体モジュール１００は、実施例１の半導体モジュール１０と同様に、第１下側ヒートシンク１８及び第２下側ヒートシンク３８と、第１下側ヒートシンク１８に対向する第１上側ヒートシンク２０及び第２下側ヒートシンク３８に対向する第２上側ヒートシンク４０とを備える。第１下側ヒートシンク１８と第１上側ヒートシンク２０との間には、第１トランジスタ素子１２、第１ダイオード素子１４及び導体スペーサ１６が重畳的に配置されている。第２下側ヒートシンク３８と第２上側ヒートシンク４０との間には、第２トランジスタ素子３２、第２ダイオード素子３４及び導体スペーサ３６が重畳的に配置されている。
実施例１と比較して、本実施例の半導体モジュール１００では、トランジスタ素子１２、３２とダイオード素子１４、３４との位置関係が変更されている。即ち、本実施例では、第１ダイオード素子１４に対して第１トランジスタ素子１２が上方に位置しており、第１トランジスタ素子１２と第１上側ヒートシンク２０との間に導体スペーサ１６が配置されている。同様に、第２ダイオード素子３４に対して第２トランジスタ素子３２が上方に位置しており、第２トランジスタ素子３２と第２上側ヒートシンク４０との間に導体スペーサ３６が配置されている。但し、第２トランジスタ素子３２及び第２ダイオード素子３４は、それぞれ第１トランジスタ素子１２及び第１ダイオード素子１４と同じ向きで配置されており、この点では実施例１の半導体モジュール１０と一致する。なお、半導体モジュール１００の各構成部品については、実施例１と同様の構成を採用することができるため、ここでは重複する説明を省略する。
図１３に示すように、本実施例の半導体モジュール１００も双方向スイッチの回路構造を有する。即ち、第１トランジスタ素子１２と第１ダイオード素子１４とが直列に接続された一方の経路と、第２トランジスタ素子３２と第２ダイオード素子３４とが直列に接続された他方経路とが、互いに反転させた向きで並列に接続された構造を有する。これにより、第１接続端子２２が第２接続端子４２よりも高電位であるときは、第１トランジスタ素子１２によってスイッチング（通電／遮断の切り替え）を行うことができ、第２接続端子４２が第１接続端子２２よりも高電位であるときは、第２トランジスタ素子３２によってスイッチングを行うことができる。
上述したように、実施例２の半導体モジュール１００では、対を成す第１下側ヒートシンク１８と第１上側ヒートシンク２０との間に、第１ダイオード素子１４と第１トランジスタ素子１２とが重畳的に（即ち、重ね合わせて）配置されている。同様に、対を成す第２下側ヒートシンク３８と第２上側ヒートシンク４０との間に、第２ダイオード素子３４と第２トランジスタ素子３２とが重畳的に配置されている。これにより、半導体モジュール１００の内部における配線を簡略化しつつ、トランジスタ素子１２、３２とダイオード素子１４、３４とが直列に接続された経路が、二つ形成されている。そして、第１上側ヒートシンク２０が、第２下側ヒートシンク３８に電気的に接続されているとともに、第２上側ヒートシンク４０が、第１下側ヒートシンク１８に電気的に接続されている。これにより、トランジスタ素子１２、３２とダイオード素子１４、３４とが直列に接続された二つの経路が、互いに反転させた向きで並列に接続されている。即ち、双方向スイッチの回路構造が形成されている。このように、一対のヒートシンクの間に二つの素子を重ねて実装することで、双方向スイッチの回路構造を有する両面冷却型の半導体モジュール１００を簡素に実現することができる。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
１０、１００：半導体モジュール
１２：第１トランジスタ素子
１２ａ：第１トランジスタ素子のエミッタ電極
１２ｂ：第１トランジスタ素子のコレクタ電極
１４：第１ダイオード素子
１４ａ：第１ダイオード素子のカソード電極
１４ｂ：第１ダイオード素子のアノード電極
１６、３６：導体スペーサ
１６ａ、３６ａ：導体スペーサの上面
１６ｂ、３６ｂ：導体スペーサの下面
１８：第１下側ヒートシンク
１８ａ：第１下側ヒートシンクの上面
１８ｂ：第１下側ヒートシンクの下面
１８ｃ：第１下側ヒートシンクの端部
２０：第１上側ヒートシンク
２０ａ：第１上側ヒートシンクの上面
２０ｂ：第１上側ヒートシンクの下面
２２、４２：接続端子
２４、４４：信号端子群
２６、４６：継ぎ手
２８、４８：ボンディングワイヤ
３２：第２トランジスタ素子
３２ａ：第２トランジスタ素子のエミッタ電極
３２ｂ：第２トランジスタ素子のコレクタ電極
３４：第２ダイオード素子
３４ａ：第２ダイオード素子のカソード電極
３４ｂ：第２ダイオード素子のアノード電極
３８：第２下側ヒートシンク
３８ａ：第２下側ヒートシンクの上面
３８ｂ：第２下側ヒートシンクの下面
３８ｃ：第２下側ヒートシンクの端部
４０：第２上側ヒートシンク
４０ａ：第２上側ヒートシンクの上面
４０ｂ：第２上側ヒートシンクの下面
５０：モールド樹脂
５２、５４、５６、５８、６０、６２、６４、６６、６８、７０：はんだ
７２：リードフレーム
１２：第１トランジスタ素子
１２ａ：第１トランジスタ素子のエミッタ電極
１２ｂ：第１トランジスタ素子のコレクタ電極
１４：第１ダイオード素子
１４ａ：第１ダイオード素子のカソード電極
１４ｂ：第１ダイオード素子のアノード電極
１６、３６：導体スペーサ
１６ａ、３６ａ：導体スペーサの上面
１６ｂ、３６ｂ：導体スペーサの下面
１８：第１下側ヒートシンク
１８ａ：第１下側ヒートシンクの上面
１８ｂ：第１下側ヒートシンクの下面
１８ｃ：第１下側ヒートシンクの端部
２０：第１上側ヒートシンク
２０ａ：第１上側ヒートシンクの上面
２０ｂ：第１上側ヒートシンクの下面
２２、４２：接続端子
２４、４４：信号端子群
２６、４６：継ぎ手
２８、４８：ボンディングワイヤ
３２：第２トランジスタ素子
３２ａ：第２トランジスタ素子のエミッタ電極
３２ｂ：第２トランジスタ素子のコレクタ電極
３４：第２ダイオード素子
３４ａ：第２ダイオード素子のカソード電極
３４ｂ：第２ダイオード素子のアノード電極
３８：第２下側ヒートシンク
３８ａ：第２下側ヒートシンクの上面
３８ｂ：第２下側ヒートシンクの下面
３８ｃ：第２下側ヒートシンクの端部
４０：第２上側ヒートシンク
４０ａ：第２上側ヒートシンクの上面
４０ｂ：第２上側ヒートシンクの下面
５０：モールド樹脂
５２、５４、５６、５８、６０、６２、６４、６６、６８、７０：はんだ
７２：リードフレーム
Claims (1)
- 双方向スイッチの回路構造を有する半導体モジュールであって、
各々が外部への接続端子を有する第１下側ヒートシンク及び第２下側ヒートシンクと、
前記第１下側ヒートシンクに対向する第１上側ヒートシンク及び前記第２下側ヒートシンクに対向する第２上側ヒートシンクと、
前記第１下側ヒートシンクと前記第１上側ヒートシンクとの間に重畳的に配置された第１トランジスタ素子及び第１ダイオード素子と、
前記第２下側ヒートシンクと前記第２上側ヒートシンクとの間に重畳的に配置されているとともに、前記第１トランジスタ素子及び前記第１ダイオード素子とそれぞれ同じ向きで配置された第２トランジスタ素子及び第２ダイオード素子と、
を備え、
前記第１下側ヒートシンクと前記第２上側ヒートシンクとは、それらの少なくとも一方に設けられた継ぎ手を介して、互いに電気的に接続されており、
前記第２下側ヒートシンクと前記第１上側ヒートシンクとは、それらの少なくとも一方に設けられた継ぎ手を介して、互いに電気的に接続されている、
半導体モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017144721A JP6919392B2 (ja) | 2017-07-26 | 2017-07-26 | 半導体モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017144721A JP6919392B2 (ja) | 2017-07-26 | 2017-07-26 | 半導体モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019029410A JP2019029410A (ja) | 2019-02-21 |
| JP6919392B2 true JP6919392B2 (ja) | 2021-08-18 |
Family
ID=65478822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017144721A Active JP6919392B2 (ja) | 2017-07-26 | 2017-07-26 | 半導体モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6919392B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020189508A1 (ja) * | 2019-03-19 | 2020-09-24 | 株式会社デンソー | 半導体モジュールおよびこれに用いられる半導体装置 |
| JP7088224B2 (ja) * | 2019-03-19 | 2022-06-21 | 株式会社デンソー | 半導体モジュールおよびこれに用いられる半導体装置 |
| CN114867273B (zh) * | 2022-05-31 | 2024-04-05 | 广东美的白色家电技术创新中心有限公司 | 电力电子单元 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000164800A (ja) * | 1998-11-30 | 2000-06-16 | Mitsubishi Electric Corp | 半導体モジュール |
| JP4471967B2 (ja) * | 2006-12-28 | 2010-06-02 | 株式会社ルネサステクノロジ | 双方向スイッチモジュール |
| JP2011254672A (ja) * | 2010-06-04 | 2011-12-15 | Fuji Electric Co Ltd | パワー半導体モジュール及びそれを用いた電力変換装置 |
| JP5947537B2 (ja) * | 2011-04-19 | 2016-07-06 | トヨタ自動車株式会社 | 半導体装置及びその製造方法 |
| JP5488541B2 (ja) * | 2011-07-04 | 2014-05-14 | 株式会社デンソー | 半導体装置 |
| JP6083109B2 (ja) * | 2012-01-18 | 2017-02-22 | 富士電機株式会社 | 半導体装置 |
-
2017
- 2017-07-26 JP JP2017144721A patent/JP6919392B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019029410A (ja) | 2019-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9379083B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP4438489B2 (ja) | 半導体装置 | |
| US9831160B2 (en) | Semiconductor device | |
| CN108780792B (zh) | 功率模块及其制造方法以及功率电子器件及其制造方法 | |
| JPWO2015111691A1 (ja) | 電極端子、電力用半導体装置、および電力用半導体装置の製造方法 | |
| US9076782B2 (en) | Semiconductor device and method of manufacturing same | |
| JPWO2015141284A1 (ja) | 半導体モジュールユニットおよび半導体モジュール | |
| JP6919392B2 (ja) | 半導体モジュール | |
| JP5652346B2 (ja) | パワー半導体モジュール | |
| CN110771027B (zh) | 功率半导体装置及使用该装置的电力转换装置 | |
| JPWO2013171946A1 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4349364B2 (ja) | 半導体装置 | |
| US11315850B2 (en) | Semiconductor device | |
| JP2018081980A (ja) | 半導体装置 | |
| WO2020208739A1 (ja) | 半導体装置 | |
| JP5869285B2 (ja) | 半導体装置 | |
| JP4403166B2 (ja) | パワーモジュールおよび電力変換装置 | |
| JP2017028105A (ja) | 半導体装置 | |
| JP2006190728A (ja) | 電力用半導体装置 | |
| JP5188602B2 (ja) | インバータ | |
| JP7147186B2 (ja) | 半導体装置 | |
| JP5682511B2 (ja) | 半導体モジュール | |
| JP2021027146A (ja) | 半導体装置 | |
| JP7218564B2 (ja) | 半導体装置 | |
| JP2019153751A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200401 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210422 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210705 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6919392 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |