CN111599781A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111599781A
CN111599781A CN202010100770.9A CN202010100770A CN111599781A CN 111599781 A CN111599781 A CN 111599781A CN 202010100770 A CN202010100770 A CN 202010100770A CN 111599781 A CN111599781 A CN 111599781A
Authority
CN
China
Prior art keywords
signal terminal
signal
spacer
signal pad
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010100770.9A
Other languages
English (en)
Inventor
川岛崇功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN111599781A publication Critical patent/CN111599781A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供半导体装置。本说明书公开的半导体装置具备半导体元件和信号端子。半导体元件具有信号焊盘。信号端子具有与该信号焊盘对置的平坦的平面。与此同时，平面夹着间隔体被接合到信号焊盘。另外，平面在与该平面平行的至少一个方向上大于信号焊盘。

Description

半导体装置
技术领域
本说明书公开的技术涉及半导体装置。
背景技术
在日本特开2004-296588号公报中公开了半导体装置。该半导体装置具备半导体元件、与信号焊盘电连接的信号端子、以及具有与半导体元件接合的导体层的散热部件。信号端子通过经由焊料层接合到该导体层，与半导体元件的信号焊盘电连接。
发明内容
在上述半导体装置中，信号端子的一端经由导体层连接到半导体元件的信号焊盘。相对于此，考虑将信号端子的一端直接接合到半导体元件的信号焊盘，实现半导体装置的小型化。然而，信号焊盘的尺寸比较小，所以由于信号端子的未意图的位置偏移，例如存在焊料这样的接合材料接触到半导体元件上的信号焊盘以外的部分的可能性。在本说明书中，提供能够解决或者至少降低这样的问题的技术。
本说明书公开一种半导体装置，具备：半导体元件，具有信号焊盘；以及信号端子，具有与信号焊盘对置的平坦的平面，该平面夹着间隔体被接合到信号焊盘。平面在与该平面平行的至少一个方向上大于信号焊盘。
上述半导体装置的信号端子具有与信号焊盘对置的平坦的平面。平面在与该平面平行的至少一个方向上大于信号焊盘。根据这样的结构，即使信号端子在至少一个方向发生位置偏移，信号端子的平面能够与信号焊盘的整体或者大致整体持续对置。通过与信号端子的位置无关地在信号焊盘上保持接合两者的接合材料(例如焊料)，防止接合材料接触到半导体元件的未意图的部分。另外，在信号端子的平面与信号焊盘之间配置有间隔体，所以能够在信号端子的平面与信号焊盘之间设置一定的距离。因此，还能够避免平面与半导体元件的信号焊盘以外的部分直接接触。
附图说明
图1是示出实施例的半导体装置10的俯视图。
图2是示出半导体装置10的内部构造的俯视图，为了使内部构造变得明确，用虚线图示密封体30。
图3是图1的III-III线中的剖面图，示出半导体装置10的内部构造。
图4是图3的IV部中的放大图。为了使半导体装置10的内部构造变得明确，省略密封体30的图示。
图5是图2的V部中的放大图，是说明信号焊盘20d和第1信号端子14的大小关系的图。
图6是说明第1回流焊工序的图。
图7是说明第2回流焊工序的图。
图8是示出信号焊盘20d的一个变形例的图。
图9是示出第1信号端子14以及信号端子间隔体12的一个变形例的图。
图10是示出第1信号端子14以及信号端子间隔体12的另一变形例的图。
图11是示出第1信号端子14以及信号端子间隔体12的另一变形例的图。
图12是示出实施例2的半导体装置100的剖面图，示出其内部构造。
具体实施方式
在本技术的一个实施方式中，信号焊盘可以在至少一个方向上大于间隔体。根据这样的结构，接合信号焊盘和间隔体的接合材料能够形成圆角形状，信号焊盘与间隔体之间被牢固接合。
在本技术的一个实施方式中，信号端子中的、包括至少平面的端部可以沿着第1方向延伸。在该情况下，至少一个方向也可以包括第1方向。
除了上述以外，至少一个方向也可以还包括与第1方向垂直的第2方向。根据这样的结构，不论信号端子在第1方向以及第2方向中的哪一个方向发生位置偏移，信号端子的平面能够与信号焊盘的整体或者大致整体持续对置。通过与信号端子的位置无关地在信号焊盘上保持接合两者的接合材料，防止接合材料接触到半导体元件的未意图的部分。
在本技术的一个实施方式中，间隔体也可以具有具备与平面对置的一端面和与信号焊盘对置的另一端面的柱体形状。根据这样的结构，即使信号端子发生位置偏移，间隔体的一端面和平面、以及间隔体的另一端面和信号焊盘也能够至少持续对置。因此，防止接合它们之间的接合材料直接接触到半导体元件的未意图的部分。
在本技术的一个实施方式中，间隔体也可以具有球体形状。根据这样的结构，在制造半导体装置时，无需管理间隔体的姿势。
在本技术的一个实施方式中，间隔体也可以具有与信号焊盘对置的底面，并且具有剖面面积随着朝向平面而连续或者阶段性地减少的形状。根据这样的结构，在制造半导体装置时，间隔体相对信号焊盘的姿势易于稳定。
在本技术的一个实施方式中，平面可以经由焊料接合到信号焊盘。在该情况下，间隔体可以位于焊料的内部。
在本技术的一个实施方式中，信号端子的至少一部分也可以设置于绝缘基板上。
以下，参照附图，详细说明本发明的代表性并且非限定的具体例。该详细的说明单纯地意图对本领域技术人员详细示出用于实施本发明的优选的例子，未意图限定本发明的范围。另外，以下公开的追加的特征以及发明为了提供进一步改善的半导体装置及其使用方法以及制造方法，能够与其他特征、发明独立或者一起使用。
另外，在以下的详细的说明中公开的特征、工序的组合在最广的意义下实施本发明时并非必须，仅为了特别说明本发明的代表性的具体例而记载。进而，上述及下述的代表性的具体例的各种特征、以及独立及从属权利要求中记载的发明的各种特征在提供本发明的追加并且有用的实施方式时，并非必须如在此记载的具体例或者如列举的顺序组合。
本说明书和/或权利要求书记载的所有特征意图与实施例和/或权利要求中记载的特征的结构独立地，作为申请当初的公开以及针对请求保护的特定事项的限定，个别并且相互独立地公开。进而，关于与所有数值范围以及群组或者集团有关的记载，作为申请当初的公开以及针对请求保护的特定事项的限定，具有公开它们的中间的结构的意图。
【实施例】
(实施例1)
参照图1-7，说明实施例1的半导体装置10及其制造方法。半导体装置10采用于电力控制装置，例如能够构成逆变器、转换器这样的电力变换电路的一部分。此处所称的电力控制装置例如搭载于电动汽车、混合动力汽车、燃料电池车等。
如图1所示，半导体装置10具备第1半导体元件20、第2半导体元件40、多个外部连接端子14、15、16、17、18以及密封体30。第1半导体元件20以及第2半导体元件40被密封于密封体30的内部。密封体30是使用具有绝缘性的材料构成的。虽然是一个例子，密封体30例如能够使用环氧树脂这样的热硬化性的树脂构成。
多个外部连接端子14、15、16、17、18从密封体30向外部突出而延伸。各个外部连接端子14、15、16、17、18在密封体30的内部与第1半导体元件20或者第2半导体元件40电连接。多个外部连接端子14、15、16、17、18例如使用铜这样的导体材料构成。多个外部连接端子14、15、16、17、18包括多个第1信号端子14以及多个第2信号端子15、和第1电力端子16、第2电力端子17以及第3电力端子18。多个第1信号端子14与第1半导体元件20电连接，多个第2信号端子15与第2半导体元件40电连接。
第1半导体元件20是功率半导体元件，例如是MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)或者IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)这样的开关元件。第1半导体元件20具有半导体基板20a、一对主电极20b、20c、以及与第1信号端子14连接的信号焊盘20d。在一对主电极20b、20c中，包括第1主电极20b和第2主电极20c。第1主电极20b以及信号焊盘20d位于半导体基板20a的一方的表面，信号焊盘20d的尺寸小于第1主电极20b的尺寸。另一方面，第2主电极20c位于半导体基板20a的另一方的表面。在构成半导体基板20a的材料中，例如能够采用硅(Si)、碳化硅(SiC)或者氮化镓(GaN)或者其他种类的半导体材料。一对主电极20b、20c以及信号焊盘20d使用铝系或者其他金属这样的导体材料构成。此外，此处所称的第1主电极20b以及第2主电极20c是指，经由半导体基板20a相互电连接的电极。
第2半导体元件40是功率半导体元件，例如是MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)或者IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)这样的开关元件。第2半导体元件40具有半导体基板、一对主电极40b、以及与第2信号端子15连接的信号焊盘40d。在一对主电极40b中，包括第1主电极40b和第2主电极。第1主电极40b以及信号焊盘40d位于半导体基板的一方的表面，信号焊盘40d的尺寸小于第1主电极40b的尺寸。另一方面，第2主电极位于半导体基板的另一方的表面。在构成半导体基板的材料中，例如能够采用硅(Si)、碳化硅(SiC)或者氮化镓(GaN)或者其他种类的半导体材料。一对主电极40b以及信号焊盘40d使用铝系或者其他金属这样的导体材料构成。虽然没有特别限定，在第1半导体元件20和第2半导体元件40中，能够采用具有同一结构的半导体元件。
如图2所示，半导体装置10具备第1下侧散热板24以及第1上侧散热板22、和第2下侧散热板44以及第2上侧散热板42。第1下侧散热板24以及第1上侧散热板22夹着第1半导体元件20对置。另外，第1下侧散热板24以及第1上侧散热板22与第1半导体元件20电连接。同样地，第2下侧散热板44以及第2上侧散热板42夹着第2半导体元件40对置。另外，第2下侧散热板44以及第2上侧散热板42与第2半导体元件40电连接。散热板22、24、42、44是大致长方体形状的部件，例如使用铜或者其他金属这样的导体材料构成。
如图3所示，第1下侧散热板24具有第1主表面24a、和位于第1主表面24a的相反侧的第2主表面24b。第1下侧散热板24的第1主表面24a经由焊料层56接合到第1半导体元件20的第2主电极20c。因此，第1下侧散热板24与第1半导体元件20电连接。第1下侧散热板24的第2主表面24b在密封体30的一方的面中露出。
同样地，第1上侧散热板22具有第1主表面22a、和位于第1主表面22a的相反侧的第2主表面22b。在第1上侧散热板22中，设置有从第2主表面22b突出的间隔体部22c。关于该点，与第1下侧散热板24不同。第1上侧散热板22的第2主表面22b中的间隔体部22c经由焊料层54被接合到第1半导体元件20的第1主电极20b。因此，第1上侧散热板22与第1半导体元件20电连接。第1上侧散热板22的第1主表面22a在密封体30的另一方的面中露出。因此，第1下侧散热板24以及第1上侧散热板22还作为释放在第1半导体元件20中产生的热的散热板发挥功能。
第1上侧散热板22的结构不限定于上述。例如，也可以代替第1上侧散热板22的间隔体部22c，在第1上侧散热板22与半导体元件20之间，配置独立的导体间隔体。由此，能够根据需要确保用于将第1信号端子14接合到信号焊盘20d的空间。各结构部件之间例如使用焊料这样的具有导电性的接合材料来接合。但是，不限定于焊接，也可以是其他方式。另外，关于第2下侧散热板44以及第2上侧散热板42，也与第1下侧散热板24以及第1上侧散热板22同样地构成，省略说明。
在第1上侧散热板22中设置有接头部23，在第2下侧散热板44中设置有接头部45。第1上侧散热板22的接头部23以及第2下侧散热板44的接头部45相互电连接。虽然是一个例子，该二个接头部23、45之间被焊接。另外，关于第1下侧散热板24，也设置有接头部25。第1下侧散热板24的接头部25与第2电力端子17电连接。虽然是一个例子，第1下侧散热板24的接头部25与第2电力端子17之间被焊接。但是，二个接头部23、45之间、以及接头部25与第2电力端子17之间不限定于焊接，也可以是具有导电性的其他方式。在此，第1上侧散热板22和其接头部23形成为一体。但是，也可以独立的接头部件与第1上侧散热板22连接。在该情况下，接头部件能够通过例如熔接等接合到第1上侧散热板22。此外，关于第1下侧散热板24以及第2下侧散热板44，也与第1上侧散热板22同样地，既可以与接头部25、45一体地形成，也可以连接独立的接头部件。
另外，对第1上侧散热板22，连接第1电力端子16。同样地，对第2上侧散热板42，连接第3电力端子18。第1电力端子16通过例如熔接被接合到第1上侧散热板22，第3电力端子18通过例如熔接被接合。但是，这些连接不限定于熔接，也可以是其他方式。
参照图3-5，说明第1信号端子14和信号焊盘20d的关系。第1信号端子14是大致细长的板形状的部件，从一端14a朝向另一端14b延伸。第1信号端子14与信号焊盘20d电连接。虽然是一个例子，第1信号端子14与信号焊盘20d之间使用例如焊料这样的具有导电性的接合材料接合。
如图4所示，第1信号端子14在一端14a侧具有平面14c，该平面14c与信号焊盘20d对置。另外，如图5所示，平面14c的尺寸(C)在X方向以及Y方向这两个方向上大于信号焊盘20d的尺寸(B)。另外，包括平面14c的一端14a沿着Y方向延伸。
另外，半导体装置10具备多个信号端子间隔体12。信号端子间隔体12具有大致柱体形状，具有第1端面12a和位于其相反侧的第2端面12b。信号端子间隔体12例如使用金属这样的导体材料构成。各信号端子间隔体12分别位于第1信号端子14的平面14c与信号焊盘20d之间。因此，第1信号端子14的平面14c夹着信号端子间隔体12，被接合到信号焊盘20d。此时，信号端子间隔体12的第1端面12a与平面14c对置，信号端子间隔体12的第2端面12b与信号焊盘20d对置。由此，第1信号端子14的平面14c经由焊料层52被接合到信号端子间隔体12的第1端面12a，信号端子间隔体12的第2端面12b经由焊料层53被接合到信号焊盘20d。在此，焊接是本说明书公开的技术中的信号端子的平面夹着间隔体被接合到信号焊盘的方式的一个例子。信号端子间隔体12是本说明书公开的技术中的间隔体的一个例子。Y方向、X方向是本说明书公开的技术中的第1方向、第2方向各自的一个例子。
在此，信号焊盘20d的尺寸(B)在X方向以及Y方向上大于信号端子间隔体12的尺寸(A)。因此，在X方向以及Y方向，第1信号端子14的平面14c的尺寸(C)大于信号焊盘20d的尺寸(B)，信号焊盘20d的尺寸(B)大于信号端子间隔体12的尺寸(A)(参照图4)。此外，这样的大小关系也可以仅在X方向以及Y方向的一方中满足。
虽然是一个例子，在第1信号端子14中，设置有与平面14c邻接的凹部14d。由此，第1信号端子14通过凹部14d，与第1半导体元件20之间的空间距离扩大。由此，能够提高第1信号端子14和第1半导体元件20的未意图的部分的绝缘性。
如上所述，信号焊盘20d的尺寸比较小。因此，在将第1信号端子14接合到信号焊盘20d时，由于第1信号端子14的未意图的位置偏移，例如存在焊料这样的接合材料接触到第1半导体元件20上的信号焊盘20d以外的部分的可能性。
关于上述方面，如图3所示，本实施例的半导体装置10的第1信号端子14具有与信号焊盘20d对置的平坦的平面14c。平面14c在与该平面14c平行的至少一个方向(X方向和/或Y方向)大于信号焊盘20d。根据这样的结构，即使第1信号端子14在至少一个方向发生位置偏移，第1信号端子14的平面14c能够与信号焊盘20d的整体或者大致整体持续对置。通过与第1信号端子14的位置无关地在信号焊盘20d上保持接合两者的焊料，防止焊料接触到第1半导体元件20的未意图的部分。另外，在第1信号端子14的平面14c与信号焊盘20d之间配置有信号端子间隔体12，所以能够在第1信号端子14的平面14c与信号焊盘20d之间设置一定的距离。因此，还能够避免平面14c与第1半导体元件20的信号焊盘20d以外的部分直接接触。由此，半导体装置10的制造质量提高。
特别是，在本实施例的半导体装置10中，第1信号端子14的平面14c的尺寸(C)在X方向以及Y方向上大于信号焊盘20d的尺寸(B)。根据这样的结构，不论第1信号端子14在Y方向以及X方向中的哪一个方向发生位置偏移，第1信号端子14的平面14c能够与信号焊盘20d的整体或者大致整体持续对置。通过与第1信号端子14的位置无关地在信号焊盘20d上保持接合两者的焊料，防止焊料接触到第1半导体元件20的未意图的部分。此外，关于第2信号端子15，与第1信号端子14同样地构成，所以省略说明。
在本实施例的半导体装置10中，信号端子间隔体12具有具备与平面14c对置的第1端面12a、和与信号焊盘20d对置的第2端面12b的柱体形状。根据这样的结构，即使第1信号端子14发生位置偏移，信号端子间隔体12的第1端面12a和平面14c、以及信号端子间隔体12的第2端面12b和信号焊盘20d能够至少持续对置。因此，防止接合它们之间的焊料直接接触到第1半导体元件20的未意图的部分。
在本实施例的半导体装置10中，信号焊盘20d在X方向以及Y方向上大于信号端子间隔体12。根据这样的结构，接合信号焊盘20d和信号端子间隔体12的焊料能够形成稳定的圆角形状，信号焊盘20d与信号端子间隔体12之间被牢固接合。
参照图6、7，说明半导体装置10的制造方法。特别是，以下说明的制造方法是半导体装置10的组装工序、且涉及对半导体装置10的结构部件进行焊接的第1回流焊工序以及第2回流焊工序。在此，准备上述多个第1信号端子14以及多个第2信号端子15、第1电力端子16、第2电力端子17以及第3电力端子18、及第1上侧散热板22以及第2上侧散热板42一体地形成的零件即引线框架2，进行焊接。但是，该制造方法是一个例子，没有特别限定。
如图6所示，实施第1回流焊工序。首先，准备第1半导体元件20、第1下侧散热板24、以及多个信号端子间隔体12。此时，还准备第2半导体元件40以及第2下侧散热板44，并同样地实施。以后，仅代表地说明第1半导体元件20侧，但第2半导体元件40侧也进行同样的作业。接下来，在第1下侧散热板24上，将第1半导体元件20的第2主电极20c配置到对应的场所，在第1半导体元件20的信号焊盘20d上配置信号端子间隔体12。在此，在第1下侧散热板24与第1半导体元件20的第2主电极20c之间、以及信号焊盘20d与信号端子间隔体12之间，插入焊料。虽然是一个例子，使用的焊料材料能够采用片材形状的焊料。在配置之后，将它们在回流焊炉等中加热并焊接。由此，第1下侧散热板24和第1半导体元件20的第2主电极20c经由焊料层56接合，信号焊盘20d和信号端子间隔体12的第2端面12b经由焊料层53接合。在第1回流焊工序中，可以在第1半导体元件20的第1主电极20b以及信号端子间隔体12的第1端面12a之上，也预先配置预备焊料，一并地熔融而预先焊接。
如图7所示，实施第2回流焊工序。首先，准备上述引线框架2。接下来，以使第1上侧散热板22的第2主表面22b配置于第1半导体元件20的第1主电极20b上，使第1信号端子14的平面14c配置于信号端子间隔体12的第1端面12a上的方式，高精度地配置引线框架2。在此，在第1半导体元件20的第1主电极20b与第1上侧散热板22的第2主表面22b之间、以及信号端子间隔体12的第1端面12a与第1信号端子14的平面14c之间，插入焊料。虽然是一个例子，使用的焊料材料能够采用片材形状的焊料。在配置之后，将它们在回流焊炉等中加热并焊接。由此，第1半导体元件20的第1主电极20b和第1上侧散热板22经由焊料层54接合，信号端子间隔体12的第1端面12a和第1信号端子14的平面14c经由焊料层52接合。
通过以上，半导体装置10的焊接完成。通过上述制造方法，即使第1信号端子14在至少一个方向发生位置偏移，第1信号端子14的平面14c也能够与信号焊盘20d的整体或者大致整体持续对置。通过与第1信号端子14的位置无关地在信号焊盘20d上保持接合两者的焊料，防止焊料接触到第1半导体元件20的未意图的部分。此外，关于第1回流焊工序以及第2回流焊工序中的各结构部件的配置，例如通过使用夹具等，能够高精度地配置。
第1信号端子14、信号焊盘20d以及信号端子间隔体12不限定于上述结构，能够设为各种结构。参照图8-11，说明这些其他变形例。
如图8所示，第1信号端子14的平面14c的尺寸(C)也可以仅在Y方向上大于信号焊盘20d的尺寸(B)。即使是这样的结构，在第1信号端子14在Y方向发生位置偏移的情况下，第1信号端子14的平面14c能够与信号焊盘20d的整体或者大致整体持续对置。通过与第1信号端子14的位置无关地在信号焊盘20d上保持接合两者的焊料，防止焊料接触到第1半导体元件20的未意图的部分。另外，在该情况下，能够设计成信号焊盘20d的面积原样地保持恒定，而使信号焊盘20d的尺寸(B)在X方向变小且在Y方向变大。由此，还能够增大第1半导体元件20的第1主电极20b的尺寸。另外，也可以如图9、10、11所示，在第1信号端子14中不设置凹部14d。因此，第1信号端子14的平面14c也可以从第1信号端子14的一端14a延伸至另一端14b。
信号端子间隔体12的形状也没有特别限定。如图9所示，信号端子间隔体12也可以是球体形状。另外，信号端子间隔体12也可以具有与信号焊盘20d对置的底面12c。在该情况下，如图10所示，信号端子间隔体12也可以是随着朝向平面14c而其剖面面积连续地减少的形状。虽然是一个例子，信号端子间隔体12可以是锥体形状，底面12c的形状没有特别限定。或者，替代地，如图11所示，信号端子间隔体12也可以是随着朝向平面14c而其剖面面积阶段性地减少的形状。虽然是一个例子，信号端子间隔体12可以是带阶梯的形状，底面12c的形状没有特别限定。另外，信号端子间隔体12相对焊料的位置也没有特别限定。也可以如图9-11所示，信号端子间隔体12位于焊料的内部。
(实施例2)
参照图12，说明实施例2的半导体装置100。相比于实施例1的半导体装置10，在本实施例2的半导体装置100中，上侧散热板122和下侧散热板124的构造被变更。与其对应地，特别是，信号端子114的构造被变更。在这些方面中，实施例2的半导体装置100与上述实施例1的半导体装置10不同。本实施例的半导体装置100具备半导体元件20、上侧散热板122、下侧散热板124、导体间隔体123、多个外部连接端子114、117、多个信号端子间隔体12以及密封体130。此外，半导体元件20以及信号端子间隔体12的结构与实施例1相同，所以省略说明。另外，内置于半导体装置100的半导体元件的数量也没有特别限定。
半导体元件20在密封体130的内部密封。密封体130使用具有绝缘性的材料构成。虽然是一个例子，密封体130例如能够使用环氧树脂这样的热硬化性的树脂构成。
多个外部连接端子114、117从密封体130朝向外部突出。各个外部连接端子114、117在密封体130的内部与半导体元件20电连接。多个外部连接端子114、117例如使用铜这样的导体材料构成。多个外部连接端子114、117包括多个信号端子114以及电力端子117。多个信号端子114以及多个电力端子117的数量没有特别限定。
上侧散热板122以及下侧散热板124夹着半导体元件20相互对置。在上侧散热板122与半导体元件20之间，插入有导体间隔体123以及多个信号端子间隔体12。导体间隔体123位于第1主电极20b的上方，信号端子间隔体12位于信号焊盘20d的上方。在此，关于导体间隔体123，也并非必须，确保信号端子114被接合到信号焊盘20d的空间。导体间隔体123例如使用铜这样的导体材料构成。
上侧散热板122具有第1绝缘基板162、设置于第1绝缘基板162的一方侧的第1内侧导体层164、以及设置于第1绝缘基板162的另一方侧的第1外侧导体层166。同样地，下侧散热板124具有第2绝缘基板172、设置于第2绝缘基板172的一方侧的第2内侧导体层174、以及设置于第2绝缘基板172的另一方侧的第2外侧导体层176。
第1内侧导体层164具有多个部分区域164a、164b。在多个部分区域164a、164b中，包括第1部分区域164a和第2部分区域164b。第1部分区域164a和第2部分区域164b在第1绝缘基板162上相互独立(离开)。第1部分区域164a以及第2部分区域164b在密封体130的内部与半导体元件20电连接。同样地，第2内侧导体层174具有多个部分区域174a、174b。在多个部分区域174a、174b中，包括第3部分区域174a和第4部分区域174b。第3部分区域174a和第4部分区域174b在第2绝缘基板172上相互独立(离开)。第3部分区域174a在密封体130的内部与半导体元件20电连接。第4部分区域174b与后述第2信号端子部分113b连接，物理性地支撑第2信号端子部分113b。
第1部分区域164a与半导体元件20的第1主电极20b对置，第3部分区域174a与半导体元件20的第2主电极20c对置。另外，第1部分区域164a经由导体间隔体123与第1主电极20b电连接。同样地，第3部分区域174a与第2主电极20c电连接。另一方面，第2部分区域164b与半导体元件20的信号焊盘20d对置。第2部分区域164b经由信号端子间隔体12与信号焊盘20d电连接。各结构部件之间的连接例如使用焊料这样的具有导电性的接合材料接合。但是，这些连接不限定于焊接，也可以是其他方式。
第2外侧导体层176在密封体130的一方的面中露出，第1外侧导体层166在密封体130的另一方的面中露出。由此，第1外侧导体层166以及第2外侧导体层176作为释放在半导体元件20中产生的热的散热板发挥功能。
虽然是一个例子，本实施例中的上侧散热板122以及下侧散热板124是DBC(DirectBonded Copper，直接接合铜)基板。绝缘基板162、172例如使用氧化铝、氮化硅、氮化铝等这样的陶瓷材料构成。另外，内侧导体层164、174和外侧导体层166、176由铜构成。但是，散热板122、124不限定于DBC基板，也可以是例如DBA(Direct Bonded Aluminum，直接接合铝)基板、或者AMC(Active Metal Brazed Copper，活性金属钎焊铜)基板。或者，绝缘基板162、172也可以具有与DBC基板、DBA基板或者AMC基板不同的构造。散热板122、124的各结构没有特别限定。散热板122、124各自具有由绝缘材料构成的绝缘基板162、172、和由金属这样的导体构成的内侧导体层164、174以及外侧导体层166、176即可。而且，关于上侧散热板122的第1绝缘基板162与各导体层164、166之间、以及下侧散热板124的绝缘基板172与各导体层174、176之间的接合构造，也没有特别限定。
另外，对第2内侧导体层174的第3部分区域174a，连接电力端子117。第3部分区域174a与电力端子117之间的连接例如使用焊料这样的具有导电性的接合材料接合。但是，不限定于焊接，也可以是其他方式。
信号端子114从一端114a朝向位于其相反侧的另一端114b延伸。信号端子114包括具有一端114a的第1信号端子部分113a、和具有另一端114b的第2信号端子部分113b。此外，第1信号端子部分113a使用上侧散热板122的第2部分区域164b构成。第2信号端子部分113b由细长的板形状的部件构成。第1信号端子部分113a在Y方向从信号焊盘20d的上方延伸到第2信号端子部分113b的上方。第2信号端子部分113b从密封体130的内部中的第4部分区域174b的上方延伸到外部。第1信号端子部分113a和第2信号端子部分113b部分性地对置且被电连接。与第1信号端子部分113a以及第2信号端子部分113b之间例如使用焊料这样的具有导电性的接合材料接合。第4部分区域174b与第2信号端子部分113b例如被焊接，从下方支撑第2信号端子部分113b。但是，第2信号端子部分113b与第4部分区域174b之间不限定于焊接，也可以是其他方式。第2信号端子部分113b使用铜或者其他金属这样的导体部件形成。
第1信号端子部分113a在一端114a侧具有平面114c，该平面114c与信号焊盘20d对置。另外，平面114c的尺寸在X方向以及Y方向这两个方向上大于信号焊盘20d的尺寸。另外，包括平面114c的一端114a沿着Y方向延伸。各信号端子间隔体12分别位于信号端子114的平面114c与信号焊盘20d之间。因此，信号端子114的平面114c夹着信号端子间隔体12被接合到信号焊盘20d。此时，信号端子间隔体12的第1端面12a与平面114c对置，信号端子间隔体12的第2端面12b与信号焊盘20d对置。由此，信号端子114的平面114c被焊接到信号端子间隔体12的第1端面12a，信号端子间隔体12的第2端面12b被焊接到信号焊盘20d。
在本实施例的半导体装置100中，信号端子114也具有与信号焊盘20d对置的平坦的平面114c。平面114c在与该平面114c平行的至少一个方向(X方向和/或Y方向)大于信号焊盘20d。根据这样的结构，即使信号端子114在至少一个方向发生位置偏移，信号端子114的平面114c能够与信号焊盘20d的整体或者大致整体持续对置。通过与信号端子114的位置无关地在信号焊盘20d上保持接合两者的焊料，防止焊料接触到半导体元件20的未意图的部分。另外，在信号端子114的平面114c与信号焊盘20d之间配置有信号端子间隔体12，所以能够在信号端子114的平面114c与信号焊盘20d之间设置一定的距离。

Claims (9)

1.一种半导体装置，具备：
半导体元件，具有信号焊盘；以及
信号端子，具有与所述信号焊盘对置的平坦的平面，所述平面夹着间隔体被接合到所述信号焊盘，
所述平面在与所述平面平行的至少一个方向上大于所述信号焊盘。
2.根据权利要求1所述的半导体装置，其中，
所述信号焊盘在所述至少一个方向上大于所述间隔体。
3.根据权利要求1或者2所述的半导体装置，其中，
所述信号端子中的包括至少所述平面的端部沿着第1方向延伸，
所述至少一个方向包括所述第1方向。
4.根据权利要求3所述的半导体装置，其中，
所述至少一个方向还包括与所述第1方向垂直的第2方向。
5.根据权利要求1至4中的任意一项所述的半导体装置，其中，
所述间隔体具有具备与所述平面对置的一端面和与所述信号焊盘对置的另一端面的柱体形状。
6.根据权利要求1至4中的任意一项所述的半导体装置，其中，
所述间隔体具有球体形状。
7.根据权利要求1至4中的任意一项所述的半导体装置，其中，
所述间隔体具有与所述信号焊盘对置的底面，并且具有剖面面积随着朝向所述平面而连续或者阶段性地减少的形状。
8.根据权利要求1至7中的任意一项所述的半导体装置，其中，
所述平面经由焊料被接合到所述信号焊盘，
所述间隔体位于所述焊料的内部。
9.根据权利要求1至8中的任意一项所述的半导体装置，其中，
所述信号端子的至少一部分设置于绝缘基板上。
CN202010100770.9A 2019-02-20 2020-02-19 半导体装置 Pending CN111599781A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019028856A JP2020136520A (ja) 2019-02-20 2019-02-20 半導体装置
JP2019-028856 2019-02-20

Publications (1)

Publication Number Publication Date
CN111599781A true CN111599781A (zh) 2020-08-28

Family

ID=72042267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010100770.9A Pending CN111599781A (zh) 2019-02-20 2020-02-19 半导体装置

Country Status (3)

Country Link
US (1) US20200266130A1 (zh)
JP (1) JP2020136520A (zh)
CN (1) CN111599781A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020084536A1 (en) * 2000-12-28 2002-07-04 Sundahl Robert C. Interconnected circuit board assembly and method of manufacture therefor
CN102163581A (zh) * 2009-12-28 2011-08-24 松下电器产业株式会社 半导体模块
US20130043573A1 (en) * 2011-08-15 2013-02-21 Advanced Analogic Technologies (Hong Kong) Limited Solder Bump Bonding In Semiconductor Package Using Solder Balls Having High-Temperature Cores
CN103000538A (zh) * 2011-09-14 2013-03-27 南茂科技股份有限公司 半导体封装结构的制造方法
CN107534032A (zh) * 2015-05-18 2018-01-02 株式会社电装 半导体装置
US10002821B1 (en) * 2017-09-29 2018-06-19 Infineon Technologies Ag Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates
US20190043789A1 (en) * 2014-04-28 2019-02-07 Amkor Technology, Inc. Flip chip self-alignment features for substrate and leadframe applications

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001166032A (ja) * 1999-12-06 2001-06-22 Nec Corp 電波放射制御装置及び電波放射制御方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020084536A1 (en) * 2000-12-28 2002-07-04 Sundahl Robert C. Interconnected circuit board assembly and method of manufacture therefor
CN102163581A (zh) * 2009-12-28 2011-08-24 松下电器产业株式会社 半导体模块
US20130043573A1 (en) * 2011-08-15 2013-02-21 Advanced Analogic Technologies (Hong Kong) Limited Solder Bump Bonding In Semiconductor Package Using Solder Balls Having High-Temperature Cores
CN103000538A (zh) * 2011-09-14 2013-03-27 南茂科技股份有限公司 半导体封装结构的制造方法
US20190043789A1 (en) * 2014-04-28 2019-02-07 Amkor Technology, Inc. Flip chip self-alignment features for substrate and leadframe applications
CN107534032A (zh) * 2015-05-18 2018-01-02 株式会社电装 半导体装置
US10002821B1 (en) * 2017-09-29 2018-06-19 Infineon Technologies Ag Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates

Also Published As

Publication number Publication date
JP2020136520A (ja) 2020-08-31
US20200266130A1 (en) 2020-08-20

Similar Documents

Publication Publication Date Title
JP4613077B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
US20140159216A1 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
US10763240B2 (en) Semiconductor device comprising signal terminals extending from encapsulant
JP5678884B2 (ja) 電力変換装置
US10727209B2 (en) Semiconductor device and semiconductor element with improved yield
US7479693B2 (en) Arrangement of conductive connectors in a power semiconductor device
JP2022179649A (ja) 半導体装置及びその製造方法
US9159715B2 (en) Miniaturized semiconductor device
JPWO2018179981A1 (ja) 半導体装置
KR20190095144A (ko) 반도체 장치
EP3584834A1 (en) Semiconductor device
US11201099B2 (en) Semiconductor device and method of manufacturing the same
JP2021082714A (ja) 半導体装置
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
CN111354709B (zh) 半导体装置及其制造方法
US11978683B2 (en) Semiconductor apparatus
JP2019083292A (ja) 半導体装置
JP7147186B2 (ja) 半導体装置
CN111599781A (zh) 半导体装置
JP2019067950A (ja) 半導体装置の製造方法
WO2023017708A1 (ja) 半導体装置
JP7118204B1 (ja) 半導体装置
JP7494613B2 (ja) 半導体装置
JP7106891B2 (ja) 半導体装置
JP7095641B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20201019

Address after: Aichi Prefecture, Japan

Applicant after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Applicant before: Toyota Motor Corp.

TA01 Transfer of patent application right
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200828

WD01 Invention patent application deemed withdrawn after publication