JP2020136520A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020136520A
JP2020136520A JP2019028856A JP2019028856A JP2020136520A JP 2020136520 A JP2020136520 A JP 2020136520A JP 2019028856 A JP2019028856 A JP 2019028856A JP 2019028856 A JP2019028856 A JP 2019028856A JP 2020136520 A JP2020136520 A JP 2020136520A
Authority
JP
Japan
Prior art keywords
signal terminal
signal
flat surface
spacer
signal pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019028856A
Other languages
English (en)
Inventor
崇功 川島
Takayoshi Kawashima
崇功 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2019028856A priority Critical patent/JP2020136520A/ja
Priority to US16/745,779 priority patent/US20200266130A1/en
Priority to CN202010100770.9A priority patent/CN111599781A/zh
Publication of JP2020136520A publication Critical patent/JP2020136520A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体装置の製造品質を向上し得る技術を提供する。【解決手段】本明細書が開示する半導体装置は、半導体素子と、信号端子とを備える。半導体素子は、信号パッドを有している。信号端子は、その信号パッドに対向する平坦なフラット面を有している。それとともに、フラット面は、スペーサを挟んで信号パッドに接合されている。加えて、フラット面は、そのフラット面に平行な少なくとも一つの方向において、信号パッドよりも大きい。【選択図】図４

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献１に、半導体装置が開示されている。この半導体装置は、半導体素子と、信号パッドに電気的に接続された信号端子と、半導体素子に接合された導体層を有する放熱部材とを備える。信号端子は、当該導体層にはんだ層を介して接合されることによって、半導体素子の信号パッドに電気的に接続されている。
特開２００４−２９６５８８号公報
上記した半導体装置では、信号端子の一端が、導体層を介して、半導体素子の信号パッドへ接続されている。これに対して、信号端子の一端を、半導体素子の信号パッドへ直接的に接合して、半導体装置の小型化を図ることが考えられる。しかしながら、信号パッドのサイズは比較的に小さいため、信号端子の意図しない位置ずれによって、例えばはんだといった接合材が、半導体素子上の信号パッド以外の部分に接触する可能性がある。本明細書では、このような問題を解決又は少なくとも低減し得る技術を提供する。
本明細書が開示する半導体装置は、信号パッドを有する半導体素子と、信号パッドに対向する平坦なフラット面を有し、当該フラット面がスペーサを挟んで信号パッドに接合された信号端子とを備える。フラット面は、当該フラット面に平行な少なくとも一つの方向において、信号パッドよりも大きい。
上記した半導体装置の信号端子は、信号パッドに対向する平坦なフラット面を有している。フラット面は、当該フラット面に平行な少なくとも一つの方向において信号パッドよりも大きい。このような構成によると、信号端子が少なくとも一つの方向に位置ずれしたとしても、信号パッドの全体又はほぼ全体に対して、信号端子のフラット面が対向し続けることができる。両者を接合する接合材（例えば、はんだ）が、信号端子の位置にかかわらず信号パッド上に保持されることで、接合材が半導体素子の意図しない部分に接触することが防止される。また、信号端子のフラット面と信号パッドとの間にはスペーサが配置されているため、信号端子のフラット面と信号パッドとの間に一定の距離を設けることができる。従って、フラット面が半導体素子の信号パッド以外の部分に対して直接的に接触することを避けることもできる。
実施例の半導体装置１０を示す平面図。 半導体装置１０の内部構造を示す平面図であって、内部構造を明確にするために封止体３０は破線で図示している。 図１のＩＩＩ−ＩＩＩ線における断面図であって、半導体装置１０の内部構造を示す。 図３のＩＶ部における拡大図。半導体装置１０の内部構造を明確にするために、封止体３０の図示は省略している。 図２のＶ部における拡大図であって、信号パッド２０ｄと第１信号端子１４との大小関係を説明する図。 第１リフロー工程を説明する図。 第２リフロー工程を説明する図。 信号パッド２０ｄの一変形例を示す図。 第１信号端子１４及び信号端子スペーサ１２の一変形例を示す図。 第１信号端子１４及び信号端子スペーサ１２の他の一変形例を示す図。 第１信号端子１４及び信号端子スペーサ１２の他の一変形例を示す図。 実施例２の半導体装置１００を示す断面図であって、その内部構造を示す。
本技術の一実施形態では、信号パッドは、少なくとも一つの方向において、スペーサよりも大きくてよい。このような構成によると、信号パッドとスペーサとを接合する接合材がフィレット形状を形成することができ、信号パッドとスペーサとの間がしっかりと接合される。
本技術の一実施形態では、信号端子のうち、少なくともフラット面を含む端部は、第１方向に沿って延びていてよい。この場合、少なくとも一つの方向は、第１方向を含んでいてもよい。
上記に加え、少なくとも一つの方向は、第１方向に垂直な第２方向をさらに含んでいてもよい。このような構成によると、信号端子が第１方向及び第２方向のうちのどちらの方向に位置ずれしたとしても、信号パッドの全体又はほぼ全体に対して、信号端子のフラット面が対向し続けることができる。両者を接合する接合材が、信号端子の位置にかかわらず信号パッド上に保持されることで、接合材が半導体素子の意図しない部分に接触することが防止される。
本技術の一実施形態では、スペーサは、フラット面に対向する一端面と、信号パッドに対向する他端面とを有する柱体形状を有していてもよい。このような構成によると、信号端子が位置ずれしたとしても、スペーサの一端面とフラット面、及びスペーサの他端面と信号パッドが少なくとも対向し続けることができる。そのため、これらの間を接合する接合材が、半導体素子の意図しない部分に直接的に接触することが防止される。
本技術の一実施形態では、スペーサは、球体形状を有していてもよい。このような構成によると、半導体装置を製造するときに、スペーサの姿勢を管理する必要がなくなる。
本技術の一実施形態では、スペーサは、信号パッドに対向する底面を有するとともに、フラット面に向かうにつれて断面積が連続的又は段階的に減少する形状を有していてもよい。このような構成によると、半導体装置を製造するときに、信号パッドに対するスペーサの姿勢が安定しやすい。
本技術の一実施形態では、フラット面は、はんだを介して信号パッドに接合されていてよい。この場合、スペーサは、はんだの内部に位置してよい。
本技術の一実施形態では、信号端子の少なくとも一部は、絶縁基板上に設けられていてもよい。
（実施例１）図１−７を参照して、実施例１の半導体装置１０及びその製造方法について説明する。半導体装置１０は、電力制御装置に採用され、例えばインバータやコンバータといった電力変換回路の一部を構成することができる。ここでいう電力制御装置は、例えば電気自動車、ハイブリッド自動車、燃料電池車等に搭載される。
図１に示すように、半導体装置１０は、第１半導体素子２０、第２半導体素子４０、複数の外部接続端子１４、１５、１６、１７、１８及び封止体３０を備える。第１半導体素子２０及び第２半導体素子４０は、封止体３０の内部に封止されている。封止体３０は、絶縁性を有する材料を用いて構成されている。一例ではあるが、封止体３０は、例えばエポキシ樹脂といった熱硬化性の樹脂を用いて構成されることができる。
複数の外部接続端子１４、１５、１６、１７、１８は、封止体３０から外部に向かって突出して延びている。各々の外部接続端子１４、１５、１６、１７、１８は、封止体３０の内部において、第１半導体素子２０又は第２半導体素子４０と電気的に接続されている。複数の外部接続端子１４、１５、１６、１７、１８は、例えば銅といった導体材料を用いて構成されている。複数の外部接続端子１４、１５、１６、１７、１８は、複数の第１信号端子１４及び複数の第２信号端子１５と、第１電力端子１６、第２電力端子１７及び第３電力端子１８とを含む。複数の第１信号端子１４は、第１半導体素子２０と電気的に接続されており、複数の第２信号端子１５は、第２半導体素子４０と電気的に接続されている。
第１半導体素子２０は、パワー半導体素子であって、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）又はＩＧＢＴ（Insulated Gate Bipolar Transistor）といったスイッチング素子である。第１半導体素子２０は、半導体基板２０ａと、一対の主電極２０ｂ、２０ｃと、第１信号端子１４に接続される信号パッド２０ｄを有する。一対の主電極２０ｂ、２０ｃには、第１主電極２０ｂと第２主電極２０ｃとが含まれている。第１主電極２０ｂ及び信号パッド２０ｄは、半導体基板２０ａの一方の表面に位置しており、信号パッド２０ｄのサイズは、第１主電極２０ｂのサイズよりも小さい。一方、第２主電極２０ｃは、半導体基板２０ａの他方の表面に位置している。半導体基板２０ａを構成する材料には、例えばケイ素（Ｓｉ）、炭化ケイ素（ＳｉＣ）又は窒化ガリウム（ＧａＮ）又は他の種類の半導体材料を採用することができる。一対の主電極２０ｂ、２０ｃ及び信号パッド２０ｄは、アルミニウム系又は他の金属といった導体材料を用いて構成されている。なお、ここでいう第１主電極２０ｂ及び第２主電極２０ｃとは、半導体基板２０ａを介して互いに電気的に接続される電極を意味する。
第２半導体素子４０は、パワー半導体素子であって、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）又はＩＧＢＴ（Insulated Gate Bipolar Transistor）といったスイッチング素子である。第２半導体素子４０は、半導体基板と、一対の主電極４０ｂ、４０ｃと、第２信号端子１５に接続される信号パッド４０ｄを有する。一対の主電極４０ｂ、４０ｃには、第１主電極４０ｂと第２主電極４０ｃとが含まれている。第１主電極４０ｂ及び信号パッド４０ｄは、半導体基板の一方の表面に位置しており、信号パッド４０ｄのサイズは、第１主電極４０ｂのサイズよりも小さい。一方、第２主電極４０ｃは、半導体基板の他方の表面に位置している。半導体基板を構成する材料には、例えばケイ素（Ｓｉ）、炭化ケイ素（ＳｉＣ）又は窒化ガリウム（ＧａＮ）又は他の種類の半導体材料を採用することができる。一対の主電極４０ｂ、４０ｃ及び信号パッド４０ｄは、アルミニウム系又は他の金属といった導体材料を用いて構成されている。特に限定されないが、第１半導体素子２０と第２半導体素子４０には、同一の構成を有する半導体素子を採用することができる。
図２に示すように、半導体装置１０は、第１下側放熱板２４及び第１上側放熱板２２と、第２下側放熱板４４及び第２上側放熱板４２を備える。第１下側放熱板２４及び第１上側放熱板２２は、第１半導体素子２０を挟んで対向している。また、第１下側放熱板２４及び第１上側放熱板２２は、第１半導体素子２０に電気的に接続されている。同様に、第２下側放熱板４４及び第２上側放熱板４２は、第２半導体素子４０を挟んで対向している。また、第２下側放熱板４４及び第２上側放熱板４２は、第２半導体素子４０に電気的に接続されている。放熱板２２、２４、４２、４６は、概して直方体形状の部材であり、例えば、銅又は他の金属といった導体材料を用いて構成されている。
図３に示すように、第１下側放熱板２４は、第１主表面２４ａと、第１主表面２４ａの反対側に位置する第２主表面２４ｂを有する。第１下側放熱板２４の第１主表面２４ａは、第１半導体素子２０の第２主電極２０ｃにはんだ層５６を介して接合される。従って、第１下側放熱板２４は、第１半導体素子２０と電気的に接続される。第１下側放熱板２４の第２主表面２４ｂは、封止体３０の一方の面において露出される。
同様に、第１上側放熱板２２は、第１主表面２２ａと、第１主表面２２ａの反対側に位置する第２主表面２２ｂを有する。第１上側放熱板２２には、第２主表面２２ｂから突出するスペーサ部２２ｃが設けられている。この点に関して、第１下側放熱板２４とは異なる。第１上側放熱板２２の第２主表面２２ｂは、第１半導体素子２０の第１主電極２０ｂにはんだ層５４を介して接合される。従って、第１上側放熱板２２は、第１半導体素子２０と電気的に接続される。第１上側放熱板２２の第１主表面２２ａは、封止体３０の他方の面において露出される。従って、第１下側放熱板２４及び第１上側放熱板２２は、第１半導体素子２０で発生する熱を放出する放熱板としても機能する。
第１上側放熱板２２の構成は、上記したものに限定されない。例えば、第１上側放熱板２２のスペーサ部２２ｃに代えて、第１上側放熱板２２と半導体素子２０との間に、別体の導体スペーサを配置してもよい。これにより、第１信号端子１４を信号パッド２０ｄに接合するためのスペースを、必要に応じて確保することができる。各構成部材の間は、例えばはんだといった導電性を有する接合材を用いて接合している。但し、はんだ付けに限定されず、他の態様であってもよい。また、第２下側放熱板４４及び第２上側放熱板４２についても、第１下側放熱板２４及び第１上側放熱板２２と同様に構成されており、説明を省略する。
第１上側放熱板２２には継手部２３が設けられており、第２下側放熱板４４には、継手部４５が設けられている。第１上側放熱板２２の継手部２３及び第２下側放熱板４４の継手部４５は互いに電気的に接続する。一例ではあるが、この二つの継手部２３、４５の間は、はんだ付けされている。また、第１下側放熱板２４についても、継手部２５が設けられている。第１下側放熱板２４の継手部２５は、第２電力端子１７に電気的に接続されている。一例ではあるが、第１下側放熱板２４の継手部２５と第２電力端子１７との間は、はんだ付けされている。但し、二つの継手部２３、４５の間、及び、継手部２５と第２電力端子１７の間は、はんだ付けに限定されず、導電性を有する他の態様であってもよい。ここで、第１上側放熱板２２とその継手部２３は一体に形成されている。但し、別体の継手部材が第１上側放熱板２２に接続されていてもよい。この場合に、継手部材は第１上側放熱板２２に例えば溶接等によって接合されることができる。第１下側放熱板２４及び第２下側放熱板４４についても、第１上側放熱板２２と同様に接続されている。
また、第１上側放熱板２２には、第１電力端子１６が接続されている。同様に、第２上側放熱板４２には、第３電力端子１８が接続されている。第１電力端子１６は、第１上側放熱板２２に例えば溶接によって接合されており、第３電力端子１８は、例えば溶接によって接合されている。但し、これらの接続は溶接に限定されず、他の態様であってもよい。
図３−５を参照して、第１信号端子１４と信号パッド２０ｄとの関係について説明する。第１信号端子１４は、概して細長い板形状の部材であり、一端１４ａから他端１４ｂに向かって延びている。第１信号端子１４は、信号パッド２０ｄに電気的に接続されている。一例ではあるが、第１信号端子１４と信号パッド２０ｄとの間は、例えばはんだといった導電性を有する接合材を用いて接合される。
図４に示すように、第１信号端子１４は、一端１４ａ側にフラット面１４ｃを有しており、そのフラット面１４ｃは信号パッド２０ｄに対向している。また、図５に示すように、フラット面１４ｃのサイズ（Ｃ）は、Ｘ方向及びＹ方向の両方向において、信号パッド２０ｄのサイズ（Ｂ）よりも大きい。また、フラット面１４ｃを含む一端１４ａはＹ方向に沿って延びている。
加えて、半導体装置１０は、複数の信号端子スペーサ１２を備えている。信号端子スペーサ１２は、概して柱体形状を有しており、第１端面１２ａとその反対側に位置する第２端面１２ｂとを有する。信号端子スペーサ１２は、例えば金属といった導体材料を用いて構成されている。各信号端子スペーサ１２は、第１信号端子１４のフラット面１４ｃと信号パッド２０ｄの間にそれぞれ位置している。従って、第１信号端子１４のフラット面１４ｃは、信号端子スペーサ１２を挟んで、信号パッド２０ｄに接合される。このとき、信号端子スペーサ１２の第１端面１２ａは、フラット面１４ｃに対向しており、信号端子スペーサ１２の第２端面１２ｂは、信号パッド２０ｄに対向している。これにより、第１信号端子１４のフラット面１４ｃははんだ層５２を介して信号端子スペーサ１２の第１端面１２ａに接合され、信号端子スペーサ１２の第２端面１２ｂははんだ層５３を介して信号パッド２０ｄに接合される。ここで、はんだ付けは、本明細書が開示する技術における信号端子のフラット面とスペーサを挟んで信号パッドに接合される態様の一例である。信号端子スペーサ１２は、本明細書が開示する技術におけるスペーサの一例である。Ｙ方向、Ｘ方向は、本明細書が開示する技術における第１方向、第２方向のそれぞれ一例である。
ここで、信号パッド２０ｄのサイズ（Ｂ）は、Ｘ方向及びＹ方向において、信号端子スペーサ１２のサイズ（Ａ）よりも大きい。従って、Ｘ方向及びＹ方向において、第１信号端子１４のフラット面１４ｃのサイズ（Ｃ）は、信号パッド２０ｄのサイズ（Ｂ）よりも大きく、信号パッド２０ｄのサイズ（Ｂ）は、信号端子スペーサ１２のサイズ（Ａ）よりも大きい（図４参照）。なお、このような大小関係は、Ｘ方向及びＹ方向の一方のみにおいて満たされてもよい。
一例ではあるが、第１信号端子１４には、フラット面１４ｃに隣接する凹部１４ｄが設けられている。これにより、第１信号端子１４は、凹部１４ｄによって、第１半導体素子２０との間の空間距離が広がる。これにより、第１信号端子１４と第１半導体素子２０の意図しない部分との絶縁性を高めることができる。
上述したように信号パッド２０ｄのサイズは、比較的に小さい。そのため、第１信号端子１４を信号パッド２０ｄに接合するときに、第１信号端子１４の意図しない位置ずれによって、例えばはんだといった接合材が、第１半導体素子２０上の信号パッド２０ｄ以外の部分に接触する可能性がある。
上記の点に関して、図３に示すように、本実施例の半導体装置１０の第１信号端子１４は、信号パッド２０ｄに対向する平坦なフラット面１４ｃを有している。フラット面１４ｃは、当該フラット面１４ｃに平行な少なくとも一つの方向（Ｘ方向及び／又はＹ方向）において信号パッド２０ｄよりも大きい。このような構成によると、第１信号端子１４が少なくとも一つの方向に位置ずれしたとしても、信号パッド２０ｄの全体又はほぼ全体に対して、第１信号端子１４のフラット面１４ｃが対向し続けることができる。両者を接合するはんだが、第１信号端子１４の位置にかかわらず信号パッド２０ｄ上に保持されることで、はんだが第１半導体素子２０の意図しない部分に接触することが防止される。また、第１信号端子１４のフラット面１４ｃと信号パッド２０ｄとの間には信号端子スペーサ１２が配置されているため、信号端子スペーサ１２のフラット面１４ｃと信号パッド２０ｄとの間に一定の距離を設けることができる。従って、フラット面１４ｃが第１半導体素子２０の信号パッド２０ｄ以外の部分に対して直接的に接触することを避けることもできる。これにより、半導体装置１０の製造品質は向上する。
特に、本実施例の半導体装置１０では、第１信号端子１４のフラット面１４ｃのサイズ（Ｃ）は、Ｘ方向及びＹ方向において、信号パッド２０ｄのサイズ（Ｂ）よりも大きい。このような構成によると、第１信号端子１４がＹ方向及びＸ方向のうちのどちらの方向に位置ずれしたとしても、信号パッド２０ｄの全体又はほぼ全体に対して、第１信号端子１４のフラット面１４ｃが対向し続けることができる。両者を接合するはんだが、第１信号端子１４の位置にかかわらず信号パッド２０ｄ上に保持されることで、はんだが第１半導体素子２０の意図しない部分に接触することが防止される。なお、第２信号端子１５については、第１信号端子１４と同様に構成されるため、説明を省略する。
本実施例の半導体装置１０では、信号端子スペーサ１２は、フラット面１４ｃに対向する第１端面１２ａと、信号パッド２０ｄに対向する第２端面１２ｂとを有する柱体形状を有している。このような構成によると、第１信号端子１４が位置ずれしたとしても、信号端子スペーサ１２の第１端面１２ａとフラット面１４ｃ、及び信号端子スペーサ１２の第２端面１２ｂと信号パッド２０ｄが少なくとも対向し続けることができる。そのため、これらの間を接合するはんだが、第１半導体素子２０の意図しない部分に直接的に接触することが防止される。
本実施例の半導体装置１０では、信号パッド２０ｄが、Ｘ方向及びＹ方向において、信号端子スペーサ１２よりも大きい。このような構成によると、信号パッド２０ｄと信号端子スペーサ１２とを接合するはんだが、安定したフィレット形状を形成することができ、信号パッド２０ｄと信号端子スペーサ１２との間がしっかりと接合される。
図６、７を参照して、半導体装置１０の製造方法について説明する。特に、以下に説明する製造方法は、半導体装置１０の組付工程であって、半導体装置１０の構成部材をはんだ付けする第１リフロー工程及び第２リフロー工程に関する。ここでは、上述した複数の第１信号端子１４及び複数の第２信号端子１５と、第１電力端子１６、第２電力端子１７及び第３電力端子１８と、第１上側放熱板２２及び第２上側放熱板４２とが一体に形成された部品であるリードフレーム２を用意して、はんだ付けを行う。但し、この製造方法は一例であり、特別に限定されるものではない。
図６に示すように、第１リフロー工程を実施する。先ず、第１半導体素子２０と、第１下側放熱板２４と、複数の信号端子スペーサ１２を用意する。次いで、第１下側放熱板２４上に第１半導体素子２０の第２主電極２０ｃを対応する場所に配置し、第１半導体素子２０の信号パッド２０ｄ上に信号端子スペーサ１２を配置する。ここで、第１下側放熱板２４と第１半導体素子２０の第２主電極２０ｃとの間、及び、信号パッド２０ｄと信号端子スペーサ１２との間には、はんだが介挿される。一例ではあるが、使用したはんだ材は、シート形状のはんだを採用することができる。このとき、第２半導体素子４０及び第２下側放熱板４４も用意し、同様に実施する。以降、第１半導体素子２０側のみを代表して説明するが、第２半導体素子４０側も同様の作業を行っているものとする。配置した後、それらをリフロー炉等で加熱し、はんだ付けする。これにより、第１下側放熱板２４と第１半導体素子２０の第２主電極２０ｃとがはんだ層５６を介して接合され、信号パッド２０ｄと信号端子スペーサ１２の第２端面１２ｂとがはんだ層５３を介して接合される。第１リフロー工程では、第１半導体素子２０の第１主電極２０ｂ及び信号端子スペーサ１２の第１端面１２ａの上にも、予備はんだを配置しておき、併せて溶融し、はんだ付けしておくとよい。
図７に示すように、第２リフロー工程を実施する。先ず、上述したリードフレーム２を用意する。次いで、第１上側放熱板２２の第２主表面２２ｂが第１半導体素子２０の第１主電極２０ｂ上に配置され、第１信号端子１４のフラット面１４ｃが信号端子スペーサ１２の第１端面１２ａ上に配置されるように、リードフレーム２を精度よく配置する。ここで、第１半導体素子２０の第１主電極２０ｂと第１上側放熱板２２の第２主表面２２ｂとの間、及び、信号端子スペーサ１２の第１端面１２ａと第１信号端子１４のフラット面１４ｃとの間には、はんだが介挿される。一例ではあるが、使用したはんだ材は、シート形状のはんだを採用することができる。配置した後、それらをリフロー炉等で加熱し、はんだ付けする。これにより、第１半導体素子２０の第１主電極２０ｂと第１上側放熱板２２とがはんだ層５４を介して接合され、信号端子スペーサ１２の第１端面１２ａと第１信号端子１４のフラット面１４ｃとがはんだ層５２を介して接合される。
以上により、半導体装置１０のはんだ付けが完了する。上記した製造方法によって、第１信号端子１４が少なくとも一つの方向に位置ずれしたとしても、信号パッド２０ｄの全体又はほぼ全体に対して、第１信号端子１４のフラット面１４ｃが対向し続けることができる。両者を接合するはんだが、第１信号端子１４の位置にかかわらず信号パッド２０ｄ上に保持されることで、はんだが第１半導体素子２０の意図しない部分に接触することは防止される。なお、第１リフロー工程及び第２リフロー工程における、各構成部材の配置は、例えば治具等を用いることによって、精度よく配置することができる。
第１信号端子１４、信号パッド２０ｄ及び信号端子スペーサ１２は、上述した構成に限られず、様々な構成とすることができる。図８−１１を参照して、それらの他の変形例について説明する。
図８に示すように、第１信号端子１４のフラット面１４ｃのサイズ（Ｃ）は、Ｙ方向においてのみ信号パッド２０ｄのサイズ（Ｂ）よりも大きくてもよい。このような構成であっても、第１信号端子１４がＹ方向に位置ずれした場合には、第１信号端子１４のフラット面１４ｃが、信号パッド２０ｄの全体又はほぼ全体に対して対向し続けることができる。両者を接合するはんだが、第１信号端子１４の位置にかかわらず信号パッド２０ｄ上に保持されることで、はんだが第１半導体素子２０の意図しない部分に接触することが防止される。また、この場合に、信号パッド２０ｄの面積は一定のまま、信号パッド２０ｄのサイズ（Ｂ）を、Ｘ方向に小さく、Ｙ方向に大きくなるように設計することができる。これにより、第１半導体素子２０の第１主電極２０ｂのサイズを大きくすることもできる。また、図９、１０、１１に示すように、第１信号端子１４には凹部１４ｄが設けられていなくてもよい。従って、第１信号端子１４のフラット面１４ｃは、第１信号端子１４の一端１４ａから他端１４ｂにまで延びていてもよい。
信号端子スペーサ１２の形状も特に限定されない。図９に示すように、信号端子スペーサ１２は球体形状であってもよい。また、信号端子スペーサ１２は、信号パッド２０ｄに対向する底面１２ｃを有していてもよい。この場合に、図１０に示すように、信号端子スペーサ１２は、フラット面１４ｃに向かうにつれて、断面積が連続的に減少する形状であってもよい。一例ではあるが、信号端子スペーサ１２は、錐体形状であってよく、底面１２ｃの形状は特に限定されない。又は代えて、図１１に示すように、信号端子スペーサ１２は、フラット面１４ｃに向かうにつれて、断面積が段階的に減少する形状であってもよい。一例ではあるが、信号端子スペーサ１２は、段付き形状であってよく、底面１２ｃの形状は特に限定されない。また、信号端子スペーサ１２のはんだに対する位置も特に限定されない。図９−１１に示すように、信号端子スペーサ１２がはんだの内部に位置していてもよい。
（実施例２）図１２を参照して、実施例２の半導体装置１００について説明する。実施例１の半導体装置１０と比較して、本実施例２の半導体装置１００では、上側放熱板１２２と下側放熱板１２４の構造が変更されている。それに応じて、特に信号端子１１４の構造が変更されている。これらの点において、実施例２の半導体装置１００は、前述した実施例１の半導体装置１０とは異なる。本実施例の半導体装置１００は、半導体素子２０、上側放熱板１２２、下側放熱板１２４、導体スペーサ１２３、複数の外部接続端子１１４、１１７、複数の信号端子スペーサ１２及び封止体１３０を備える。なお、半導体素子２０及び信号端子スペーサ１２の構成は実施例１と同様のため、説明を省略する。また、半導体装置１００に内蔵される半導体素子の数も、特に限定されない。
半導体素子２０は、封止体１３０の内部において封止される。封止体１３０は、絶縁性を有する材料を用いて構成されている。一例ではあるが、封止体１３０は、例えばエポキシ樹脂といった熱硬化性の樹脂を用いて構成されることができる。
複数の外部接続端子１１４、１１７は、封止体１３０から外部に向かって突出している。各々の外部接続端子１１４、１１７は、封止体１３０の内部において、半導体素子２０と電気的に接続されている。複数の外部接続端子１１４、１１７は、例えば銅といった導体材料を用いて構成されている。複数の外部接続端子１１４、１１７は、複数の信号端子１１４及び電力端子１１７を含む。複数の信号端子１１４及び複数の電力端子１１７の数は特に限定されない。
上側放熱板１２２及び下側放熱板１２４は、半導体素子２０を挟んで互いに対向している。上側放熱板１２２と半導体素子２０との間には、導体スペーサ１２３及び複数の信号端子スペーサ１２が介挿されている。導体スペーサ１２３は、第１主電極２０ｂの上方に位置し、信号端子スペーサ１２は、信号パッド２０ｄの上方に位置する。ここで、導体スペーサ１２３については、必ずしも必要とされず、信号端子１１４が信号パッド２０ｄに接合されるスペースを確保する。導体スペーサ１２３は、例えば銅といった導体材料を用いて構成されている。
上側放熱板１２２は、第１絶縁基板１６２と、第１絶縁基板１６２の一方側に設けられた第１内側導体層１６４と、第１絶縁基板１６２の他方側に設けられた第１外側導体層１６６とを有している。同様に、下側放熱板１２４は、第２絶縁基板１７２と、第２絶縁基板１７２の一方側に設けられた第２内側導体層１７４と、第２絶縁基板１７２の他方側に設けられた第２外側導体層１７６とを有している。
第１内側導体層１６４は、複数の部分領域１６４ａ、１６４ｂを有する。複数の部分領域１６４ａ、１６４ｂには、第１部分領域１６４ａと第２部分領域１６４ｂとが含まれる。第１部分領域１６４ａと第２部分領域１６４ｂは、第１絶縁基板１６２上において互いに独立（離間）している。第１部分領域１６４ａ及び第２部分領域１６４ｂは、封止体１３０の内部において、半導体素子２０と電気的に接続される。同様に、第２内側導体層１７４は、複数の部分領域１７４ａ、１７４ｂを有する。複数の部分領域１７４ａ、１７４ｂには、第３部分領域１７４ａと第４部分領域１７４ｂとが含まれる。第３部分領域１７４ａと第４部分領域１７４ｂは、第２絶縁基板１７２上において互いに独立（離間）している。第３部分領域１７４ａは、封止体１３０の内部において、半導体素子２０と電気的に接続される。第４部分領域１７４ｂは、後述する第２信号端子部分１１３ｂに接続されており、第２信号端子部分１１３ｂを物理的に支持している。
第１部分領域１６４ａは、半導体素子２０の第１主電極２０ｂに対向しており、第３部分領域１７４ａは、半導体素子２０の第２主電極２０ｃに対向している。また、第１部分領域１６４ａは、導体スペーサ１２３を介して第１主電極２０ｂに電気的に接続されている。同様に、第３部分領域１７４ａは、第２主電極２０ｃに電気的に接続されている。一方、第２部分領域１６４ｂは、半導体素子２０の信号パッド２０ｄに対向している。第２部分領域１６４ｂは、信号端子スペーサ１２を介して、信号パッド２０ｄに電気的に接続されている。各構成部材の間の接続は、例えばはんだといった導電性を有する接合材を用いて接合されている。但し、これらの接続は、はんだ付けに限定されず、他の態様であってもよい。
第２外側導体層１７６は、封止体１３０の一方の面において露出されており、第１外側導体層１６６は、封止体１３０の他方の面において露出されている。これにより、第１外側導体層１６６及び第２外側導体層１７６は、半導体素子２０で発生する熱を放出する放熱板として機能する。
一例ではあるが、本実施例における上側放熱板１２２及び下側放熱板１２４は、ＤＢＣ（Direct Bonded Copper）基板である。絶縁基板１６２、１７２は、例えば酸化アルミニウム、窒化シリコン、窒化アルミニウム等といった、セラミック材料を用いて構成されている。また、内側導体層１６４、１７４と、外側導体層１６６、１７６は、銅で構成されている。但し、放熱板１２２、１２４は、ＤＢＣ基板に限定されず、例えばＤＢＡ（Direct Bonded Aluminum）基板又は、ＡＭＣ（Active Metal Brazed Copper）基板であってもよい。あるいは、絶縁基板１６２、１７２は、ＤＢＣ基板、ＤＢＡ基板又はＡＭＣ基板とは異なる構造を有してもよい。放熱板１２２、１２４の各構成は特に限定されない。放熱板１２２、１２４の各々は、絶縁材料で構成された絶縁基板１６２、１７２と、金属といった導体で構成された内側導体層１６４、１７４及び外側導体層１６６、１７６とを有すればよい。そして、上側放熱板１２２の第１絶縁基板１６２と各導体層１６４、１６６との間、及び、下側放熱板１２４の絶縁基板１７２と各導体層１７４、１７６との間の接合構造についても、特に限定されない。
また、第２内側導体層１７４の第３部分領域１７４ａには、電力端子１１７が接続されている。第３部分領域１７４ａと電力端子１１７との間の接続は、例えばはんだといった導電性を有する接合材を用いて接合されている。但し、はんだ付けに限定されず、他の態様であってもよい。
信号端子１１４は、一端１１４ａからその反対側に位置する他端１１４ｂに向かって延びている。信号端子１１４は、一端１１４ａを有する第１信号端子部分１１３ａと、他端１１４ｂを有する第２信号端子部分１１３ｂとを含む。なお、第１信号端子部分１１３ａは、上側放熱板１２２の第２部分領域１６４ｂを用いて構成されている。第２信号端子部分１１３ｂは、細長い板形状の部材で構成されている。第１信号端子部分１１３ａは、信号パッド２０ｄの上方から、第２信号端子部分１１３ｂの上方に亘ってＹ方向に延びている。第２信号端子部分１１３ｂは、封止体１３０の内部における第４部分領域１７４ｂの上方から外部に亘って延びている。第１信号端子部分１１３ａと第２信号端子部分１１３ｂは、部分的に対向しており、電気的に接続されている。第１信号端子部分１１３ａ及び第２信号端子部分１１３ｂとの間は、例えばはんだといった導電性を有する接合材を用いて接合されている。第４部分領域１７４ｂは、第２信号端子部分１１３ｂと例えばはんだ付けされており、第２信号端子部分１１３ｂを下方から支持する。但し、第２信号端子部分１１３ｂと第４部分領域１７４ｂとの間は、はんだ付けに限定されず、他の態様であってもよい。第２信号端子部分１１３ｂは、銅又はその他の金属といった導体部材を用いて形成されている。
第１信号端子部分１１３ａは、一端１１４ａ側にフラット面１１４ｃを有しており、そのフラット面１１４ｃは信号パッド２０ｄに対向している。また、フラット面１１４ｃのサイズは、Ｘ方向及びＹ方向の両方向において、信号パッド２０ｄのサイズよりも大きい。また、フラット面１１４ｃを含む一端１１４ａはＹ方向に沿って延びている。各信号端子スペーサ１２は、信号端子１１４のフラット面１１４ｃと信号パッド２０ｄの間にそれぞれ位置している。従って、信号端子１１４のフラット面１１４ｃは、信号端子スペーサ１２を挟んで、信号パッド２０ｄに接合される。このとき、信号端子スペーサ１２の第１端面１２ａは、フラット面１１４ｃに対向しており、信号端子スペーサ１２の第２端面１２ｂは、信号パッド２０ｄに対向している。これにより、信号端子１１４のフラット面１１４ｃは信号端子スペーサ１２の第１端面１２ａにはんだ付けされ、信号端子スペーサ１２の第２端面１２ｂは信号パッド２０ｄにはんだ付けされる。
本実施例の半導体装置１００においても、信号端子１１４は、信号パッド２０ｄに対向する平坦なフラット面１１４ｃを有している。フラット面１１４ｃは、当該フラット面１１４ｃに平行な少なくとも一つの方向（Ｘ方向及び／又はＹ方向）において信号パッド２０ｄよりも大きい。このような構成によると、信号端子１１４が少なくとも一つの方向に位置ずれしたとしても、信号パッド２０ｄの全体又はほぼ全体に対して、信号端子１１４のフラット面１１４ｃが対向し続けることができる。両者を接合するはんだが、信号端子１１４の位置にかかわらず信号パッド２０ｄ上に保持されることで、はんだが半導体素子２０の意図しない部分に接触することが防止される。また、信号端子１１４のフラット面１１４ｃと信号パッド２０ｄとの間には信号端子スペーサ１２が配置されているため、信号端子１１４のフラット面１１４ｃと信号パッド２０ｄとの間に一定の距離を設けることができる。
以上、本明細書が開示する技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書、又は、図面に説明した技術要素は、単独で、あるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。本明細書又は図面に例示した技術は、複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０、１００：半導体装置
１２：信号端子スペーサ
１２ａ：第１端面
１２ｂ：第２端面
１２ｃ：底面
１４、１５、１１４：信号端子
１４ｃ、１１４ｃ：フラット面
１６、１７、１８、１１７：電力端子
２０、４０、：半導体素子
２０ｂ、２０ｃ、４０ｂ、４０ｃ：主電極
２０ｄ、４０ｄ：信号パッド
２２、４２、１２２、１４２：上側放熱板
２４、４４、１２４、１４４：下側放熱板
３０、１３０：封止体

Claims (9)

  1. 信号パッドを有する半導体素子と、
    前記信号パッドに対向する平坦なフラット面を有し、前記フラット面がスペーサを挟んで前記信号パッドに接合された信号端子と、
    を備え、
    前記フラット面は、前記フラット面に平行な少なくとも一つの方向において、前記信号パッドよりも大きい、
    半導体装置。
  2. 前記信号パッドは、前記少なくとも一つの方向において、前記スペーサよりも大きい、請求項１に記載の半導体装置。
  3. 前記信号端子のうち、少なくとも前記フラット面を含む端部は、第１方向に沿って延びており、
    前記少なくとも一つの方向は、前記第１方向を含む、請求項１又は２に記載の半導体装置。
  4. 前記少なくとも一つの方向は、前記第１方向に垂直な第２方向をさらに含む、請求項３に記載の半導体装置。
  5. 前記スペーサは、前記フラット面に対向する一端面と、前記信号パッドに対向する他端面とを有する柱体形状を有する、請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記スペーサは、球体形状を有する、請求項１から４のいずれか一項に記載の半導体装置。
  7. 前記スペーサは、前記信号パッドに対向する底面を有するとともに、前記フラット面に向かうにつれて断面積が連続的又は段階的に減少する形状を有する、請求項１から４のいずれか一項に記載の半導体装置。
  8. 前記フラット面は、はんだを介して前記信号パッドに接合されており、
    前記スペーサは、前記はんだの内部に位置している、請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記信号端子の少なくとも一部は、絶縁基板上に設けられている、請求項１から８のいずれか一項に記載の半導体装置。
JP2019028856A 2019-02-20 2019-02-20 半導体装置 Pending JP2020136520A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019028856A JP2020136520A (ja) 2019-02-20 2019-02-20 半導体装置
US16/745,779 US20200266130A1 (en) 2019-02-20 2020-01-17 Semiconductor device
CN202010100770.9A CN111599781A (zh) 2019-02-20 2020-02-19 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019028856A JP2020136520A (ja) 2019-02-20 2019-02-20 半導体装置

Publications (1)

Publication Number Publication Date
JP2020136520A true JP2020136520A (ja) 2020-08-31

Family

ID=72042267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019028856A Pending JP2020136520A (ja) 2019-02-20 2019-02-20 半導体装置

Country Status (3)

Country Link
US (1) US20200266130A1 (ja)
JP (1) JP2020136520A (ja)
CN (1) CN111599781A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010002821A1 (en) * 1999-12-06 2001-06-07 Nec Corporation Apparatus and method for controlling radiation of electric waves
US20020084536A1 (en) * 2000-12-28 2002-07-04 Sundahl Robert C. Interconnected circuit board assembly and method of manufacture therefor
US20130043573A1 (en) * 2011-08-15 2013-02-21 Advanced Analogic Technologies (Hong Kong) Limited Solder Bump Bonding In Semiconductor Package Using Solder Balls Having High-Temperature Cores
US20130065361A1 (en) * 2011-09-14 2013-03-14 Chipmos Technologies Inc. Chip package structure and method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5143211B2 (ja) * 2009-12-28 2013-02-13 パナソニック株式会社 半導体モジュール
US10032699B1 (en) * 2014-04-28 2018-07-24 Amkor Technology, Inc. Flip chip self-alignment features for substrate and leadframe applications
JP6269573B2 (ja) * 2015-05-18 2018-01-31 株式会社デンソー 半導体装置
US10002821B1 (en) * 2017-09-29 2018-06-19 Infineon Technologies Ag Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010002821A1 (en) * 1999-12-06 2001-06-07 Nec Corporation Apparatus and method for controlling radiation of electric waves
US20020084536A1 (en) * 2000-12-28 2002-07-04 Sundahl Robert C. Interconnected circuit board assembly and method of manufacture therefor
US20130043573A1 (en) * 2011-08-15 2013-02-21 Advanced Analogic Technologies (Hong Kong) Limited Solder Bump Bonding In Semiconductor Package Using Solder Balls Having High-Temperature Cores
US20130065361A1 (en) * 2011-09-14 2013-03-14 Chipmos Technologies Inc. Chip package structure and method for manufacturing the same

Also Published As

Publication number Publication date
US20200266130A1 (en) 2020-08-20
CN111599781A (zh) 2020-08-28

Similar Documents

Publication Publication Date Title
US10763240B2 (en) Semiconductor device comprising signal terminals extending from encapsulant
JP6988345B2 (ja) 半導体装置
JP4478049B2 (ja) 半導体装置
WO2021049039A1 (ja) 半導体装置
JP4349364B2 (ja) 半導体装置
US11201099B2 (en) Semiconductor device and method of manufacturing the same
JP2013084706A (ja) 半導体装置
US10847448B2 (en) Semiconductor device and method of manufacturing the same
JP2019083292A (ja) 半導体装置
JP7074046B2 (ja) 半導体装置とその製造方法
JP7147186B2 (ja) 半導体装置
JP2020136520A (ja) 半導体装置
JP2022053401A (ja) 半導体モジュール
US20190221494A1 (en) Semiconductor device
JP7095641B2 (ja) 半導体装置
JP7106891B2 (ja) 半導体装置
JP7069848B2 (ja) 半導体装置
JP7192886B2 (ja) 半導体装置
JP7322467B2 (ja) 半導体装置
JP7218564B2 (ja) 半導体装置
WO2023017708A1 (ja) 半導体装置
JP2018037452A (ja) パワー半導体モジュール
JP2019153751A (ja) 半導体装置
JP2021034701A (ja) 半導体装置
JP2023156806A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220719

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230131