JP2023156806A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2023156806A
JP2023156806A JP2022066388A JP2022066388A JP2023156806A JP 2023156806 A JP2023156806 A JP 2023156806A JP 2022066388 A JP2022066388 A JP 2022066388A JP 2022066388 A JP2022066388 A JP 2022066388A JP 2023156806 A JP2023156806 A JP 2023156806A
Authority
JP
Japan
Prior art keywords
semiconductor module
main terminal
metal wiring
bent
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022066388A
Other languages
English (en)
Inventor
忠彦 佐藤
Tadahiko Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2022066388A priority Critical patent/JP2023156806A/ja
Priority to US18/176,035 priority patent/US20230335460A1/en
Priority to CN202310182072.1A priority patent/CN116913904A/zh
Publication of JP2023156806A publication Critical patent/JP2023156806A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4001—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H01L2924/17151—Frame comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体素子で発生する熱が主端子に伝わることを抑制しつつ、半導体モジュールの大型化を抑制する。【解決手段】絶縁板（２０）の上面に少なくとも回路板（２２ａ）と回路板（２２ｂ）が配置された積層基板（２）と、回路板（２２ａ）の上面に配置された半導体素子（３ａ）と、主端子（Ｍ）と、半導体素子（３ａ）と主端子（Ｍ）とを電気的に接続する金属配線板（４ｂ）とを備え、金属配線板（４ｂ）は、半導体素子（３ａ）の上面電極に接合される接合部（４３）と、回路板（２２ｂ）の上面に接合される接合部（４５）と、接合部（４３）及び接合部（４５）を連結する連結部（４６）と、接合部（４５）の端部から上方に立ち上がる立ち上がり部（４８）と、を有し、立ち上がり部（４８）の上端は、主端子（Ｍ）と電気的に接続される、半導体モジュール（１）。【選択図】図１

Description

本発明は、半導体モジュールに関する。
半導体モジュールは、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ（Free Wheeling Diode）等の半導体素子が設けられた基板を有し、インバータ装置等に利用されている（例えば特許文献１－７参照）。
特許文献１には、１アームを形成する複数の半導体素子の中央に、制御用回路板としてゲート中継層２７及びソース中継層２８を配置した半導体モジュールが記載されている。特許文献２には、半導体素子が配置される複数の回路板を平面視Ｕ字状に形成し、鏡像配置する半導体モジュールが記載されている。特許文献３には、半導体素子が配置される複数の回路板を所定方向に延ばして形成し、当該所定方向に交差する方向で複数の回路板を並べる半導体モジュールが記載されている。特許文献４には、Ω形状の接続導体であるリードフレームが記載されている。特許文献５には、チップ接合部と配線接合部とを接続する架橋部を有するリードフレームが記載されている。特許文献６には、隣接する半導体素子の中間部に対応する部分に突出部２４ａを備える金属板２４が記載されている。特許文献７には、逆Ｕ字形に屈曲形成したリードフレーム６が記載されている。
特開２０２１－１４１２１９号公報 特開２０２１－１４１２２１号公報 特開２０２１－１４１２２２号公報 特開２０１０－２１９４１９号公報 国際公開第２０２０／０７１１０２号 特開２００８－０９８５８６号公報 特開２００４－３１９７４０号公報
ところで、既存の半導体モジュールでは、半導体素子で発生する熱が主端子（外部端子）に伝わることを抑制するために、半導体素子と主端子とを基板を介して接続し半導体素子で発生する熱を基板から放出させるものがある。例えば、既存の半導体モジュールとして、半導体素子と基板とを接続するための金属配線板の他に、基板と主端子とを接続するための金属配線板をさらに備えるものがある。
しかしながら、このように構成される半導体モジュールでは、金属配線板が増加し、基板上の金属配線板の実装面積が増えるため、半導体モジュールの大型化が懸念される。
本発明はかかる点に鑑みてなされたものであり、半導体素子で発生する熱が主端子に伝わることを抑制しつつ、半導体モジュールの大型化を抑制することを目的とする。
本発明の一態様の半導体モジュールは、絶縁板の上面に少なくとも第１回路板と第２回路板が配置された積層基板と、前記第１回路板の上面に配置された第１半導体素子と、第１主端子と、前記第１半導体素子と前記第１主端子とを電気的に接続する第１金属配線板とを備え、前記第１金属配線板は、前記第１半導体素子の上面電極に接合される第１接合部と、前記第２回路板の上面に接合される第２接合部と、前記第１接合部及び前記第２接合部を連結する第１連結部と、前記第２接合部の端部から上方に立ち上がる第１立ち上がり部と、を有し、前記第１立ち上がり部の上端は、前記第１主端子と電気的に接続される。
本発明によれば、半導体素子で発生する熱が主端子に伝わることを抑制しつつ、半導体モジュールの大型化を抑制することができる。
実施形態における半導体モジュールの斜視図である。 実施形態における半導体モジュールの平面図及び断面図である。 実施形態における半導体モジュールの等価回路を示す図である。 金属配線板の斜視図及び平面図である。 金属配線板の他の例を示す図である。 他の実施形態における半導体モジュールの斜視図及び断面図である。 他の実施形態における半導体モジュールの製造工程（その１）を示す図である。 他の実施形態における半導体モジュールの製造工程（その２）を示す図である。 他の実施形態における半導体モジュールの製造工程（その３）を示す図である。
以下、実施形態における半導体モジュールについて説明する。なお、以下に示す半導体モジュールはあくまで一例にすぎず、これに限定されることなく適宜変更が可能である。
図１は、実施形態における半導体モジュールの斜視図である。図２（ａ）は、実施形態における半導体モジュールの平面図であり、図２（ｂ）は、図２（ａ）に示す半導体モジュールをＡ－Ａ´線に沿って切断した断面図である。図３は、実施形態における半導体モジュールの等価回路を示す図である。図４（ａ）は、図１に示す金属配線板の斜視図であり、図４（ｂ）は、図１に示す金属配線板の平面図である。また、以下の図において、半導体モジュールの外側において主端子（外部端子）が延びる方向をＸ方向、各半導体素子が並ぶ方向をＹ方向、高さ方向をＺ方向と定義する。Ｘ、Ｙ、Ｚの各方向は互いに直交し、三次元座標を形成している。また、Ｘ方向を左右方向、Ｙ方向を前後方向、Ｚ方向を上下方向と呼ぶことがある。これらの方向（前後左右上下方向）は、説明の便宜上用いる文言であり、半導体モジュールの取付姿勢によっては、ＸＹＺ方向のそれぞれとの対応関係が変わることがある。例えば、半導体モジュールの放熱面側（冷却体側）を下面側とし、その反対側を上面側と呼ぶことにする。また、本明細書において、平面視は、半導体モジュールの上面をＺ方向正側から見た場合を意味する。
図１及び図２に示す半導体モジュール１は、インバータ回路を構成する。例えば、３つの半導体モジュール１が互いに並列接続される場合、それら３つの半導体モジュール１は、三相インバータ回路を構成する。この場合、図１及び図２に示す半導体モジュール１は、三相インバータ回路のＵ相、Ｖ相、Ｗ相のうちの何れか１相のインバータ回路に相当する。
また、図１及び図２に示す半導体モジュール１は、冷却体１０と、冷却体１０上に配置される積層基板２と、積層基板２上に配置される４つの半導体素子３ａ～３ｄと、積層基板２及び半導体素子３ａ～３ｄを収容するケース１１と、ケース１１内に充填される封止樹脂（不図示）と、を含んで構成される。
冷却体１０は、上面と下面を有する長方形の板である。冷却体１０は、冷却機能を有する。また、冷却体１０は、Ｙ方向に長い平面視矩形状を有している。冷却体１０は、例えば、銅、アルミニウム又はこれらの合金等からなる金属板であり、表面にメッキ処理が施されてもよい。
冷却体１０の上面には、平面視矩形状で且つ枠状のケース１１が配置される。ケース１１は、例えば、合成樹脂によって成形され、接着剤などを用いて冷却体１０の上面に接合される。ケース１１は、冷却体１０の外形に沿った形状を有し、Ｘ方向で対向する一対の側壁部１１ａと、Ｙ方向で対向する一対の側壁部１１ｂとを四隅で連結して枠状に形成される。なお、Ｘ方向で対向する一対の側壁部１１ａの片方の側壁部１１ａの上面内側には、一段下がった段部が形成されていてもよく、その段部の上面には、制御端子として、不図示のゲート端子及びソース端子が埋め込まれていてもよい。ゲート端子及びソース端子は、各々の端部が段部の上面に露出するように配置され、不図示のワイヤにより半導体素子３ａ～３ｄと接続される。ワイヤの材質は、例えば、金、銅、アルミニウム、金合金、銅合金、アルミニウム合金のいずれか１つまたはそれらの組み合わせを用いることができる。
また、ケース１１のＸ方向で対向する一対の側壁部１１ａにおいて、Ｘ方向負側には、外部の電力経路に接続される主端子として外部端子Ｍ（出力端子）が設けられており、Ｘ方向正側には、外部の電力経路に接続される主端子として外部端子Ｐ（正側入力端子）及び外部端子Ｎ（負側入力端子）が設けられている。
外部端子Ｍ、Ｐ、Ｎは、例えば、銅素材、銅合金系素材、アルミニウム合金系素材、鉄合金系素材などの金属素材を用いて、プレス加工などによって形成される。
また、ケース１１の内側において、冷却体１０の上面には、積層基板２が配置されている。積層基板２は、金属層と絶縁層とを積層して形成され、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazing）基板、または金属ベース基板で構成される。具体的には、積層基板２は、絶縁層２０と、絶縁層２０の下面に配置された放熱層２１と、絶縁層２０の上面に配置された複数の導電層（回路板）２２ａ～２２ｃとを有する。積層基板２は、例えば、平面視矩形状に形成される。
絶縁層２０は、Ｚ方向に所定の厚みを有し、上面と下面を有する平板状に形成される。絶縁層２０は、例えば、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）等のセラミックス材料、エポキシ等の樹脂材料、又はセラミックス材料をフィラーとして用いたエポキシ樹脂材料等の絶縁材料によって形成される。なお、絶縁層２０は、絶縁フィルムと呼ばれてもよい。
放熱層２１は、Ｚ方向に所定の厚みを有し、絶縁層２０の下面全体を覆うように形成される。放熱層２１は、例えば、銅やアルミニウム等の熱伝導性の良好な金属板によって形成される。
絶縁層２０の上面（主面）には、複数の導電層２２ａ～２２ｃが、電気的に互いに絶縁された状態で、独立して島状に配置されている。複数の導電層２２ａ～２２ｃは、銅箔等によって形成される所定厚みの金属で構成される。
導電層２２ａは、半導体素子３ａ、３ｂ及び金属配線板４ａと接続可能な位置に形成されている。導電層２２ａの上面には、半田などの接合材１３を介して半導体素子３ａ、３ｂが配置されているとともに、金属配線板４ａが配置されている。
導電層２２ｂは、半導体素子３ｃ、３ｄ及び金属配線板４ｂと接続可能な位置に形成されている。導電層２２ｂの上面には、半田などの接合材（不図示）を介して半導体素子３ｃ、３ｄが配置されているとともに、金属配線板４ｂが配置されている。
導電層２２ｃは、金属配線板４ｃと接続可能な位置に形成されている。
なお、金属配線板４ａ～４ｃは、半田、超音波、焼結材、レーザー溶接などを用いて導電層２２ａ～２２ｃの上面と接合されている。また、金属配線板４ａ～４ｃは、リードフレームと呼ばれてもよい。
半導体素子３ａ～３ｄは、例えば、シリコン（Ｓｉ）、炭化けい素（ＳｉＣ）窒化ガリウム（ＧａＮ）などを用いて平面視方形状に形成され、ＩＧＢＴ（Insulated Gate Bipolar Transistor）素子とＦＷＤ（Free Wheeling Diode）素子の機能を一体化したＲＣ（Reverse Conducting）－ＩＧＢＴ素子として構成される。なお、半導体素子３ａ～３ｄは、ＲＣ－ＩＧＢＴに限定されず、ＩＧＢＴ、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＢＪＴ（Bipolar Junction Transistor）等のトランジスタとして構成されてもよいし、トランジスタにＦＷＤ（Free Wheeling Diode）等のダイオードを組み合わせて構成されてもよい。また、半導体素子３ａ～３ｄは、逆バイアスに対して十分な耐圧を有するＲＢ（Reverse Blocking）－ＩＧＢＴとして構成されてもよい。また、半導体素子３ａ～３ｄの形状、配置数、配置箇所等は適宜変更が可能である。
例えば、図３に示すように、実施形態における半導体モジュール１は、半導体素子３ａ～３ｄを用いて３相インバータ回路のうちの１相のインバータ回路を構成する。具体的には、実施形態における半導体モジュール１は、３相インバータ回路の１相の上アームを構成する半導体素子３ａ、３ｂと、下アームを構成する半導体素子３ｃ、３ｄとを備えている。なお、半導体素子３ａ～３ｂは、それぞれ、上面にゲート電極（不図示）とエミッタ電極またはソース電極（不図示）とを有し、下面にコレクタ電極またはドレイン電極（不図示）を有しているものとする。
半導体素子３ａのコレクタ電極またはドレイン電極は、導電層２２ａを介して半導体素子３ｂのコレクタ電極またはドレイン電極に接続されている。また、半導体素子３ａのエミッタ電極またはソース電極は、金属配線板４ｂを介して半導体素子３ｂのエミッタ電極またはソース電極に接続されている。すなわち、半導体素子３ａ、３ｂは、金属配線板４ｂ及び導電層２２ａにより互いに並列接続されている。
半導体素子３ｃのコレクタ電極またはドレイン電極は、導電層２２ｂを介して半導体素子３ｄのコレクタ電極またはドレイン電極に接続されている。また、半導体素子３ｃのエミッタ電極またはソース電極は、金属配線板４ｃを介して半導体素子３ｄのエミッタ電極またはソース電極に接続されている。すなわち、半導体素子３ｃ、３ｄは、金属配線板４ｃ及び導電層２２ｂにより互いに並列接続されている。
また、半導体素子３ａ、３ｂのコレクタ電極またはドレイン電極は、金属配線板４ａを介して外部端子Ｐに接続されている。
また、半導体素子３ａ、３ｂのエミッタ電極またはソース電極は、金属配線板４ｂを介して外部端子Ｍに接続されている。
また、半導体素子３ｃ、３ｄのコレクタ電極またはドレイン電極は、導電層２２ｂ及び金属配線板４ｂを介して外部端子Ｍに接続されている。
また、半導体素子３ｃ、３ｄのエミッタ電極またはソース電極は、金属配線板４ｃを介して外部端子Ｎに接続されている。
金属配線板４ａ～４ｃは、例えば、銅素材、銅合金系素材、アルミニウム合金系素材、鉄合金系素材等の金属板を用いて、プレス加工などによって折り曲げて形成されている。
金属配線板４ａは、接合部４０と、立ち上がり部４１と、屈曲部４２とから構成される。接合部４０の下面が導電層２２ａと接合され、接合部４０のＸ方向正側の上面端部が立ち上がり部４１の一方端に接続されている。立ち上がり部４１の他方端が屈曲部４２のＸ方向正側の下面端部に接続され、屈曲部４２の上面が半田やボルトなどにより外部端子Ｐの一端に接合されている。すなわち、金属配線板４ａは、導電層２２ａと外部端子Ｐとを電気的に接続させる。
金属配線板４ｂは、接合部４３～４５と、連結部４６、４７と、立ち上がり部４８と、屈曲部４９とから構成される。なお、金属配線板４ｂ、４ｃは、互いに同じ形状であるため、図４（ａ）及び図４（ｂ）では、金属配線板４ｂのみ示している。
金属配線板４ｂでは、接合部４３の下面が半導体素子３ａの上面に接合され、接合部４４の下面が半導体素子３ｂの上面に接合されている。接合部４３のＸ方向負側の上面端部が連結部４６の一方端に接続され、接合部４４のＸ方向負側の上面端部が連結部４７の一方端に接続され、連結部４６、４７のそれぞれの他方端が接合部４５のＸ方向正側の上面端部に接続されている。すなわち、連結部４６、４７は、接合部４３と接合部４５とを連結するとともに接合部４４と接合部４５とを連結する。また、接合部４５の下面が導電層２２ｂに接合され、接合部４５のＸ方向負側の上面端部が立ち上がり部４８の一方端に接続され、立ち上がり部４８の他方端が屈曲部４９のＸ方向負側の下面端部に接続されている。すなわち、立ち上がり部４８は、接合部４５の端部から上方に立ち上がるように形成されている。また、屈曲部４２の上面が半田やボルトなどにより外部端子Ｍの一端に接合されている。
すなわち、金属配線板４ｂは、半導体素子３ａ、３ｂと外部端子Ｍとを導電層２２ｂを介して電気的に接続させる。このように、金属配線板４ｂは、接合部４３～４５によって３点で半導体素子３ａ、３ｂ及び導電層２２ｂに実装される構成であるため、実装後の金属配線板４ｂの安定性を向上させることができる。
金属配線板４ｃでは、接合部４３の下面が半導体素子３ｃの上面に接合され、接合部４４の下面が半導体素子３ｄの上面に接合されている。接合部４３のＸ方向正側の上面端部が連結部４６の一方端に接続され、接合部４４のＸ方向正側の上面端部が連結部４７の一方端に接続され、連結部４６、４７のそれぞれの他方端が接合部４５のＸ方向負側の上面端部に接合されている。すなわち、連結部４６、４７は、接合部４３と接合部４５とを連結するとともに接合部４４と接合部４５とを連結する。また、接合部４５の下面が導電層２２ｃに接続され、接合部４５のＸ方向正側の上面端部が立ち上がり部４８の一方端に接続され、立ち上がり部４８の他方端が屈曲部４９のＸ方向正側の下面端部に接続されている。すなわち、立ち上がり部４８は、接合部４５の端部から上方に立ち上がるように形成されている。また、屈曲部４９の上面が半田やボルトなどにより外部端子Ｎの一端に接合されている。
すなわち、金属配線板４ｃは、半導体素子３ｃ、３ｄと外部端子Ｎとを導電層２２ｃを介して電気的に接続させる。このように構成される金属配線板４ｃは、接合部４３～４５によって３点で半導体素子３ｃ、３ｄ及び導電層２２ｃに実装される構成であるため、実装後の金属配線板４ｃの安定性を向上させることができる。
また、金属配線板４ｂ、４ｃにおいて、屈曲部４９が連結部４６、４７に向かって屈曲しているため、屈曲部４９と接合部４５とを平面視で少なくとも一部重ねることができ、金属配線板４ｂ、４ｃの実装面積を比較的小さくすることができる。
また、図４（ｂ）に示すように、接合部４３のＹ方向負側の端部から接合部４４のＹ方向正側の端部までの距離ａは、接合部４５のＹ方向負側の端部から接合部４５のＹ方向正側の端部までの距離ｂより長い方が望ましい。このように、距離ａ＞距離ｂとすることにより、金属配線板４ｂの実装面積を比較的小さくすることができる。
また、図４（ｂ）に示すように、距離ｂは、屈曲部４９のＹ方向負側の端部から屈曲部４９のＹ方向正側の端部までの距離ｃより長い方が望ましい。このように、距離ｂ＞距離ｃとすることにより、半田を用いて接合部４５を導電層２２ｂに実装する際に接合部４５のＹ方向周囲に生じるフィレットを平面視において確認することができる。
また、図４（ｂ）に示すように、接合部４５のＸ方向正側の端部から接合部４５のＸ方向負側の端部までの距離ｆは、屈曲部４９のＸ方向正側の端部から屈曲部４９のＸ方向負側の端部までの距離ｅより長い方が望ましい。このように、距離ｆ＞距離ｅとすることにより、半田を用いて接合部４５を導電層２２ｂに実装する際に接合部４５のＸ方向周囲に生じるフィレットを平面視において確認することができる。
また、図４（ｂ）に示すように、距離ｅは、導電層２２ｂのＸ方向正側の端部から導電層２２ｂのＸ方向負側の端部までの距離ｇより短い方が望ましい。なお、平面視において、屈曲部４９が導電層２２ａ、２２ｂの間にかからないようにしつつ、距離ｅ＜距離ｇとなるように構成してもよい。このように、距離ｅ＜距離ｇとすることにより、平面視において、金属配線板４ｂの実装面積を比較的小さくすることができる。
なお、金属配線板４ｃについても同様に、距離ａ＞距離ｂ、距離ｂ＞距離ｃ、距離ｆ＞距離ｅ、距離ｅ＜距離ｇとすることが望ましい。
また、図４（ａ）及び図４（ｂ）に示す金属配線板４ｂの形状はあくまで一例を示すものであり、適宜変更が可能である。
例えば、図５（ａ）に示す金属配線板４ｂのように、屈曲部４９がＸ方向負側に延びるように形成されていてもよい。すなわち、図５（ａ）に示す金属配線板４ｂでは、屈曲部４９が連結部４６、４７から離れる方向に向かって屈曲している。
また、図５（ｂ）に示す金属配線板４ｂのように、屈曲部４９を省略し、立ち上がり部４８に、Ｌ字状に形成される外部端子Ｍを接合してもよい。
また、図５（ｃ）に示す金属配線板４ｂのように、屈曲部４９に貫通孔５０を設けてもよい。なお、貫通孔５０の位置や大きさは特に限定されない。このように、屈曲部５９に貫通孔５０を設けることで、モールド樹脂をケース１１内に充填する際、モールド樹脂を貫通孔５０に通して接合部４５の上面側に落とすことができるため、接合部４５の上面と屈曲部５９の下面との間においてモールド樹脂を十分に満たすことができる。
また、金属配線板４ｂに接続される半導体素子が１つである場合、図５（ｄ）に示す金属配線板４ｂのように、接合部４４及び連結部４７を省略してもよい。
また、金属配線板４ｂに接続される半導体素子が１つである場合、図５（ｅ）に示す金属配線板４ｂのように、接合部４４及び連結部４７を省略するとともに、屈曲部４９を連結部４６から離れる方向に向かって屈曲させてもよい。
＜実施形態における半導体モジュール１の製造方法＞
図１及び図２に示す半導体モジュール１の製造方法としては、下記１）～６）が考えられる。
１）まず、積層基板２上に半導体素子３ａ～３ｃを実装する。
２）次に、積層基板２及び半導体素子３ａ～３ｃに金属配線板４ａ～４ｃ及びワイヤ（不図示）を接合する。
３）次に、積層基板２上にケース１１を実装する。
４）次に、ケース１１内にモールド樹脂を充填する。
５）次に、ケース１１のＸ方向負側の側壁部１１ａに設けられる貫通孔（不図示）に外部端子Ｍを通すとともに、ケース１１のＸ方向正側の側壁部１１ａに設けられる２つの貫通孔（不図示）に外部端子Ｐ、Ｎを通す。
６）そして、金属配線板４ａの屈曲部４２と外部端子Ｐの一端とを接合するとともに、金属配線板４ｂの屈曲部４９と外部端子Ｍの一端とを接合するとともに、金属配線板４ｃの屈曲部４９と外部端子Ｎの一端とを接合する。
なお、外部端子Ｍ、Ｐ、Ｎが予めケース１１に取り付けられている場合では、上記５）が省略される。
ところで、既存の半導体モジュールでは、半導体素子で発生する熱が金属配線板を介して外部端子に伝わることを抑制するために、半導体素子と積層基板上の導電層とを金属配線板を介して接続するとともに別の金属配線板を介して導電層と外部端子とを接続するものがある。このように構成される半導体モジュールによれば、半導体素子で発生する熱を積層基板により放出させることができる。
しかしながら、このように構成される半導体モジュールでは、半導体素子と外部端子との間に２つの金属配線板を接続する必要があり、金属配線板の実装面積が増えることに伴う半導体モジュールの大型化が懸念される。
そこで、実施形態の半導体モジュール１では、金属配線板４ｂ、４ｃの接合部４５に少なくとも立ち上がり部４８を設け、その立ち上がり部４８を介して外部端子Ｍ、Ｎを接続している。接合部４５は、導電層２２ｂ、２２ｃと接合されているため、半導体素子３ａ～３ｄで発生する熱を導電層２２ｂ、２２ｃから放出させることができる。また、導電層２２ｂ、２２ｃと外部端子Ｍ、Ｎとを接続するために金属配線板４ｂ、４ｃ以外の金属配線板をさらに用意する必要がないため、金属配線板４ｂ、４ｃの実装面積の拡大を抑えることができる。
また、金属配線板４ｂ、４ｃは、外部端子Ｍ、Ｎに対して並行に延びる屈曲部４９を有しているため、外部端子Ｍ、Ｎと金属配線板４ｂ、４ｃとの接合時の安定性を図ることができる。
また、実施形態の半導体モジュール１は、立ち上がり部４８を介して外部端子Ｍ、Ｎを接続する構成であるため、外部端子Ｍ、ＮのＺ方向の位置が接合部４５のＺ方向の位置よりも高い場合に好適である。
＜変形例＞
図６（ａ）は、実施形態における半導体モジュール１の変形例を示す斜視図であり、図６（ｂ）は、図６（ａ）に示す半導体モジュール１をＢ－Ｂ´線に沿って切断した断面図である。なお、図６（ａ）及び図６（ｂ）において、図１及び図２に示す構成と同じ構成には同じ符号を付し、その説明を省略する。
図６（ａ）及び図６（ｂ）に示す半導体モジュール１において、図１及び図２に示す半導体モジュール１と異なる点は、金属配線板４ａの屈曲部４２と外部端子Ｐとがケース１１の外部でボルトＢにより接合され、金属配線板４ｂの屈曲部４９と外部端子Ｍとがケース１１の外部でボルトＢにより接合され、金属配線板４ｃの屈曲部４９と外部端子Ｎとがケース１１の外部でボルトＢにより接合されている点である。なお、図６（ａ）及び図６（ｂ）に示す半導体モジュール１におけるその他の構成は、図１及び図２に示す半導体モジュール１と同じである。
＜実施形態における半導体モジュール１の変形例の製造方法＞
実施形態における半導体モジュール１の変形例の製造方法としては、下記７）～１３）が考えられる。
７）まず、積層基板２上に半導体素子３ａ～３ｃを実装する。
８）次に、積層基板２及び半導体素子３ａ～３ｃに金属配線板４ａ～４ｃ及びワイヤ（不図示）を接合する。
９）次に、図７に示すように、積層基板２上にケース１１を実装する。図７に示す金属配線板４ａ～４ｃでは、屈曲部４２、４９がＺ方向に延びているものとする。すなわち、半導体モジュール１の変形例における金属配線板４ｂ、４ｃでは、実装時において、屈曲部４２、４９が屈曲されていないものとする。また、図７に示す金属配線板４ａ～４ｃでは、ボルトＢを通す貫通孔５１が屈曲部４２、４９に設けられているものとする。
１０）次に、ケース１１内にモールド樹脂を充填する。
１１）次に、図８に示すように、蓋５２に予め設けられている３つの貫通孔（不図示）に屈曲部４２、４９を通しつつ、ケース１１の上面に蓋５２を配置する。
１２）次に、図９に示すように、金属配線板４ａの屈曲部４２をＸ方向正側に屈曲させ、金属配線板４ｂの屈曲部４９をＸ方向負側に屈曲させ、金属配線板４ｃの屈曲部４９をＸ方向正側に屈曲させる。
１３）そして、図６（ａ）及び図６（ｂ）に示すように、金属配線板４ａの屈曲部４２と外部端子ＰとをボルトＢにより接合し、金属配線板４ｂの屈曲部４９と外部端子ＭとをボルトＢにより接合し、金属配線板４ｃの屈曲部４９と外部端子ＮとをボルトＢにより接合する。
実施形態における半導体モジュール１の変形例においても、金属配線板４ｂ、４ｃの接合部４５に少なくとも立ち上がり部４８を設け、その立ち上がり部４８を介して外部端子Ｍ、Ｎを接続している。接合部４５は、導電層２２ｂ、２２ｃと接合されているため、半導体素子３ａ～３ｄで発生する熱を導電層２２ｂ、２２ｃから放出することができる。また、導電層２２ｂ、２２ｃと外部端子Ｍ、Ｎとを接続するために金属配線板４ｂ、４ｃ以外の金属配線板をさらに用意する必要がないため、金属配線板４ｂ、４ｃの実装面積の拡大を抑えることができる。
なお、上記実施形態において、半導体素子の個数及び配置箇所は、上記構成に限定されず、適宜変更が可能である。
また、上記実施形態において、導電層の個数及びレイアウトは、上記構成に限定されず、適宜変更が可能である。
また、上記実施形態では、積層基板や半導体素子が平面視矩形状又は方形状に形成される構成としたが、この構成に限定されない。積層基板や半導体素子は、上記以外の多角形状に形成されてもよい。
また、上記実施形態において、上アームがＹ方向負側に位置し、下アームがＹ方向正側に位置する場合について説明したが、この構成に限定されない。上下アームの位置関係は、上記と逆であってもよい。
また、さらに他の実施形態として、上記実施形態及び変形例を全体的または部分的に組み合わせたものでもよい。
また、本実施形態は上記実施形態及び変形例に限定されるものではなく、技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらに、技術の進歩または派生する別技術によって、技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、技術的思想の範囲内に含まれ得る全ての実施態様をカバーしている。
下記に、上記実施形態における特徴点を整理する。
上記実施形態に記載の半導体モジュールは、絶縁板の上面に少なくとも第１回路板と第２回路板が配置された積層基板と、前記第１回路板の上面に配置された第１半導体素子と、第１主端子と、前記第１半導体素子と前記第１主端子とを電気的に接続する第１金属配線板とを備え、前記第１金属配線板は、前記第１半導体素子の上面電極に接合される第１接合部と、前記第２回路板の上面に接合される第２接合部と、前記第１接合部及び前記第２接合部を連結する第１連結部と、前記第２接合部の端部から上方に立ち上がる第１立ち上がり部と、を有し、前記第１立ち上がり部の上端は、前記第１主端子と電気的に接続される。
また、上記実施形態に記載の半導体モジュールにおいて、前記第１立ち上がり部の上端には、所定方向に屈曲する第１屈曲部が設けられ、前記第１主端子の一端と前記第１屈曲部とが、接合されていてもよい。
また、上記実施形態に記載の半導体モジュールにおいて、前記第１屈曲部と前記第２接合部は、平面視で少なくとも一部が重なっていてもよい。
また、上記実施形態に記載の半導体モジュールにおいて、 前記第１屈曲部は、前記第１連結部に向かって屈曲していてもよい。
また、上記実施形態に記載の半導体モジュールにおいて、前記第１屈曲部は、前記第１連結部から離れる方向に向かって屈曲していてもよい。
また、上記実施形態に記載の半導体モジュールにおいて、前記第１半導体素子は、前記第１回路板の上面で所定方向に並んで２つ配置され、前記第１連結部は、２つの前記第１半導体素子に対応して配置された２つの前記第１接合部と前記第２接合部とを連結していてもよい。
また、上記実施形態に記載の半導体モジュールにおいて、前記絶縁板の上面には、更に第３回路板が配置されており、前記第２回路板の上面に配置された第２半導体素子と、第２主端子と、前記第２半導体素子と前記第２主端子とを電気的に接続する第２金属配線板と、を更に備え、前記第２金属配線板は、前記第２半導体素子の上面電極に接合される第３接合部と、前記第３回路板の上面に接合される第４接合部と、前記第３接合部及び前記第４接合部を連結する第２連結部と、前記第４接合部の端部から上方に立ち上がる第２立ち上がり部と、を有し、前記第２立ち上がり部の上端は、前記第２主端子と電気的に接続されていてもよい。
また、上記実施形態に記載の半導体モジュールにおいて、前記第２立ち上がり部の上端には、所定方向に屈曲する第２屈曲部が設けられ、前記第２主端子の一端と前記第２屈曲部とが、接合されていてもよい。
また、上記実施形態に記載の半導体モジュールにおいて、前記第２屈曲部と前記第４接合部は、平面視で少なくとも一部が重なっていてもよい。
また、上記実施形態に記載の半導体モジュールにおいて、前記第２屈曲部は、前記第２連結部に向かって屈曲していてもよい。
また、上記実施形態に記載の半導体モジュールにおいて、前記第２屈曲部は、前記第２連結部から離れる方向に向かって屈曲していてもよい。
また、上記実施形態に記載の半導体モジュールにおいて、前記第２半導体素子は、前記第２回路板の上面で所定方向に並んで２つ配置され、前記第２連結部は、２つの前記第２半導体素子に対応して配置された２つの前記第３接合部と前記第４接合部とを連結していてもよい。
また、上記実施形態に記載の半導体モジュールにおいて、前記第１回路板と電気的に接続される第３主端子を更に備え、前記第１主端子は、出力端子を構成し、前記第２主端子は、負側の入力端子を構成し、前記第３主端子は、正側の入力端子を構成していてもよい。
また、上記実施形態に記載の半導体モジュールにおいて、前記第２主端子及び前記第３主端子は並んで配置され、前記第１主端子は、前記第２主端子及び前記第３主端子に対向するように配置されていてもよい。
以上説明したように、本発明は、半導体素子で発生する熱が主端子に伝わることを抑制しつつ、半導体モジュールの大型化を抑制することができるという効果を有し、特に、半導体モジュールに有用である。
１ ：半導体モジュール
２ ：積層基板
２０ ：絶縁層
２１ ：放熱層
２２ａ～２２ｃ ：導電層
３ａ～３ｄ ：半導体素子
４ａ～４ｃ ：金属配線板
４０ ：接合部
４１ ：立ち上がり部
４２ ：屈曲部
４３ ：接合部
４４ ：接合部
４５ ：接合部
４６ ：連結部
４７ ：連結部
４８ ：立ち上がり部
４９ ：屈曲部
Ｍ、Ｐ、Ｎ ：外部端子

Claims (14)

  1. 絶縁板の上面に少なくとも第１回路板と第２回路板が配置された積層基板と、
    前記第１回路板の上面に配置された第１半導体素子と、
    第１主端子と、
    前記第１半導体素子と前記第１主端子とを電気的に接続する第１金属配線板とを備え、
    前記第１金属配線板は、
    前記第１半導体素子の上面電極に接合される第１接合部と、
    前記第２回路板の上面に接合される第２接合部と、
    前記第１接合部及び前記第２接合部を連結する第１連結部と、
    前記第２接合部の端部から上方に立ち上がる第１立ち上がり部と、を有し、
    前記第１立ち上がり部の上端は、前記第１主端子と電気的に接続される、半導体モジュール。
  2. 前記第１立ち上がり部の上端には、所定方向に屈曲する第１屈曲部が設けられ、
    前記第１主端子の一端と前記第１屈曲部とが、接合されている、請求項１に記載の半導体モジュール。
  3. 前記第１屈曲部と前記第２接合部は、平面視で少なくとも一部が重なっている、請求項２に記載の半導体モジュール。
  4. 前記第１屈曲部は、前記第１連結部に向かって屈曲している、請求項２に記載の半導体モジュール。
  5. 前記第１屈曲部は、前記第１連結部から離れる方向に向かって屈曲している、請求項２に記載の半導体モジュール。
  6. 前記第１半導体素子は、前記第１回路板の上面で所定方向に並んで２つ配置され、
    前記第１連結部は、２つの前記第１半導体素子に対応して配置された２つの前記第１接合部と前記第２接合部とを連結する、請求項１に記載の半導体モジュール。
  7. 前記絶縁板の上面には、更に第３回路板が配置されており、
    前記第２回路板の上面に配置された第２半導体素子と、
    第２主端子と、
    前記第２半導体素子と前記第２主端子とを電気的に接続する第２金属配線板と、を更に備え、
    前記第２金属配線板は、
    前記第２半導体素子の上面電極に接合される第３接合部と、
    前記第３回路板の上面に接合される第４接合部と、
    前記第３接合部及び前記第４接合部を連結する第２連結部と、
    前記第４接合部の端部から上方に立ち上がる第２立ち上がり部と、を有し、
    前記第２立ち上がり部の上端は、前記第２主端子と電気的に接続される、請求項１に記載の半導体モジュール。
  8. 前記第２立ち上がり部の上端には、所定方向に屈曲する第２屈曲部が設けられ、
    前記第２主端子の一端と前記第２屈曲部とが、接合されている、請求項７に記載の半導体モジュール。
  9. 前記第２屈曲部と前記第４接合部は、平面視で少なくとも一部が重なっている、請求項８に記載の半導体モジュール。
  10. 前記第２屈曲部は、前記第２連結部に向かって屈曲している、請求項８に記載の半導体モジュール。
  11. 前記第２屈曲部は、前記第２連結部から離れる方向に向かって屈曲している、請求項８に記載の半導体モジュール。
  12. 前記第２半導体素子は、前記第２回路板の上面で所定方向に並んで２つ配置され、
    前記第２連結部は、２つの前記第２半導体素子に対応して配置された２つの前記第３接合部と前記第４接合部とを連結する、請求項７に記載の半導体モジュール。
  13. 前記第１回路板と電気的に接続される第３主端子を更に備え、
    前記第１主端子は、出力端子を構成し、
    前記第２主端子は、負側の入力端子を構成し、
    前記第３主端子は、正側の入力端子を構成する、請求項７に記載の半導体モジュール。
  14. 前記第２主端子及び前記第３主端子は並んで配置され、
    前記第１主端子は、前記第２主端子及び前記第３主端子に対向するように配置されている、請求項１３に記載の半導体モジュール。
JP2022066388A 2022-04-13 2022-04-13 半導体モジュール Pending JP2023156806A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022066388A JP2023156806A (ja) 2022-04-13 2022-04-13 半導体モジュール
US18/176,035 US20230335460A1 (en) 2022-04-13 2023-02-28 Semiconductor module
CN202310182072.1A CN116913904A (zh) 2022-04-13 2023-03-01 半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022066388A JP2023156806A (ja) 2022-04-13 2022-04-13 半導体モジュール

Publications (1)

Publication Number Publication Date
JP2023156806A true JP2023156806A (ja) 2023-10-25

Family

ID=88307988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022066388A Pending JP2023156806A (ja) 2022-04-13 2022-04-13 半導体モジュール

Country Status (3)

Country Link
US (1) US20230335460A1 (ja)
JP (1) JP2023156806A (ja)
CN (1) CN116913904A (ja)

Also Published As

Publication number Publication date
US20230335460A1 (en) 2023-10-19
CN116913904A (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
JP7428018B2 (ja) 半導体モジュール
US11398448B2 (en) Semiconductor module
WO2021002132A1 (ja) 半導体モジュールの回路構造
JP7428017B2 (ja) 半導体モジュール
US20230352453A1 (en) Semiconductor module
JP2021125545A (ja) 半導体モジュール及び半導体モジュールの製造方法
US11996344B2 (en) Semiconductor device
JP2021145082A (ja) 半導体モジュール及びワイヤボンディング方法
US11335660B2 (en) Semiconductor module
JP7414073B2 (ja) 半導体モジュール
JP7322654B2 (ja) 半導体モジュール
US11887905B2 (en) Semiconductor device
US11984386B2 (en) Semiconductor device
US20220093552A1 (en) Semiconductor module
JP7491043B2 (ja) 半導体モジュール
JP2023156806A (ja) 半導体モジュール
JP7147186B2 (ja) 半導体装置
JP2021174885A (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2019129228A (ja) 半導体装置及びその製造方法
JP7294540B2 (ja) 半導体モジュール
WO2024095710A1 (ja) 半導体モジュール
JP6741135B1 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP7035868B2 (ja) 半導体装置
JP2024018064A (ja) 半導体装置
JP2023168849A (ja) 半導体装置、及び、半導体装置の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20231019