JP2024018064A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2024018064A
JP2024018064A JP2022121128A JP2022121128A JP2024018064A JP 2024018064 A JP2024018064 A JP 2024018064A JP 2022121128 A JP2022121128 A JP 2022121128A JP 2022121128 A JP2022121128 A JP 2022121128A JP 2024018064 A JP2024018064 A JP 2024018064A
Authority
JP
Japan
Prior art keywords
snubber
external terminal
terminal
connection portion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022121128A
Other languages
English (en)
Inventor
立奨 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2022121128A priority Critical patent/JP2024018064A/ja
Priority to US18/216,094 priority patent/US20240038643A1/en
Priority to CN202310791607.5A priority patent/CN117476602A/zh
Publication of JP2024018064A publication Critical patent/JP2024018064A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector

Abstract

【課題】インダクタンスを低減することができ、パワー半導体素子のスイッチング動作時のリンギングを抑制することができる半導体装置を提供する。【解決手段】絶縁回路基板１と、絶縁回路基板１の一方の主面に設けられた半導体チップ３ａ～３ｌと、主面を有し、その主面から立ち上がる第１スナバ接続部を有し、半導体チップ３ａ～３ｌに電気的に接続した第１外部端子８１と、第１外部端子８１と隣接して配置され、第１外部端子８１の主面と同じ方向の主面を有し、その主面から立ち上がる第２スナバ接続部を有し、半導体チップ３ａ～３ｌに電気的に接続した第２外部端子８２と、第１スナバ接続部に一端が接続され、第２スナバ接続部に他端が接続されたコンデンサ４ａ，４ｂと、半導体チップ３ａ～３ｌを封止する封止部材９と、半導体チップ３ａ～３ｌを内側に収容し、第１外部端子８１及び第２外部端子８２が取り付けられたケース７を備える。【選択図】図１

Description

本発明は、パワー半導体素子を搭載する半導体装置（パワー半導体モジュール）に関する。
近年、世界的な脱炭素の動向から電気自動車や電鉄車両等の電動車両が注目されている。電動車両には、インバータやコンバータ等の電力変換装置による効率的なモータ制御が求められ、その電力変換装置には一般的にパワー半導体モジュールが用いられている。パワー半導体モジュールは、直流電力を交流電力に変換或いはその逆に変換するものである。パワー半導体モジュールには、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）及びダイオード等のパワー半導体素子（スイッチング素子）が複数搭載されており、これらのパワー半導体素子をオン、オフのスイッチングすることで電力変換を行う。
従来のパワー半導体モジュールにおいて、パワー半導体素子のスイッチング動作時に発生するリンギングを低減するために、正極端子及び負極端子の間にコンデンサ（スナバコンデンサ）を接続することが知られている。
特許文献１の図１０には、入力端子間に接続されたコンデンサが開示されている。特許文献２の図３には、配線層の間に薄膜状スナバコンデンサを配置することが開示されている。特許文献３の図５には、端子にスナバ回路を収容しているアタッチメントを配置することが開示されている。特許文献４の図１５には、スナバ回路が開示されている。特許文献５の図２５には、入力端子にコンデンサを接続することが開示されている。
特許文献６には、絶縁基板上のスナバ用回路導体パターン間にスナバ回路を形成することが開示されている。特許文献７及び特許文献８には、正極ラインと負極ラインとの間にスナバ回路を備えることが開示されている。特許文献９には、絶縁回路基板上の金属板間にスナバ回路を配置した半導体モジュールが開示されている。特許文献１０には、モジュール内にコンデンサを封止することが開示されている。
特許文献１１には、コンデンサが開示されている。特許文献１２及び特許文献１３には、パワー半導体モジュールの上方に配置したプリント配線板にスナバ回路を有することが開示されている。特許文献１４には、第１パワー端子、第１絶縁シート及び第２パワー端子が順に重なっている端子積層部を有することが開示されている。
特開２０２０－４９２９号公報 特開２０１９－１８６９８３号公報 特開２０１８－１９６２６７号公報 国際公開第２０１６／０６７８３５号 国際公開第２０２０／０４５２６３号 国際公開第２０１８／１９４１５３号 国際公開第２０１９／１６３２０５号 国際公開第２０１８／１４３４２９号 特開２０２１－７７７６４号公報 特開２０１０－７４９３５号公報 国際公開第２０２１／２００１６６号 特開平７－１２２７０８号公報 特開平８－３２０２１号公報 特開２０２１－１０６２３５号公報
しかし、従来のパワー半導体モジュールにおいて、パワー半導体素子を内側に収容したケースの外側で、正極端子及び負極端子にバスバーを介してレーザ溶接やボルト締結等によりコンデンサを接合している。このため、正極端子及び負極端子とコンデンサの間の配線長が長くなり、インダクタンスが増大するという課題がある。
上記課題に鑑み、本発明は、インダクタンスを低減することができ、パワー半導体素子のスイッチング動作時のリンギングを抑制することができる半導体装置を提供することを目的とする。
本発明の一態様は、（ａ）絶縁回路基板と、（ｂ）絶縁回路基板の一方の主面に設けられた半導体チップと、（ｃ）主面を有し、その主面から立ち上がる第１スナバ接続部を有し、半導体チップに電気的に接続した第１外部端子と、（ｄ）第１外部端子と隣接して配置され、第１外部端子の主面と同じ方向の主面を有し、その主面から立ち上がる第２スナバ接続部を有し、半導体チップに電気的に接続した第２外部端子と、（ｅ）第１スナバ接続部に一端が接続され、第２スナバ接続部に他端が接続されたコンデンサと、（ｆ）半導体チップを封止する封止部材と、（ｇ）半導体チップを内側に収容し、第１外部端子及び第２外部端子が取り付けられたケースを備える半導体装置であることを要旨とする。
本発明によれば、インダクタンスを低減することができ、パワー半導体素子のスイッチング動作時のリンギングを抑制することができる半導体装置を提供することができる。
第１実施形態に係る半導体装置の平面図である。 第１実施形態に係る半導体装置の正極端子の平面図である。 第１実施形態に係る半導体装置の負極端子の平面図である。 第１実施形態に係る半導体装置の正極端子及び負極端子を重ねた平面図である。 図１のＡ－Ａ方向から見た断面図である。 図１のＢ－Ｂ方向から見た断面図である。 第１実施形態に係る半導体装置の一部の側面図である。 第１実施形態に係る半導体装置の回路図である。 端子高さとインダクタンスの関係を示すグラフである。 第２実施形態に係る半導体装置の一部の側面図である。 第３実施形態に係る半導体装置の一部の側面図である。 第４実施形態に係る半導体装置の図１のＡ－Ａ方向から見た断面に対応する断面図である。 第４実施形態に係る半導体装置の図１のＢ－Ｂ方向から見た断面に対応する断面図である。 第４実施形態に係る半導体装置の一部の側面図である。 第５実施形態に係る半導体装置の一部の側面図である。
以下において、図面を参照して本発明の第１～第５実施形態を説明する。以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
また、以下の説明における「上」、「下」、「上下」、「左」、「右」、「左右」等の方向の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば「上下」は「左右」に変換して読まれ、１８０°回転して観察すれば「上下」は反転して読まれることは勿論である。また、「上面」及び「下面」をそれぞれ「おもて面」及び「裏面」と読み替えてもよい。
また、本明細書において、「第１外部端子」は、パワー半導体モジュールの正極端子及び負極端子のいずれか一方を意味し、「第２外部端子」は、パワー半導体モジュールの正極端子及び負極端子の「第１外部端子」とは異なる他方を意味する。即ち、「第１外部端子」がパワー半導体モジュールの正極端子であれば、「第２外部端子」はパワー半導体モジュールの負極端子となり、「第１外部端子」がパワー半導体モジュールの負極端子であれば、「第２外部端子」はパワー半導体モジュールの正極端子となる。また、各部材の「第１主面」及び「第２主面」は互いに対向する主面であり、例えば「第１主面」が上面であれば、「第２主面」は下面である。
（第１実施形態）
＜半導体装置の構造＞
第１実施形態に係る半導体装置（パワー半導体モジュール）は、図１に示すように、絶縁回路基板１と、絶縁回路基板１上に搭載されたパワー半導体素子（半導体チップ）３ａ～３ｌと、絶縁回路基板１及び半導体チップ３ａ～３ｌを内側に収容するケース７を備える。図１では、ケース７の内側に配置され、半導体チップ３ａ～３ｌ等を封止する封止部材の図示を省略している。また、図１では、半導体チップ３ａ～３ｌ等に接続されるボンディングワイヤの接続点を黒い丸で模式的に示している。
図１に示す平面視において、第１実施形態に係る半導体装置の長手方向をＸ軸と定義し、図１の右方向をＸ軸の正方向と定義する。また、Ｘ軸に直交する実施形態に係る半導体装置の短手方向をＹ軸と定義し、図１の上方向をＹ軸の正方向と定義する。また、Ｘ軸及びＹ軸に直交する方向をＺ軸と定義し、図１の手前側をＺ軸の正方向と定義する。図２以降も同様とする。
図１では、半導体チップ３ａ～３ｌとして、６並列のＭＯＳＦＥＴを２対直列に接続した２イン１型のパワー半導体モジュールを例示している。半導体チップ３ａ～３ｆが３相のインバータ回路の１相分の上アームを構成し、半導体チップ３ｇ～３ｌが下アームを構成する。なお、第１実施形態に係る半導体装置は、正極端子８１及び負極端子８２を有するパワー半導体モジュールであればよく、２イン１型の半導体モジュールに限定されず、例えば１イン１型や６イン１型の半導体モジュールであってもよい。
半導体チップ３ａ～３ｌは、半導体基板と、半導体基板の下面側に設けられた第１主電極（ドレイン電極）と、半導体基板の上面側に設けられた第２主電極（ソース電極）及び制御電極（ゲート電極）を有する。半導体基板は、例えばシリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）等で構成されている。半導体チップ３ａ～３ｌの配置位置や数は特に限定されない。半導体チップ３ａ～３ｌは、ＭＯＳＦＥＴ等の電界効果トランジスタ（ＦＥＴ）の他にも、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、静電誘導（ＳＩ）サイリスタ又はゲートターンオフ（ＧＴＯ）サイリスタ等であってもよい。
絶縁回路基板１は、例えば直接銅接合（ＤＣＢ）基板又は活性ろう付け（ＡＭＤ）基板等で構成されている。絶縁回路基板１は、絶縁板１０と、絶縁板１０の上面に配置された導電板（導体箔）１１ａ～１１ｊと、絶縁板１０の下面に配置された放熱板（導体箔）１２とを備える（放熱板１２は図５及び図６参照）。絶縁板１０は、例えば酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）、窒化ホウ素（ＢＮ）等を主剤としたセラミクス板や、高分子材料等を用いた樹脂絶縁層を使用可能である。絶縁板１０として樹脂絶縁層を用いる場合には、絶縁板１０の下面側の放熱板１２は無くてもよい。導電板１１ａ～１１ｊ及び放熱板１２は、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）等で構成されている。導電板１１ａ～１１ｊは任意のパターンで形成されており、回路パターンを構成している。
図１に示すように、半導体チップ３ａ～３ｆは、絶縁回路基板１の導電板１１ｂ上に、はんだ又は焼結材等の接合材を介して接合されている。半導体チップ３ｇ～３ｌは、絶縁回路基板１の導電板１１ｈ上に、はんだ又は焼結材等の接合材を介して接合されている。
半導体チップ３ａ～３ｆ及び絶縁回路基板１の周囲を囲むように略矩形形状の外形を有するケース７が配置されている。ケース７の材料としては、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリブチレンサクシネート（ＰＢＳ）、エポキシ、フェノール等の樹脂材料が使用可能である。
ケース７には、制御端子７ａ～７ｉが設けられている。制御端子７ｃは、ボンディングワイヤを介して導電板１１ｆに接続されている。導電板１１ｆは、ボンディングワイヤを介して半導体チップ３ａ～３ｆのそれぞれのソース電極に電気的に接続されている。制御端子７ｃは、半導体チップ３ａ～３ｆのソース電極に流れる電流を検出する。
制御端子７ｄは、ボンディングワイヤを介して導電板１１ｇに接続されている。導電板１１ｇは、ボンディングワイヤを介して半導体チップ３ａ～３ｆのそれぞれのゲート電極に電気的に接続されている。制御端子７ｄは、半導体チップ３ａ～３ｆのそれぞれのゲート電極に制御信号を印加する。
制御端子７ｇは、ボンディングワイヤを介して導電板１１ｉに接続されている。導電板１１ｉは、ボンディングワイヤを介して半導体チップ３ｇ～３ｌのそれぞれのソース電極に接続されている。制御端子７ｇは、半導体チップ３ｇ～３ｌのソース電極に流れる電流を検出する。
制御端子７ｈは、ボンディングワイヤを介して導電板１１ｊに接続されている。導電板１１ｊは、ボンディングワイヤを介して半導体チップ３ｇ～３ｌのそれぞれのゲート電極に電気的に接続されている。制御端子７ｈを介して、半導体チップ３ｇ～３ｌのそれぞれのゲート電極に制御信号を印加する。
ケース７の長手方向の一端側には、板状の外部端子（出力端子）８０が設けられている。また、ケース７の長手方向の他端側には、出力端子８０と対向するように板状の外部端子（正極端子）８１及び外部端子（負極端子）８２が設けられている。出力端子８０、正極端子８１及び負極端子８２の材料としては、銅（Ｃｕ）、Ｃｕ合金、アルミニウム（Ａｌ）又はＡｌ合金等が使用可能である。出力端子８０は、導電板１１ｂに接続されている。導電板１１ｂは、半導体チップ３ａ～３ｆのそれぞれのドレイン電極に電気的に接続されている。また、導電板１１ｂは、リードフレーム６ｇ～６ｌを介して半導体チップ３ｇ～３ｌのそれぞれのソース電極に電気的に接続されている。
正極端子８１及び負極端子８２は、互いに異なる電位の端子として用いられている。正極端子８１は、導電板１１ｈに電気的に接続されている。導電板１１ｈは、半導体チップ３ｅ～３ｈのそれぞれのドレイン電極に電気的に接続されている。負極端子８２は、導電板１１ａ，１１ｅに電気的に接続されている。導電板１１ａは、リードフレーム６ａ～６ｃを介して半導体チップ３ａ～３ｃのそれぞれのソース電極に電気的に接続されている。導電板１１ｅは、リードフレーム６ｄ～６ｆを介して半導体チップ３ｄ～３ｆのそれぞれのソース電極に電気的に接続されている。
図２は、正極端子８１の平面パターンを示す。図２に示すように、正極端子８１は、平面パターン上、互いに離間して平行に延伸する突出部８１ａ，８１ｂと、突出部８１ａ，８１ｂに接続された本体部８１ｃを有する。
突出部８１ａの延伸方向に直交する方向（短手方向）の突出部８１ｂに対向する側とは反対側の側面には、突出部８１ａの主面から立ち上がるようにスナバ接続部（コンデンサ接続用端子）８１ｘが設けられている。スナバ接続部８１ｘは、例えば、突出部８１ａと一体的に形成されており、突出部８１ａに切り込みを入れて上面側に折り曲げることにより形成可能である。
突出部８１ｂの延伸方向に直交する方向（短手方向）の突出部８１ａに対向する側とは反対側の側面には、突出部８１ｂの主面から立ち上がるようにスナバ接続部８１ｙが設けられている。スナバ接続部８１ｙは、例えば、突出部８１ｂと一体的に形成されており、突出部８１ｂに切り込みを入れて上面側に折り曲げることにより形成可能である。
図３は、負極端子８２の平面パターンを示す。図３に示すように、負極端子８２は、平面パターン上、互いに離間して平行に延伸する突出部８２ａ，８２ｂと、突出部８２ａ，８２ｂに接続された本体部８２ｃを有する。負極端子８２の突出部８２ａ，８２ｂには、Ｎ字状又はＺ字状に折れ曲がる段差部８２ｍ，８２ｎが設けられている。段差部８２ｍ，８２ｎにより、突出部８２ａ，８２ｂの水平レベルは、突出部８１ａ，８１ｂの水平レベルと一致する。「水平レベル」とは、絶縁回路基板１の上面から、絶縁回路基板１の上面に対して垂直方向（法線方向）の距離と定義できる。
突出部８２ａの延伸方向に直交する方向（短手方向）の突出部８２ｂに対向する側の側面には、突出部８２ａの主面から立ち上がるようにスナバ接続部８２ｘが設けられている。スナバ接続部８２ｘは、例えば、突出部８２ａと一体的に形成されており、突出部８２ａに基地込みを入れて上面側に折り曲げることにより形成可能である。
突出部８２ｂの延伸方向に直交する方向（短手方向）の突出部８２ａに対向する側の側面には、突出部８２ｂの主面から立ち上がるようにスナバ接続部８２ｙが設けられている。スナバ接続部８２ｙは、例えば、突出部８２ｂと一体的に形成されており、突出部８２ｂに切り込みを入れて上面側に折り曲げることにより形成可能である。
図４は、正極端子８１及び負極端子８２を重ね合わせた平面パターンを示し、更に、正極端子８１及び負極端子８２の間に配置される絶縁シート８３を一点鎖線で模式的に示している。図４に示すように、絶縁シート８３の外縁（端部）は、正極端子８１及び負極端子８２の外縁（端部）よりも大きい寸法を有しており、正極端子８１と負極端子８２との必要な絶縁沿面距離を確保する。
図４に示すように、正極端子８１の突出部８１ａと負極端子８２の突出部８２ａは、互いに隣接して配置され、互いに同じ方向の主面を有し、互いに平行に延伸する。突出部８１ａのスナバ接続部８１ｘは、突出部８２ａのスナバ接続部８２ｘと対向する。突出部８１ａのスナバ接続部８１ｘが設けられていない部分と、突出部８２ａのスナバ接続部８２ｘが設けられていない部分とは、距離Ｄ１で互いに離間している。突出部８１ａのスナバ接続部８１ｘと、突出部８２ａのスナバ接続部８２ｘとは、距離Ｄ１よりも大きい距離Ｄ２で互いに離間している。
正極端子８１の突出部８１ｂと負極端子８２の突出部８２ｂは、互いに隣接して配置され、互いに同じ方向の主面を有し、互いに平行に延伸する。突出部８１ｂのスナバ接続部８１ｙは、突出部８２ｂのスナバ接続部８２ｙと対向する。突出部８１ｂのスナバ接続部８１ｙが設けられていない部分と、突出部８２ｂのスナバ接続部８２ｙが設けられていない部分とは、距離Ｄ３で互いに離間している。突出部８１ｂのスナバ接続部８１ｙと、突出部８２ｂのスナバ接続部８２ｙとは、距離Ｄ３よりも大きい距離Ｄ４で互いに離間している。距離Ｄ１及び距離Ｄ３は互いに等しくてもよく、互いに異なっていてもよい。距離Ｄ２及び距離Ｄ４は互いに等しくてもよく、互いに異なっていてもよい。
図１に示すように、正極端子８１の突出部８１ａ，８１ｂは、ケース７の内側において絶縁シート８３の端部よりも内側に突出して延伸し、導電板１１ｈに電気的に接続される。負極端子８２の突出部８２ａ，８２ｂは、ケース７の内側において絶縁シート８３の端部よりも内側に突出して延伸し、導電板１１ｅに電気的に接続される。
突出部８１ａ上にはコンデンサ４ａの一端が接続され、突出部８２ａ上にはコンデンサ４ａの他端が接続されている。突出部８１ｂ上にはコンデンサ４ｂの一端が接続され、突出部８２ｂ上にはコンデンサ４ｂの他端が接続されている。コンデンサ４ａ，４ｂは、半導体チップ３ａ～３ｌのスイッチング動作時に発生するリンギングノイズを低減するスナバ回路として機能する。コンデンサ４ａ，４ｂとしては、例えばマイカコンデンサや、立方体型のセラミックコンデンサを採用可能である。
図１の正極端子８１の突出部８１ａ及びコンデンサ４ａを通過するＡ－Ａ方向から見た断面を図５に示す。図５に示すように、ケース７の内側の絶縁回路基板１及び半導体チップ３ａ～３ｌ等は、封止部材９により封止されている。封止部材９は、熱硬化型のシリコーンゲルやエポキシ系樹脂等の絶縁性の封止樹脂が使用可能である。絶縁回路基板１の下面側には、冷却体（ベース）２が配置されている。冷却体２の材料としては、例えば銅（Ｃｕ）、アルミニウム（Ａｌ）、Ａｌと炭化珪素の複合材料（ＡｌＳｉＣ）、マグネシウム（Ｍｇ）と炭化珪素の複合材料（ＭｇＳｉＣ）等の熱伝導が大きい材料が使用可能である。
図５に示すように、正極端子８１の上面と負極端子８２の下面との間には、絶縁シート８３が配置されている。即ち、正極端子８１及び負極端子８２は、パワー半導体モジュールの内部から外部へ、絶縁シート８３を介して積層されたラミネート配線構造を構成している。正極端子８１の本体部８１ｃの少なくとも一部と、負極端子８２の本体部８２ｃの少なくとも一部が、絶縁シート８３を介して互いに対向する。正極端子８１と負極端子８２の対向する距離は絶縁シート８３の厚みで一定である。正極端子８１及び負極端子８２には、逆方向に電流が流れるため、配線の寄生インダクタンスを低減することができる。
絶縁シート８３としては、絶縁紙やポリイミド又はポリアミド等の絶縁性及び耐熱性の高いシートが使用可能である。絶縁シート８３の厚みは、パワー半導体モジュールの定格電圧に依存するが、定格電圧が１２００Ｖの場合、０．１ｍｍ以上、１．０ｍｍ以下とする。より好ましくは、０．２ｍｍ以上、０．６ｍｍ以下とすることで、正極端子８１と負極端子８２の配線インダクタンスを大幅に低減することができる。
正極端子８１の突出部８１ａは、高さ調整のための銅（Ｃｕ）材等の導電ブロック（スペーサ）５ａにレーザ溶接等により接合されている。正極端子８１の突出部８１ａは、スペーサ５ａを介して、導電板１１ｈに電気的に接続されている。なお、正極端子８１の突出部８１ａが段差部を有して折れ曲がる場合には、突出部８１ａがスペーサを介さずに、超音波接合又はレーザ溶接等により、導電板１１ｈに直接接合していてもよい。
突出部８１ａには、突出部８１ａの上面に対して垂直方向に延伸するようにスナバ接続部８１ｘが設けられている。スナバ接続部８１ｘは、スペーサ５ａの直上に設けられているが、スペーサ５ａの直上よりもケース７側に設けられていてもよい。スナバ接続部８１ｘは、突出部８１ａの絶縁回路基板１側の端部に設けられていてもよい。スナバ接続部８１ｘの上端には、コンデンサ４ａの一方の端子４１がはんだ又は焼結材等の接合材を介して接合されている。
図１の負極端子８２の突出部８２ａ及びコンデンサ４ａを通過するＢ－Ｂ方向から見た断面を図６に示す。図６に示すように、負極端子８２の突出部８２ａには段差部８２ｍが設けられており、負極端子８２の突出部８２ａの水平レベルは、図５に示した正極端子８１の突出部８１ａの水平レベルと略一致している。
負極端子８２の突出部８２ａは、高さ調整のための銅（Ｃｕ）材等の導電ブロック（スペーサ）５ｂにレーザ溶接等により接合されている。負極端子８２の突出部８２ａは、スペーサ５ｂを介して、導電板１１ｅに電気的に接続されている。スペーサ５ｂの高さは、図５に示した正極端子８１の突出部８１ａに接続されるスペーサ５ａの高さと等しい。
なお、負極端子８２の突出部８２ａに段差部８２ｍが設けられず、負極端子８２の突出部８２ａの水平レベルが、図５に示した正極端子８１の突出部８１ａの水平レベルよりも高くてもよい。その場合、負極端子８２の突出部８２ａに接続されるスペーサ５ｂの高さは、図５に示した正極端子８１の突出部８１ａに接続されるスペーサ５ａの高さよりも高くてもよい。
また、負極端子８２の突出部８２ａが段差部８２ｍよりも大きな段差部を有して折れ曲がる場合には、負極端子８２の突出部８２ａがスペーサを介さずに、超音波接合又はレーザ溶接等により、導電板１１ｅに直接接合していてもよい。
突出部８２ａには、突出部８２ａの上面に対して垂直方向に延伸するようにスナバ接続部８２ｘが設けられている。スナバ接続部８２ｘは、スペーサ５ｂの直上に設けられているが、スペーサ５ｂの直上よりもケース７側に設けられていてもよい。スナバ接続部８２ｘは、突出部８２ａの絶縁回路基板１側の端部に設けられていてもよい。スナバ接続部８２ｘの上端には、コンデンサ４ａの他方の端子４２がはんだ又は焼結材等の接合材を介して接合されている。
図７は、第１実施形態に係る半導体装置の構成要素である正極端子８１の突出部８１ａ、負極端子８２の突出部８２ａ、及びコンデンサ４ａを抜き出して、Ｚ軸の負方向に見た側面図である。図７に示すように、正極端子８１の突出部８１ａと負極端子８２の突出部８２ａは、距離Ｄ１で互いに離間する。突出部８１ａのスナバ接続部８１ｘと突出部８２ａのスナバ接続部８２ｘは、互いに平行に延伸し、距離Ｄ１よりも広い距離Ｄ２で互いに離間する。スナバ接続部８１ｘは、突出部８１ａの上面に対して垂直方向に延伸し、高さＨ１を有する。スナバ接続部８２ｘは、突出部８２ａの上面に対して垂直方向に延伸し、高さＨ２を有する。高さＨ１，Ｈ２は互いに同一であり、適宜調整可能である。
なお、図１に示した正極端子８１の突出部８１ｂ、負極端子８２の突出部８２ｂ、及びコンデンサ４ｂは、図７に示した正極端子８１の突出部８１ａ、負極端子８２の突出部８２ａ、及びコンデンサ４ａの構造と同様である。
第１実施形態に係る半導体装置の等価回路を図８に示す。図８に示すように、第１実施形態に係る半導体装置は、３相ブリッジ回路の一部を構成する。正極端子Ｐに、上アーム側のトランジスタＴ１のドレイン電極が接続され、負極端子Ｎに、下アーム側のトランジスタＴ２のソース電極が接続されている。トランジスタＴ１のソース電極及びトランジスタＴ２のドレイン電極が出力端子Ｕ及び補助ソース端子Ｓ１に接続されている。トランジスタＴ２のソース電極には、補助ソース端子Ｓ２が接続されている。
トランジスタＴ１，Ｔ２のゲート電極にはゲート制御端子Ｇ１，Ｇ２が接続されている。トランジスタＴ１，Ｔ２には、還流ダイオード（ＦＷＤ）となるボディーダイオードＤ１１，Ｄ１２が逆並列に接続して内蔵されている。正極端子Ｐと負極端子Ｎの間には、コンデンサＣ１，Ｃ２が並列に接続されている。
図８に示した出力端子Ｕ、正極端子Ｐ及び負極端子Ｎが、図１に示した出力端子８０、正極端子８１及び負極端子８２に対応する。図８に示したトランジスタＴ１及びボディーダイオードＤ１１が、図１に示した半導体チップ３ａ～３ｆに対応する。図８に示したトランジスタＴ２及びボディーダイオードＤ１２が、図１に示した半導体チップ３ｇ～３ｌに対応する。図８に示したゲート制御端子Ｇ１，Ｇ２が、図１に示した制御端子７ｄ，７ｈに対応し、図８に示した補助ソース端子Ｓ１，Ｓ２が、図１に示した制御端子７ｃ，７ｇに対応する。
図８に示したコンデンサＣ１は、図１では図示を省略するが、ケース７の外側において、正極端子８１及び負極端子８２にボルト締結又はレーザ溶接等により接合されるコンデンサに対応する。図８に示したコンデンサＣ２は、図１に示したコンデンサ４ａ，４ｂに対応する。図８に示すように、第１実施形態に係る半導体装置では、コンデンサＣ２を追加することにより、コンデンサＣ１とトランジスタＴ１，Ｔ２の経路（ループ）よりもコンデンサＣ２とトランジスタＴ１，Ｔ２の経路（ループ）が小さくなり、配線長が短くなるため、インダクタンスを低減することができる。
第１実施形態に係る半導体装置によれば、ケース７の内側において、正極端子８１及び負極端子８２の間に接続されるコンデンサ４ａ，４ｂを設けることにより、コンデンサ４ａ，４ｂを絶縁回路基板１の近傍に配置することができるので、インダクタンスを低減することができ、半導体チップ３ａ～３ｌのスイッチング動作時に発生するリンギングを抑制することができる。更に、コンデンサ４ａ，４ｂが絶縁回路基板１の上方に配置されるため、絶縁回路基板１の上面に配置する場合と比較して、絶縁回路基板１の面積を削減することができる。
更に、正極端子８１の突出部８１ａと、負極端子８２の突出部８２ａの距離Ｄ１とは個別に、突出部８１ａのスナバ接続部８１ｘと、突出部８２ａのスナバ接続部８２ｘとの距離Ｄ２を調整することができるため、コンデンサ４ａの長さ及び正極端子８１の突出部８１ａ及び負極端子８２の突出部８２ａの配置と、コンデンサ４ａの配置の自由度を向上させることができる。
図９は、スナバ接続部８１ｘ，８１ｙ，８２ｘ，８２ｙの高さ（端子高さ）とインダクタンスの関係を示す。図９に示すように、スナバ接続部８１ｘ，８１ｙ，８２ｘ，８２ｙの高さが低いほど、インダクタンスを低減することができる。
＜半導体装置の製造方法＞
次に、図１～図８を参照して、第１実施形態に係る半導体装置の製造方法の一例を説明する。図５及び図６に示した絶縁回路基板１の放熱板１２を、はんだ又は焼結材等の接合材を用いて冷却体２に接合する。また、図１に示した絶縁回路基板１の導電板１１ｂ，１１ｈに、半導体チップ３ａ～３ｌの下面側のドレイン電極を、はんだ又は焼結材等の接合材を用いて接合する。
次に、半導体チップ３ａ～３ｌの上面側のソース電極と導電板１１ａ，１１ｂ，１１ｅとを、銅（Ｃｕ）やアルミニウム（Ａｌ）等のリードフレーム６ａ～６ｌを用いて、はんだ又は焼結材等の接合材で電気的に接続する。この電気的な接続は、ワイヤやリボン等の超音波ボンディング等を用いてもよい。半導体チップ３ａ～３ｌの上面側のゲート電極は、電流容量が小さいため、アルミニウム（Ａｌ）等のワイヤボンディングにより、導電板１１ｇ，１１ｊと電気的に接続する。
次に、絶縁シート８３を用意し、金型等を用いて、絶縁シート８３を正極端子８１及び負極端子８２の形状に対応した形状に形成する。正極端子８１及び負極端子８２は、銅（Ｃｕ）板等から金型により打ち抜き形成する。この際、正極端子８１の突出部８１ａ，８１ｂのスナバ接続部８１ｘ，８１ｙと、負極端子８２の突出部８２ａ，８２ｂのスナバ接続部８２ｘ，８２ｙも形成する。
次に、絶縁シート８３を、正極端子８１及び負極端子８２で挟んで積層し、成形金型に取付け、同時に、出力端子８０及び制御端子７ａ～７ｉを成形金型に取付ける。そして、樹脂材料を用いて、正極端子８１、負極端子８２、出力端子８０及び制御端子７ａ～７ｉがインサートされたケース７を成形し、正極端子８１、負極端子８２、出力端子８０及び制御端子７ａ～７ｉをケース７と一体化する。
次に、正極端子８１、負極端子８２及び出力端子８０等をインサート成形したケース７と冷却体２を、絶縁回路基板１及び半導体チップ３ａ～３ｌを囲むように接着する。正極端子８１、負極端子８２及び出力端子８０は、導電板１１ａ，１１ｂ，１１ｅ，１１ｈに、スペーサ５ａ，５ｂ等を介して接合する。例えば、スペーサ５ａ，５ｂ等と導電板１１ａ，１１ｂ，１１ｅ，１１ｈの接合にははんだ又は焼結材等の接合材を用い、スペーサ５ａ，５ｂ等と正極端子８１、負極端子８２及び出力端子８０との接合にはレーザ溶接を用いてよい。制御端子７ｃ，７ｄ，７ｇ，７ｈと導電板１１ｆ，１１ｇ，１１ｉ，１１ｊは、ワイヤボンディング等で電気的に接続する。
次に、正極端子８１の突出部８１ａのスナバ接続部８１ｘに、はんだ又は焼結材等の接合材を用いて、コンデンサ４ａの一端を接合する。負極端子８２の突出部８２ａのスナバ接続部８２ｘに、はんだ又は焼結材等の接合材を用いて、コンデンサ４ａの他端を接合する。正極端子８１の突出部８１ｂのスナバ接続部８１ｙに、はんだ又は焼結材等の接合材を用いて、コンデンサ４ｂの一端を接合する。負極端子８２の突出部８２ｂのスナバ接続部８２ｙに、はんだ又は焼結材等の接合材を用いて、コンデンサ４ｂの他端を接合する。
次に、冷却体２及びケース７で囲まれた範囲を、絶縁回路基板１及び半導体チップ３ａ～３ｌ等が保護されるように、封止樹脂等の封止部材９で封止する。この際、コンデンサ４ａ，４ｂも、封止部材９により封止される。これにより、第１実施形態に係る半導体装置が完成する。
（第２実施形態）
図１０は、第２実施形態に係る半導体装置の構成要素である正極端子８１の突出部８１ａ、負極端子８２の突出部８２ａ、及びコンデンサ４ａを抜き出して、Ｚ軸の負方向に見た側面図である。図１０に示すように、第２実施形態に係る半導体装置は、スナバ接続部８１ｘ，８２ｘが、突出部８１ａ，８２ａの上面の垂直方向に対して斜め方向に延伸する点が、図７に示した第１実施形態に係る半導体装置と異なる。
スナバ接続部８１ｘは、高さＨ１を有する。スナバ接続部８１ｘは、突出部８１ａの上面から離れるほど、スナバ接続部８２ｘから離れる方向に延伸する。スナバ接続部８１ｘの側面と突出部８１ａの上面とがなす角度θ１は、例えば３０°以上、９０°未満程度である。
スナバ接続部８２ｘは、スナバ接続部８１ｘの高さＨ１と同じ高さＨ２を有する。スナバ接続部８２ｘは、突出部８２ａの上面から離れるほど、スナバ接続部８１ｘから離れる方向に延伸する。スナバ接続部８２ｘの側面と突出部８２ａの上面とがなす角度θ２は、角度θ１と同一である。
突出部８１ａ，８２ａの間、及びスナバ接続部８１ｘの下端とスナバ接続部８２ｘの下端の間は、距離Ｄ１で離間する。スナバ接続部８１ｘの上端とスナバ接続部８２ｘの上端の間は、距離Ｄ１よりも大きい距離Ｄ２で離間する。第２実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と実質的に同様であるので、重複した説明を省略する。
第２実施形態に係る半導体装置によれば、第１実施形態に係る半導体装置と同様に、ケース７の内側にコンデンサ４ａ，４ｂを設けることにより、インダクタンスを低減することができ、半導体チップ３ａ～３ｌのスイッチング動作時に発生するリンギングを抑制することができる。
更に、第２実施形態に係る半導体装置によれば、スナバ接続部８１ｘ，８２ｘが、突出部８１ａ，８２ａの上面に対して斜め方向に延伸するので、突出部８１ａ，８２ａの離間する距離Ｄ１とは個別に、スナバ接続部８１ｘの上端と、スナバ接続部８２ｘの上端との距離Ｄ２を調整することができる。よって、正極端子８１の突出部８１ａ及び負極端子８２の突出部８２ａの配置と、コンデンサ４ａの配置の自由度を向上させることができる。
なお、角度θ１，θ２を鈍角とし、スナバ接続部８１ｘを、突出部８１ａの上面から離れるほど、スナバ接続部８２ｘに近づく方向に延伸するように設けると共に、スナバ接続部８２ｘを、突出部８２ａの上面から離れるほど、スナバ接続部８１ｘに近づく方向に延伸するように設けてもよい。
（第３実施形態）
図１１は、第３実施形態に係る半導体装置の構成要素である正極端子８１の突出部８１ａ、負極端子８２の突出部８２ａ、及びコンデンサ４ａを抜き出して、Ｚ軸の負方向に見た側面図である。図１１に示すように、第３実施形態に係る半導体装置は、突出部８１ａ，８２ａの水平レベルが互いに異なり、スナバ接続部８１ｘ，８２ｘの高さＨ１，Ｈ２が互いに異なる点が、図７に示した第１実施形態に係る半導体装置と異なる。
例えば、正極端子８１と負極端子８２の間に絶縁シート８３を挟むため、正極端子８１及び負極端子８２に段差部等を設けない場合には、図１１に示すように、突出部８１ａの水平レベルは、突出部８２ａの水平レベルよりも低くなる。このため、スナバ接続部８１ｘの高さＨ１を、スナバ接続部８２ｘの高さＨ２よりも高くすることにより、スナバ接続部８１ｘの上端の水平レベルと、スナバ接続部８２ｘの上端の水平レベルを一致させることができる。第３実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と実質的に同様であるので、重複した説明を省略する。
第３実施形態に係る半導体装置によれば、第１実施形態に係る半導体装置と同様に、ケース７の内側にコンデンサ４ａ，４ｂを設けることにより、インダクタンスを低減することができ、半導体チップ３ａ～３ｌのスイッチング動作時に発生するリンギングを抑制することができる。更に、第３実施形態に係る半導体装置によれば、突出部８１ａ，８２ａの水平レベルが互いに異なる場合には、スナバ接続部８１ｘ，８２ｘの高さＨ１，Ｈ２を互いに異ならせることにより、スナバ接続部８１ｘ，８２ｘの上端の水平レベルを揃えることができ、コンデンサ４ａを容易に接続することができる。
（第４実施形態）
図１２は、図１のＡ－Ａ方向から見た断面に対応する第４実施形態に係る半導体装置の断面図である。図１３は、図１のＢ－Ｂ方向から見た断面に対応する第４実施形態に係る半導体装置の断面図である。図１４は、第４実施形態に係る半導体装置の構成要素である正極端子８１の突出部８１ａ、負極端子８２の突出部８２ａ、コンデンサ４ａ、駆動回路基板２０を抜き出して、Ｚ軸の負方向に見た側面図である。
図１２～図１４に示すように、第４実施形態に係る半導体装置は、ケース７の上面側に設けられた駆動回路基板２０を更に備え、コンデンサ４ａが駆動回路基板２０上に設けられている点が、第１実施形態に係る半導体装置と異なる。駆動回路基板２０は、半導体チップ３ａ～３ｌのゲート電極に制御信号を印加することにより、半導体チップ３ａ～３ｌを駆動する。なお、駆動回路基板２０は、第１～第３実施形態に係る半導体装置においても設けられていてもよい。
図１２及び図１３に示すように、スナバ接続部８１ｘ，８２ｘの上部は、封止部材９の上面から突出して露出している。スナバ接続部８１ｘ，８２ｘの高さＨ１，Ｈ２は、図７に示した第１実施形態に係る半導体装置のスナバ接続部８１ｘ，８２ｘの高さＨ１，Ｈ２よりも高い。図１２～図１４に示すように、駆動回路基板２０には、スナバ接続部８１ｘ，８２ｘの上部が貫通する貫通穴２０ａ，２０ｂが設けられている。コンデンサ４ａは、駆動回路基板２０を介して、スナバ接続部８１ｘ，８２ｘに接続されている。
なお、スナバ接続部８１ｘ，８２ｘは、突出部８１ａ，８２ａの主面に対して垂直方向に延伸する代わりに、突出部８１ａ，８２ａの主面の垂直方向に対して斜め方向に延伸していてもよい。また、突出部８１ａ，８２ａの主面の水平レベルが互いに異なる場合には、スナバ接続部８１ｘ，８２ｘの高さＨ１，Ｈ２を互いに異ならせることで、スナバ接続部８１ｘ，８２ｘの上端の水平レベルを一致させてもよい。第４実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と実質的に同様であるので、重複した説明を省略する。
第４実施形態に係る半導体装置の製造時には、封止部材９を形成する際に、封止部材９の上面からスナバ接続部８１ｘ，８２ｘの上部を突出させる。そして、駆動回路基板２０を配置する際に、スナバ接続部８１ｘ，８２ｘを貫通穴２０ａ，２０ｂに挿入し、スナバ接続部８１ｘ，８２ｘの上端にコンデンサ４ａをはんだ又は焼結材等の接合材を用いて接合する。コンデンサ４ａは、駆動回路基板２０上に予め搭載されていてもよく、或いはスナバ接続部８１ｘ，８２ｘを貫通穴２０ａ，２０ｂに挿入した後に、駆動回路基板２０上に搭載してもよい。第４実施形態に係る半導体装置の製造方法の他の手順は、第１実施形態に係る半導体装置の製造方法と実質的に同様であるので、重複した説明を省略する。
第４実施形態に係る半導体装置によれば、第１実施形態に係る半導体装置と同様に、ケース７の内側にコンデンサ４ａ，４ｂを設けることにより、インダクタンスを低減することができ、半導体チップ３ａ～３ｌのスイッチング動作時に発生するリンギングを抑制することができる。更に、第４実施形態に係る半導体装置によれば、コンデンサ４ａを駆動回路基板２０上に設けるので、コンデンサ４ａの脱着が容易となる。
更に、第４実施形態に係る半導体装置によれば、正極端子８１の突出部８１ａと、負極端子８２の突出部８２ａの距離Ｄ１とは個別に、突出部８１ａのスナバ接続部８１ｘと、突出部８２ａのスナバ接続部８２ｘとの距離Ｄ２を調整することができるため、コンデンサ４ａの長さ及び正極端子８１の突出部８１ａ及び負極端子８２の突出部８２ａの配置と、コンデンサ４ａの配置の自由度を向上させることができる。
（第５実施形態）
図１５は、第５実施形態に係る半導体装置の構成要素である正極端子８１の突出部８１ａ、負極端子８２の突出部８２ａ、コンデンサ４ａ、駆動回路基板２０を抜き出して、Ｚ軸の負方向に見た側面図である。図１５に示すように、第５実施形態に係る半導体装置は、ケース７の上面側に設けられた駆動回路基板２０を更に備え、コンデンサ４ａが駆動回路基板２０上に設けられている点は、図１４に示した第４実施形態に係る半導体装置と共通する。しかし、第５実施形態に係る半導体装置は、突出部８１ａ，８２ａの距離Ｄ１と、スナバ接続部８１ｘ，８２ｘの距離Ｄ２が互いに同一である点が、第４実施形態に係る半導体装置と異なる。
なお、スナバ接続部８１ｘ，８２ｘは、突出部８１ａ，８２ａの主面に対して垂直方向に延伸する代わりに、突出部８１ａ，８２ａの主面の垂直方向に対して斜め方向に延伸していてもよい。また、突出部８１ａ，８２ａの主面の水平レベルが互いに異なる場合には、スナバ接続部８１ｘ，８２ｘの高さＨ１，Ｈ２を互いに異ならせることで、スナバ接続部８１ｘ，８２ｘの上端の水平レベルを一致させてもよい。第５実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と実質的に同様であるので、重複した説明を省略する。
第５実施形態に係る半導体装置によれば、第１実施形態に係る半導体装置と同様に、ケース７の内側にコンデンサ４ａ，４ｂを設けることにより、インダクタンスを低減することができ、半導体チップ３ａ～３ｌのスイッチング動作時に発生するリンギングを抑制することができる。更に、第５実施形態に係る半導体装置によれば、コンデンサ４ａを駆動回路基板２０上に設けるので、コンデンサ４ａの脱着が容易となる。
（その他の実施形態）
上記のように、本発明は第１～第５実施形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
例えば、第１～第５実施形態において、正極端子８１が下側、負極端子８２が上側のラミネート配線構造を例示したが、正極端子８１及び負極端子８２の位置関係が逆でもよい。即ち、正極端子８１が上側、負極端子８２が下側のラミネート配線構造であってもよい。
また、第１～第５実施形態において、正極端子８１及び負極端子８２のラミネート配線構造を例示したが、ラミネート配線構造でなくてもよい。例えば、ボルト締結端子構造のように、絶縁シート８３を有さずに、平面視で正極端子８１及び負極端子８２が互いに重ならず、互いに離間して配置されていてもよい。
また、第１～第５実施形態において、正極端子８１の突出部８１ａのスナバ接続部８１ｘと、負極端子８２の突出部８２ａのスナバ接続部８２ｘにコンデンサ４ａを接続すると共に、正極端子８１の突出部８１ｂのスナバ接続部８１ｙと、負極端子８２の突出部８２ｂのスナバ接続部８２ｙにコンデンサ４ｂを接続する場合を例示したが、コンデンサ４ａ，４ｂの一方を設けなくてもよい。また、コンデンサ４ａ，４ｂを設けない突出部にはスナバ接続部を設けなくてもよい。
また、第１～第５実施形態において、正極端子８１が２本の突出部８１ａ，８１ｂを有し、負極端子８２が２本の突出部８２ａ，８２ｂを有する場合を例示したが、これに限定されない。例えば、正極端子８１が１本の突出部８１ａのみを有していてもよく、負極端子８２が１本の突出部８２ａのみを有していてもよい。即ち、正極端子８１の１本の突出部と、負極端子８２の１本の突出端子の組み合わせがあればよい。例えば、正極端子８１が１本の突出部８１ａのみを有し、負極端子８２が１本の突出部８２ａのみを有し、突出部８１ａ，８２ａにスナバ接続部８１ｘ，８２ｘが設けられ、スナバ接続部８１ｘ，８２ｘにコンデンサ４ａが接続されていてよい。
また、第１～第５実施形態が開示する構成を、矛盾の生じない範囲で適宜組み合わせることができる。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１…絶縁回路基板
２…冷却体（ベース）
３ａ～３ｌ…パワー半導体素子（半導体チップ）
４ａ，４ｂ…コンデンサ
５ａ，５ｂ…導電ブロック（スペーサ）
６ａ～６ｌ…リードフレーム
７…ケース
７ａ～７ｉ…制御端子
９…封止部材
１０…絶縁板
１１ａ～１１ｊ…導電板
１２…放熱板
２０…駆動回路基板
２０ａ，２０ｂ…貫通穴
４１，４２…端子
８０…外部端子（出力端子）
８１…外部端子（正極端子）
８１ａ，８１ｂ…突出部
８１ｃ…本体部
８１ｘ，８１ｙ…スナバ接続部
８２…外部端子（負極端子）
８２ａ，８２ｂ…突出部
８２ｃ…本体部
８２ｍ，８２ｎ…段差部
８２ｘ，８２ｙ…スナバ接続部
８３…絶縁シート
Ｃ１，Ｃ２…コンデンサ
Ｄ１１，Ｄ１２…ボディーダイオード
Ｇ１，Ｇ２…ゲート制御端子
Ｎ…負極端子
Ｐ…正極端子
Ｓ１，Ｓ２…補助ソース端子
Ｔ１，Ｔ２…トランジスタ
Ｕ…出力端子
図１に示す平面視において、第１実施形態に係る半導体装置の長手方向をＸ軸と定義し、図１の右方向をＸ軸の正方向と定義する。また、Ｘ軸に直交する第１実施形態に係る半導体装置の短手方向をＹ軸と定義し、図１の上方向をＹ軸の正方向と定義する。また、Ｘ軸及びＹ軸に直交する方向をＺ軸と定義し、図１の手前側をＺ軸の正方向と定義する。図２以降も同様とする。
絶縁回路基板１は、例えば直接銅接合（ＤＣＢ）基板又は活性ろう付け（ＡＭＢ）基板等で構成されている。絶縁回路基板１は、絶縁板１０と、絶縁板１０の上面に配置された導電板（導体箔）１１ａ～１１ｊと、絶縁板１０の下面に配置された放熱板（導体箔）１２とを備える（放熱板１２は図５及び図６参照）。絶縁板１０は、例えば酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）、窒化ホウ素（ＢＮ）等を主剤としたセラミクス板や、高分子材料等を用いた樹脂絶縁層を使用可能である。絶縁板１０として樹脂絶縁層を用いる場合には、絶縁板１０の下面側の放熱板１２は無くてもよい。導電板１１ａ～１１ｊ及び放熱板１２は、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）等で構成されている。導電板１１ａ～１１ｊは任意のパターンで形成されており、回路パターンを構成している。
半導体チップ３ａ～３ｌ及び絶縁回路基板１の周囲を囲むように略矩形形状の外形を有するケース７が配置されている。ケース７の材料としては、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリブチレンサクシネート（ＰＢＳ）、エポキシ、フェノール等の樹脂材料が使用可能である。
突出部８２ａの延伸方向に直交する方向（短手方向）の突出部８２ｂに対向する側の側面には、突出部８２ａの主面から立ち上がるようにスナバ接続部８２ｘが設けられている。スナバ接続部８２ｘは、例えば、突出部８２ａと一体的に形成されており、突出部８２ａに切り込みを入れて上面側に折り曲げることにより形成可能である。
また、第１～第５実施形態において、正極端子８１が２本の突出部８１ａ，８１ｂを有し、負極端子８２が２本の突出部８２ａ，８２ｂを有する場合を例示したが、これに限定されない。例えば、正極端子８１が１本の突出部８１ａのみを有していてもよく、負極端子８２が１本の突出部８２ａのみを有していてもよい。即ち、正極端子８１の１本の突出部と、負極端子８２の１本の突出部の組み合わせがあればよい。例えば、正極端子８１が１本の突出部８１ａのみを有し、負極端子８２が１本の突出部８２ａのみを有し、突出部８１ａ，８２ａにスナバ接続部８１ｘ，８２ｘが設けられ、スナバ接続部８１ｘ，８２ｘにコンデンサ４ａが接続されていてよい。

Claims (9)

  1. 絶縁回路基板と、
    前記絶縁回路基板の一方の主面に設けられた半導体チップと、
    主面を有し、該主面から立ち上がる第１スナバ接続部を有し、前記半導体チップに電気的に接続した第１外部端子と、
    前記第１外部端子と隣接して配置され、前記第１外部端子の前記主面と同じ方向の主面を有し、該主面から立ち上がる第２スナバ接続部を有し、前記半導体チップに電気的に接続した第２外部端子と、
    前記第１スナバ接続部に一端が接続され、前記第２スナバ接続部に他端が接続されたコンデンサと、
    前記半導体チップを封止する封止部材と、
    前記半導体チップを内側に収容し、前記第１外部端子及び前記第２外部端子が取り付けられたケースと、
    を備える半導体装置。
  2. 前記第１スナバ接続部及び前記第２スナバ接続部が、前記第１外部端子の前記主面と直交する方向に延伸し、
    前記第１スナバ接続部及び前記第２スナバ接続部の互いに離間する距離が、前記第１外部端子及び前記第２外部端子の互いに離間する距離よりも大きい
    請求項１に記載の半導体装置。
  3. 前記第１スナバ接続部及び前記第２スナバ接続部が、前記第１外部端子の前記主面と直交する方向に対して斜め方向に延伸し、
    前記第１外部端子の前記主面から離れるほど、前記第１スナバ接続部及び前記第２スナバ接続部の互いに離間する距離が大きくなる
    請求項１に記載の半導体装置。
  4. 前記第１スナバ接続部及び前記第２スナバ接続部の高さが互いに同一である
    請求項１～３のいずれか１項に記載の半導体装置。
  5. 前記第１外部端子及び前記第２外部端子の水平レベルが互いに異なり、
    前記第１スナバ接続部及び前記第２スナバ接続部の高さが互いに異なる
    請求項１～３のいずれか１項に記載の半導体装置。
  6. 前記コンデンサが、前記封止部材の内部に設けられている
    請求項１～３のいずれか１項に記載の半導体装置。
  7. 前記半導体チップを駆動する駆動回路基板を更に備え、
    前記第１スナバ接続部及び前記第２スナバ接続部の一部が前記封止部材から露出し、前記駆動回路基板を貫通し、
    前記コンデンサが前記駆動回路基板を介して前記第１スナバ接続部及び前記第２スナバ接続部に接続されている
    請求項１に記載の半導体装置。
  8. 前記半導体チップが第１主電極及び第２主電極を有し、
    前記絶縁回路基板が、前記第２主電極と電気的に接続された第１導電板と、前記第１主電極と電気的に接続された第２導電板を一方の主面に配置した絶縁板を有し、
    前記第１外部端子が、前記第１導電板に電気的に接続され
    前記第２外部端子が、前記第２導電板に電気的に接続されている
    請求項１～３のいずれか１項に記載の半導体装置。
  9. 前記第１外部端子と前記第２外部端子の間に配置された絶縁シートを更に備える
    請求項１～３のいずれか１項に記載の半導体装置。
JP2022121128A 2022-07-29 2022-07-29 半導体装置 Pending JP2024018064A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022121128A JP2024018064A (ja) 2022-07-29 2022-07-29 半導体装置
US18/216,094 US20240038643A1 (en) 2022-07-29 2023-06-29 Semiconductor device
CN202310791607.5A CN117476602A (zh) 2022-07-29 2023-06-30 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022121128A JP2024018064A (ja) 2022-07-29 2022-07-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2024018064A true JP2024018064A (ja) 2024-02-08

Family

ID=89638523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022121128A Pending JP2024018064A (ja) 2022-07-29 2022-07-29 半導体装置

Country Status (3)

Country Link
US (1) US20240038643A1 (ja)
JP (1) JP2024018064A (ja)
CN (1) CN117476602A (ja)

Also Published As

Publication number Publication date
US20240038643A1 (en) 2024-02-01
CN117476602A (zh) 2024-01-30

Similar Documents

Publication Publication Date Title
US8497572B2 (en) Semiconductor module and method of manufacturing the same
US9351423B2 (en) Semiconductor device and semiconductor device connection structure
CN110192275B (zh) 半导体装置
JP7452597B2 (ja) 半導体装置及びその製造方法
CN110178304B (zh) 半导体装置
CN113016068A (zh) 半导体模块、功率转换装置及半导体模块的制作方法
US20210407881A1 (en) Semiconductor device
US20220115351A1 (en) Semiconductor device
US11335660B2 (en) Semiconductor module
US11694948B2 (en) Semiconductor device and semiconductor module using same
WO2019064904A1 (ja) 半導体モジュール
JP2024018064A (ja) 半導体装置
US10903138B2 (en) Semiconductor device and method of manufacturing the same
US20230187334A1 (en) Semiconductor device
US20230119240A1 (en) Semiconductor device and method of manufacturing the same
US20230187323A1 (en) Semiconductor device
US20240079383A1 (en) Semiconductor device
US20230063723A1 (en) Semiconductor apparatus and manufacturing method for semiconductor apparatus
US20230142607A1 (en) Semiconductor module, semiconductor device, and semiconductor device manufacturing method
WO2023189266A1 (ja) 金属配線板
WO2023189265A1 (ja) 半導体モジュール
CN116913904A (zh) 半导体模块
JP2023119214A (ja) 半導体装置
JP2023118481A (ja) 半導体装置及び車両
JP2023040345A (ja) 半導体モジュール及び半導体モジュールの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230512