JP5626274B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5626274B2
JP5626274B2 JP2012147426A JP2012147426A JP5626274B2 JP 5626274 B2 JP5626274 B2 JP 5626274B2 JP 2012147426 A JP2012147426 A JP 2012147426A JP 2012147426 A JP2012147426 A JP 2012147426A JP 5626274 B2 JP5626274 B2 JP 5626274B2
Authority
JP
Japan
Prior art keywords
heat sink
electrode terminal
semiconductor chip
terminal
negative electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012147426A
Other languages
English (en)
Other versions
JP2014011338A (ja
Inventor
寛 石野
寛 石野
友和 渡辺
友和 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012147426A priority Critical patent/JP5626274B2/ja
Priority to PCT/JP2013/003847 priority patent/WO2014002442A1/ja
Priority to CN201380033827.6A priority patent/CN104412383B/zh
Priority to DE112013003222.8T priority patent/DE112013003222B4/de
Priority to US14/401,638 priority patent/US9351423B2/en
Publication of JP2014011338A publication Critical patent/JP2014011338A/ja
Application granted granted Critical
Publication of JP5626274B2 publication Critical patent/JP5626274B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

本発明は、上アームおよび下アームそれぞれに半導体スイッチング素子が備えられたブリッジ回路を有する半導体装置に関するものである。
従来、上アームおよび下アームそれぞれに半導体スイッチング素子が備えられたブリッジ回路を有する半導体装置として、ｕ相、ｖ相、ｗ相の三相インバータ回路が備えられた電力変換装置がある（特許文献１参照）。この電力変換装置は、三相それぞれの上アームと下アームにパワー半導体素子を備え、パワー半導体素子のスイッチング動作により直流電流を交流電流に変換する。
この電力変換装置では、入力端子として、絶縁膜を挟んで正極端子と負極端子とを貼り合わせた四角平板状の平行導体が用いられている。この平行導体の一辺には、正極側配線の一部を構成する入力バスバー（以下、正極入力バスバーという）と負極側配線の一部を構成する入力バスバー（以下、負極入力バスバーという）とが互いに所定間隔離間した状態で平行に延設されている。また、正極入力バスバーに等間隔に三相分の上アームのパワー半導体素子が配置されると共に、負極入力バスバーに等間隔に三相分の下アームのパワー半導体素子が配置されている。そして、各相の上アームと下アームとを連結するように、三相分の出力バスバーが入力バスバーに対して垂直に延設された構成とされ、この出力バスバーを介して交流電流が供給される負荷に接続されるている。
特許第３７９３４０７号公報
三相インバータ回路は、図１３に示す簡易モデルのように、ＩＧＢＴなどの半導体スイッチング素子Ｊ１と還流ダイオード（以下、ＦＷＤという）Ｊ２とを並列接続したものを上アームと下アームにそれぞれ備えたブリッジ回路Ｊ３を三相備えた構成とされる。そして、三相インバータ回路は、モータなどの負荷に接続され、上アームと下アームの半導体スイッチング素子Ｊ１のオンオフを切り替えることで、直流電源から供給される直流電流を交流電流に変換し、負荷に対して供給されるようにする。このときのドレイン−ソース間電流Ｉｄｓやドレイン−ソース間電圧Ｖｄｓおよびスイッチング損失Ｅｓｗの様子を表すと図１４のように示される。
上記のような回路構成においては、図１３中に矢印で示した上下アームの短絡ループが形成され、下アーム側の半導体スイッチング素子Ｊ１をオンからオフに切り替えるときに、短絡ループでのｄＩ／ｄｔ変化が生じている。
ここで、図１４に示されるように、スイッチング時にはサージ電圧ΔＶｓｕｒが発生する。このサージ電圧ΔＶｓｕｒは、次式で示される。なお、次式において、Ｌは短絡ループでのインダクタンスを示している。
（数１） ΔＶｓｕｒ＝Ｌ・ｄＩ／ｄｔ
サージ電圧ΔＶｓｕｒは、近年進められている大電流・高速スイッチング化により増加傾向にある。サージ保護については素子耐圧を高く取れば実現可能であるが、トレードオフの関係にあるオン抵抗が増加してしまい、定常損失の増加を招く。また、スイッチング損失Ｅｓｗの低減や装置の小型化のニーズがあり、そのニーズに応えるには、ｄＩ／ｄｔの向上や高周波化が必要となる。したがって、サージ電圧ΔＶｓｕｒを増加させることなく、ｄＩ／ｄｔの向上を図るためには、短絡ループ内における低インダクタンス化が必要である。
低インダクタンス化を実現するには、三相インバータ回路が備えられる半導体装置のうちの正極側配線を構成する各部と負極側配線を構成する各部をできる限り平行導体で構成し、正極と負極とで互いに逆方向に電流が流れるようにするのが有効と考えられる。これにより、正極側配線と負極側配線とで磁気相殺を生じさせることが可能となり、低インダクタンス化が図れるからである。
しかしながら、上記特許文献１のような構造では、平行導体とされている領域が入力端子に限られており、低インダクタンス化が不十分である。具体的には、入力端子を構成する板状導体における正極端子と正極入力バスバーとの接続場所と負極端子と負極入力バスバーとの接続場所は全く異なった場所であり、正極入力バスバーと負極入力バスバーもずらして配置してあり、平行導体とされていない。そして、正極入力バスバーと負極入力バスバーについては、板状に構成された各バスバーの平面方向にずらされており、各バスバーの平面同士が対向配置されていない。このため、正極入力バスバーおよび負極入力バスバーによる磁気相殺効果が小さく、低インダクタンス化を図ることができない。また正極から負極に至る経路がｕ相、ｖ相、ｗ相で異なるため、インダクタンスのばらつきが生じる。
なお、ここではｕ相、ｖ相、ｗ相の三相を有する三相インバータ回路を備えた半導体装置、つまり上下アームが各相に備えられていることから６つのアームが１つにモジュール化された６ｉｎ１構造を例に挙げて説明した。しかしながら、これは単なる一例を示したに過ぎず、例えば１相のみをモジュール化した２ｉｎ１構造やＨブリッジ回路のような２相分のブリッジ回路をモジュール化した４ｉｎ１構造についても、上記と同様の問題が発生する。
本発明は上記点に鑑みて、さらなる低インダクタンス化を図ることが可能な半導体装置を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、上アーム（５１、５３、５５）および下アーム（５２、５４、５６）それぞれの半導体チップ（１０）の表面側および裏面側それぞれに放熱板（１１、１２）を配置した半導体装置において、上アームの半導体チップにおける正極側に接続された放熱板に対して接続される正極端子（１３）と、下アームの半導体チップにおける負極側に接続された放熱板に対して接続される負極端子（１４）と、正極端子と負極端子の間に配置された絶縁膜（１５）とを有し、該絶縁膜を挟んで正極端子と負極端子とが対向配置させられた平行導体を有する引出導体部（１６）を備え、樹脂モールド部（１８）にて半導体チップを覆いつつ、該樹脂モールド部から放熱板のうち半導体チップと反対側の面と正極端子および負極端子の一部を露出させ、少なくとも引出導体部のうちの平行導体の一部が入り込むようにすることを特徴としている。
このように、樹脂モールド部内まで平行導体で構成される引出導体部が入り込んだ構造としている。このため、より平行導体となる面積を増加できる。したがって、より磁気相殺を生じさせられる面積を増加させられ、さらなる低インダクタンス化を図ることが可能となる。
請求項２に記載の発明では、放熱板は、半導体チップの表面側に配置される上側放熱板（１１）と半導体チップの裏面側に配置される下側放熱板（１２）とを有し、上アームの上側放熱板と下アームの下側放熱板とが上下アーム中継電極（２１）を介して電気的に接続され、上アームの下側放熱板に対して正極端子が接続されていると共に、下アームの上側放熱板に対して負極端子が接続されており、正極端子から負極端子への短絡方向が、上アームにおいて、下側放熱板、半導体チップ、上側放熱板の順に流れたのち、上下アーム中継電極を介して下アームに流れ、該下アームにおいて、下側放熱板、半導体チップ、上側放熱板の順に流れたのち負極端子に流れる電流経路が構成されることを特徴としている。
このような構成では、上側および下側放熱板についても各アームそれぞれにおいて対向配置されており、向かい合わせた状態となっている。そして、対向配置された各上側および下側放熱板において電流が逆方向に流れるようにできるため、上側および下側放熱板内において逆方向に電流を流すことで、磁気相殺を生じさせることが可能となる。これにより、樹脂モールド部の内部において、上側および下側放熱板の間においても、さらなる低インダクタンス化を図ることが可能となる。
請求項５に記載の発明では、放熱板のうち樹脂モールド部から露出される側の面の外縁部に凹部（１１ｆ、１２ｆ）が形成されていることを特徴としている。
このように、放熱板の外縁部に凹部を形成しておくと、ここにも樹脂モールド部が入り込み、放熱板のホールド性を高めることが可能となる。このため、放熱板の熱応力による歪みを低減でき、より放熱板の間に配置される半導体チップへの応力印加を抑制でき、半導体チップと接合材との剥離などを抑制できる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
本発明の第１実施形態にかかる半導体装置としての半導体モジュールが適用されるインバータ回路１の回路図である。 半導体モジュール６の斜視図である。 半導体モジュール６の一例を示した斜視図である。 半導体モジュール６の一例を示した斜視図である。 樹脂モールド前における半導体モジュール６の分解図である。 図３に対して半導体チップ１０に各種中継電極１９を接続すると共に上下アーム中継電極２１および板状導体１６を下側放熱板１２に接続したときの様子を示した分解図である。 半導体モジュール６のうち図４中のVA−VA'線と対応する位置での断面図である。 半導体モジュール６のうち図４中のVB−VB'線と対応する位置での断面図である。 半導体モジュール６のうち図４中のVC−VC'線と対応する位置での断面図である。 半導体モジュール６のうち図４中のVD−VD'線と対応する位置での断面図である。 板状導体１６の正面図である。 図６Ａ中のVIB−VIB'断面図である。 正極端子１３の正面図である。 負極端子１４の正面図である。 正極端子１３と負極端子１４を重ねたときのレイアウト図である。 本発明の第２実施形態にかかる半導体モジュール６であって、図４中のVB−VB'線と対応する位置での断面図である。 本発明の第３実施形態にかかる板状導体１６の正面図である。 本発明の第４実施形態にかかる半導体モジュール６の断面図である。 図９Ａに示す半導体モジュール６の上面図である。 第４実施形態の変形例にかかる半導体モジュール６の断面図である。 第４実施形態の変形例にかかる半導体モジュール６の断面図である。 図１１Ａに示す半導体モジュール６の上面図である。 本発明の第５実施形態にかかる半導体モジュール６に備えられる正極端子１３および負極端子１４と各放熱板１１、１２等を示した断面図である。 ブリッジ回路Ｊ３内の半導体スイッチング素子Ｊ１のスイッチング時の様子を示したタイムチャートである。 半導体モジュールにて構成されるブリッジ回路Ｊ３が適用される回路の簡易モデル図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
本発明の第１実施形態について説明する。本実施形態では、本発明の一実施形態にかかる半導体装置の適用例として、例えば三相交流モータなどの駆動を行う三相インバータが備えられた半導体モジュールを例に挙げて説明する。
まず、図１を参照して、半導体装置モジュールに備えられるインバータ回路１の構成について説明する。図１に示すように、インバータ回路１は、直流電源２に基づいて負荷である三相交流モータ３を駆動するためのものである。インバータ回路１には平滑コンデンサ４が並列接続されており、スイッチング時のリプルの低減やノイズの影響を抑制して一定な電源電圧を形成するために用いられる。
インバータ回路１は、直列接続した上下アーム５１〜５６が三相分並列接続された構成とされ、上アーム５１、５３、５５と下アーム５２、５４、５６との中間電位を三相交流モータ３のＵ相、Ｖ相、Ｗ相の各相に順番に入れ替えながら印加する。すなわち、上下アーム５１〜５６は、それぞれ、ＩＧＢＴやＭＯＳＦＥＴなどの半導体スイッチング素子５１ａ〜５６ａおよびＦＷＤやＳＢＤなどの還流を目的とした整流素子（片側導通素子）５１ｂ〜５６ｂを備えた構成とされ、各相の上下アーム５１〜５６の半導体スイッチング素子５１ａ〜５６ａがオンオフ制御されることで、三相交流モータ３に対して周期の異なる三相の交流電流を供給する。これにより、三相交流モータ３の駆動を可能としている。
本実施形態では、インバータ回路１を構成する６つの上下アーム５１〜５６それぞれを構成する半導体スイッチング素子５１ａ〜５１ｆおよび整流素子５１ｂ〜５６ｂが形成された半導体チップをモジュール化して一体化した６ｉｎ１構造の半導体モジュールとしている。
続いて、上記のような回路構成のインバータ回路１が備えられた半導体モジュール６の詳細構造について、図２〜図６を参照して説明する。
図２Ａに示すように構成される半導体モジュール６は、図３〜図５に示すように、半導体チップ１０、上側および下側放熱板１１、１２、正極端子１３および負極端子１４が絶縁膜１５を挟んで備えられた板状導体１６、制御端子１７などを備えた構成とされている。そして、これらのうちの半導体チップ１０、上側および下側放熱板１１、１２および制御端子１７などを１アーム分の構成部品ブロックとして、６組の構成部品ブロックを図２Ａに示したように樹脂モールド部１８にて覆った構成とされている。なお、樹脂モールド部１８にて覆った６アーム分の構成部品ブロックそれぞれの詳細構造は、若干異なっているものの基本構造が同様である。まずは、この樹脂モールド部１８にて覆っている構成部品ブロックの基本構造を構成している各部品について説明する。
半導体チップ１０は、表面および裏面を有し、上アーム５１、５３、５５もしくは下アーム５２、５４、５６を構成する半導体スイッチング素子５１ａ〜５６ａや整流素子５１ｂ〜５６ｂなどが形成されたチップである。例えば、半導体チップ１０は、Ｓｉ、ＳｉＣ、ＧａＮなどを母材基板として形成されている。本実施形態では、半導体チップ１０に形成される半導体スイッチング素子５１ａ〜５６ａや整流素子５１ｂ〜５６ｂを基板垂直方向に電流を流す縦型素子として形成しており、半導体チップ１０の表面側と裏面側に各種パッドが形成され、このパッドを介して電気的接続が行われている。本実施形態の場合、各半導体チップ１０の裏面側は、下側放熱板１２に対してはんだ等の接合材を介して接続されている。また、半導体チップ１０の表面側は、Ｃｕ、Ａｌ、Ｆｅ等を母材として構成された素子中継電極１９に対してはんだ等の接合材を介して接続され、素子中継電極１９がさらにはんだ等の接合材を介して上側放熱板１１に対して接続されている。これにより、各半導体チップ１０が上側および下側放熱板１１、１２に対して電気的に接続された状態となるようにしている。
なお、本実施形態では、半導体チップ１０は、各アーム５１〜５６を構成する半導体スイッチング素子５１ａ〜５６ａや整流素子５１ｂ〜５６ｂなどの素子が別々に形成されたものとされているが、各アーム５１〜５６毎に同一チップで形成されたものとしてあっても良い。また、接合材としては、導電性を有していて、例えば熱伝導率が３０〜４００Ｗ／ｍＫの金属接合材料であれば良く、はんだの他、Ａｇペーストなどを用いることができる。
上側および下側放熱板１１、１２は、ヒートスシンクに相当するもので、例えばＣｕ、Ａｌ、Ｆｅ等を主成分としたものに接続用メッキを施すことで構成され、一面側が半導体チップ１０に向けられ、多面側が樹脂モールド部１８から露出させられている。上側放熱板１１については、素子中継電極１９を介して半導体チップ１０における表面側と接続されることで、半導体スイッチング素子５１ａ〜５６ａの表面電極（例えばＭＯＳＦＥＴのソースやＩＧＢＴのエミッタ）および整流素子５１ｂ〜５６ｂの第１電極（例えばＦＷＤやＳＢＤのアノード）と接続される。また、下側放熱板１２については、半導体チップ１０における裏面側と接続されることで、半導体スイッチング素子５１ａ〜５６ａの裏面電極（例えばＭＯＳＦＥＴのドレインやＩＧＢＴのコレクタ）および整流素子５１ｂ〜５６ｂの第２電極（例えばＦＷＤやＳＢＤのカソード）と接続されている。そして、上側放熱板１１のうちの表面側および下側放熱板１２のうちの裏面側、つまり半導体チップ１０が配置される面と反対側の面は共に、樹脂モールド部１８から露出させられており、この露出部分において、放熱が行えるようになっている。
また、本実施形態の場合、下側放熱板１２は各アーム５１〜５６に対しての正極側配線の一部を構成しており、上側放熱板１１は各アーム５１〜５６に対しての負極側配線の一部を構成している。
下側放熱板１２ａは、正極端子１３に電気的に接続されるものであり、直流電源２の電圧が印加される。放熱板１２ａは、３つの上アーム５１、５３、５５を構成する半導体チップ１０すべてを搭載する一枚構成とされているが、アーム毎に別々に分割された構造であっても構わない。本実施形態の場合には、正極端子１３との接合を考慮して、下側放熱板１２ａを一枚構成としている。後述するように、正極端子１３は二股に分かれており、それぞれ３つのアーム５１、５３、５５を構成する半導体チップ１０の間において、下側放熱板１２ａと接続されている。このため、各相間において配線抵抗のバラツキなく直流電源２から各相への電流供給が行えるようになっている。
下側放熱板１２ａのうち樹脂モールド部１８から露出させられる側の面には、各相毎に区画する凹部１２ｅが形成されている。この凹部１２ｅに樹脂モールド部１８が入り込むようにできるため、樹脂モールド部１８による下側放熱板１２ａのホールド性が高められ、下側放熱板１２ａの熱応力の影響を抑制できる。特に、中央に位置しているｖ相については、両側のｕ相やｗ相と比較して、下側放熱板１２ａの熱応力が過大になり得るが、下側放熱板１２ａのホールド性を高めることで下側放熱板１２ａの熱変形を抑制できる。このため、半導体チップ１０への応力印加を抑制でき、半導体チップ１０と接合材との剥離などを抑制できる。なお、下側放熱板１２ａは、凹部１２ｅにより区画された各領域が所望の放熱面積となるように寸法設計してある。すなわち、半導体チップ１０から素子中継電極１９を通じて下側放熱板１２ａに熱が伝わってきたときに、下側放熱板１２ａ内において４５度の角度で熱拡散が生じる。このため、その熱拡散後の面積以上、すなわち少なくとも半導体チップ１０の面積に熱拡散分を加えた放熱面積となるようにしている。
上側放熱板１１ａ〜１１ｃは、各相の上下アーム５１〜５６の間を接続する中間配線の一部を構成している。これら上側放熱板１１ａ〜１１ｃから各相の出力端子２０ａ〜２０ｃが引き出されている。
下側放熱板１２ｂ〜１２ｄも、各相の上下アーム５１〜５６の間を接続する中間配線の一部を構成している。これら下側放熱板１２ｂ〜１２ｄは、各相毎に、Ｃｕ、Ａｌ、Ｆｅ等を母材として構成された上下アーム中継電極２１を介して上側放熱板１１ａ〜１１ｃに接続されている。
これら上側放熱板１１ａ〜１１ｃおよび下側放熱板１２ｂ〜１２ｄについても、それぞれが所望の放熱面積となるように寸法設計してある。すなわち、半導体チップ１０から素子中継電極１９を通じて下側放熱板１２ａに熱が伝わってきたときに、各放熱板１１ａ〜１１ｃ、１２ｂ〜１２ｄ内において４５度の角度で熱拡散が生じる。このため、その熱拡散後の面積以上、すなわち少なくとも半導体チップ１０の面積に熱拡散分を加えた放熱面積となるようにしている。
上側放熱板１１ｄは、負極端子１４に電気的に接続されるものであり、負極端子１４を介してＧＮＤ接続される。上側放熱板１１ｄは、３つの下アーム５２、５４、５６を構成する半導体チップ１０すべてに接続される一枚構成とされているが、アーム毎に別々に分割された構造であっても構わない。本実施形態の場合には、負極端子１４との接合を考慮して、上側放熱板１１ｄを一枚構成としている。後述するように、負極端子１４は二股に分かれており、それぞれ３つのアーム５２、５４、５６を構成する半導体チップ１０の間において、上側放熱板１１ｄと接続されている。このため、各相間において配線抵抗のバラツキなく各相からの電流を流せるようになっている。
上側放熱板１１ｄのうち樹脂モールド部１８から露出させられる側の面には、各相毎に区画する凹部１１ｅが形成されている。この凹部１１ｅに樹脂モールド部１８が入り込むようにできるため、樹脂モールド部１８による上側放熱板１１ｄのホールド性が高められ、上側放熱板１１ｄの熱応力の影響を抑制できる。特に、中央に位置しているｖ相については、両側のｕ相やｗ相と比較して、上側放熱板１１ｄの熱応力が過大になり得るが、上側放熱板１１ｄのホールド性を高めることで上側放熱板１１ｄの熱変形を抑制できる。このため、半導体チップ１０への応力印加を抑制でき、半導体チップ１０と接合材との剥離などを抑制できる。なお、上側放熱板１１ｄは、凹部１１ｅにより区画された各領域が所望の放熱面積となるように寸法設計してある。すなわち、半導体チップ１０から素子中継電極１９を通じて上側放熱板１１ｄに熱が伝わってきたときに、上側放熱板１１ｄ内において４５度の角度で熱拡散が生じることから、少なくとも半導体チップ１０の面積に熱拡散分を加えた放熱面積となるようにしている。
正極端子１３と負極端子１４および絶縁膜１５にて構成される引出導体部としての板状導体１６は、図６Ａおよび図６Ｂに示すように、所定厚さの絶縁膜１５を挟んで正極端子１３と負極端子１４を対向するように配置した平行導体にて構成されている。この板状導体１６は、接着剤や接着シートなどを用いて正極端子１３と負極端子１４とを貼り合わせることで構成されている。
正極端子１３は、直流電源２からの電源電圧が印加される正極側配線の一部を構成するものであり、板状で構成され、下側放熱板１２ａに対し、はんだ等の接合材を介して、もしくは溶接などによって接続される。この正極端子１３は、バスバーによって構成されており、例えばＣｕ、Ａｌ、Ｆｅ等を主成分としたものに、接続用メッキを施すことで構成されている。本実施形態では、図６Ａ、図６Ｃおよび図６Ｅに示すように、正極端子１３は、樹脂モールド部１８に覆われる位置において二股に分かれており、それぞれ下側放熱板１２ａのうちの３つのアーム５１、５３、５５を構成する半導体チップ１０と対応する位置の間に接続されている。
負極端子１４は、ＧＮＤ接続される負極側配線の一部を構成するものであり、上側放熱板１１ｄに対し、板状で構成され、はんだ等の接合材を介して、もしくは溶接などによって接続される。この負極端子１４も、バスバーによって構成されており、例えばＣｕ、Ａｌ、Ｆｅ等を主成分としたものに、接続用メッキを施すことで構成されている。本実施形態では、図６Ａ、図６Ｄおよび図６Ｅに示すように、負極端子１４も、樹脂モールド部１８に覆われる位置において二股に分かれており、それぞれ上側放熱板１１ｄのうちの３つのアーム５２、５４、５６を構成する半導体チップ１０が配置される位置の間に接続されている。
絶縁膜１５は、エポキシ、シリコーン、ポリイミド等の有機樹脂材料やＡｌ2Ｏ3、Ｓｉ3Ｎ4、ＡｌＮ、ガラス等のセラミック系材料もしくはセラミック材料等からなるフィラーを有機樹脂材料に混ぜた混合材料などによって構成された平板状の絶縁体で構成されている。板状導体１６の樹脂モールド部１８からの突出し方向を突出方向、突出方向と垂直方向を幅方向とすると、図６Ａに示すように、絶縁膜１５は正極端子１３や負極端子１４に対して突出方向および幅方向において一回り大きなサイズで構成されている。つまり、正極端子１３や負極端子１４の外縁部が絶縁膜１５の外縁部の内側に入り込み、絶縁膜１５が正極端子１３や負極端子１４からはみ出した状態となっている。このように、絶縁膜１５の寸法設計を行うことで、正極端子１３と負極端子１４との間の沿面距離を稼いで絶縁耐圧が向上させられるようにしている。
なお、このような正極端子１３と負極端子１４とは、互いに異なる角部を切抜いてあり、この切抜き部および切抜き部と反対側の角部それぞれに開口部を形成してある。これを用いて、板状導体１６の被接続対象となる部品（例えば平滑コンデンサ）の接続部に接続されるようにしている。例えば、被接続対象側の接続部に、板状導体１６を挟み込むように互いに離間した正極側接続端子と負極側接続端子を備えておき、これら各端子に正極端子１３および負極端子１４の切抜き部や開口部と対応する切抜き部や開口部を備えておく。そして、正極側接続端子と負極側接続端子との間に板状導体１６を挟み込み、正極端子１３と正極側接続端子とを互いの開口部において例えばネジ締め固定すると共に、負極端子１４と負極側接続端子とを互いの開口部において例えばネジ締め固定する。これにより、板状導体１６を被接続対象となる部品の接続部に電気的に接続することが可能となる。
制御端子１７は、半導体スイッチング素子５１ａ〜５６ａのゲート配線などの各種信号線を構成する信号線端子となるものある。例えば、制御端子１７は、半導体チップ１０の表面側に形成された半導体スイッチング素子５１ａ〜５６ａのゲートに接続されるパッドにＡｕ等で構成されるボンディングワイヤ２２（図５Ｃ参照）を介して電気的に接続されている。制御端子１７における半導体チップ１０とは反対側の端部は、樹脂モールド部１８から露出させられており、この露出部分を通じて外部との接続が行えるように構成されている。なお、各図中では、制御端子１７がリードフレーム状態で一体化されたものとして記載してあり、下側放熱板１２とも一体化された状態とされているが、最終製品とされる際に分断され、各信号線が独立した状態となる。
樹脂モールド部１８は、上記した各構成部品を成形型内に配置したのち、成形型内に樹脂を封入することで構成された封止樹脂であり、例えば四角形板状で構成されている。樹脂モールド部１８は、絶縁性で、かつ、上側および下側放熱板１１、１２などの導体部より低い線膨張係数およびヤング率の樹脂で構成される。例えば、主にエポキシ、シリコーン等の有機樹脂によって樹脂モールド部１８を構成することができる。樹脂モールド部１８からは、四角形板状を構成する各辺から板状導体１６や制御端子１７および出力端子２０ａ〜２０ｃの一端が露出させられており、外部との電気的接続が行えるようになっている。また、四角形板状の表裏面それぞれから上側放熱板１１と下側放熱板１２が露出させられ、良好に放熱が行える構造とされている。
具体的には、制御端子１７が一体化されたリードフレーム状態の下側放熱板１２の表面側に、上述した各部を搭載する。つまり、半導体チップ１０、板状導体１６、素子中継電極１９および上下アーム中継電極２１を下側放熱板１２に搭載する。そして、ボンディングワイヤにて半導体チップ１０と制御端子１７との電気的な接続を終えたのち、その上に上側放熱板１１を搭載し、この状態でこれらを成形型に設置し、成形型内に樹脂を注入してモールド化することで樹脂モールド部１８が構成される。この樹脂モールド部１８により、上側および下側放熱板１１、１２の表面に加えて、板状導体１６や制御端子１７および出力端子２０ａ〜２０ｃの露出箇所以外が覆われることで、半導体チップ１０などが保護されている。
以上のような構造により、本実施形態にかかる半導体モジュール６が構成されている。なお、図２Ａでは、半導体モジュール６として、板状導体１６や制御端子１７および出力端子２０ａ〜２０ｃが樹脂モールド部１８の一辺から直線状に突き出した形状のものを記載した。しかしながら、これは単なる一例を示したに過ぎず、図２Ｂに示すように、突き出した制御端子１７を樹脂モールド１８の表面と垂直方向に折り曲げたり、図２Ｃに示すように、突き出した板状導体１６や制御端子１７および出力端子２０ａ〜２０ｃを樹脂モールド１８の表面と垂直方向に折り曲げたりすることもできる。制御端子１７のみを折り曲げる場合、例えば制御端子１７を板状導体１６と反対側に折り曲げれば良い。また、板状導体１６や制御端子１７および出力端子２０ａ〜２０ｃを折り曲げる場合、例えば制御端子１７の折り曲げ方向と板状導体１６および出力端子２０ａ〜２０ｃの折り曲げ方向を逆にすれば良い。このように、板状導体１６や制御端子１７および出力端子２０ａ〜２０ｃを折り曲げて使用することで、省スペース化や耐ノイズ性能向上も図れる。
このように構成された半導体モジュール６において、インダクタンス発生経路である正・負極短絡ループは、図５Ａ〜図５Ｄ中の実線矢印で示した経路となる。
すなわち、図５Ｄに示すように正極端子１３を通じて電流が供給され、図５Ｂに示すように正極端子１３から下側放熱板１２ａに流れる。そして、下側放熱板１２ａより上アーム５１、５３、５４の各半導体チップ１０を通じて各上側放熱板１１ａ〜１１ｃに流れる。続いて、図５Ｃに示すように上側放熱板１１ａ〜１１ｃから上下アーム中継電極２１を通じて下側放熱板１２ｂ〜１２ｄに流れ、さらに図５Ａおよび図５Ｃに示すように下アーム５２、５４、５６の各半導体チップ１０を通じて上側放熱板１１ｄに流れる。そして、図５Ａおよび図５Ｄに示すように負極端子１４に流れる。このような経路で電流が流れることになる。つまり、本実施形態の場合には、上アーム５１、５３、５５から下アーム５２、５４、５６への電流の流れの経路が、図５Ｃ中に示されるようにＮ字型となる。勿論、実際にはインバータ回路１では三相交流を生成することから、三相すべての半導体スイッチング素子５１ａ〜５６ａを同時にオンすることはないが、（数１）にある課題となるｄＩ／ｄｔ変化はこの正・負極短絡させる方向で流れ、基本的には選択された相の各アーム内において上記のような経路で流れることになる。
したがって、本実施形態の半導体モジュール６によれば、以下の効果を得ることができる。
まず、本実施形態の半導体モジュール６では、樹脂モールド部１８内に封止される正極側配線および負極側配線の一部を構成する正極端子１３および負極端子１４を平行導体にて構成される板状導体１６としている。そして、これら正極端子１３および負極端子１４を結ぶ短絡方向が、図５Ｄに示されるように逆方向となっている。このため、板状導体１６に関しては、磁気相殺を生じさせることが可能となり、低インダクタンス化を図れるようになっている。
このように、樹脂モールド部１８内まで平行導体で構成される板状導体１６が入り込んだ構造としている。このため、特許文献１の構造のように、正極端子を構成する正極入力バスバーや負極端子を構成する負極入力バスバーを別々に分離しつつこれらに接続される入力端子のみを平行導体で構成された板状導体とする場合と比較して、より平行導体となる面積を増加できる。具体的には、本実施形態では正極端子１３と負極端子１４を広い平面において対向させられているが、それに対して特許文献１の構造では、正極端子と負極端子の側面でしか対向させられず、しかもこれらの間のギャップも大きいため平行導体も得難い。したがって、本実施形態の構造によれば、より磁気相殺を生じさせられる面積を増加させられ、さらなる低インダクタンス化を図ることが可能となる。
また、上側および下側放熱板１１、１２についても各アーム５１〜５６それぞれにおいて対向配置されており、向かい合わせた状態となっている。そして、図５Ａ〜図５Ｃに示されるように、対向配置された各上側および下側放熱板１１、１２において電流が逆方向に流れるようになっている。このため、図５Ａ〜図５Ｃ中において白抜き矢印で示したように、上側および下側放熱板１１、１２内において逆方向に電流を流すことで、磁気相殺を生じさせることが可能となる。これにより、樹脂モールド部１８の内部において、上側および下側放熱板１１、１２の間においても、さらなる低インダクタンス化を図ることが可能となる。
特に、本実施形態では、各相の上下アーム５１〜５６の配列方向と正極端子１３および負極端子１４の引き出される方向とを一致させ、かつ、上下アーム５１〜５６においてＮ字状に電流が流れるような短絡ループを構成している。このため、正極端子１３と負極端子１４の引き出される方向において各上アーム５１、５３、５５と各下アーム５２、５４、５６が並んで配置される。そして、このような状態において、正極端子１３および負極端子１４の引き出される側からより遠い位置に配置される上アーム５１、５３、５５の上側放熱板１１ａ〜１１ｃと下側放熱板１２ａとにおいて、電流の流れが逆になるようにできる。磁気相殺の効果は、正極端子１３および負極端子１４の引き出される側からより遠い位置において磁気相殺を生じさせられる方が高くなる。したがって、本実施形態のような構造とすることで、より高い磁気相殺の効果を得ることが可能となり、より低インダクタンス化を図ることが可能となる。
なお、正確には、下アーム５２、５４、５６側では、上側放熱板１１ｄ内において、電流はあまり上アーム５１、５３、５５側に戻らないため、電流の流れが逆になる部分が少なくなる。しかしながら、上記したように、磁気相殺の効果は、正極端子１３および負極端子１４の引き出される側からより遠い位置において磁気相殺を生じさせられる方が高くなるため、上アーム５１、５３、５５側での効果だけでも、十分に低インダクタンス化が図れる。
これに対して、特許文献１の構造では、各相の上下アームの配列方向と正極端子および負極端子の引き出し方向を直交させている。また、上下アームを構成する半導体チップの正極側同士と負極側同士の上下配置が逆になるようにしている。このため、上アームでは下側放熱板から半導体チップを通じて上側放熱板に流れたのち、それが下アームの上側放熱板に流されてから半導体チップを通じて下側放熱板に流れるという電流経路になり、上下アーム内においてＵ字状に電流が流れる短絡ループとなる。このため、磁気相殺を生じさせられる面積が小さく、低インダクタンス化が不十分であると言える。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して上側および下側放熱板１１、１２の構成を変更したものであり、その他については第１実施形態と同様であるため、第１本実施形態と異なる部分についてのみ説明する。
図７に示すように、本実施形態では、上側および下側放熱板１１、１２のうち樹脂モールド部１８から露出される側の面の外縁部に凹部１１ｆ、１２ｆを形成している。このように、凹部１１ｆ、１２ｆを形成しておくと、ここにも樹脂モールド部１８が入り込み、上側および下側放熱板１１、１２のホールド性を高めることが可能となる。このため、第１実施形態と比較して、より上側および下側放熱板１１、１２の熱応力による歪みを低減できる。したがって、より上側および下側放熱板１１、１２の間に配置される半導体チップ１０への応力印加を抑制できるため、半導体チップ１０と接合材との剥離などを抑制できる。
さらに、上側放熱板１１ａ〜１１ｃと上側放熱板１１ｄとの間、および、下側放熱板１２ａと下側放熱板１２ｂ〜１２ｄの間の距離を凹部１１ｆ、１２ｆの分だけ広げることができる。このため、これらの間の沿面距離を稼ぐことが可能となり、沿面距離確保のために要する半導体モジュール６の全体の大型化を回避できる。
なお、上記構造とする場合、上側および下側放熱板１１、１２の放熱面積が縮小されることになるが、半導体チップ１０もしくは素子中継電極１９から伝わる熱が４５度の角度で拡散することを見込んで、熱拡散後の面積以上の放熱面積が確保されていれば良い。
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第１実施形態に対して板状導体１６の構成を変更したものであり、その他については第１実施形態と同様であるため、第１本実施形態と異なる部分についてのみ説明する。
図８に示すように、本実施形態では、板状導体１６における絶縁膜１５の幅を第１実施形態よりも大きくしている。具体的には、板状導体１６のうち樹脂モールド部１８内に埋め込まれる部分の寸法Ｌ１と比較して、樹脂モールド部１８から露出させられる部分の寸法Ｌ２の方が大きくしてある。これにより、絶縁膜１５が正極端子１３および負極端子１４からはみ出している量が大きくなり、正極端子１３と負極端子１４の間の沿面距離を稼ぐことが可能となる。
絶縁膜１５の幅を樹脂モールド部１８の内部においても大きくすることもできるが、樹脂封止時に樹脂流れの阻害要素となるため、樹脂モールド部１８の外部のみで幅を広げることで、樹脂封止時に樹脂流れを阻害しないようにできる。
（第４実施形態）
本発明の第４実施形態について説明する。本実施形態は、第１実施形態に対して上下アーム５１〜５６の接続形態および板状導体１６の接続形態を変更したものであり、その他については第１実施形態と同様であるため、第１本実施形態と異なる部分についてのみ説明する。なお、ここでは１相分の上下アーム５１、５２のみが備えられる２ｉｎ１構造を例に挙げて説明するが、勿論、上記各実施形態で示したような６ｉｎ１構造にも適用できる。
図９Ａおよび図９Ｂに示すように、本実施形態では、上アーム５１を構成する半導体チップ１０と下アーム５２を構成する半導体チップ１０の上下配置を逆にし、上下アーム５１、５２の上側放熱板１１を一枚で構成した構造としている。つまり、上アーム５１では、下側放熱板１２側に半導体チップ１０の正極側（半導体スイッチング素子５１ａの裏面電極や整流素子５１ｂの第２電極）、上側放熱板１１側に半導体チップ１０の負極側（半導体スイッチング素子５１ａの表面電極や整流素子５１ｂの第１電極）が向けられ接続されている。下アーム５２では、下側放熱板１２側に半導体チップ１０の負極側（半導体スイッチング素子５２ａの表面電極や整流素子５２ｂの第１電極）、上側放熱板１１側に半導体チップ１０の負極側（半導体スイッチング素子５２ａの裏面電極や整流素子５２ｂの第２電極）が向けられ接続されている。また、上アーム５１の下側放熱板１２と下アーム５２の下側放熱板１２の両側面の間において、板状導体１６を当該板状導体１６の厚み方向が両側面の法線方向と一致するように配置している。そして、上アーム５１の下側放熱板１２の側面と正極端子１３とが接続され、下アーム５２の下側放熱板１２の側面と負極端子１４とが接続されている。
このような構成の場合、上下アーム５１、５２内においてＵ字状に電流が流れる短絡ループとなる。このため、磁気相殺を生じさせられる面積については、Ｎ字状に配置された第１実施形態などよりも効果が少なくなるものの、板状導体１６については樹脂モールド部１８の内側まで入り込んだ構造となっているため、低インダクタンス化を図ることが可能となる。
（第４実施形態の変形例）
上記第４実施形態において、板状導体１６の形状について適宜変更可能である。例えば、引出導体部となる板状導体１６を構成する正極端子１３と負極端子１４のうち向かい合う面同士は平行な関係となっているが、その反対側の面では平行な関係になっていない構造であっても良い。具体的には、図１０に示すように、正極端子１３と負極端子１４のうちの上方位置を張り出させることで、下側放熱板１２の表面に引っ掛かるようにしても良い。
また、板状導体１６の厚み方向が上下アーム５１、５２の下側放熱板１２の両側面の法線方向と一致するように配置していなくても良い。例えば、図１１Ａに示すように、板状導体１６の平面と下側放熱板１２の表面とを平行に配置すると共に、上アーム５１側の下側放熱板１２を段付形状とする。さらに、正極端子１３と負極端子１４とを対向する面を形成しつつ互いにずらして配置し、ずらされた部分を絶縁膜１５から張り出させる。そして、正極端子１３を上アーム５１の下側放熱板１２の段付形状の部分に配置すると共に負極端子１４を下アーム５２の下側放熱板１２の表面に配置する。このような構造とすることもできる。このような構造の場合には、図１１Ｂに示すように、板状導体１６のうち樹脂モールド部１８から露出させられた部分については、第１実施形態と同様の構造とすれば良い。
さらに、引出導体部を板状導体１６によって構成する場合について説明したが、必ずしも板状である必要はなく、例えばより厚みがあるブロック状とされていても良い。
（第５実施形態）
本発明の第５実施形態について説明する。本実施形態は、第１〜第４実施形態に対して板状導体１６の構成を変更したものであり、その他については第１〜第４実施形態と同様であるため、第１〜第４本実施形態と異なる部分についてのみ説明する。なお、ここでは第１〜第３実施形態に対する変更として記載するが、第４実施形態についても同様である。
図１２に示すように、板状導体１６を構成する正極端子１３を下側放熱板１２の一部によって構成し、負極端子１４を上側放熱板の一部によって構成することもできる。つまり、正極端子１３や負極端子１４をリードフレーム状態において上側もしくは下側放熱板１１、１２と接続された状態とされ、これらから引き出された構造であっても良い。そして、樹脂モールド部１８により樹脂封止する各部品の実装時において、リードフレーム状態において正極端子１３や負極端子１４の間に絶縁膜１５を配置し、正極端子１３と負極端子１４が貼り合わされるようにすれば良い。
（他の実施形態）
上記第１〜第３実施形態では、ｕ相、ｖ相、ｗ相の三相を有するインバータ回路１を備えた６ｉｎ１構造の半導体モジュール６を例に挙げて説明した。しかしながら、これは単なる一例を示したに過ぎず、例えば１相のみをモジュール化した２ｉｎ１構造やＨブリッジ回路のような２相分のブリッジ回路をモジュール化した４ｉｎ１構造としても良い。また、第４実施形態についても、２ｉｎ１構造に限らず、６ｉｎ１構造や４ｉｎ１構造としても良い。
また、上記各実施形態で示した半導体スイッチング素子５１ａ〜５６ａにはＩＧＢＴやＭＯＳＦＥＴなどのどのような素子を用いても良い。また、整流素子５１ｂ〜５１ｆには、ＰＮダイオード、ショットキーダイオードのいずれも適用することができる。
１ インバータ回路
６ 半導体モジュール
１０ 半導体チップ
１１、１２ 上側および下側放熱板
１１ｅ、１１ｆ、１２ｅ 凹部
１３ 正極端子
１４ 負極端子
１５ 絶縁膜
１６ 板状導体
１８ 樹脂モールド部
２１ 上下アーム中継電極
５１〜５６ 上下アーム

Claims (8)

  1. 表面および裏面を有し、半導体スイッチング素子（５１ａ〜５６ａ）が形成された半導体チップ（１０）を有する上アーム（５１、５３、５５）および下アーム（５２、５４、５６）と、
    前記上アームおよび前記下アームそれぞれの前記半導体チップの表面側および裏面側それぞれに配置された放熱板（１１、１２）と、
    前記上アームの半導体チップにおける正極側に接続された前記放熱板に対して接続される正極端子（１３）と、前記下アームの半導体チップにおける負極側に接続された前記放熱板に対して接続される負極端子（１４）と、前記正極端子と前記負極端子の間に配置された絶縁膜（１５）とを有し、該絶縁膜を挟んで前記正極端子と前記負極端子とが対向配置させられた平行導体を有する引出導体部（１６）と、
    前記放熱板のうち前記半導体チップと反対側の面と前記正極端子および前記負極端子の一部を露出させつつ、少なくとも前記引出導体部のうちの前記平行導体の一部が入り込み、かつ、前記半導体チップを覆うように構成された樹脂モールド部（１８）と、を備えていることを特徴とする半導体装置。
  2. 前記放熱板は、前記半導体チップの表面側に配置される上側放熱板（１１）と前記半導体チップの裏面側に配置される下側放熱板（１２）とを有し、
    前記上アームの上側放熱板と前記下アームの下側放熱板とが上下アーム中継電極（２１）を介して電気的に接続され、前記上アームの下側放熱板に対して前記正極端子が接続されていると共に、前記下アームの上側放熱板に対して前記負極端子が接続されており、
    前記正極端子から前記負極端子への短絡方向が、前記上アームにおいて、前記下側放熱板、前記半導体チップ、前記上側放熱板の順に流れたのち、前記上下アーム中継電極を介して前記下アームに流れ、該下アームにおいて、前記下側放熱板、前記半導体チップ、前記上側放熱板の順に流れたのち前記負極端子に流れる電流経路が構成されることを特徴とする請求項１に記載の半導体装置。
  3. 前記引出導体部は、前記正極端子および前記負極端子が板状とされた板状導体（１６）にて構成されており、前記上アームと前記下アームの配列方向と同方向において前記樹脂モールド部から突き出しており、
    前記板状導体は、前記正極端子および前記負極端子よりも前記絶縁膜の方が寸法が大きくされることで前記絶縁膜が前記正極端子および前記負極端子からはみ出した状態とされており、前記樹脂モールド部から突き出して露出させられている部分において、前記樹脂モールド部に覆われている部分よりも、前記前記絶縁膜が前記正極端子および前記負極端子からはみ出している量が大きくなっていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記放熱板は、前記半導体チップの表面側に配置される上側放熱板（１１）と前記半導体チップの裏面側に配置される下側放熱板（１２）とを有し、
    前記上アームの上側放熱板と前記下アームの上側放熱板とが連結され、前記上アームの下側放熱板の側面と前記下アームの下側放熱板の側面との間に前記引出導体部が配置されて、前記上アームの下側放熱板の側面に対して前記正極端子が接続されていると共に、前記下アームの下側放熱板の側面に対して前記負極端子が接続されており、
    前記正極端子から供給される電流が、前記上アームにおいて、前記下側放熱板、前記半導体チップ、前記上側放熱板の順に流れたのち、前記下アームにおいて、前記上側放熱板、前記半導体チップ、前記下側放熱板の順に流れたのち前記負極端子に流れる電流経路が構成されることを特徴とする請求項１に記載の半導体装置。
  5. 前記放熱板のうち前記樹脂モールド部から露出される側の面の外縁部に凹部（１１ｆ、１２ｆ）が形成されていることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。
  6. 前記放熱板のうち前記凹部より内側において前記樹脂モールド部から露出されている面の面積が、前記半導体チップからの熱が４５度の角度で拡散したときの拡散後の面積よりも大きな面積とされていることを特徴とする請求項５に記載の半導体装置。
  7. 前記正極端子および前記負極端子は、前記放熱板とは別体とされていることを特徴とする請求項１ないし６のいずれか１つに記載の半導体装置。
  8. 前記正極端子は、前記上アームの半導体チップにおける正極側に接続された前記放熱板と一体形成されており、
    前記負極端子は、前記下アームの半導体チップにおける負極側に接続された前記放熱板に一体形成されていることを特徴とする請求項１ないし６のいずれか１つに記載の半導体装置。
JP2012147426A 2012-06-29 2012-06-29 半導体装置 Active JP5626274B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012147426A JP5626274B2 (ja) 2012-06-29 2012-06-29 半導体装置
PCT/JP2013/003847 WO2014002442A1 (ja) 2012-06-29 2013-06-20 半導体装置および半導体装置の接続構造
CN201380033827.6A CN104412383B (zh) 2012-06-29 2013-06-20 半导体装置以及半导体装置的连接构造
DE112013003222.8T DE112013003222B4 (de) 2012-06-29 2013-06-20 Halbleitervorrichtung und Halbleitervorrichtungsverbindungsstruktur
US14/401,638 US9351423B2 (en) 2012-06-29 2013-06-20 Semiconductor device and semiconductor device connection structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012147426A JP5626274B2 (ja) 2012-06-29 2012-06-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2014011338A JP2014011338A (ja) 2014-01-20
JP5626274B2 true JP5626274B2 (ja) 2014-11-19

Family

ID=50107750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012147426A Active JP5626274B2 (ja) 2012-06-29 2012-06-29 半導体装置

Country Status (1)

Country Link
JP (1) JP5626274B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6194812B2 (ja) * 2014-02-18 2017-09-13 トヨタ自動車株式会社 半導体モジュール
JP6269296B2 (ja) * 2014-04-25 2018-01-31 株式会社デンソー 半導体モジュール
JP5862702B2 (ja) * 2014-05-07 2016-02-16 トヨタ自動車株式会社 三相インバータモジュール
CN115064526A (zh) * 2016-06-01 2022-09-16 罗姆股份有限公司 半导体功率模块
WO2019098368A1 (ja) 2017-11-20 2019-05-23 ローム株式会社 半導体装置
US11107761B2 (en) 2018-02-06 2021-08-31 Denso Corporation Semiconductor device
JP6884723B2 (ja) * 2018-03-23 2021-06-09 株式会社東芝 半導体装置
JP2019186403A (ja) 2018-04-11 2019-10-24 トヨタ自動車株式会社 半導体装置
EP3869548A4 (en) * 2018-10-18 2021-12-01 Nissan Arc, Ltd. SEMICONDUCTOR COMPONENT AND METHOD OF MANUFACTURING THEREOF
JP7103279B2 (ja) * 2019-03-11 2022-07-20 株式会社デンソー 半導体装置
JP7088094B2 (ja) * 2019-03-19 2022-06-21 株式会社デンソー 半導体装置
DE212021000239U1 (de) 2020-10-14 2022-06-07 Rohm Co., Ltd. Halbleitermodul
WO2024080042A1 (ja) * 2022-10-13 2024-04-18 富士電機株式会社 半導体モジュール

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10327573A (ja) * 1997-05-23 1998-12-08 Fuji Electric Co Ltd 電力変換装置の半導体スタック
US7327024B2 (en) * 2004-11-24 2008-02-05 General Electric Company Power module, and phase leg assembly
JP2006165409A (ja) * 2004-12-10 2006-06-22 Hitachi Ltd 電力変換装置
JP4564937B2 (ja) * 2006-04-27 2010-10-20 日立オートモティブシステムズ株式会社 電気回路装置及び電気回路モジュール並びに電力変換装置
JP4580997B2 (ja) * 2008-03-11 2010-11-17 日立オートモティブシステムズ株式会社 電力変換装置
JP5451994B2 (ja) * 2008-07-30 2014-03-26 本田技研工業株式会社 電力変換装置の導体配置構造
JP5123162B2 (ja) * 2008-12-26 2013-01-16 日本インター株式会社 電力用半導体装置及びその製造方法
JP2012054449A (ja) * 2010-09-02 2012-03-15 Aisin Aw Co Ltd 電気的接続装置

Also Published As

Publication number Publication date
JP2014011338A (ja) 2014-01-20

Similar Documents

Publication Publication Date Title
JP5626274B2 (ja) 半導体装置
WO2014002442A1 (ja) 半導体装置および半導体装置の接続構造
US10778113B2 (en) Intelligent power module, electric vehicle, and hybrid car
JP5259016B2 (ja) パワー半導体モジュール
JP5841500B2 (ja) スタック型ハーフブリッジ電力モジュール
JP6394489B2 (ja) 半導体装置
JP5434986B2 (ja) 半導体モジュールおよびそれを備えた半導体装置
JP5601376B2 (ja) 電力変換装置
JP5893369B2 (ja) 半導体装置
CN107731779B (zh) 电子装置
US10361174B2 (en) Electronic device
JP6318563B2 (ja) バスバー、およびそれを用いた電力変換装置
US11456244B2 (en) Semiconductor device
JP2012175070A (ja) 半導体パッケージ
JP5481104B2 (ja) 半導体装置
JP2004186504A (ja) 半導体装置
CN113748509B (zh) 半导体装置
JP2013157346A (ja) 半導体装置
JP2020184561A (ja) 半導体装置
JP2004063681A (ja) 半導体装置
JPWO2018142864A1 (ja) 半導体モジュール、電気自動車およびパワーコントロールユニット
WO2019150870A1 (ja) 半導体モジュール
CN112750800A (zh) 半导体功率模块
JP3922698B2 (ja) 半導体装置
US11721633B2 (en) Semiconductor device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140915

R151 Written notification of patent or utility model registration

Ref document number: 5626274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250