CN115064526A - 半导体功率模块 - Google Patents

半导体功率模块 Download PDF

Info

Publication number
CN115064526A
CN115064526A CN202210667470.8A CN202210667470A CN115064526A CN 115064526 A CN115064526 A CN 115064526A CN 202210667470 A CN202210667470 A CN 202210667470A CN 115064526 A CN115064526 A CN 115064526A
Authority
CN
China
Prior art keywords
terminal
insulating substrate
power module
switching element
semiconductor power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210667470.8A
Other languages
English (en)
Inventor
林健二
林口匡司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN115064526A publication Critical patent/CN115064526A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J5/00—Devices or arrangements for controlling character selection
    • B41J5/30—Character or syllable selection controlled by recorded information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明提供一种半导体功率模块，包括：绝缘基板，其包括一个表面和另一个表面，并且具有5mm以下的厚度；第1端子，其配置于所述绝缘基板的所述一个表面侧；第2端子，其以抵消从所述第1端子产生的磁场的至少一部分的方式配置于所述绝缘基板的所述另一个表面侧；以及开关元件，其配置于所述绝缘基板的所述一个表面侧，被施加所述第1端子和所述第2端子之间的端子电压的至少一部分。

Description

半导体功率模块
本申请为2017年5月31日递交的、申请号为201780034169.0、发明名称为“半导体功率模块”的专利申请的分案申请。
技术领域
本发明涉及半导体功率模块。
背景技术
在专利文献1中作为包括多个开关元件的半导体功率模块的一个例子，公开了逆变器模块。该逆变器模块具备第1半导体元件(第1开关元件)、第2半导体元件(第2开关元件)和收纳这些半导体元件的树脂壳体。
在该逆变器模块中，在树脂壳体的一侧端部隔开间隔地配置有连接于第1半导体元件的正极侧端子(电源端子)、和连接于第2半导体元件的负极侧端子(电源端子)。在树脂壳体的另一侧端部配置有与第1半导体元件和第2半导体元件共同连接的一对输出侧端子。
现有技术文献
专利文献
专利文献1：日本特开2013－222885号公报
发明内容
发明要解决的课题
通常，在具备多个开关元件的半导体功率模块中，存在如下问题，即在开关动作时有可能产生浪涌电压。浪涌电压的大小与电流流经的布线等的电流路径的电感成分成比例，因此从电流路径除去电感成分成为一个课题。
然而，在专利文献1所公开的半导体功率模块中，被施加互不相同的电压的2个电源端子在树脂壳体的一侧端部相互隔开间隔地配置。
这2个电源端子之间的距离取决于树脂壳体的形状来设定，因此成为比较大的值。因此，无法使在一方的电源端子产生的磁场与在另一方的电源端子产生的磁场良好地抵消，因此有可能因互感效应而使端子之间的相互电感成分增加。
因此，本发明提供能够减少电感成分的半导体功率模块。
用于解决课题的手段
本发明提供一种半导体功率模块，包括：绝缘基板，其具有一个表面和另一个表面；输出侧端子，其配置于上述绝缘基板的上述一个表面侧；第1电源端子，其配置于上述绝缘基板的上述一个表面侧；第2电源端子，其以隔着上述绝缘基板与上述第1电源端子对置的方式配置于上述绝缘基板的上述另一个表面侧，并被施加与施加于上述第1电源端子的电压不同大小的电压；第1开关元件，其配置于上述绝缘基板的上述一个表面侧，并与上述输出侧端子和上述第1电源端子电连接；和第2开关元件，配置于上述绝缘基板的上述一个表面侧，并与上述输出侧端子和上述第2电源端子电连接。
根据该半导体功率模块，能够基于第1电源端子和第2电源端子对置配置的绝缘基板的厚度，设定第1电源端子和第2电源端子之间的距离。由此，能够保持绝缘性，并且将第1电源端子和第2电源端子接近配置。
因此，能够使在第1电源端子产生的磁场与在第2电源端子产生的磁场良好地抵消，因此能够减少第1电源端子和第2电源端子之间的相互电感成分。因此，能够提供能够减少电感成分的半导体功率模块。
本发明的上述或者进一步的其他目的、特征和效果通过参照附图接下来叙述的实施方式的说明而明确。
附图说明
图1是表示本发明的一个实施方式的半导体功率模块的电气构造的电路图。
图2是从上侧观察图1的半导体功率模块的立体图。
图3是从下侧观察图2的半导体功率模块的立体图。
图4是表示图1的半导体功率模块的内部构造的分解立体图。
图5是表示图1的半导体功率模块的内部构造的俯视图。
图6是表示图1的半导体功率模块的内部构造的侧视图。
图7是图6的区域VII的放大图。
图8是沿着图7的VIII-VIII线的剖视图。
图9是表示图1的半导体功率模块的第1变形例的电气构造的电路图。
图10是表示图1的半导体功率模块的第2变形例的电气构造的电路图。
具体实施方式
图1是表示本发明的一个实施方式的半导体功率模块1的电气构造的电路图。
参照图1，本实施方式的半导体功率模块1包括：输出侧端子2、高电压侧端子3(第1电源端子)、和被施加比施加于高电压侧端子3的电压低的电压的低电压侧端子4(第2电源端子)。
半导体功率模块1包括连接于输出侧端子2和高电压侧端子3之间的多个(在本实施方式中5个)第1开关元件5、连接于输出侧端子2和低电压侧端子4之间的多个(在本实施方式中5个)第2开关元件6。
由输出侧端子2、高电压侧端子3、低电压侧端子4、多个第1开关元件5和多个第2开关元件6构成半桥电路7。高电压侧端子3与低电压侧端子4相互接近配置。
在半桥电路7中，多个第1开关元件5构成高电压侧的上臂8，多个第2开关元件6构成低电压侧的下臂9。
在本实施方式中，各第1开关元件5包括形成于Si基板、SiC基板或者宽带隙型的半导体基板的MISFET(Metal Insulator Semiconductor Field Effect Transistor)，具有第1源极10、第1漏极11和第1栅极12。
在各第1开关元件5中，第1源极10、第1漏极11构成一对第1主电极，第1栅极12构成对在一对第1主电极之间流经的电流进行控制的第1控制电极。各第1开关元件5包括反向偏置连接于第1漏极11和第1源极10之间的第1二极管13。
各第1开关元件5通过将第1源极10电连接于输出侧端子2，将第1漏极11电连接于高电压侧端子3，而连接于高电压侧端子3和低电压侧端子4之间。各第1开关元件5的第1栅极12共同电连接于高电压侧的第1栅极端子14(第1控制端子)。
第1栅极端子14是用于对各第1开关元件5(各第1栅极12)进行驱动控制的端子。各第1开关元件5的第1源极10除了输出侧端子2之外，还共同电连接于高电压侧的第1源极传感端子15。第1源极传感端子15是用于对第1源极10的电位进行检测的电位检测用的端子。
在本实施方式中，各第2开关元件6包括形成于Si基板、SiC基板或者宽带隙型的半导体基板的MISFET，具有第2源极16、第2漏极17和第2栅极18。
在各第2开关元件6中，第2源极16和第2漏极17构成一对第2主电极，第2栅极18构成对在一对第2主电极之间流经的电流进行控制的第2控制电极。各第2开关元件6包括反向偏置连接于第2漏极17和第2源极16之间的第2二极管19。
各第2开关元件6通过将第2漏极17电连接于输出侧端子2，将第2源极16电连接于低电压侧端子4，而连接于输出侧端子2和低电压侧端子4之间。
输出侧端子2也是与第1开关元件5的第1源极10和第2开关元件6的第2漏极17共同连接的公共端子。各第2开关元件6的第2栅极18共同电连接于低电压侧的第2栅极端子20(第1控制端子)。
第2栅极端子20是用于对各第2开关元件6(各第2栅极18)进行驱动控制的端子。各第2开关元件6的第2源极16除了低电压侧端子4之外，还共同电连接于低电压侧的第2源极传感端子21。第2源极传感端子21是用于对第2源极16的电位进行检测的电位检测用的端子。
本实施方式的半导体功率模块1例如在具有U相、V相和W相的三相马达中，构成为用于驱动U相、V相和W相的任一相的逆变器模块。因此，通过具备与U相、V相和W相对应的3个半导体功率模块1，能够提供用于驱动三相马达的逆变器装置。
在逆变器装置中，在各半导体功率模块1的高电压侧端子3和低电压侧端子4之间连接有直流电源，在各半导体功率模块1的输出侧端子2上作为负载而连接有三相马达。在高电压侧端子3和低电压侧端子4之间以低电压侧端子4侧为基准电位，例如被施加500V以上且2000V以下的直流电压。
在逆变器装置中，以预定的开关模式驱动控制各半导体功率模块1的第1开关元件5和第2开关元件6。由此，将直流电压转换成三相交流电压，供给至三相马达。这样，对三相马达进行正弦波驱动。
接下来，参照图2和图3，对半导体功率模块1的外观具体地进行说明。
图2是从上侧观察图1的半导体功率模块1的立体图。图3是从下侧观察图2的半导体功率模块1的立体图。
半导体功率模块1包括长方体形状的封装主体部31。封装主体部31包括俯视为四边形状的上表面32、与该上表面32相同形状的下表面33、和将上表面32和下表面33连接的4个侧面34。
以下，为了便于说明，有时使用图2和图3所示的+X方向和－X方向、+Y方向和－Y方向、+Z方向和－Z方向。
+X方向和－X方向是沿着封装主体部31的1个边的2个方向，在对它们进行总称时，简称为“X方向”。+Y方向和－Y方向是沿着与封装主体部31的上述1个边正交的另外的1个边的2个方向，在对它们进行总称时，简称为“Y方向”。+Z方向和－Z方向是沿着封装主体部31的厚度方向的2个方向，在对它们进行总称时，简称为“Z方向”。
在将封装主体部31置于水平面时，X方向和Y方向成为沿着相互正交的2个水平的直线(X轴和Y轴)的2个水平方向，Z方向成为沿着铅垂的直线(Z轴)的铅垂方向。
封装主体部31例如由环氧树脂等树脂材料(热固化性的树脂材料)构成，对多个第1开关元件5和多个第2开关元件6等进行密封。
在封装主体部31中，在+X方向侧的侧面34沿着该+X方向露出有上述的输出侧端子2。在本实施方式中，输出侧端子2从封装主体部31的内侧向外侧呈俯视四边形状被引出。
在作为与输出侧端子2的露出方向相反侧的方向的－X方向侧的侧面34，沿着该－X方向露出有上述的高电压侧端子3和低电压侧端子4。换句话说，输出侧端子2与高电压侧端子3和低电压侧端子4配置于隔着封装主体部31相互对置的位置。
高电压侧端子3和低电压侧端子4分别接合于后述的绝缘基板41的一部分(绝缘基板41的第1延伸设置部74)。高电压侧端子3和低电压侧端子4与绝缘基板41的一部分一同从封装主体部31的内侧向外侧呈俯视四边形状被引出。
如图2所示，低电压侧端子4接合于绝缘基板41的+Z方向侧的表面(以下，简称为“绝缘基板41的表面42”)。如图3所示，高电压侧端子3接合于绝缘基板41的－Z方向侧的表面(以下，简称为“绝缘基板41的背面43”)。
在封装主体部31中，在作为与输出侧端子2的露出方向(+X方向)、及高电压侧端子3和低电压侧端子4的露出方向(－X方向)不同的方向的+Y方向侧的侧面34，沿着该+Y方向露出有上述的第1栅极端子14和第1源极传感端子15、以及上述的第2栅极端子20和第2源极传感端子21。
第1栅极端子14、第1源极传感端子15、第2栅极端子20和第2源极传感端子21分别接合于后述的绝缘基板41的一部分(绝缘基板41的第2延伸设置部75)。
第1栅极端子14、第1源极传感端子15、第2栅极端子20和第2源极传感端子21与绝缘基板41的一部分(绝缘基板41的第2延伸设置部75)一同从封装主体部31的内侧向外侧呈俯视带状(俯视长方形)被引出。
如图2所示，第2栅极端子20和第2源极传感端子21接合于绝缘基板41的表面42。如图3所示，第1栅极端子14和第1源极传感端子15接合于绝缘基板41的背面43。
参照图3，在封装主体部31的下表面33露出有散热部件35。在多个第1开关元件5和多个第2开关元件6产生的热通过该散热部件35向外部扩散。
接下来，参照图4～图8，对半导体功率模块1的内部构造具体地进行说明。
图4是表示图1的半导体功率模块1的内部构造的分解立体图。图5是表示图1的半导体功率模块1的内部构造的俯视图。图6是表示图1的半导体功率模块1的内部构造的侧视图。图7是图6的区域VII的放大图。图8是沿着图7的VIII-VIII线的剖视图。
参照图4～图6，半导体功率模块1包括绝缘基板41。绝缘基板41具有表面42和背面43。在绝缘基板41的表面42侧配置有低电压侧端子4。在绝缘基板41的背面43侧配置有输出侧端子2。
在绝缘基板41的背面43侧配置有高电压侧端子3。在绝缘基板41的背面43侧配置有电连接于输出侧端子2和高电压侧端子3的多个第1开关元件5、及电连接于输出侧端子2和低电压侧端子4的多个第2开关元件6。
半导体功率模块1具有高电压侧端子3和低电压侧端子4隔着绝缘基板41相互对置的构造。以下，对高电压侧端子3和低电压侧端子4及它们的边缘的构造具体地进行说明。
参照图4，本实施方式的半导体功率模块1具有以下结构：具备包括多个第1开关元件5、多个第2开关元件6和输出侧端子2的第1单元U1、及包括绝缘基板41、高电压侧端子3和低电压侧端子4的第2单元U2，并在第1单元U1上层叠配置有第2单元U2。
参照图4～图6，第1单元U1包括：俯视四边形状的支承基板44、形成于支承基板44上的第1导体图案45、配置于第1导体图案45上的多个第1开关元件5、配置于第1导体图案45上的多个第2开关元件6、和配置于第1导体图案45上的输出侧端子2。
支承基板44包括+Z方向的表面(以下，简称为“支承基板44的表面46”。)和－Z方向的表面(以下，简称为“支承基板44的背面47”。)。支承基板44在绝缘基板41的背面43侧从该绝缘基板41隔开间隔地配置，在其表面46侧对第1开关元件5和第2开关元件6进行支承。
支承基板44例如具有5mm以下的厚度。支承基板44也可以具有0.3mm以上且0.7mm以下的厚度。支承基板44可以是陶瓷(例如AlN、SiN、SiO2)等无机类的绝缘基板，也可以是树脂(例如环氧树脂)等有机类的绝缘基板。
第1导体图案45例如是由铜(Cu)构成的导体膜，直接接合于支承基板44的表面46。在第1导体图案45中包括将高电压侧端子3与第1开关元件5电连接的第1高电压侧导体图案48、和将输出侧端子2与第2开关元件6电连接的第1输出侧导体图案49。
第1高电压侧导体图案48配置于支承基板44的－X方向侧的端部，形成为沿着Y方向延伸的俯视四边形状。另一方面，第1输出侧导体图案49配置于支承基板44的+X方向侧的端部，形成为沿着Y方向延伸的俯视四边形状。第1输出侧导体图案49的X方向的宽度设定为大于第1高电压侧导体图案48的X方向的宽度的值。
参照图4和图5，在第1高电压侧导体图案48上接合有多个第1开关元件5。多个第1开关元件5配置为沿着Y方向排列成一列。
参照图7和图8，各第1开关元件5是具备具有配置了第1源极10和第1栅极12的+Z方向的第1元件表面50与配置了第1漏极11的－Z方向的第1元件背面51的第1元件主体部52的所谓纵式的MISFET。在该第1元件主体部52中包括Si基板、SiC基板或者宽带隙型的半导体基板。
在本实施方式中，4个第1源极10与1个第1栅极12形成于第1元件表面50。各第1开关元件5在使第1元件主体部52的第1元件背面51与支承基板44的表面46对置的状态下，接合于第1高电压侧导体图案48。
各第1开关元件5经由第1导电性接合材料53接合第1漏极11与第1高电压侧导体图案48，由此接合于第1高电压侧导体图案48。第1导电性接合材料53也可以是焊料。
参照图4和图5，在第1输出侧导体图案49上接合有多个第2开关元件6。多个第2开关元件6配置为沿着Y方向排列成一列，在X方向上以一一对应的关系与各第1开关元件5对置。
参照图7和图8，各第2开关元件6是具备具有配置了第2源极16和第2栅极18的+Z方向的第2元件表面54与配置了第2漏极17的－Z方向的第2元件背面55的第2元件主体部56的所谓纵式的MISFET。在该第2元件主体部56中包括Si基板、SiC基板或者宽带隙型的半导体基板。
在本实施方式中，4个第2源极16与1个第2栅极18形成于第2元件表面54。各第2开关元件6在使第2元件主体部56的第2元件背面55与支承基板44的表面46对置的状态下，接合于第1输出侧导体图案49。
各第2开关元件6经由第2导电性接合材料57接合第2漏极17与第1输出侧导体图案49，由此接合于第1输出侧导体图案49。第2导电性接合材料57也可以是焊料。
参照图4和图5，输出侧端子2从各第2开关元件6隔开间隔配置于支承基板44的+X方向的端部侧，接合于第1输出侧导体图案49的长边方向中央部。
输出侧端子2具有比高电压侧端子3的厚度或者低电压侧端子4的厚度大的厚度。如上所述，输出侧端子2与第1开关元件5和第2开关元件6共同电连接。
因此，输出侧端子2从抑制电阻值的增加的观点来看，优选至少具有高电压侧端子3的厚度和低电压侧端子4的厚度的合计值以上的厚度。
在本实施方式中，输出侧端子2形成为沿X方向延伸的俯视四边形状的板状或者块状，在－X方向侧的端部58具有多个切口部59。在本实施方式中，多个切口部59分别形成为沿着同一方向(X方向)延伸的槽状。
输出侧端子2的端部58经由第3导电性接合材料60与第1输出侧导体图案49接合。第3导电性接合材料60也可以是焊料。在输出侧端子2的端部58与第1输出侧导体图案49通过第3导电性接合材料60接合的状态下，该第3导电性接合材料60进入形成于端部58的多个切口部59内。
第1单元U1进一步包括配置于支承基板44的背面47侧的上述的散热部件35。在本实施方式中，散热部件35由直接接合于支承基板44的背面47的由铜(Cu)构成的俯视四边形状的导体膜形成，覆盖支承基板44的背面47的除了边缘部之外的大致整个区域。
从多个第1开关元件5和多个第2开关元件6产生的热经由第1导体图案45和支承基板44向散热部件35传递，并向外部扩散。
参照图4～图6，第2单元U2包括上述的绝缘基板41、配置于绝缘基板41的背面43侧的第2导体图案71、和配置于绝缘基板41的表面42侧的第3导体图案72。
绝缘基板41例如具有5mm以下的厚度。绝缘基板41也可以具有0.3mm以上且0.7mm以下的厚度。绝缘基板41可以是陶瓷(例如AlN、SiN、SiO2)等无机类的绝缘基板，也可以是树脂(例如环氧树脂)等有机类的绝缘基板。
绝缘基板41包括在俯视时与支承基板44的表面46对置的俯视四边形状的主体部73、从主体部73的－X方向的端部沿着该－X方向向支承基板44外的区域延伸设置的第1延伸设置部74、和从主体部73的+Y方向的端部沿着该+Y方向向支承基板44外的区域延伸设置的第2延伸设置部75。绝缘基板41通过主体部73、第1延伸设置部74和第2延伸设置部75成为俯视L字形状。
绝缘基板41的主体部73配置为与第1高电压侧导体图案48和第1输出侧导体图案49对置。
绝缘基板41的主体部73包括在俯视时使各第1开关元件5的第1元件表面50露出的多个(在本实施方式中5个)第1除去区域76、使各第2开关元件6露出的第2除去区域77、和使第1输出侧导体图案49的－X方向侧的端部选择性地露出的多个(在本实施方式中5个)第3除去区域78。
第1除去区域76、第2除去区域77和第3除去区域78是将绝缘基板41的一部分选择性地除去而形成的区域，使配置于绝缘基板41的－Z方向侧的部件分别露出。第1除去区域76、第2除去区域77和第3除去区域78分别包括开口和/或切口部。
在本实施方式中，各第1除去区域76由使各第1开关元件5以一一对应的关系逐个露出的俯视四边形状的开口构成，形成为沿着Y方向等间隔地排列成一列。
各第1除去区域76代替开口，也可以是使各第1开关元件5以一一对应的关系逐个露出的俯视四边形状的切口部。代替多个第1除去区域76，也可以形成由以使2个以上的第1开关元件5或者全部第1开关元件5一并露出的方式沿Y方向延伸的俯视四边形状的开口和/或切口部构成的多个或者一个第1除去区域76。
在本实施方式中，第2除去区域77由绝缘基板41的+X方向侧的边缘形成，除了多个第2开关元件6之外，还使第1输出侧导体图案49的+X方向侧的端部露出。
代替由绝缘基板41的+X方向侧的边缘形成的第2除去区域77，也可以形成由使各第2开关元件6以一一对应的关系逐个露出的俯视四边形状的开口和/或切口部构成，并沿着Y方向排列成一列的多个第2除去区域77。
当然，也可以形成由以使2个以上的第2开关元件6或者全部第2开关元件6一并露出的方式沿Y方向延伸的俯视四边形状的开口和/或切口部构成的多个或者一个第2除去区域77。
多个第3除去区域78形成为沿着Y方向排列成一列，并且在X方向上与多个第1除去区域76以一一对应的关系对置。也可以形成由以在X方向上与2个以上的第1开关元件5或者全部第1开关元件5对置的方式沿Y方向延伸的俯视四边形状的开口和/或切口部构成的多个或者一个第3除去区域78。
绝缘基板41的第1延伸设置部74是在俯视时不与支承基板44对置的部分，在本实施方式中，形成为俯视四边形状。绝缘基板41的第1延伸设置部74的Y方向的宽度设定为小于主体部73的Y方向的宽度的值。
绝缘基板41的第2延伸设置部75是在俯视时不与支承基板44对置的部分，在本实施方式中，形成为俯视四边形状。绝缘基板41的第2延伸设置部75的X方向的宽度设定为小于主体部73的X方向的宽度的值。
参照图4，配置于绝缘基板41的背面43侧的第2导体图案71是例如由铜(Cu)构成的导体膜，直接接合于绝缘基板41的背面43。
第2导体图案71一体地包括：接合于绝缘基板41的第1延伸设置部74的高电压侧端子3、接合于绝缘基板41的主体部73并与高电压侧端子3和第1高电压侧导体图案48(第1开关元件5)电连接的第2高电压侧导体图案79、和与第1输出侧导体图案49电连接的第2输出侧导体图案80。
高电压侧端子3在绝缘基板41的第1延伸设置部74配置于从该第1延伸设置部74的边缘向内侧隔开间隔的位置，形成为俯视四边形状。
高电压侧端子3的边缘配置于从绝缘基板41的第1延伸设置部74的边缘至少离开2mm以上的位置，由此，在高电压侧端子3的边缘与绝缘基板41的第1延伸设置部74的边缘之间设定了绝缘区域。
第2高电压侧导体图案79包括接合于主体部73的－X方向侧的端部，并且连接于高电压侧端子3的第1高电压侧部分81。第1高电压侧部分81经由第4导电性接合材料83与第1高电压侧导体图案48电连接。
第2高电压侧导体图案79包括从第1高电压侧部分81朝向各第1开关元件5(第1除去区域76)的侧面引出的梳齿状的第2高电压侧部分82。
第2输出侧导体图案80配置于绝缘基板41的+X方向侧的端部，形成为沿Y方向延伸的俯视四边形状。第2输出侧导体图案80在第1输出侧导体图案49的－X方向侧的端部与第2开关元件6之间的区域，经由第5导电性接合材料85与第1输出侧导体图案49电连接。
第2输出侧导体图案80在与绝缘基板41的多个第3除去区域78分别对应的位置具有使第1输出侧导体图案49选择性地露出的多个(在本实施方式中5个)第4除去区域84。
第2输出侧导体图案80的－X方向侧的端部通过这些多个第4除去区域84形成为梳齿状。第4除去区域84也可以是沿Y方向延伸的俯视四边形状的开口和/或切口部。
第1输出侧导体图案49的－X方向侧的端部通过绝缘基板41的第3除去区域78和第2输出侧导体图案80的第4除去区域84被选择性地露出。
配置于绝缘基板41的表面42侧的第3导体图案72是例如由铜(Cu)构成的导体膜，直接接合于绝缘基板41的表面42。
第3导体图案72一体地包括：接合于绝缘基板41的第2延伸设置部75的低电压侧端子4、和接合于绝缘基板41的主体部73并与低电压侧端子4电连接的低电压侧导体图案86。
低电压侧端子4在绝缘基板41的第1延伸设置部74中，配置于从该第1延伸设置部74的边缘向内侧隔开间隔的位置，形成为俯视四边形状。低电压侧端子4隔着绝缘基板41的第1延伸设置部74与高电压侧端子3对置。
在本实施方式中，低电压侧端子4形成为与高电压侧端子3相同面积和相同形状的俯视四边形状，其整体隔着绝缘基板41的第1延伸设置部74与高电压侧端子3对置。
低电压侧端子4的边缘配置于从绝缘基板41的第1延伸设置部74的边缘至少离开2mm以上的位置，由此，在低电压侧端子4的边缘与绝缘基板41的第1延伸设置部74的边缘之间设定有绝缘区域。
低电压侧导体图案86包括：接合于主体部73的－X方向侧的端部并且连接于低电压侧端子4的第1低电压侧部分87、接合于主体部73的+X方向侧的端部的第2低电压侧部分88、和将这些低电压侧部分连接的第3低电压侧部分89。
第3低电压侧部分89以避开多个第1除去区域76和多个第3除去区域78的方式连接第1低电压侧部分87和第2低电压侧部分88。
低电压侧导体图案86隔着绝缘基板41的主体部73与第2高电压侧导体图案79对置。更具体而言，低电压侧导体图案86的第1低电压侧部分87隔着绝缘基板41的主体部73与第2高电压侧导体图案79的第1高电压侧部分81对置。低电压侧导体图案86的第3低电压侧部分89隔着绝缘基板41的主体部73与第2高电压侧导体图案79的第2高电压侧部分82对置。
参照图4和图5，配置于绝缘基板41的背面43侧的第2导体图案71进一步包括上述的高电压侧的第1栅极端子14与高电压侧的第1源极传感端子15。
第1栅极端子14和第1源极传感端子15在第2高电压侧导体图案79与第2输出侧导体图案80之间相互邻接地配置。在本实施方式中，在－X方向侧配置有第1栅极端子14，在+X方向侧配置有第1源极传感端子15。
第1栅极端子14和第1源极传感端子15分别形成为沿着Y方向延伸的俯视带状(俯视长方形)，从绝缘基板41的主体部73被引出至第2延伸设置部75。
在第1栅极端子14和第1源极传感端子15中，被引出至绝缘基板41的第2延伸设置部75的各部分分别配置于从该第2延伸设置部75的边缘向内侧隔开间隔的位置。
在绝缘基板41的主体部73选择性地形成有使该第1栅极端子14选择性地露出的多个(在本实施方式中5个)第1接触孔92、和使第1源极传感端子15选择性地露出的多个(在本实施方式中5个)第2接触孔93。
多个第1接触孔92在第1除去区域76与第3除去区域78之间的各区域中各设置1个。多个第2接触孔93在第1除去区域76与第3除去区域78之间的各区域中，以与第1接触孔92邻接的方式各设置1个。
配置于绝缘基板41的表面42侧的第3导体图案72包括经由各第1接触孔92连接于第1栅极端子14的多个(在本实施方式中5个)栅极焊盘94、和经由各第2接触孔93连接于第1源极传感端子15的多个(在本实施方式中5个)源极传感焊盘95。
第3导体图案72包括上述的低电压侧的第2栅极端子20与低电压侧的第2源极传感端子21。第2栅极端子20和第2源极传感端子21分别配置于绝缘基板41的+X方向侧的端部(绝缘基板41的+X方向侧的边缘与低电压侧导体图案86的第2低电压侧部分88之间的区域)。在本实施方式中，在－X方向侧配置有第2栅极端子20，在+X方向侧配置有第2源极传感端子21。
第2栅极端子20和第2源极传感端子21形成为沿着Y方向延伸的俯视带状(俯视长方形)，从绝缘基板41的主体部73分别引出至第2延伸设置部75。
在第2栅极端子20和第2源极传感端子21中，引出至绝缘基板41的第2延伸设置部75的各部分分别配置于从该第2延伸设置部75的边缘向内侧隔开间隔的位置。
在本实施方式中，第2栅极端子20和第2源极传感端子21接合于在俯视时，不与第1栅极端子14和第1源极传感端子15重叠的位置(也一并参照图2和图3)。
配置于支承基板44的表面46侧的第1导体图案45包括与第1栅极端子14对应地设置的虚设栅极端子96、和与第1源极传感端子15对应地设置的虚设源极传感端子97。
虚设栅极端子96和虚设源极传感端子97配置于第1高电压侧导体图案48与第1输出侧导体图案49之间，其整体位于支承基板44的表面46上。
参照图5、图7和图8，各第1开关元件5的第1源极10经由作为连接部件的第1焊线101，与接合于支承基板44的表面46的第1输出侧导体图案49电连接。
第1焊线101配置于绝缘基板41的表面42侧，经由绝缘基板41的第1除去区域76和第3除去区域78(第2输出侧导体图案80的第4除去区域84)将各第1开关元件5的第1源极10与第1输出侧导体图案49连接。
因此，在各第1开关元件5中，第1源极10经由第1焊线101和第1输出侧导体图案49与输出侧端子2电连接。
在各第1开关元件5中，第1漏极11经由第1高电压侧导体图案48和第2高电压侧导体图案79与高电压侧端子3电连接。这样，各第1开关元件5电连接于输出侧端子2和高电压侧端子3之间。
各第1开关元件5的第1栅极12经由作为连接部件的第2焊线102与栅极焊盘94电连接。由此，各第1开关元件5的第1栅极12与第1栅极端子14被电连接。
各第1开关元件5的至少1个第1源极10经由作为连接部件的第3焊线103与源极传感焊盘95电连接。由此，各第1开关元件5的至少1个第1源极10与第1源极传感端子15被电连接。
另一方面，各第2开关元件6的第2源极16经由作为连接部件的第4焊线104，与接合于绝缘基板41的表面42的低电压侧导体图案86(低电压侧导体图案86的第2低电压侧部分88)电连接。
第4焊线104配置于绝缘基板41的表面42侧，经由绝缘基板41的第2除去区域77将各第2开关元件6的第2源极16与低电压侧导体图案86连接。
因此，在各第2开关元件6中，第2源极16经由第4焊线104和低电压侧导体图案86与低电压侧端子4电连接。
在各第2开关元件6中，第2漏极17经由第1输出侧导体图案49与输出侧端子2电连接。这样，各第2开关元件6电连接于输出侧端子2和低电压侧端子4之间。
各第2开关元件6的第2栅极18经由作为连接部件的第5焊线105与第2栅极端子20电连接。第5焊线105配置于绝缘基板41的表面42侧，经由绝缘基板41的第2除去区域77将各第2开关元件6的第2栅极18与第2栅极端子20连接。
各第2开关元件6的至少1个第2源极16经由作为连接部件的第6焊线106与第2源极传感端子21电连接。
第6焊线106配置于绝缘基板41的表面42侧，经由绝缘基板41的第2除去区域77将各第2开关元件6的至少1个第2源极16与第2源极传感端子21连接。
封装主体部31以使输出侧端子2的一部分、高电压侧端子3的一部分、低电压侧端子4的一部分、第1栅极端子14的一部分、第1源极传感端子15的一部分、第2栅极端子20的一部分、第2源极传感端子21的一部分和散热部件35选择性地露出的方式对绝缘基板41和支承基板44进行密封。
高电压侧端子3的一部分和低电压侧端子4的一部分与绝缘基板41的第1延伸设置部74一同被引出至封装主体部31的外侧。第1栅极端子14的一部分、第1源极传感端子15的一部分、第2栅极端子20的一部分和第2源极传感端子21的一部分与绝缘基板41的第2延伸设置部75一同被引出至封装主体部31的外侧。
封装主体部31可以通过移送成型法形成，也可以通过压缩成型法形成。
在移送成型法中，通过使树脂流入具有收纳绝缘基板41等的预定形状的型腔的金属模内，形成选择性地密封绝缘基板41等的封装主体部31。绝缘基板41等具体而言，是指除了封装主体部31之外的半导体功率模块1的内部构造(以下，相同。)。
在压缩成型法中，在树脂浸入到具有预定形状的型腔的金属模内后，绝缘基板41等浸渍在该树脂内，或者在绝缘基板41等被收纳配置于具有预定形状的型腔的金属模内后，树脂浸入到该金属模内，而形成选择性地密封绝缘基板41等的封装主体部31。
封装主体部31也可以具有如下结构，即具备具有内部空间的树脂制的框体(树脂壳体)，并在该框体的内部空间内收纳有绝缘基板41等。
以上，根据半导体功率模块1，由输出侧端子2、高电压侧端子3、低电压侧端子4、连接于输出侧端子2和高电压侧端子3的多个第1开关元件5、和连接于输出侧端子2和低电压侧端子4的多个第2开关元件6构成了1个半桥电路7。
在该半桥电路7中，多个第1开关元件5构成高电压侧的上臂8，多个第2开关元件6构成低电压侧的下臂9。
在该半导体功率模块1中，从高电压侧端子3经由各第1开关元件5朝向输出侧端子2的电流路径形成于绝缘基板41的背面43侧，从输出侧端子2经由各第2开关元件6朝向低电压侧端子4的电流路径形成于绝缘基板41的表面42侧。
因此，流经高电压侧端子3的电流的方向与流经低电压侧端子4的电流的方向隔着绝缘基板41为反向。
并且，能够基于高电压侧端子3和低电压侧端子4对置配置的绝缘基板41的厚度(在本实施方式中5mm以下)，设定高电压侧端子3和低电压侧端子4之间的距离，因此能够保持绝缘性，并且将高电压侧端子3和低电压侧端子4良好地接近配置。
由此，能够使在高电压侧端子3产生的磁场与在低电压侧端子4产生的磁场良好地抵消，因此能够良好地减少高电压侧端子3和低电压侧端子4之间的相互电感成分。因此，能够提供能够良好地减少电感成分的半导体功率模块1。
在本实施方式的半导体功率模块1中，绝缘基板41选择性地包括在俯视时，使第1开关元件5露出的第1除去区域76和使第2开关元件6露出的第2除去区域77。
因此，能够使在第1开关元件5产生的热经由第1除去区域76从绝缘基板41的背面43侧向表面42侧扩散，并且能够使在第2开关元件6产生的热经由第2除去区域77从绝缘基板41的背面43侧向表面42侧扩散。
由此，能够良好地抑制第1开关元件5和第2开关元件6的温度上升。特别是，如本实施方式的半导体功率模块1那样，在绝缘基板41的－Z方向侧配置有支承基板44的结构中，通过在绝缘基板41具备第1除去区域76和第2除去区域77，能够有效地抑制热在绝缘基板41与支承基板44之间滞留。
除此之外，在本实施方式的半导体功率模块1中，在支承基板44的背面47侧设置有散热部件35。因此，也能够使在第1开关元件5产生的热和在第2开关元件6产生的热经由支承基板44和散热部件35向外部良好地扩散。因此，能够提供能够有效地抑制第1开关元件5和第2开关元件6的温度上升的半导体功率模块1。
以上，对本发明的实施方式进行了说明，但本发明也能够进一步以其他方式来实施。
例如，在上述的实施方式中，对由多个第1开关元件5与多个第2开关元件6构成1个半桥电路7的例子进行了说明。但是，第1开关元件5的个数和第2开关元件6的个数不限定于此。
因此，也可以由1个第1开关元件5与1个第2开关元件6构成1个半桥电路7。也可以由2个以上的第1开关元件5与2个以上的第2开关元件6构成1个半桥电路7。
在上述的实施方式中，对作为第1开关元件5和第2开关元件6采用了MISFET的例子进行了说明，但也可以采用图9或者图10所示的结构。
以下，在对图9的结构进行了说明后，对图10的结构进行说明。图9是表示图1的半导体功率模块1的第1变形例的电气构造的电路图。在图9中，对上述的图1等所示的结构标注相同的参照附图标记并省略说明。
在图9所示的方式中，作为第1开关元件5和第2开关元件6，代替MISFET，采用了IGBT(Insulated Gate Bipolar Transistor)。
换句话说，半桥电路7由IGBT构成。第1开关元件5和第2开关元件6也可以包括形成于Si基板、SiC基板或者宽带隙型的半导体基板的IGBT。
在该情况下，第1开关元件5代替上述的第1源极10而具备第1发射极110，代替上述的第1漏极11而具备第1集电极111，代替上述的第1栅极12而具备第1栅极112。
在各第1开关元件5中，第1发射极110、第1集电极111构成一对第1主电极，第1栅极112构成对在一对第1主电极之间流动的电流进行控制的第1控制电极。
第2开关元件6代替上述的第2源极16而具备第2发射极113，代替上述的第2漏极17而具备第2集电极114，代替上述的第2栅极18而具备第2栅极115。
在各第2开关元件6中，第2发射极113、第2集电极114构成一对第1主电极，第2栅极115构成对在一对第1主电极之间流动的电流进行控制的第1控制电极。
在图9所示的方式中，第1栅极112代替第1栅极端子14而电连接于第1栅极端子116，第1发射极110代替第1源极传感端子15而电连接于第1发射极传感端子117。
第2栅极115代替第2栅极端子20而电连接于第2栅极端子118，第2发射极113代替第2源极传感端子21而电连接于第2发射极传感端子119。通过这样的结构，也能够起到与在上述的实施方式中叙述的效果相同的效果。
图10是表示图1的半导体功率模块1的第2变形例的电气构造的电路图。在图10中，对上述的图1等所示的结构标注相同的参照附图标记，并省略说明。
在图10所示的方式中，作为第1开关元件5和第2开关元件6，代替MISFET而采用了BJT(Bipolar Junction Transistor)。
换句话说，半桥电路7由BJT构成。第1开关元件5和第2开关元件6也可以包括形成于Si基板、SiC基板或者宽带隙型的半导体基板的BJT。
在该情况下，第1开关元件5代替上述的第1源极10而具备第1发射极120，代替上述的第1漏极11而具备第1集电极121，代替上述的第1栅极12而具备第1基极122。
在各第1开关元件5中，第1发射极120、第1集电极121构成一对第1主电极，第1基极122构成对在一对第1主电极之间流经的电流进行控制的第1控制电极。
第2开关元件6代替上述的第2源极16具备第2发射极123，代替上述的第2漏极17具备第2集电极124，代替上述的第2栅极18具备第2基极125。
在各第2开关元件6中，第2发射极123、第2集电极124构成一对第1主电极，第2基极125构成对在一对第1主电极之间流经的电流进行控制的第1控制电极。
在图10所示的方式中，第1基极122代替第1栅极端子14而电连接于第1基极端子126，第1发射极120代替第1源极传感端子15而电连接于第1发射极传感端子127。
第2基极125代替第2栅极端子20而电连接于第2基极端子128，第2发射极123代替第2源极传感端子21而电连接于第2发射极传感端子129。通过这样的结构，能够起到与在上述的实施方式中叙述的效果相同的效果。
上述的MISFET、IGBT和BJT优选形成于上述的Si基板、SiC基板或者宽带隙型的半导体基板中的、SiC基板或者宽带隙型的半导体基板。以下，预先补充说明宽带隙型的半导体基板。
宽带隙型的半导体基板，更具体而言是指由具有大于硅的带隙(＝1.0eV～1.2eV左右)的值的带隙的半导体材料形成的基板。
作为宽带隙型的半导体基板的半导体材料，能够例示包括III族元素和V族元素的III－V族半导体、氮化物半导体(例如氮化镓等)、金刚石等。上述的SiC基板也是宽带隙型的半导体基板的1个例子。
该申请对应于2016年6月1日在日本特许厅提出的日本特愿2016－110383号，该申请的全部公开内容通过引用而包含于本说明书中。
对本发明的实施方式详细地进行了说明，但这些只不过是为了明确本发明的技术内容而被使用的具体例，不应将本发明解释为限定于这些具体例，本发明的范围仅由附带的请求专利保护的范围限定。
1—半导体功率模块，
2—输出侧端子，
3—高电压侧端子，
4—低电压侧端子，
5—第1开关元件，
6—第2开关元件，
7—半桥电路，
31—封装主体部，
35—散热部件，
41—绝缘基板，
42—绝缘基板的表面，
43—绝缘基板的背面，
44—支承基板，
46—支承基板的表面，
47—支承基板的背面，
76—绝缘基板的第1除去区域，
77—绝缘基板的第2除去区域。

Claims (23)

1.一种半导体功率模块，其特征在于，
包括：
绝缘基板，其包括一个表面和另一个表面，并且具有5mm以下的厚度；
第1端子，其配置于所述绝缘基板的所述一个表面侧；
第2端子，其以抵消从所述第1端子产生的磁场的至少一部分的方式配置于所述绝缘基板的所述另一个表面侧；以及
开关元件，其配置于所述绝缘基板的所述一个表面侧，被施加所述第1端子和所述第2端子之间的端子电压的至少一部分。
2.根据权利要求1所述的半导体功率模块，其中，
所述开关元件包括第1开关元件以及第2开关元件，所述第2开关元件与所述第1开关元件构成半桥电路。
3.根据权利要求2所述的半导体功率模块，其中，
所述半导体功率模块还包括：
输出端子，其电连接于所述第1开关元件和所述第2开关元件之间的连接部，并且具有比所述第1端子的厚度或所述第2端子的厚度大的厚度。
4.根据权利要求3所述的半导体功率模块，其中，
所述输出端子的所述厚度为所述第1端子的所述厚度以及所述第2端子的所述厚度的合计值以上。
5.根据权利要求3所述的半导体功率模块，其中，
所述半导体功率模块进一步包括以使所述绝缘基板、所述输出端子、所述第1端子以及所述第2端子部分地露出的方式选择性地对所述绝缘基板、所述输出端子、所述第1端子以及所述第2端子进行覆盖的树脂。
6.根据权利要求5所述的半导体功率模块，其中，
所述输出端子配置于在俯视时隔着所述树脂与所述第1端子以及所述第2端子对置的位置。
7.根据权利要求5所述的半导体功率模块，其中，
所述半导体功率模块进一步包括：
对所述第1开关元件进行控制的第1控制端子；和
对所述第2开关元件进行控制的第2控制端子，
所述树脂以使所述第1控制端子和所述第2控制端子部分地露出的方式选择性地对所述第1控制端子和所述第2控制端子进行覆盖。
8.根据权利要求7所述的半导体功率模块，其中，
所述第1控制端子向与所述第1端子、所述第2端子以及所述输出端子从所述树脂露出的方向不同的方向从所述树脂露出，
所述第2控制端子向与所述第1端子、所述第2端子以及所述输出端子从所述树脂露出的方向不同的方向从所述树脂露出。
9.根据权利要求7所述的半导体功率模块，其中，
所述第1开关元件包括一对第1主电极、和对在一对所述第1主电极之间流动的电流进行控制的第1控制电极，
所述第2开关元件包括一对第2主电极、和对在一对所述第2主电极之间流动的电流进行控制的第2控制电极，
所述第1控制端子与所述第1开关元件的所述第1控制电极电连接，
所述第2控制端子与所述第2开关元件的所述第2控制电极电连接。
10.根据权利要求2所述的半导体功率模块，其中，
多个所述第1开关元件以相互并联连接的方式配置于所述绝缘基板的所述一个表面侧，
多个所述第2开关元件以相互并联连接的方式配置于所述绝缘基板的所述另一个表面侧。
11.根据权利要求1～10中任一项所述的半导体功率模块，其中，
流经所述第1端子的电流的方向和流经所述第2端子的电流的方向隔着所述绝缘基板为反向。
12.根据权利要求1～10中任一项所述的半导体功率模块，其中，
所述第1端子是高电压端子，
所述第2端子是低电压端子。
13.根据权利要求1～10中任一项所述的半导体功率模块，其中，
所述绝缘基板由无机绝缘基板或有机绝缘基板构成。
14.根据权利要求1～10中任一项所述的半导体功率模块，其中，
从所述绝缘基板的边缘隔开间隔来配置所述第1端子，
从所述绝缘基板的所述边缘隔开间隔来配置所述第2端子。
15.根据权利要求14所述的半导体功率模块，其中，
从所述绝缘基板的所述边缘隔开2mm以上的间隔来配置所述第1端子，
从所述绝缘基板的所述边缘隔开2mm以上的间隔来配置所述第2端子。
16.根据权利要求1～10中任一项所述的半导体功率模块，其中，
所述绝缘基板具有使所述开关元件用的焊线通过的除去区域。
17.根据权利要求16所述的半导体功率模块，其中，
所述除去区域使从所述开关元件产生的热从所述绝缘基板的所述一个表面侧向所述另一个表面侧扩散。
18.根据权利要求1～10中任一项所述的半导体功率模块，其中，
所述开关元件包括硅基板或者宽带隙型的半导体基板。
19.根据权利要求1～10中任一项所述的半导体功率模块，其中，
所述开关元件包括MISFET、IGBT或者BJT。
20.根据权利要求1～10中任一项所述的半导体功率模块，其中，
所述端子电压为500V以上。
21.根据权利要求1～10中任一项所述的半导体功率模块，其中，
所述半导体功率模块进一步包括支承基板，所述支承基板配置于所述绝缘基板的所述一个表面侧，具有与所述绝缘基板的所述一个表面对置的对置面以及与所述对置面相反侧的相反面，在所述相反面上支承所述开关元件。
22.根据权利要求21所述的半导体功率模块，其中，
所述半导体功率模块进一步包括配置于所述支承基板的所述相反面侧的散热部件。
23.一种半导体功率模块，其特征在于，
包括：
绝缘基板，其具有一个表面和另一个表面；
支承基板，其配置于所述绝缘基板的所述一个表面侧，具有与所述绝缘基板的所述一个表面对置的对置面以及与所述对置面相反侧的相反面；
第1电源端子，其配置于所述绝缘基板的所述一个表面侧；
第2电源端子，其配置于所述绝缘基板的所述另一个表面侧；
开关元件，其配置于所述支承基板的所述对置面侧；以及
除去区域，其以使所述开关元件露出的方式形成于所述绝缘基板。
CN202210667470.8A 2016-06-01 2017-05-31 半导体功率模块 Pending CN115064526A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016110383 2016-06-01
JP2016-110383 2016-06-01
PCT/JP2017/020303 WO2017209191A1 (ja) 2016-06-01 2017-05-31 半導体パワーモジュール
CN201780034169.0A CN109417067B (zh) 2016-06-01 2017-05-31 半导体功率模块

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201780034169.0A Division CN109417067B (zh) 2016-06-01 2017-05-31 半导体功率模块

Publications (1)

Publication Number Publication Date
CN115064526A true CN115064526A (zh) 2022-09-16

Family

ID=60478652

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201780034169.0A Active CN109417067B (zh) 2016-06-01 2017-05-31 半导体功率模块
CN202210667470.8A Pending CN115064526A (zh) 2016-06-01 2017-05-31 半导体功率模块

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201780034169.0A Active CN109417067B (zh) 2016-06-01 2017-05-31 半导体功率模块

Country Status (5)

Country Link
US (4) US10600764B2 (zh)
JP (3) JP7053461B2 (zh)
CN (2) CN109417067B (zh)
DE (1) DE112017002796T5 (zh)
WO (1) WO2017209191A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109417067B (zh) * 2016-06-01 2022-06-07 罗姆股份有限公司 半导体功率模块
CN107958905A (zh) * 2017-12-11 2018-04-24 臻驱科技（上海）有限公司 功率半导体模块衬底
CN110323142B (zh) 2018-03-29 2021-08-31 台达电子工业股份有限公司 功率模块及其制造方法
DE112019001335T5 (de) 2018-06-11 2020-11-26 Rohm Co., Ltd. Halbleitermodul
WO2020044668A1 (ja) * 2018-08-31 2020-03-05 ローム株式会社 半導体装置
JPWO2020050077A1 (ja) * 2018-09-07 2021-08-26 ローム株式会社 接合構造、半導体装置および接合構造の形成方法
JP7280278B2 (ja) * 2018-09-12 2023-05-23 ローム株式会社 半導体装置
US20210384109A1 (en) * 2018-10-18 2021-12-09 Nissan Arc, Ltd. Semiconductor device and method of manufacturing the same
JP7267716B2 (ja) * 2018-11-12 2023-05-02 ローム株式会社 半導体装置
DE212020000492U1 (de) * 2019-07-02 2021-07-23 Rohm Co., Ltd. Halbleiterbauteil
JP7180570B2 (ja) * 2019-09-03 2022-11-30 三菱電機株式会社 半導体モジュール
JP7428018B2 (ja) 2020-03-06 2024-02-06 富士電機株式会社 半導体モジュール
JP2021180234A (ja) 2020-05-13 2021-11-18 富士電機株式会社 半導体モジュール
JP7352753B2 (ja) * 2020-10-14 2023-09-28 ローム株式会社 半導体モジュール
DE102022202894A1 (de) 2022-03-24 2023-09-28 Zf Friedrichshafen Ag Leistungsmodul und verfahren zum montieren eines leistungsmoduls

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725952B2 (ja) 1992-06-30 1998-03-11 三菱電機株式会社 半導体パワーモジュール
JP3220366B2 (ja) * 1995-10-09 2001-10-22 株式会社日立製作所 半導体装置
JP3642012B2 (ja) 2000-07-21 2005-04-27 株式会社日立製作所 半導体装置，電力変換装置及び自動車
JP4564937B2 (ja) * 2006-04-27 2010-10-20 日立オートモティブシステムズ株式会社 電気回路装置及び電気回路モジュール並びに電力変換装置
JP4452953B2 (ja) * 2007-08-09 2010-04-21 日立オートモティブシステムズ株式会社 電力変換装置
US7791208B2 (en) * 2007-09-27 2010-09-07 Infineon Technologies Ag Power semiconductor arrangement
KR101194609B1 (ko) * 2008-07-10 2012-10-25 미쓰비시덴키 가부시키가이샤 전력용 반도체 모듈
JP2011176087A (ja) * 2010-02-24 2011-09-08 Meidensha Corp 半導体モジュール、及び電力変換装置
DE102011083223B4 (de) * 2011-09-22 2019-08-22 Infineon Technologies Ag Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte
US8487407B2 (en) * 2011-10-13 2013-07-16 Infineon Technologies Ag Low impedance gate control method and apparatus
JP6021323B2 (ja) 2011-12-13 2016-11-09 キヤノン株式会社 Ｘ線撮影装置
JP2013125848A (ja) * 2011-12-14 2013-06-24 Rohm Co Ltd パワーモジュール半導体装置およびその製造方法
US8648643B2 (en) * 2012-02-24 2014-02-11 Transphorm Inc. Semiconductor power modules and devices
JP2013222885A (ja) 2012-04-18 2013-10-28 Toshiba Corp インバータモジュール
WO2014002442A1 (ja) 2012-06-29 2014-01-03 株式会社デンソー 半導体装置および半導体装置の接続構造
JP5626274B2 (ja) 2012-06-29 2014-11-19 株式会社デンソー 半導体装置
KR101614669B1 (ko) * 2012-08-27 2016-04-21 미쓰비시덴키 가부시키가이샤 전력용 반도체 장치
US9077335B2 (en) * 2013-10-29 2015-07-07 Hrl Laboratories, Llc Reduction of the inductance of power loop and gate loop in a half-bridge converter with vertical current loops
JP2016110383A (ja) 2014-12-05 2016-06-20 コニカミノルタ株式会社 触覚伝達装置
US20170133316A1 (en) * 2015-09-25 2017-05-11 Tesla Motors, Inc. Semiconductor device with stacked terminals
CN109417067B (zh) * 2016-06-01 2022-06-07 罗姆股份有限公司 半导体功率模块

Also Published As

Publication number Publication date
US11600602B2 (en) 2023-03-07
US10950582B2 (en) 2021-03-16
CN109417067A (zh) 2019-03-01
US10600764B2 (en) 2020-03-24
US20230187416A1 (en) 2023-06-15
WO2017209191A1 (ja) 2017-12-07
US20200185358A1 (en) 2020-06-11
DE112017002796T5 (de) 2019-02-28
JP2023130399A (ja) 2023-09-20
JP7304998B2 (ja) 2023-07-07
US20190295990A1 (en) 2019-09-26
US20210175213A1 (en) 2021-06-10
US11901340B2 (en) 2024-02-13
JP2022079670A (ja) 2022-05-26
JPWO2017209191A1 (ja) 2019-04-04
CN109417067B (zh) 2022-06-07
JP7053461B2 (ja) 2022-04-12

Similar Documents

Publication Publication Date Title
CN109417067B (zh) 半导体功率模块
US10319671B2 (en) Semiconductor package with leadframe
US8373197B2 (en) Circuit device
US10943877B2 (en) Semiconductor device
US20170213783A1 (en) Multi-chip semiconductor power package
JP2021141222A (ja) 半導体モジュール
JP2020501353A (ja) パワー半導体モジュール
CN111599796B (zh) 半导体模块、及使用该半导体模块的电力变换装置
US11309276B2 (en) Semiconductor module
KR20220046487A (ko) 반도체 모듈
JP2017054842A (ja) 配線基板、半導体装置、及び半導体パッケージ
JP2013157346A (ja) 半導体装置
US11450647B2 (en) Semiconductor module and semiconductor device including the same
JPWO2020035931A1 (ja) 半導体モジュール
US20240136335A1 (en) Semiconductor power module
US10964630B2 (en) Semiconductor device having a conductor plate and semiconductor elements
JP2017054855A (ja) 半導体装置、及び半導体パッケージ
US20230078823A1 (en) Semiconductor device
US20230317685A1 (en) Packaged electronic device comprising a plurality of power transistors
WO2021015050A1 (ja) 電気回路装置
WO2022074971A1 (ja) 半導体装置
WO2024010003A1 (ja) 半導体装置
US20190355649A1 (en) Semiconductor device
JP2024018291A (ja) 半導体モジュール
KR20220113142A (ko) 패키지형 전력 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination