JP7267716B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7267716B2
JP7267716B2 JP2018212130A JP2018212130A JP7267716B2 JP 7267716 B2 JP7267716 B2 JP 7267716B2 JP 2018212130 A JP2018212130 A JP 2018212130A JP 2018212130 A JP2018212130 A JP 2018212130A JP 7267716 B2 JP7267716 B2 JP 7267716B2
Authority
JP
Japan
Prior art keywords
input terminal
semiconductor device
wiring layer
thickness direction
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018212130A
Other languages
English (en)
Other versions
JP2020080348A (ja
Inventor
沢水 神田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2018212130A priority Critical patent/JP7267716B2/ja
Publication of JP2020080348A publication Critical patent/JP2020080348A/ja
Priority to JP2023069507A priority patent/JP2023089251A/ja
Application granted granted Critical
Publication of JP7267716B2 publication Critical patent/JP7267716B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体素子を備える半導体装置に関し、特に半導体素子がスイッチング素子である半導体装置に関する。
従来、MOSFETやIGBTなどの半導体素子を搭載した半導体装置が広く知られている。特許文献1には、このような半導体素子を搭載した半導体装置の一例が開示されている。当該半導体装置では、支持部材(特許文献1では絶縁基板)の上に金属箔からなる導電部材(特許文献1では金属パターン)が配置されている。半導体素子は、当該導電部材に接合されている。
特許文献1に開示されている半導体装置の使用時には、半導体素子から熱が発生するため、導電部材の温度が上昇する。金属箔からなる導電部材は、厚さが比較的薄いため、厚さ方向に直交する方向における単位長さ当たりの熱抵抗が高いという特性がある。このため、導電部材の温度低下は緩やかなものとなり、半導体素子の近傍に位置する当該導電部材において、高温状態が局所的に継続する。この点について改善が望まれる。
特開2009-158787号公報
本発明は上記事情に鑑み、放熱性の向上を図ることが可能な半導体装置を提供することをその課題とする。
本発明によれば、厚さ方向を向く第1主面を有する第1配線層と、前記厚さ方向において前記第1主面と同じ側を向く第2主面を有し、かつ前記第1配線層に対して離間して配置された第2配線層と、前記第1主面が向く側に設けられた第1主面電極、前記第1主面と対向する側に設けられた第1裏面電極を有するとともに、前記第1裏面電極が前記第1主面に接合され、かつ前記第1主面電極が前記第2配線層に導通する第1半導体素子と、前記第2主面が向く側に設けられた第2主面電極、前記第2主面と対向する側に設けられた第2裏面電極を有するとともに、前記第2裏面電極が前記第2主面に接合された第2半導体素子と、前記第1主面に接合された第1入力端子と、前記第2主面電極に接合された第2入力端子と、を備え、前記第2入力端子は、前記第1入力端子に対して前記厚さ方向に離間して配置され、かつ前記厚さ方向に沿って視て前記第1入力端子にその一部が重なり、前記第1入力端子と前記第2入力端子との間に介在する絶縁材をさらに備えることを特徴とする半導体装置が提供される。
本発明の実施において好ましくは、前記第2入力端子は、前記第1入力端子に対して前記厚さ方向において前記第1主面が向く側に離間して配置されている。
本発明の実施において好ましくは、前記絶縁材の構成材料は、芳香族ポリアミドを含む。
本発明の実施において好ましくは、前記絶縁材の構成材料は、窒化アルミニウムを含む。
本発明の実施において好ましくは、前記第1配線層、前記第2配線層、前記第1半導体素子および前記第2半導体素子を覆う封止樹脂をさらに備え、前記封止樹脂は、前記第1入力端子、前記第2入力端子および前記絶縁材のそれぞれ一部ずつを覆っている。
本発明の実施において好ましくは、前記厚さ方向において前記第1主面および前記第2主面と同じ側を向く第1内面と、前記第1内面とは反対側を向く第1外面と、を有する絶縁基板をさらに備え、前記第1配線層および前記第2配線層は、前記第1内面に積層され、前記封止樹脂は、前記絶縁基板の少なくとも一部を覆っている。
本発明の実施において好ましくは、前記第1外面は、前記封止樹脂から露出している。
本発明の実施において好ましくは、前記絶縁基板は、互いに離間した第1基板および第2基板を含み、前記第1配線層は、前記第1基板に積層され、前記第2配線層は、前記第2基板に積層されている。
本発明の実施において好ましくは、前記厚さ方向において前記第1外面と同じ側を向く下面を有し、かつ前記第1外面に積層された下部金属層をさらに備え、前記下面は、前記封止樹脂から露出している。
本発明の実施において好ましくは、前記下面の面積は、前記第1外面の面積よりも小である。
本発明の実施において好ましくは、前記下部金属層は、互いに離間した第1金属層および第2金属層を含み、前記第1配線層および前記第1金属層は、前記第1基板に積層され、前記第2配線層および前記第2金属層は、前記第2基板に積層されている。
本発明の実施において好ましくは、前記厚さ方向において前記第1主面および前記第2主面と同じ側を向く第2外面と、前記第2外面とは反対側を向く第2内面と、を有する絶縁板と、前記厚さ方向において前記第2内面と同じ側を向く第3主面を有し、かつ前記第2内面に積層された第3配線層と、をさらに備え、前記第2入力端子は、前記第3主面に接合され、前記第3配線層は、前記封止樹脂に覆われ、前記封止樹脂は、前記絶縁板の少なくとも一部を覆っている。
本発明の実施において好ましくは、前記第2外面は、前記封止樹脂から露出している。
本発明の実施において好ましくは、前記厚さ方向において前記第2外面と同じ側を向く上面を有し、かつ前記第2外面に積層された上部金属層をさらに備え、前記上面は、前記封止樹脂から露出している。
本発明の実施において好ましくは、前記上面の面積は、前記第2外面の面積よりも小である。
本発明の実施において好ましくは、前記第1主面電極と前記第2主面とに接続された導通部材をさらに備え、前記導通部材は、金属片である。
本発明にかかる半導体装置によれば、放熱性の向上を図ることが可能となる。
本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本発明の第1実施形態にかかる半導体装置の斜視図である。 図1に示す半導体装置の平面図である。 図1に示す半導体装置の平面図(封止樹脂を透過)である。 図3に示す半導体装置に対して、第2入力端子および複数の導通部材をさらに透過した平面図である。 図1に示す半導体装置の底面図である。 図1に示す半導体装置の右側面図である。 図1に示す半導体装置の左側面図である。 図1に示す半導体装置の正面図である。 図3のIX-IX線に沿う断面図である。 図3のX-X線に沿う断面図である。 図3の部分拡大図である。 図11のXII-XII線に沿う断面図である。 図11のXIII-XIII線に沿う断面図である。 本発明の第2実施形態にかかる半導体装置の底面図である。 図14に示す半導体装置の断面図である。 図14に示す半導体装置の断面図である。 本発明の第3実施形態にかかる半導体装置の平面図(封止樹脂を透過)である。 図17に示す半導体装置の底面図である。 図17のXIX-XIX線に沿う断面図である。 図17のXX-XX線に沿う断面図である。 本発明の第4実施形態にかかる半導体装置の底面図である。 図21に示す半導体装置の断面図である。 図21に示す半導体装置の断面図である。 本発明の第5実施形態にかかる半導体装置の平面図である。 図24に示す半導体装置の平面図(封止樹脂を透過)である。 図25のXXVI-XXVI線に沿う断面図である。 図25のXXVII-XXVII線に沿う断面図である。 本発明の第6実施形態にかかる半導体装置の平面図である。 図28に示す半導体装置の断面図である。 図28に示す半導体装置の断面図である。 本発明の第7実施形態にかかる半導体装置の平面図(封止樹脂を透過)である。 図31のXXXII-XXXII線に沿う断面図である。 図31のXXXIII-XXXIII線に沿う断面図である。 本発明の第8実施形態にかかる半導体装置の断面図である。 図34に示す半導体装置の断面図である。
本発明を実施するための形態(以下「実施形態」という。)について、添付図面に基づいて説明する。
〔第1実施形態〕
図1~図13に基づき、本発明の第1実施形態にかかる半導体装置A10について説明する。半導体装置A10は、絶縁基板10、第1配線層21、第2配線層22、第1入力端子31、第2入力端子32、出力端子33、絶縁材39、複数の第1半導体素子41、複数の第2半導体素子42、複数の導通部材50および封止樹脂60を備える。これらに加え、半導体装置A10は、一対の絶縁層23、一対のゲート配線層24、一対の検出配線層25、複数のゲートワイヤ51、複数の検出ワイヤ52、一対の第1ワイヤ531および一対の第2ワイヤ532をさらに備える。これらの図が示す半導体装置A10は、複数の第1半導体素子41および複数の第2半導体素子42が、たとえばMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である電力変換装置(パワーモジュール)である。半導体装置A10は、モータの駆動源、様々な電気製品のインバータ装置、およびDC/DCコンバータなどに用いられる。ここで、図3は、理解の便宜上、封止樹脂60を透過している。図4は、理解の便宜上、図3に対してさらに第2入力端子32および複数の導通部材50を透過している。図3および図4において透過したこれらの要素を想像線(二点鎖線)で示している。
半導体装置A10の説明においては、第1配線層21および第2配線層22の厚さ方向を「厚さ方向z」と呼ぶ。厚さ方向zに対して直交する方向を「第1方向x」と呼ぶ。厚さ方向zおよび第1方向xの双方に対して直交する方向を「第2方向y」と呼ぶ。図1および図2に示すように、半導体装置A10は、厚さ方向zに沿って視て矩形状である。第1方向xは、半導体装置A10の長手方向に対応する。第2方向yは、半導体装置A10の短手方向に対応する。また、半導体装置A10の説明においては、便宜上、第1方向xにおいて第1入力端子31および第2入力端子32が位置する側を「第1方向xの一方側」と呼ぶ。第1方向xにおいて出力端子33が位置する側を「第1方向xの他方側」と呼ぶ。なお、「厚さ方向z」、「第1方向x」、「第2方向y」、「第1方向xの一方側」および「第1方向xの他方側」は、後述する半導体装置A20~半導体装置A80の説明においても適用する。
絶縁基板10は、図9および図10に示すように、第1配線層21および第2配線層22を支持している。絶縁基板10は、電気絶縁性を有する。絶縁基板10は、厚さ方向zにおいて互いに反対側を向く第1内面10Aおよび第1外面10Bを有する。第1内面10Aは、第1配線層21および第2配線層22に対向している。半導体装置A10においては、図5に示すように、第1外面10Bは封止樹脂60から露出している。絶縁基板10をヒートシンクに取り付ける際、第1外面10Bは当該ヒートシンクに対向する。絶縁基板10の構成材料は、たとえば窒化アルミニウムを主成分とするセラミックスである。なお、絶縁基板10の構成材料は、半導体装置A10の放熱性を向上させるという観点から、熱伝導率が比較的大である材料が好ましい。
第1配線層21および第2配線層22は、図9および図10に示すように、絶縁基板10の第1内面10Aに積層されている。第1配線層21および第2配線層22は、第1入力端子31、第2入力端子32、出力端子33および複数の導通部材50とともに、半導体装置A10の外部と、複数の第1半導体素子41および第2半導体素子42との導電経路を構成している。図4に示すように、厚さ方向zに沿って視て、第1配線層21および第2配線層22は、第2方向yを長手方向とする矩形状である。第2配線層22は、第1配線層21に対して第1方向xに離間して配置されている。第1配線層21および第2配線層22の構成材料は、銅(Cu)または銅合金である。半導体装置A10においては、第1配線層21および第2配線層22は、ともに同一の形状であり、かつ同一の構成材料から得られた金属板である。第1配線層21および第2配線層22は、ハンダなどの接合材料を用いて第1内面10Aに接合されている。図12および図13に示すように、第1配線層21および第2配線層22の各々の厚さt2は、絶縁基板10の厚さt1よりも大である。図9および図10に示すように、第1配線層21は、厚さ方向zにおいて第1内面10Aと同じ側を向く第1主面21Aを有する。第2配線層22は、厚さ方向zにおいて第1内面10Aと同じ側を向く第2主面22Aを有する。第1主面21Aおよび第2主面22Aには、たとえば、銀(Ag)めっき、またはアルミニウム(Al)層、ニッケル(Ni)層、銀層の順に積層された複数種の金属めっきを施してもよい。
一対の絶縁層23は、図3、図9および図10に示すように、第1配線層21の第1主面21Aと、第2配線層22の第2主面22Aとに配置されている。一対の絶縁層23は、第1方向xにおいて互いに離間している。一対の絶縁層23は、第2方向yに延びる帯状である。第1方向xの一方側に位置する絶縁層23は、第1主面21Aに配置されている。第1方向xの他方側に位置する絶縁層23は、第2主面22Aに配置されている。絶縁層23の構成材料は、たとえば、セラミックスまたはガラスエポキシ樹脂である。
一対のゲート配線層24は、図3、図9および図10に示すように、一対の絶縁層23の上に配置されている。一対のゲート配線層24は、第2方向yに延びる帯状である。一対のゲート配線層24の幅は、ともに略等しい。ゲート配線層24は、たとえば、銅または銅合金からなる金属箔により構成される。なお、ゲート配線層24の表面には、たとえば銀めっきを施してもよい。
一対の検出配線層25は、図3、図9および図10に示すように、一対の絶縁層23の上に配置されている。一対の検出配線層25は、第2方向yに延びる帯状である。一対の検出配線層25の各々の幅は、ゲート配線層24の幅と略等しい。第1方向xの一方側に位置する絶縁層23において、検出配線層25は、ゲート配線層24よりも第1方向xの一方側に位置する。第1方向xの他方側に位置する絶縁層23において、検出配線層25は、ゲート配線層24よりも第1方向xの他方側に位置する。検出配線層25は、たとえば、銅または銅合金からなる金属箔により構成される。なお、検出配線層25の表面には、たとえば銀めっきを施してもよい。
第1入力端子31および第2入力端子32は、図2~図5に示すように、第1方向xの一方側に位置する。第1入力端子31および第2入力端子32には、電力変換対象となる直流電力(電圧)が入力される。第1入力端子31は、正極(P端子)である。第2入力端子32は、負極(N端子)である。図10に示すように、第1入力端子31、第1配線層21および第2配線層22のいずれにも対して、第2入力端子32は、厚さ方向zにおいて第1配線層21の第1主面21Aが向く側に離間して配置されている。第1入力端子31および第2入力端子32は、金属板である。当該金属板の構成材料は、銅または銅合金である。
第1入力端子31は、図4に示すように、第1接続部311および第1端子部312を有する。第1入力端子31において、第1接続部311および第1端子部312との境界は、第2方向yおよび厚さ方向zに沿った面であって、かつ第1方向xの一方側に位置する封止樹脂60の第1側面63A(詳細は後述)を含む面を通過する。第1接続部311は、その全体が封止樹脂60に覆われている。第1接続部311の第1方向xの他方側は、櫛歯状となっている。この櫛歯状の部分が、ハンダ接合または超音波接合などにより第1配線層21の主面20Aに接合されている。これにより、第1入力端子31は、第1配線層21に導通している。
図4および図5に示すように、第1端子部312は、封止樹脂60から第1方向xの一方側に延びている。厚さ方向zに沿って視て、第1端子部312は矩形状である。第1端子部312の第2方向yの両側は、封止樹脂60に覆われている。それ以外の第1端子部312の部分は、封止樹脂60から露出している。これにより、第1入力端子31は、第1配線層21および封止樹脂60の双方に支持されている。
第2入力端子32は、図3に示すように、第2接続部321および第2端子部322を有する。厚さ方向zに沿って視て、第2入力端子32における第2接続部321と第2端子部322との境界は、第1入力端子31における第1接続部311と第1端子部312との境界に一致している。
図3に示すように、第2接続部321は、連結部321Aおよび複数の延出部321Bを有する。連結部321Aは、第2方向yに延びる帯状である。連結部321Aの第1方向xの一方側は、第2端子部322につながっている。複数の延出部321Bは、連結部321Aから第1方向xの他方側に向けて延びている。複数の延出部321Bは、第1方向xに延びる帯状である。
図2および図3に示すように、第2端子部322は、封止樹脂60から第1方向xの一方側に延びている。厚さ方向zに沿って視て、第2端子部322は矩形状である。第2端子部322の第2方向yの両側は、封止樹脂60に覆われている。それ以外の第2端子部322の部分は、封止樹脂60から露出している。図4に示すように、厚さ方向zに沿って視て、第2端子部322は、第1入力端子31の第1端子部312に重なっている。なお、半導体装置A10が示す例においては、第2端子部322の形状は、第1端子部312の形状と同一である。
絶縁材39は、図10に示すように、厚さ方向zにおいて第1入力端子31と第2入力端子32との間に介在している。絶縁材39は、第1入力端子31および第2入力端子32の双方に密着している。絶縁材39は、電気絶縁性を有する平板である。半導体装置A10が示す例においては、絶縁材39は絶縁紙である。絶縁紙である絶縁材39の構成材料は、芳香族ポリアミド(アラミド)を含む。なお、絶縁材39は、たとえばセラミックスでもよい。セラミックスである絶縁材39の構成材料は、窒化アルミニウムを含む。このように、絶縁材39の構成材料は、熱伝導率が比較的大である材料を含むことが好ましい。厚さ方向zに沿って視て、第1入力端子31の全体が絶縁材39に重なっている。第2入力端子32においては、厚さ方向zに沿って視て、第2接続部321の連結部321Aの一部と、第2端子部322の全体とが絶縁材39に重なっている。このため、厚さ方向zに沿って視て、第1入力端子31に重なる第2入力端子32の部分は、全て絶縁材39に接している。これにより、第1入力端子31および第2入力端子32は、互いに電気絶縁されている。絶縁材39の一部(第1方向xの他方側、および第2方向yの両側)は、封止樹脂60に覆われている。
図3、図4および図10に示すように、絶縁材39は、介在部391および延出部392を有する。介在部391は、第1入力端子31の第1端子部312と、第2入力端子32の第2端子部322との双方に接している。延出部392は、介在部391から第1端子部312および第2端子部322よりもさらに第1方向xの一方側に向けて延びている。延出部392の第2方向yの両側は、封止樹脂60に覆われている。
出力端子33は、図2~図5に示すように、第1方向xの他方側に位置する。出力端子33から、複数の第1半導体素子41および複数の第2半導体素子42により電力変換された交流電力(電圧)が出力される。出力端子33は、金属板である。当該金属板の構成材料は、銅または銅合金である。出力端子33は、接続部331および端子部332を有する。接続部331と端子部332との境界は、第2方向yおよび厚さ方向zに沿った面であって、かつ第1方向xの他方側に位置する封止樹脂60の第1側面63Aを含む面を通過する。接続部331は、その全体が封止樹脂60に覆われている。接続部331の第1方向xの一方側には、櫛歯部331Aが設けられている。櫛歯部331Aが、ハンダ接合または超音波接合などにより第2配線層22の主面20Aに接続されている。これにより、出力端子33は、第2配線層22に導通している。図2および図5に示すように、端子部332は、封止樹脂60から第1方向xの他方側に延びている。厚さ方向zに沿って視て、端子部332は矩形状である。端子部332の第2方向yの両側は、封止樹脂60に覆われている。それ以外の端子部332の部分は、封止樹脂60から露出している。これにより、出力端子33は、第2配線層22および封止樹脂60の双方に支持されている。
複数の第1半導体素子41は、図3および図9に示すように、第1配線層21の第1主面21Aに搭載されている。複数の第2半導体素子42は、図3および図10に示すように、第2配線層22の第2主面22Aに搭載されている。複数の第1半導体素子41および複数の第2半導体素子42は、いずれも同一の半導体素子である。第1半導体素子41および第2半導体素子42は、たとえば、炭化ケイ素(SiC)を主とする半導体材料を用いて構成されたMOSFETである。なお、第1半導体素子41および第2半導体素子42は、MOSFETに限らずMISFET(Metal-Insulator-Semiconductor Field-Effect Transistor)を含む電界効果トランジスタや、IGBT(Insulated Gate Bipolar Transistor)のようなバイポーラトランジスタでもよい。半導体装置A10の説明においては、第1半導体素子41および第2半導体素子42がnチャンネル型のMOSFETである場合を対象とする。
図3に示すように、複数の第1半導体素子41は、第2方向yに沿って所定の間隔で配列されている。複数の第1半導体素子41は、半導体装置A10の上アーム回路(高電圧領域)を構成している。第1配線層21において、複数の第1半導体素子41は、絶縁層23よりも第1方向xの他方側に位置する。
図3に示すように、複数の第2半導体素子42は、第2方向yに沿って所定の間隔で配列されている。複数の第2半導体素子42は、半導体装置A10の下アーム回路(低電圧領域)を構成している。第2配線層22において、複数の第2半導体素子42は、絶縁層23よりも第1方向xの一方側に位置する。
図3に示すように、複数の第1半導体素子41および複数の第2半導体素子42は、これらが全体として配線層20に千鳥配置されている。半導体装置A10が示す例においては、第1半導体素子41および第2半導体素子42のそれぞれの個数は4つである。第1半導体素子41および第2半導体素子42のそれぞれの個数は本構成に限定されず、半導体装置A10に要求される性能に応じて自在に設定可能である。
図11および図12に示すように、複数の第1半導体素子41の各々は、主面41A、裏面41B、第1主面電極411、第1裏面電極412、第1ゲート電極413および第1絶縁膜414を有する。主面41Aおよび裏面41Bは、厚さ方向zにおいて互いに反対側を向く。主面41Aは、厚さ方向zにおいて第1配線層21の第1主面21Aと同じ側を向く。このため、裏面41Bは、第1主面21Aに対向している。
図11および図12に示すように、第1主面電極411は、主面41Aに設けられている。すなわち、第1半導体素子41においては、第1主面電極411は、厚さ方向zにおいて第1配線層21の第1主面21Aが向く側に設けられている。第1主面電極411には、第1半導体素子41の内部からソース電流が流れる。
図12に示すように、第1裏面電極412は、裏面41Bの全体にわたって設けられている。すなわち、第1半導体素子41においては、第1裏面電極412は、厚さ方向zにおいて第1配線層21の第1主面21Aと対向する側に設けられている。第1裏面電極412には、第1半導体素子41の内部に向けてドレイン電流が流れる。第1裏面電極412は、導電性を有する接合層49により第1主面21Aに接合されている。接合層49の構成材料は、たとえば、錫(Sn)を主成分とする鉛フリーハンダ、または焼成銀である。これにより、第1入力端子31は、第1配線層21を介して複数の第1裏面電極412に導通している。
図11および図12に示すように、第1ゲート電極413は、主面41Aに設けられている。第1ゲート電極413には、第1半導体素子41を駆動させるためのゲート電圧が印加される。第1ゲート電極413の大きさは、第1主面電極411の大きさよりも小とされている。
図11および図12に示すように、第1絶縁膜414は、主面41Aに設けられている。第1絶縁膜414は、電気絶縁性を有する。第1絶縁膜414は、厚さ方向zに沿って視て第1主面電極411および第1ゲート電極413をそれぞれ囲んでいる。第1絶縁膜414は、たとえば二酸化ケイ素(SiO2)層、窒化ケイ素(Si34)層、ポリベンゾオキサゾール(PBO)層が主面41Aからこの順で積層されたものである。なお、第1絶縁膜414においては、当該ポリベンゾオキサゾール層に代えてポリイミド層でもよい。
図11および図13に示すように、複数の第2半導体素子42の各々は、主面42A、裏面42B、第2主面電極421、第2裏面電極422、第2ゲート電極423および第2絶縁膜424を有する。主面42Aおよび裏面42Bは、厚さ方向zにおいて互いに反対側を向く。主面42Aは、厚さ方向zにおいて第2配線層22の第2主面22Aと同じ側を向く。このため、裏面41Bは、第2主面22Aに対向している。
図11および図13に示すように、第2主面電極421は、主面42Aに設けられている。すなわち、第2半導体素子42においては、第2主面電極421は、厚さ方向zにおいて第2配線層22の第2主面22Aが向く側に設けられている。第2主面電極421には、第2半導体素子42の内部からソース電流が流れる。
図13に示すように、第2裏面電極422は、裏面42Bの全体にわたって設けられている。すなわち、第2半導体素子42においては、第2裏面電極422は、厚さ方向zにおいて第2配線層22の第2主面22Aと対向する側に設けられている。第2裏面電極422には、第2半導体素子42の内部に向けてドレイン電流が流れる。第2裏面電極422は、接合層49により第2主面22Aに接合されている。これにより、出力端子33は、第2配線層22を介して複数の第2裏面電極422に導通している。
図11および図13に示すように、第2ゲート電極423は、主面42Aに設けられている。第2ゲート電極423には、第2半導体素子42を駆動させるためのゲート電圧が印加される。第2ゲート電極423の大きさは、第2主面電極421の大きさよりも小とされている。
図11および図13に示すように、第2絶縁膜424は、主面42Aに設けられている。第2絶縁膜424は、電気絶縁性を有する。第2絶縁膜424は、厚さ方向zに沿って視て第2主面電極421および第2ゲート電極423をそれぞれ囲んでいる。これ以外の第2絶縁膜424の構成は、第1絶縁膜414の構成と同様である。
複数の導通部材50は、図3、図9および図12に示すように、複数の第1半導体素子41の第1主面電極411と、第2配線層22の第2主面22Aとに接続されている。厚さ方向zに沿って視て、複数の導通部材50は、第1方向xに延びる帯状である。複数の導通部材50は、金属片である。当該金属は、銅または銅合金である。複数の導通部材50の第1方向xの一方側に位置する端部は、接合層49により複数の第1主面電極411に接続されている。複数の導通部材50の第1方向xの他方側に位置する端部は、接合層49により第2主面22Aに接続されている。これにより、出力端子33は、第2配線層22を介して複数の第1主面電極411に導通している。なお、導通部材50は、複数のワイヤから構成されたものでもよい。当該ワイヤの構成材料は、たとえば、アルミニウムまたはアルミニウム合金である。
図3、図10および図13に示すように、第2入力端子32の複数の延出部321Bの第1方向xの他方側に位置する端部は、接合層49により複数の第2半導体素子42の第2主面電極421に接合されている。これにより、第2入力端子32は、複数の第2主面電極421に導通している。
複数のゲートワイヤ51は、図3に示すように、複数の第1ゲートワイヤ511と、複数の第2ゲートワイヤ512とを含む。複数の第1ゲートワイヤ511は、複数の第1半導体素子41の第1ゲート電極413と、第1配線層21の第1主面21Aの上に位置する一方のゲート配線層24とに接続されている(図3および図11参照)。これにより、複数の第1ゲート電極413は、当該ゲート配線層24に導通している。複数の第2ゲートワイヤ512は、複数の第2半導体素子42の第1ゲート電極413と、第2配線層22の第2主面22Aの上に位置する他方のゲート配線層24とに接続されている(図3および図11参照)。これにより、複数の第2ゲート電極423は、当該ゲート配線層24に導通している。ゲートワイヤ51の構成材料は、たとえば、金(Au)、アルミニウム、またはアルミニウム合金である。
複数の検出ワイヤ52は、図3に示すように、複数の第1検出ワイヤ521と、複数の第2検出ワイヤ522とを含む。複数の第1検出ワイヤ521は、複数の第1半導体素子41の第1主面電極411と、第1配線層21の第1主面21Aの上に位置する一方の検出配線層25とに接続されている(図3および図11参照)。これにより、複数の第1主面電極411は、当該検出配線層25に導通している。複数の第2検出ワイヤ522は、複数の第2半導体素子42の第2主面電極421と、第2配線層22の第2主面22Aの上に位置する他方の検出配線層25とに接続されている。これにより、複数の第2半導体素子42の第2主面電極421は、当該検出配線層25に導通している。検出ワイヤ52の構成材料は、たとえば、アルミニウムまたはアルミニウム合金である。
一対のゲート端子34、一対の検出端子35および複数のダミー端子36は、図3に示すように、第2方向yにおいて第1配線層21および第2配線層22に隣接している。これらの端子は、第1方向xに沿って配列されている。一対のゲート端子34、一対の検出端子35および複数のダミー端子36は、いずれも同一のリードフレームから構成される。
一対のゲート端子34には、図3に示すように、その一方が第1配線層21の近傍に位置し、その他方が第2配線層22の近傍に位置する。第1配線層21の近傍に位置するゲート端子34には、複数の第1半導体素子41を駆動させるためのゲート電圧が印加される。第2配線層22の近傍に位置するゲート端子34には、複数の第2半導体素子42を駆動させるためのゲート電圧が印加される。一対のゲート端子34の各々は、接続部341および端子部342を有する。接続部341は、封止樹脂60に覆われている。これにより、一対のゲート端子34は、封止樹脂60に支持されている。なお、接続部341の表面には、たとえば銀めっきを施してもよい。端子部342は、接続部341につながり、かつ封止樹脂60から露出している(図3参照)。図1に示すように、第1方向xに沿って視て、端子部342はL字状をなしている。
一対の検出端子35は、図3に示すように、一対のゲート端子34よりも第1方向xの外方に位置する。第1配線層21の近傍に位置する検出端子35には、複数の第1半導体素子41の第1主面電極411に印加される電圧、すなわちソース電流に対応した電圧が検出される。第2配線層22の近傍に位置する検出端子35には、複数の第2半導体素子42の第2主面電極421に印加される電圧が印加される。一対の検出端子35の各々は、接続部351および端子部352を有する。接続部351は、封止樹脂60に覆われている。これにより、一対の検出端子35は、封止樹脂60に支持されている。なお、接続部351の表面には、たとえば銀めっきを施してもよい。端子部352は、接続部351につながり、かつ封止樹脂60から露出している(図3参照)。図1、図6および図7に示すように、第1方向xに沿って視て、端子部352はL字状をなしている。
複数のダミー端子36は、図3に示すように、一対のゲート端子34よりも第1方向xの内方に位置する。半導体装置A10が示す例においては、ダミー端子36の個数は6つである。これらのうち、3つのダミー端子36は、第1方向xの一方側に位置する。残り3つのダミー端子36は、第1方向xの他方側に位置する。なお、ダミー端子36の個数は、本構成に限定されない。さらに、半導体装置A10において、複数のダミー端子36を備えない構成でもよい。複数のダミー端子36の各々は、接続部361および端子部362を有する。接続部361は、封止樹脂60に覆われている。これにより、複数のダミー端子36は、封止樹脂60に支持されている。なお、接続部361の表面には、たとえば銀めっきを施してもよい。端子部362は、接続部361につながり、かつ封止樹脂60から露出している(図3参照)。図1に示すように、第1方向xに沿って視て、端子部362はL字状をなしている。なお、一対のゲート端子34の端子部342、および一対の検出端子35の端子部352の各々の形状は、端子部362の形状と同一である。
一対の第1ワイヤ531は、図3に示すように、一対のゲート端子34と、一対のゲート配線層24とに個別に接続されている。これにより、第1配線層21に隣接する一方のゲート端子34は、複数の第1半導体素子41の第1ゲート電極413に導通している。第2配線層22に隣接する他方のゲート端子34は、複数の第2半導体素子42の第2ゲート電極423に導通している。第1ワイヤ531の構成材料は、たとえば、アルミニウムまたはアルミニウム合金である。
一対の第2ワイヤ532は、図3に示すように、一対の検出端子35と、一対の検出配線層25とに個別に接続されている。これにより、第1配線層21に隣接する一方の検出端子35は、複数の第1半導体素子41の第1主面電極411に導通している。第2配線層22に隣接する他方の検出端子35は、複数の第2半導体素子42の第2主面電極421に導通している。第2ワイヤ532の構成材料は、たとえば、アルミニウムまたはアルミニウム合金である。
封止樹脂60は、図9および図10に示すように、絶縁基板10、第1入力端子31、第2入力端子32、出力端子33および絶縁材39のそれぞれ一部ずつを覆っている。なお、第1配線層21、第2配線層22、複数の第1半導体素子41、複数の第2半導体素子42、複数の導通部材50、複数のゲートワイヤ51、複数の検出ワイヤ52、一対の第1ワイヤ531および一対の第2ワイヤ532は、封止樹脂60に全て覆われている。封止樹脂60の構成材料は、たとえば黒色のエポキシ樹脂である。図2~図8に示すように、封止樹脂60は、頂面61、底面62、一対の第1側面63A、一対の第2側面63B、一対の第3側面63C、一対の第4側面63D、複数の第5側面63Eおよび複数の取付け孔64を有する。
図9および図10に示すように、頂面61は、厚さ方向zにおいて絶縁基板10の第1内面10Aと同じ側を向く。底面62は、厚さ方向zにおいて頂面61とは反対側を向く。半導体装置A10においては、図5に示すように、底面62から絶縁基板10の第1外面10Bが露出している。
図2~図7、および図10に示すように、一対の第1側面63Aは、頂面61および底面62の双方につながり、かつ第1方向xを向く。第1方向xの一方側に位置する第1側面63Aからは、第1入力端子31の第1端子部312、および第2入力端子32の第2端子部322が第1方向xの一方側に向けて延びている。第2方向yの他方側に位置する第1側面63Aからは、出力端子33の端子部332が第1方向xの他方側に向けて延びている。
図2~図8に示すように、一対の第2側面63Bは、頂面61および底面62の双方につながり、かつ第2方向yを向く。一対の第2側面63Bのいずれか一方からは、一対のゲート端子34の端子部342、一対の検出端子35の端子部352、および複数のダミー端子36の端子部362が露出している。
図2~図6に示すように、一対の第3側面63Cは、第1方向xの一方側に位置する。一対の第3側面63Cは、第2方向yにおいて互いに離間している。一対の第3側面63Cは、頂面61、底面62、および第1方向xの一方側に位置する第1側面63Aにつながっている。
図2~図7(図6を除く)に示すように、一対の第4側面63Dは、第1方向xの他方側に位置する。一対の第4側面63Dは、第2方向yにおいて互いに離間している。一対の第4側面63Dは、頂面61、底面62、および第1方向xの他方側に位置する第1側面63Aにつながっている。
図2~図8に示すように、複数の第5側面63Eは、頂面61および底面62の双方につながり、かつ第1方向xを向く。複数の第5側面63Eは、一対の第1側面63Aよりも第1方向xの外方に位置する。複数の第5側面63Eは、第1方向xの一方側に位置する一対の第5側面63Eと、第1方向xの他方側に位置する一対の第5側面63Eとを含む。第1方向xの一方側に位置する一対の第5側面63Eの第2方向yの両端は、一対の第2側面63Bと、一対の第3側面63Cとにつながっている。第1方向xの他方側に位置する一対の第5側面63Eの第2方向yの両端は、一対の第2側面63Bと、一対の第4側面63Dとにつながっている。
図9に示すように、複数の取付け孔64は、厚さ方向zにおいて頂面61から底面62に至って封止樹脂60を貫通している。複数の取付け孔64は、半導体装置A10をヒートシンクに取り付ける際に利用される。図2および図5に示すように、厚さ方向zに沿って視て、複数の取付け孔64の孔縁は円形状である。複数の取付け孔64は、厚さ方向zに沿って視て封止樹脂60の四隅に位置する。
次に、半導体装置A10の作用効果について説明する。
半導体装置A10においては、第2半導体素子42の第2裏面電極422は、第2配線層22の第2主面22Aに接合されている。第2半導体素子42の第2主面電極421は、第2入力端子32に接合されている。第1入力端子31は、第1配線層21の第1主面21Aに接合されている。第2入力端子32は、第1入力端子31に対して厚さ方向zに離間して配置されている。厚さ方向zに沿って視て、第2入力端子32は、第2入力端子32にその一部が重なる。半導体装置A10は、第1入力端子31と第2入力端子32との間に介在する絶縁材39を備える。これにより、半導体装置A10の使用時に第2半導体素子42から発生した熱は、第2裏面電極422から第2配線層22に伝導される。あわせて、当該熱は、第2主面電極421から第2入力端子32、絶縁材39および第1入力端子31を介して第1配線層21にも伝導される。このように、半導体装置A10においては、第2半導体素子42から発生した熱は、第2配線層22を経由する経路とは別に、第2配線層22を経由しない経路にも伝導する。このため、第2半導体素子42の近傍に位置する第2配線層22において、高温状態の継続時間をより短くすることができる。したがって、半導体装置A10によれば、放熱性の向上を図ることが可能となる。
第2入力端子32は、第1入力端子31に対して厚さ方向zにおいて第1配線層21の第1主面21Aが向く側に離間して配置されている。これにより、第2入力端子32の構造が、より簡易なものとなる。
絶縁材39が絶縁紙である場合においては、その構成材料に芳香族ポリアミドを含む。また、絶縁材39がセラミックス板である場合においては、その構成材料に窒化アルミニウムを含む。これらにより、絶縁材39の熱抵抗が低減されるため、第2入力端子32から第1入力端子31への熱が、より伝導しやすくなる。
図11および図12に示すように、第1配線層21および第2配線層22の各々の厚さt2は、絶縁基板10の厚さt1よりも大である。これにより、第1配線層21および第2配線層22の厚さ方向zに直交する方向の熱抵抗が低減される。このため、第2半導体素子42から第1配線層21および第2配線層22に伝導された熱を、より広範囲に拡散させることができる。
半導体装置A10は、第1配線層21、第2配線層22、第1半導体素子41および第2半導体素子42を覆う封止樹脂60をさらに備える。封止樹脂60は、第1入力端子31、第2入力端子32および絶縁材39のそれぞれ一部ずつを覆っている。これにより、絶縁材39は、第1入力端子31および第2入力端子32に挟まれ、かつ封止樹脂60に支持された状態となるため、半導体装置A10から絶縁材39が脱落しにくくなる。
半導体装置A10は、第1内面10Aおよび第1外面10Bを有する絶縁基板10をさらに備える。第1配線層21および第2配線層22は、第1内面10Aに積層されている。第1外面10Bは、封止樹脂60から露出している。これにより、第1配線層21および第2配線層22と、外部との電気絶縁がなされた状態で、第2半導体素子42から第1配線層21および第2配線層22に伝導された熱を、絶縁基板10を介して外部に放出させることができる。
半導体装置A10においては、第1半導体素子41の第1裏面電極412は、第1配線層21の第1主面21Aに接合されている。半導体装置A10は、第1半導体素子41の第1主面電極411と、第2配線層22の第2主面22Aとに接続された導通部材50をさらに備える。これにより、半導体装置A10の使用時に第1半導体素子41から発生した熱は、第1裏面電極412から第1配線層21に伝導される。あわせて、当該熱は、第1主面電極411から導通部材50を介して第2配線層22にも伝導される。このように、半導体装置A10においては、第1半導体素子41から発生した熱は、第1配線層21を経由する経路とは別に、第1配線層21を経由しない経路からも外部に放出される。このため、第1半導体素子41の近傍に位置する第1配線層21において、高温状態の継続時間をより短くすることができる。また、導通部材50は、金属片である。これにより、導通部材50が複数のワイヤである場合と比較して、導通部材50の熱抵抗を低減させることができる。
第1入力端子31および第2入力端子32は、厚さ方向zにおいて互いに離間している。厚さ方向zに沿って視て、第2入力端子32の一部(第2端子部322)が、第1入力端子31に重なっている。これにより、半導体装置A10の使用時に、第2入力端子32から発生する磁界により、第1入力端子31の自己インダクタンスを低減させることができるため、半導体装置A10の電力変換効率の低下が抑制される。
〔第2実施形態〕
図14~図16に基づき、本発明の第2実施形態にかかる半導体装置A20について説明する。これらの図において、先述した半導体装置A10の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図15の断面位置は、先述した半導体装置A10の図9の断面位置と同一である。図16の断面位置は、先述した半導体装置A10の図10の断面位置と同一である。
半導体装置A20は、先述した半導体装置A10の構成に対して、下部金属層11をさらに備えることと、第1配線層21および第2配線層22の構成とが異なる。
図15および図16に示すように、下部金属層11は、絶縁基板10の第1外面10Bに積層されている。下部金属層11は、第1外面10Bに接合された金属箔である。半導体装置A20においては、第1配線層21および第2配線層22は、絶縁基板10の第1内面10Aに接合された金属箔である。当該金属箔は、銅を含む。いずれも金属箔である下部金属層11、第1配線層21および第2配線層22が絶縁基板10に積層された構成は、たとえばDBC(Direct Bonded Copper)基板を用いることにより、容易になすことができる。DBC基板は、セラミックス板と、厚さ方向zの両側においてセラミックス板に積層された一対の銅箔とにより構成される。当該セラミックス板が絶縁基板10となる。一対の銅箔をそれぞれエッチングにより部分除去することにより、下部金属層11、第1配線層21および第2配線層22が形成される。
図14~図16に示すように、下部金属層11は下面11Aを有する。下面11Aは、厚さ方向zにおいて絶縁基板10の第1外面10Bと同じ側を向く。下面11Aは、封止樹脂60の底面62から露出している。このため、半導体装置A20においては、絶縁基板10は、封止樹脂60に覆われた構成となっている。下面11Aの面積は、第1外面10Bの面積よりも小である。
次に、半導体装置A20の作用効果について説明する。
半導体装置A20においては、第2半導体素子42の第2裏面電極422は、第2配線層22の第2主面22Aに接合されている。第2半導体素子42の第2主面電極421は、第2入力端子32に接合されている。第1入力端子31は、第1配線層21の第1主面21Aに接合されている。第2入力端子32は、第1入力端子31に対して厚さ方向zに離間して配置されている。厚さ方向zに沿って視て、第2入力端子32は、第2入力端子32にその一部が重なる。半導体装置A10は、第1入力端子31と第2入力端子32との間に介在する絶縁材39を備える。したがって、半導体装置A20によっても、放熱性の向上を図ることが可能となる。
半導体装置A20は、絶縁基板10の第1外面10Bに積層された下部金属層11をさらに備える。下部金属層11は、厚さ方向zにおいて第1外面10Bと同じ側を向き、かつ封止樹脂60から露出する下面11Aを有する。これにより、第1配線層21および第2配線層22と、外部との電気絶縁がなされた状態で、第2半導体素子42から第1配線層21および第2配線層22に伝導された熱を、絶縁基板10および下部金属層11を介して外部に放出させることができる。また、下面11Aの面積は、第1外面10Bの面積よりも小である。これにより、下面11Aよりも外方に位置する第1外面10Bの領域が封止樹脂60に覆われた構成となるため、封止樹脂60の底面62から絶縁基板10が脱落することを防止できる。
〔第3実施形態〕
図17~図20に基づき、本発明の第3実施形態にかかる半導体装置A30について説明する。これらの図において、先述した半導体装置A10の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図17は、理解の便宜上、封止樹脂60を透過している。透過した封止樹脂60を想像線で示している。
半導体装置A30は、先述した半導体装置A10の構成に対して、絶縁基板10の構成が異なる。
図17~図20に示すように、絶縁基板10は、第1基板101および第2基板102を含む。第1基板101および第2基板102は、第1方向xにおいて互いに離間している。厚さ方向zに沿って視て、第1基板101および第2基板102は、第2方向yを長手方向とする矩形状である。第1配線層21は、第1基板101の第1内面10Aに積層されている。第2配線層22は、第2基板102の第1内面10Aに積層されている。
次に、半導体装置A30の作用効果について説明する。
半導体装置A30においては、第2半導体素子42の第2裏面電極422は、第2配線層22の第2主面22Aに接合されている。第2半導体素子42の第2主面電極421は、第2入力端子32に接合されている。第1入力端子31は、第1配線層21の第1主面21Aに接合されている。第2入力端子32は、第1入力端子31に対して厚さ方向zに離間して配置されている。厚さ方向zに沿って視て、第2入力端子32は、第2入力端子32にその一部が重なる。半導体装置A10は、第1入力端子31と第2入力端子32との間に介在する絶縁材39を備える。したがって、半導体装置A30によっても、放熱性の向上を図ることが可能となる。
半導体装置A30においては、絶縁基板10は、互いに離間した第1基板101および第2基板102を含む。第1配線層21は、第1基板101に積層されている。第2配線層22は、第2基板102に積層されている。これにより、半導体装置A30の製造の際、半導体装置A30に生じる厚さ方向zの反りを低減することができる。
〔第4実施形態〕
図21~図23に基づき、本発明の第4実施形態にかかる半導体装置A40について説明する。これらの図において、先述した半導体装置A10の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図22の断面位置は、先述した半導体装置A10の図9の断面位置と同一である。図23の断面位置は、先述した半導体装置A10の図10の断面位置と同一である。
半導体装置A40は、先述した半導体装置A20の構成に対して、絶縁基板10および下部金属層11の構成が異なる。
図21~図23に示すように、絶縁基板10は、第1基板101および第2基板102を含む。第1基板101および第2基板102は、第1方向xにおいて互いに離間している。厚さ方向zに沿って視て、第1基板101および第2基板102は、第2方向yを長手方向とする矩形状である。第1配線層21は、第1基板101の第1内面10Aに積層されている。第2配線層22は、第2基板102の第1内面10Aに積層されている。
図21~図23に示すように、下部金属層11は、第1金属層111および第2金属層112を含む。第1金属層111および第2金属層112は、第1方向xにおいて互いに離間している。厚さ方向zに沿って視て、第1金属層111および第2金属層112は、第2方向yを長手方向とする矩形状である。第1金属層111は、第1基板101の第1外面10Bに積層されている。第1金属層111の下面11Aの面積は、第1基板101の第1外面10Bの面積よりも小である。第2金属層112は、第2基板102の第1外面10Bに積層されている。第2金属層112の下面11Aの面積は、第2基板102の第1外面10Bの面積よりも小である。
次に、半導体装置A40の作用効果について説明する。
半導体装置A40においては、第2半導体素子42の第2裏面電極422は、第2配線層22の第2主面22Aに接合されている。第2半導体素子42の第2主面電極421は、第2入力端子32に接合されている。第1入力端子31は、第1配線層21の第1主面21Aに接合されている。第2入力端子32は、第1入力端子31に対して厚さ方向zに離間して配置されている。厚さ方向zに沿って視て、第2入力端子32は、第2入力端子32にその一部が重なる。半導体装置A10は、第1入力端子31と第2入力端子32との間に介在する絶縁材39を備える。したがって、半導体装置A40によっても、放熱性の向上を図ることが可能となる。
半導体装置A40においては、絶縁基板10は、互いに離間した第1基板101および第2基板102を含む。下部金属層11は、互いに離間した第1金属層111および第2金属層112を含む。第1基板101には、第1配線層21および第1金属層111が積層されている。第2基板102には、第2配線層22および第2金属層112が積層されている。第1金属層111の下面11Aの面積は、第1基板101の第1外面10Bの面積よりも小である。第2金属層112の下面11Aの面積は、第2基板102の第1外面10Bの面積よりも小である。したがって、半導体装置A40は、先述した半導体装置A20および半導体装置A30と同様の作用効果を奏する。
〔第5実施形態〕
図24~図27に基づき、本発明の第5実施形態にかかる半導体装置A50について説明する。これらの図において、先述した半導体装置A10の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図25は、理解の便宜上、封止樹脂60を透過している。透過した封止樹脂60を想像線で示している。
半導体装置A50は、先述した半導体装置A10の構成に対して、絶縁板71および第3配線層72を備えることが異なる。
図24および図25に示すように、厚さ方向zに沿って視て、絶縁板71は、第2方向yを長手方向とする矩形状である。絶縁板71は、電気絶縁性を有する。絶縁板71の構成材料は、たとえば窒化アルミニウムを主成分とするセラミックスである。なお、絶縁板71の構成材料は、半導体装置A50の放熱性を向上させるという観点から、熱伝導率が比較的大である材料が好ましい。図26および図27に示すように、絶縁板71は、厚さ方向zにおいて互いに反対側を向く第2内面71Aおよび第2外面71Bを有する。第2外面71Bは、厚さ方向zにおいて第1配線層21の第1主面21A、および第2配線層22の第2主面22Aと同じ側を向く。半導体装置A50においては、図24に示すように、第2外面71Bは、封止樹脂60の頂面61から露出している。第2内面71Aは、第2外面71Bとは反対側を向く。
図26および図27に示すように、第3配線層72は、絶縁板71の第2内面71Aに積層されている。図25に示すように、厚さ方向zに沿って視て、第3配線層72は、第2方向yを長手方向とする矩形状である。第3配線層72の構成材料は、銅または銅合金である。半導体装置A50においては、第3配線層72は金属板である。第3配線層72は、ハンダなどの接合材料を用いて第2内面71Aに接合されている。
図26および図27に示すように、第3配線層72は、第3主面72Aを有する。第3主面72Aは、厚さ方向zにおいて絶縁板71の第2内面71Aと同じ側を向く。第2入力端子32の第2接続部321の延出部321Bは、第3主面72Aに接合されている。このため、第3配線層72は、第2入力端子32に導通している。
次に、半導体装置A50の作用効果について説明する。
半導体装置A50においては、第2半導体素子42の第2裏面電極422は、第2配線層22の第2主面22Aに接合されている。第2半導体素子42の第2主面電極421は、第2入力端子32に接合されている。第1入力端子31は、第1配線層21の第1主面21Aに接合されている。第2入力端子32は、第1入力端子31に対して厚さ方向zに離間して配置されている。厚さ方向zに沿って視て、第2入力端子32は、第2入力端子32にその一部が重なる。半導体装置A10は、第1入力端子31と第2入力端子32との間に介在する絶縁材39を備える。したがって、半導体装置A50によっても、放熱性の向上を図ることが可能となる。
半導体装置A50は、絶縁板71と、絶縁板71の第2内面71Aに積層された第3配線層72とをさらに備える。第2入力端子32は、厚さ方向zにおいて第2内面71Aと同じ側を向く第3配線層72の第3主面72Aに接合されている。これにより、半導体装置A50の使用時に第2半導体素子42から発生した熱のうち、第2主面電極421から第2入力端子32に伝導される熱は、第3配線層72にも伝導される。このため、第2入力端子32に伝導される熱を複数の経路に配分させることができる。したがって、半導体装置A50によれば、半導体装置A10よりもさらに放熱性を向上させることが可能となる。
絶縁板71の第1外面10Bは、封止樹脂60から露出している。これにより、第3配線層72と外部との電気絶縁がなされた状態で、第2半導体素子42から第3配線層72に伝導された熱を、絶縁板71を介して外部に放出させることができる。
〔第6実施形態〕
図28~図30に基づき、本発明の第6実施形態にかかる半導体装置A60について説明する。これらの図において、先述した半導体装置A10の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図29の断面位置は、先述した半導体装置A50の図26の断面位置と同一である。図30の断面位置は、先述した半導体装置A50の図27の断面位置と同一である。
半導体装置A60は、先述した半導体装置A50の構成に対して、下部金属層11および上部金属層73をさらに備えることと、第1配線層21、第2配線層22および第3配線層72の構成とが異なる。図29および図30に示すように、これらの構成のうち、下部金属層11、第1配線層21および第2配線層22の構成は、先述した半導体装置A20の構成と同一である。このため、下部金属層11、第1配線層21および第2配線層22の構成の説明は省略する。
図29および図30に示すように、上部金属層73は、絶縁板71の第2外面71Bに積層されている。上部金属層73は、第2外面71Bに接合された金属箔である。半導体装置A60においては、第3配線層72は、絶縁板71の第2内面71Aに接合された金属箔である。当該金属箔は、銅を含む。ともに金属箔である第3配線層72および上部金属層73が絶縁板71に積層された構成は、先述した半導体装置A20の絶縁基板10、第1配線層21および第2配線層22の構成と同様に、たとえばDBC基板を用いることにより、容易になすことができる。
図28~図30に示すように、上部金属層73は、上面73Aを有する。上面73Aは、厚さ方向zにおいて絶縁板71の第2外面71Bと同じ側を向く。上面73Aは、封止樹脂60の頂面61から露出している。このため、半導体装置A60においては、絶縁板71は、封止樹脂60に覆われた構成となっている。上面73Aの面積は、第2外面71Bの面積よりも小である。
次に、半導体装置A60の作用効果について説明する。
半導体装置A60においては、第2半導体素子42の第2裏面電極422は、第2配線層22の第2主面22Aに接合されている。第2半導体素子42の第2主面電極421は、第2入力端子32に接合されている。第1入力端子31は、第1配線層21の第1主面21Aに接合されている。第2入力端子32は、第1入力端子31に対して厚さ方向zに離間して配置されている。厚さ方向zに沿って視て、第2入力端子32は、第2入力端子32にその一部が重なる。半導体装置A10は、第1入力端子31と第2入力端子32との間に介在する絶縁材39を備える。したがって、半導体装置A60によっても、放熱性の向上を図ることが可能となる。
半導体装置A60は、絶縁板71と、絶縁板71の第2内面71Aに積層された第3配線層72とを備える。第2入力端子32は、厚さ方向zにおいて第2内面71Aと同じ側を向く第3配線層72の第3主面72Aに接合されている。したがって、半導体装置A60によっても、半導体装置A10よりもさらに放熱性を向上させることが可能となる。
半導体装置A60は、絶縁板71の第2外面71Bに積層された上部金属層73をさらに備える。上部金属層73は、厚さ方向zにおいて第2外面71Bと同じ側を向き、かつ封止樹脂60から露出する上面73Aを有する。これにより、第3配線層72と外部との電気絶縁がなされた状態で、第2半導体素子42から第3配線層72に伝導された熱を、絶縁板71および上部金属層73を介して外部に放出させることができる。また、上面73Aの面積は、第2外面71Bの面積よりも小である。これにより、厚さ方向zに沿って視て、上面73Aよりも外方に位置する第2外面71Bの領域が封止樹脂60に覆われた構成となるため、封止樹脂60の頂面61から絶縁板71が脱落することを防止できる。
〔第7実施形態〕
図31~図33に基づき、本発明の第7実施形態にかかる半導体装置A70について説明する。これらの図において、先述した半導体装置A10の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図31は、理解の便宜上、封止樹脂60を透過している。透過した封止樹脂60を想像線で示している。
半導体装置A70は、先述した半導体装置A50の構成に対して、絶縁基板10の構成が異なる。図31~図33に示すように、絶縁基板10の構成は、先述した半導体装置A30の構成と同一である。このため、絶縁基板10の説明は省略する。
次に、半導体装置A70の作用効果について説明する。
半導体装置A70においては、第2半導体素子42の第2裏面電極422は、第2配線層22の第2主面22Aに接合されている。第2半導体素子42の第2主面電極421は、第2入力端子32に接合されている。第1入力端子31は、第1配線層21の第1主面21Aに接合されている。第2入力端子32は、第1入力端子31に対して厚さ方向zに離間して配置されている。厚さ方向zに沿って視て、第2入力端子32は、第2入力端子32にその一部が重なる。半導体装置A10は、第1入力端子31と第2入力端子32との間に介在する絶縁材39を備える。したがって、半導体装置A70によっても、放熱性の向上を図ることが可能となる。
半導体装置A70は、絶縁板71と、絶縁板71の第2内面71Aに積層された第3配線層72とを備える。第2入力端子32は、厚さ方向zにおいて第2内面71Aと同じ側を向く第3配線層72の第3主面72Aに接合されている。絶縁板71の第2外面71Bは、封止樹脂60から露出している。したがって、半導体装置A70は、先述した半導体装置A50と同様の作用効果を奏する。
半導体装置A70においては、絶縁基板10は、互いに離間した第1基板101および第2基板102を含む。第1配線層21は、第1基板101に積層されている。第2配線層22は、第2基板102に積層されている。したがって、半導体装置A70は、先述した半導体装置A30と同様の作用効果を奏する。
〔第8実施形態〕
図34および図35に基づき、本発明の第8実施形態にかかる半導体装置A80について説明する。これらの図において、先述した半導体装置A10の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図34の断面位置は、先述した半導体装置A50の図26の断面位置と同一である。図35の断面位置は、先述した半導体装置A50の図27の断面位置と同一である。
半導体装置A80は、先述した半導体装置A60の構成に対して、絶縁基板10および下部金属層11の構成が異なる。図34および図35に示すように、絶縁基板10および下部金属層11の構成は、先述した半導体装置A40の構成と同一である。このため、絶縁基板10および下部金属層11の説明は省略する。
次に、半導体装置A80の作用効果について説明する。
半導体装置A80においては、第2半導体素子42の第2裏面電極422は、第2配線層22の第2主面22Aに接合されている。第2半導体素子42の第2主面電極421は、第2入力端子32に接合されている。第1入力端子31は、第1配線層21の第1主面21Aに接合されている。第2入力端子32は、第1入力端子31に対して厚さ方向zに離間して配置されている。厚さ方向zに沿って視て、第2入力端子32は、第2入力端子32にその一部が重なる。半導体装置A10は、第1入力端子31と第2入力端子32との間に介在する絶縁材39を備える。したがって、半導体装置A80によっても、放熱性の向上を図ることが可能となる。
半導体装置A80は、絶縁板71と、絶縁板71の第2内面71Aに積層された第3配線層72と、絶縁板71の第2外面71Bに積層された上部金属層73を備える。第2入力端子32は、厚さ方向zにおいて第2内面71Aと同じ側を向く第3配線層72の第3主面72Aに接合されている。厚さ方向zにおいて第2外面71Bと同じ側を向く上部金属層73の上面73Aは、封止樹脂60から露出している。上面73Aの面積は、第2外面71Bの面積よりも小である。したがって、半導体装置A70は、先述した半導体装置A60と同様の作用効果を奏する。
半導体装置A80においては、絶縁基板10は、互いに離間した第1基板101および第2基板102を含む。下部金属層11は、互いに離間した第1金属層111および第2金属層112を含む。第1基板101には、第1配線層21および第1金属層111が積層されている。第2基板102には、第2配線層22および第2金属層112が積層されている。第1金属層111の下面11Aの面積は、第1基板101の第1外面10Bの面積よりも小である。第2金属層112の下面11Aの面積は、第2基板102の第1外面10Bの面積よりも小である。したがって、半導体装置A80は、先述した半導体装置A40と同様の作用効果を奏する。
本発明は、先述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。
A10,A20,A30,A40:半導体装置
A50,A60,A70,A80:半導体装置
10:絶縁基板
10A:第1内面
10B:第1外面
101:第1基板
102:第2基板
11:下部金属層
11A:下面
111:第1金属層
112:第2金属層
21:第1配線層
21A:第1主面
22:第2配線層
22A:第2主面
23:絶縁層
24:ゲート配線層
25:検出配線層
31:第1入力端子
311:第1接続部
312:第1端子部
32:第2入力端子
321:第2接続部
321A:連結部
321B:延出部
322:第2端子部
33:出力端子
331:接続部
331A:櫛歯部
332:端子部
34:ゲート端子
341:接続部
342:端子部
35:検出端子
351:接続部
352:端子部
36:ダミー端子
361:接続部
362:端子部
39:絶縁材
391:介在部
392:延出部
41:第1半導体素子
41A:主面
41B:裏面
411:第1主面電極
412:第1裏面電極
413:第1ゲート電極
414:第1絶縁膜
42:第2半導体素子
42A:主面
42B:裏面
421:第2主面電極
422:第2裏面電極
423:第2ゲート電極
424:第2絶縁膜
49:接合層
50:導通部材
51:ゲートワイヤ
511:第1ゲートワイヤ
512:第2ゲートワイヤ
52:検出ワイヤ
521:第1検出ワイヤ
522:第2検出ワイヤ
531:第1ワイヤ
532:第2ワイヤ
60:封止樹脂
61:頂面
62:底面
63A:第1側面
63B:第2側面
63C:第3側面
63D:第4側面
63E:第5側面
64:取付け孔
71:絶縁板
71A:第2内面
71B:第2外面
72:第3配線層
72A:第3主面
73:上部金属層
73A:上面
t1,t2:厚さ
z:厚さ方向
x:第1方向
y:第2方向

Claims (20)

  1. 厚さ方向を向く第1主面を有する第1配線層と、
    前記厚さ方向において前記第1主面と同じ側を向く第2主面を有し、かつ前記第1配線層に対して離間して配置された第2配線層と、
    前記厚さ方向において前記第1主面が向く側に設けられた第1主面電極と、前記厚さ方向において前記第1主面と対向する側に設けられた第1裏面電極と、を有するとともに、前記第1裏面電極が前記第1主面に接合され、かつ前記第1主面電極が前記第2配線層に導通する第1半導体素子と、
    前記厚さ方向において前記第2主面が向く側に設けられた第2主面電極と、前記厚さ方向において前記第2主面と対向する側に設けられた第2裏面電極と、を有するとともに、前記第2裏面電極が前記第2主面に接合された第2半導体素子と、
    前記第1主面に接合された第1入力端子と、
    前記第2主面電極に接合された第2入力端子と、
    前記第1配線層、前記第2配線層、前記第1半導体素子および前記第2半導体素子を覆う封止樹脂と、を備え、
    前記第2入力端子は、前記第1入力端子に対して前記厚さ方向に離間して配置され、かつ前記厚さ方向に視て前記第1入力端子に重なった部分を含み、
    前記第1入力端子と前記第2入力端子との間に介在する部分を含む絶縁材をさらに備え、
    前記第1入力端子は、前記封止樹脂から外部に露出する第1端子部を有し、
    前記第2入力端子は、前記封止樹脂から外部に露出する第2端子部を有し、
    前記絶縁材は、前記第1入力端子と前記第2入力端子との間に介在する介在部と、前記介在部につながり、かつ前記第1端子部および前記第2端子部の各々から外部に露出する延出部と、を有し、
    前記厚さ方向に視て、前記第1端子部および前記第2端子部の各々は、前記延出部との境界をなす端縁を含み、
    前記延出部は、前記厚さ方向に対して直交する第1方向において前記端縁よりも前記第1半導体素子および前記第2半導体素子とは反対側に延びている、半導体装置。
  2. 前記封止樹脂には、前記第1方向の一方側から凹む第1凹部が設けられており、
    前記第1端子部、前記第2端子部および前記延出部は、前記第1凹部に収容されている、請求項1に記載の半導体装置。
  3. 前記厚さ方向および前記第1方向に対して直交する第2方向における前記延出部の寸法は、前記第2方向における前記第1端子部および前記第2端子部の各々の寸法よりも大である、請求項2に記載の半導体装置。
  4. 前記封止樹脂から外部に露出する端子部を有するとともに、前記第2主面に接合された出力端子をさらに備え、
    前記封止樹脂には、前記第1方向の他方側から凹む第2凹部が設けられており、
    前記端子部は、前記第2凹部に収容されている、請求項2または3に記載の半導体装置。
  5. 前記第1端子部および前記第2端子部の各々の前記厚さ方向の寸法は、前記絶縁材の前記厚さ方向の寸法よりも大である、請求項1ないし4のいずれかに記載の半導体装置。
  6. 前記第2入力端子は、前記第1入力端子に対して前記厚さ方向において前記第1主面が向く側に離間して配置されている、請求項1ないし5のいずれかに記載の半導体装置。
  7. 前記絶縁材の構成材料は、芳香族ポリアミドを含む、請求項1ないし6のいずれかに記載の半導体装置。
  8. 前記絶縁材の構成材料は、窒化アルミニウムを含む、請求項1ないし6のいずれかに記載の半導体装置。
  9. 前記厚さ方向において前記第1主面および前記第2主面の各々と同じ側を向く第1内面と、前記第1内面とは反対側を向く第1外面と、を有する絶縁基板をさらに備え、
    前記第1配線層および前記第2配線層は、前記第1内面に積層されており、
    前記封止樹脂は、前記絶縁基板の少なくとも一部を覆っている、請求項1ないし8のいずれかに記載の半導体装置。
  10. 前記第1外面は、前記封止樹脂から露出している、請求項9に記載の半導体装置。
  11. 前記厚さ方向において前記第1外面と同じ側を向く下面を有するとともに、前記第1外面に積層された下部金属層をさらに備え、
    前記下面は、前記封止樹脂から露出している、請求項9に記載の半導体装置。
  12. 各々が厚さ方向において互いに反対側を向く第1内面および第1外面を有するとともに、互いに離間した第1絶縁基板および第2絶縁基板と、
    前記厚さ方向において前記第1内面と同じ側を向く第1主面を有するとともに、前記第1絶縁基板の前記第1内面に積層された第1配線層と、
    前記厚さ方向において前記第1主面と同じ側を向く第2主面を有するとともに、前記第2絶縁基板の前記第1内面に積層された第2配線層と、
    前記厚さ方向において前記第1主面が向く側に設けられた第1主面電極と、前記厚さ方向において前記第1主面と対向する側に設けられた第1裏面電極と、を有するとともに、前記第1裏面電極が前記第1主面に接合され、かつ前記第1主面電極が前記第2配線層に導通する第1半導体素子と、
    前記厚さ方向において前記第2主面が向く側に設けられた第2主面電極と、前記厚さ方向において前記第2主面と対向する側に設けられた第2裏面電極と、を有するとともに、前記第2裏面電極が前記第2主面に接合された第2半導体素子と、
    前記第1主面に接合された第1入力端子と、
    前記第2主面電極に接合された第2入力端子と、
    前記第1絶縁基板、前記第2絶縁基板、前記第1配線層、前記第2配線層、前記第1半導体素子および前記第2半導体素子を覆う封止樹脂と、を備え、
    前記第2入力端子は、前記第1入力端子に対して前記厚さ方向に離間して配置され、かつ前記厚さ方向に視て前記第1入力端子に重なっており、
    前記第1入力端子と前記第2入力端子との間に介在する部分を含む絶縁材と、
    各々が前記厚さ方向において前記第1外面と同じ側を向く下面を有する第1金属層および第2金属層をさらに備え、
    前記第1金属層は、前記第1絶縁基板の前記第1外面に積層されており、
    前記第2金属層は、前記第2絶縁基板の前記第1外面に積層されており、
    前記第1入力端子、前記第2入力端子および前記絶縁材の各々の一部と、前記第1金属層の前記下面と、前記第2金属層の前記下面と、が前記封止樹脂から露出している、半導体装置。
  13. 前記下面の面積は、前記第1外面の面積よりも小である、請求項11または12に記載の半導体装置。
  14. 前記厚さ方向において前記第1主面および前記第2主面の各々と同じ側を向く第2外面と、前記第2外面とは反対側を向く第2内面と、を有する絶縁板と、
    前記厚さ方向において前記第2内面と同じ側を向く第3主面を有するとともに、かつ前記第2内面に積層された第3配線層と、をさらに備え、
    前記第2入力端子は、前記第3主面に接合されており、
    前記第3配線層は、前記封止樹脂に覆われており、
    前記封止樹脂は、前記絶縁板の少なくとも一部を覆っている、請求項9ないし13のいずれかに記載の半導体装置。
  15. 前記第2外面は、前記封止樹脂から露出している、請求項14に記載の半導体装置。
  16. 前記厚さ方向において前記第2外面と同じ側を向く上面を有するとともに、前記第2外面に積層された上部金属層をさらに備え、
    前記上面は、前記封止樹脂から露出している、請求項14に記載の半導体装置。
  17. 前記上面の面積は、前記第2外面の面積よりも小である、請求項16に記載の半導体装置。
  18. 前記第1主面電極と前記第2主面とに接合された導通部材をさらに備え、
    前記導通部材は、金属片である、請求項1ないし17のいずれかに記載の半導体装置。
  19. 前記第1主面と前記第1裏面電極とを接合する接合層をさらに備え、
    前記接合層の構成材料は、焼成銀である、請求項1ないし18のいずれかに記載の半導体装置。
  20. 前記第1半導体素子および前記第2半導体素子の各々は、炭化ケイ素を含む、請求項1ないし19のいずれかに記載の半導体装置。
JP2018212130A 2018-11-12 2018-11-12 半導体装置 Active JP7267716B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018212130A JP7267716B2 (ja) 2018-11-12 2018-11-12 半導体装置
JP2023069507A JP2023089251A (ja) 2018-11-12 2023-04-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018212130A JP7267716B2 (ja) 2018-11-12 2018-11-12 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023069507A Division JP2023089251A (ja) 2018-11-12 2023-04-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2020080348A JP2020080348A (ja) 2020-05-28
JP7267716B2 true JP7267716B2 (ja) 2023-05-02

Family

ID=70802472

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018212130A Active JP7267716B2 (ja) 2018-11-12 2018-11-12 半導体装置
JP2023069507A Pending JP2023089251A (ja) 2018-11-12 2023-04-20 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023069507A Pending JP2023089251A (ja) 2018-11-12 2023-04-20 半導体装置

Country Status (1)

Country Link
JP (2) JP7267716B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022006780A (ja) 2020-06-25 2022-01-13 富士電機株式会社 半導体モジュール
DE112022002594T5 (de) * 2021-06-17 2024-02-29 Rohm Co., Ltd. Halbleitervorrichtung
WO2023190180A1 (ja) * 2022-03-30 2023-10-05 ローム株式会社 半導体装置
WO2023190334A1 (ja) * 2022-03-30 2023-10-05 ローム株式会社 半導体装置
WO2024106219A1 (ja) * 2022-11-16 2024-05-23 ローム株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214452A (ja) 2003-01-06 2004-07-29 Fuji Electric Device Technology Co Ltd 電力用半導体モジュールおよび外部電極との結線方法
WO2011093239A1 (ja) 2010-01-27 2011-08-04 株式会社日立製作所 配電実装部品及びそれを用いたインバータ装置
JP2015053410A (ja) 2013-09-09 2015-03-19 株式会社東芝 半導体モジュール
JP2017005241A (ja) 2015-06-11 2017-01-05 テスラ モーターズ,インコーポレーテッド 積層された端子を有する半導体デバイス
WO2017209191A1 (ja) 2016-06-01 2017-12-07 ローム株式会社 半導体パワーモジュール

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3220366B2 (ja) * 1995-10-09 2001-10-22 株式会社日立製作所 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214452A (ja) 2003-01-06 2004-07-29 Fuji Electric Device Technology Co Ltd 電力用半導体モジュールおよび外部電極との結線方法
WO2011093239A1 (ja) 2010-01-27 2011-08-04 株式会社日立製作所 配電実装部品及びそれを用いたインバータ装置
JP2015053410A (ja) 2013-09-09 2015-03-19 株式会社東芝 半導体モジュール
JP2017005241A (ja) 2015-06-11 2017-01-05 テスラ モーターズ,インコーポレーテッド 積層された端子を有する半導体デバイス
WO2017209191A1 (ja) 2016-06-01 2017-12-07 ローム株式会社 半導体パワーモジュール

Also Published As

Publication number Publication date
JP2023089251A (ja) 2023-06-27
JP2020080348A (ja) 2020-05-28

Similar Documents

Publication Publication Date Title
JP7267716B2 (ja) 半導体装置
JP7273055B2 (ja) 半導体装置
JP7143277B2 (ja) 半導体装置
JP7228587B2 (ja) 半導体モジュール
JPWO2019098368A1 (ja) 半導体装置
JP2020092108A (ja) 半導体装置
JP7204779B2 (ja) 半導体装置
JP7280278B2 (ja) 半導体装置
WO2020149225A1 (ja) 半導体装置
WO2020218298A1 (ja) 半導体装置
JP7365405B2 (ja) 半導体装置
WO2020044668A1 (ja) 半導体装置
JP2020077762A (ja) 半導体装置
JP7498814B2 (ja) 半導体モジュール
WO2023053874A1 (ja) 半導体装置
US12002794B2 (en) Semiconductor device
WO2021153447A1 (ja) 半導体装置
WO2023286531A1 (ja) 半導体装置、および半導体装置の製造方法
JP7192235B2 (ja) 半導体装置
JP2022188699A (ja) 半導体装置および半導体装置の製造方法
JP2023072092A (ja) 半導体装置
JP2010251556A (ja) 半導体装置及び放熱体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230420

R150 Certificate of patent or registration of utility model

Ref document number: 7267716

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150