JP7267716B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7267716B2 JP7267716B2 JP2018212130A JP2018212130A JP7267716B2 JP 7267716 B2 JP7267716 B2 JP 7267716B2 JP 2018212130 A JP2018212130 A JP 2018212130A JP 2018212130 A JP2018212130 A JP 2018212130A JP 7267716 B2 JP7267716 B2 JP 7267716B2
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- semiconductor device
- wiring layer
- thickness direction
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
図1~図13に基づき、本発明の第1実施形態にかかる半導体装置A10について説明する。半導体装置A10は、絶縁基板10、第1配線層21、第2配線層22、第1入力端子31、第2入力端子32、出力端子33、絶縁材39、複数の第1半導体素子41、複数の第2半導体素子42、複数の導通部材50および封止樹脂60を備える。これらに加え、半導体装置A10は、一対の絶縁層23、一対のゲート配線層24、一対の検出配線層25、複数のゲートワイヤ51、複数の検出ワイヤ52、一対の第1ワイヤ531および一対の第2ワイヤ532をさらに備える。これらの図が示す半導体装置A10は、複数の第1半導体素子41および複数の第2半導体素子42が、たとえばMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である電力変換装置(パワーモジュール)である。半導体装置A10は、モータの駆動源、様々な電気製品のインバータ装置、およびDC/DCコンバータなどに用いられる。ここで、図3は、理解の便宜上、封止樹脂60を透過している。図4は、理解の便宜上、図3に対してさらに第2入力端子32および複数の導通部材50を透過している。図3および図4において透過したこれらの要素を想像線(二点鎖線)で示している。
図14~図16に基づき、本発明の第2実施形態にかかる半導体装置A20について説明する。これらの図において、先述した半導体装置A10の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図15の断面位置は、先述した半導体装置A10の図9の断面位置と同一である。図16の断面位置は、先述した半導体装置A10の図10の断面位置と同一である。
図17~図20に基づき、本発明の第3実施形態にかかる半導体装置A30について説明する。これらの図において、先述した半導体装置A10の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図17は、理解の便宜上、封止樹脂60を透過している。透過した封止樹脂60を想像線で示している。
図21~図23に基づき、本発明の第4実施形態にかかる半導体装置A40について説明する。これらの図において、先述した半導体装置A10の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図22の断面位置は、先述した半導体装置A10の図9の断面位置と同一である。図23の断面位置は、先述した半導体装置A10の図10の断面位置と同一である。
図24~図27に基づき、本発明の第5実施形態にかかる半導体装置A50について説明する。これらの図において、先述した半導体装置A10の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図25は、理解の便宜上、封止樹脂60を透過している。透過した封止樹脂60を想像線で示している。
図28~図30に基づき、本発明の第6実施形態にかかる半導体装置A60について説明する。これらの図において、先述した半導体装置A10の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図29の断面位置は、先述した半導体装置A50の図26の断面位置と同一である。図30の断面位置は、先述した半導体装置A50の図27の断面位置と同一である。
図31~図33に基づき、本発明の第7実施形態にかかる半導体装置A70について説明する。これらの図において、先述した半導体装置A10の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図31は、理解の便宜上、封止樹脂60を透過している。透過した封止樹脂60を想像線で示している。
図34および図35に基づき、本発明の第8実施形態にかかる半導体装置A80について説明する。これらの図において、先述した半導体装置A10の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図34の断面位置は、先述した半導体装置A50の図26の断面位置と同一である。図35の断面位置は、先述した半導体装置A50の図27の断面位置と同一である。
A50,A60,A70,A80:半導体装置
10:絶縁基板
10A:第1内面
10B:第1外面
101:第1基板
102:第2基板
11:下部金属層
11A:下面
111:第1金属層
112:第2金属層
21:第1配線層
21A:第1主面
22:第2配線層
22A:第2主面
23:絶縁層
24:ゲート配線層
25:検出配線層
31:第1入力端子
311:第1接続部
312:第1端子部
32:第2入力端子
321:第2接続部
321A:連結部
321B:延出部
322:第2端子部
33:出力端子
331:接続部
331A:櫛歯部
332:端子部
34:ゲート端子
341:接続部
342:端子部
35:検出端子
351:接続部
352:端子部
36:ダミー端子
361:接続部
362:端子部
39:絶縁材
391:介在部
392:延出部
41:第1半導体素子
41A:主面
41B:裏面
411:第1主面電極
412:第1裏面電極
413:第1ゲート電極
414:第1絶縁膜
42:第2半導体素子
42A:主面
42B:裏面
421:第2主面電極
422:第2裏面電極
423:第2ゲート電極
424:第2絶縁膜
49:接合層
50:導通部材
51:ゲートワイヤ
511:第1ゲートワイヤ
512:第2ゲートワイヤ
52:検出ワイヤ
521:第1検出ワイヤ
522:第2検出ワイヤ
531:第1ワイヤ
532:第2ワイヤ
60:封止樹脂
61:頂面
62:底面
63A:第1側面
63B:第2側面
63C:第3側面
63D:第4側面
63E:第5側面
64:取付け孔
71:絶縁板
71A:第2内面
71B:第2外面
72:第3配線層
72A:第3主面
73:上部金属層
73A:上面
t1,t2:厚さ
z:厚さ方向
x:第1方向
y:第2方向
Claims (20)
- 厚さ方向を向く第1主面を有する第1配線層と、
前記厚さ方向において前記第1主面と同じ側を向く第2主面を有し、かつ前記第1配線層に対して離間して配置された第2配線層と、
前記厚さ方向において前記第1主面が向く側に設けられた第1主面電極と、前記厚さ方向において前記第1主面と対向する側に設けられた第1裏面電極と、を有するとともに、前記第1裏面電極が前記第1主面に接合され、かつ前記第1主面電極が前記第2配線層に導通する第1半導体素子と、
前記厚さ方向において前記第2主面が向く側に設けられた第2主面電極と、前記厚さ方向において前記第2主面と対向する側に設けられた第2裏面電極と、を有するとともに、前記第2裏面電極が前記第2主面に接合された第2半導体素子と、
前記第1主面に接合された第1入力端子と、
前記第2主面電極に接合された第2入力端子と、
前記第1配線層、前記第2配線層、前記第1半導体素子および前記第2半導体素子を覆う封止樹脂と、を備え、
前記第2入力端子は、前記第1入力端子に対して前記厚さ方向に離間して配置され、かつ前記厚さ方向に視て前記第1入力端子に重なった部分を含み、
前記第1入力端子と前記第2入力端子との間に介在する部分を含む絶縁材をさらに備え、
前記第1入力端子は、前記封止樹脂から外部に露出する第1端子部を有し、
前記第2入力端子は、前記封止樹脂から外部に露出する第2端子部を有し、
前記絶縁材は、前記第1入力端子と前記第2入力端子との間に介在する介在部と、前記介在部につながり、かつ前記第1端子部および前記第2端子部の各々から外部に露出する延出部と、を有し、
前記厚さ方向に視て、前記第1端子部および前記第2端子部の各々は、前記延出部との境界をなす端縁を含み、
前記延出部は、前記厚さ方向に対して直交する第1方向において前記端縁よりも前記第1半導体素子および前記第2半導体素子とは反対側に延びている、半導体装置。 - 前記封止樹脂には、前記第1方向の一方側から凹む第1凹部が設けられており、
前記第1端子部、前記第2端子部および前記延出部は、前記第1凹部に収容されている、請求項1に記載の半導体装置。 - 前記厚さ方向および前記第1方向に対して直交する第2方向における前記延出部の寸法は、前記第2方向における前記第1端子部および前記第2端子部の各々の寸法よりも大である、請求項2に記載の半導体装置。
- 前記封止樹脂から外部に露出する端子部を有するとともに、前記第2主面に接合された出力端子をさらに備え、
前記封止樹脂には、前記第1方向の他方側から凹む第2凹部が設けられており、
前記端子部は、前記第2凹部に収容されている、請求項2または3に記載の半導体装置。 - 前記第1端子部および前記第2端子部の各々の前記厚さ方向の寸法は、前記絶縁材の前記厚さ方向の寸法よりも大である、請求項1ないし4のいずれかに記載の半導体装置。
- 前記第2入力端子は、前記第1入力端子に対して前記厚さ方向において前記第1主面が向く側に離間して配置されている、請求項1ないし5のいずれかに記載の半導体装置。
- 前記絶縁材の構成材料は、芳香族ポリアミドを含む、請求項1ないし6のいずれかに記載の半導体装置。
- 前記絶縁材の構成材料は、窒化アルミニウムを含む、請求項1ないし6のいずれかに記載の半導体装置。
- 前記厚さ方向において前記第1主面および前記第2主面の各々と同じ側を向く第1内面と、前記第1内面とは反対側を向く第1外面と、を有する絶縁基板をさらに備え、
前記第1配線層および前記第2配線層は、前記第1内面に積層されており、
前記封止樹脂は、前記絶縁基板の少なくとも一部を覆っている、請求項1ないし8のいずれかに記載の半導体装置。 - 前記第1外面は、前記封止樹脂から露出している、請求項9に記載の半導体装置。
- 前記厚さ方向において前記第1外面と同じ側を向く下面を有するとともに、前記第1外面に積層された下部金属層をさらに備え、
前記下面は、前記封止樹脂から露出している、請求項9に記載の半導体装置。 - 各々が厚さ方向において互いに反対側を向く第1内面および第1外面を有するとともに、互いに離間した第1絶縁基板および第2絶縁基板と、
前記厚さ方向において前記第1内面と同じ側を向く第1主面を有するとともに、前記第1絶縁基板の前記第1内面に積層された第1配線層と、
前記厚さ方向において前記第1主面と同じ側を向く第2主面を有するとともに、前記第2絶縁基板の前記第1内面に積層された第2配線層と、
前記厚さ方向において前記第1主面が向く側に設けられた第1主面電極と、前記厚さ方向において前記第1主面と対向する側に設けられた第1裏面電極と、を有するとともに、前記第1裏面電極が前記第1主面に接合され、かつ前記第1主面電極が前記第2配線層に導通する第1半導体素子と、
前記厚さ方向において前記第2主面が向く側に設けられた第2主面電極と、前記厚さ方向において前記第2主面と対向する側に設けられた第2裏面電極と、を有するとともに、前記第2裏面電極が前記第2主面に接合された第2半導体素子と、
前記第1主面に接合された第1入力端子と、
前記第2主面電極に接合された第2入力端子と、
前記第1絶縁基板、前記第2絶縁基板、前記第1配線層、前記第2配線層、前記第1半導体素子および前記第2半導体素子を覆う封止樹脂と、を備え、
前記第2入力端子は、前記第1入力端子に対して前記厚さ方向に離間して配置され、かつ前記厚さ方向に視て前記第1入力端子に重なっており、
前記第1入力端子と前記第2入力端子との間に介在する部分を含む絶縁材と、
各々が前記厚さ方向において前記第1外面と同じ側を向く下面を有する第1金属層および第2金属層をさらに備え、
前記第1金属層は、前記第1絶縁基板の前記第1外面に積層されており、
前記第2金属層は、前記第2絶縁基板の前記第1外面に積層されており、
前記第1入力端子、前記第2入力端子および前記絶縁材の各々の一部と、前記第1金属層の前記下面と、前記第2金属層の前記下面と、が前記封止樹脂から露出している、半導体装置。 - 前記下面の面積は、前記第1外面の面積よりも小である、請求項11または12に記載の半導体装置。
- 前記厚さ方向において前記第1主面および前記第2主面の各々と同じ側を向く第2外面と、前記第2外面とは反対側を向く第2内面と、を有する絶縁板と、
前記厚さ方向において前記第2内面と同じ側を向く第3主面を有するとともに、かつ前記第2内面に積層された第3配線層と、をさらに備え、
前記第2入力端子は、前記第3主面に接合されており、
前記第3配線層は、前記封止樹脂に覆われており、
前記封止樹脂は、前記絶縁板の少なくとも一部を覆っている、請求項9ないし13のいずれかに記載の半導体装置。 - 前記第2外面は、前記封止樹脂から露出している、請求項14に記載の半導体装置。
- 前記厚さ方向において前記第2外面と同じ側を向く上面を有するとともに、前記第2外面に積層された上部金属層をさらに備え、
前記上面は、前記封止樹脂から露出している、請求項14に記載の半導体装置。 - 前記上面の面積は、前記第2外面の面積よりも小である、請求項16に記載の半導体装置。
- 前記第1主面電極と前記第2主面とに接合された導通部材をさらに備え、
前記導通部材は、金属片である、請求項1ないし17のいずれかに記載の半導体装置。 - 前記第1主面と前記第1裏面電極とを接合する接合層をさらに備え、
前記接合層の構成材料は、焼成銀である、請求項1ないし18のいずれかに記載の半導体装置。 - 前記第1半導体素子および前記第2半導体素子の各々は、炭化ケイ素を含む、請求項1ないし19のいずれかに記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018212130A JP7267716B2 (ja) | 2018-11-12 | 2018-11-12 | 半導体装置 |
JP2023069507A JP2023089251A (ja) | 2018-11-12 | 2023-04-20 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018212130A JP7267716B2 (ja) | 2018-11-12 | 2018-11-12 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023069507A Division JP2023089251A (ja) | 2018-11-12 | 2023-04-20 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020080348A JP2020080348A (ja) | 2020-05-28 |
JP7267716B2 true JP7267716B2 (ja) | 2023-05-02 |
Family
ID=70802472
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018212130A Active JP7267716B2 (ja) | 2018-11-12 | 2018-11-12 | 半導体装置 |
JP2023069507A Pending JP2023089251A (ja) | 2018-11-12 | 2023-04-20 | 半導体装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023069507A Pending JP2023089251A (ja) | 2018-11-12 | 2023-04-20 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP7267716B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022006780A (ja) | 2020-06-25 | 2022-01-13 | 富士電機株式会社 | 半導体モジュール |
DE112022002594T5 (de) * | 2021-06-17 | 2024-02-29 | Rohm Co., Ltd. | Halbleitervorrichtung |
WO2023190180A1 (ja) * | 2022-03-30 | 2023-10-05 | ローム株式会社 | 半導体装置 |
WO2023190334A1 (ja) * | 2022-03-30 | 2023-10-05 | ローム株式会社 | 半導体装置 |
WO2024106219A1 (ja) * | 2022-11-16 | 2024-05-23 | ローム株式会社 | 半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004214452A (ja) | 2003-01-06 | 2004-07-29 | Fuji Electric Device Technology Co Ltd | 電力用半導体モジュールおよび外部電極との結線方法 |
WO2011093239A1 (ja) | 2010-01-27 | 2011-08-04 | 株式会社日立製作所 | 配電実装部品及びそれを用いたインバータ装置 |
JP2015053410A (ja) | 2013-09-09 | 2015-03-19 | 株式会社東芝 | 半導体モジュール |
JP2017005241A (ja) | 2015-06-11 | 2017-01-05 | テスラ モーターズ,インコーポレーテッド | 積層された端子を有する半導体デバイス |
WO2017209191A1 (ja) | 2016-06-01 | 2017-12-07 | ローム株式会社 | 半導体パワーモジュール |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3220366B2 (ja) * | 1995-10-09 | 2001-10-22 | 株式会社日立製作所 | 半導体装置 |
-
2018
- 2018-11-12 JP JP2018212130A patent/JP7267716B2/ja active Active
-
2023
- 2023-04-20 JP JP2023069507A patent/JP2023089251A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004214452A (ja) | 2003-01-06 | 2004-07-29 | Fuji Electric Device Technology Co Ltd | 電力用半導体モジュールおよび外部電極との結線方法 |
WO2011093239A1 (ja) | 2010-01-27 | 2011-08-04 | 株式会社日立製作所 | 配電実装部品及びそれを用いたインバータ装置 |
JP2015053410A (ja) | 2013-09-09 | 2015-03-19 | 株式会社東芝 | 半導体モジュール |
JP2017005241A (ja) | 2015-06-11 | 2017-01-05 | テスラ モーターズ,インコーポレーテッド | 積層された端子を有する半導体デバイス |
WO2017209191A1 (ja) | 2016-06-01 | 2017-12-07 | ローム株式会社 | 半導体パワーモジュール |
Also Published As
Publication number | Publication date |
---|---|
JP2023089251A (ja) | 2023-06-27 |
JP2020080348A (ja) | 2020-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7267716B2 (ja) | 半導体装置 | |
JP7273055B2 (ja) | 半導体装置 | |
JP7143277B2 (ja) | 半導体装置 | |
JP7228587B2 (ja) | 半導体モジュール | |
JPWO2019098368A1 (ja) | 半導体装置 | |
JP2020092108A (ja) | 半導体装置 | |
JP7204779B2 (ja) | 半導体装置 | |
JP7280278B2 (ja) | 半導体装置 | |
WO2020149225A1 (ja) | 半導体装置 | |
WO2020218298A1 (ja) | 半導体装置 | |
JP7365405B2 (ja) | 半導体装置 | |
WO2020044668A1 (ja) | 半導体装置 | |
JP2020077762A (ja) | 半導体装置 | |
JP7498814B2 (ja) | 半導体モジュール | |
WO2023053874A1 (ja) | 半導体装置 | |
US12002794B2 (en) | Semiconductor device | |
WO2021153447A1 (ja) | 半導体装置 | |
WO2023286531A1 (ja) | 半導体装置、および半導体装置の製造方法 | |
JP7192235B2 (ja) | 半導体装置 | |
JP2022188699A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2023072092A (ja) | 半導体装置 | |
JP2010251556A (ja) | 半導体装置及び放熱体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230420 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7267716 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |