JP7365405B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7365405B2
JP7365405B2 JP2021516139A JP2021516139A JP7365405B2 JP 7365405 B2 JP7365405 B2 JP 7365405B2 JP 2021516139 A JP2021516139 A JP 2021516139A JP 2021516139 A JP2021516139 A JP 2021516139A JP 7365405 B2 JP7365405 B2 JP 7365405B2
Authority
JP
Japan
Prior art keywords
wiring
electrode
semiconductor device
switching element
passive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021516139A
Other languages
English (en)
Other versions
JPWO2020218298A1 (ja
Inventor
沢水 神田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority claimed from PCT/JP2020/017201 external-priority patent/WO2020218298A1/ja
Publication of JPWO2020218298A1 publication Critical patent/JPWO2020218298A1/ja
Application granted granted Critical
Publication of JP7365405B2 publication Critical patent/JP7365405B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1207—Resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

本開示は、複数のスイッチング素子を備える半導体装置に関する。
従来、複数のスイッチング素子（ＭＯＳＦＥＴ、ＩＧＢＴ等）を備える半導体装置が広く知られている。特許文献１には、そのような半導体装置の一例が開示されている。一般に、スイッチング素子の駆動に伴い、半導体装置にサージ電圧が発生する。スイッチング素子に流れる電流が大になるほど、あるいはスイッチング素子がより高速に駆動するほど、サージ電圧は大となる傾向がある。サージ電圧が大となると、スイッチング素子が破壊されるおそれがある。
特許文献１に開示された半導体装置には、複数のスナバ端子が設けられており、これら端子がサージ電圧抑制のための複数のスナバ回路に接続される構成である。しかしながら、各スナバ回路は、当該半導体装置が実装される配線基板に構成される。これにより、配線基板の大型化を招くこととなり、いまだ改善の余地があった。
特開２００４－１５２８６１号公報
上記事情に鑑み、本開示は、半導体装置に発生するサージ電圧を抑制しつつ、当該半導体装置が実装される配線基板の大型化を回避することが可能な技術を提供することを一の課題とする。
本開示の第１の側面により提供される半導体装置は、厚さ方向に直交する第１方向において互いに離間した第１配線および第２配線を有する複数の配線部材を含む支持部材と、前記第１配線に導通する第１スイッチング素子と、前記第１スイッチング素子および前記第２配線に導通する第２スイッチング素子と、第１電極および第２電極を有し、前記第１電極が前記第１配線に接合された第１受動素子と、第３電極および第４電極を有し、前記第４電極が前記第２配線に接合された第２受動素子と、前記第２電極と前記第３電極とを接続する導電材と、を備えており、前記第１受動素子および前記第２受動素子の少なくともいずれかがコンデンサである。
好ましくは、前記第１受動素子および前記第２受動素子は、ともにコンデンサである。
好ましくは、前記第１受動素子および前記第２受動素子のいずれかは、抵抗器である。
好ましくは、前記第１電極および前記第２電極は、互いに前記厚さ方向において離間しており、前記第３電極および前記第４電極は、互いに前記厚さ方向において離間しており、前記第１受動素子および前記第２受動素子は、前記第１方向において互いに離間している。
好ましくは、前記導電材は、前記複数の配線部材に対して前記厚さ方向に離れて位置し、かつ前記第１受動素子および前記第２受動素子に支持されている。
好ましくは、前記第１電極および前記第２電極は、互いに前記第１方向において離間しており、前記第３電極および前記第４電極は、互いに前記第１方向において離間しており、前記厚さ方向に沿って視て、前記導電材、前記第２電極および前記第３電極は、前記第１配線と前記第２配線との間に位置する。
好ましくは、前記導電材のヤング率は、前記第１配線および前記第２配線の各々のヤング率よりも小である。
好ましくは、前記第１受動素子と前記第２受動素子との間に位置し、かつ熱伝導性を有する絶縁材をさらに備え、前記絶縁材は、前記導電材に接しており、かつ前記第１配線および前記第２配線の少なくともいずれかに接している。
好ましくは、前記第１配線と前記第２配線との間に位置し、かつ熱伝導性を有する絶縁材をさらに備え、前記絶縁材は、前記導電材に接しており、かつ前記第１配線および前記第２配線の少なくともいずれかに接している。
好ましくは、前記支持部材は、前記複数の配線部材が固定された絶縁基板を含み、前記絶縁材は、前記絶縁基板に接している。
好ましくは、封止樹脂をさらに備え、前記封止樹脂は、前記絶縁基板、前記複数の配線部材、前記第１スイッチング素子、前記第２スイッチング素子、前記第１受動素子、前記第２受動素子および前記導電材を覆い、前記支持部材は、前記厚さ方向において前記絶縁基板に対して前記複数の配線部材とは反対側に位置し、かつ前記絶縁基板に固定された放熱部材を含み、前記放熱部材は、前記封止樹脂から露出し、前記厚さ方向に沿って視て、前記放熱部材は、前記複数の配線部材に重なり、かつ前記絶縁基板の周縁よりも内方に位置する。
好ましくは、前記複数の配線部材は、第３配線をさらに含み、前記第３配線は、前記第１配線および前記第２配線に対して、前記厚さ方向および前記第１方向に直交する第２方向において離間配置されており、前記第２スイッチング素子は、前記第３配線に接合され、前記第１スイッチング素子は、前記第１配線に接合され、かつ前記第３配線に導通している。
好ましくは、第１ダイオードおよび第２ダイオードをさらに備え、前記第１ダイオードは、前記第１配線に対して前記第１スイッチング素子と並列接続され、前記第２ダイオードは、前記第２配線に対して前記第２スイッチング素子と並列接続されている。
本開示の第２の側面により提供される半導体装置は、厚さ方向に直交する第１方向において互いに離間した第１配線および第２配線を有する複数の配線部材を含む支持部材と、前記第１配線に導通する第１スイッチング素子と、前記第１スイッチング素子および前記第２配線に導通する第２スイッチング素子と、前記第１配線と前記第２配線との間に位置するスナバコンデンサと、を備えており、前記スナバコンデンサは、互いに離間した第１導電部および第２導電部と、前記第１導電部と前記第２導電部とに挟まれた部分を含む絶縁部と、を有し、前記第１導電部は、前記第１配線につながり、かつ前記第１配線から前記第１方向に延び、前記第２導電部は、前記第２配線につながり、かつ前記第２配線から前記第１方向に延びている。
好ましくは、前記支持部材は、前記複数の配線部材が固定された絶縁基板を含み、前記絶縁部は、熱伝導性を有し、かつ前記絶縁基板に接している。
好ましくは、前記第１導電部および前記第２導電部は、前記厚さ方向および前記第１方向に直交する第２方向において互いに離間している。
好ましくは、前記第１導電部および前記第２導電部は、前記厚さ方向において互いに離間している。
好ましくは、封止樹脂をさらに備え、前記封止樹脂は、前記絶縁基板、前記複数の配線部材、前記第１スイッチング素子、前記第２スイッチング素子および前記スナバコンデンサを覆い、前記支持部材は、前記厚さ方向において前記絶縁基板に対して前記複数の配線部材とは反対側に位置し、かつ前記絶縁基板に固定された放熱部材を含み、前記放熱部材は、前記封止樹脂から露出し、前記厚さ方向に沿って視て、前記放熱部材は、前記複数の配線部材に重なり、かつ前記絶縁基板の周縁よりも内方に位置する。
上述した半導体装置によれば、当該装置に発生するサージ電圧を抑制しつつ、当該装置が実装される配線基板の大型化を回避することが可能となる。
本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
第１実施形態にかかる半導体装置の斜視図である。 図１に示す半導体装置の平面図である。 図１に示す半導体装置の平面図（封止樹脂を透過）である。 図１に示す半導体装置の底面図である。 図１に示す半導体装置の右側面図である。 図１に示す半導体装置の左側面図である。 図１に示す半導体装置の正面図である。 図３のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 図３のＩＸ－ＩＸ線に沿う断面図である。 図３の部分拡大図である。 図１０のＸＩ－ＸＩ線に沿う断面図である。 図３の部分拡大図である。 図１２のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。 図１に示す半導体装置の回路図（第１受動素子および第２受動素子がともにコンデンサ）である。 図１に示す半導体装置の回路図（第１受動素子が抵抗器、第２受動素子がコンデンサ）である。 第２実施形態にかかる半導体装置の部分拡大平面図（封止樹脂を透過）である。 図１６のＸＶＩＩ－ＸＶＩＩ線に沿う断面図である。 第３実施形態にかかる半導体装置の部分拡大平面図（封止樹脂を透過）である。 図１８のＸＩＸ－ＸＩＸ線に沿う断面図である。 第４実施形態にかかる半導体装置の部分拡大平面図（封止樹脂を透過）である。 図２０のＸＸＩ－ＸＸＩ線に沿う断面図である。 第５実施形態にかかる半導体装置の部分拡大平面図（封止樹脂を透過）である。 図２２のＸＸＩＩＩ－ＸＸＩＩＩ線に沿う断面図である。 第５実施形態の変形例にかかる半導体装置の部分拡大平面図（封止樹脂を透過）である。 図２４のＸＸＶ－ＸＸＶ線に沿う断面図である。
本開示の様々な実施形態について、添付図面に基づいて説明する。
図１～図１５に基づき、第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、支持部材１０、第１スイッチング素子４１Ａ、第２スイッチング素子４１Ｂ、第１ダイオード４２Ａ、第２ダイオード４２Ｂ、第１受動素子４３、第２受動素子４４、導電材４５および封止樹脂６０を備える（たとえば図３，８，９および１１～１３参照）。これらに加え、図３（および図１）に示すように、半導体装置Ａ１０は、一対の入力端子３１、一対の出力端子３２、一対のゲート端子３３、一対の検出端子３４、複数の第１導通部材５１Ａ、複数の第２導通部材５１Ｂ、複数の第３導通部材５１Ｃおよび複数の第４導通部材５１Ｄをさらに備える。半導体装置Ａ１０において、第１スイッチング素子４１Ａおよび第２スイッチング素子４１Ｂが駆動することにより、直流電力が交流電力に変換される。半導体装置Ａ１０は、モータの駆動源、様々な電気製品のインバータ装置、およびＤＣ／ＤＣコンバータなどに用いられる。図３は、理解の便宜上、封止樹脂６０を透過している（二点鎖線参照）。
支持部材１０は、図３および図９に示すように、第１スイッチング素子４１Ａ、第２スイッチング素子４１Ｂ、第１ダイオード４２Ａおよび第２ダイオード４２Ｂを支持する。また、支持部材１０は、これら複数の半導体素子（４１Ａ，４１Ｂ，４２Ａ，４２Ｂ）と、半導体装置Ａ１０が実装される配線基板との導通経路の一部を構成している。図に示す例では、支持部材１０は、絶縁基板１１、複数の配線部材２１、および放熱部材２２を含む。これに代えて、支持部材１０をリードフレームのみから構成してもよい。
半導体装置Ａ１０の説明においては、支持部材１０の厚さ方向（より具体的には、たとえば任意の一の配線部材２１の厚さ方向）を「厚さ方向ｚ」（あるいは「方向ｚ」または「厚さ方向」）と呼ぶ。厚さ方向ｚに直交する一の方向を「第１方向ｘ」（あるいは「方向ｘ」または「第１方向」）と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に直交する方向を「第２方向ｙ」（あるいは「方向ｙ」または「第２方向」）と呼ぶ。図１および図２に示すように、半導体装置Ａ１０は、厚さ方向ｚに沿って視て（すなわち平面視において）矩形状である。図に示す例では、半導体装置Ａ１０は、第１方向ｘに相対的に長く、かつ第２方向ｙに相対的に短い形状であるが、本開示がこれに限定されるわけではない。
絶縁基板１１には、図８および図９に示すように、複数の配線部材２１、および放熱部材２２が固定されている。絶縁基板１１は、熱伝導率が比較的高い材料から構成されることが望ましい。絶縁基板１１は、たとえば、窒化ケイ素（Ｓｉ3Ｎ4）または窒化アルミニウム（ＡｌＮ）を含むセラミックスである。絶縁基板１１は、厚さ方向ｚに互いに離間した第１面(図８における上面)および第２面（図８における下面）を有している。
複数の配線部材２１は、図８および図９に示すように、絶縁基板１１の上面（厚さ方向ｚにおける一方の面）に固定されている。複数の配線部材２１は、一対の入力端子３１および一対の出力端子３２（図３参照）とともに、第１スイッチング素子４１Ａおよび第１ダイオード４２Ａなどの複数の半導体素子と、半導体装置Ａ１０が実装される配線基板との間の導通経路をなしている。複数の配線部材２１は、たとえば銅（Ｃｕ）からなる金属層である。各配線部材２１の厚さｔ（図１１，１３参照）は、絶縁基板１１の厚さｔ０よりも大である。厚さｔは、たとえば０．８ｍｍ以上である。各配線部材２１は、主面２１１を有する。主面２１１は、厚さ方向ｚにおいて、第１スイッチング素子４１Ａおよび第１ダイオード４２Ａなどの複数の半導体素子の方を向いている。各配線部材２１の主面２１１には、たとえば、銀（Ａｇ）めっき、またはアルミニウム（Ａｌ）層、ニッケル（Ｎｉ）層、銀層の順に積層された複数種の金属めっきを施してもよい。図３に示すように、厚さ方向ｚに沿って視て、複数の配線部材２１は、すべて絶縁基板１１の周縁よりも内方に位置している。
図３に示すように、半導体装置Ａ１０においては、複数の配線部材２１は、第１配線２１Ａ、第２配線２１Ｂ、第３配線２１Ｃ、および一対の第４配線２１Ｄを含む。
図３に示すように、第１配線２１Ａおよび第２配線２１Ｂは、第１方向ｘにおいて互いに離間している。厚さ方向ｚに沿って視て、第１配線２１Ａおよび第２配線２１Ｂの各々は、第１方向ｘを長辺とする矩形状である。第３配線２１Ｃは、第２方向ｙにおいて第１配線２１Ａおよび第２配線２１Ｂと、一対の出力端子３２との間に位置する。第３配線２１Ｃと、第１配線２１Ａおよび第２配線２１Ｂとは、第２方向ｙにおいて互いに離間している。厚さ方向ｚに沿って視て、第３配線２１Ｃは、第１方向ｘを長辺とする矩形状である。一対の第４配線２１Ｄは、第３配線２１Ｃの第１方向ｘの両側に位置する。一対の第４配線２１Ｄと、第１配線２１Ａおよび第２配線２１Ｂとは、第２方向ｙにおいて互いに離間している。一対の第４配線２１Ｄと、第３配線２１Ｃとは、第１方向ｘにおいて互いに離間している。
放熱部材２２は、図８および図９に示すように、厚さ方向ｚにおいて絶縁基板１１に対して複数の配線部材２１とは反対側に位置し、かつ絶縁基板１１に固定されている。放熱部材２２は、たとえば銅からなる（あるいは銅を含有する）金属層である。図４に示すように、厚さ方向ｚに沿って視て、放熱部材２２は、複数の配線部材２１に重なっている。厚さ方向ｚに沿って視て、放熱部材２２は、絶縁基板１１の周縁よりも内方に位置する。放熱部材２２は、裏面２２１を有する。裏面２２１は、複数の配線部材２１の主面２１１とは反対側を向く。
一対の入力端子３１は、図３に示すように、複数の配線部材２１の第２方向ｙの一方側に位置する。一対の入力端子３１は、支持部材１０に対して離間している。一対の入力端子３１は、第１方向ｘにおいて互いに離間している。一対の入力端子３１には、半導体装置Ａ１０により電力変換された直流電力が入力される。このため、図１４および図１５に示すように、半導体装置Ａ１０を配線基板に実装した際、一対の入力端子３１は、直流電源Ｅに接続される。半導体装置Ａ１０が示す例においては、一対の入力端子３１は、一対の出力端子３２、一対のゲート端子３３、および一対の検出端子３４とともに、同一のリードフレームからなる。当該リードフレームは、たとえば銅または銅合金からなる。一対の入力端子３１は、第１入力端子３１Ａおよび第２入力端子３１Ｂを含む。第１入力端子３１Ａは、一対の入力端子３１のうち第１配線２１Ａから最も近くに位置する。第１入力端子３１Ａは、一対の入力端子３１の正極（Ｐ端子）をなしている。第２入力端子３１Ｂは、一対の入力端子３１のうち第２配線２１Ｂから最も近くに位置する。第２入力端子３１Ｂは、一対の入力端子３１の負極（Ｎ端子）をなしている。第１入力端子３１Ａおよび第２入力端子３１Ｂの各々は、パッド部３１１および端子部３１２を有する。
図３および図８に示すように、パッド部３１１は、支持部材１０から離間しており、かつ封止樹脂６０に覆われている。これにより、一対の入力端子３１は、封止樹脂６０に支持されている。パッド部３１１の表面には、たとえば銀めっきを施してもよい。
図３および図８に示すように、端子部３１２は、パッド部３１１につながり、かつ封止樹脂６０から露出している。端子部３１２は、半導体装置Ａ１０を配線基板に実装する際に用いられる。端子部３１２は、基部３１２Ａおよび起立部３１２Ｂを有する。基部３１２Ａは、パッド部３１１につながり、かつ封止樹脂６０から第２方向ｙに延びている。図５、図７および図８に示すように、起立部３１２Ｂは、基部３１２Ａの第２方向ｙにおける先端から、厚さ方向ｚにおいて複数の配線部材２１の主面２１１が向く側に向けて延びている。これにより、第１方向ｘに沿って視て、端子部３１２はＬ字状をなしている。端子部３１２の表面には、たとえばニッケルめっきを施してもよい。
一対の出力端子３２は、図３に示すように、第２方向ｙにおいて複数の配線部材２１に対して一対の入力端子３１とは反対側に位置する。一対の出力端子３２は、支持部材１０に対して離間している。一対の出力端子３２は、第１方向ｘにおいて互いに離間している。一対の出力端子３２からは、半導体装置Ａ１０により電力変換された交流電力が出力される。半導体装置Ａ１０を実装した際、一対の出力端子３２は、外部で一つの配線となった上でモータなどの負荷の正極に接続される。一対の出力端子３２は、第１出力端子３２Ａおよび第２出力端子３２Ｂを含む。第１出力端子３２Ａは、一対の出力端子３２のうち第１入力端子３１Ａから最も近くに位置する。第１出力端子３２Ａにおいては、半導体装置Ａ１０から負荷に向けて電流が流れる。第２出力端子３２Ｂは、一対の出力端子３２のうち第２入力端子３１Ｂから最も近くに位置する。第２出力端子３２Ｂにおいては、負荷から半導体装置Ａ１０に向けて電流が流れる。第１出力端子３２Ａおよび第２出力端子３２Ｂの各々は、パッド部３２１および端子部３２２を有する。
図３および図８に示すように、パッド部３２１は、支持部材１０から離間しており、かつ封止樹脂６０に覆われている。これにより、一対の出力端子３２は、封止樹脂６０に支持されている。パッド部３２１の表面には、たとえば銀めっきを施してもよい。
図３および図８に示すように、端子部３２２は、パッド部３２１につながり、かつ封止樹脂６０から露出している。端子部３２２は、半導体装置Ａ１０を配線基板に実装する際に用いられる。端子部３２２は、基部３２２Ａおよび起立部３２２Ｂを有する。基部３２２Ａは、パッド部３２１につながり、かつ封止樹脂６０から第２方向ｙに延びている。図６～図８に示すように、起立部３２２Ｂは、基部３２２Ａの第１方向ｘにおける先端から、厚さ方向ｚにおいて複数の配線部材２１の主面２１１が向く側に向けて延びている。これにより、第１方向ｘに沿って視て、端子部３２２はＬ字状をなしている。端子部３２２の形状は、一対の入力端子３１の端子部３１２の各々の形状と同一である。端子部３２２の表面には、たとえばニッケルめっきを施してもよい。
第１スイッチング素子４１Ａおよび第２スイッチング素子４１Ｂの各々は、図３および図９に示すように、複数の配線部材２１のいずれかの主面２１１に接合されている。第１スイッチング素子４１Ａおよび第２スイッチング素子４１Ｂは、ともに厚さ方向ｚに沿って視て矩形状（半導体装置Ａ１０では正方形状）である。半導体装置Ａ１０が示す例においては、第１スイッチング素子４１Ａおよび第２スイッチング素子４１Ｂは、ともに炭化ケイ素（ＳｉＣ）を主とする半導体材料を含むＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。第１スイッチング素子４１Ａおよび第２スイッチング素子４１Ｂは、ＭＯＳＦＥＴに限らず、ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field-Effect Transistor）を含む電界効果トランジスタや、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のようなバイポーラトランジスタなどのスイッチング素子でもよい。図に示す半導体装置Ａ１０においては、第１スイッチング素子４１Ａおよび第２スイッチング素子４１Ｂは、ともにｎチャンネル型、かつ縦型構造のＭＯＳＦＥＴである。
図１０および図１１に示すように、第１スイッチング素子４１Ａおよび第２スイッチング素子４１Ｂの各々は、主面電極４１１、裏面電極４１２およびゲート電極４１３を有する。
図１１に示すように、主面電極４１１は、厚さ方向ｚにおいて複数の配線部材２１の主面２１１から最も遠くに位置する。第１スイッチング素子４１Ａおよび第２スイッチング素子４１Ｂの各々において、主面電極４１１には、当該スイッチング素子の内部からソース電流が流れる。図１０に示すように、半導体装置Ａ１０においては、主面電極４１１は、４つの部分に分割された構成となっている。主面電極４１１の当該４つの部分には、複数のワイヤ５０１が個別に接合されている。複数のワイヤ５０１は、たとえばアルミニウムを含む金属からなる。第１スイッチング素子４１Ａの主面電極４１１に接合された複数のワイヤ５０１は、第３配線２１Ｃの主面２１１に接合されている。これにより、第１スイッチング素子４１Ａは、第３配線２１Ｃに導通している。第２スイッチング素子４１Ｂの主面電極４１１に接合された複数のワイヤ５０１は、第３配線２１Ｃの主面２１１に接合されている。これにより、第２スイッチング素子４１Ｂは、第２配線２１Ｂに導通している。
図１１に示すように、裏面電極４１２は、厚さ方向ｚにおいて複数の配線部材２１の主面２１１から最も近くに位置する。このため、第１スイッチング素子４１Ａおよび第２スイッチング素子４１Ｂの各々において、裏面電極４１２は、主面電極４１１とは反対側に位置する。第１スイッチング素子４１Ａおよび第２スイッチング素子４１Ｂの各々において、裏面電極４１２には、当該スイッチング素子の内部に向けてドレイン電流が流れる。第１スイッチング素子４１Ａの裏面電極４１２は、導電性を有する接合層４９により第１配線２１Ａの主面２１１に接合されている。これにより、第１スイッチング素子４１Ａは、第１配線２１Ａに導通している。第２スイッチング素子４１Ｂの裏面電極４１２は、接合層４９により第３配線２１Ｃの主面２１１に接合されている。これにより、第２スイッチング素子４１Ｂは、第３配線２１Ｃに導通している。接合層４９は、たとえば、錫（Ｓｎ）を主成分とする鉛フリーハンダ、または焼成銀である。
図１１に示すように、ゲート電極４１３は、厚さ方向ｚにおいて主面電極４１１と略同位置に位置する。第１スイッチング素子４１Ａおよび第２スイッチング素子４１Ｂの各々において、ゲート電極４１３には、当該スイッチング素子を駆動するためのゲート電圧が印加される。図１０に示すように、ゲート電極４１３の大きさは、４つに分割された主面電極４１１の各部分の大きさよりも小である。
第１ダイオード４２Ａおよび第２ダイオード４２Ｂの各々は、図３および図９に示すように、複数の配線部材２１のいずれかの主面２１１に接合されている。第１ダイオード４２Ａおよび第２ダイオード４２Ｂは、ともに厚さ方向ｚに沿って視て矩形状（半導体装置Ａ１０では正方形状）である。半導体装置Ａ１０が示す例においては、第１ダイオード４２Ａおよび第２ダイオード４２Ｂは、ともに炭化ケイ素（ＳｉＣ）を主とする半導体材料を含むショットキーバリアダイオードである。
図１０および図１１に示すように、第１ダイオード４２Ａおよび第２ダイオード４２Ｂの各々は、アノード電極４２１およびカソード電極４２２を有する。
図１１に示すように、アノード電極４２１は、厚さ方向ｚにおいて複数の配線部材２１の主面２１１から最も遠くに位置する。アノード電極４２１は、第１ダイオード４２Ａおよび第２ダイオード４２Ｂの各々の正極に該当する。図１０に示すように、アノード電極４２１には、複数のワイヤ５０１が接合されている。一対の第４配線２１Ｄのうち第１スイッチング素子４１Ａから最も近くに位置する当該第４配線２１Ｄの主面２１１には、第１ダイオード４２Ａのアノード電極４２１に接合された複数のワイヤ５０１が接合されている。これにより、第１ダイオード４２Ａは、当該第４配線２１Ｄに導通している。第２ダイオード４２Ｂのアノード電極４２１に接合された複数のワイヤ５０１は、第２配線２１Ｂの主面２１１に接合されている。これにより、第２ダイオード４２Ｂは、第２配線２１Ｂに導通している。あわせて、第２ダイオード４２Ｂは、第２配線２１Ｂに対して第２スイッチング素子４１Ｂと並列接続されている（図１４および図１５参照）。これにより、第２ダイオード４２Ｂは、第２スイッチング素子４１Ｂに対する還流ダイオードをなす。
図１１に示すように、カソード電極４２２は、厚さ方向ｚにおいて複数の配線部材２１の主面２１１から最も近くに位置する。このため、第１ダイオード４２Ａおよび第２ダイオード４２Ｂの各々において、カソード電極４２２は、アノード電極４２１とは反対側に位置する。カソード電極４２２は、第１ダイオード４２Ａおよび第２ダイオード４２Ｂの各々の負極に該当する。第１ダイオード４２Ａのカソード電極４２２は、接合層４９により第１配線２１Ａの主面２１１に接合されている。これにより、第１ダイオード４２Ａは、第１配線２１Ａに導通している。第１ダイオード４２Ａは、第１配線２１Ａに対して第１スイッチング素子４１Ａと並列接続されている（図１４および図１５参照）。これにより、第１ダイオード４２Ａは、第１スイッチング素子４１Ａに対する還流ダイオードをなす。一対の第４配線２１Ｄのうち第２スイッチング素子４１Ｂから最も近くに位置する当該第４配線２１Ｄの主面２１１には、第２ダイオード４２Ｂのカソード電極４２２が接合層４９により接合されている。これにより、第２ダイオード４２Ｂは、当該第４配線２１Ｄに導通している。
一対のゲート端子３３は、図３に示すように、複数の配線部材２１の第２方向ｙの両側に位置する。一対のゲート端子３３の各々には、第１スイッチング素子４１Ａおよび第２スイッチング素子４１Ｂのいずれかを駆動するためのゲート電圧が印加される。一対のゲート端子３３の各々は、パッド部３３１および端子部３３２を有する。
図３に示すように、パッド部３３１は、支持部材１０から離間しており、かつ封止樹脂６０に覆われている。これにより、一対のゲート端子３３は、封止樹脂６０に支持されている。一対のゲート端子３３のパッド部３３１には、一対のゲートワイヤ５０２が個別に接合されている。一対のゲートワイヤ５０２は、たとえば金またはアルミニウムを含む金属からなる。一対のゲート端子３３のパッド部３３１のうち、第１配線２１Ａから最も近くに位置する当該パッド部３３１に接合された一対のゲートワイヤ５０２のいずれかは、第１スイッチング素子４１Ａのゲート電極４１３に接合されている。一対のゲート端子３３のパッド部３３１のうち、第３配線２１Ｃから最も近くに位置する当該パッド部３３１に接合された一対のゲートワイヤ５０２のいずれかは、第２スイッチング素子４１Ｂのゲート電極４１３に接合されている。パッド部３３１の表面には、たとえば銀めっきを施してもよい。
図３に示すように、端子部３３２は、パッド部３３１につながり、かつ封止樹脂６０から露出している。端子部３３２は、半導体装置Ａ１０を配線基板に実装する際に用いられる。端子部３３２は、基部３３２Ａおよび起立部３３２Ｂを有する。基部３３２Ａは、パッド部３３１につながり、かつ封止樹脂６０から第２方向ｙに延びている。基部３３２Ａの第２方向ｙにおける寸法は、一対の入力端子３１の基部３１２Ａ、および一対の出力端子３２の基部３２２Ａの各々の第２方向ｙにおける寸法よりも小である。図５および図６に示すように、起立部３３２Ｂは、基部３３２Ａの第２方向ｙの先端から、図８に示す厚さ方向ｚにおいて複数の配線部材２１の主面２１１が向く側に向けて延びている。これにより、第１方向ｘに沿って視て、端子部３３２はＬ字状をなしている。端子部３３２の表面には、たとえばニッケルめっきを施してもよい。
一対の検出端子３４は、図３に示すように、複数の配線部材２１の第２方向ｙの両側に、かつ一対のゲート端子３３の第２方向ｙの隣に位置する。一対の検出端子３４の各々には、第１スイッチング素子４１Ａおよび第２スイッチング素子４１Ｂのいずれかの主面電極４１１に流れるソース電流に対応した電圧が印加される。半導体装置Ａ１０が実装される配線基板に構成された回路において、一対の検出端子３４の各々に印加された電圧に基づき、第１スイッチング素子４１Ａおよび第２スイッチング素子４１Ｂの各々にかかるソース電流が検出される。一対の検出端子３４の各々は、パッド部３４１および端子部３４２を有する。
図３に示すように、パッド部３４１は、支持部材１０から離間しており、かつ封止樹脂６０に覆われている。これにより、一対の検出端子３４は、封止樹脂６０に支持されている。一対の検出端子３４のパッド部３４１には、一対の検出ワイヤ５０３が個別に接合されている。一対の検出ワイヤ５０３は、たとえば金またはアルミニウムを含む金属からなる。一対の検出端子３４のパッド部３４１のうち、第１配線２１Ａから最も近くに位置する当該パッド部３４１に接合された一対の検出ワイヤ５０３のいずれかは、第１スイッチング素子４１Ａの主面電極４１１に接合されている。一対の検出端子３４のパッド部３４１のうち、第３配線２１Ｃから最も近くに位置する当該パッド部３４１に接合された一対の検出ワイヤ５０３のいずれかは、第２スイッチング素子４１Ｂの主面電極４１１に接合されている。パッド部３４１の表面には、たとえば銀めっきを施してもよい。
図３に示すように、端子部３４２は、パッド部３４１につながり、かつ封止樹脂６０から露出している。端子部３４２は、半導体装置Ａ１０を配線基板に実装する際に用いられる。端子部３４２は、基部３４２Ａおよび起立部３４２Ｂを有する。基部３４２Ａは、パッド部３４１につながり、かつ封止樹脂６０から第２方向ｙに延びている。基部３４２Ａの第２方向ｙにおける寸法は、一対のゲート端子３３の基部３３２Ａの各々の第２方向ｙにおける寸法と略等しい。図５および図６に示すように、起立部３４２Ｂは、基部３４２Ａの第２方向ｙの先端から、図８に示す厚さ方向ｚにおいて複数の配線部材２１の主面２１１が向く側に向けて延びている。これにより、第１方向ｘに沿って視て、端子部３４２はＬ字状をなしている。端子部３４２の表面には、たとえばニッケルめっきを施してもよい。
第１導通部材５１Ａ、第２導通部材５１Ｂ、第３導通部材５１Ｃおよび第４導通部材５１Ｄは、図３に示すように、第１入力端子３１Ａ、第２入力端子３１Ｂ、第１出力端子３２Ａおよび第２出力端子３２Ｂと、複数の配線部材２１との導電経路を構成している。これらの導電部材は、封止樹脂６０に覆われている。半導体装置Ａ１０においては、これらの導通部材の各々は、複数のワイヤから構成される。当該複数のワイヤは、アルミニウムを含む金属からなる。なお、これらの導通部材の各々は、当該複数のワイヤに替えて、銅を含む金属リードであってもよい。
第１導通部材５１Ａは、図３および図８に示すように、第１入力端子３１Ａのパッド部３１１と、第１配線２１Ａの主面２１１とに接合されている。これにより、第１入力端子３１Ａは、第１スイッチング素子４１Ａの裏面電極４１２と、第１ダイオード４２Ａのカソード電極４２２との双方に導通している。
第２導通部材５１Ｂは、図３に示すように、第２入力端子３１Ｂのパッド部３１１と、第２配線２１Ｂの主面２１１とに接合されている。これにより、第２入力端子３１Ｂは、第２スイッチング素子４１Ｂの主面電極４１１と、第２ダイオード４２Ｂのアノード電極４２１との双方に導通している。
第３導通部材５１Ｃは、図３および図８に示すように、第１出力端子３２Ａのパッド部３２１と、第３配線２１Ｃの主面２１１とに接合されている。これにより、第１出力端子３２Ａは、第１スイッチング素子４１Ａの主面電極４１１と、第２スイッチング素子４１Ｂの裏面電極４１２との双方に導通している。
第４導通部材５１Ｄは、図３に示すように、一対の第４配線２１Ｄの各々の主面２１１に接合されている。第４導通部材５１Ｄを構成する複数のワイヤのうち、２本のワイヤは、一対の第４配線２１Ｄのうち第２ダイオード４２Ｂが接合された当該第４配線２１Ｄの主面２１１と、第２出力端子３２Ｂのパッド部３２１とに接合されている。これにより、第２出力端子３２Ｂは、第１ダイオード４２Ａのアノード電極４２１と、第２ダイオード４２Ｂのカソード電極４２２との双方に導通している。
第１受動素子４３は、図３、図１２および図１３に示すように、第１配線２１Ａの主面２１１に配置されている。第１受動素子４３は、コンデンサである。半導体装置Ａ１０が示す例においては、第１受動素子４３は、セラミックコンデンサまたはフィルムコンデンサである。第１受動素子４３は、互いに離間した第１電極４３１および第２電極４３２を有する。これらのうち第１電極４３１は、第１配線２１Ａの主面２１１に接合層４９により接合されている。これにより、第１電極４３１は、第１スイッチング素子４１Ａの裏面電極４１２と、第１ダイオード４２Ａのカソード電極４２２との双方に導通している。
第２受動素子４４は、図３、図１２および図１３に示すように、第２配線２１Ｂの主面２１１に配置されている。第２受動素子４４は、コンデンサである。半導体装置Ａ１０が示す例においては、第２受動素子４４は、セラミックコンデンサまたはフィルムコンデンサである。第２受動素子４４は、互いに離間した第３電極４４１および第４電極４４２を有する。これらのうち第４電極４４２は、第２配線２１Ｂの主面２１１に接合層４９により接合されている。これにより、第４電極４４２は、第１スイッチング素子４１Ａの主面電極４１１と、第２ダイオード４２Ｂのアノード電極４２１との双方に導通している。
図１３に示すように、半導体装置Ａ１０においては、第１受動素子４３において第１電極４３１および第２電極４３２が離間する方向は、厚さ方向ｚである。第２受動素子４４において第３電極４４１および第４電極４４２が離間する方向は、厚さ方向ｚである。第１受動素子４３および第２受動素子４４は、第１方向ｘにおいて互いに離間している。
導電材４５は、図１３に示すように、第１受動素子４３の第２電極４３２と、第２受動素子４４の第３電極４４１とを接続している。これにより、第１受動素子４３および第２受動素子４４は、互いに直列接続されている。半導体装置Ａ１０においては、導電材４５は、金属片である。当該金属片は、たとえば銅を含む。導電材４５は、複数の配線部材２１に対して厚さ方向ｚに離れて位置する。導電材４５は、接合層４９により第２電極４３２と第３電極４４１との双方に接合されている。これにより、導電材４５は、第１受動素子４３および第２受動素子４４の双方に支持されている。
図１４に示すように、第１入力端子３１Ａと第２入力端子３１Ｂとの間において、第１スイッチング素子４１Ａおよび第２スイッチング素子４１Ｂと、第１受動素子４３および第２受動素子４４とは、互いに並列接続された構成となっている。このため、第１受動素子４３および第２受動素子４４は、半導体装置Ａ１０のスナバ回路を構成している。スナバ回路としては、図１５に示すように、第１受動素子４３が抵抗器であり、かつ第２受動素子４４がコンデンサであってもよい（ＲＣスナバ）。
封止樹脂６０は、図８、図９および図１３に示すように、絶縁基板１１、複数の配線部材２１、第１スイッチング素子４１Ａ、第２スイッチング素子４１Ｂ、第１ダイオード４２Ａ、第１ダイオード４２Ａ、第１受動素子４３、第２受動素子４４および導電材４５を覆っている。封止樹脂６０は、放熱部材２２の一部を覆っている。封止樹脂６０は、複数のワイヤ５０１、一対のゲートワイヤ５０２、および一対の検出ワイヤ５０３をさらに覆っている。封止樹脂６０は、エポキシ樹脂を主成分とする材料からなる。図２～図９（図３を除く）に示すように、封止樹脂６０は、頂面６１、底面６２、一対の第１側面６３Ａ、一対の第２側面６３Ｂおよび一対の取付け孔６４を有する。
図８および図９に示すように、頂面６１は、厚さ方向ｚにおいて複数の配線部材２１の主面２１１と同じ側を向く。底面６２は、頂面６１とは反対側を向く。図４に示すように、底面６２から放熱部材２２の裏面２２１が露出している。底面６２は、裏面２２１の周囲に位置する。
図２～図６に示すように、一対の第１側面６３Ａは、頂面６１および底面６２の双方につながり、かつ第１方向ｘにおいて互いに離間している。図２～図４、および図７に示すように、一対の第２側面６３Ｂは、頂面６１および底面６２の双方につながり、かつ第２方向ｙにおいて互いに離間している。一対の第２側面６３Ｂの各々の第２方向ｙの両端は、一対の第１側面６３Ａにつながっている。一対の第２側面６３Ｂのうち、第２方向ｙの一方側に位置する当該第２側面６３Ｂから、一対の入力端子３１の端子部３１２と、一対のゲート端子３３の端子部３３２、および一対の検出端子３４の端子部３４２のうち、第１スイッチング素子４１Ａに対応して配置された当該端子部３３２および当該端子部３４２とが露出している。一対の第２側面６３Ｂのうち、第２方向ｙの他方側に位置する当該第２側面６３Ｂから、一対の出力端子３２の端子部３２２と、一対のゲート端子３３の端子部３３２、および一対の検出端子３４の端子部３４２のうち、第２スイッチング素子４１Ｂに対応して配置された当該端子部３３２および当該端子部３４２とが露出している。
図２、図４および図９に示すように、一対の取付け孔６４は、厚さ方向ｚにおいて頂面６１から底面６２に至って封止樹脂６０を貫通している。厚さ方向ｚに沿って視て、一対の取付け孔６４の孔縁は円形状である。一対の取付け孔６４は、絶縁基板１１の第２方向ｙの両側に位置する。一対の取付け孔６４は、半導体装置Ａ１０をヒートシンクに取り付ける際に利用される。
次に、半導体装置Ａ１０の作用効果について説明する。
半導体装置Ａ１０は、第１方向ｘにおいて互いに離間した第１配線２１Ａおよび第２配線２１Ｂを有する複数の配線部材２１を含む支持部材１０と、第１受動素子４３と、第２受動素子４４と、導電材４５とを備える。第１受動素子４３の第１電極４３１は、第１配線２１Ａに接合されている。第２受動素子４４の第４電極４４２は、第２配線２１Ｂに接合されている。導電材４５は、第１受動素子４３の第２電極４３２と、第２受動素子４４の第３電極４４１とを接続している。第１受動素子４３および第２受動素子４４の少なくともいずれかは、コンデンサである。これにより、第１受動素子４３および第２受動素子４４は、第１配線２１Ａと第２配線２１Ｂとの間に直列接続された構成となるとともに、半導体装置Ａ１０のスナバ回路を構成している。したがって、第１スイッチング素子４１Ａおよび第２スイッチング素子４１Ｂの駆動により半導体装置Ａ１０に発生するサージ電圧を抑制することができる。あわせて、半導体装置Ａ１０が実装される配線基板に、半導体装置Ａ１０に接続するためのスナバ回路を構成することが不要となるため、当該配線基板の大型化が回避される。以上より、半導体装置Ａ１０によれば、当該装置に発生するサージ電圧を抑制しつつ、当該装置が実装される配線基板の大型化を回避することが可能となる。
第１受動素子４３および第２受動素子４４は、ともにコンデンサである。これにより、スナバ回路の絶縁耐圧の向上を図ることができる。また、第１受動素子４３および第２受動素子４４のいずれかを抵抗器とすることにより、スナバ回路がＲＣスナバとなる。半導体装置Ａ１０に発生するサージ電圧の振動が顕著となる場合、ＲＣスナバは、その振動を減衰させることができる。
半導体装置Ａ１０においては、第１受動素子４３において第１電極４３１および第２電極４３２が離間する方向と、第２受動素子４４において第３電極４４１および第４電極４４２が離間する方向とは、ともに厚さ方向ｚである。第１受動素子４３および第２受動素子４４は、第１方向ｘにおいて互いに離間している。これにより、第１配線２１Ａに対する第１受動素子４３の実装面積と、第２配線２１Ｂに対する第２受動素子４４の実装面積とを縮小することができる。この場合において、導電材４５は、複数の配線部材２１に対して厚さ方向ｚに離れて位置し、かつ第２電極４３２および第３電極４４１の双方に支持される構成とすることにより、導電材４５の大きさを極力小さくしつつ、かつ導電材４５の姿勢が安定したものとなる。
支持部材１０は、複数の配線部材２１が固定された絶縁基板１１と、絶縁基板１１に固定された放熱部材２２とをさらに含む。放熱部材２２は、厚さ方向ｚにおいて絶縁基板１１に対して複数の配線部材２１とは反対側に位置する。半導体装置Ａ１０は、封止樹脂６０をさらに備える。封止樹脂６０は、絶縁基板１１、および複数の配線部材２１を覆っている。この場合において、放熱部材２２は、封止樹脂６０から露出し、かつ厚さ方向ｚに沿って視て複数の配線部材２１に重なっている。これにより、半導体装置Ａ１０の使用の際、第１スイッチング素子４１Ａおよび第２スイッチング素子４１Ｂから発生する熱を効率よく放熱することができる。さらに、厚さ方向ｚに沿って視て、放熱部材２２は、絶縁基板１１の周縁よりも内方に位置する。これにより、図８および図９に示すように、放熱部材２２が固定された絶縁基板１１の面が封止樹脂６０に接する構成となる。したがって、支持部材１０が封止樹脂６０から脱落することを防止できる。
半導体装置Ａ１０は、第１ダイオード４２Ａおよび第２ダイオード４２Ｂをさらに備える。第１ダイオード４２Ａは、第１配線２１Ａに対して第１スイッチング素子４１Ａと並列接続されている。第２ダイオード４２Ｂは、第２配線２１Ｂに対して第２スイッチング素子４１Ｂと並列接続されている。これにより、半導体装置Ａ１０の使用の際、第１スイッチング素子４１Ａおよび第２スイッチング素子４１Ｂの各々に逆方向の電流が流れることを回避できる。また、一対の出力端子３２に接続されたモータなどの負荷において、当該負荷のインダクタンスにはエネルギーが蓄積される。第１ダイオード４２Ａおよび第２ダイオード４２Ｂは、当該エネルギーを一対の入力端子３１に接続された直流電源Ｅに戻す作用がある（図１４および図１５参照）。
図１６および図１７に基づき、第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して重複する説明を省略する。図１６では、封止樹脂６０を透過している。
半導体装置Ａ２０は、絶縁材４６を備えることが、先述した半導体装置Ａ１０に対して異なる。
絶縁材４６は、図１６および図１７に示すように、第１受動素子４３と第２受動素子４４との間に位置している。また絶縁材４６は、熱伝導性を有する。絶縁材４６は、絶縁体４６１および接着層４６２を有する。絶縁体４６１は、窒化ケイ素または窒化アルミニウムなどが含有されたセラミックスである。このため、絶縁体４６１は、熱伝導性が比較的高いものとなっている。絶縁体４６１の上面は、導電材４５に接している。接着層４６２は、絶縁体４６１の表面の一部を覆っている。接着層４６２は、電気絶縁性を有する。接着層４６２は、たとえば窒化アルミニウムなど、電気絶縁性を有し、かつ熱伝導性が比較的高い材料の微粉が含有された合成樹脂を含む材料からなる。半導体装置Ａ２０においては、接着層４６２は、絶縁基板１１、第１配線２１Ａ、第２配線２１Ｂ、第１受動素子４３および第２受動素子４４に接している。これにより、絶縁材４６は、絶縁基板１１および導電材４５と、第１配線２１Ａおよび第２配線２１Ｂの少なくともいずれかとに接している。
次に、半導体装置Ａ２０の作用効果について説明する。
半導体装置Ａ２０は、第１方向ｘにおいて互いに離間した第１配線２１Ａおよび第２配線２１Ｂを有する複数の配線部材２１を含む支持部材１０と、第１受動素子４３と、第２受動素子４４と、導電材４５とを備える。第１受動素子４３の第１電極４３１は、第１配線２１Ａに接合されている。第２受動素子４４の第４電極４４２は、第２配線２１Ｂに接合されている。導電材４５は、第１受動素子４３の第２電極４３２と、第２受動素子４４の第３電極４４１とを接続している。第１受動素子４３および第２受動素子４４の少なくともいずれかは、コンデンサである。したがって、半導体装置Ａ２０によっても、当該装置に発生するサージ電圧を抑制しつつ、当該装置が実装される配線基板の大型化を回避することが可能となる。
半導体装置Ａ２０は、第１受動素子４３と第２受動素子４４との間に位置し、かつ熱伝導性を有する絶縁材４６をさらに備える。絶縁材４６は、導電材４５と、第１配線２１Ａおよび第２配線２１Ｂの少なくともいずれかとに接している。これにより、半導体装置Ａ２０の使用の際、第１受動素子４３および第２受動素子４４から発生する熱は、第１配線２１Ａおよび第２配線２１Ｂのいずれかに伝導されやすくなる。したがって、第１受動素子４３および第２受動素子４４の温度上昇を抑制することができる。さらに、絶縁材４６が絶縁基板１１に接する構成をとることにより、第１受動素子４３および第２受動素子４４から発生する熱を、より効率よく放熱することができる。
図１８および図１９に基づき、第３実施形態にかかる半導体装置Ａ３０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して重複する説明を省略する。図１８では、封止樹脂６０を透過している。
半導体装置Ａ３０は、第１受動素子４３、第２受動素子４４および導電材４５の構成が、先述した半導体装置Ａ１０に対して異なる。
図１８および図１９に示すように、半導体装置Ａ３０においては、第１受動素子４３において第１電極４３１および第２電極４３２が離間する方向は、第１方向ｘである。あわせて、第２受動素子４４において第３電極４４１および第４電極４４２が離間する方向は、第１方向ｘである。厚さ方向ｚに沿って視て、導電材４５、第２電極４３２および第３電極４４１は、第１配線２１Ａと第２配線２１Ｂとの間に位置する。
半導体装置Ａ３０においては、導電材４５は、たとえば銀などの金属粒子が含有された合成樹脂を含む材料からなる。このため、半導体装置Ａ３０においても導電材４５は、導電性が確保されたものとなる。導電材４５のヤング率は、第１配線２１Ａおよび第２配線２１Ｂの各々のヤング率よりも小である。
次に、半導体装置Ａ３０の作用効果について説明する。
半導体装置Ａ３０は、第１方向ｘにおいて互いに離間した第１配線２１Ａおよび第２配線２１Ｂを有する複数の配線部材２１を含む支持部材１０と、第１受動素子４３と、第２受動素子４４と、導電材４５とを備える。第１受動素子４３の第１電極４３１は、第１配線２１Ａに接合されている。第２受動素子４４の第４電極４４２は、第２配線２１Ｂに接合されている。導電材４５は、第１受動素子４３の第２電極４３２と、第２受動素子４４の第３電極４４１とを接続している。第１受動素子４３および第２受動素子４４の少なくともいずれかは、コンデンサである。したがって、半導体装置Ａ３０によっても、当該装置に発生するサージ電圧を抑制しつつ、当該装置が実装される配線基板の大型化を回避することが可能となる。
半導体装置Ａ３０においては、第１受動素子４３において第１電極４３１および第２電極４３２が離間する方向と、第２受動素子４４において第３電極４４１および第４電極４４２が離間する方向とは、ともに第１方向ｘである。厚さ方向ｚに沿って視て、導電材４５、第２電極４３２および第３電極４４１は、第１配線２１Ａと第２配線２１Ｂとの間に位置する。これにより、第１受動素子４３および第２受動素子４４の各々において、電流の短絡を防止できる。さらに、導電材４５のヤング率は、第１配線２１Ａおよび第２配線２１Ｂの各々のヤング率よりも小である。これにより、導電材４５は、第１配線２１Ａおよび第２配線２１Ｂよりも可とう性が大となる。したがって、半導体装置Ａ３０の使用の際、第１受動素子４３および第２受動素子４４に発生する熱ひずみを導電材４５により吸収させることにより、第１受動素子４３および第２受動素子４４に亀裂が発生することを防止できる。
図２０および図２１に基づき、第４実施形態にかかる半導体装置Ａ４０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して重複する説明を省略する。図２０では、封止樹脂６０を透過している。
半導体装置Ａ４０は、絶縁材４６を備えることが、先述した半導体装置Ａ３０に対して異なる。
絶縁材４６は、図２０および図２１に示すように、第１配線２１Ａと第２配線２１Ｂとの間に位置する。絶縁材４６の絶縁体４６１および接着層４６２の各々の材料構成は、半導体装置Ａ２０の絶縁材４６の絶縁体４６１および接着層４６２の各々の材料構成と同一である。絶縁体４６１の上面は、導電材４５、第１受動素子４３の第２電極４３２、および第２受動素子４４の第３電極４４１に接している。接着層４６２は、絶縁体４６１の表面の一部を覆っている。半導体装置Ａ４０においては、接着層４６２は、絶縁基板１１、第１配線２１Ａおよび第２配線２１Ｂに接している。これにより、絶縁材４６は、絶縁基板１１および導電材４５と、第１配線２１Ａおよび第２配線２１Ｂの少なくともいずれかとに接している。
次に、半導体装置Ａ４０の作用効果について説明する。
半導体装置Ａ４０は、第１方向ｘにおいて互いに離間した第１配線２１Ａおよび第２配線２１Ｂを有する複数の配線部材２１を含む支持部材１０と、第１受動素子４３と、第２受動素子４４と、導電材４５とを備える。第１受動素子４３の第１電極４３１は、第１配線２１Ａに接合されている。第２受動素子４４の第４電極４４２は、第２配線２１Ｂに接合されている。導電材４５は、第１受動素子４３の第２電極４３２と、第２受動素子４４の第３電極４４１とを接続している。第１受動素子４３および第２受動素子４４の少なくともいずれかは、コンデンサである。したがって、半導体装置Ａ４０によっても、当該装置に発生するサージ電圧を抑制しつつ、当該装置が実装される配線基板の大型化を回避することが可能となる。
半導体装置Ａ４０は、第１配線２１Ａと第２配線２１Ｂとの間に位置し、かつ熱伝導性を有する絶縁材４６をさらに備える。絶縁材４６は、導電材４５と、第１配線２１Ａおよび第２配線２１Ｂの少なくともいずれかとに接している。これにより、半導体装置Ａ４０の使用の際、第１受動素子４３および第２受動素子４４から発生する熱は、第１配線２１Ａおよび第２配線２１Ｂのいずれかに伝導されやすくなる。したがって、第１受動素子４３および第２受動素子４４の温度上昇を抑制することができる。さらに、絶縁材４６が絶縁基板１１に接する構成をとることにより、第１受動素子４３および第２受動素子４４から発生する熱を、より効率よく放熱することができる。
図２２および図２３に基づき、第５実施形態にかかる半導体装置Ａ５０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して重複する説明を省略する。図２２では、封止樹脂６０を透過している。
半導体装置Ａ５０は、第１受動素子４３、第２受動素子４４および導電材４５に替えて、スナバコンデンサ４７を備えることが、先述した半導体装置Ａ１０に対して異なる。
スナバコンデンサ４７は、図２２に示すように、第１配線２１Ａと第２配線２１Ｂとの間に位置する。スナバコンデンサ４７は、複数の第１導電部４７１、複数の第２導電部４７２、および絶縁部４７３を有する。複数の第１導電部４７１は、第１配線２１Ａの一部をエッチングなどにより形成したものである。複数の第１導電部４７１の各々は、第１配線２１Ａにつながり、かつ第１配線２１Ａから第１方向ｘに延びている。複数の第２導電部４７２は、第２配線２１Ｂの一部をエッチングなどにより形成したものである。複数の第２導電部４７２の各々は、第２配線２１Ｂにつながり、かつ第２配線２１Ｂから第１方向ｘに延びている。複数の第１導電部４７１、および複数の第２導電部４７２は、ともに第２方向ｙに沿って配列された櫛歯状をなしている。
図２２に示すように、複数の第１導電部４７１のいずれかと、当該第１導電部４７１の隣に位置する複数の第２導電部４７２のいずれかとは、互いに離間している。半導体装置Ａ５０においては、当該第１導電部４７１および当該第２導電部４７２は、第２方向ｙにおいて互いに離間している。
図２２に示すように、絶縁部４７３は、複数の第１導電部４７１のいずれかと、当該第１導電部４７１の隣に位置する複数の第２導電部４７２のいずれかとに挟まれた部分を含む。絶縁部４７３は、熱伝導性を有する。絶縁部４７３は、窒化ケイ素または窒化アルミニウムなどが含有されたセラミックスである。このため、絶縁部４７３の材質は、熱伝導性が比較的高いものとなっている。絶縁部４７３は、スナバコンデンサ４７の誘電体層を構成する。
図２３に示すように、絶縁部４７３は、絶縁基板１１に接している。また、スナバコンデンサ４７は、封止樹脂６０に覆われている。
図２４および図２５に基づき、第５実施形態の変形例にかかる半導体装置Ａ５１について説明する。これらの図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して重複する説明を省略する。図２４では、封止樹脂６０を透過している。
半導体装置Ａ５１は、スナバコンデンサ４７の構成が、先述した半導体装置Ａ５０に対して異なる。
図２４に示すように、スナバコンデンサ４７は、一対の第１導電部４７１、第２導電部４７２、および絶縁部４７３を有する。これらのうち、絶縁部４７３の構成は、先述した半導体装置Ａ５０の絶縁部４７３の構成と同様であるため、ここでの説明は省略する。一対の第１導電部４７１、および第２導電部４７２は、いずれも第２方向ｙに延びる帯状である。図２５に示すように、一対の第１導電部４７１のいずれかと、当該第１導電部４７１の隣に位置する第２導電部４７２とは、厚さ方向ｚにおいて互いに離間している。
次に、半導体装置Ａ５０の作用効果について説明する。
半導体装置Ａ５０は、第１方向ｘにおいて互いに離間した第１配線２１Ａおよび第２配線２１Ｂを有する複数の配線部材２１を含む支持部材１０と、第１配線２１Ａと第２配線２１Ｂとの間に位置するスナバコンデンサ４７を備える。スナバコンデンサ４７は、第１配線２１Ａにつながる第１導電部４７１と、第２配線２１Ｂにつながる第２導電部４７２と、第１導電部４７１と第２導電部４７２との間に挟まれた部分を含む絶縁部４７３とを有する。これにより、スナバコンデンサ４７は、半導体装置Ａ５０のスナバ回路を構成している。したがって、第１スイッチング素子４１Ａおよび第２スイッチング素子４１Ｂの駆動により半導体装置Ａ５０に発生するサージ電圧を抑制することができる。あわせて、半導体装置Ａ５０が実装される配線基板に、半導体装置Ａ５０に接続するためのスナバ回路を構成することが不要となるため、当該配線基板の大型化が回避される。以上より、半導体装置Ａ５０によれば、当該装置に発生するサージ電圧を抑制しつつ、当該装置が実装される配線基板の大型化を回避することが可能となる。なお、スナバコンデンサ４７の構成は、半導体装置Ａ５０における構成と、半導体装置Ａ５１における構成とのいずれかを選択できる。
スナバコンデンサ４７の第１導電部４７１は、第１配線２１Ａの一部から形成されたものである。あわせて、スナバコンデンサ４７の第２導電部４７２は、第２配線２１Ｂの一部から形成されたものである。これにより、スナバコンデンサ４７の放熱性は、比較的大である。さらに、スナバコンデンサ４７の絶縁部４７３が熱伝導性を有し、かつ絶縁基板１１に接する構成とすることにより、スナバコンデンサ４７の放熱性をより向上させることができる。
本開示は、上述した実施形態に限定されるものではない。上述した各部の具体的な構成は、種々に設計変更自在である。
Ａ１０，Ａ２０，Ａ３０，Ａ４０，Ａ５０，Ａ５１：半導体装置
１０：支持部材
１１：絶縁基板
２１：配線部材
２１Ａ：第１配線
２１Ｂ：第２配線
２１Ｃ：第３配線
２１Ｄ：第４配線
２１１：主面
２２：放熱部材
２２１：裏面
３１：入力端子
３１Ａ：第１入力端子
３１Ｂ：第２入力端子
３１１：パッド部
３１２：端子部
３１２Ａ：基部
３１２Ｂ：起立部
３２：出力端子
３２Ａ：第１出力端子
３２Ｂ：第２出力端子
３２１：パッド部
３２２：端子部
３２２Ａ：基部
３２２Ｂ：起立部
３３：ゲート端子
３３１：パッド部
３３２：端子部
３３２Ａ：基部
３３２Ｂ：起立部
３４：検出端子
３４１：パッド部
３４２：端子部
３４２Ａ：基部
３４２Ｂ：起立部
４１Ａ：第１スイッチング素子
４１Ｂ：第２スイッチング素子
４１１：主面電極
４１２：裏面電極
４１３：ゲート電極
４２Ａ：第１ダイオード
４２Ｂ：第２ダイオード
４２１：アノード電極
４２２：カソード電極
４３：第１受動素子
４３１：第１電極
４３２：第２電極
４４：第２受動素子
４４１：第３電極
４４２：第４電極
４５：導電材
４６：絶縁材
４６１：絶縁体
４６２：接着層
４７：スナバコンデンサ
４７１：第１導電部
４７２：第２導電部
４７３：絶縁部
４９：接合層
５０１：ワイヤ
５０２：ゲートワイヤ
５０３：検出ワイヤ
５１Ａ：第１導通部材
５１Ｂ：第２導通部材
５１Ｃ：第３導通部材
５１Ｄ：第４導通部材
６０：封止樹脂
６１：頂面
６２：底面
６３Ａ：第１側面
６３Ｂ：第２側面
６４：取付け孔
ｔ０，ｔ：厚さ
Ｅ：直流電源
ｚ：厚さ方向
ｘ：第１方向
ｙ：第２方向

Claims (12)

  1. 厚さ方向に対して直交する第１方向において互いに離れた第１配線および第２配線を含む複数の配線部材と、
    前記第１配線に導通する第１スイッチング素子と、
    前記第１スイッチング素子および前記第２配線に導通する第２スイッチング素子と、
    第１電極および第２電極を有するとともに、前記第１電極が前記第１配線に接合された第１受動素子と、
    第３電極および第４電極を有するとともに、前記第４電極が前記第２配線に接合された第２受動素子と、
    前記第２電極と前記第３電極とを接続する導電材と、を備え、
    前記第１受動素子は、コンデンサおよび抵抗器のいずれかであり、
    前記第２受動素子は、コンデンサであり、
    前記第１電極および前記第２電極は、前記第１方向において互いに離れており、
    前記第３電極および前記第４電極は、前記第１方向において互いに離れており、
    前記厚さ方向に視て、前記導電材、前記第２電極および前記第３電極は、前記第１配線と前記第２配線との間に位置しており、
    前記導電材のヤング率は、前記第１配線および前記第２配線の各々のヤング率よりも小である、半導体装置。
  2. 前記第１配線と前記第２配線との間に位置するとともに、熱伝導性を有する絶縁材をさらに備え、
    前記絶縁材は、前記導電材に接するとともに、前記第１配線および前記第２配線の少なくともいずれかに接している、請求項１に記載の半導体装置。
  3. 厚さ方向に対して直交する第１方向において互いに離れた第１配線および第２配線を含む複数の配線部材と、
    前記第１配線に導通する第１スイッチング素子と、
    前記第１スイッチング素子および前記第２配線に導通する第２スイッチング素子と、
    第１電極および第２電極を有するとともに、前記第１電極が前記第１配線に接合された第１受動素子と、
    第３電極および第４電極を有するとともに、前記第４電極が前記第２配線に接合された第２受動素子と、
    前記第２電極と前記第３電極とを接続する導電材と、
    前記第１受動素子と前記第２受動素子との間に位置するとともに、熱伝導性を有する絶縁材と、を備え、
    前記第１受動素子は、コンデンサおよび抵抗器のいずれかであり、
    前記第２受動素子は、コンデンサであり、
    前記第１電極および前記第２電極は、前記厚さ方向において互いに離れており、
    前記第３電極および前記第４電極は、前記厚さ方向において互いに離れており、
    前記第１受動素子および前記第２受動素子は、前記第１方向において互いに離れており、
    前記導電材は、前記厚さ方向において前記複数の配線部材から離れ、かつ前記第１受動素子および前記第２受動素子に支持されており、
    前記絶縁材は、前記導電材に接するとともに、前記第１配線および前記第２配線の少なくともいずれかに接している、半導体装置。
  4. 前記複数の配線部材が固定された絶縁基板をさらに備え、
    前記絶縁材は、前記絶縁基板に接している、請求項２または３に記載の半導体装置。
  5. 前記厚さ方向において前記絶縁基板を基準として前記複数の配線部材とは反対側に位置しており、かつ前記絶縁基板に固定された放熱部材と、
    前記絶縁基板、前記複数の配線部材、前記第１スイッチング素子、前記第２スイッチング素子、前記第１受動素子、前記第２受動素子および前記導電材を覆う封止樹脂と、をさらに備え、
    前記放熱部材は、前記封止樹脂から露出しており、
    前記厚さ方向に視て、前記放熱部材は、前記複数の配線部材に重なっており、かつ前記絶縁基板の周縁よりも内方に位置する、請求項４に記載の半導体装置。
  6. 前記複数の配線部材は、第３配線を含み、
    前記厚さ方向および前記第１方向に対して直交する第２方向において、前記第３配線は、前記第１配線および前記第２配線から離れており、
    前記第２スイッチング素子は、前記第３配線に接合されており、
    前記第１スイッチング素子は、前記第１配線に接合されており、かつ前記第３配線に導通している、請求項１ないし５のいずれかに記載の半導体装置。
  7. 第１ダイオードおよび第２ダイオードをさらに備え、
    前記第１ダイオードは、前記第１配線に対して前記第１スイッチング素子と並列接続されており、
    前記第２ダイオードは、前記第２配線に対して前記第２スイッチング素子と並列接続されている、請求項１ないし６のいずれかに記載の半導体装置。
  8. 厚さ方向に対して直交する第１方向において互いに離れた第１配線および第２配線を含む複数の配線部材と、
    前記第１配線に導通する第１スイッチング素子と、
    前記第１スイッチング素子および前記第２配線に導通する第２スイッチング素子と、
    前記第１配線と前記第２配線との間に位置するスナバコンデンサと、を備え、
    前記スナバコンデンサは、互いに離れた第１導電部および第２導電部と、前記第１導電部と前記第２導電部とに挟まれた部分を含む絶縁部と、を有し、
    前記第１導電部は、前記第１配線につながり、かつ前記第１配線から前記第１方向に延びており、
    前記第２導電部は、前記第２配線につながり、かつ前記第２配線から前記第１方向に延びている、半導体装置。
  9. 前記複数の配線部材が固定された絶縁基板をさらに備え、
    前記絶縁部は、熱伝導性を有するとともに、前記絶縁基板に接している、請求項８に記載の半導体装置。
  10. 前記第１導電部および前記第２導電部は、前記厚さ方向および前記第１方向に対して直交する第２方向において互いに離れている、請求項９に記載の半導体装置。
  11. 前記第１導電部および前記第２導電部は、前記厚さ方向において互いに離れている、請求項１０に記載の半導体装置。
  12. 前記絶縁基板、前記複数の配線部材、前記第１スイッチング素子、前記第２スイッチング素子および前記スナバコンデンサを覆う封止樹脂と、
    前記厚さ方向において前記絶縁基板を基準として前記複数の配線部材とは反対側に位置しており、かつ前記絶縁基板に固定された放熱部材と、をさらに備え、
    前記放熱部材は、前記封止樹脂から露出しており、
    前記厚さ方向に視て、前記放熱部材は、前記複数の配線部材に重なっており、かつ前記絶縁基板の周縁よりも内方に位置する、請求項９ないし１１のいずれかに記載の半導体装置。
JP2021516139A 2019-04-24 2020-04-21 半導体装置 Active JP7365405B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019082614 2019-04-24
JP2019082614 2019-04-24
PCT/JP2020/017201 WO2020218298A1 (ja) 2019-04-24 2020-04-21 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2020218298A1 JPWO2020218298A1 (ja) 2020-10-29
JP7365405B2 true JP7365405B2 (ja) 2023-10-19

Family

ID=72292729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021516139A Active JP7365405B2 (ja) 2019-04-24 2020-04-21 半導体装置

Country Status (3)

Country Link
US (1) US20220165719A1 (ja)
JP (1) JP7365405B2 (ja)
DE (2) DE212020000086U1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022205510A1 (de) * 2022-05-31 2023-11-30 Vitesco Technologies GmbH Leistungsmodul, Inverter mit einem Leistungsmodul

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144248A (ja) 1999-11-12 2001-05-25 Fuji Electric Co Ltd 半導体モジュール
JP2005251839A (ja) 2004-03-02 2005-09-15 Fuji Electric Holdings Co Ltd 電力用半導体モジュールの絶縁基板
JP2009225612A (ja) 2008-03-18 2009-10-01 Mitsubishi Electric Corp パワーモジュール
JP2010205960A (ja) 2009-03-04 2010-09-16 Denso Corp 半導体モジュール
JP2013187464A (ja) 2012-03-09 2013-09-19 Mitsubishi Electric Corp 半導体装置
JP2013252009A (ja) 2012-06-01 2013-12-12 Toyota Motor Corp スナバコンデンサが搭載された半導体モジュールの保護回路
WO2016067835A1 (ja) 2014-10-30 2016-05-06 ローム株式会社 パワーモジュールおよびパワー回路
JP2020004929A (ja) 2018-07-02 2020-01-09 富士電機株式会社 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004152861A (ja) 2002-10-29 2004-05-27 Mitsubishi Electric Corp 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144248A (ja) 1999-11-12 2001-05-25 Fuji Electric Co Ltd 半導体モジュール
JP2005251839A (ja) 2004-03-02 2005-09-15 Fuji Electric Holdings Co Ltd 電力用半導体モジュールの絶縁基板
JP2009225612A (ja) 2008-03-18 2009-10-01 Mitsubishi Electric Corp パワーモジュール
JP2010205960A (ja) 2009-03-04 2010-09-16 Denso Corp 半導体モジュール
JP2013187464A (ja) 2012-03-09 2013-09-19 Mitsubishi Electric Corp 半導体装置
JP2013252009A (ja) 2012-06-01 2013-12-12 Toyota Motor Corp スナバコンデンサが搭載された半導体モジュールの保護回路
WO2016067835A1 (ja) 2014-10-30 2016-05-06 ローム株式会社 パワーモジュールおよびパワー回路
JP2020004929A (ja) 2018-07-02 2020-01-09 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
DE112020002540T5 (de) 2022-02-17
US20220165719A1 (en) 2022-05-26
JPWO2020218298A1 (ja) 2020-10-29
DE212020000086U1 (de) 2020-08-12

Similar Documents

Publication Publication Date Title
JP6520437B2 (ja) 半導体装置
JP5678884B2 (ja) 電力変換装置
US11605613B2 (en) Semiconductor device
US11456244B2 (en) Semiconductor device
JP6907931B2 (ja) 半導体モジュール
JP7391957B2 (ja) 半導体装置
JP2018137283A (ja) 半導体装置
US20220254764A1 (en) Semiconductor device
WO2019239771A1 (ja) 半導体モジュール
JP2023089251A (ja) 半導体装置
JP2003017658A (ja) 電力用半導体装置
WO2022118633A1 (ja) 半導体装置
JP7365405B2 (ja) 半導体装置
WO2020218298A1 (ja) 半導体装置
JP2009130055A (ja) 半導体装置
WO2013105456A1 (ja) 回路基板および電子デバイス
JP2020077694A (ja) 半導体装置
JP7365368B2 (ja) 半導体装置
CN113748509B (zh) 半导体装置
WO2021010210A1 (ja) 半導体装置
JP3855726B2 (ja) パワーモジュール
WO2019235146A1 (ja) 半導体モジュール
JP2020047677A (ja) 半導体装置
JP7294403B2 (ja) 半導体装置
WO2023243278A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231006

R150 Certificate of patent or registration of utility model

Ref document number: 7365405

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150