JP7365368B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7365368B2 JP7365368B2 JP2020566397A JP2020566397A JP7365368B2 JP 7365368 B2 JP7365368 B2 JP 7365368B2 JP 2020566397 A JP2020566397 A JP 2020566397A JP 2020566397 A JP2020566397 A JP 2020566397A JP 7365368 B2 JP7365368 B2 JP 7365368B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- semiconductor device
- wiring layers
- insulating substrate
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/4917—Crossed wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
図1~図13に基づき、本開示の第1実施形態にかかる半導体装置A10について説明する。半導体装置A10は、絶縁基板10、複数の配線層21、複数の放熱層22、一対の入力端子31、一対の出力端子32、複数のゲート端子33、複数の検出端子34、複数の半導体素子40、および封止樹脂60を備える。これらに加え、半導体装置A10は、複数の第1ワイヤ501、複数の第2ワイヤ502、複数のゲートワイヤ503、複数の検出ワイヤ504、第1導通部材51、第2導通部材52、第3導通部材53および一対の第4導通部材54をさらに備える。これらの図が示す半導体装置A10は、複数の半導体素子40がたとえばMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である電力変換装置(パワーモジュール)である。半導体装置A10は、モータの駆動源、様々な電気製品のインバータ装置、およびDC/DCコンバータなどに用いられる。ここで、図3は、理解の便宜上、封止樹脂60を透過している。透過した封止樹脂60を想像線(二点鎖線)で示している。図3においては、VIII-VIII線、IX-IX線およびX-X線をそれぞれ一点鎖線で示している。
図14~図16に基づき、本開示の第1実施形態の変形例にかかる半導体装置A11について説明する。ここで、図14は、理解の便宜上、封止樹脂60を透過している。透過した封止樹脂60を想像線で示している。
図17~図24に基づき、本開示の第2実施形態にかかる半導体装置A20について説明する。これらの図において、先述した半導体装置A10の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図17は、理解の便宜上、封止樹脂60を透過している。透過した封止樹脂60を想像線で示している。
図25~図32に基づき、本開示の第3実施形態にかかる半導体装置A30について説明する。これらの図において、先述した半導体装置A10の同一または類似の要素には同一の符号を付して、重複する説明を省おする。ここで、図25は、理解の便宜上、封止樹脂60を透過している。透過した封止樹脂60を想像線で示している。
厚さ方向において互いに反対側を向く第1主面および第1裏面を有し、かつ前記第1裏面が前記絶縁基板に接合された複数の配線層と、
前記厚さ方向において前記第1主面と同じ側を向く第2主面、および前記第2主面とは反対側を向く第2裏面を有するとともに、前記厚さ方向において前記絶縁基板に対して前記複数の配線層とは反対側に位置し、かつ前記第2主面が前記絶縁基板に接合された複数の放熱層と、
前記複数の配線層の前記第1主面のいずれかに接合された半導体素子と、
前記絶縁基板、前記複数の配線層、および前記半導体素子を覆う封止樹脂と、を備え、
前記厚さ方向に沿って視て、前記複数の配線層は、前記複数の放熱層に対して個別に重なっている、半導体装置。
前記複数の放熱層の各々は、前記第2主面および前記第2裏面の双方につながる複数の第2端面を有し、
前記厚さ方向に沿って視て、前記複数の第2端面の位置は、前記複数の第1端面の位置に等しい、付記4に記載の半導体装置。
前記複数の放熱層の各々は、前記第2主面および前記第2裏面の双方につながる複数の第2端面を有し、
前記複数の第2端面の少なくともいずれかが、前記複数の第1端面の少なくともいずれかよりも外方に位置する、付記4に記載の半導体装置。
前記複数の第2端面は、前記第1方向において互いに離間した一対の第2面を含み、
前記一対の第2面の少なくともいずれかが、前記一対の第1面の少なくともいずれかよりも外方に位置する、付記6に記載の半導体装置。
前記一対の第2面の他方は、当該第2面に最も近い前記一対の第1面のいずれかよりも外方に位置する、付記8に記載の半導体装置。
前記複数の第2端面は、前記第2方向において互いに離間した一対の第4面を含み、
前記一対の第4面の少なくともいずれかが、前記一対の第3面の少なくともいずれかよりも外方に位置する、付記7ないし10のいずれかに記載の半導体装置。
前記一対の第4面の他方は、当該第4面に最も近い前記一対の第3面のいずれかよりも外方に位置する、付記12に記載の半導体装置。
前記複数の放熱層の前記第2裏面が、前記封止樹脂から露出している、付記1ないし14のいずれかに記載の半導体装置。
前記連結層は、前記絶縁基板に接合され、かつ前記複数の放熱層の少なくとも2つを相互に連結している、付記1ないし16のいずれかに記載の半導体装置。
Claims (19)
- 絶縁基板と、
厚さ方向において互いに反対側を向く第1主面および第1裏面を各々が有するとともに、前記第1裏面が前記絶縁基板に接合された複数の配線層と、
前記厚さ方向において前記第1主面と同じ側を向く第2主面、および前記第2主面とは反対側を向く第2裏面を各々が有するとともに、前記厚さ方向において前記絶縁基板を基準として前記複数の配線層とは反対側に位置し、かつ前記第2主面が前記絶縁基板に接合された複数の放熱層と、
前記複数の配線層の前記第1主面のいずれかに接合された半導体素子と、
前記絶縁基板、前記複数の配線層、および前記半導体素子を覆う封止樹脂と、
前記厚さ方向において前記絶縁基板を基準として前記複数の配線層とは反対側に位置する連結層と、を備え、
前記厚さ方向に視て、前記複数の配線層は、前記複数の放熱層に対して個別に重なっており、
前記連結層は、前記絶縁基板に接合され、かつ前記複数の放熱層の少なくとも2つを相互に連結している、半導体装置。 - 前記複数の配線層の各々の厚さは、前記絶縁基板の厚さよりも大である、請求項1に記載の半導体装置。
- 前記複数の放熱層の各々の厚さは、前記絶縁基板の厚さよりも大である、請求項2に記載の半導体装置。
- 前記複数の配線層の各々の厚さは、0.8mm以上であり、
前記複数の配線層の各々の厚さは、0.8mm以上である、請求項3に記載の半導体装置。 - 前記厚さ方向に視て、前記複数の配線層の各々の形状と、前記複数の配線層に個別に重なる前記複数の放熱層の各々の形状と、は、互いに等しい、請求項2ないし4のいずれかに記載の半導体装置。
- 前記複数の配線層の各々は、前記第1主面および前記第1裏面の双方につながる複数の第1端面を有し、
前記複数の放熱層の各々は、前記第2主面および前記第2裏面の双方につながる複数の第2端面を有し、
前記厚さ方向に視て、前記複数の第2端面の位置は、前記複数の第1端面の位置に等しい、請求項5に記載の半導体装置。 - 前記複数の配線層の各々は、前記第1主面および前記第1裏面の双方につながる複数の第1端面を有し、
前記複数の放熱層の各々は、前記第2主面および前記第2裏面の双方につながる複数の第2端面を有し、
前記複数の第2端面の少なくともいずれかが、前記複数の第1端面の少なくともいずれかよりも外方に位置する、請求項5に記載の半導体装置。 - 前記複数の第1端面は、前記厚さ方向に対して直交する第1方向において互いに離れた一対の第1面を含み、
前記複数の第2端面は、前記第1方向において互いに離れた一対の第2面を含み、
前記一対の第2面の少なくともいずれかが、前記一対の第1面の少なくともいずれかよりも外方に位置する、請求項7に記載の半導体装置。 - 前記一対の第1面のいずれかと、その面に対して外方に位置する前記一対の第2面のいずれかと、の前記第1方向の最小距離は、前記絶縁基板の厚さと、前記複数の放熱層のうち前記一対の第2面を有するものの厚さと、を加えた値以上である、請求項8に記載の半導体装置。
- 前記厚さ方向に視て、前記一対の第2面の一方の位置は、当該第2面に最も近い前記一対の第1面のいずれかの位置に等しく、
前記一対の第2面の他方は、当該第2面に最も近い前記一対の第1面のいずれかよりも外方に位置する、請求項9に記載の半導体装置。 - 前記一対の第2面は、前記一対の第1面よりも外方に位置する、請求項9に記載の半導体装置。
- 前記複数の第1端面は、前記厚さ方向および前記第1方向の双方に対して直交する第2方向において互いに離れた一対の第3面を含み、
前記複数の第2端面は、前記第2方向において互いに離間した一対の第4面を含み、
前記一対の第4面の少なくともいずれかが、前記一対の第3面の少なくともいずれかよりも外方に位置する、請求項8ないし11のいずれかに記載の半導体装置。 - 前記一対の第3面のいずれかと、その面に対して外方に位置する前記一対の第4面のいずれかと、の前記第2方向の最小距離は、前記絶縁基板の厚さと、前記複数の放熱層のうち前記一対の第4面を有するものの厚さと、を加えた値以上である、請求項12に記載の半導体装置。
- 前記厚さ方向に視て、前記一対の第4面の一方の位置は、当該第4面に最も近い前記一対の第3面のいずれかの位置に等しく、
前記一対の第4面の他方は、当該第4面に最も近い前記一対の第3面のいずれかよりも外方に位置する、請求項13に記載の半導体装置。 - 前記一対の第4面は、前記一対の第3面よりも外方に位置する、請求項13に記載の半導体装置。
- 前記複数の放熱層の各々の一部は、前記封止樹脂に覆われており、
前記複数の放熱層の各々の前記第2裏面が、前記封止樹脂から露出している、請求項1ないし15のいずれかに記載の半導体装置。 - 前記厚さ方向に視て、前記複数の配線層の各々と、前記複数の放熱層の各々と、は、前記絶縁基板の周縁よりも内方に位置する、請求項16に記載の半導体装置。
- 前記半導体素子は、炭化ケイ素を含むMOSFET、またはショットキーバリアダイオードである、請求項1ないし17のいずれかに記載の半導体装置。
- 絶縁基板と、
厚さ方向において互いに反対側を向く第1主面および第1裏面を各々が有するとともに、前記第1裏面が前記絶縁基板に接合された複数の配線層と、
前記厚さ方向において前記第1主面と同じ側を向く第2主面、および前記第2主面とは反対側を向く第2裏面を各々が有するとともに、前記厚さ方向において前記絶縁基板を基準として前記複数の配線層とは反対側に位置し、かつ前記第2主面が前記絶縁基板に接合された複数の放熱層と、
前記複数の配線層の前記第1主面のいずれかに接合された半導体素子と、
前記絶縁基板、前記複数の配線層、および前記半導体素子を覆う封止樹脂と、を備え、
前記半導体素子は、炭化ケイ素を含み、
前記厚さ方向に視て、前記複数の配線層は、前記複数の放熱層に対して個別に重なっており、
前記複数の配線層の各々の厚さと、前記複数の放熱層の各々の厚さと、は、前記絶縁基板の厚さよりも大であり、
前記複数の配線層の各々の厚さは、0.8mm以上であり、
前記複数の配線層の各々の厚さは、0.8mm以上である、半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019004916 | 2019-01-16 | ||
JP2019004916 | 2019-01-16 | ||
PCT/JP2020/000612 WO2020149225A1 (ja) | 2019-01-16 | 2020-01-10 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020149225A1 JPWO2020149225A1 (ja) | 2021-12-02 |
JP7365368B2 true JP7365368B2 (ja) | 2023-10-19 |
Family
ID=71614440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020566397A Active JP7365368B2 (ja) | 2019-01-16 | 2020-01-10 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7365368B2 (ja) |
CN (1) | CN113287195B (ja) |
WO (1) | WO2020149225A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7424026B2 (ja) * | 2019-12-13 | 2024-01-30 | 三菱マテリアル株式会社 | 絶縁回路基板 |
WO2024176448A1 (ja) * | 2023-02-24 | 2024-08-29 | 日立Astemo株式会社 | 絶縁回路基板、半導体装置及び電力変換器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001332823A (ja) | 2000-05-24 | 2001-11-30 | Toshiba Corp | セラミックス回路基板 |
JP2002343911A (ja) | 2001-05-16 | 2002-11-29 | Hitachi Metals Ltd | 基 板 |
JP2003031718A (ja) | 2001-07-11 | 2003-01-31 | Mitsubishi Electric Corp | 電力用半導体装置 |
JP2003100966A (ja) | 2001-09-27 | 2003-04-04 | Kyocera Corp | セラミック回路基板 |
WO2009131217A1 (ja) | 2008-04-25 | 2009-10-29 | 京セラ株式会社 | 放熱基体およびこれを用いた電子装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4924411B2 (ja) * | 2007-12-27 | 2012-04-25 | 三菱電機株式会社 | 電力半導体装置 |
DE102012105110A1 (de) * | 2012-06-13 | 2013-12-19 | Osram Opto Semiconductors Gmbh | Montageträger und Verfahren zur Montage eines Montageträgers auf einem Anschlussträger |
-
2020
- 2020-01-10 CN CN202080008651.9A patent/CN113287195B/zh active Active
- 2020-01-10 JP JP2020566397A patent/JP7365368B2/ja active Active
- 2020-01-10 WO PCT/JP2020/000612 patent/WO2020149225A1/ja active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001332823A (ja) | 2000-05-24 | 2001-11-30 | Toshiba Corp | セラミックス回路基板 |
JP2002343911A (ja) | 2001-05-16 | 2002-11-29 | Hitachi Metals Ltd | 基 板 |
JP2003031718A (ja) | 2001-07-11 | 2003-01-31 | Mitsubishi Electric Corp | 電力用半導体装置 |
JP2003100966A (ja) | 2001-09-27 | 2003-04-04 | Kyocera Corp | セラミック回路基板 |
WO2009131217A1 (ja) | 2008-04-25 | 2009-10-29 | 京セラ株式会社 | 放熱基体およびこれを用いた電子装置 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2020149225A1 (ja) | 2021-12-02 |
CN113287195B (zh) | 2023-11-10 |
WO2020149225A1 (ja) | 2020-07-23 |
CN113287195A (zh) | 2021-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7271477B2 (en) | Power semiconductor device package | |
JP7267716B2 (ja) | 半導体装置 | |
JP7273055B2 (ja) | 半導体装置 | |
US11996344B2 (en) | Semiconductor device | |
JP7365368B2 (ja) | 半導体装置 | |
US20240258248A1 (en) | Semiconductor device | |
JP2019054069A (ja) | 半導体装置 | |
JP2015153922A (ja) | 電力用半導体装置 | |
WO2022059251A1 (ja) | 半導体装置 | |
US12057365B2 (en) | Semiconductor device | |
JP2020077694A (ja) | 半導体装置 | |
US12002794B2 (en) | Semiconductor device | |
JP7391957B2 (ja) | 半導体装置 | |
TW202226485A (zh) | 半導體裝置 | |
WO2023112662A1 (ja) | 半導体モジュールおよび半導体装置 | |
JP2022133480A (ja) | 半導体装置 | |
JP7545845B2 (ja) | 半導体装置 | |
US12100688B2 (en) | Semiconductor device | |
WO2023120353A1 (ja) | 半導体装置 | |
WO2023120185A1 (ja) | 半導体装置 | |
US20240321699A1 (en) | Semiconductor module and semiconductor device | |
JP7294403B2 (ja) | 半導体装置 | |
WO2024106219A1 (ja) | 半導体装置 | |
WO2023053874A1 (ja) | 半導体装置 | |
WO2022168618A1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231006 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7365368 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |