JP2022133480A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2022133480A JP2022133480A JP2019100352A JP2019100352A JP2022133480A JP 2022133480 A JP2022133480 A JP 2022133480A JP 2019100352 A JP2019100352 A JP 2019100352A JP 2019100352 A JP2019100352 A JP 2019100352A JP 2022133480 A JP2022133480 A JP 2022133480A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- metal member
- pair
- metal
- pores
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49531—Additional leads the additional leads being a wiring board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/4917—Crossed wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/83498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/83498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/83499—Material of the matrix
- H01L2224/835—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83538—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83547—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
- H01L23/4924—Bases or plates or solder therefor characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
Description
本開示は、半導体素子が搭載された半導体装置に関する。
近年、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)やIGBT(Insulated Gate Bipolar Transistor)などの半導体素子を搭載した半導体装置が知られている。特許文献1には、半導体素子を搭載した半導体装置の一例が開示されている。特許文献1に記載の半導体装置は、半導体素子、支持部材、熱拡散板、および、封止部材を備えている。半導体素子は、はんだによって、熱拡散板に接合されている。支持部材は、導電パターン、金属板および絶縁樹脂を含んでいる。支持部材は、金属板(たとえばアルミニウム、銅などの金属あるいはその合金)の上面に絶縁樹脂(たとえばセラミックス)が形成されており、当該絶縁樹脂の上に導電パターン(たとえばアルミニウム、銅などの金属あるいはその合金)が形成されている。熱拡散板は、たとえば銅あるいは銅合金からなる板状部材である。熱拡散板は、はんだによって、支持部材の導電パターンに接合されている。封止部材は、半導体素子、支持部材の一部、熱拡散板、および、各はんだを覆っている。
半導体装置の通電時に、半導体素子から熱が発生する。このとき、半導体素子の発熱による温度上昇とともに、構成部材の熱膨張差によって、たとえば熱拡散板と支持部材とを接合するはんだに熱応力がかかる。この熱応力は、当該はんだの凝集破壊を引き起こす可能性があり、接合不良や導通不良などの製品故障の原因である。
本開示は、上記事情に鑑みて考え出されたものであり、その目的は、半導体素子の発熱時の熱応力を緩和することにより、信頼性の向上を図った半導体装置を提供することにある。
本開示の半導体装置は、支持部材と、厚さ方向において離間した第1主面および第1裏面を有し、前記第1裏面が前記支持部材に対向して、前記支持部材に接合された金属部材と、前記支持部材と前記金属部材とを接合する接合層と、前記第1主面に対向し、前記金属部材に接合された半導体素子と、前記支持部材、前記金属部材、前記接合層および前記半導体素子を覆う封止部材と、を備えており、前記金属部材は、複数の細孔が形成された多孔質体であることを特徴とする。
本開示の半導体装置によれば、半導体素子の発熱時の熱応力を緩和することができる。よって、半導体装置の信頼性を向上させることができる。
本開示の半導体装置の好ましい実施の形態について、図面を参照して、以下に説明する。なお、同一あるいは類似の構成には、同一の符号を付して、重複する説明を省略する。
図1~図14は、第1実施形態にかかる半導体装置A1を示している。半導体装置A1は、複数の半導体素子10、支持部材2、複数の金属部材30、複数の第1接合層41、複数の第2接合層42、一対の入力端子51、一対の出力端子52、複数の制御端子53、複数の検出端子54、複数の接続部材6、および、封止部材7を備えている。
図1は、半導体装置A1を示す斜視図である。図2は、半導体装置A1を示す平面図である。図3は、図2の平面図において、封止部材7を想像線(二点鎖線)で示した図である。図4は、半導体装置A1を示す底面図である。図5は、半導体装置A1を示す側面図(右側面図)である。図6は、半導体装置A1を示す側面図(左側面図)である。図7は、半導体装置A1を示す正面図である。図8は、図3のVIII-VIII線に沿う断面図である。図9は、図3のIX-IX線に沿う断面図である。図10は、図3のX-X線に沿う断面図である。図11は、図3のXI-XI線に沿う断面図である。図12は、図3の一部を拡大した部分拡大図である。図13は、図12のXIII-XIII線に沿う断面図である。図14は、金属部材30の断面模式図である。
説明の便宜上、互いに直交する3つの方向を、x方向、y方向、z方向と定義する。z方向は、半導体装置A1の厚さ方向である。x方向は、半導体装置A1の平面図(図2参照)における左右方向である。y方向は、半導体装置A1の平面図(図2参照)における上下方向である。また、x方向の一方をx1方向、x方向の他方をx2方向とする。同様に、y方向の一方をy1方向、y方向の他方をy2方向とし、z方向の一方をz1方向、z方向の他方をz2方向とする。本開示において、z1方向を下、z2方向を上という場合もある。本実施形態においては、x方向が特許請求の範囲に記載の「第1方向」に相当し、y方向が特許請求の範囲に記載の「第2方向」に相当する。
半導体装置A1は、たとえば、モータの駆動源、様々な電気製品のインバータ装置、および、様々な電気製品のDC/DCコンバータなどに用いられる電力変換装置(パワーモジュール)である。半導体装置A1は、たとえばハーフブリッジ型のスイッチング回路を構成する。
複数の半導体素子10の各々は、たとえばMOSFETである。なお、各半導体素子10は、MOSFETに限定されず、MISFET(Metal-Insulator-Semiconductor FET)を含む電界効果トランジスタ、または、IGBTを含むバイポーラトランジスタなどのスイッチング素子であってもよい。あるいは、各半導体素子10は、スイッチング素子のみならず、LSIなどのICチップ、ダイオード、コンデンサなどであってもよい。本実施形態においては、各半導体素子10は、nチャネル型のMOSFETである場合を示すが、pチャネル型であってもよい。各半導体素子10は、SiC(炭化ケイ素)を主とする半導体材料を用いて構成されている。なお、当該半導体材料は、SiCに限定されず、Si(シリコン)、GaAs(ヒ化ガリウム)、GaN(窒化ガリウム)、あるいは、Ga2O3(酸化ガリウム)などであってもよい。
各半導体素子10は、第1接合層41によって、複数の金属部材30のいずれかに接合される。各半導体素子10は、たとえば、z方向に見て(以下、「平面視」ともいう。)、矩形状である。
各半導体素子10は、図13に示すように、主面101および裏面102を有する。主面101および裏面102は、z方向において、互いに離間する。主面101は、z2方向を向き、裏面102は、z1方向を向く。裏面102は、第1接合層41に接しており、かつ、複数の金属部材30のいずれかに対向する。
各半導体素子10は、図12および図13に示すように、第1電極11、第2電極12、第3電極13および絶縁膜14を有する。
第1電極11は、各半導体素子10において、z方向の主面101側に配置されている。第1電極11は、当該半導体素子10の主面101において露出する。第1電極11は、たとえばソース電極であって、ソース電流が流れる。第1電極11は、図12に示すように、たとえば4つに分割された構成となっている。
第2電極12は、各半導体素子10において、z方向の裏面102側に配置されている。第2電極12は、当該半導体素子10の裏面102において露出する。第2電極12は、たとえばドレイン電極であって、ドレイン電流が流れる。
第3電極13は、各半導体素子10において、z方向の主面101側に配置されている。第3電極13は、当該半導体素子10の主面101において露出する。第3電極13は、たとえばゲート電極であって、半導体素子10を駆動させるためのゲート電圧(制御電圧)が印加される。平面視において、第3電極13の大きさは、4つに分割された第1電極11の1つの部分の大きさよりも小さい。
絶縁膜14は、各半導体素子10において、z方向の主面101側に配置されている。第3電極13は、当該半導体素子10の主面101において露出する。絶縁膜14は、平面視において第1電極11および第3電極13をそれぞれ囲んでいる。絶縁膜14は、第1電極11と第3電極13とを絶縁する。絶縁膜14は、たとえば、SiO2(二酸化ケイ素)層、SiN4(窒化ケイ素)層、ポリベンゾオキサゾール層がこの順番で積層されたものでありポリベンゾオキサゾール層が、各半導体素子10の主面101側の表層である。なお、絶縁膜14においては、ポリベンゾオキサゾール層に代えてポリイミド層でもよい。
複数の半導体素子10は、複数の第1素子10Aおよび複数の第2素子10Bを含む。先述のとおり、半導体装置A1はハーフブリッジ型のスイッチング回路を構成しており、複数の第1素子10Aは、このスイッチング回路における上アーム回路を構成し、複数の第2素子10Bは、このスイッチング回路における下アーム回路を構成する。半導体装置A1は、図3に示すように、2つの(一対の)第1素子10Aおよび2つの(一対の)第2素子10Bを含む。なお、半導体素子10の個数は、本構成に限定されず、半導体装置A1に要求される性能に応じて自在に設定可能である。
支持部材2は、複数の金属部材30を介して、複数の半導体素子10を支持する。支持部材2は、絶縁基板21および複数の配線層22を含む。
絶縁基板21は、複数の配線層22が配置されている。絶縁基板21は、電気絶縁性を有する。絶縁基板21の構成材料は、たとえば熱伝導性に優れたセラミックスである。このようなセラミックスとしては、たとえばAlN(窒化アルミニウム)、SiN(窒化ケイ素)、Al2O3(酸化アルミニウム)などが挙げられる。絶縁基板21は、平板状である。絶縁基板21は、図3に示すように、平面視矩形状である。各絶縁基板21の厚さ(z方向の寸法)は、0.2mm以上1.0mm以下(たとえば0.5mm)である。
絶縁基板21は、図8~図11に示すように、主面211および裏面212を有する。主面211および裏面212は、z方向において、互いに離間する。主面211は、z2方向を向き、裏面212は、z1方向を向く。裏面212は、封止部材7から露出する。裏面212には、たとえば図示しないヒートシンクなどが接続されうる。なお、絶縁基板21の構成は、図示したものに限定されず、複数の配線層22ごとに個別に設けてもよい。
複数の配線層22はそれぞれ、絶縁基板21の主面211上に形成される。複数の配線層22は、互いに離間する。各配線層22は、たとえば銀を含む金属からなる。なお、各配線層22の構成材料は、銀を含む金属に限定されない。たとえば、銅を含む金属であってもよいし、当該銅を含む金属に銀めっきが施されていてもよい。または、当該銀めっきの代わりに、アルミニウム層、ニッケル層、銀層の順に積層された複数種の金属めっきを施してもよい。複数の配線層22はいずれも、平面視において、絶縁基板21の周縁よりも内方に位置する。各配線層22は平面視矩形状である。各配線層22は、封止部材7に覆われている。各配線層22の厚さ(z方向の寸法)は、たとえば5μm以上80μm以下である。
複数の配線層22は、図3に示すように、一対の第1配線層22A、一対の第2配線層22Bおよび第3配線層22Cを含む。一対の第1配線層22A、一対の第2配線層22Bおよび第3配線層22Cは、平面視において互いに離間する。
一対の第1配線層22Aは、絶縁基板21においてx1方向側に位置する。一対の第1配線層22Aは、y方向において互いに離間している。
一対の第2配線層22Bは、絶縁基板21においてx2方向側に位置する。一対の第2配線層22Bは、y方向において、互いに離間している。一対の第2配線層22Bは、x方向において、一対の第1配線層22Aの隣に位置する。
第3配線層22Cは、絶縁基板21においてx1方向側に位置する。第3配線層22Cは、一対の第1配線層22Aの間に位置する。
複数の配線層22(一対の第1配線層22A、一対の第2配線層22Bおよび第3配線層22C)はそれぞれ、主面221および裏面222を有する。主面221および裏面222は、z方向において、互いに離間する。主面221は、z2方向を向き、裏面222は、z1方向を向く。裏面222は、各配線層22が絶縁基板21に接合された状態において、絶縁基板21の主面211に対向する。主面221が特許請求の範囲に記載の「第2主面」に相当し、裏面222が特許請求の範囲に記載の「第2裏面」に相当する。
複数の金属部材30は、各配線層22の上にそれぞれ1つずつ配置される。各金属部材30は、第2接合層42によって、各配線層22に接合される。複数の金属部材30は、第1接合層41によって、複数の半導体素子10が接合されている。各金属部材30の厚さ(z方向の寸法)は、0.5mm以上5mm以下(好ましくは1.0mm以上3mm以下)である。
複数の金属部材30は、図3に示すように、一対の第1金属部材30A、一対の第2金属部材30Bおよび第3金属部材30Cを含む。一対の第1金属部材30A、一対の第2金属部材30Bおよび第3金属部材30Cは、平面視において互いに離間する。
一対の第1金属部材30Aは、図3および図10に示すように、一対の第1配線層22Aの上にそれぞれ配置されている。各第1金属部材30Aの上にはそれぞれ、各第1素子10Aがそれぞれ接合される。
一対の第2金属部材30Bは、図3、図8および図9に示すように、一対の第2配線層22Bの上にそれぞれ配置されている。各第2金属部材30Bの上にはそれぞれ、各第2素子10Bがそれぞれ接合されている。
第3金属部材30Cは、図3、図9および図10に示すように、第3配線層22Cの上に配置されている。第3金属部材30Cには、複数の半導体素子10のいずれも接合されていない。なお、第3金属部材30Cには複数の半導体素子10のいずれも接合されないため、半導体装置A1は第3金属部材30Cを備えていなくてもよい。
複数の金属部材30(一対の第1金属部材30A、一対の第2金属部材30Bおよび第3金属部材30C)はそれぞれ、図8~図11および図13に示すように、主面301、裏面302、一対の側面303および一対の側面304を有する。
主面301および裏面302は、z方向において、互いに離間する。主面301は、z2方向を向き、裏面302は、z1方向を向く。主面301は、各半導体素子10が各金属部材30に接合された状態において、各半導体素子10の主面101に対向する。裏面302は、各金属部材30が各配線層22に接合された状態において、各配線層22の主面221に対向する。主面301が特許請求の範囲に記載の「第1主面」に相当し、裏面302が特許請求の範囲に記載の「第1裏面」に相当する。
一対の側面303は、z方向において、主面301および裏面302の両方に繋がり、かつ、これらに挟まれている。一対の側面303は、x方向において離間し、かつ、互いに反対側を向く。一対の側面304は、z方向において、主面301および裏面302の両方に繋がり、かつ、これらに挟まれている。一対の側面304は、y方向において離間し、かつ、互いに反対側を向く。側面303が特許請求の範囲に記載の「第1側面」に相当し、側面304が特許請求の範囲に記載の「第2側面」に相当する。
複数の金属部材30(一対の第1金属部材30A、一対の第2金属部材30Bおよび第3金属部材30C)はそれぞれ、図14に示すように、複数の細孔31が形成された多孔質体である。各金属部材30に対する複数の細孔31の占有率は、たとえば10%以上70%以下である。また、各金属部材30の構成材料は、銅あるいは銅合金である。
複数の細孔31は、図13および図14に示すように、不規則に配置されている。複数の細孔31には、主面301に表れたもの、裏面302に表れたもの、各側面303に表れたもの、各側面304に表れたものがある。これらにおいて、封止部材7に接する主面301、裏面302および各側面303,304に表れた細孔31には、封止部材7が充填されている。たとえば、図14には、主面301に表れた細孔31に封止部材7が充填された様子が示されている。また、複数の細孔31には、各金属部材30の内方に形成されたものがある。この各金属部材30の内方に形成された細孔31は、気体(たとえば空気)が充填された気孔である。ただし、金属部材30の内方に形成された細孔31であっても、主面301、裏面302および各側面303,304に表れた細孔31に繋がっている細孔31は、つまり、各金属部材30の外方に繋がっている細孔31には、封止部材7が充填されうる。
本実施形態においては、複数の細孔31のうち、主面301に表れたもの、各側面303に表れたもの、そして、各側面304に表れたものが、特許請求の範囲に記載の「第1孔」、「第2孔」そして「第3孔」にそれぞれに相当する。
複数の第1接合層41はそれぞれ、各半導体素子10と各金属部材30との間に介在し、これらを接合する。第1接合層41は、たとえばはんだである。当該はんだは、鉛含有であってもよいし、鉛フリーであってもよい。また、各第1接合層41は、はんだに限定されず、焼結金属などの他の導電性接合材であってもよい。第1接合層41が、特許請求の範囲に記載の「導電性接合材」に相当する。
複数の第2接合層42はそれぞれ、各金属部材30と各配線層22との間に介在し、これらを接合する。各第2接合層42は、たとえばはんだである。当該はんだは、鉛含有であってもよいし、鉛フリーであってもよい。また、各第2接合層42は、はんだに限定されず、焼結金属などの他の導電性接合材であってもよいし、絶縁性接合材(接着剤)であってもよい。第2接合層42が、特許請求の範囲に記載の「接合層」に相当する。
一対の入力端子51、一対の出力端子52、複数の制御端子53および複数の検出端子54はそれぞれ、銅または銅合金からなる。一対の入力端子51、一対の出力端子52、複数の制御端子53および複数の検出端子54は、同一のリードフレームから構成される。
一対の入力端子51は、図1~図4に示すように、半導体装置A1において、x1方向側に位置する。一対の入力端子51は、y方向において、互いに離間している。一対の入力端子51は、外部の直流電源に接続される。一対の入力端子51の間には、たとえば直流電圧が印加される。一対の入力端子51はそれぞれ、一部が封止部材7に覆われており、これにより、封止部材7に支持されている。
一対の入力端子51は、第1入力端子51Aおよび第2入力端子51Bを含む。第1入力端子51Aは、正極(P端子)であり、第2入力端子51Bは、負極(N端子)である。第1入力端子51Aおよび第2入力端子51B(一対の入力端子51)はそれぞれ、パッド部511および端子部512を含む。
パッド部511は、平面視において支持部材2の周縁の外方に位置し、かつ、支持部材2に対してz方向に離間している。パッド部511は、封止部材7に覆われている。なお、パッド部511の表面には、たとえば銀めっきを施していてもよい。
端子部512は、パッド部511に繋がり、かつ、封止部材7から露出している。端子部512は、半導体装置A1を配線基板に実装する際に用いられる。端子部512は、y方向に見て、L字状をなす。なお、端子部512の表面には、たとえばニッケルめっきを施していてもよい。
端子部512は、基部513および起立部514を含む。基部513は、パッド部511に繋がり、かつ、封止部材7(後述の側面731)からx方向に延びている。起立部514は、基部513のx方向における先端から、z2方向に延びている。
一対の出力端子52は、図1~図4に示すように、半導体装置A1において、x2方向側に位置する。一対の出力端子52は、図1~図4に示すように、y方向において互いに離間している。一対の出力端子52から、複数の半導体素子10により電力変換された交流電力(交流電圧)が出力される。一対の出力端子52はそれぞれ、一部が封止部材7に覆われており、これにより、封止部材7に支持されている。一対の出力端子52はそれぞれ、パッド部521および端子部522を含む。
パッド部521は、平面視において支持部材2の周縁の外方に位置し、かつ、支持部材2に対してz方向に離間している。パッド部521は、封止部材7に覆われている。なお、パッド部521の表面には、たとえば銀めっきを施していてもよい。
端子部522は、パッド部521に繋がり、かつ、封止部材7から露出している。端子部522は、半導体装置A1を配線基板に実装する際に用いられる。端子部522は、y方向に見て、L字状をなす。端子部522の形状は、各入力端子51の端子部512の形状と略同一である。なお、端子部522の表面には、たとえばニッケルめっきを施していてもよい。
端子部522は、基部523および起立部524を含む。基部523は、パッド部521に繋がり、かつ、封止部材7(後述の側面732)からx方向に延びている。起立部524は、基部523のx方向における先端から、z2方向に延びている。
複数の制御端子53は、図1~図4に示すように、半導体装置A1において、x方向の両側に位置する。x1方向側に位置する複数の制御端子53はともに、y方向において、一対の入力端子51の間に位置する。x2方向側に位置する複数の制御端子53はともに、y方向において、一対の出力端子52の間に位置する。制御端子53の個数は、半導体素子10の個数に対応している。よって、半導体装置A1は、4つの制御端子53を備えている。各制御端子53には、各半導体素子10を駆動させるための制御電圧(ゲート電圧)が印加される。各制御端子53は、一部が封止部材7に覆われており、これにより、封止部材7に支持されている。各制御端子53は、パッド部531および端子部532を含む。
パッド部531は、平面視において支持部材2の周縁の外方に位置し、かつ、支持部材2に対してz方向に離間している。パッド部531は、封止部材7に覆われている。なお、パッド部531の表面には、たとえば銀めっきを施していてもよい。
端子部532は、パッド部531に繋がり、かつ、封止部材7から露出している。端子部532は、半導体装置A1を配線基板に実装する際に用いられる。端子部532は、y方向に見て、L字状をなす。なお、端子部532の表面には、たとえばニッケルめっきを施していてもよい。
端子部532は、基部533および起立部534を含む。基部533は、パッド部531に繋がり、かつ、封止部材7(後述の側面731あるいは側面732のいずれか)からx方向に延びている。基部533のx方向の寸法は、一対の入力端子51の各基部513および一対の出力端子52の各基部523のx方向の各寸法よりも小さい。起立部534は、基部533のx方向における先端から、z2方向に延びている。
複数の検出端子54は、図1~図4に示すように、半導体装置A1において、x方向の両側に位置する。x1方向側に位置する複数の検出端子54はともに、y方向において、一対の入力端子51の間に位置する。x2方向側に位置する複数の検出端子54はともに、y方向において、一対の出力端子52の間に位置する。本実施形態においては、検出端子54の個数は、半導体素子10の個数に対応している。よって、半導体装置A1は、4つの検出端子54を備えている。各検出端子54には、各半導体素子10の第1電極11(ソース電極)に流れる電流に対応した電圧が印加される。各検出端子54は、パッド部541および端子部542を含む。
パッド部541は、平面視において支持部材2の周縁の外方に位置し、かつ、支持部材2に対して、z方向に離間している。パッド部541は、封止部材7に覆われている。なお、パッド部541の表面には、たとえば銀めっきを施していてもよい。
端子部542は、パッド部541に繋がり、かつ、封止部材7から露出している。端子部542は、半導体装置A1を配線基板に実装する際に用いられる。端子部542は、y方向に見て、L字状をなす。なお、端子部542の表面には、たとえばニッケルめっきを施していてもよい。
端子部542は、基部543および起立部544を含む。基部533は、パッド部531に繋がり、かつ、封止部材7(後述の側面731あるいは側面732のいずれか)からx方向に延びている。基部543のx方向の寸法は、各制御端子53の基部533のx方向の寸法と略同じであり、かつ、一対の入力端子51の各基部513および一対の出力端子52の各基部523のx方向の各寸法よりも小さい。起立部544は、基部543のx方向における先端から、z2方向に延びている。
複数の接続部材6はそれぞれ、離間した2つの部材間を導通させる。複数の接続部材6は、図3に示すように、複数の第1ワイヤ611、複数の第2ワイヤ612、複数の第3ワイヤ613、複数の第4ワイヤ614、第1導通部材621、第2導通部材622、第3導通部材623および第4導通部材624を含む。
複数の第1ワイヤ611はそれぞれ、一対の第1素子10Aの各第1電極11と、一対の第2金属部材30Bの各主面301とに接合されている。これにより、各第2金属部材30B(各第2配線層22B)は、各第1ワイヤ611を介して、各第1素子10Aの第1電極11に導通している。各第1ワイヤ611の構成材料は、たとえばアルミニウムを含む金属、銅を含む金属あるいは金を含む金属などである。
複数の第2ワイヤ612はそれぞれ、一対の第2素子10Bの各第1電極11と、第3金属部材30Cの主面301とに接合されている。これにより、第3金属部材30C(第3配線層22C)は、各第2ワイヤ612を介して、各第2素子10Bの第1電極11に導通している。各第2ワイヤ612の構成材料は、たとえばアルミニウムを含む金属、銅を含む金属あるいは金を含む金属などである。
複数の第3ワイヤ613はそれぞれ、複数の半導体素子10の各第3電極13と、複数の制御端子53の各パッド部531とに接合されている。これにより、各制御端子53は、各第3ワイヤ613を介して、各半導体素子10の第3電極13に導通している。各第3ワイヤ613の構成材料は、たとえばアルミニウムを含む金属、銅を含む金属あるいは金を含む金属などである。
複数の第4ワイヤ614はそれぞれ、複数の半導体素子10の各第1電極11と、複数の検出端子54の各パッド部541とに接合されている。これにより、各検出端子54は、各第4ワイヤ614を介して、各半導体素子10の第1電極11に導通している。各第4ワイヤ614の構成材料は、たとえばアルミニウムを含む金属、銅を含む金属あるいは金を含む金属などである。
第1導通部材621は、図3および図10に示すように、一方の第1金属部材30Aの主面301と、他方の第1金属部材30Aの主面301とに接合されている。これにより、一対の第1金属部材30A(一対の第1配線層22A)は、相互に導通している。第1導通部材621は、平面視において、y方向に延び、かつ、第3配線層22Cを跨いでいる。第1導通部材621は、図3に示すように、たとえば複数のボンディングワイヤから構成される。当該ボンディングワイヤの構成材料は、たとえばアルミニウムを含む金属、銅を含む金属あるいは金を含む金属などである。
第2導通部材622は、図3および図8に示すように、第1入力端子51Aのパッド部511と、一方の第1金属部材30Aの主面301とに接合されている。これにより、第1入力端子51Aは、第2導通部材622を介して、一方の第1金属部材30A(一方の第1配線層22A)に導通している。よって、第1入力端子51Aは、第2導通部材622および一方の第1金属部材30A(一方の第1配線層22A)を介して、一方の第1素子10Aの第2電極12に導通している。第2導通部材622は、図3に示すように、たとえば複数のボンディングワイヤから構成される。当該ボンディングワイヤの構成材料は、たとえばアルミニウムを含む金属、銅を含む金属あるいは金を含む金属などである。
第3導通部材623は、図3に示すように、第2入力端子51Bのパッド部511と、第3配線層22Cの主面221とに接合されている。これにより、第2入力端子51Bは、第3導通部材623、第3金属部材30C(第3配線層22C)、および、複数の第2ワイヤ612を介して、各第2素子10Bの第1電極11に導通している。第3導通部材623は、図3に示すように、たとえば複数のボンディングワイヤから構成される。当該ボンディングワイヤの構成材料は、たとえばアルミニウムを含む金属、銅を含む金属あるいは金を含む金属などである。
一対の第4導通部材624は、図3および図8に示すように、一対の出力端子52の各パッド部521と、一対の第2金属部材30Bの各主面301とに接合されている。これにより、一対の出力端子52は、一対の第4導通部材624および一対の第2金属部材30B(一対の第2配線層22B)を介して、各第2素子10Bの第2電極12に導通している。また、一対の出力端子52は、一対の第4導通部材624、一対の第2金属部材30B(第2配線層22B)および複数の第1ワイヤ611を介して、各第1素子10Aの第1電極11に導通している。一対の第4導通部材624はそれぞれ、図3に示すように、たとえば複数のボンディングワイヤから構成される。当該ボンディングワイヤの構成材料は、たとえばアルミニウムを含む金属、銅を含む金属あるいは金を含む金属などである。
なお、第1導通部材621、第2導通部材622、第3導通部材623および一対の第4導通部材624はそれぞれ、複数のボンディングワイヤではなく、金属リードあるいはボンディングリボンであってもよい。当該金属リードあるいはボンディングリボンの各構成材料は、たとえば銅を含む金属、アルミニウムを含む金属あるいは金を含む金属などである。
封止部材7は、半導体装置A1の半導体パッケージである。封止部材7は、図1~図11に示すように、半導体装置A1の各構成部材を覆う。ただし、支持部材2、一対の入力端子51、一対の出力端子52、複数の制御端子53および複数の検出端子54においては、それぞれ一部ずつを覆っている。封止部材7の構成材料は、たとえばエポキシ樹脂である。封止部材7は、たとえば、x方向の寸法が20mm以上120mm以下(好ましくは25mm以上60mm以下)であり、y方向の寸法が20mm以上120mm以下(好ましくは40mm以上70mm以下)であり、z方向の寸法が5mm以上10mm以下(好ましくは7mm)である。封止部材7は、主面71、裏面72、複数の側面731~734および一対の取付孔74を有する。
主面71および裏面72は、図5~図7に示すように、z方向において、離間する。主面71は、z2方向を向き、裏面72は、z1方向を向く。裏面72は、図4に示すように、平面視において、絶縁基板21の裏面212を囲む枠状である。絶縁基板21の裏面212は、当該裏面72から露出する。複数の側面731~734の各々は、z方向において主面71および裏面72に挟まれており、かつ、これらの双方に繋がる。図3に示すように、側面731,732は、x方向において、離間する。側面731は、x1方向を向き、側面732は、x2方向を向く。図3に示すように、側面733,734は、y方向において、離間する。側面733は、y1方向を向き、側面734は、y2方向を向く。
図3に示すように、側面731から、一対の入力端子51の各端子部512と、一対の第2素子10Bに対応して配置された一対の制御端子53の各端子部532および一対の検出端子54の各端子部542とが露出している。また、図3に示すように、側面732から、一対の出力端子52の各端子部522と、一対の第1素子10Aに対応して配置された一対の制御端子53の各端子部532および一対の検出端子54の各端子部542とが露出している。
一対の取付孔74は、図5~図7および図10に示すように、z方向において主面71から裏面72まで繋がり、封止部材7を貫通する。一対の取付孔74はそれぞれ、図2~図4に示すように、たとえば平面視円形状である。一対の取付孔74は、絶縁基板21のy方向の両側に位置する。一対の取付孔74のy方向の離間距離は、たとえば15mm以上100mm以下(好ましくは30mm以上70mm以下)である。一対の取付孔74は、半導体装置A1をヒートシンクに取り付ける際に利用されうる。
以上のように構成された半導体装置A1の作用効果は、次の通りである。
半導体装置A1によれば、半導体素子10、支持部材2、および、金属部材30を備えている。半導体素子10は、第1接合層41によって、金属部材30に接合されており、金属部材30は、第2接合層42によって、支持部材2に接合されている。金属部材30は、複数の細孔31が形成された多孔質体である。この構成によると、半導体素子10からの熱によって、金属部材30が熱膨張する際、複数の細孔31付近に熱ひずみが生じるため、複数の細孔31付近の熱応力が局所的に緩和される。したがって、金属部材30の熱膨張による熱応力を緩和させることができるので、たとえば、金属部材30に接する第2接合層42にかかる熱応力を緩和させ、第2接合層42の凝集破壊を抑制できる。つまり、半導体装置A1は、接合不良や導通不良などの製品故障の発生が抑制されるので、信頼性を向上させることができる。また、半導体装置A1は、金属部材30に接する第1接合層41にかかる熱応力も緩和させることができるので、第1接合層41の凝集破壊を抑制できる。
半導体装置A1によれば、各金属部材30は、その厚さが、支持部材2の厚さよりも大きく、0.5mm以上5mm以下(好ましくは1.0mm以上3mm以下)である。たとえば、本開示の半導体装置A1と異なる半導体装置において、各金属部材の厚さを金属部材30の厚さよりも小さくして、金属部材の剛性を低くすることで、熱応力を緩和させることも可能である。しかしながら、このような手法(金属部材を薄くする手法)では、金属部材に反りが生じて、当該金属部材と支持部材2との間に封止部材7が入り込み、支持部材2が損壊する(割れる)可能性がある。また、金属部材を薄くする手法では、金属部材による熱拡散効率が低下する可能性がある。一方、半導体装置A1においては、複数の細孔31が形成された多孔質体の金属部材30を用いることで、金属部材30の剛性を低くしている。したがって、半導体装置A1は、支持部材2の損壊や熱拡散効率の低下を抑制しつつ、第2接合層42にかかる熱応力を緩和させることができる。
半導体装置A1によれば、金属部材30に対する複数の細孔31の占有率は、10%以上70%以下である。たとえば、この占有率が、70%(先述の占有率の範囲の最大値)よりも大きい場合、第1接合層41や第2接合層42が複数の細孔31に吸収されてしまい、半導体素子10および金属部材30の接合が不十分となる。一方、この占有率が、10%(先述の占有率の範囲の最小値)よりも小さい場合、多数の細孔31付近の熱応力の緩和が不十分となり、熱応力を適度に緩和できない。したがって、先述の占有率を10%以上70%以下とすることで、半導体素子10と金属部材30との接合強度および支持部材2(配線層22)と金属部材30との接合強度を確保しつつ、金属部材30による熱応力を適度に緩和させることができる。
半導体装置A1によれば、複数の細孔31の一部には、封止部材7が充填されている。具体的には、各金属部材30において、主面301のうち第1接合層41に接していない領域、および、各側面303,304の全領域に表れた複数の細孔31には、封止部材7が充填されている。この構成によると、アンカー効果によって、各金属部材30と封止部材7との密着性を向上させることができる。なお、封止部材7が充填された細孔31付近においては、空気が充填された細孔31付近よりも、熱応力が比較的大きくなるが、細孔31が形成されていない場合よりも、熱応力を比較的に小さくすることができる。つまり、一部の細孔31に封止部材7が充填されていても、定性的に熱応力の緩和を図ることができる。したがって、半導体装置A1は、熱応力の緩和を図りつつ、封止部材7の密着性を向上させることができる。
半導体装置A1によれば、支持部材2は、絶縁基板21を含んでいる。絶縁基板21は、熱伝導率が比較的高いセラミックスからなる。この構成によると、半導体素子10によって生じた熱は、金属部材30によって熱拡散され、そして、絶縁基板21に伝達される。したがって、半導体装置A1は、半導体素子10からの熱が、金属部材30および絶縁基板21に拡散されるため、半導体素子10の放熱効率の向上を図ることができる。さらに、絶縁基板21は、裏面212が封止部材7から露出している。この構成によると、絶縁基板21に伝達された熱が、裏面212から外部に放出される。また、半導体装置A1にヒートシンクが取り付けられている場合、裏面212から当該ヒートシンクに伝達される。したがって、半導体装置A1は、半導体素子10からの発熱を、効率よく放熱することができる。
図15は、第2実施形態にかかる半導体装置A2を示している。図15は、半導体装置A2を示す平面図であって、封止部材7を想像線(二点鎖線)で示している。半導体装置A2は、半導体装置A1と比較して、支持部材2の複数の配線層22の構成が主に異なっており、これに伴い、複数の半導体素子10、複数の金属部材30、一対の入力端子51、一対の出力端子52、複数の制御端子53、複数の検出端子54および複数の接続部材6などの配置もそれぞれ異なっている。
図15に示すように、支持部材2の複数の配線層22は、第1配線層22A、一対の第2配線層22B、第3配線層22Cおよび第4配線層22Dを含む。よって、半導体装置A2は、半導体装置A1と異なり、第1配線層22Aが1つであり、かつ、第4配線層22Dをさらに備えている。
第1配線層22Aは、絶縁基板21において、x2方向側、かつ、y2方向側に位置する。一対の第2配線層22Bは、絶縁基板21において、x1方向側、かつ、y1方向側に位置する。一対の第2配線層22Bは、y方向に隣接している。第3配線層22Cは、x2方向側、かつ、y1方向側に位置する。第3配線層22Cは、y方向において、第1配線層22Aの隣に位置する。第3配線層22Cと第1配線層22Aとは略同じ形状である。第4配線層22Dは、x1方向側、かつ、y2方向側に位置する。第4配線層22Dは、x方向において、第1配線層22Aの隣に位置する。第4配線層22Dは、一対の第2配線層22Bの一方と略同じ形状である。
図15に示すように、複数の金属部材30は、第1金属部材30A、一対の第2金属部材30B、第3金属部材30Cおよび第4金属部材30Dを含む。よって、半導体装置A2は、半導体装置A1と異なり、第1金属部材30Aが1つであり、かつ、第4金属部材30Dをさらに備えている。
第1金属部材30Aは、第2接合層42によって、第1配線層22Aに接合されている。第1金属部材30Aには、2つの第1素子10Aがそれぞれ、第1接合層41によって接合されている。したがって、本実施形態においては、1つの金属部材30(第1金属部材30A)に、2つの半導体素子10(第1素子10A)が接合されている。
一対の第2金属部材30Bはそれぞれ、第1実施形態と同様に、一対の第2素子10Bがそれぞれ、第1接合層41によって接合されている。第4金属部材30Dは、複数の半導体素子10のいずれも接合されていない。第4金属部材30Dは、複数の第1ワイヤ611および第1導通部材621が接合されている。
半導体装置A2において、第1導通部材621は、第4金属部材30Dと一対の第2金属部材30Bの一方とに接合され、これらを導通している。
半導体装置A2において、一対の入力端子51は、図15に示すように、x2方向側に位置する。また、一対の入力端子51は、y方向において離間しており、第1入力端子51Aがy2方向に位置し、第2入力端子51Bがy1方向に位置する。
半導体装置A2において、第1入力端子51Aは、第2導通部材622および第1金属部材30Aを介して、各第1素子10Aの第2電極12に導通している。第2入力端子51Bは、第3導通部材623、第3金属部材30Cおよび複数の第2ワイヤ612を介して、各第2素子10Bの第1電極11に導通している。
半導体装置A2において、一対の出力端子52は、図15に示すように、x1方向側に位置する。半導体装置A2において、y1方向側の出力端子52は、第4導通部材624および第2金属部材30Bを介して、一対の第2素子10Bの一方の第2電極12に導通するとともに、第4導通部材624、第2金属部材30B、第1導通部材621、第4金属部材30Dおよび複数の第1ワイヤ611を介して、一対の第1素子10Aの一方の第1電極11に導通している。また、y2方向側の出力端子52は、第4導通部材624および第2金属部材30Bを介して、一対の第2素子10Bの他方の第2電極12に導通するとともに、第4導通部材624、第2金属部材30Bおよび複数の第1ワイヤ611を介して、一対の第1素子10Aの他方の第1電極11に導通している。
半導体装置A2は、一部が側面731から突き出た制御端子53と、一部が側面732から突き出た制御端子53とを備えている。一部が側面731から突き出た制御端子53は、複数の第3ワイヤ613を介して、各第1素子10Aの第3電極13にそれぞれ導通している。また、一部が側面732から突き出た制御端子53は、複数の第3ワイヤ613を介して、各第2素子10Bの第3電極13にそれぞれ導通している。本実施形態においては、2つの制御端子53を設け、一方の制御端子53が一対の第1素子10Aに対して共通であり、他方の制御端子53が一対の第2素子10Bに対して共通である場合を示すが、これに限定されない。たとえば、半導体装置A1と同様に、複数の半導体素子10(一対の第1素子10Aおよび一対の第2素子10B)にそれぞれ対応した4つの制御端子53を設けてもよい。
半導体装置A2は、一部が側面731から突き出た検出端子54と、一部が側面732から突き出た検出端子54とを備えている。一部が側面732から突き出た検出端子54は、第4ワイヤ614を介して、一対の第1素子10Aのいずれかの第1電極11に導通している。また、一部が側面731から突き出た検出端子54は、第4ワイヤ614を介して、一対の第2素子10Bのいずれかの第1電極11に導通している。本実施形態において、2つの検出端子54を設け、一方の検出端子54が一対の第1素子10Aのいずれかに導通し、他方の検出端子54が一対の第2素子10Bのいずれかに導通している場合を示すが、これに限定されない。たとえば、半導体装置A1と同様に、複数の半導体素子10(一対の第1素子10Aおよび一対の第2素子10B)にそれぞれ対応した4つの検出端子54を設けてもよい。
以上のように構成された半導体装置A2の作用効果は、次の通りである。
半導体装置A2によれば、半導体素子10、支持部材2および金属部材30を備えている。半導体素子10は、第1接合層41によって、金属部材30に接合されており、金属部材30は、第2接合層42によって、支持部材2に接合されている。金属部材30は、複数の細孔31が形成された多孔質体である。したがって、半導体装置A2は、半導体装置A1と同様に、金属部材30に接する第2接合層42にかかる熱応力を緩和させることができるので、第2接合層42の凝集破壊を抑制できる。つまり、半導体装置A2は、接合不良や導通不良などの製品故障の発生が抑制されるので、信頼性を向上させることができる。
半導体装置A2によれば、その他、半導体装置A1と同一あるいは類似の構成によって、半導体装置A1と同様の効果を奏することができる。
第1実施形態および第2実施形態では、各金属部材30が第2接合層42によって各配線層22に接合された場合を示したが、これに限定されない。たとえば、各金属部材30が第2接合層42によって絶縁基板21に接合されていてもよい。つまり、支持部材2が複数の配線層22を含んでいなくてもよい。この場合であっても、金属部材30に接する第2接合層42にかかる熱応力を緩和させることができる。
第1実施形態および第2実施形態では、第1入力端子51Aが第2導通部材622を介して第1金属部材30Aに導通している場合を示したが、第1入力端子51Aが第1金属部材30Aに直接接合されてこれらが導通していてもよい。同様に、第2入力端子51Bが第3導通部材623を介して第3金属部材30Cに導通している場合を示したが、第2入力端子51Bが第3金属部材30Cに直接接合されてこれらが導通していてもよい。また、各出力端子52が第4導通部材624を介して各第2金属部材30Bに導通している場合を示したが、各出力端子52が各第2金属部材30Bにそれぞれ直接接合されてこれが導通していてもよい。
図16および図17は、第3実施形態にかかる半導体装置A3を示している。図16は、半導体装置A3を示す平面図であって、封止部材7を想像線(二点鎖線)で示している。図17は、図16のXVII-XVII線に沿う断面図である。半導体装置A3は、いわゆるTO(Transistor Outline)パッケージ型である。
支持部材2は、いわゆるリードフレームである。支持部材2の構成材料は、たとえば銅あるいは銅合金である。支持部材2は、図16および図17に示すように、ダイパッド部251、複数のインナーリード部252および複数のアウターリード部253を含む。
ダイパッド部251は、金属部材30が接合されており、当該金属部材30を介して、半導体素子10が搭載されている。ダイパッド部251は、図16および図17に示すように、ダイパッド部251のz1方向を向く面を除き、封止部材7に覆われている。つまり、ダイパッド部251のz1方向を向く面は、封止部材7から露出している。
複数のインナーリード部252はそれぞれ、ダイパッド部251から離間しており、かつ、封止部材7に覆われた部分である。各インナーリード部252には、各接続部材6の一端が接合されている。半導体装置A3における支持部材2は、2つのインナーリード部252を備えている。
複数のアウターリード部253はそれぞれ、複数のインナーリード部252のいずれかに繋がり、かつ、封止部材7から露出した部分である。複数のアウターリード部253は、半導体装置A3の端子であり、電気製品などの配線基板に接合されうる。
複数の接続部材6はそれぞれ、ボンディングワイヤである。なお、各接続部材6は、ボンディングワイヤの代わりに、金属リードやボンディングリボンなどを用いてもよい。半導体装置A3は、図16に示すように、2つの接続部材6を備えている。なお、接続部材6の数は、特に限定されない。図16に示すように、2つの接続部材6の一方は、半導体素子10の第3電極13と、2つのインナーリード部252の一方とに接合され、これらを導通させる。2つの接続部材6の他方は、半導体素子10の第1電極11と、2つのインナーリード部252の他方とに接合され、これらを導通させる。
以上のように構成された半導体装置A3の作用効果は、次の通りである。
半導体装置A3によれば、半導体素子10、支持部材2および金属部材30を備えている。半導体素子10は、第1接合層41によって、金属部材30に接合されており、金属部材30は、第2接合層42によって、支持部材2に接合されている。金属部材30は、複数の細孔31が形成された多孔質体である。したがって、半導体装置A3は、半導体装置A1と同様に、金属部材30に接する第2接合層42にかかる熱応力を緩和させることができるので、第2接合層42の凝集破壊を抑制できる。つまり、半導体装置A3は、接合不良や導通不良などの製品故障の発生が抑制されるので、信頼性を向上させることができる。
半導体装置A3によれば、その他、半導体装置A1(A2)と同一あるいは類似の構成によって、半導体装置A1(A2)と同様の効果を奏することができる。
第3実施形態では、半導体装置A3は、いわゆるTOパッケージ型である場合を示したが、これに限定されず、SOP(Small Outline Package)、Non-Leadパッケージ、あるいは、BGA(Ball Grid Array)パッケージなど様々な形式の半導体パッケージに適用できる。
第3実施形態では、支持部材2がリードフレームである場合を示したが、これに限定されず、インタポーザ、プリント基板、DBC(Direct Bonded Copper)基板あるいはDBA(Direct Bonded Aluminum)基板などであってもよい。
図18~図24は、金属部材30の各変形例を示している。図18~図24に示す金属部材30は、半導体装置A1~A3における各金属部材30の代わりに用いることができる。
図18に示す金属部材30において、複数の細孔31は、複数の第1貫通孔31A、複数の第2貫通孔31Bおよび複数の第3貫通孔31Cを含む。
複数の第1貫通孔31Aはそれぞれ、主面301から裏面302までz方向に繋がっている。複数の第1貫通孔31A(複数の細孔31の一部)は、主面301および裏面302に表れている。各第1貫通孔31Aの貫通方向は、z方向に沿う直線状に限定されず、屈曲あるいは湾曲していてもよいし、傾斜していてもよいし、また、すべての第1貫通孔31Aの貫通方向が揃っていてもよいし揃っていなくてもよい。複数の第1貫通孔31Aは、平面視において、たとえば不規則に配置されている。なお、複数の第1貫通孔31Aは、不規則に配置されているのではなく、たとえば正方格子状、矩形格子状、三角格子状、六角格子状、あるいは、斜方格子状など規則的に配置されていてもよい。各第1貫通孔31Aが、特許請求の範囲に記載の「第1孔」に相当する。
複数の第2貫通孔31Bはそれぞれ、一対の側面303の一方から他方までx方向に繋がっている。複数の第2貫通孔31B(複数の細孔31の一部)は、一対の側面303のそれぞれに表れている。各第2貫通孔31Bの貫通方向は、x方向に沿う直線状に限定されず、屈曲あるいは湾曲していてもよいし、x方向に対して傾斜していてもよいし、また、また、すべての第2貫通孔31Bの貫通方向が揃っていてもよいし揃っていなくてもよい。複数の第2貫通孔31Bは、x方向に見て、たとえば不規則に配置されている。なお、複数の第2貫通孔31Bは、不規則に配置されているのではなく、たとえば正方格子状、矩形格子状、三角格子状、六角格子状、あるいは、斜方格子状など規則的に配置されていてもよい。各第2貫通孔31Bが、特許請求の範囲に記載の「第2孔」に相当する。
複数の第3貫通孔31Cはそれぞれ、一対の側面304の一方から他方までy方向に繋がっている。複数の第3貫通孔31C(複数の細孔31の一部)は、一対の側面304のそれぞれに表れている。各第3貫通孔31Cの貫通方向は、y方向に沿う直線状に限定されず、屈曲あるいは湾曲していてもよいし、y方向に対して傾斜していてもよいし、また、すべての第3貫通孔31Cの貫通方向が揃っていてもよいし揃っていなくてもよい。複数の第3貫通孔31Cは、y方向に見て、たとえば不規則に配置されている。なお、複数の第3貫通孔31Cは、不規則に配置されているのではなく、たとえば正方格子状、矩形格子状、三角格子状、六角格子状、あるいは、斜方格子状など規則的に配置されていてもよい。各第3貫通孔31Cが、特許請求の範囲に記載の「第3孔」に相当する。
図19に示す金属部材30においては、複数の細孔31は、複数の第1貫通孔31Aおよび複数の第2貫通孔31Bを含まず、複数の第3貫通孔31Cを含む。なお、図19においては、複数の細孔31が、複数の第3貫通孔31Cを含んだ場合を示すが、これらの代わりに、複数の第2貫通孔31Bを含んだ構成であってもよい。
図20に示す金属部材30においては、複数の細孔31は、複数の第1貫通孔31Aを含まず、複数の第2貫通孔31Bおよび複数の第3貫通孔31Cを含む。
図21に示す金属部材30においては、複数の細孔31は、複数の第2貫通孔31Bおよび複数の第3貫通孔31Cを含まず、複数の第1貫通孔31Aを含む。
図22に示す金属部材30においては、金属部材30の主面301のうち、半導体素子10が接合される部分(平面視において半導体素子10に重なる部分)には、複数の第1貫通孔31Aが形成されていない。なお、図22においては、図21に示す金属部材30において、複数の第1貫通孔31Aが形成されていない領域を設けた場合を示すが、これに限定されず、図18に示す金属部材30においても同様に、複数の第1貫通孔31Aが形成されていない領域を設けてもよい。
なお、図18~図22に示す各金属部材30においても、複数の細孔31の占有率は、たとえば10%以上70%以下である。
図18~図22に示す各金属部材30を用いた場合であっても、複数の細孔31(複数の第1貫通孔31A、複数の第2貫通孔31Bおよび複数の第3貫通孔31C)付近において、半導体素子10の発熱に起因する金属部材30の熱ひずみが生じるため、各細孔31付近の熱応力が緩和される。したがって、各金属部材30の熱膨張による熱応力を緩和させることができるので、当該金属部材30を配線層22に接合するための第2接合層42にかかる熱応力が緩和し、当該第2接合層42の凝集破壊を抑制できる。よって、図18~図22に示す各金属部材30を用いた半導体装置においても、接合不良や導通不良などの製品故障の発生が抑制されるので、信頼性を向上させることができる。
図19~図22に示す各金属部材30は、図18に示す金属部材30と比較して、複数の第1貫通孔31A、複数の第2貫通孔31Bあるいは複数の第3貫通孔31Cのいずれかが形成されていない。そのため、熱を拡散するための領域が大きいので、放熱性の向上を図る上で有効である。ただし、複数の細孔31が形成されていない金属部材と比較すると、熱応力を緩和させることができるが、図18に示す金属部材30と比較すると、熱応力の緩和効果は低減する可能性がある。
図23および図24に示す各金属部材30は、金属ワイヤをたとえば所定の金型を用いて圧縮することにより、複雑に屈曲した状態でひと塊にしたものである。この金属ワイヤの構成材料は、たとえば銅あるいは銅合金である。なお、各金属部材30は、1つの金属ワイヤから構成されていてもよいし、複数の金属ワイヤから構成されていてもよい。図23は、直方体状の塊にした場合を示しており、図24は、円環状の塊にした場合を示している。なお、本変形例にかかる金属部材30は、直方体状あるいは円環状に限定されず、その他、立方体状、円柱状などであってもよい。当該各金属部材30は、複雑に絡み合った金属ワイヤの隙間に、複数の空間が取り込まれている。このような構成の各金属部材30は、複数の細孔31が形成された多孔質体である。
図23および図24に示す各金属部材30を用いた場合であっても、先述の空間付近において、半導体素子10の発熱に起因する金属部材30の熱ひずみが生じるため、空間付近の熱応力が緩和される。したがって、各金属部材30の熱膨張による熱応力を緩和させることができるので、当該金属部材30を配線層22に接合するための第2接合層42にかかる熱応力が緩和し、第2接合層42の凝集破壊を抑制できる。よって、図23および図24に示す各金属部材30を用いた半導体装置においても、接合不良や導通不良などの製品故障の発生が抑制されるので、信頼性を向上させることができる。
本開示にかかる半導体装置は、上記した実施形態に限定されるものではない。本開示の半導体装置の各部の具体的な構成は、種々に設計変更自在である。
本開示にかかる半導体装置は、以下の付記に関する実施形態を含む。
[付記1]
支持部材と、
厚さ方向において離間した第1主面および第1裏面を有し、前記第1裏面が前記支持部材に対向して、前記支持部材に接合された金属部材と、
前記支持部材と前記金属部材とを接合する接合層と、
前記第1主面に対向し、前記金属部材に接合された半導体素子と、
前記支持部材、前記金属部材、前記接合層および前記半導体素子を覆う封止部材と、
を備えており、
前記金属部材は、複数の細孔が形成された多孔質体である、ことを特徴とする半導体装置。
[付記2]
前記複数の細孔は、不規則に配置されている、付記1に記載の半導体装置。
[付記3]
前記複数の細孔は、前記第1主面に表れた第1孔を有している、付記1または付記2に記載の半導体装置。
[付記4]
前記第1孔は、前記第1主面から前記第1裏面まで前記厚さ方向に繋がる貫通孔である、付記3に記載の半導体装置。
[付記5]
前記金属部材は、前記厚さ方向に直交する第1方向において離間した一対の第1側面を有し、
前記複数の細孔は、前記一対の第1側面の少なくとも一方に表れた第2孔を有している、付記1ないし付記4のいずれかに記載の半導体装置。
[付記6]
前記第2孔は、前記一対の第1側面の一方から他方まで前記第1方向に繋がる貫通孔である、付記5に記載の半導体装置。
[付記7]
前記金属部材は、前記厚さ方向および前記第1方向の両方に直交する第2方向において離間した一対の第2側面を有し、
前記複数の細孔は、前記一対の第2側面の少なくとも一方に表れた第3孔を有している、付記5または付記6に記載の半導体装置。
[付記8]
前記第3孔は、前記一対の第2側面の一方から他方まで前記第2方向に繋がる貫通孔である、付記7に記載の半導体装置。
[付記9]
前記金属部材に対する前記複数の細孔の占有率は、10%以上70%以下である、付記1ないし付記8のいずれかに記載の半導体装置。
[付記10]
前記支持部材は、絶縁基板および配線層を含んでおり、
前記配線層は、前記厚さ方向において離間した第2主面および第2裏面を有し、前記第2裏面が前記絶縁基板に接合され、
前記金属部材は、前記第1裏面が前記第2主面に対向して、前記配線層に接合されている、付記1ないし付記9のいずれかに記載の半導体装置。
[付記11]
前記絶縁基板の裏面は、前記封止部材から露出している、付記10に記載の半導体装置。
[付記12]
前記接合層は、はんだである、付記1ないし付記11のいずれかに記載の半導体装置。
[付記13]
前記半導体素子は、導電性接合材によって、前記金属部材に接合されている、付記1ないし付記12のいずれかに記載の半導体装置。
[付記14]
前記複数の細孔のうちの一部の細孔には、前記封止部材が充填されている、付記1ないし付記13のいずれかに記載の半導体装置。
[付記15]
前記複数の細孔は、前記封止部材が充填された前記一部の細孔を除いて、気孔である、付記14に記載の半導体装置。
[付記16]
前記金属部材の構成材料は、銅あるいは銅合金である、付記1ないし付記15のいずれかに記載の半導体装置。
[付記17]
前記金属部材の厚さは、前記支持部材の厚さよりも大きい、付記1ないし付記16のいずれかに記載の半導体装置。
[付記18]
前記金属部材の厚さは、0.5mm以上5mm以下である、付記1ないし付記17のいずれかに記載の半導体装置。
[付記1]
支持部材と、
厚さ方向において離間した第1主面および第1裏面を有し、前記第1裏面が前記支持部材に対向して、前記支持部材に接合された金属部材と、
前記支持部材と前記金属部材とを接合する接合層と、
前記第1主面に対向し、前記金属部材に接合された半導体素子と、
前記支持部材、前記金属部材、前記接合層および前記半導体素子を覆う封止部材と、
を備えており、
前記金属部材は、複数の細孔が形成された多孔質体である、ことを特徴とする半導体装置。
[付記2]
前記複数の細孔は、不規則に配置されている、付記1に記載の半導体装置。
[付記3]
前記複数の細孔は、前記第1主面に表れた第1孔を有している、付記1または付記2に記載の半導体装置。
[付記4]
前記第1孔は、前記第1主面から前記第1裏面まで前記厚さ方向に繋がる貫通孔である、付記3に記載の半導体装置。
[付記5]
前記金属部材は、前記厚さ方向に直交する第1方向において離間した一対の第1側面を有し、
前記複数の細孔は、前記一対の第1側面の少なくとも一方に表れた第2孔を有している、付記1ないし付記4のいずれかに記載の半導体装置。
[付記6]
前記第2孔は、前記一対の第1側面の一方から他方まで前記第1方向に繋がる貫通孔である、付記5に記載の半導体装置。
[付記7]
前記金属部材は、前記厚さ方向および前記第1方向の両方に直交する第2方向において離間した一対の第2側面を有し、
前記複数の細孔は、前記一対の第2側面の少なくとも一方に表れた第3孔を有している、付記5または付記6に記載の半導体装置。
[付記8]
前記第3孔は、前記一対の第2側面の一方から他方まで前記第2方向に繋がる貫通孔である、付記7に記載の半導体装置。
[付記9]
前記金属部材に対する前記複数の細孔の占有率は、10%以上70%以下である、付記1ないし付記8のいずれかに記載の半導体装置。
[付記10]
前記支持部材は、絶縁基板および配線層を含んでおり、
前記配線層は、前記厚さ方向において離間した第2主面および第2裏面を有し、前記第2裏面が前記絶縁基板に接合され、
前記金属部材は、前記第1裏面が前記第2主面に対向して、前記配線層に接合されている、付記1ないし付記9のいずれかに記載の半導体装置。
[付記11]
前記絶縁基板の裏面は、前記封止部材から露出している、付記10に記載の半導体装置。
[付記12]
前記接合層は、はんだである、付記1ないし付記11のいずれかに記載の半導体装置。
[付記13]
前記半導体素子は、導電性接合材によって、前記金属部材に接合されている、付記1ないし付記12のいずれかに記載の半導体装置。
[付記14]
前記複数の細孔のうちの一部の細孔には、前記封止部材が充填されている、付記1ないし付記13のいずれかに記載の半導体装置。
[付記15]
前記複数の細孔は、前記封止部材が充填された前記一部の細孔を除いて、気孔である、付記14に記載の半導体装置。
[付記16]
前記金属部材の構成材料は、銅あるいは銅合金である、付記1ないし付記15のいずれかに記載の半導体装置。
[付記17]
前記金属部材の厚さは、前記支持部材の厚さよりも大きい、付記1ないし付記16のいずれかに記載の半導体装置。
[付記18]
前記金属部材の厚さは、0.5mm以上5mm以下である、付記1ないし付記17のいずれかに記載の半導体装置。
A1~A3:半導体装置
10 :半導体素子
10A :第1素子
10B :第2素子
101 :主面
102 :裏面
11 :第1電極
12 :第2電極
13 :第3電極
14 :絶縁膜
2 :支持部材
21 :絶縁基板
211 :主面
212 :裏面
22 :配線層
22A :第1配線層
22B :第2配線層
22C :第3配線層
22D :第4配線層
221 :主面
222 :裏面
251 :ダイパッド部
252 :インナーリード部
253 :アウターリード部
30 :金属部材
30A :第1金属部材
30B :第2金属部材
30C :第3金属部材
30D :第4金属部材
301 :主面
302 :裏面
303,304:側面
31 :細孔
31A :第1貫通孔
31B :第2貫通孔
31C :第3貫通孔
41 :第1接合層
42 :第2接合層
51 :入力端子
51A :第1入力端子
51B :第2入力端子
52 :出力端子
53 :制御端子
54 :検出端子
511,521,531,541:パッド部
512,522,532,542:端子部
513,523,533,543:基部
514,524,534,544:起立部
6 :接続部材
611 :第1ワイヤ
612 :第2ワイヤ
613 :第3ワイヤ
614 :第4ワイヤ
621 :第1導通部材
622 :第2導通部材
623 :第3導通部材
624 :第4導通部材
7 :封止部材
71 :主面
72 :裏面
731~734:側面
74 :取付孔
10 :半導体素子
10A :第1素子
10B :第2素子
101 :主面
102 :裏面
11 :第1電極
12 :第2電極
13 :第3電極
14 :絶縁膜
2 :支持部材
21 :絶縁基板
211 :主面
212 :裏面
22 :配線層
22A :第1配線層
22B :第2配線層
22C :第3配線層
22D :第4配線層
221 :主面
222 :裏面
251 :ダイパッド部
252 :インナーリード部
253 :アウターリード部
30 :金属部材
30A :第1金属部材
30B :第2金属部材
30C :第3金属部材
30D :第4金属部材
301 :主面
302 :裏面
303,304:側面
31 :細孔
31A :第1貫通孔
31B :第2貫通孔
31C :第3貫通孔
41 :第1接合層
42 :第2接合層
51 :入力端子
51A :第1入力端子
51B :第2入力端子
52 :出力端子
53 :制御端子
54 :検出端子
511,521,531,541:パッド部
512,522,532,542:端子部
513,523,533,543:基部
514,524,534,544:起立部
6 :接続部材
611 :第1ワイヤ
612 :第2ワイヤ
613 :第3ワイヤ
614 :第4ワイヤ
621 :第1導通部材
622 :第2導通部材
623 :第3導通部材
624 :第4導通部材
7 :封止部材
71 :主面
72 :裏面
731~734:側面
74 :取付孔
Claims (18)
- 支持部材と、
厚さ方向において離間した第1主面および第1裏面を有し、前記第1裏面が前記支持部材に対向して、前記支持部材に接合された金属部材と、
前記支持部材と前記金属部材とを接合する接合層と、
前記第1主面に対向し、前記金属部材に接合された半導体素子と、
前記支持部材、前記金属部材、前記接合層および前記半導体素子を覆う封止部材と、
を備えており、
前記金属部材は、複数の細孔が形成された多孔質体である、
ことを特徴とする半導体装置。 - 前記複数の細孔は、不規則に配置されている、
請求項1に記載の半導体装置。 - 前記複数の細孔は、前記第1主面に表れた第1孔を有している、
請求項1または請求項2に記載の半導体装置。 - 前記第1孔は、前記第1主面から前記第1裏面まで前記厚さ方向に繋がる貫通孔である、
請求項3に記載の半導体装置。 - 前記金属部材は、前記厚さ方向に直交する第1方向において離間した一対の第1側面を有し、
前記複数の細孔は、前記一対の第1側面の少なくとも一方に表れた第2孔を有している、
請求項1ないし請求項4のいずれか一項に記載の半導体装置。 - 前記第2孔は、前記一対の第1側面の一方から他方まで前記第1方向に繋がる貫通孔である、
請求項5に記載の半導体装置。 - 前記金属部材は、前記厚さ方向および前記第1方向の両方に直交する第2方向において離間した一対の第2側面を有し、
前記複数の細孔は、前記一対の第2側面の少なくとも一方に表れた第3孔を有している、
請求項5または請求項6に記載の半導体装置。 - 前記第3孔は、前記一対の第2側面の一方から他方まで前記第2方向に繋がる貫通孔である、
請求項7に記載の半導体装置。 - 前記金属部材に対する前記複数の細孔の占有率は、10%以上70%以下である、
請求項1ないし請求項8のいずれか一項に記載の半導体装置。 - 前記支持部材は、絶縁基板および配線層を含んでおり、
前記配線層は、前記厚さ方向において離間した第2主面および第2裏面を有し、前記第2裏面が前記絶縁基板に接合され、
前記金属部材は、前記第1裏面が前記第2主面に対向して、前記配線層に接合されている、
請求項1ないし請求項9のいずれか一項に記載の半導体装置。 - 前記絶縁基板の裏面は、前記封止部材から露出している、
請求項10に記載の半導体装置。 - 前記接合層は、はんだである、
請求項1ないし請求項11のいずれか一項に記載の半導体装置。 - 前記半導体素子は、導電性接合材によって、前記金属部材に接合されている、
請求項1ないし請求項12のいずれか一項に記載の半導体装置。 - 前記複数の細孔のうちの一部の細孔には、前記封止部材が充填されている、
請求項1ないし請求項13のいずれか一項に記載の半導体装置。 - 前記複数の細孔は、前記封止部材が充填された前記一部の細孔を除いて、気孔である、
請求項14に記載の半導体装置。 - 前記金属部材の構成材料は、銅あるいは銅合金である、
請求項1ないし請求項15のいずれか一項に記載の半導体装置。 - 前記金属部材の厚さは、前記支持部材の厚さよりも大きい、
請求項1ないし請求項16のいずれか一項に記載の半導体装置。 - 前記金属部材の厚さは、0.5mm以上5mm以下である、
請求項1ないし請求項17のいずれか一項に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019100352A JP2022133480A (ja) | 2019-05-29 | 2019-05-29 | 半導体装置 |
PCT/JP2020/018954 WO2020241239A1 (ja) | 2019-05-29 | 2020-05-12 | 半導体装置 |
DE212020000458.7U DE212020000458U1 (de) | 2019-05-29 | 2020-05-12 | Halbleiterbauteil |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019100352A JP2022133480A (ja) | 2019-05-29 | 2019-05-29 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022133480A true JP2022133480A (ja) | 2022-09-14 |
Family
ID=73552566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019100352A Pending JP2022133480A (ja) | 2019-05-29 | 2019-05-29 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2022133480A (ja) |
DE (1) | DE212020000458U1 (ja) |
WO (1) | WO2020241239A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11923344B2 (en) | 2021-11-11 | 2024-03-05 | Wolfspeed, Inc. | Compact power module |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008294390A (ja) | 2007-04-25 | 2008-12-04 | Hitachi Ltd | モジュール構成 |
JP2013070011A (ja) * | 2011-09-06 | 2013-04-18 | Honda Motor Co Ltd | 半導体装置 |
JP5812882B2 (ja) * | 2012-01-23 | 2015-11-17 | 京セラ株式会社 | 配線基板および電子装置 |
EP2960930A4 (en) * | 2013-02-22 | 2017-07-12 | Furukawa Electric Co., Ltd. | Connecting structure, and semiconductor device |
JP2017079217A (ja) * | 2015-10-19 | 2017-04-27 | 三菱電機株式会社 | 電力用半導体装置および電力用半導体装置の製造方法 |
JP2019012767A (ja) * | 2017-06-30 | 2019-01-24 | ルネサスエレクトロニクス株式会社 | 半導体モジュールの製造方法および半導体モジュール |
-
2019
- 2019-05-29 JP JP2019100352A patent/JP2022133480A/ja active Pending
-
2020
- 2020-05-12 WO PCT/JP2020/018954 patent/WO2020241239A1/ja active Application Filing
- 2020-05-12 DE DE212020000458.7U patent/DE212020000458U1/de active Active
Also Published As
Publication number | Publication date |
---|---|
WO2020241239A1 (ja) | 2020-12-03 |
DE212020000458U1 (de) | 2021-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9165871B2 (en) | Semiconductor unit and semiconductor device using the same | |
KR101208332B1 (ko) | 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지 | |
JP7391957B2 (ja) | 半導体装置 | |
CN108735692B (zh) | 半导体装置 | |
US11515292B2 (en) | Semiconductor device | |
WO2017217369A1 (ja) | 電力用半導体装置 | |
JP2007234690A (ja) | パワー半導体モジュール | |
US11456244B2 (en) | Semiconductor device | |
US9105601B2 (en) | Power module package | |
JP2018137283A (ja) | 半導体装置 | |
JP2007109880A (ja) | 半導体装置 | |
WO2019235146A1 (ja) | 半導体モジュール | |
WO2022059251A1 (ja) | 半導体装置 | |
JPWO2020105476A1 (ja) | 半導体装置 | |
JP6248803B2 (ja) | パワー半導体モジュール | |
WO2020241239A1 (ja) | 半導体装置 | |
JP2021141221A (ja) | 半導体モジュール | |
JP2010225952A (ja) | 半導体モジュール | |
JP2015026667A (ja) | 半導体モジュール | |
JP2018073923A (ja) | 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置 | |
JP2022053401A (ja) | 半導体モジュール | |
JPWO2020149225A1 (ja) | 半導体装置 | |
JP2021180234A (ja) | 半導体モジュール | |
US11450623B2 (en) | Semiconductor device | |
WO2023203688A1 (ja) | 半導体装置および半導体装置の製造方法 |