JP2015026667A - 半導体モジュール - Google Patents

Abstract

【課題】半導体モジュールを構成する各部材に作用させる圧接力に対する、半導体モジュールを構成する各部材の熱膨張の影響を低減する。【解決手段】スイッチング素子２、ダイオード３、ソース電極４、ドレイン電極５及び筐体６を備える半導体モジュール１である。ソース電極４は、ソース内部電極４ａとソース外部電極４ｂとを有する。ソース内部電極４ａとソース外部電極４ｂを離間して設け、このソース内部電極４ａとソース外部電極４ｂとを接続導体１３を介して電気的に接続する。接続導体１３として、ワイヤ状やリボン状に形成された導体を用いる。ソース内部電極４ａの側端部にフランジ４ｃを形成し、超音波接合や抵抗溶接等によりフランジ４ｃに接続導体１３を接合する。【選択図】図１

Description

本発明は、圧接により半導体素子の電極層と電極とを電気的に接続する半導体モジュールに関する。

近年、産業用・車両用システム、変電設備やインバータ等の電力変換装置の分野に用いられる絶縁形パワー半導体モジュールに対して、高耐圧、大容量のＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）の適用が行われている。このＩＧＢＴモジュールに代表される「絶縁形パワー半導体モジュール」若しくは「Isolated power semiconductor devices」は、それぞれＪＥＣ−２４０７−２００７、ＩＥＣ６０７４７−１５にて規格が制定されている。

一般的な絶縁形パワー半導体モジュールにおいて、ＩＧＢＴやダイオード等の半導体素子は、半導体素子の下面に設けられた電極層を介してＤＢＣ（Direct Bond Copper）基板の銅回路箔上にはんだ付けされる（例えば、非特許文献１）。ＤＢＣ基板は、セラミックス等の絶縁板に銅回路箔を直接接合したものである。

半導体素子の上面に設けられる電極層には、超音波ボンディング等の方法によりアルミワイヤが接続される。このアルミワイヤは、例えば、ＤＢＣ基板上の銅回路箔に結線される。そして、ＤＢＣ基板の銅回路箔から外部へ接続するための銅端子（リードフレームやブスバー）は、銅回路箔とはんだ付けや超音波ボンディングにより接続される。さらに、この周りは（スーパー）エンジニアリングプラスチックのケースで囲まれ、その中を電気絶縁のためのシリコーンゲルが充填される。

はんだを用いた絶縁形パワー半導体モジュールでは、ＲｏＨＳ（Restriction of Hazardous Substances）に対応するためのはんだの鉛フリー化や温度サイクル、パワーサイクルを繰り返した場合の信頼性の向上等の課題がある。

まず、はんだの鉛フリー化の課題に対しては、鉛フリーのはんだ材料として、金属系高温はんだ（Ｂｉ，Ｚｎ，Ａｕ）、化合物系高温はんだ（Ｓｎ−Ａｇ系、Ｓｎ−Ｃｕ系）、低温焼結金属（Ａｇナノペースト）等が提案されている。また、はんだを用いない半導体モジュール構造として平型圧接構造パッケージが提案されている（例えば、非特許文献１，２)。

平型圧接構造パッケージは、圧接により半導体素子の電極層とコンタクト端子との電気的接続や、半導体素子の電極層と基板との電気的接続を行う。一般的な平型圧接構造パッケージは、半導体素子の対向する面に形成された電極層にそれぞれ電極を設け、各電極は、ヒートシンク等により半導体素子方向に押圧される。

平型圧接構造パッケージの圧接は、主にユーザが実施する。平型圧接構造パッケージでは、各電極端子を半導体素子方向に押圧するヒートシンクを電気的に絶縁したり、板バネで平型圧接構造パッケージを圧接するときに設計された圧接力が平型圧接構造パッケージの電極ポストに均等にかかるようにしたりする必要がある。これらにはノウハウがあり、圧接が不良であった場合は半導体素子の破壊の原因となるおそれがある。また、平型圧接構造の半導体モジュールは、回路を構成するのに、このヒートシンクや圧接のための板バネが小型化の妨げとなる等、使いこなすのには熟練が要求される。このような理由により、平型圧接構造パッケージは限られた装置への適用となり、代わりに使い勝手の良い従来型の絶縁形パワー半導体モジュールが広く使われている。

また、温度サイクル、パワーサイクルに対する信頼性の向上の課題に対しては、半導体モジュールを構成する各部材（半導体、金属及びセラミックス等）の熱膨張の違いにより生じる課題を解決する必要がある。例えば、ＤＢＣ基板と銅ベースとをはんだで接合した場合やＤＢＣ基板と銅端子間とをはんだで接合した場合、セラミックスと銅との熱膨張係数の差によりはんだにせん断応力が働き、はんだに亀裂が生じるおそれがある。その結果、ＤＢＣ基板と銅ベース（または銅端子）との間の熱抵抗が増大したり、銅ベース（または銅端子）が剥離したりするおそれが生じる。同様の理由により、半導体素子とＤＢＣ基板をはんだで接合した場合も、はんだに亀裂が生じるおそれがある。また、半導体モジュールの使用条件によっては、半導体素子上のアルミワイヤの接続部でも、半導体素子とアルミニウムの熱膨張率の差で応力が発生し、アルミワイヤが疲労切断するおそれがある。

年々半導体モジュールの電力密度が増加し、半導体モジュール内部の接合温度が上昇している。その結果、はんだのせん断応力やアルミワイヤにかかる応力が大きくなってきている。そこで、熱膨張の影響が半導体モジュールの設計寿命に至るまでの期間に顕在化しないようにする必要がある。ＳｉＣ半導体やＧａＮ半導体のような高温で使用することができるワイドギャップ半導体素子の出現により、さらに熱膨張の影響を低減することが要求されている。また、ＳｉＣ半導体やＧａＮ半導体等の高温で使用可能な半導体素子の性能を活かすためにも、半導体モジュールにおいて温度サイクル、パワーサイクル等の信頼性を向上することが求められている。

そこで、半導体モジュールの高信頼性、環境性、利便性を同時に実現するために、はんだ接合、あるいはワイヤーボンドを用いず、かつ両面冷却が容易に実現可能であり、放熱性の面で有利な圧接型絶縁形パワーモジュールが再び脚光を浴びてきた。

図４に示すように、圧接型絶縁形パワー半導体モジュール２２では、半導体モジュール２２の外周部にスプリングあるいはボルト、ねじ等の締結部材１９を設け、これら締結部材１９で冷却器１６，１８を締結して均一な圧接応力をスイッチング素子２やダイオード３に作用させる。

主電極であるソース電極２３は、スイッチング素子２の表面に形成されたソース電極層８及びダイオード３の表面に形成されたアノード層１１に設けられる。同様に、主電極であるドレイン電極２４は、スイッチング素子２の表面に形成されたドレイン電極層７及びダイオード３の表面に形成されたカソード層１２に設けられる。ソース電極２３やドレイン電極２４は、これら電極層７，８，１１，１２に直接あるいはモリブデン（Ｍｏ）等の応力緩和部材１４を介して設けられる。ソース電極２３やドレイン電極２４は、冷却器１６，１８間に設けられる筐体２５を貫通して設けられ、半導体モジュール２２の外部の回路と接続される。そして、冷却器１６，１８間を締結部材１９で締結することで、ソース電極２３やドレイン電極２４が、スイッチング素子２（及びダイオード３）方向に圧接される。

信号電極であるゲート電極２６は、スイッチング素子２の表面に形成されたゲート電極層１０に設けられ、スイッチング素子２方向に圧接される。さらに、ゲート電極２６は、筐体２５を貫通して設けられ、半導体モジュール２２の外部の回路と接続される。

圧接型の半導体モジュール２２は、ワイヤーボンド及びはんだを用いなくてもスイッチング素子２やダイオード３の電極層とソース電極２３やドレイン電極２４とを電気的に接続することができる。つまり、半導体モジュール２２は、半導体モジュールの寿命を決定する要因となるおそれのあるワイヤーボンドやはんだ接合を用いることなくスイッチング素子２とソース電極２３（またはドレイン電極２４）等の電気的接続を行うことができるので、半導体モジュール２２の設計寿命を向上させることができる。

ＳｉＣ半導体やＧａＮ半導体等のワイドギャップ半導体では、２００℃を超える高温で動作させることで、電力密度を向上させることができる。

パワー半導体モジュールの動作環境が２００℃を超えると、半導体モジュールを構成する銅やアルミニウム等で形成される電極等が酸化し、半導体モジュールの動作信頼性が損なわれるおそれがある。そこで、従来はスーパーエンジニアリングプラスチックが充填されていた半導体モジュール内の空間に窒素等の不活性ガスを充填する技術が提案されている。この場合、半導体モジュールを気密封止することが必要となるので、半導体モジュールの筐体として気密性の高いセラミックス材料等が用いられることとなる。

実開平６−６２５４９号公報 特開平４−３０６８５５号公報

電気学会高性能高機能パワーデバイス・パワーＩＣ調査専門委員会、「パワーデバイス・パワーＩＣハンドブック」、コロナ社、１９９６年７月、ｐ２８９、ｐ３３６ 森睦宏，関康和、「大容量ＩＧＢＴの最近の進歩」、電気学会誌、社団法人電気学会、１９９８年５月、Ｖｏｌ．１１８（５）、ｐｐ．２７４−２７７

半導体モジュール２２において、ソース電極２３、ドレイン電極２４及びゲート電極２６は、筐体２５を貫通して半導体モジュール２２の外部に取り出される。したがって、半導体モジュール２２を気密封止する場合は、例えば、ろう付けや高温接着剤等の封止材１７で筐体２５と電極２３，２４，２６との間が封止される。つまり、電極２３，２４，２６は筐体２５に固定されることとなる。

ソース電極２３やドレイン電極２４が筐体２５の同一面に固定される構造の場合、セラミックスで形成された筐体２５の熱膨張率（例えば、アルミナでは７ｐｐｍ／℃）とソース電極２３やドレイン電極２４の熱膨張率（例えば、銅では１７ｐｐｍ／℃）の差から、ソース電極２３やドレイン電極２４が固定されている側から遠ざかるに従い横方向の応力が強くなり、スイッチング素子２やダイオード３にかかる圧接力が半導体モジュール２２の温度変化により不均一となるおそれがある。

また、図５に示す半導体モジュール２７ように、ソース電極２３とドレイン電極２４とが対向する筐体２５の一対の側壁に各々固定される構造の場合、セラミックスで形成された筐体２５とソース電極２３やドレイン電極２４の熱膨張率の差から、圧接されているスイッチング素子２やダイオード３の上下で、互い違いの応力が加えられることとなり、スイッチング素子２やダイオード３にかかる圧接力が半導体モジュール２７の温度変化により不均一となるおそれがある。

また、セラミックスで形成された筐体２５の熱膨張率とソース電極２３やドレイン電極２４の熱膨張率の差から、スイッチング素子２（または、ダイオード３）、ソース電極２３及びドレイン電極２４を積層した積層体の熱膨張率と筐体２５の熱膨張率が異なることとなる。その結果、ソース電極２３やドレイン電極２４の位置がスイッチング素子２やダイオード３の圧接方向にずれ、スイッチング素子２やダイオード３にかかる圧接力が半導体モジュール２２，２７の温度変化により不均一となるおそれがある。

上記事情に鑑み、本発明は、半導体モジュールを構成する各部材に作用させる圧接力に対する、半導体モジュールを構成する各部材の熱膨張の影響を低減することに貢献する技術を提供することを目的とする。

上記目的を達成する本発明の半導体モジュールの一態様は、半導体素子と、前記半導体素子に形成された電極層と電気的に接続される内部電極と、前記半導体素子及び前記内部電極を収容する筐体と、を有し、前記筐体内に不活性ガスが気密封止され、前記半導体素子と前記内部電極が圧接により接続される半導体モジュールであって、前記内部電極と前記半導体モジュールの外部の回路とを接続する外部電極を、前記筐体を貫通して設け、前記外部電極に、前記内部電極と前記外部電極とを電気的に接続する接続導体の一端を接合し、前記内部電極に、前記接続導体の他端が接合するフランジを形成し、該フランジに前記接続導体の他端を接合することを特徴としている。

また、上記目的を達成する本発明の半導体モジュールの他の態様は、半導体素子と、前記半導体素子に形成された電極層と電気的に接続される内部電極と、前記半導体素子及び前記内部電極を収容する筐体と、を有し、前記筐体内に不活性ガスが気密封止され、前記半導体素子と前記内部電極が圧接により接続される半導体モジュールであって、前記内部電極と前記半導体モジュールの外部の回路とを接続する外部電極を、前記筐体を貫通して設け、前記外部電極に、前記内部電極と前記外部電極とを電気的に接続する接続導体の一端を接合し、前記接続導体の他端を、金、銀、インジウム、アルミニウムまたはグラファイトのいずれかを含有する電極シートに接合し、該電極シートを前記内部電極に圧接することを特徴としている。

また、上記目的を達成する本発明の半導体モジュールは、上記半導体モジュールにおいて、前記電極シートを、前記半導体素子と前記内部電極の間に設けることを特徴としている。

また、上記目的を達成する本発明の半導体モジュールは、上記半導体モジュールにおいて、前記内部電極に、前記電極シートを接合する接合部を形成することを特徴としている。

また、上記目的を達成する本発明の半導体モジュールは、上記半導体モジュールにおいて、前記接合部に、前記内部電極を構成する材料より熱伝導率が低い材料から構成される被覆層を形成することを特徴としている。

また、上記目的を達成する本発明の半導体モジュールは、上記半導体モジュールにおいて、前記フランジに、前記内部電極を構成する材料より熱伝導率が低い材料から構成される被覆層を形成することを特徴としている。

また、上記目的を達成する本発明の半導体モジュールは、上記半導体モジュールにおいて、前記筐体を、無機絶縁材料により形成することを特徴としている。

以上の発明によれば、半導体モジュールを構成する各部材に作用させる圧接力に対する、半導体モジュールを構成する各部材の熱膨張の影響を低減することに貢献することができる。

（ａ）本発明の第１実施形態に係る半導体モジュールの上面図、（ｂ）本発明の第１実施形態に係る半導体モジュールの要部断面図である。 （ａ）本発明の第２実施形態に係る半導体モジュールの上面図、（ｂ）本発明の第２実施形態に係る半導体モジュールの要部断面図である。 （ａ）本発明の第３実施形態に係る半導体モジュールの上面図、（ｂ）本発明の第３実施形態に係る半導体モジュールの要部断面図である。 従来技術に係る半導体モジュールの要部断面図である。 従来技術に係る半導体モジュールの要部断面図である。

本発明に先立って、発明者らは、圧接により半導体素子と電気的に接続される内部電極と、筐体に固定される外部電極と、をワイヤ（あるいは、リボン等）で接合した電極（ソース電極、ドレイン電極、ゲート電極）を用いて半導体モジュールを構成し、この半導体モジュールの構成部材の熱膨張が、半導体素子を圧接する電極の圧接力に与える影響についての検討を行った。そして、内部電極と外部電極とを離間して設け、この内部電極と外部電極とをワイヤで電気的に接続することで、半導体素子を構成する各部材にかかる圧接力に対して、半導体モジュールを構成する各部材の熱膨張の影響が低減されることを確認した。

さらに、発明者らは、電極（内部電極）にワイヤ等を接合する際に、電極に接合を形成することで発生する残留応力、反り等の検討を各種の電極形状に対して行った。その結果、電極形状によっては、接合を形成することで電極母材（電極の接合が形成される部分）に応力がかかり電極にマクロな反りが発生するおそれがあるという知見を得た。このように、電極にマクロな反りが発生し、並列圧接したチップ間で接触電気抵抗や熱抵抗がばらついたり、特定のチップへ電流が集中したりすると、圧接モジュールの信頼性向上を妨げるおそれがある。

そこで、鋭意検討の結果、本発明の半導体モジュールの完成に至ったものである。本発明の半導体モジュールでは、圧接に寄与する部材（すなわち、内部電極）に対して、接合形成により圧接の信頼性を低下させる程度の残留応力やマクロな反り（反り量：例えば、１０μｍ以上）の発生を抑制し、半導体モジュールの信頼性を確保する。さらに、内部電極に負担がかからない低接合条件（接合時間、電圧、電流等）にて必要十分な接合強度を得ることができる。

本発明の半導体モジュールを、図１乃至図３を参照して詳細に説明する。図１乃至図３に示す図は、本発明の実施形態に係る半導体モジュールを模式的に示したものであり、図面上の寸法比と実際の寸法比とは必ずしも一致するものではない。

（第１実施形態）
図１（ａ），（ｂ）に示すように、本発明の第１実施形態に係る半導体モジュール１は、スイッチング素子２、ダイオード３、ソース電極（エミッタ電極）４、ドレイン電極（コレクタ電極）５及び筐体６を備える。

スイッチング素子２は、例えば、ＩＧＢＴやＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の半導体素子である。スイッチング素子２の上面には、ソース電極４と電気的に接続されるソース電極層８及びゲート電極９と電気的に接続されるゲート電極層１０が設けられる。また、スイッチング素子２の下面には、ドレイン電極５と電気的に接続されるドレイン電極層７が設けられる。なお、実施形態の説明では、便宜上、上面及び下面とするが、上下方向は、本発明をなんら限定するものではない。

ダイオード３は、例えば、ＦＷＤ（Free Wheeling Diode）等の半導体素子である。ダイオード３の上面には、ソース電極４と電気的に接続されるアノード層１１が設けられ、ダイオード３の下面にはドレイン電極５と電気的に接続されるカソード層１２が設けられる。

ソース電極４は、ソース内部電極４ａとソース外部電極４ｂとを有する。ソース内部電極４ａとソース外部電極４ｂは、半導体モジュール１の動作温度範囲においてソース内部電極４ａとソース外部電極４ｂの熱膨張によってお互い干渉しない距離離間して設けられ、接続導体１３により電気的に接続される。例えば、ソース内部電極４ａとソース外部電極４ｂが銅で形成され、筐体６の長さが１００ｍｍの場合、半導体モジュール１の動作温度が２２５℃までであるとすると、室温でのソース内部電極４ａとソース外部電極４ｂとの距離は０．２ｍｍ以上（０．２５ｍｍ程度）必要である。なお、ソース内部電極４ａとソース外部電極４ｂとの距離を短くすることで、接続導体１３の抵抗による発熱を低減することができる。

ソース内部電極４ａのソース外部電極４ｂと対向する端部には、フランジ４ｃがソース内部電極４ａと一体に形成されており、このフランジ４ｃに接続導体１３が接合される。

フランジ４ｃは、ソース内部電極４ａの圧接部（例えば、スイッチング素子２の電極層やダイオード３の電極層と接触する部分）の厚さよりも薄く形成され、ソース内部電極４ａの側端部から突出して形成される。また、フランジ４ｃは、ソース内部電極４ａをスイッチング素子２（または、ダイオード３）方向に圧接する力が、フランジ４ｃに直接作用しないように、圧接するスイッチング素子２（または、ダイオード３）の真上、真下の領域から外れた箇所に形成される。したがって、スイッチング素子２（または、ダイオード３）を圧接する部分のソース内部電極４ａの肉厚は、従来と同じであるため、スイッチング素子２（または、ダイオード３）に適切な圧力をかけるため条件（ボルト締結条件等）は従来と同じ条件でよいこととなる。なお、実施形態では、フランジ４ｃは、ソース内部電極４ａの上端面の延長上に形成された例を示しているが、フランジ４ｃは、ソース内部電極４ａの下端面の延長上であっても、ソース内部電極４ａの側端面の中央部から突出して設けてもよい。

ソース内部電極４ａは、スイッチング素子２のソース電極層８やダイオード３のアノード層１１にタングステンやモリブデン等で形成される応力緩和部材１４を介して設けられる。ソース内部電極４ａの上面には絶縁板１５を介して冷却器１６が設けられる。そして、冷却器１６により、ソース内部電極４ａがスイッチング素子２（及びダイオード３）方向に圧接される。

ソース外部電極４ｂは、筐体６に貫設され、ソース内部電極４ａと外部の回路（図示せず）とを電気的に接続する。半導体モジュール１を気密封止する場合、ろう付けや高温接着剤等の封止材１７でソース外部電極４ｂと筐体６との間が封止され、ソース外部電極４ｂは筐体６と一体に固定される。

ソース内部電極４ａ及びソース外部電極４ｂは、銅またはアルミニウム、若しくは銅またはアルミニウムを含有する合金等で形成される。また、ソース内部電極４ａ（またはソース外部電極４ｂ）を筐体６やスイッチング素子２（またはダイオード３）を構成する材料に近い熱膨張率を有する材料（例えば、タングステン（Ｗ）やモリブデン（Ｍｏ）若しくはこれらの元素を含有する合金）を用いて形成すると、スイッチング素子２（または筐体６）とソース内部電極４ａとの間の熱膨張率の違いより生じる応力をさらに緩和することができる。

接続導体１３は、ソース内部電極４ａやソース外部電極４ｂと同じ材料若しくはこれら電極と同程度の熱膨張率を有する導体であり、例えば、ワイヤ状やリボン状に形成される。接続導体１３とフランジ４ｃやソース外部電極４ｂとの接合は、超音波接合や抵抗溶接等により行われる。なお、接続導体１３とフランジ４ｃやソース外部電極４ｂとの接合部（または、接続導体１３とフランジ５ｃやドレイン外部電極５ｂとの接合部）を銀ナノペースト等の高温用接合材料やはんだで接合してもよい。接続導体１３の長さを、半導体モジュールの動作温度範囲において、接続導体１３にかかる張力が低くなる長さに形成することで、熱膨張によりソース内部電極４ａとソース外部電極４ｂの距離が変化してもソース外部電極４ｂの熱膨張の影響がソース内部電極４ａに作用することを抑制することができる。つまり、ソース内部電極４ａとソース外部電極４ｂ間に接続導体１３を設けることで、ソース内部電極４ａがスイッチング素子２（またはダイオード３）を圧接する方向に作用する圧接力に対するソース内部電極４ａやソース外部電極４ｂの熱膨張による応力変化の影響が緩和される。なお、接続導体１３は、接続導体１３部分における寄生インダクタンスが増大しないように、相互インダクタンスで打ち消す構造とすることが望ましい。なお、後述のフランジ５ｃと接続導体１３との接合や、ドレイン外部電極５ｂと接続導体１３との接合も、フランジ４ｃと接続導体１３との接合及びソース外部電極４ｂと接続導体１３の接合と同じである。

ドレイン電極５は、ドレイン内部電極５ａとドレイン外部電極５ｂとを有する。ドレイン内部電極５ａとドレイン外部電極５ｂとは、半導体モジュール１の動作温度範囲においてドレイン内部電極５ａとドレイン外部電極５ｂの熱膨張によってお互い干渉しない距離離間して設けられる。そして、ドレイン内部電極５ａとドレイン外部電極５ｂは、接続導体１３により電気的に接続される。

ドレイン内部電極５ａのドレイン外部電極５ｂと対向する端部には、フランジ５ｃがドレイン内部電極５ａと一体に形成されており、このフランジ５ｃに接続導体１３が接合される。

フランジ５ｃは、ドレイン内部電極５ａの圧接部（例えば、スイッチング素子２の電極層やダイオード３の電極層と接触する部分）厚さよりも薄く形成され、ドレイン内部電極５ａの側端部から突出して形成される。また、フランジ５ｃは、ドレイン内部電極５ａをスイッチング素子２（または、ダイオード３）方向に圧接する力が、フランジ５ｃに直接作用しないように、圧接するスイッチング素子２（または、ダイオード３）の真上、真下の領域から外れた箇所に形成される。したがって、スイッチング素子２（または、ダイオード３）を圧接する部分のドレイン内部電極５ａの肉厚は、従来と同じであるため、スイッチング素子２（または、ダイオード３）に適切な圧力をかける条件（ボルト締結条件等）は従来と同じ条件でよいこととなる。なお、実施形態では、フランジ５ｃは、ドレイン内部電極５ａの下端面の延長上に形成された例を示しているが、フランジ５ｃは、ドレイン内部電極５ａの上端面の延長上であっても、ドレイン内部電極５ａの側端面の中央部から突出して設けてもよい。

ドレイン内部電極５ａは、スイッチング素子２のドレイン電極層７やダイオード３のカソード層１２に設けられる。ドレイン内部電極５ａの下面には絶縁板１５を介して冷却器１８が設けられる。冷却器１８により、ドレイン内部電極５ａがスイッチング素子２方向（及びダイオード３方向）に圧接される。

ドレイン外部電極５ｂは、筐体６に貫設され、ドレイン内部電極５ａと外部の回路（図示せず）とを電気的に接続する。ソース外部電極４ｂと同様に、ドレイン外部電極５ｂは封止材１７で筐体６と一体に固定される。

ドレイン内部電極５ａ及びドレイン外部電極５ｂは、銅またはアルミニウム、若しくは銅またはアルミニウムを含有する合金等で形成される。また、ドレイン内部電極５ａ（またはドレイン外部電極５ｂ）を筐体６やスイッチング素子２（またはダイオード３）を構成する材料に近い熱膨張率を有する材料を用いて形成し、スイッチング素子２（または筐体６）とドレイン内部電極５ａとの間の熱膨張率の違いより生じる応力を緩和してもよい。

ゲート電極９は、ゲート内部電極９ａとゲート外部電極９ｂとを有する。ゲート内部電極９ａとゲート外部電極９ｂは、半導体モジュール１の動作温度範囲においてゲート内部電極９ａとゲート外部電極９ｂの熱膨張によってお互い干渉しない距離離間して設けられる。そして、ゲート内部電極９ａとゲート外部電極９ｂは、接続導体１３により電気的に接続される。

ゲート内部電極９ａ及びゲート外部電極９ｂは、銅またはアルミニウム、若しくは銅またはアルミニウムを含有する合金等で形成される。また、ゲート内部電極９ａ（またはゲート外部電極９ｂ）を筐体６やスイッチング素子２（またはダイオード３）を構成する材料に近い熱膨張率を有する材料を用いて形成し、スイッチング素子２（または筐体６）とゲート内部電極９ａとの間の熱膨張率の違いより生じる応力を緩和してもよい。この場合、少なくともゲート内部電極９ａの接続導体１３が接合される部分は、ニッケル（Ｎｉ）や金（Ａｕ）等の金属でめっきされる。

ゲート内部電極９ａは、スイッチング素子２のゲート電極層１０に設けられる。ゲート内部電極９ａは図示省略の圧接部材によりスイッチング素子２方向に圧接される。

ゲート外部電極９ｂは、筐体６に貫設され、ゲート内部電極９ａと外部の回路（図示せず）とを電気的に接続する。ゲート外部電極９ｂは封止材１７で筐体６と一体に固定される。

冷却器１６，１８は、ボルトとナット（またはねじ）等の締結部材１９により固定される。冷却器１６及び冷却器１８にはそれぞれ冷媒路１６ａ，１８ａが形成されており、この冷媒路１６ａ，１８ａを流通する冷媒により半導体モジュール１（スイッチング素子２及びダイオード３）の冷却が行われる。また、冷却器１６，１８の間であって、半導体モジュール１の側部には、筐体６が設けられる。半導体モジュール１を気密封止する場合は、冷却器１６（及び冷却器１８）と筐体６との間にそれぞれ封止部材２０が設けられ、冷却器１６（及び冷却器１８）と筐体６との接続部の封止が行われる。

筐体６は、樹脂や無機絶縁材料で構成される。筐体６として、セラミックス材料等の無機絶縁材料を用いると、半導体モジュール１の気密性を向上させることができる。そして、気密封止した半導体モジュール１内に窒素等の不活性ガスを充填することで、例えば、２００℃を超える温度で半導体モジュール１を動作させた場合においても、銅やアルミニウム等の半導体モジュール１を構成する材料（ソース電極４やドレイン電極５等）の酸化を抑制し、半導体モジュール１の動作信頼性が向上する。

次に、第１実施形態に係る半導体モジュールの作用効果について説明する。以後、各実施形態の説明では、半導体素子２，３とは、スイッチング素子２またはダイオード３のいずれかを意味するもの、若しくはスイッチング素子２とダイオード３の両方を意味するものとして用いる。また、内部電極４ａ，５ａとは、ソース内部電極４ａまたはドレイン内部電極５ａのいずれかを意味するもの、若しくはソース内部電極４ａとドレイン内部電極５ａの両方を意味するものとして用いる。外部電極４ｂ，５ｂとは、ソース外部電極４ｂまたはドレイン外部電極５ｂのいずれかを意味するもの、若しくはソース外部電極４ｂとドレイン外部電極５ｂの両方を意味するものとして用いる。積層体とは、半導体素子２と内部電極４ａ，５ａ等を圧接方向に積層したものを意味するものとして用いる。

第１実施形態に係る半導体モジュール１は、半導体素子２，３の電極層と接続される内部電極４ａ，５ａと、内部電極４ａ，５ａと外部の回路とを接続する外部電極４ｂ，５ｂとを離間して設けることで、半導体モジュール１を構成する各部材に作用させる圧接力に対する、半導体モジュール１を構成する各部材の熱膨張の影響を低減することができる。その結果、半導体モジュール１内の各半導体素子２，３に均一な圧接力を作用させることができる。つまり、内部電極４ａ，５ａと外部電極４ｂ，５ｂとを離間して設けることにより、筐体６に固定された電極の熱膨張により生じる応力、すなわち、電極の熱膨張により積層体の積層方向に対して垂直に作用する応力を、低減することができる。また、内部電極４ａ，５ａと外部電極４ｂ，５ｂとを離間して設けることで、積層体の熱膨張量と筐体６の熱膨張量との違いにより、内部電極４ａ，５ａと外部電極４ｂ，５ｂが積層体の積層方向にずれた場合でも、内部電極４ａ，５ａと外部電極４ｂ，５ｂとのずれにより内部電極４ａ，５ａに対して積層体の積層方向に応力が発生することを防止することができる。また、内部電極４ａ，５ａが外部電極４ｂ，５ｂ（及び筐体６）の熱膨張の影響を受けないことで、内部電極４ａ，５ａとこの内部電極４ａ，５ａと電気的に接続される半導体素子２，３の電極層との位置精度も向上する。

また、第１実施形態に係る半導体モジュール１は、内部電極４ａ，５ａにフランジ４ｃ，５ｃを形成することで、圧接に寄与する部材である内部電極４ａ，５ａに、接合形成により残留応力やマクロな反りが発生することを抑制し、圧接の信頼性を向上させることができる。つまり、内部電極４ａ，５ａと外部電極４ｂ，５ｂとを離間して設けた半導体モジュール１において、内部電極４ａ，５ａの残留応力やマクロな反りの発生を抑制するので、並列積層した半導体素子２，３にかかる圧接力のばらつきが抑制される。その結果、半導体モジュール１を構成する各部材に作用させる圧接力に対する、半導体モジュール１を構成する各部材の熱膨張の影響を低減することができる。

このフランジ４ｃ，５ｃの厚さを、半導体素子２，３の電極層から積層体の積層方向延長上に設けられる内部電極４ａ，５ａの厚さより薄く形成することで、フランジ４ｃ，５ｃ部分で局所的に熱伝導率が小さくなり（熱がこもり易く、周囲材料との熱抵抗が大きくなり）、低負荷（低ダメージ、低残留応力、低い反り発生）にてフランジ４ｃ，５ｃに接続導体１３を接合することが可能となる。すなわち、フランジ４ｃ，５ｃの厚さを薄く形成することで、ある程度の厚みがある内部電極４ａ，５ａに直接接続導体１３を接合した場合と比較して、弱い接合条件（接合時間、接合形成時の電流、電圧等）にて、信頼性の高い電気的接合を確保することができる。その結果、内部電極４ａ，５ａに接続導体１３を接合することを要因とする、内部電極４ａ，５ａの変形を防止し、内部電極４ａ，５ａの変形が原因で、並列に同時圧接している半導体素子２，３の中で特定の半導体素子２，３にて接触不良が発生する（接触熱抵抗が増加する若しくは電気抵抗が増大する）ことを防止することができる。なお、フランジ４ｃ，５ｃの厚さを、内部電極４ａ，５ａの圧接部の厚さ（例えば、５ｍｍ）より薄く形成すれば、低負荷にて接続導体１３を接合することができるが、フランジ４ｃ，５ｃの厚さを１ｍｍ以下とすることで、内部電極４ａ，５ａの残留応力や反りをより低減することができる。また、フランジ４ｃ，５ｃの表面に、電極母材（例えば、Ｃｕ合金やＡｌ合金）より熱伝導率が低い材料、（例えば、ＮｉやＮｉ／Ｃｏ）のめっきを施すことで、より低負荷の接合条件で高強度の接合を行うことができる。この際、めっき層の厚さは、例えば、数μｍ以上形成することで、低負荷の接合条件で高強度の接合を行うことができる。

このように、本発明の半導体モジュール１は、半導体素子２，３と電極の圧接に及ぼす半導体モジュール１を構成する部材の熱膨張の影響を低減することができる。よって、半導体素子２，３としてＳｉＣ半導体やＧａＮ半導体等のワイドギャップ半導体を用いた場合でも、半導体素子２，３と電極との圧接力を半導体モジュール１の動作温度範囲でより均一にすることができる。その結果、ＳｉＣ半導体やＧａＮ半導体を２００℃を超える高温で動作させ、半導体モジュール１の電力密度を向上させることができる。

なお、従来技術に係る半導体モジュールにおいて、外部電極と半導体素子との間をワイヤで接続する場合がある。この場合、半導体素子から直接端子にワイヤ配線する場合と、半導体素子から一旦ＤＢＣ基板上の銅パターンにワイヤ配線し、その銅パターンからさらに外部端子へ接続する場合がある。これらの構造では、半導体素子上のアルミパターンとアルミワイヤは同じ熱膨張係数（２３ｐｐｍ／℃）であるが、半導体素子上のアルミパターンは半導体素子（熱膨張係数：３ｐｐｍ／℃）の熱膨張の影響を強く受け、ワイヤとの間で大きな熱膨張率のミスマッチが起こる。また、ＤＢＣ基板上の銅パターンはＤＢＣ基板に用いられているセラミックス（熱膨張係数：５−７ｐｐｍ／℃）に影響を受け、これに銅配線してもワイヤとの間で大きな熱膨張率のミスマッチが起こる。この熱膨張率のミスマッチは接合に作用し、ヒートサイクル等により半導体素子とセラミックスと銅パターン間で接合剥離がおこり、半導体モジュールの寿命を決定する要因となるおそれがある。

これに対し、内部電極４ａ，５ａと外部電極４ｂ，５ｂとを同じ材質で形成し、これら電極と同じ材質の接続導体１３（若しくは、同程度の熱膨張率を有する材質の導体）で両電極間を接合すると、熱膨張率のミスマッチは起こることがなく、接続導体１３の接合部が半導体モジュール１の寿命に及ぼす影響が、従来構造と比較して著しく低下する。なお、ここでいう同程度の熱膨張率を有するとは、例えば熱膨張差による変形がフックの法則となる範囲となる程度の熱膨張率を有することである。また、接続導体１３と内部電極４ａ，５ａ（または外部電極４ｂ，５ｂ）とを超音波溶接、抵抗溶接で接合することで、接合部に接合材料が介在しないので接続導体１３と内部電極４ａ，５ａ（または外部電極４ｂ，５ｂ）の接合寿命をさらに向上させることができる。

（第２実施形態）
本発明の第２実施形態に係る半導体モジュール２１について図２を参照して詳細に説明する。第２実施形態に係る半導体モジュール２１は、ソース外部電極４ｂ（または、ドレイン外部電極５ｂ）に接続導体１３を介して電極シート１３ａを接続し、電極シート１３ａをソース内部電極４ａ（または、ドレイン内部電極５ａ）に圧接することが第１実施形態に係る半導体モジュール１と異なる。よって、第１実施形態に係る半導体モジュール１と同じ構成については同じ符号を付して、異なる部分について詳細に説明する。

図２（ａ），（ｂ）に示すように、半導体モジュール２１は、スイッチング素子２、ダイオード３、ソース電極４、ドレイン電極５及び筐体６を備える。

ソース電極４のソース内部電極４ａは、スイッチング素子２のソース電極層８（及びダイオード３のアノード層１１）に応力緩和部材１４及び電極シート１３ａを介して設けられる。

電極シート１３ａは、例えば、厚さ１ｍｍ以下の導電性を有するシートであり、金、銀、インジウム、アルミニウムを含有する金属若しくはこれら金属を成分とする合金等の金属シート、あるいはグラファイトシート等が用いられる。金属シートを電極シート１３ａとして用いる場合、高純度の金属板を用いることで、低耐力（塑性変形の開始が低い応力から始まる）電極シート１３ａを得ることができる。また、グラファイトシートを用いる場合、厚み方向と比較して、水平方向に低い電気抵抗と高い熱伝導率を有する特性を有するものを用いる。換言すると、スイッチング素子２（または、ダイオード３）やソース内部電極４ａ、ドレイン内部電極５ａ等の積層方向とグラファイトの積層方向とが平行となるグラファイトシートを用いる。電極シート１３ａには、接続導体１３の一端が接合され、接続導体１３の他端はソース外部電極４ｂに接合される。すなわち、ソース内部電極４ａは、電極シート１３ａ及び接続導体１３を介してソース外部電極４ｂと電気的に接続される。なお、電極シート１３ａと接続導体１３との接合は、実施形態１におけるフランジ４ｃと接続導体１３との接合等と同様の方法で行われる。

ドレイン電極５のドレイン内部電極５ａは、スイッチング素子２のドレイン電極層７（及びダイオード３のカソード層１２）に電極シート１３ａを介して設けられる。この電極シート１３ａは、接続導体１３の一端が接続され、接続導体１３の他端はドレイン外部電極５ｂに接合される。すなわち、ドレイン内部電極５ａは、電極シート１３ａ及び接続導体１３を介してドレイン外部電極５ｂと電気的に接続される。

ゲート電極９のゲート内部電極９ａは、スイッチング素子２のゲート電極層１０に設けられる。そして、ゲート内部電極９ａ及びゲート外部電極９ｂの上面と下面に接続導体１３，１３が接合され、接続導体１３，１３を介してゲート内部電極９ａがゲート外部電極９ｂと電気的に接続される。

以上のような第２実施形態に係る半導体モジュール２１によれば、第１実施形態に係る半導体モジュール１と同様に、半導体素子２，３の電極層と接続される内部電極４ａ，５ａと、内部電極４ａ，５ａと外部の回路とを接続する外部電極４ｂ，５ｂとを離間して設けることで、半導体モジュール２１を構成する各部材に作用させる圧接力に対する、半導体モジュール２１を構成する各部材の熱膨張の影響を低減することができる。その結果、半導体モジュール２１内の各半導体素子２，３に均一な圧接力を作用させることができる。

また、内部電極４ａ，５ａと外部電極４ｂ，５ｂとを電極シート１３ａ及び接続導体１３を介して電気的に接続することで、内部電極４ａ，５ａに接続導体１３を直接接合しないため、接合による内部電極４ａ，５ａの残留応力や反りの発生を防止することができる。

また、電極シート１３ａを、高純度の金、銀、インジウム、アルミニウム等の金属、あるいはグラファイト等の低ヤング率材料により構成することで、電極シート１３ａが、半導体素子２，３と電極との間の熱膨張係数の違いから両者間で発生する応力を吸収する緩衝材として作用することとなる。

すなわち、電極シート１３ａを積層体を構成する材料の中で最も低耐力（塑性変形の開始が最も低応力から始まる）となるような材質、厚み等を設定することで、電極シート１３ａが、並列に配置された半導体素子２，３間の厚みのばらつきを吸収する。つまり、積層体の厚みが相対的に厚い半導体素子２，３の真下、真上の領域の電極シート１３ａでは、積層体の厚みが相対的に薄い半導体素子２，３の真上、真下の領域の電極シート１３ａと比較して強い圧縮応力を受ける。このとき、電極シート１３ａが最も低耐力であると、電極シート１３ａが（塑性）変形を起こし、半導体素子２，３や内部電極４ａ，５ａに過大な応力がかかることが抑制される。その結果、並列同時圧接される半導体素子２，３間の電気抵抗、（冷却器１６，１８までの）熱抵抗のばらつきを低減でき、並列された半導体素子２，３間で均一な電流分担を実現することができる。つまり、電極シート１３ａを設けることで、並列して設けられる半導体素子２，３間の動作バランス（電流分担）が改善され、内部電極４ａ，５ａと半導体素子２，３の接触部の信頼性が向上する。

また、電極シート１３ａの厚さを１ｍｍ以下とすることで、第１実施形態に係る半導体モジュール１と同様に、ある程度の厚みを有する内部電極４ａ，５ａに直接接続導体１３を接合する場合と比較して、低い出力（接合時間、接合時の電流、電圧）で高強度の接合を形成することができる。

また、半導体素子２，３を圧接する内部電極４ａ，５ａと、外部電極４ｂ，５ｂと電気的に接続される電極シート１３ａとを分離することで、半導体モジュール２１の組立性が向上する。また、半導体素子２，３を組み込んだ状態で接合を形成する必要はなくなり、前もって電極シート１３ａと接続導体１３（及び接続導体１３と外部電極４ｂ，５ｂ）との接合を形成した後、半導体素子２，３の組込工程を実施することができ、接合を行うことによる半導体素子２，３へのダメージ等が軽減される。

なお、第２実施形態に係る半導体モジュール２１のように、外部電極４ｂ，５ｂ（及び電極シート１３ａ）の両面に接続導体１３を設けることで、第１実施形態に係る半導体モジュール１と比較して、同じ接合面積で２倍の接続面積を得ることができる。その結果、第１実施形態に係る半導体モジュール１よりも接続導体１３部分における寄生抵抗が半減でき、寄生インダクタンスが低減される。つまり、接続導体１３を内部電極４ａ，５ａと外部電極４ｂ，５ｂの両面に配置することで、内部電極４ａ，５ａと外部電極４ｂ，５ｂとの接合部における損失を低減し、接合部の信頼性を向上することができる。また、接触抵抗が低減され、接続導体１３の接合部からの発熱を抑制することができる。その結果、半導体モジュール２１のヒートサイクルの振幅が低減され、半導体モジュール２１の信頼性が向上する。

（第３実施形態）
本発明の第３実施形態に係る半導体モジュール２１’について図３を参照して詳細に説明する。第３実施形態に係る半導体モジュール２１’は、内部電極４ａ，５ａに電極シート１３ａを接合することが異なる以外は、第２実施形態に係る半導体モジュール２１と同じである。よって、第２実施形態に係る半導体モジュール２１と同じ構成については同じ符号を付して、異なる部分のみ詳細に説明する。

図３（ａ），（ｂ）に示すように、半導体モジュール２１’は、スイッチング素子２、ダイオード３、ソース電極４、ドレイン電極５及び筐体６を備える。

ソース電極４のソース内部電極４ａは、スイッチング素子２のソース電極層８（及びダイオード３のアノード層１１）に応力緩和部材１４及び電極シート１３ａを介して設けられる。電極シート１３ａは、接続導体１３の一端が接続され、接続導体１３の他端は、ソース外部電極４ｂに接合される。したがって、ソース内部電極４ａは、電極シート１３ａ及び接続導体１３を介してソース外部電極４ｂと電気的に接続される。

ソース内部電極４ａの電極シート１３ａと接する面には、接合部４ｄが設けられ、接合部４ｄに電極シート１３ａが接合される。接合部４ｄと電極シート１３ａとの接合は、超音波接合や抵抗溶接等により行われる。接合部４ｄの厚さは、半導体素子２，３の電極層の積層体の積層方向延長上に位置するソース内部電極４ａの厚さよりも薄く形成される。例えば、ソース内部電極４ａの電極シート１３ａが接触する面と反対側の面に溝を形成することによりソース内部電極４ａに接合部４ｄが形成される。なお、図３（ｂ）では、接合部４ｄをスイッチング素子２とダイオード３との間に設けた例を示しているが、接合部４ｄは、ソース内部電極４ａを半導体素子２，３方向に圧接することを妨げない位置であれば、スイッチング素子２とダイオード３との間に設ける形態に限定されるものではなく、ソース内部電極４ａの側端部にフランジを形成して接合部４ｄとしてもよい。また、接合部４ｄを、複数箇所設けてもよい。

ドレイン電極５のドレイン内部電極５ａは、スイッチング素子２のドレイン電極層７（及びダイオード３のカソード層１２）に電極シート１３ａを介して設けられる。この電極シート１３ａは、接続導体１３の一端が接続され、接続導体１３の他端はドレイン外部電極５ｂに接合される。すなわち、ドレイン内部電極５ａは、電極シート１３ａ及び接続導体１３を介してドレイン外部電極５ｂと電気的に接続される。

ドレイン内部電極５ａの電極シート１３ａと接する面には、接合部５ｄが設けられ、接合部５ｄに電極シート１３ａが接合される。接合部５ｄと電極シート１３ａとの接合は、超音波接合や抵抗溶接等により行われる。接合部５ｄの厚さは、半導体素子２，３の電極層の積層体の積層方向延長上に位置するドレイン内部電極５ａの厚さよりも薄く形成される。例えば、ドレイン内部電極５ａの電極シート１３ａが接触する面と反対側の面に溝を形成することによりドレイン内部電極５ａに接合部５ｄが形成される。なお、図３（ｂ）では、接合部５ｄをスイッチング素子２とダイオード３との間に設けた例を示しているが、接合部５ｄは、ドレイン内部電極５ａを半導体素子方向に圧接することを妨げない位置であれば、スイッチング素子２とダイオード３との間に設ける形態に限定されるものではなく、例えば、ドレイン内部電極５ａの側端部にフランジを形成して接合部５ｄとしてもよい。また、接合部５ｄを、複数箇所設けてもよい。

ゲート電極９のゲート内部電極９ａは、スイッチング素子２のゲート電極層１０に設けられる。そして、ゲート内部電極９ａ及びゲート外部電極９ｂの上面と下面に接続導体１３，１３が接合され、接続導体１３，１３を介してゲート内部電極９ａがゲート外部電極９ｂと電気的に接続される。

以上のような第３実施形態に係る半導体モジュール２１’によれば、内部電極４ａ，５ａと外部電極４ｂ，５ｂとを電気的に接続する電極シート１３ａを内部電極４ａ，５ａに接合することで、電極シート１３ａが内部電極４ａ，５ａと一体化される。その結果、第２実施形態に係る半導体モジュール２１が奏する効果に加えて、さらに、電極シート１３ａが熱履歴や応力等により反ったり、所定の位置から脱離したりすることが防止される。つまり、電極シート１３ａと内部電極４ａ，５ａとの位置関係が固定されることで、電極シート１３ａと半導体素子２，３の位置関係が固定される。さらに、電極シート１３ａにかかる応力等による電極シート１３ａの変形または変位が防止される。その結果、半導体モジュール２１’の絶縁性に対する信頼性が向上する。

また、接合部４ｄ，５ｄを、内部電極４ａ，５ａが圧接される半導体素子２，３の真上や真下の位置（圧接領域）からはずすことで、接合部４ｄ，５ｄを形成することによる圧接力の変化を低減することができる。

また、接合部４ｄ，５ｄの厚さを、１ｍｍ以下とすることで、接合部４ｄ，５ｄと電極シート１３ａとを、低い出力（接合時間、接合時の電流、電圧）で高強度に接合することができる。さらに、接合部４ｄ，５ｄと電極シート１３ａとを接合することにより生じる内部電極４ａ，５ａや電極シート１３ａの反りや残留応力を低減することができる。

以上、本発明の半導体モジュールについて、具体例を示して詳細に説明したが、本発明の半導体モジュールは、上述した実施形態に限らず、本発明の特徴を損なわない範囲で適宜設計変更が可能であり、そのように変更された形態も本発明に技術的範囲に属する。

例えば、本発明は、圧接により半導体素子の電極層と電極とを電気的に接続する半導体モジュールに適用可能であるので、半導体素子（スイッチング素子）の種類や数は、実施形態に限定されるものではない。よって、適宜周知の半導体素子を用い、所定の回路を構成するために必要な数の半導素子を用いて半導体モジュールを構成しても、同様の効果を得ることができる。

また、半導体モジュールの圧接方法は、締結部材（締結部材と弾性部材）による圧接に限定されるものではなく、適宜周知の圧接方法で固定した場合においても、本発明の効果を得ることができる。

また、各実施形態の半導体モジュールの内部電極や外部電極の構造は、ソース電極４、ドレイン電極５、ゲート電極９の個々に適用することで、それぞれ本発明の半導体モジュールの効果を部分的に得ることができる。よって、本発明の各実施形態における内部電極と外部電極の構造を、ソース電極４、ドレイン電極５、ゲート電極９の個々に適用したり、それぞれ組み合わせて適用したりすることで、本発明の実施形態に係る半導体モジュールが有する効果の一部若しくは組み合わせた効果を得ることができる。

また、第１実施形態の半導体モジュールにおいて、内部電極と外部電極の両面に接続導体を接合する形態としてもよく、第２，第３実施形態の半導体モジュールにおいて、内部電極と外部電極の１方の面に接続導体を接合する形態としてもよい。

１，２１，２１’，２２，２７…半導体モジュール
２…スイッチング素子（半導体素子）
３…ダイオード（半導体素子）
４…ソース／エミッタ電極
４ａ…ソース内部電極、４ｂ…ソース外部電極
４ｃ，５ｃ…フランジ
４ｄ，５ｄ…接合部
５…ドレイン／コレクタ電極
５ａ…ドレイン内部電極、５ｂ…ドレイン外部電極
６，２５…筐体
７…ドレイン電極層
８…ソース電極層
９…ゲート電極
９ａ…ゲート内部電極、９ｂ…ゲート外部電極
１０…ゲート電極層
１１…アノード層
１２…カソード層
１３…接続導体
１３ａ…電極シート
１４…応力緩和部材
１５…絶縁板
１６，１８…冷却器
１７…封止材
１９…締結部材
２０…封止部材
２３…ソース／エミッタ電極
２４…ドレイン／コレクタ電極
２６…ゲート電極

Claims (7)

1. 半導体素子と、
   前記半導体素子に形成された電極層と電気的に接続される内部電極と、
   前記半導体素子及び前記内部電極を収容する筐体と、
   を有し、前記筐体内に不活性ガスが気密封止され、前記半導体素子と前記内部電極が圧接により接続される半導体モジュールであって、
   前記内部電極と前記半導体モジュールの外部の回路とを接続する外部電極を、前記筐体を貫通して設け、
   前記外部電極に、前記内部電極と前記外部電極とを電気的に接続する接続導体の一端を接合し、
   前記内部電極に、前記接続導体の他端が接合するフランジを形成し、該フランジに前記接続導体の他端を接合する
   ことを特徴とする半導体モジュール。
2. 半導体素子と、
   前記半導体素子に形成された電極層と電気的に接続される内部電極と、
   前記半導体素子及び前記内部電極を収容する筐体と、
   を有し、前記筐体内に不活性ガスが気密封止され、前記半導体素子と前記内部電極が圧接により接続される半導体モジュールであって、
   前記内部電極と前記半導体モジュールの外部の回路とを接続する外部電極を、前記筐体を貫通して設け、
   前記外部電極に、前記内部電極と前記外部電極とを電気的に接続する接続導体の一端を接合し、
   前記接続導体の他端を、金、銀、インジウム、アルミニウムまたはグラファイトのいずれかを含有する電極シートに接合し、
   該電極シートを前記内部電極に圧接する
   ことを特徴とする半導体モジュール。
3. 前記電極シートを、前記半導体素子と前記内部電極の間に設ける
   ことを特徴とする請求項２に記載の半導体モジュール。
4. 前記内部電極に、前記電極シートを接合する接合部を形成する
   ことを特徴とする請求項２または請求項３に記載の半導体モジュール。
5. 前記接合部に、前記内部電極を構成する材料より熱伝導率が低い材料から構成される被覆層を形成する
   ことを特徴とする請求項４に記載の半導体モジュール。
6. 前記フランジに、前記内部電極を構成する材料より熱伝導率が低い材料から構成される被覆層を形成する
   ことを特徴とする請求項１に記載の半導体モジュール。
7. 前記筐体を、無機絶縁材料により形成する
   ことを特徴とする請求項１から請求項６のいずれか１項に記載の半導体モジュール。

Images