JP7163583B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7163583B2
JP7163583B2 JP2018013706A JP2018013706A JP7163583B2 JP 7163583 B2 JP7163583 B2 JP 7163583B2 JP 2018013706 A JP2018013706 A JP 2018013706A JP 2018013706 A JP2018013706 A JP 2018013706A JP 7163583 B2 JP7163583 B2 JP 7163583B2
Authority
JP
Japan
Prior art keywords
semiconductor element
plate
heat sink
substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018013706A
Other languages
English (en)
Other versions
JP2019134018A (ja
Inventor
崇功 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2018013706A priority Critical patent/JP7163583B2/ja
Priority to CN201910065581.XA priority patent/CN110098178A/zh
Priority to US16/260,579 priority patent/US10658261B2/en
Publication of JP2019134018A publication Critical patent/JP2019134018A/ja
Application granted granted Critical
Publication of JP7163583B2 publication Critical patent/JP7163583B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献１に、半導体装置が開示されている。この半導体装置は、上面電極と下面電極とを有する半導体素子と、上面電極に接続された上側放熱板と、半導体素子を挟んで上側放熱板に対向しているとともに下面電極に接続された下側放熱板とを備える。上側放熱板と下側放熱板とのそれぞれは、セラミック基板の両面に導体層が形成された積層基板で構成されている。
特開２００８－４１７５２号公報
セラミック基板といった絶縁体基板を有する積層基板は、線膨張係数が低いことから、半導体装置の熱変形を抑制して、半導体素子に生じる応力を低減することができる。そのことから、上記した半導体装置のように、大電流での動作が必要とされる半導体装置では、従来の銅やアルミニウムで構成された導体板に代えて、全ての放熱板に積層基板を採用することが提案されている。しかしながら、絶縁体基板を構成する材料（例えば、窒化ケイ素といったセラミック）は、従来の放熱板を構成する導体（例えば、銅やアルミニウム）と比較して、熱伝導性の点で劣る。そのことから、放熱板に絶縁体基板を採用すると、半導体素子に生じる応力が低減される一方で、半導体素子の放熱性も低下するというトレードオフが生じる。本明細書は、このようなトレードオフを解決又は低減し得る技術を提供する。
本明細書が開示する半導体装置は、上面電極と下面電極とを有する第１半導体素子と、上面電極に接続された第１上側放熱板と、第１半導体素子を挟んで第１上側放熱板に対向しているとともに、下面電極に接続された第１下側放熱板とを備える。第１上側放熱板と第１下側放熱板との一方は、絶縁体基板（例えばセラミック基板）の両面に導体層が形成された積層基板であり、第１上側放熱板と第１下側放熱板との他方は、絶縁体基板よりも熱伝導率の高い導体で構成された導体板である。
上記の半導体装置では、第１半導体素子を挟んで対向する第１上側放熱板と第１下側放熱板との一方に積層基板が採用されており、その他方に導体板が採用されている。絶縁体基板を有する積層基板は、線膨張係数が低いことから、半導体装置の熱変形を抑制して、半導体素子に生じる応力を低減することができる。一方、導体板は、セラミック基板のような絶縁体基板を有さないことから、積層基板よりも熱伝導性において優れる。従って、上記した構成によると、積層基板によって第１半導体素子に生じる応力が低減されるとともに、導体板によって第１半導体素子が必要とする放熱性を確保することができる。
実施例１の半導体装置１０の平面図を示す。 図１中のＩＩ－ＩＩ線における断面図を示す。 実施例２の半導体装置１１０の断面図を示す 実施例３の半導体装置２１０の平面図を示す。 図４中のＶ－Ｖ線における断面図を示す。 実施例４の半導体装置３１０の断面図を示す。 実施例５の半導体装置４１０の断面図を示す。 実施例６の半導体装置５１０の断面図を示す。
本技術の一実施形態では、半導体装置が、絶縁シートをさらに備えてもよい。この場合、絶縁シートは、導体板の第１半導体素子とは反対側に位置する表面に接合されていてもよい。このような構成によると、第１半導体素子と電気的に接続された導体板の表面が、外部の機器（例えば冷却器）から電気的に絶縁される。絶縁シートが半導体装置に一体化されていることで、半導体装置を外部の機器（例えば冷却器）と組み合わせる作業を容易に行うことができる。
本技術の一実施形態では、第１上側放熱板が積層基板であり、第１下側放熱板が導体板であってもよい。このような構成は、例えば、第１半導体素子の上面電極の面積が、第１半導体素子の下面電極の面積よりも小さいときに、有利である。上面電極の面積が下面電極の面積よりも小さい場合、第１半導体素子の熱は、上面電極よりも下面電極からより多く放出される。従って、下面電極に接続された第１下側放熱板が、放熱性に優れた導体板であると、第１半導体素子をより効果的に除熱又は冷却することができる。
上記に加え、又は、代えて、第１半導体素子の上面側には、上面電極に加えて、少なくとも一つの配線層が設けられていてもよい。このような場合も、第１上側放熱板が積層基板であり、第１下側放熱板が導体板であると有利である。絶縁体基板を有する積層基板は、線膨張係数が低いので、温度変化に伴う変形量が比較的に小さい。従って、上面電極に接続された第１上側放熱板が、熱変形の小さい積層基板であると、上面電極に生じる変形も抑制され、それに近接する配線層への影響やダメージも低減される。
本技術の一実施形態では、半導体装置が、上面電極と下面電極とを有する第２半導体素子と、第２半導体素子の上面電極に接続された第２上側放熱板と、第２半導体素子を挟んで第２上側放熱板に対向しているとともに、第２半導体素子の下面電極に接続された第２下側放熱板とをさらに備えてもよい。この場合、第２上側放熱板は、絶縁体基板の両面に導体層が形成された積層基板であり、第２下側放熱板は、第２上側放熱板の絶縁体基板よりも熱伝導率の高い導体で構成された導体板であってもよい。第２下側放熱板は、継手部を介して、第１上側放熱板へ電気的に接続されていてもよい。そして、継手部は、導体板である第２下側放熱板に一体に形成されているとともに、接合層（例えば、はんだ接合層）を介して、積層基板である第１上側放熱板に接合されていてもよい。
上記した実施形態では、第２下側放熱板が、継手部を介して、第１上側放熱板に接続されている。このような継手部は、第１上側放熱板と第２下側放熱板との一方へ一体に設けられていると、半導体装置の製造において有利である。この場合、継手部は、第１上側放熱板と第２下側放熱板との他方へ、接合層（例えば、はんだ接合層）を介して接合される。この接合層の耐久性を高めるためには、接合層に生じる応力を抑制することが好ましい。この点に関して、積層基板の温度変化に伴う変形量は、導体板のそれと比較して小さい。従って、第２下側放熱板（即ち、導体板）に継手部が一体に設けられ、その継手部が第１上側放熱板（即ち、積層基板）へ接合される構成であると、接合層に生じる応力を低減することができる。加えて、導体板である第２下側放熱板には、積層基板である第１上側放熱板と比較して、継手部を一体に形成しやすい。
本技術の他の側面による一実施形態では、第１上側放熱板が導体板であり、第１下側放熱板が積層基板であってもよい。このような構成は、例えば、第１半導体素子の下面電極の面積が、第１半導体素子の上面電極の面積よりも大きいときに、有利となり得る。第１上側放熱板及び第１下側放熱板が熱膨張すると、それらの変形（即ち、荷重）は上面電極及び下面電極から第１半導体素子へそれぞれ伝わる。このとき、下面電極の面積が上面電極の面積よりも大きいと、第１半導体素子は、下面電極から伝わる変形（即ち、荷重）の影響をより強く受ける。そのことから、下面電極の面積が上面電極の面積よりも大きい場合は、下面電極に接続された第１下側放熱板に、熱変形の小さい積層基板を採用することによって、第１半導体素子に加えられる荷重（即ち、それに起因する半導体素子の応力）を低減することができる。
上記した実施形態においても、半導体装置は、上面電極と下面電極とを有する第２半導体素子と、第２半導体素子の上面電極に接続された第２上側放熱板と、第２半導体素子を挟んで第２上側放熱板に対向しているとともに、第２半導体素子の下面電極に接続された第２下側放熱板とをさらに備えてもよい。この場合、第２下側放熱板は、絶縁体基板の両面に導体層が形成された積層基板であり、第２上側放熱板は、第２下側放熱板の絶縁体基板よりも熱伝導率の高い導体で構成された導体板であってもよい。第１上側放熱板は、継手部を介して第２下側放熱板に接続されていてもよい。そして、継手部は、導体板である第１上側放熱板に一体に形成されているとともに、接合層（例えば、はんだ接合層）を介して、積層基板である下側放熱板に接合されていてもよい。このような構成においても、導体板である第１上側放熱板に継手部が一体に設けられ、その継手部が積層基板である第２上側放熱板へ接合されているので、継手部と第２下側放熱板との間の接合層（例えば、はんだ）に加えられる変形を低減することができ、それによって、当該接合層の耐久性を高めることができる。
本技術の一実施形態において、第１上側放熱板又は第１下側放熱板の積層基板と、第２上側放熱板又は第２下側放熱板の積層基板は、単一の積層基板によって構成されていてもよい。即ち、第１半導体素子に接続された積層基板と、第２半導体素子に接続された積層基板は、単一の積層基板によって構成されていてもよい。但し、他の実施形態として、第１半導体素子に接続された積層基板と、第２半導体素子に接続された積層基板は、互いに独立した個別の積層基板であってもよい。
（実施例１）図面を参照して、実施例１の半導体装置１０について説明する。本実施例の半導体装置１０は、パワー半導体装置であって、例えば電気自動車、ハイブリッド車、燃料電池車といった電動自動車において、コンバータやインバータといった電力変換回路に用いることができる。但し、半導体装置１０の用途は特に限定されない。半導体装置１０は、様々な装置や回路に広く採用することができる。
図１、図２に示すように、半導体装置１０は、第１半導体素子２０と、第２半導体素子５０と、封止体１２と、複数の端子１４、１５、１６、１８、１９を備える。第１半導体素子２０と第２半導体素子５０は、封止体１２の内部に封止されている。封止体１２は、特に限定されないが、例えばエポキシ樹脂といった熱硬化性樹脂で構成されている。各々の端子１４、１５、１６、１８、１９は、封止体１２の外部から内部に亘って延びており、封止体１２の内部で第１半導体素子２０及び第２半導体素子５０の少なくとも一方に電気的に接続されている。一例ではあるが、複数の端子１４、１５、１６、１８、１９には、電力用であるＰ端子１４、Ｎ端子１５及びＯ端子１６と、信号用である複数の第１信号端子１８及び複数の第２信号端子１９が含まれる。
第１半導体素子２０と第２半導体素子５０は、パワー半導体素子であり、互いに同一の構成を有する。第１半導体素子２０は、半導体基板２２と上面電極２４と下面電極２６とを有する。上面電極２４は、半導体基板２２の上面に設けられており、下面電極２６は、半導体基板２２の下面に設けられている。即ち、第１半導体素子２０は、半導体基板２２を挟んで一対の電極２４、２６を有する縦型の半導体素子である。下面電極２６は、第１半導体素子２０の下面全体を画定しているが、上面電極２４は、第１半導体素子２０の上面の一部（詳しくは、周辺部分を除く範囲）を画定している。従って、上面電極２４の面積は、下面電極２６の面積よりも小さい。第１半導体素子２０はさらに、信号用の配線層２８を備えている。配線層２８は、上面電極２４と共に、第１半導体素子２０の上面側に設けられている。図示省略するが、配線層２８は、半導体基板２２の上面に設けられた絶縁膜内に位置している。
同様に、第２半導体素子５０は、半導体基板５２と上面電極５４と下面電極５６とを有する。上面電極５４は、半導体基板５２の上面に設けられており、下面電極５６は、半導体基板５２の下面に設けられている。第２半導体素子５０もまた、半導体基板５２を挟んで一対の電極５４、５６を有する縦型の半導体素子である。下面電極５６は、第２半導体素子５０の下面全体を画定しているが、上面電極５４は、第２半導体素子５０の上面の一部（詳しくは、周縁部分を除く範囲）を画定している。従って、上面電極５４の面積は、下面電極５６の面積よりも小さい。第２半導体素子５０はさらに、信号用の配線層５８を備えている。配線層５８は、上面電極５４と共に、第２半導体素子５０の上面側に設けられている。図示省略するが、配線層５８は、半導体基板５２の上面に設けられた絶縁膜内に位置している。
一例ではあるが、本実施例における第１半導体素子２０及び第２半導体素子５０は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。また、半導体基板２２、５２は、炭化シリコン（ＳｉＣ）基板である。但し、第１半導体素子２０及び第２半導体素子５０は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はＲＣ－ＩＧＢＴ（Reverse Conducting - IGBT）といった、他の種類のパワー半導体素子であってもよい。また、半導体基板２２、５２を構成する材料は、炭化シリコンに限定されず、例えば、シリコン（Ｓｉ）又は窒化物半導体といった他の半導体であってよい。さらに、第１半導体素子２０及び第２半導体素子５０の各々は、ダイオードとＩＧＢＴ（又はＭＯＳＦＥＴ）といった、二以上の半導体素子の組み合わせに置き換えられてもよい。
半導体装置１０は、第１上側放熱板３０と第１下側放熱板４０とをさらに備える。第１上側放熱板３０と第１下側放熱板４０は、第１半導体素子２０を挟んで互いに対向している。第１上側放熱板３０は、第１半導体素子２０の上面電極２４に接続されており、かつ、封止体１２の上面１２ａに沿って配置されている。一例ではあるが、第１上側放熱板３０は、第１半導体素子２０の上面電極２４にはんだ付けされており、第１上側放熱板３０と上面電極２４との間には、はんだ接合層３８が形成されている。第１下側放熱板４０は、第１半導体素子２０の下面電極２６に接続されており、かつ、封止体１２の下面１２ｂに沿って配置されている。一例ではあるが、第１下側放熱板４０は、第１半導体素子２０の下面電極２６にはんだ付けされており、第１下側放熱板４０と下面電極２６との間には、はんだ接合層４８が形成されている。
第１上側放熱板３０は、絶縁体基板３２と内側導体層３４と外側導体層３６とを有する。内側導体層３４は、絶縁体基板３２の内面（図２における下面）に設けられており、外側導体層３６は、絶縁体基板３２の外面（図２における上面）に設けられている。このように、第１上側放熱板３０は、絶縁体基板３２の両面に導体層３４、３６を有する積層基板である。内側導体層３４は、はんだ接合層３８を介して、第１半導体素子２０の上面電極２４に接合されている。これにより、内側導体層３４は、第１半導体素子２０に接続された電気回路の一部を構成する。外側導体層３６は、封止体１２の上面１２ａに露出しており、第１半導体素子２０の熱を外部へ放出する。なお、本実施例の第１上側放熱板３０は、後述する第２上側放熱板６０とともに、単一の積層基板によって構成されている。
一例ではあるが、本実施例における第１上側放熱板３０には、積層基板の一例として、ＤＢＣ（Direct Bonded Copper）基板が採用されている。即ち、絶縁体基板３２は、セラミック基板であり、例えば窒化アルミニウム又は窒化シリコンといったセラミックで構成されている。内側導体層３４と外側導体層３６との各々は、銅（又は銅合金）で構成されている。但し、第１上側放熱板３０は、ＤＢＣ基板に限定されない。絶縁体基板３２については、セラミックに限定されず、他の絶縁体で構成されてもよい。内側導体層３４と外側導体層３６とについては、銅に限定されず、アルミニウムといった他の金属又はその他の導体で構成されてもよい。そして、絶縁体基板３２と各導体層３４、３６との間の接合構造についても、特に限定されない。
第１下側放熱板４０は、導体で構成された導体板であり、絶縁体基板を有さない。第１下側放熱板４０は、第１上側放熱板３０の絶縁体基板３２よりも、熱伝導率の高い導体で構成されている。一例であるが、本実施例における第１下側放熱板４０には、導体板の一例として、銅板が採用されている。但し、第１下側放熱板４０は、銅板に限定されず、アルミニウムといった他の金属又はその他の導体で構成されてもよい。前述したように、第１下側放熱板４０は、第１半導体素子２０の下面電極２６に、はんだ接合層４８を介して接合されている。これにより、第１下側放熱板４０は、第１半導体素子２０に接続された電気回路の一部を構成する。第１下側放熱板４０には、図１に示すＰ端子１４が接続されている。
半導体装置１０は、第２上側放熱板６０と第２下側放熱板７０とをさらに備える。第２上側放熱板６０と第２下側放熱板７０は、第２半導体素子５０を挟んで互いに対向している。第２上側放熱板６０は、第２半導体素子５０の上面電極５４に接続されており、かつ、封止体１２の上面１２ａに露出している。一例ではあるが、第２上側放熱板６０は、第２半導体素子５０の上面電極５４にはんだ付けされており、第２上側放熱板６０と上面電極５４との間には、はんだ接合層６８が形成されている。第２下側放熱板７０は、第２半導体素子５０の下面電極５６に接続されており、かつ、封止体１２の下面１２ｂに露出している。一例ではあるが、第２下側放熱板７０は、第２半導体素子５０の下面電極５６にはんだ付けされており、第２下側放熱板７０と下面電極５６との間には、はんだ接合層７８が形成されている。
第２上側放熱板６０は、絶縁体基板６２と内側導体層６４と外側導体層６６とを有する。内側導体層６４は、絶縁体基板６２の内面（図２における下面）に設けられており、外側導体層６６は、絶縁体基板６２の外面（図２における上面）に設けられている。このように、第２上側放熱板６０は、絶縁体基板６２の両面に導体層６４、６６を有する積層基板である。内側導体層６４は、はんだ接合層６８を介して、第２半導体素子５０の上面電極５４に接合されている。これにより、内側導体層６４は、第２半導体素子５０に接続された電気回路の一部を構成する。内側導体層６４には、図１に示すＮ端子１５が接続されている。外側導体層６６は、封止体１２の上面１２ａに露出しており、第２半導体素子５０の熱を外部へ放出する。
前述したように、第２上側放熱板６０は、前述した第１上側放熱板３０とともに、単一の積層基板によって構成されている。従って、本実施例における第２上側放熱板６０には、第１上側放熱板３０と同じく、ＤＢＣ基板が採用されている。但し、第２上側放熱板６０についても、ＤＢＣ基板に限定されず、各種の積層基板を採用することができる。第１上側放熱板３０の絶縁体基板３２と、第２上側放熱板６０の絶縁体基板６２は、単一の絶縁体基板（例えば、セラミック基板）によって構成されており、互いに境界なく連続している。同様に、第１上側放熱板３０の外側導体層３６と、第２上側放熱板６０の外側導体層６６は、単一の導体層によって構成されており、互いに境界なく連続している。その一方で、第１上側放熱板３０の内側導体層３４と、第２上側放熱板６０の内側導体層６４は、互いに独立した導体領域となっており、絶縁体基板３２、６２上では互いに絶縁されている。なお、他の実施形態として、第１上側放熱板３０と第２上側放熱板６０は、互いに独立した個別の積層基板（例えば、図７参照）で構成されてもよい。
第２下側放熱板７０は、導体で構成された導体板であり、絶縁体基板を有さない。第２下側放熱板７０は、第２上側放熱板６０の絶縁体基板６２よりも、熱伝導率の高い導体で構成されている。一例であるが、本実施例における第２下側放熱板７０にも、導体板の一例として、銅板が採用されている。但し、第２下側放熱板７０は、銅板に限定されず、アルミニウムといった他の金属又はその他の導体で構成されてもよい。前述したように、第２下側放熱板７０は、第２半導体素子５０の下面電極５６に、はんだ接合層７８を介して接合されている。これにより、第２下側放熱板７０は、第２半導体素子５０に接続された電気回路の一部を構成する。第２下側放熱板７０には、図１に示すＯ端子１６が接続されている。
第２下側放熱板７０は、継手部８０を介して、第１上側放熱板３０の内側導体層３４に接続されている。これにより、第１半導体素子２０と第２半導体素子５０は、継手部８０を介して直列に接続されている。継手部８０は、導体板である第２下側放熱板７０に一体に形成されているとともに、はんだ接合層８２を介して積層基板である第１上側放熱板３０の内側導体層３４に接合されている。なお、はんだ接合層８２は、はんだに限定されず、他の材料で構成されていてもよい。
以上のように、本実施例の半導体装置１０では、第１半導体素子２０を挟んで対向する第１上側放熱板３０と第１下側放熱板４０との一方に、絶縁体基板３２を有する積層基板が採用されている。そして、その他方には、絶縁体基板３２よりも熱伝導率の高い導体で構成された導体板が採用されている。絶縁体基板３２を有する積層基板（即ち、第１上側放熱板３０）は、線膨張係数が低いことから、半導体装置１０の熱膨張を抑制して、第１半導体素子２０に生じる応力を低減することができる。一方、導体板で構成された第１下側放熱板４０は、熱伝導性に優れることから、第１半導体素子２０の熱をより多く外部へ放出することができる。従って、本実施例の構成によると、第１上側放熱板３０（即ち、積層基板）によって半導体装置１０の熱変形が抑制され、第１半導体素子２０に生じる応力が低減されるとともに、第１下側放熱板４０（即ち、導体板）によって第１半導体素子２０が必要とする放熱性を確保することができる。
同様に、第２半導体素子５０についても、第２上側放熱板６０と第２下側放熱板７０との一方に、絶縁体基板６２を有する積層基板が採用されており、その他方に、絶縁体基板６２よりも熱伝導率の高い導体で構成された導体板が採用されている。従って、本実施例の構成によると、第２上側放熱板６０（即ち、積層基板）によって半導体装置１０の熱変形が抑制され、第２半導体素子５０に生じる応力が低減されるとともに、第２下側放熱板７０（即ち、導体板）によって第２半導体素子５０が必要とする放熱性を確保することができる。なお、他の実施形態として、半導体装置１０は、第２半導体素子５０を備えなくてもよい。あるいは、半導体装置１０は、第１半導体素子２０及び第２半導体素子５０を含め、三以上の半導体素子を備えてもよい。半導体装置１０が備える半導体素子の数は、特に限定されない。半導体装置１０が複数の半導体素子を備える場合、複数の半導体素子の少なくとも一つについて、本実施例で開示する技術（即ち、積層基板と導体板との組み合わせ）を採用することができる。
本実施例の半導体装置１０では、第１上側放熱板３０が積層基板であり、第１下側放熱板４０が導体板である。このような構成は、第１半導体素子２０の上面電極２４の面積が、第１半導体素子２０の下面電極２６の面積よりも小さいときに、有利である。上面電極２４の面積が下面電極２６の面積よりも小さい場合、第１半導体素子２０の熱は、上面電極２４よりも下面電極２６からより多く放出される。この点に関して、導体板である第１下側放熱板４０は、セラミック基板のような絶縁体基板を有さないことから、第１上側放熱板３０よりも熱伝導性において優れる。従って、下面電極２６に接続された第１下側放熱板４０が、放熱性に優れた導体板であると、第１半導体素子２０をより効果的に除熱又は冷却することができる。この点については、第２半導体素子５０においても同様である。
上記に加えて、第１半導体素子２０の上面側には、上面電極２４に加えて、少なくとも一つの配線層２８が設けられている。この点に関しても、第１上側放熱板３０が積層基板であり、第１下側放熱板４０が導体板であると有利である。絶縁体基板を有する積層基板は、線膨張係数が低いので、温度変化に伴う変形量が比較的に小さい。従って、上面電極２４に接続された第１上側放熱板３０が、熱変形の小さい積層基板であると、上面電極２４に生じる変形も抑制され、それに近接する配線層２８への影響やダメージも低減される。
本実施例の半導体装置１０では、第２下側放熱板７０が、継手部８０を介して、第１上側放熱板３０に接続されている。継手部８０は、第２下側放熱板７０へ一体に設けられているとともに、第１上側放熱板３０の内側導体層３４へ、はんだ接合層８２を介して接合されている。はんだ接合層８２の耐久性を高めるためには、はんだ接合層８２に生じる応力を抑制することが好ましい。この点に関して、第１上側放熱板３０は、絶縁体基板３２を有する積層基板であることから、導体板である第２下側放熱板７０と比較して、温度変化に伴う変形量が小さい。従って、第２下側放熱板７０（即ち、導体板）に継手部８０が一体に設けられ、その継手部８０が第１上側放熱板３０（即ち、積層基板）へ接合される構成であると、はんだ接合層８２に生じる応力を低減することができる。加えて、導体板である第２下側放熱板７０には、積層基板である第１上側放熱板３０と比較して、継手部８０を一体に形成しやすい。
（実施例２）図３を参照して、実施例２の半導体装置１１０について説明する。本実施例の半導体装置１１０は、絶縁シート１１２をさらに備えており、この点において実施例１の半導体装置１０と相違する。本実施例の半導体装置１１０の他の構成については、実施例１の半導体装置１０と共通することから、ここでは重複する説明を省略する。なお、二つの実施例１、２において共通する構成には、基本的に同一の符号が付されている。
絶縁シート１１２は、封止体１２の下面１２ｂに沿って設けられており、第１下側放熱板４０の下面（即ち、第１半導体素子２０とは反対側に位置する表面）と、第２下側放熱板７０の下面（即ち、第２半導体素子５０とは反対側に位置する表面）とを覆っている。このような構成によると、第１半導体素子２０と電気的に接続された第１下側放熱板４０の下面、及び、第２半導体素子５０と電気的に接続された第２下側放熱板７０の下面が、外部の機器（例えば冷却器）から電気的に絶縁される。絶縁シート１１２が半導体装置１１０に一体化されていることで、半導体装置１１０を外部の機器（例えば冷却器）と組み合わせる作業を容易に行うことができる。
本実施例における絶縁シート１１２は、絶縁性を有する樹脂材料で構成されている。但し、絶縁シート１１２を構成する材料は、絶縁性材料であればよく、特に限定されない。なお、封止体１２の上面１２ａに関しては、露出する外側導体層３６、６６が、絶縁体基板３２、６２によって半導体素子２０、５０から絶縁されているので、絶縁シート１１２が必要とされない。そのことから、一例ではあるが、半導体装置１０の製造では、封止体１２をモールド成形したい後に、封止体１２の上面１２ａを研削することによって、外側導体層３６、６６を露出させることや、半導体装置１０の厚み寸法を調整することができる。
（実施例３）図４、図５を参照して、実施例３の半導体装置２１０について説明する。本実施例の半導体装置２１０では、第１上側放熱板２３０及び第２上側放熱板２６０に導体板が採用され、第１下側放熱板２４０及び第２下側放熱板２７０に積層基板が採用されている。加えて、継手部２８０が、第１上側放熱板２３０に一体に形成されているとともに、はんだ接合層２８２を介して第２下側放熱板２７０の内側導体層２７４に接合されている。これらの点は、実施例１の半導体装置１０と相違する。本実施例の半導体装置２１０の他の構成については、実施例１の半導体装置１０と共通することから、ここでは重複する説明を省略する。なお、二つの実施例１、３において共通する構成には、基本的に同一の符号が付されている。
第１上側放熱板２３０は、導体で構成された導体板であり、絶縁体基板を有さない。第１上側放熱板２３０は、後述する第１下側放熱板２４０の絶縁体基板２４２よりも、熱伝導率の高い導体で構成されている。一例であるが、本実施例における第１上側放熱板２３０には、導体板の一例として、銅板が採用されている。但し、第１上側放熱板２３０は、銅板に限定されず、アルミニウムといった他の金属又はその他の導体で構成されてもよい。第１上側放熱板２３０は、第１半導体素子２０の上面電極２４に、はんだ接合層３８を介して接合されている。これにより、第１上側放熱板２３０は、第１半導体素子２０に接続された電気回路の一部を構成する。
第１下側放熱板２４０は、絶縁体基板２４２と内側導体層２４４と外側導体層２４６とを有する。内側導体層２４４は、絶縁体基板２４２の内面（図５における上面）に設けられており、外側導体層２４６は、絶縁体基板２４２の外面（図５における下面）に設けられている。このように、第１下側放熱板２４０は、絶縁体基板２４２の両面に導体層２４４、２４６を有する積層基板である。内側導体層２４４は、はんだ接合層４８を介して、第１半導体素子２０の下面電極２６に接合されている。これにより、内側導体層２４４は、第１半導体素子２０に接続された電気回路の一部を構成する。内側導体層２４４には、図４に示すＰ端子１４が接続されている。
第１下側放熱板２４０の外側導体層２４６は、封止体１２の下面１２ｂに露出しており、第１半導体素子２０の熱を外部へ放出する。なお、本実施例の第１下側放熱板２４０は、後述する第２下側放熱板２７０とともに、単一の積層基板によって構成されている。一例ではあるが、本実施例における第１下側放熱板２４０には、積層基板の一例として、ＤＢＣ（Direct Bonded Copper）基板が採用されている。但し、第１下側放熱板２４０に採用する積層基板は、ＤＢＣ基板又は他の特定の積層基板に限定されない。
第２上側放熱板２６０は、導体で構成された導体板であり、絶縁体基板を有さない。第２上側放熱板２６０は、後述する第２下側放熱板２７０の絶縁体基板２７２よりも、熱伝導率の高い導体で構成されている。一例であるが、本実施例における第２上側放熱板２６０には、導体板の一例として、銅板が採用されている。但し、第２上側放熱板２６０は、銅板に限定されず、アルミニウムといった他の金属又はその他の導体で構成されてもよい。第２上側放熱板２６０は、第２半導体素子５０の上面電極５４に、はんだ接合層６８を介して接合されている。これにより、第２上側放熱板２６０は、第２半導体素子５０に接続された電気回路の一部を構成する。第２上側放熱板２６０には、図４に示すＮ端子１５が接続されている。
第２下側放熱板２７０は、絶縁体基板２７２と内側導体層２７４と外側導体層２７６とを有する。内側導体層２７４は、絶縁体基板２７２の内面（図５における上面）に設けられており、外側導体層２７６は、絶縁体基板２７２の外面（図５における下面）に設けられている。このように、第２下側放熱板２７０は、絶縁体基板２７２の両面に導体層２７４、２７６を有する積層基板である。内側導体層２７４は、はんだ接合層７８を介して、第２半導体素子５０の下面電極５６に接合されている。これにより、内側導体層２７４は、第２半導体素子５０に接続された電気回路の一部を構成する。内側導体層２７４には、図４に示すＯ端子１６が接続されている。外側導体層２７６は、封止体１２の下面１２ｂに露出しており、第２半導体素子５０の熱を外部へ放出する。
前述したように、第２下側放熱板２７０は、前述した第１下側放熱板２４０とともに、単一の積層基板によって構成されている。従って、本実施例における第２下側放熱板２７０には、第１下側放熱板２４０と同じく、ＤＢＣ基板が採用されている。但し、第２下側放熱板２７０についても、ＤＢＣ基板に限定されず、各種の積層基板を採用することができる。一例ではあるが、第１下側放熱板２４０の絶縁体基板２４２と、第２下側放熱板２７０の絶縁体基板２７２は、単一の絶縁体基板（例えば、セラミック基板）によって構成されており、互いに境界なく連続している。同様に、第１下側放熱板２４０の外側導体層２４６と、第２下側放熱板２７０の外側導体層２７６は、単一の導体層によって構成されており、互いに境界なく連続している。その一方で、第１下側放熱板２４０の内側導体層２４４と、第２下側放熱板２７０の内側導体層２７４は、互いに独立した導体領域となっており、絶縁体基板２４２、２７２上では互いに絶縁されている。なお、他の実施形態として、第１下側放熱板２４０と第２下側放熱板２７０は、互いに独立した個別の積層基板（例えば、図８参照）で構成されてもよい。
本実施例の半導体装置２１０においても、第１半導体素子２０を挟んで対向する第１上側放熱板２３０と第１下側放熱板２４０との一方に、絶縁体基板２４２を有する積層基板が採用されている。そして、その他方には、絶縁体基板２４２よりも熱伝導率の高い導体で構成された導体板が採用されている。従って、本実施例の構成によっても、第１下側放熱板２４０（即ち、積層基板）によって半導体装置１０の熱変形が抑制され、第１半導体素子２０に生じる応力が低減されるとともに、第１上側放熱板２３０（即ち、導体板）によって第１半導体素子２０が必要とする放熱性を確保することができる。
本実施例の半導体装置２１０では、本技術の他の側面に基づいて、第１上側放熱板２３０に導体板が採用されており、第１下側放熱板２４０に積層基板が採用されている。このような構成は、第１半導体素子２０の下面電極２６の面積が、第１半導体素子２０の上面電極２４の面積よりも大きいときに、有利となり得る。第１上側放熱板２３０及び第１下側放熱板２４０が熱膨張すると、それらの変形（即ち、荷重）は上面電極２４及び下面電極２６から第１半導体素子２０へそれぞれ伝わる。このとき、下面電極２６の面積が上面電極２４の面積よりも大きいと、第１半導体素子２０は、下面電極２６から伝わる変形（即ち、荷重）の影響をより強く受ける。そのことから、下面電極２６の面積が上面電極２４の面積よりも大きい場合は、下面電極２６に接続された第１下側放熱板２４０に、熱変形の小さい積層基板を採用することによって、第１半導体素子２０に加えられる荷重（即ち、それに起因する第１半導体素子２０の応力）を低減することができる。第２半導体素子５０においても同様であり、それは明らかであることから、ここでは重複する説明を省略する。
本実施例の半導体装置２１０においても、第２下側放熱板２７０が、継手部２８０を介して、第１上側放熱板２３０に接続されている。但し、本実施例における継手部８０は、第１上側放熱板２３０へ一体に設けられているとともに、第２下側放熱板２７０の内側導体層２７４へ、はんだ接合層８２を介して接合されている。前述したように、はんだ接合層８２の耐久性を高めるためには、はんだ接合層８２に生じる応力を抑制することが好ましい。この点に関して、第２下側放熱板２７０は、絶縁体基板２７２を有する積層基板であることから、導体板である第１上側放熱板２３０と比較して、温度変化に伴う変形量が小さい。従って、第１上側放熱板２３０（即ち、導体板）に継手部８０が一体に設けられ、その継手部８０が第２下側放熱板２７０（即ち、積層基板）へ接合される構成であると、はんだ接合層８２に生じる応力を低減することができる。加えて、導体板である第１上側放熱板２３０には、積層基板である第２下側放熱板２７０と比較して、継手部８０を一体に形成しやすい。
（実施例４）図６を参照して、実施例４の半導体装置３１０について説明する。本実施例の半導体装置３１０は、絶縁シート３１２をさらに備えており、この点において実施例３の半導体装置２１０と相違する。本実施例の半導体装置３１０の他の構成については、実施例３の半導体装置２１０と共通することから、ここでは重複する説明を省略する。なお、二つの実施例３、４において共通する構成には、基本的に同一の符号が付されている。
絶縁シート３１２は、封止体１２の上面１２ａに沿って設けられており、第１上側放熱板２３０の上面（即ち、第１半導体素子２０とは反対側に位置する表面）と、第２上側放熱板２６０の上面（即ち、第２半導体素子５０とは反対側に位置する表面）とを覆っている。このような構成によると、第１半導体素子２０と電気的に接続された第１上側放熱板２３０の上面、及び、第２半導体素子５０と電気的に接続された第２上側放熱板２６０の下面が、外部の機器（例えば冷却器）から電気的に絶縁される。絶縁シート３１２が半導体装置３１０に一体化されていることで、半導体装置３１０を外部の機器（例えば冷却器）と組み合わせる作業を容易に行うことができる。
本実施例における絶縁シート３１２は、絶縁性を有する樹脂材料で構成されている。但し、絶縁シート３１２を構成する材料は、絶縁性材料であればよく、特に限定されない。なお、封止体１２の下面１２ｂに関しては、露出する外側導体層２４６、２７６が、絶縁体基板２４２、２７２によって半導体素子２０、５０から絶縁されているので、絶縁シート３１２が必要とされない。そのことから、一例ではあるが、半導体装置３１０の製造では、封止体１２をモールド成形したい後に、封止体１２の下面１２ｂを研削することによって、外側導体層２４６、２７６を露出させることや、半導体装置１０の厚み寸法を調整することができる。
（実施例５）図７を参照して、実施例５の半導体装置４１０について説明する。本実施例の半導体装置４１０では、第１上側放熱板４３０と第２上側放熱板４６０とが、互いに独立した個別の積層基板で構成されており、この点において実施例１の半導体装置１０と相違する。本実施例の半導体装置４１０の他の構成については、実施例１の半導体装置１０と共通することから、ここでは重複する説明を省略する。なお、二つの実施例１、５において共通する構成には、基本的に同一の符号が付されている。
第１上側放熱板４３０は、絶縁体基板４３２と内側導体層４３４と外側導体層４３６とを有する。内側導体層４３４は、絶縁体基板４３２の内面（図７における下面）に設けられており、外側導体層４３６は、絶縁体基板４３２の外面（図７における上面）に設けられている。同様に、第２上側放熱板４６０は、絶縁体基板４６２と内側導体層４６４と外側導体層４６６とを有する。内側導体層４６４は、絶縁体基板４６２の内面（図７における下面）に設けられており、外側導体層４６６は、絶縁体基板４６２の外面（図７における上面）に設けられている。本実施例における第１上側放熱板４３０及び第２上側放熱板４６０には、ＤＢＣ基板が採用されている。但し、第１上側放熱板４３０及び第２上側放熱板４６０には、ＤＢＣ基板に限られず、各種の積層基板を採用することができる。
本実施例の半導体装置４１０では、第１上側放熱板４３０と第２上側放熱板４６０とが、互いに独立した個別の積層基板で構成されているので、個々の積層基板のサイズ（面積）を比較的に小さくすることができる。これにより、半導体装置４１０が温度変化に伴って変形したときに、第１上側放熱板４３０や第２上側放熱板４６０に生じる応力を低減することができる。第１上側放熱板４３０や第２上側放熱板４６０に生じる応力が低減されることで、第１上側放熱板４３０や第２上側放熱板４６０の損傷（特に、比較的に脆い絶縁体基板４３２、４６２の破断）を回避又は低減することができる。
（実施例６）図８を参照して、実施例６の半導体装置５１０について説明する。本実施例の半導体装置５１０では、第１下側放熱板５４０と第２下側放熱板５７０とが、互いに独立した個別の積層基板で構成されており、この点において実施例３の半導体装置２１０と相違する。本実施例の半導体装置５１０の他の構成については、実施例３の半導体装置２１０と共通することから、ここでは重複する説明を省略する。なお、二つの実施例３、６において共通する構成には、基本的に同一の符号が付されている。
第１下側放熱板５４０は、絶縁体基板５４２と内側導体層５４４と外側導体層５４６とを有する。内側導体層５４４は、絶縁体基板５４２の内面（図８における上面）に設けられており、外側導体層５４６は、絶縁体基板５４２の外面（図８における下面）に設けられている。同様に、第２下側放熱板５７０は、絶縁体基板５７２と内側導体層５７４と外側導体層５７６とを有する。内側導体層５７４は、絶縁体基板５７２の内面（図８における上面）に設けられており、外側導体層５７６は、絶縁体基板５７２の外面（図８における下面）に設けられている。本実施例における第１下側放熱板５４０及び第２下側放熱板５７０には、ＤＢＣ基板が採用されている。但し、第１下側放熱板５４０及び第２下側放熱板５７０には、ＤＢＣ基板に限られず、各種の積層基板を採用することができる。
本実施例の半導体装置５１０では、第１下側放熱板５４０と第２下側放熱板５７０とが、互いに独立した個別の積層基板で構成されているので、個々の積層基板のサイズ（面積）を比較的に小さくすることができる。これにより、半導体装置５１０が温度変化に伴って変形したときに、第１下側放熱板５４０や第２下側放熱板５７０に生じる応力を低減することができる。第１下側放熱板５４０や第２下側放熱板５７０に生じる応力が低減されることで、第１下側放熱板５４０や第２下側放熱板５７０の損傷（特に、比較的に脆い絶縁体基板５４２、５７２の破断）を回避又は低減することができる。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
１０、１１０、２１０、３１０、５１０：半導体装置
１２：封止体
１４、１５、１６、１８、１９：端子
２０：第１半導体素子
３０、２３０、４３０：第１上側放熱板
３２、４３２：第１上側放熱板の絶縁体基板
３４、４３４：第１上側放熱板の内側導体層
３６、４３６：第１上側放熱板の外側導体層
４０、２４０、５４０：第１下側放熱板
５０：第２半導体素子
６０、２６０、４６０：第２上側放熱板
６２、４６２：第２上側放熱板の絶縁体基板
６４、４６４：第２上側放熱板の内側導体層
６６、４６６：第２上側放熱板の外側導体層
７０、２７０、５７０：第２下側放熱板
８０、２８０：継手部
３８、４８、６８、７８、８２、２８２：はんだ接合層
１１２、３１２：絶縁シート
２４２、５４２：第１下側放熱板の絶縁体基板
２４４、５４４：第１下側放熱板の内側導体層
２４６、５４６：第１下側放熱板の外側導体層
２７２、５７２：第２下側放熱板の絶縁体基板
２７４、５７４：第２下側放熱板の内側導体層
２７６、５７６：第２下側放熱板の外側導体層

Claims (5)

  1. 上面電極と下面電極とを有する第１半導体素子と、
    前記第１半導体素子を封止する封止体と、
    前記封止体の上面に沿って配置されており、かつ、前記封止体の内部において前記上面電極に接続された第１上側放熱板と、
    前記封止体の下面に沿って配置されており、かつ、 前記第１半導体素子を挟んで前記第１上側放熱板に対向しているとともに、前記封止体の内部において前記下面電極に接続された第１下側放熱板と、
    を備え、
    前記第１上側放熱板は、絶縁体基板の両面に導体層が形成された積層基板であるとともに、前記積層基板の上面は前記封止体の前記上面に露出しており、
    前記第１下側放熱板は、前記絶縁体基板よりも熱伝導率の高い導体で構成された導体板であるとともに、前記導体板の下面は前記封止体の前記下面に露出しており、
    前記第１半導体素子の前記上面電極の面積は、前記第１半導体素子の前記下面電極の面積よりも小さい、
    半導体装置。
  2. 絶縁シートをさらに備え、
    前記絶縁シートは、前記導体板の前記下面に接合されている、請求項１に記載の半導体装置。
  3. 前記第１半導体素子の上面側には、前記上面電極に加えて、少なくとも一つの配線層が設けられている、請求項１又は２に記載の半導体装置。
  4. 上面電極と下面電極とを有するとともに、前記封止体によって封止された第２半導体素子と、
    前記封止体の前記上面に沿って配置されており、かつ、前記封止体の内部において 前記第２半導体素子の前記上面電極に接続された第２上側放熱板と、
    前記封止体の前記下面に沿って配置されており、かつ、 前記第２半導体素子を挟んで前記第２上側放熱板に対向しているとともに、前記封止体の内部において前記第２半導体素子の前記下面電極に接続された第２下側放熱板と、
    をさらに備え、
    前記第２上側放熱板は、絶縁体基板の両面に導体層が形成された積層基板であるとともに、前記第２上側放熱板を構成する前記積層基板の上面は前記封止体の前記上面に露出しており、
    前記第２下側放熱板は、前記第２上側放熱板の前記絶縁体基板よりも熱伝導率の高い導体で構成された導体板であるとともに、前記第２下側放熱板を構成する前記導体板の下面は前記封止体の前記下面に露出しており、
    前記第２下側放熱板は、継手部を介して前記第１上側放熱板へ電気的に接続されており、
    前記継手部は、前記導体板である前記第２下側放熱板に一体に形成されているとともに、接合層を介して前記積層基板である前記第１上側放熱板に接合されている、
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記第１上側放熱板の前記積層基板と、前記第２上側放熱板の前記積層基板は、単一の積層基板によって構成されている、請求項４に記載の半導体装置。
JP2018013706A 2018-01-30 2018-01-30 半導体装置 Active JP7163583B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018013706A JP7163583B2 (ja) 2018-01-30 2018-01-30 半導体装置
CN201910065581.XA CN110098178A (zh) 2018-01-30 2019-01-22 半导体器件
US16/260,579 US10658261B2 (en) 2018-01-30 2019-01-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018013706A JP7163583B2 (ja) 2018-01-30 2018-01-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2019134018A JP2019134018A (ja) 2019-08-08
JP7163583B2 true JP7163583B2 (ja) 2022-11-01

Family

ID=67393635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018013706A Active JP7163583B2 (ja) 2018-01-30 2018-01-30 半導体装置

Country Status (3)

Country Link
US (1) US10658261B2 (ja)
JP (1) JP7163583B2 (ja)
CN (1) CN110098178A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7173396B2 (ja) * 2020-02-14 2022-11-16 株式会社デンソー 半導体装置
JP7354076B2 (ja) 2020-09-24 2023-10-02 株式会社東芝 半導体モジュール
US11908767B2 (en) * 2021-01-13 2024-02-20 Mediatek Inc. Semiconductor package structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013034029A (ja) 2008-04-09 2013-02-14 Fuji Electric Co Ltd 半導体装置
JP2013172044A (ja) 2012-02-22 2013-09-02 Rohm Co Ltd パワーモジュール半導体装置
JP2015095560A (ja) 2013-11-12 2015-05-18 株式会社デンソー パワーモジュール
JP2015185833A (ja) 2014-03-26 2015-10-22 株式会社デンソー 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0183016B1 (en) * 1984-10-03 1989-09-20 Sumitomo Electric Industries Limited Material for a semiconductor device and process for its manufacture
CA2002213C (en) * 1988-11-10 1999-03-30 Iwona Turlik High performance integrated circuit chip package and method of making same
TW408453B (en) * 1997-12-08 2000-10-11 Toshiba Kk Package for semiconductor power device and method for assembling the same
US20080131655A1 (en) * 2006-03-21 2008-06-05 Barbara Wacker Double Layer Carbon Nanotube-Based Structures and Methods for Removing Heat from Solid-State Devices
KR100674907B1 (ko) * 2003-11-26 2007-01-26 삼성전자주식회사 고신뢰성을 갖는 스택형 반도체 패키지
US20060018100A1 (en) * 2004-07-21 2006-01-26 Yunxing Guo Active plate-connector device with built-in semiconductor dies
US7309622B2 (en) * 2005-02-14 2007-12-18 Stats Chippac Ltd. Integrated circuit package system with heat sink
JP4375299B2 (ja) 2005-08-03 2009-12-02 株式会社日立製作所 パワー半導体装置
JP4450230B2 (ja) * 2005-12-26 2010-04-14 株式会社デンソー 半導体装置
JP2008041752A (ja) 2006-08-02 2008-02-21 Hitachi Metals Ltd 半導体モジュールおよび半導体モジュール用放熱板
JP2013021254A (ja) * 2011-07-14 2013-01-31 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013034029A (ja) 2008-04-09 2013-02-14 Fuji Electric Co Ltd 半導体装置
JP2013172044A (ja) 2012-02-22 2013-09-02 Rohm Co Ltd パワーモジュール半導体装置
JP2015095560A (ja) 2013-11-12 2015-05-18 株式会社デンソー パワーモジュール
JP2015185833A (ja) 2014-03-26 2015-10-22 株式会社デンソー 半導体装置の製造方法

Also Published As

Publication number Publication date
CN110098178A (zh) 2019-08-06
US10658261B2 (en) 2020-05-19
US20190237381A1 (en) 2019-08-01
JP2019134018A (ja) 2019-08-08

Similar Documents

Publication Publication Date Title
US10777488B2 (en) Semiconductor device including conductive spacer with small linear coefficient
JP4192396B2 (ja) 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
CN108735692B (zh) 半导体装置
JP6097013B2 (ja) パワーモジュール半導体装置
JP6988345B2 (ja) 半導体装置
WO2013018343A1 (ja) 半導体モジュール及びそれを搭載したインバータ
JP6093455B2 (ja) 半導体モジュール
US20120306086A1 (en) Semiconductor device and wiring substrate
JP7040032B2 (ja) 半導体装置
JP7163583B2 (ja) 半導体装置
WO2020121680A1 (ja) 半導体装置
US10825751B2 (en) Semiconductor device
CN111354710B (zh) 半导体装置及其制造方法
US10566295B2 (en) Semiconductor device
JP2021158232A (ja) 半導体モジュール
JP2019212809A (ja) 半導体装置
JP7196761B2 (ja) 半導体装置
JP2017054855A (ja) 半導体装置、及び半導体パッケージ
JP4992302B2 (ja) パワー半導体モジュール
JP7088094B2 (ja) 半導体装置
JP7103256B2 (ja) 半導体装置
US20230207418A1 (en) Semiconductor module
JP7159609B2 (ja) 半導体装置
JP2021111719A (ja) 半導体装置
JP2000174198A (ja) モジュール型半導体装置及びこれを用いた電力変換装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221003

R151 Written notification of patent or utility model registration

Ref document number: 7163583

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151