JP2013034029A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013034029A
JP2013034029A JP2012253098A JP2012253098A JP2013034029A JP 2013034029 A JP2013034029 A JP 2013034029A JP 2012253098 A JP2012253098 A JP 2012253098A JP 2012253098 A JP2012253098 A JP 2012253098A JP 2013034029 A JP2013034029 A JP 2013034029A
Authority
JP
Japan
Prior art keywords
metal
semiconductor device
semiconductor element
insulating
metal foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012253098A
Other languages
English (en)
Inventor
Yoshinari Ikeda
良成 池田
Shin Soyano
伸 征矢野
Akira Morozumi
両角　　朗
Kenji Suzuki
健司 鈴木
Yoshikazu Takahashi
良和 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012253098A priority Critical patent/JP2013034029A/ja
Publication of JP2013034029A publication Critical patent/JP2013034029A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】半導体素子が搭載された半導体装置の上下の主面から効率よく放熱を行う。
【解決手段】半導体装置１は、絶縁基板１０Ａと、絶縁基板１０Ａに対向するように配設された絶縁基板１０Ｂと、絶縁基板１０Ａと絶縁基板１０Ｂの間隙に配置され、コレクタ電極とコレクタ電極とは反対側に配設されたエミッタ電極を有した半導体素子２０と、を備え、コレクタ電極が絶縁基板１０Ａに配設された金属箔１０ａｃに電気的に接続されると共に、エミッタ電極が絶縁基板１０Ｂに配設された金属箔１０ｂｃに電気的に接続されている。これにより、半導体素子２０から発生した熱が、半導体装置１の上下の主面から効率よく放熱されるようになる。
【選択図】図１

Description

本発明は半導体装置に関し、特にパワー半導体素子を搭載した半導体装置に関する。
インバータ装置、無停電電源装置、工作機械、産業用ロボット等では、その本体装置とは独立して、パワー半導体素子を搭載した半導体装置（半導体パッケージ）が使用されている。
例えば、図１６はパワー半導体素子を搭載した半導体装置の要部図である。
図示する如く、当該半導体装置１００は、金属バー１３０ａと金属バー１３０ｂとの間にＩＧＢＴ（Insulated Gate Bipolar Transistor）素子１１０Ｎａの主電極並びにダイオード１１０Ｎｂの電極を夫々接触させて並列接続回路を構成し、金属バー１３０ｂと金属バー１３０ｃとの間にＩＧＢＴ素子１１０Ｐａの主電極並びにダイオード１１０Ｐｂの電極を夫々接触させて並列接続回路を構成し、夫々の並列接続回路を、金属バー１３０ｂを介して直列接続して樹脂封止し、封止樹脂１５０の収縮圧力により、夫々のＩＧＢＴ素子並びにダイオードと各金属バー間を電気的に接続している（例えば、特許文献１参照）。
このような構成を有する半導体装置１００では、ＩＧＢＴ素子１１０Ｎａ及びダイオード１１０Ｎｂから発生した熱は、放熱フィン１７０Ｎ側に伝熱され易い。また、ＩＧＢＴ素子１１０Ｐａ及びダイオード１１０Ｐｂから発生した熱は、放熱フィン１７０Ｐ側に伝熱され易い。このように半導体装置１００は、発熱する各半導体素子の一方の面側に伝熱され、放熱が起こり易い構造になっている。
このほか、従来、半導体素子の上下両面側からの放熱を試みた提案等もなされている（例えば、特許文献２，３参照）。
また、従来、半導体素子から発生した熱を放熱フィン等の冷却体に効率的に伝熱するために、半導体素子を、サーマルコンパウンド、樹脂シート、或いはエアロゾルデポジション法により形成される絶縁層を介して冷却体に熱的に接続する技術等が知られている（例えば、特許文献４参照）。
特開２００６−１３４９９０号公報 特開２００４−２２８４４号公報 特開２００７−１７３６８０号公報 特開２００６−１６５４９８号公報
しかし、これまでの半導体装置では、その構成によっては、放熱性が十分でなく装置の信頼性が低下してしまったり、放熱性向上のために装置の薄型化や小型化が阻害されたりする場合があった。
本発明は、このような点に鑑みてなされたものであり、搭載される半導体素子から発生した熱を効率よく放熱することのできる半導体装置を提供することを目的とする。
上記課題を解決するために、本発明の一態様では、第１金属板と、前記第１金属板に対向して配置された第２金属板と、前記第１金属板及び前記第２金属板の間に配置され、前記第１金属板と前記第２金属板とに電気的に接続された半導体素子と、前記第１金属板の前記半導体素子側と反対側の主面に形成された絶縁性の第１堆積層と、前記第２金属板の前記半導体素子側と反対側の主面に形成された絶縁性の第２堆積層と、を有することを特徴とする半導体装置が提供される。
開示の半導体装置によれば、搭載される半導体素子から発生する熱を、半導体装置の上下の主面側へ効率的に放熱することのできる、信頼性の高い半導体装置を実現することが可能になる。
第１の実施の形態に係る半導体装置の概略図である。 第１の実施の形態に係る半導体装置の製造方法を説明する要部模式図である（その１）。 第１の実施の形態に係る半導体装置の製造方法を説明する要部模式図である（その２）。 第１の実施の形態に係る半導体装置の製造方法を説明する要部模式図である（その３）。 第１の実施の形態に係る半導体装置の製造方法を説明する要部模式図である（その４）。 第１の実施の形態に係る半導体装置の別の製造方法を説明する要部模式図である（その１）。 第１の実施の形態に係る半導体装置の別の製造方法を説明する要部模式図である（その２）。 第１の実施の形態に係る半導体装置の別の製造方法を説明する要部模式図である（その３）。 積層構造を有する半導体装置の構成例の要部断面図である。 第２の実施の形態に係る半導体装置の概略図である。 第３の実施の形態に係る半導体装置の概略図である。 エアロゾルデポジション法を用いた絶縁層形成工程の一例の説明図である。 エアロゾルデポジション法を用いた絶縁層形成工程の別例の説明図である。 第４の実施の形態に係る半導体装置の概略図である。 第５の実施の形態に係る半導体装置の概略図である。 パワー半導体素子を搭載した半導体装置の要部図である。
＜第１の実施の形態＞
図１は第１の実施の形態に係る半導体装置の概略図である。
図示する如く、半導体装置（半導体パッケージ）１にあっては、絶縁基板１０Ａを基体とし、当該絶縁基板１０Ａ上に、錫（Ｓｎ）−銀（Ａｇ）系の鉛フリーの半田層１１を介して、少なくとも一つの半導体素子２０が搭載されている。
絶縁基板１０Ａは、絶縁板１０ａａと、絶縁板１０ａａの下面に配設された金属箔１０ａｂと、絶縁板１０ａａの上面に配設された金属箔１０ａｃ，１０ａｄとを備えている。金属箔１０ａｂと金属箔１０ａｃ，１０ａｄとは、絶縁板１０ａａを隔てて、当該絶縁板１０ａａの上下面に夫々選択的に配設されている。ここで、絶縁板１０ａａの下面に配設する金属箔１０ａｂには、その絶縁板１０ａａの下面の端部より内側の領域に配設される部分が存在するようにしており、同様に、絶縁板１０ａａの上面に配設する金属箔１０ａｃ，１０ａｄには、その絶縁板１０ａａの上面の端部より内側の領域に配設される部分が存在するようにしている。絶縁基板１０Ａでは、このように下面の所定領域に金属箔１０ａｂが配設され、絶縁板１０ａａの上面の所定領域に金属箔１０ａｃ，１０ａｄが配設されている。尚、絶縁板１０ａａ上に配設する金属箔１０ａｂ，１０ａｃ，１０ａｄに、例えば銅（Ｃｕ）や銅（Ｃｕ）を主成分とする金属を用いる場合、金属箔１０ａｂ，１０ａｃ，１０ａｄは、例えば、ＤＣＢ（Direct Copper Bonding）法を用いて絶縁板１０ａａ上に形成することができる。
また、絶縁基板１０Ａと半導体素子２０の間に設ける半田層１１の半田材としては、上記の錫（Ｓｎ）−銀（Ａｇ）系の鉛フリーの半田のほかに、錫（Ｓｎ）−アンチモン（Ｓｂ）系の鉛フリー半田を用いてもよい。錫（Ｓｎ）−アンチモン（Ｓｂ）系の鉛フリー半田を用いた場合には、熱疲労に対する特性をより向上させることが可能になる。
また、半導体素子２０は、所謂パワー半導体素子であり、例えば、ＲＣ（Reverse Conducting）−ＩＧＢＴ素子が該当する。また、半導体素子２０として、当該ＲＣ−ＩＧＢＴ素子以外には、例えば、通常のＩＧＢＴ素子、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ（Free Wheeling Diode）素子等が配置される。
そして、半導体装置１にあっては、半導体素子２０の一方の主電極（例えば、コレクタ電極）が、半田層１１を介して、金属箔１０ａｃに接合されている。また、半導体素子２０のその一方の主電極（例えば、コレクタ電極）が配設されている主面とは反対側の主面に配設されている、もう一方の主電極（例えば、エミッタ電極）には、ヒートスプレッダ、或いはリードフレームとして機能する金属板３０が、鉛フリーの半田層１２を介して接合されている。また、そのもう一方の主電極（例えば、エミッタ電極）の配設面側に別途設けられた半導体素子２０の制御電極（図示しない）と、金属箔１０ａｄとが、金属ワイヤ２０ｗを通じて電気的に接続されている。
また、半導体装置１にあっては、基体である別の絶縁基板１０Ｂが、絶縁基板１０Ａに対向して配置されている。
ここで、絶縁基板１０Ｂは、絶縁板１０ｂａと、絶縁板１０ｂａの上面に配設された金属箔１０ｂｂと、絶縁板１０ｂａの下面に配設された金属箔１０ｂｃとを備えている。金属箔１０ｂｂと金属箔１０ｂｃとは、絶縁板１０ｂａを隔てて、絶縁板１０ｂａの上下面に夫々選択的に配設されている。ここで、絶縁板１０ｂａの上面に配設する金属箔１０ｂｂには、その絶縁板１０ｂａの上面の端部より内側の領域に配設される部分が存在するようにしており、同様に、絶縁板１０ｂａの下面に配設する金属箔１０ｂｃには、その絶縁板１０ｂａの下面の端部より内側の領域に配設される部分が存在するようにしている。絶縁基板１０Ｂでは、このように上面の所定領域に金属箔１０ｂｂが配設され、絶縁板１０ｂａの下面の所定領域に金属箔１０ｂｃが配設されている。尚、絶縁板１０ｂａ上に配設する金属箔１０ｂｂ，１０ｂｃに、例えば銅（Ｃｕ）や銅（Ｃｕ）を主成分とする金属を用いる場合、金属箔１０ｂｂ，１０ｂｃは、例えば、ＤＣＢ法を用いて絶縁板１０ｂａ上に形成することができる。
そして、絶縁基板１０Ａの上方に配置した金属板３０と、絶縁基板１０Ｂの金属箔１０ｂｃとが、鉛フリーの半田層１３を介して接合している。
絶縁基板１０Ａ，１０Ｂ、金属板３０及び半導体素子２０は、電気的・熱的に接続された状態になっている。
また、半導体装置１にあっては、絶縁基板１０Ａ，１０Ｂ、半導体素子２０、並びに金属ワイヤ２０ｗ等の保護を目的として、絶縁基板１０Ａ，１０Ｂの間隙及び側面に、封止樹脂５０が配設されている。但し、夫々の絶縁基板１０Ａ，１０Ｂの半導体素子２０側と反対側に配設した金属箔１０ａｂ，１０ｂｂの主面は、封止樹脂５０で被覆せず、封止樹脂５０から露出させ、表出した状態にしている。半導体装置１では、金属箔１０ａｂ，１０ｂｂの主面、並びに封止樹脂５０の一部により構成される主面（図中の破線Ａ−Ｂに沿った面）に於いて平坦面が形成されている。
封止樹脂５０は、図１に示したように、半導体素子２０を封止すると共に、絶縁板１０ａａの下面に配設された金属箔１０ａｂの側面、絶縁板１０ａａの金属箔１０ａｂが配設されていない下面の端部表面、絶縁板１０ａａの側面、絶縁板１０ａａの金属箔１０ａｃ，１０ａｄが配設されていない上面の端部表面、及び金属箔１０ａｃ，１０ａｄの側面と上面を被覆するように形成されている。同様に、封止樹脂５０は、絶縁板１０ｂａの上面に配設された金属箔１０ｂｂの側面、絶縁板１０ｂａの金属箔１０ｂｂが配設されていない上面の端部表面、絶縁板１０ｂａの側面、絶縁板１０ｂａの金属箔１０ｂｃが配設されていない下面の端部表面、及び金属箔１０ｂｃの側面と下面を被覆している。
このように、封止樹脂５０は、絶縁基板１０Ａの端部における、絶縁板１０ａａと金属箔１０ａｂ，１０ａｃ，１０ａｄとで形成された段差を被覆し、同様に、絶縁基板１０Ｂの端部における、絶縁板１０ｂａと金属箔１０ｂｂ，１０ｂｃとで形成された段差を被覆するように形成されている。その結果、絶縁基板１０Ａ，１０Ｂの端部と封止樹脂５０との密着面積が、そのような段差を形成しなかった場合、即ち絶縁板と金属箔の側面位置を揃えた場合に比べて、増加するようになる。従って、絶縁基板１０Ａ，１０Ｂと封止樹脂５０との密着性を向上させることができるようになる。特に、絶縁板１０ａａ，１０ｂａに、例えばアルミナ（Ａｌ2Ｏ3）等の酸素を含有するセラミックを用いた場合には、そのような絶縁板１０ａａ，１０ｂａの酸素が封止樹脂５０との密着に寄与し、より一層、密着性を向上させることが可能になる。
また、絶縁基板１０Ａの端部に、このように絶縁板１０ａａと金属箔１０ａｂ，１０ａｃ，１０ａｄとで段差を形成すると、絶縁板と金属箔の側面位置を揃えて段差を形成しなかった場合に比べて、下面の金属箔１０ａｂと、上面の金属箔１０ａｃ，１０ａｄとの沿面距離が長くなるため、それらの絶縁性が向上するようになる。同様に、絶縁基板１０Ｂの端部に、このように絶縁板１０ｂａと金属箔１０ｂｂ，１０ｂｃとで段差を形成すると、段差を形成しなかった場合に比べて、上面の金属箔１０ｂｂと、下面の金属箔１０ｂｃとの沿面距離が長くなり、それらの絶縁性が向上するようになる。さらに、このような段差が存在する絶縁基板１０Ａ，１０Ｂの端部を封止樹脂５０で被覆するために、より一層の絶縁性の向上が図られている。
また、半導体装置１にあっては、絶縁基板１０Ａに配設された金属箔１０ａｂに、接続部材１７を介して、放熱フィン４０が熱的に接続されている。また、絶縁基板１０Ｂに配設された金属箔１０ｂｂには、接続部材１７を介して、放熱フィン４０が熱的に接続されている。ここで、接続部材１７には、例えば、導電性コンパウンド、錫（Ｓｎ）−銀（Ａｇ）系の鉛フリーの半田材、または錫（Ｓｎ）−鉛（Ｐｂ）系の半田材が適用される。尚、接続部材１７は、破線Ａ−Ｂに沿った平坦面の全面に形成することができるほか、例えば、金属箔１０ａｂと放熱フィン４０との間、及び金属箔１０ｂｂと放熱フィン４０との間に夫々選択的に形成することもできる。また、接続部材１７に半田材を用いる場合は、リフロー処理が施されるために、金属箔１０ａｂ，１０ｂｂと放熱フィン４０とを、その半田材を介して強固に接合することが可能になる。
尚、放熱フィン４０は、流路４０ａに冷媒として水等の液体を流通させる水冷式であってもよく、冷媒として空気等の気体を流通させる空冷式であってもよい。また、必要に応じて、外部からの挟み込み等により、放熱フィン４０を、接続部材１７を介さずに、金属箔１０ａｂ，１０ｂｂに加圧して直接接合するようにしてもよい。
上述した絶縁板１０ａａ，１０ｂａには、例えば、窒化珪素（ＳｉＮ）、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）の少なくとも何れかを含有するセラミック材料が適用される。
また、金属箔１０ａｂ，１０ａｃ，１０ａｄ，１０ｂｂ，１０ｂｃには、例えば、銅（Ｃｕ）または銅（Ｃｕ）を主成分とする金属が適用される。
また、放熱フィン４０には、例えば、銅（Ｃｕ）またはアルミニウム（Ａｌ）、またはこれらの合金を主成分とした材料が適用される。
また、金属ワイヤ２０ｗには、例えば、アルミニウム（Ａｌ）、金（Ａｕ）が適用される。
また、封止樹脂５０には、例えば、シリコンゲル、エポキシ系樹脂、シアネート系樹脂、シリコン系樹脂の何れかが適用される。また必要に応じて、樹脂中に、無機材料で構成されるフィラー材（窒化ボロン（ＢＮ）、窒化アルミニウム（ＡｌＮ）、窒化珪素（ＳｉＮ）等）を含有させてもよい。
また、絶縁板１０ａａ，１０ｂａの厚みは、０．２ｍｍ〜０．７ｍｍであり、金属箔１０ａｂ，１０ａｃ，１０ａｄ，１０ｂｂ，１０ｂｃの厚みは、０．２ｍｍ〜１．０ｍｍである。
このような薄い絶縁基板１０Ａ，１０Ｂを半導体素子２０の上下に配設してそれらを接続することにより、半導体素子２０から発生した熱を半導体素子２０の上下の主面から、絶縁基板１０Ａ及び絶縁基板１０Ｂを経由して、上下の放熱フィン４０に効率よく伝熱することができる。
即ち、半導体装置１は、半導体素子２０の上下の主電極に於いて、絶縁基板１０Ａに配設された金属箔１０ａｃ、並びに絶縁基板１０Ｂに配設された金属箔１０ｂｃと良好な電気的接続を有すると共に、半導体素子２０から発生した熱を半導体素子２０の上下の主面から、絶縁基板１０Ａ及び絶縁基板１０Ｂを経由して、上下の放熱フィン４０に効率よく伝熱することができる。これにより、半導体装置１の信頼性を高めることが可能になる。
次に、所謂２ｉｎ１構造（１パッケージに２個の素子が搭載されたパッケージ）の半導体装置を例に、半導体装置の組み立て方法（製造方法）について詳細に説明する。尚、以下の図２〜図７には、インバータ回路の１アームを製造する例を示しているが、特にこの形態に限定されるものではない。また、部材間に介設する半田層は、便宜上、ここでは図示を省略するが、ペースト状またはシート状の半田材に、所謂リフロー処理を施すことにより形成している。当該半田層を形成することにより、各部材間の電気的接続を確保するようにしている。
図２は第１の実施の形態に係る半導体装置の製造方法を説明する要部模式図である。ここで、図２（Ａ）には、半導体装置の一部の要部平面図を例示し、図２（Ｂ）には、図２（Ａ）のＸ１−Ｙ１断面矢視図を例示し、図２（Ｃ）には、図２（Ａ）のＸ２−Ｙ２断面矢視図を例示している。
図示する如く、絶縁板１０ａａの下面に金属箔１０ａｂを例えばＤＣＢ法で配設し、絶縁板１０ａａの上面に金属箔１０ａｃａ，１０ａｃｂ，１０ａｄを例えばＤＣＢ法で配設して、絶縁基板１０Ａを形成する。尚、金属箔１０ａｃａ，１０ａｃｂは、夫々、その一部を絶縁板１０ａａの端から延出させる。
また、ＲＣ−ＩＧＢＴ素子である半導体素子２０ａ，２０ｂの下面側のコレクタ電極を、上記半田層１１を介して、夫々、金属箔１０ａｃａ，１０ａｃｂに接合する。
また、半導体素子２０ａの上面側に配設されたエミッタ電極２０ａｅに、リードフレームとして機能する金属板３０ａを、上記半田層１２を介して接合する。一方、半導体素子２０ｂの上面側に配設されたエミッタ電極２０ｂｅには、ヒートスプレッダとして機能する金属板３０ｂを、上記半田層１２を介して接合する。
また、半導体素子２０ａ，２０ｂの制御用電極２０ｇと金属箔１０ａｄとを、金属ワイヤ２０ｗを通じて電気的に接続する。
尚、半導体素子２０ａのエミッタ電極２０ａｅに接合する金属板３０ａは、図２（Ａ）に示したように、当該エミッタ電極２０ａｅから半導体素子２０ｂの方向に向かい延在させ、当該金属板３０ａの終端を金属箔１０ａｃｂに電気的に接続する。当該終端と金属箔１０ａｃｂとの電気的接続は、半田付け、超音波接合、或いはレーザー溶接によって実施することができる。
また、エミッタ電極２０ａｅ，２０ｂｅに接合する金属板３０ａ，３０ｂは、それらの高さ（例えば、絶縁板１０ａａの主面からの高さ）が同じになるように調整することが好ましい。
そして、正極入力端子となる外部接続用端子１０ｐを、金属箔１０ａｃａの絶縁板１０ａａから延出させた部分に電気的に接続する。また、交流出力端子となる外部接続用端子１０ｍを、金属箔１０ａｃｂの絶縁板１０ａａから延出させた部分に電気的に接続する。
さらに、複数の制御用端子１０ｇを、絶縁板１０ａａ上に配設した複数の金属箔１０ａｄに夫々電気的に接続し、制御用端子１０ｇと制御用電極２０ｇとを、金属ワイヤ２０ｗ及び金属箔１０ａｄを介して、電気的に接続する。
尚、外部接続用端子１０ｐ，１０ｍと金属箔１０ａｃａ，１０ａｃｂ、並びに制御用端子１０ｇと金属箔１０ａｄは、レーザー溶接、半田付け、超音波接合、加圧・加熱による直接接合の何れかの方法により電気的に接続することができる。
上記方法によれば、制御用端子１０ｇは、絶縁基板１０Ａを形成して半導体素子２０ａ，２０ｂの半田層１１による半田付け、及び金属板３０ａ，３０ｂの半田層１２による半田付けを行った後、制御用電極２０ｇと金属箔１０ａｄとの電気的接続、及び外部接続用端子１０ｐ，１０ｍと金属箔１０ａｃａ，１０ａｃｂとの電気的接続を経て、金属箔１０ａｄに接続される。このように制御用端子１０ｇを後付けすると、半導体装置形成過程における制御用端子１０ｇへの熱履歴を軽減することが可能になる。
例えば、このような制御用端子を打抜き加工等で形成した端子一体型リードフレームを用いた場合には、そのような端子一体型リードフレームに半導体素子や金属板の半田付け等が行われる。しかし、この場合、リードフレームの端子部分も半田付け等の際の熱に曝されるために、端子が微細になるほど、熱による端子の変形が起こり易くなる。このような端子の変形は、その後のプロセスに於いて、配線基板に設けた所定の孔に端子を挿入できなくなったり、配線基板の所定位置に端子を接合できなくなったりする等の不具合を発生させるおそれがある。
これに対し、上記のように制御用端子１０ｇを後付けすると、端子一体型リードフレームを用いた場合に比べ、制御用端子１０ｇへの熱履歴を軽減し、熱による制御用端子１０ｇの変形を効果的に抑えることが可能になる。また、上記のように制御用端子１０ｇを後付けすることでその変形を抑えることが可能になるため、各制御用端子１０ｇの微細化や、制御用端子１０ｇ間の狭ピッチ化を行い易くなる。
このようにして、金属箔１０ａｃａ，１０ａｃｂ等を配設した絶縁基板１０Ａ、金属箔１０ａｃａにコレクタ電極を接合した半導体素子２０ａ、金属箔１０ａｃｂにコレクタ電極を接合した半導体素子２０ｂ、及び外部接続用端子１０ｐ，１０ｍを有する第１のユニットを準備する。
図３は第１の実施の形態に係る半導体装置の製造方法を説明する要部模式図である。ここで、図３（Ａ）には、半導体装置の一部の要部平面図を例示し、図３（Ｂ）には、図３（Ａ）のＸ３−Ｙ３断面矢視図を例示し、図３（Ｃ）には、図３（Ａ）のＸ４−Ｙ４断面矢視図を例示している。
まず、絶縁板１０ｂａの上面に金属箔１０ｂｂを例えばＤＣＢ法で配設し、絶縁板１０ｂａの下面に金属箔１０ｂｃａ，１０ｂｃｂを例えばＤＣＢ法で配設して、絶縁基板１０Ｂを形成する。ここで、金属箔１０ｂｃｂは、その一部を絶縁板１０ｂａの端から延出させる。
そして、負極入力端子となる外部接続用端子１０ｎを、金属箔１０ｂｃｂの絶縁板１０ｂａから延出させた部分に電気的に接続する。尚、外部接続用端子１０ｎと金属箔１０ｂｃｂとは、レーザー溶接、半田付け、超音波接合、加圧・加熱による直接接合の何れかの方法により電気的に接続することができる。
このようにして、金属箔１０ｂｃａ，１０ｂｃｂを配設した絶縁基板１０Ｂ、及び外部接続用端子１０ｎを有する第２のユニットを準備する。
図４は第１の実施の形態に係る半導体装置の製造方法を説明する要部模式図である。ここで、図４（Ａ）には、半導体装置の一部の要部平面図を例示し、図４（Ｂ）には、図４（Ａ）のＸ５−Ｙ５断面矢視図を例示し、図４（Ｃ）には、図４（Ａ）のＸ６−Ｙ６断面矢視図を例示している。
まず、図２に例示する第１のユニットの一主面と、図３に例示する第２のユニットの一主面とを対向させ、金属板３０ａ，３０ｂと金属箔１０ｂｃａ，１０ｂｃｂとが互いに対向するように位置合わせを行う。そして、金属板３０ａと金属箔１０ｂｃａ、及び金属板３０ｂと金属箔１０ｂｃｂを、夫々、上記半田層１３を介して接合する。
これにより、半導体素子２０ａのコレクタ電極、当該コレクタ電極と反対側に配設されたエミッタ電極２０ａｅ、半導体素子２０ｂのコレクタ電極、及び当該コレクタ電極と反対側に配置されたエミッタ電極２０ｂｅが、電気的に接続された状態になる。
即ち、半導体素子２０ａのエミッタ電極２０ａｅと、半導体素子２０ｂのコレクタ電極とが、金属板３０ａ及び金属箔１０ａｃｂを通じて直列に接続される。また、半導体素子２０ａのコレクタ電極に、正極入力端子となる外部接続用端子１０ｐが、金属箔１０ａｃａを通じて電気的に接続され、半導体素子２０ｂのエミッタ電極２０ｂｅに、負極入力端子となる外部接続用端子１０ｎが、金属箔１０ｂｃｂを通じて電気的に接続される。そして、半導体素子２０ａのエミッタ電極２０ａｅと、半導体素子２０ｂのコレクタ電極とを直列につなぐ中間のノードに、交流出力端子となる外部接続用端子１０ｍが、金属箔１０ａｃｂを通じて電気的に接続される。
また、このように絶縁基板１０Ａ，１０Ｂ、金属板３０ａ，３０ｂ及び半導体素子２０ａ，２０ｂが電気的に接続されると共に、それらは熱的にも接続されるようになる。
図５は第１の実施の形態に係る半導体装置の製造方法を説明する要部模式図である。ここで、図５（Ａ）には、半導体装置の要部平面図を例示し、図５（Ｂ）には、図５（Ａ）のＸ７−Ｙ７断面矢視図を例示し、図５（Ｃ）には、図５（Ａ）のＸ８−Ｙ８断面矢視図を例示している。
絶縁基板１０Ａ，１０Ｂ、半導体素子２０ａ，２０ｂ、並びに金属ワイヤ２０ｗ等の保護を目的として、絶縁基板１０Ａ，１０Ｂの間隙及び側面に、封止樹脂５０を配設する。
ここで、封止樹脂５０は、絶縁基板１０Ａに配設された金属箔１０ａｂの主面、及び絶縁基板１０Ｂに配設された金属箔１０ｂｂの主面が、封止樹脂５０から露出し、表出した状態になるように配設する。
このような製造方法により、例えば、２ｉｎ１構造の半導体装置１ａの基本構造が完成する。そして、この後は、半導体装置１ａの金属箔１０ａｂ，１０ｂｂの主面に、上記放熱フィン４０を、半田材または導電性コンパウンドを介して、熱的に接続する。
また、２ｉｎ１構造の半導体装置１は、別の組み立て方法（製造方法）により形成することもできる。当該別の組み立て方法について説明する。
図６は第１の実施の形態に係る半導体装置の別の製造方法を説明する要部模式図である。ここで、図６（Ａ）並びに図６（Ｂ）には、半導体装置の一部の要部平面図を例示している。
図６（Ａ）に示す如く、絶縁基板１０Ａの金属箔１０ａｃａに、上記半田層１１を介して、半導体素子２０ａのコレクタ電極を接合する。また、半導体素子２０ａの上面側のエミッタ電極２０ａｅには、ヒートスプレッダとして機能する金属板３０ａを、上記半田層１２を介して接合する。
尚、絶縁基板１０Ａの金属箔１０ａｃａ，１０ａｃｂは、夫々、その一部を絶縁板１０ａａの端から延出させる。
また、半導体素子２０ａの制御用電極２０ｇと、絶縁基板１０Ａの金属箔１０ａｄとを、金属ワイヤ２０ｗを通じて電気的に接続する。
そして、正極入力端子となる外部接続用端子１０ｐを、金属箔１０ａｃａの絶縁板１０ａａから延出させた部分に電気的に接続する。また、負極入力端子となる外部接続用端子１０ｎを、金属箔１０ａｃｂの絶縁板１０ａａから延出させた部分に電気的に接続する。
さらに、複数の制御用端子１０ｇを、絶縁基板１０Ａの複数の金属箔１０ａｄに夫々電気的に接続する。これにより、制御用端子１０ｇと制御用電極２０ｇとが、金属ワイヤ２０ｗ、金属箔１０ａｄを介して、電気的に接続される。
尚、外部接続用端子１０ｐ，１０ｎと金属箔１０ａｃａ，１０ａｃｂ、並びに制御用端子１０ｇと金属箔１０ａｄは、レーザー溶接、半田付け、超音波接合、加圧・加熱による直接接合の何れかの方法により電気的に接続することができる。
このように、金属箔１０ａｃａ，１０ａｃｂ等を配設した絶縁基板１０Ａ、金属箔１０ａｃａにコレクタ電極を接合した半導体素子２０ａ、及び外部接続用端子１０ｐ，１０ｎを有する第１のユニットを準備する。
また、図６（Ｂ）に示す如く、絶縁基板１０Ｂの金属箔１０ｂｃの一部に、上記半田層１１を介して、半導体素子２０ｂのコレクタ電極を接合する。また、半導体素子２０ｂの上面側のエミッタ電極２０ｂｅには、ヒートスプレッダとして機能する金属板３０ｂを、上記半田層１２を介して接合する。
尚、絶縁基板１０Ｂの金属箔１０ｂｃは、その一部を絶縁板１０ｂａの端から延出させる。
また、半導体素子２０ｂの制御用電極２０ｇと、絶縁基板１０Ｂの金属箔１０ａｄとを、金属ワイヤ２０ｗを通じて電気的に接続する。
そして、交流出力端子となる外部接続用端子１０ｍを、金属箔１０ｂｃの絶縁板１０ｂａから延出させた部分に電気的に接続する。
また、複数の制御用端子１０ｇを、絶縁基板１０Ｂの複数の金属箔１０ａｄに、夫々電気的に接続する。これにより、制御用端子１０ｇと制御用電極２０ｇとが、金属ワイヤ２０ｗ及び金属箔１０ａｄを介して、電気的に接続される。
尚、外部接続用端子１０ｍと金属箔１０ｂｃ、並びに制御用端子１０ｇと金属箔１０ａｄは、レーザー溶接、半田付け、超音波接合、加圧・加熱による直接接合の何れかの方法により電気的に接続することができる。
このように、金属箔１０ｂｃ等を配設した絶縁基板１０Ｂ、金属箔１０ｂｃにコレクタ電極を接合した半導体素子２０ｂ、及び外部接続用端子１０ｍを有する第２のユニットを準備する。
図７は第１の実施の形態に係る半導体装置の別の製造方法を説明する要部模式図である。ここで、図７（Ａ）には、半導体装置の一部の要部平面図を例示し、図７（Ｂ）には、図７（Ａ）のＸ９−Ｙ９断面矢視図を例示し、図７（Ｃ）には、図７（Ａ）のＸ１０−Ｙ１０断面矢視図を例示している。
まず、図６（Ａ）に例示する第１のユニットの一主面と、図６（Ｂ）に例示する第２のユニットの一主面とを対向させ、金属板３０ａ，３０ｂと金属箔１０ｂｃ，１０ａｃｂとが互いに対向するように位置合わせを行う。そして、金属板３０ａと金属箔１０ｂｃ、金属板３０ｂと金属箔１０ａｃｂを、夫々、上記半田層１３を介して接合する。
これにより、半導体素子２０ａのコレクタ電極と反対側に配設されたエミッタ電極２０ａｅと金属箔１０ｂｃ、及び半導体素子２０ｂのコレクタ電極と反対側に配設されたエミッタ電極２０ｂｅと金属箔１０ａｃｂが、夫々、金属板３０ａ，３０ｂを通じて電気的に接続される。
即ち、半導体素子２０ａのエミッタ電極２０ａｅと、半導体素子２０ｂのコレクタ電極とが、金属箔１０ｂｃを通じて直列に接続される。また、半導体素子２０ａのコレクタ電極に、正極入力端子となる外部接続用端子１０ｐが、電気的に接続され、半導体素子２０ｂのエミッタ電極２０ｂｅに、負極入力端子となる外部接続用端子１０ｎが、電気的に接続される。そして、半導体素子２０ａのエミッタ電極２０ａｅと、半導体素子２０ｂのコレクタ電極とを直列につなぐ中間のノードに、交流出力端子となる外部接続用端子１０ｍが、金属箔１０ｂｃを通じて電気的に接続される。
また、このように絶縁基板１０Ａ，１０Ｂ、金属板３０ａ，３０ｂ及び半導体素子２０ａ，２０ｂが電気的に接続されると共に、それらは熱的にも接続されるようになる。
そして、この後は、図５で例示したのと同様に、絶縁基板１０Ａ，１０Ｂ、半導体素子２０ａ，２０ｂ、並びに金属ワイヤ２０ｗ等の保護を目的として、絶縁基板１０Ａ，１０Ｂの間隙及び側面に、上記封止樹脂５０を配設する。
但し、封止樹脂５０は、絶縁基板１０Ａに配設された金属箔１０ａｂの主面及び絶縁基板１０Ｂに配設された金属箔１０ｂｂの主面が封止樹脂５０から露出し、表出した状態になるように配設する。
このような製造方法により、２ｉｎ１構造の半導体装置の基本構造が完成する。そして、この後は、金属箔１０ａｂ，１０ｂｂの主面に、上記放熱フィン４０を、半田材または導電性コンパウンドを介して、熱的に接続する。或いは、金属箔１０ａｂ，１０ｂｂの主面に、上記放熱フィン４０を、直接接合する。
尚、図２〜図７では、２つの半導体素子２０ａ，２０ｂにＲＣ−ＩＧＢＴ素子を適用し、それらＲＣ−ＩＧＢＴ素子の異種の主電極を直列に接続する形態を例示したが、同種の主電極同士を並列に接続した半導体装置を製造することもできる。
例えば、図８は第１の実施の形態に係る半導体装置の別の製造方法を説明する要部模式図である。
当該半導体装置の基本構造に於いては、絶縁基板１０Ａの金属箔１０ａｃに半導体素子２０ａ，２０ｂが、半田層１１を介して接合され、半導体素子２０ａ，２０ｂのコレクタ電極同士が、金属箔１０ａｃを通じて電気的に接続されている。そして、半導体素子２０ａ，２０ｂのエミッタ電極２０ａｅ，２０ｂｅに、半田層１２を介して、金属板３０が接合され、半導体素子２０ａ，２０ｂのエミッタ電極２０ａｅ，２０ｂｅ同士が、金属板３０を通じて電気的に接続されている。そして、金属板３０に絶縁基板１０Ｂの金属箔１０ｂｃが、半田層１３を介して接合されている。さらに、外部接続用端子１０ｃ，１０ｅが、夫々、金属箔１０ａｃ，１０ｂｃに電気的に接続されている。このような半導体装置の基本構造は、例えば、以下のようにして組み立てることができる。
例えば、金属箔１０ａｃを配設した絶縁基板１０Ａ、金属箔１０ａｃに半田層１１を介してコレクタ電極を接合した半導体素子２０ａ、金属箔１０ａｃに半田層１１を介してコレクタ電極を接合した半導体素子２０ｂ、及び半導体素子２０ａのコレクタ電極と反対側に配設されたエミッタ電極２０ａｅと、半導体素子２０ｂのコレクタ電極と反対側に配設されたエミッタ電極２０ｂｅとを導通させる金属板３０を有するユニットを準備し、当該ユニットに金属箔１０ｂｃを配設した絶縁基板１０Ｂを対向させる。そして、金属箔１０ｂｃと金属板３０とを、半田層１３を介して接合する。
このように、図８に例示される半導体装置の基本構造は、絶縁基板１０Ａ、当該絶縁基板１０Ａに対向するように配設された絶縁基板１０Ｂ、絶縁基板１０Ａと絶縁基板１０Ｂの間隙に配置されてコレクタ電極と当該コレクタ電極と反対側に配設されたエミッタ電極２０ａｅとを有した半導体素子２０ａ、及びコレクタ電極と当該コレクタ電極とは反対側に配設されたエミッタ電極２０ｂｅとを有した半導体素子２０ｂを備えている。そして、半導体素子２０ａのコレクタ電極及び半導体素子２０ｂのコレクタ電極が、絶縁基板１０Ａに配設された金属箔１０ａｃを通じて電気的に接続されると共に、エミッタ電極２０ａｅ及びエミッタ電極２０ｂｅが、絶縁基板１０Ｂの金属箔１０ｂｃに接合された金属板３０を通じて電気的に接続されている。
このような基本構造を用い、同種の主電極同士を並列に接続した半導体装置を製造してもよい。
また、並列に接続する場合には、半導体素子２０ａをＩＧＢＴ素子とし、半導体素子２０ｂをＦＷＤ素子としてもよい。この場合、ＩＧＢＴ素子である半導体素子２０ａのコレクタ電極と、ＦＷＤ素子である半導体素子２０ｂのカソード電極とが、金属箔１０ａｃを通じて導通する。また、ＩＧＢＴ素子である半導体素子２０ａのエミッタ電極と、ＦＷＤ素子である半導体素子２０ｂのアノード電極とが、金属板３０を通じて導通する。
また、ここでは同種または異種の複数個の半導体素子を搭載する場合を例示したが、勿論、何れかの種類の半導体素子を１個搭載して半導体装置を構成するようにしてもよい。
尚、必要に応じて、上記のようにして得られる半導体装置１等を、上記放熱フィン４０を介して、複数個積層するようにしてもよい。
図９は積層構造を有する半導体装置の構成例の要部断面図である。
図９には、図６に示した２ｉｎ１構造を有する半導体装置１ａを、放熱フィン４０を介して積層した、６ｉｎ１構造の半導体装置１ｂを例示している。尚、図９には、図６におけるＸ７−Ｙ７断面に相当する断面の一例を図示している。
ここで、夫々の半導体装置１ａと放熱フィン４０とを熱的に接続する接続部材１７としては、錫（Ｓｎ）−銀（Ａｇ）系の鉛フリーの半田層若しくは錫（Ｓｎ）−鉛（Ｐｂ）系の鉛含有の半田層、または導電性コンパウンドを用いることができる。また、接続部材１７は、１００μｍ〜３００μｍの厚さで形成することができる。また、放熱フィン４０は、接続部材１７を介さずに、各半導体装置１ａに直接接合するようにすることも可能である。
例えば、このように２ｉｎ１構造の半導体装置１ａを、放熱フィン４０を介して３個積層することにより、６ｉｎ１構造のインバータ回路装置を簡便に形成することができる。
図１に示した半導体装置１、図７や図８に例示したような基本構造から得られる半導体装置等についても、この図９に示した例と同様にして、放熱フィン４０を介して複数個積層することが可能である。また、同一構造の複数個の半導体装置を、放熱フィン４０を介して積層するほか、放熱を要する異なる構造の複数個の半導体装置を、放熱フィン４０を介して積層することも可能である。
以上説明したように、第１の実施の形態に係る半導体装置は、絶縁基板１０Ａと、絶縁基板１０Ａに対向するように配設された絶縁基板１０Ｂと、絶縁基板１０Ａと絶縁基板１０Ｂの間隙に配置され、主電極と当該主電極とは反対側に配設された別の主電極を有した、少なくとも一つの半導体素子２０と、を備える。そして、前記主電極を、絶縁基板１０Ａに配設された、少なくとも一つの金属箔１０ａｃに電気的に接続すると共に、前記別の主電極を、絶縁基板１０Ｂに配設された、少なくとも一つの金属箔１０ｂｃに電気的に接続している。
このような半導体装置によれば、搭載される半導体素子の上下の主面に於いて良好な電気的接続が実現されると共に、半導体素子の上下の主面、並びに当該半導体素子が搭載された半導体装置の上下の主面から効率よく放熱が行われるようになる。従って、信頼性の高い半導体装置を実現することが可能になる。
また、薄型の絶縁基板１０Ａ，１０Ｂを対向させて配置することにより、半導体装置の薄型化、小型化を実現することが可能になる。
＜第２の実施の形態＞
図１０は第２の実施の形態に係る半導体装置の概略図である。
図示する如く、半導体装置（半導体パッケージ）２にあっては、絶縁基板１０Ａを基体とし、当該絶縁基板１０Ａ上に、金属ブロック体３１が搭載されている。そして、当該金属ブロック体３１に、少なくとも一つの半導体素子２０が搭載されている。
ここで、絶縁基板１０Ａは、絶縁板１０ａａと、絶縁板１０ａａの下面に配設された金属箔１０ａｂと、絶縁板１０ａａの上面に配設された金属箔１０ａｃ，１０ａｄとを備えている。金属箔１０ａｂと金属箔１０ａｃ，１０ａｄとは、絶縁板１０ａａを隔てて、絶縁板１０ａａの上下面の所定領域に夫々選択的に配設されている。尚、金属箔１０ａｂ，１０ａｃ，１０ａｄは、例えば、ＤＣＢ法を用いて形成することができる。
また、半導体素子２０は、所謂パワー半導体素子であり、例えば、ＲＣ−ＩＧＢＴ素子が該当する。また、半導体素子２０として、当該ＲＣ−ＩＧＢＴ素子以外には、例えば、通常のＩＧＢＴ素子、パワーＭＯＳＦＥＴ、ＦＷＤ素子等が配置される。
また、半導体装置２にあっては、絶縁基板１０Ａに配設された金属箔１０ａｃに、鉛フリーの半田層１４を介して、金属ブロック体３１が接合されている。そして、半導体素子２０の一方の主電極（例えば、コレクタ電極）が、半田層１１を介して、その金属ブロック体３１に接合されている。また、半導体素子２０のその一方の主電極（例えば、コレクタ電極）が配設されている主面と反対側の主面に配設されている、もう一方の主電極（例えば、エミッタ電極）には、ヒートスプレッダ、或いはリードフレームとして機能する金属板３０が、鉛フリーの半田層１２を介して接合されている。また、そのもう一方の主電極（例えば、エミッタ電極）の配設面側に別途設けられた半導体素子２０の制御電極（図示しない）と、絶縁板１０ａａ上に金属箔１０ａｃと共に配設された金属箔１０ａｄとが、金属ワイヤ２０ｗを通じて電気的に接続されている。
また、半導体装置２にあっては、基体である別の絶縁基板１０Ｂが、絶縁基板１０Ａに対向して配置されている。
ここで、絶縁基板１０Ｂは、絶縁板１０ｂａと、絶縁板１０ｂａの上面に配設された金属箔１０ｂｂと、絶縁板１０ｂａの下面に配設された金属箔１０ｂｃとを備えている。金属箔１０ｂｂと金属箔１０ｂｃは、絶縁板１０ｂａを隔てて、絶縁板１０ｂａの上下面の所定領域に夫々選択的に配設されている。尚、金属箔１０ｂｂ，１０ｂｃは、例えば、ＤＣＢ法を用いて形成することができる。
また、半導体装置２にあっては、絶縁基板１０Ｂに配設された金属箔１０ｂｃに、鉛フリーの半田層１５を介して、金属ブロック体３２が接合されている。そして、金属板３０と金属ブロック体３２とが、鉛フリーの半田層１３を介して接合されている。
絶縁基板１０Ａ，１０Ｂ、金属板３０、金属ブロック体３１，３２及び半導体素子２０は、電気的・熱的に接続された状態になっている。
また、半導体装置２にあっては、絶縁基板１０Ａ，１０Ｂ、半導体素子２０、並びに金属ワイヤ２０ｗ等の保護を目的として、絶縁基板１０Ａ，１０Ｂの間隙及び側面に、封止樹脂５０が配設されている。但し、夫々の絶縁基板１０Ａ，１０Ｂの半導体素子２０側と反対側に配設した金属箔１０ａｂ，１０ｂｂの主面は、封止樹脂５０で被覆せず、封止樹脂５０から露出させ、表出した状態にしている。半導体装置２は、金属箔１０ａｂ，１０ｂｂの主面、並びに封止樹脂５０の一部により構成される主面（図中の破線Ａ−Ｂに沿った面）に於いて平坦面が形成されている。
また、半導体装置２にあっては、絶縁基板１０Ａに配設された金属箔１０ａｂに、接続部材（図示しない）１７を介して、放熱フィン４０が熱的に接続されている。また、絶縁基板１０Ｂに配設された金属箔１０ｂｂには、接続部材１７を介して、放熱フィン４０が熱的に接続されている。接続部材１７には、例えば、導電性コンパウンド、錫（Ｓｎ）−銀（Ａｇ）系の鉛フリーの半田材、または錫（Ｓｎ）−鉛（Ｐｂ）系の半田材が適用される。半田材を用いる場合は、リフロー処理が施されるために、金属箔１０ａｂ，１０ｂｂと放熱フィン４０とを、半田材を介して強固に接続することが可能になる。
尚、放熱フィン４０は、水冷式であってもよく、空冷式であってもよい。また、必要に応じて、外部からの挟み込み等により、放熱フィン４０を、接続部材１７を介さずに、金属箔１０ａｂ，１０ｂｂに加圧して直接接合するようにしてもよい。
上述した絶縁板１０ａａ，１０ｂａには、例えば、窒化珪素（ＳｉＮ）、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）の少なくとも何れかを含有するセラミック材料が適用される。
また、金属箔１０ａｂ，１０ａｃ，１０ａｄ，１０ｂｂ，１０ｂｃ、金属ブロック体３１，３２には、例えば、銅（Ｃｕ）または銅（Ｃｕ）を主成分とする金属が適用される。
また、放熱フィン４０には、例えば、銅（Ｃｕ）またはアルミニウム（Ａｌ）、またはこれらの合金を主成分とした材料が適用される。
また、金属ワイヤ２０ｗには、例えば、アルミニウム（Ａｌ）、金（Ａｕ）が適用される。
また、封止樹脂５０には、例えば、シリコンゲル、エポキシ系樹脂、シアネート系樹脂、シリコン系樹脂の何れかが適用される。また必要に応じて、樹脂中に無機材料で構成されるフィラー材（窒化ボロン（ＢＮ）、窒化アルミニウム（ＡｌＮ）、窒化珪素（ＳｉＮ）等）を含有させてもよい。
また、絶縁板１０ａａ，１０ｂａの厚みは、０．２ｍｍ〜０．７ｍｍであり、金属箔１０ａｂ，１０ａｃ，１０ａｄ，１０ｂｂ，１０ｂｃの厚みは、０．２ｍｍ〜１．０ｍｍである。
このような薄い絶縁基板１０Ａ，１０Ｂを半導体素子２０の上下に配設してそれらを接続することにより、半導体素子２０から発生した熱を半導体素子２０の上下の主面から、絶縁基板１０Ａ及び絶縁基板１０Ｂを経由して、上下の放熱フィン４０に効率よく伝熱することができる。
また、半導体装置２は、半導体素子２０の上方並びに下方に、金属ブロック体３１，３２を配置していることから、半導体素子２０から発生した熱を、当該金属ブロック体３１，３２に於いて分散させることができる。
即ち、半導体装置２は、半導体素子２０の上下の主電極に於いて、絶縁基板１０Ａに配設された金属箔１０ａｃ、並びに絶縁基板１０Ｂに配設された金属箔１０ｂｃと良好な電気的接続を有すると共に、半導体素子２０から発生した熱を半導体素子２０の上下の主面から、金属ブロック体３１，３２に於いて効率よく分散させ、絶縁基板１０Ａ及び絶縁基板１０Ｂを経由して、上下の放熱フィン４０に効率よく伝熱することができる。これにより、半導体装置２の信頼性を高めることが可能になる。特に、金属ブロック体３１，３２を配置していることから、半導体素子２０から発生した熱が絶縁基板１０Ａ，１０Ｂの一部に集中することがない。従って、絶縁基板１０Ａ，１０Ｂのほぼ全域から、半導体素子２０から発生した熱を上下の放熱フィン４０に効率よく伝熱することができる。
このように、半導体装置２に於いては、半導体素子２０のコレクタ電極と金属箔１０ａｃとの間に、金属ブロック体３１が配置されている。また、半導体素子２０のエミッタ電極と金属箔１０ｂｃとの間に、金属板３０及び金属ブロック体３２が配置されている。
尚、必要に応じて、金属ブロック体３１，３２の何れかの配置を略してもよい。
また、図１０に例示した半導体装置２の例に従い、半導体素子２０を複数個搭載した半導体装置を構成することもでき、例えば、上記第１の実施の形態で述べたような２ｉｎ１構造の半導体装置を形成することもできる。
また、必要に応じて、上記第１の実施の形態で述べた図９の半導体装置と同様にして、上記半導体装置２を、放熱フィン４０を介して、複数個積層してもよい。ここで、夫々の半導体装置２と放熱フィン４０とを熱的に接続する接続部材としては、錫（Ｓｎ）−銀（Ａｇ）系の鉛フリーの半田層若しくは錫（Ｓｎ）−鉛（Ｐｂ）系の鉛含有の半田層、または導電性コンパウンドを用いることができる。また、上記半導体装置２に、それとは異なる構造の半導体装置を、放熱フィン４０を介して積層することも可能である。
＜第３の実施の形態＞
図１１は第３の実施の形態に係る半導体装置の概略図である。
図示する如く、半導体装置（半導体パッケージ）３にあっては、金属板（ダイパッド）３３Ａを基体とし、当該金属板３３Ａ上に、少なくとも一つの半導体素子２０が搭載されている。
ここで、半導体素子２０は、所謂パワー半導体素子であり、例えば、ＲＣ−ＩＧＢＴ素子が該当する。また、半導体素子２０として、当該ＲＣ−ＩＧＢＴ素子以外には、例えば、通常のＩＧＢＴ素子、パワーＭＯＳＦＥＴ、ＦＷＤ素子等が配置される。
そして、半導体装置３にあっては、半導体素子２０の一方の主電極（例えば、コレクタ電極）が、半田層１１を介して、金属板３３Ａに接合されている。また、半導体素子２０のその一方の主電極（例えば、コレクタ電極）が配設されている主面と反対側の主面に配設されている、もう一方の主電極（例えば、エミッタ電極）には、ヒートスプレッダ、或いはリードフレームとして機能する金属板３０が、鉛フリーの半田層１２を介して接合されている。また、そのもう一方の主電極（例えば、エミッタ電極）の配設面側に別途設けられた半導体素子２０の制御電極（図示しない）と、金属板３３Ａから離間して配置された金属板３４とが、金属ワイヤ２０ｗを通じて電気的に接続されている。
また、半導体装置３にあっては、基体である別の金属板（ダイパッド）３３Ｂが、金属板３３Ａに対向して配置されている。そして、金属板３０と金属板３３Ｂとが、鉛フリーの半田層１３を介して接合されている。
金属板３３Ａ，３３Ｂ、金属板３０及び半導体素子２０は、電気的・熱的に接続された状態になっている。
また、半導体装置３にあっては、金属板３３Ａ，３３Ｂ，３４、半導体素子２０、並びに金属ワイヤ２０ｗ等の保護を目的として、金属板３３Ａ，３３Ｂの間隙と側面、及び金属板３４の側面と上面に、封止樹脂５０が配設されている。但し、夫々の金属板３３Ａ，３３Ｂが半導体素子２０と対向する主面と反対側の主面、並びに金属板３４の下面は、封止樹脂５０で被覆せず、封止樹脂５０から露出させ、表出した状態にしている。
半導体装置３では、金属板３３Ａ，３３Ｂの夫々が半導体素子２０と対向する主面と反対側の主面、金属板３４の下面、並びに封止樹脂５０の一部により構成される主面（図中の破線Ａ−Ｂに沿った面）に於いて平坦面が形成されている。
そして、上記の平坦面に、原料粉体を被成膜面に対して吹き付けて堆積するエアロゾルデポジション（ＡＤ）法を用いて、絶縁層１０ａｄａ，１０ａｄｂが形成されている。
エアロゾルデポジション法では、まず、絶縁層１０ａｄａ，１０ａｄｂの原料となる粒子を含む流動層内に所定のキャリアガスを流通させる等して、キャリアガス中に粒子を含有させたエアロゾルを生成する。そして、その生成したエアロゾルを、減圧下、常温等の低温環境下で、被成膜面に対して、即ち金属板３３Ａ，３３Ｂ，３４及び封止樹脂５０の一部で構成される平坦面に対して吹き付ける。このとき、被成膜面に衝突した粒子は、衝突時の衝撃による破砕や変形等を伴って、被成膜面上に堆積されていく。粒子は、その衝突エネルギーによって、被成膜面、及び被成膜面上に先に形成されている膜に、強固に付着し、堆積していく。
原料となる粒子には、例えば、粒径１ｎｍ〜３μｍ程度、好ましくは粒径５ｎｍ〜１μｍ程度の粒子を用いることができる。粒子は、エアロゾルの吹き付けノズルや圧力条件等を調整することで、数十ｍ／秒〜数百ｍ／秒程度、例えば５ｍ／秒〜５００ｍ／秒程度まで加速することができる。粒子は、被成膜面に衝突することにより、数十ｎｍ程度のサイズまで、例えば０．５ｎｍ〜５０ｎｍ程度のサイズに破砕・変形される。被成膜面上には、そのようなサイズの破砕片同士が結合した、ボイド等を含まない、粒界が判別できない程度の緻密なナノ構造の膜が形成されるようになる。
このようなエアロデポジション法を用いることにより、被成膜面との密着性がよく、平坦で緻密なナノ構造の絶縁層１０ａｄａ，１０ａｄｂを、数μｍ〜数百μｍ程度の所望の膜厚、例えば、膜厚１０μｍ〜１００μｍで形成することができる。また、エアロデポジション法を用いた場合には、焼結体の基板に生じるような残留応力の影響を回避することができる。
また、半導体装置３にあっては、絶縁層１０ａｄａの半導体素子２０と対向する主面とは反対側の主面に、接続部材１７を介して、放熱フィン４０が熱的に接続されている。また、絶縁層１０ａｄｂの半導体素子２０と対向する主面とは反対側の主面には、接続部材１７を介して、放熱フィン４０が熱的に接続されている。ここで用いる接続部材１７には、例えば、導電性コンパウンドが適用される。尚、放熱フィン４０は、水冷式であってもよく、空冷式であってもよい。また、必要に応じて、外部からの挟み込み等により、放熱フィン４０を、接続部材１７を介さずに、絶縁層１０ａｄａ，１０ａｄｂに加圧して直接接合するようにしてもよい。
上述した絶縁層１０ａｄａ，１０ａｄｂには、例えば、窒化珪素（ＳｉＮ）、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）の少なくとも何れかを含有するセラミック材料が適用される。エアロゾルデポジション法を用いて絶縁層１０ａｄａ，１０ａｄｂを形成する場合には、このような材質のセラミック粒子を用いることができる。
また、金属板３３Ａ，３３Ｂ，３４には、例えば、銅（Ｃｕ）または銅（Ｃｕ）を主成分とする金属が適用される。
また、放熱フィン４０には、例えば、銅（Ｃｕ）またはアルミニウム（Ａｌ）、またはこれらの合金を主成分とした材料が適用される。
また、金属ワイヤ２０ｗには、例えば、アルミニウム（Ａｌ）、金（Ａｕ）が適用される。
また、封止樹脂５０には、例えば、シリコンゲル、エポキシ系樹脂、シアネート系樹脂、シリコン系樹脂の何れかが適用される。また必要に応じて、樹脂中に無機材料で構成されるフィラー材（窒化ボロン（ＢＮ）、窒化アルミニウム（ＡｌＮ）、窒化珪素（ＳｉＮ）等）を含有させてもよい。
このように、半導体装置３は、主電極と当該主電極とは反対側に配設された別の主電極を有した、少なくとも一つの半導体素子と、前記主電極に接合された金属板３３Ａと、前記別の主電極に電気的に接続された金属板３３Ｂと、を備えている。そして、金属板３３Ａの、前記主電極が接合された面と反対の面に、絶縁層１０ａｄａが形成され、前記金属板３３Ｂの、前記別の主電極が電気的に接続された面と反対の面に、絶縁層１０ａｄｂが形成されている。
このような金属板３３Ａ，３３Ｂを半導体素子２０の上下に配置することにより、半導体素子２０から発生した熱を半導体素子２０の上下の主面から、金属板３３Ａ及び金属板３３Ｂを経由して、上下の放熱フィン４０に効率よく伝熱することができる。
即ち、半導体装置３は、半導体素子２０の上下の主電極に於いて、金属板３３Ａ，３３Ｂと良好な電気的接続を有すると共に、半導体素子２０から発生した熱を半導体素子２０の上下の主面から、金属板３３Ａ，３３Ｂに於いて効率よく分散させ、上下の放熱フィン４０に効率よく伝熱することができる。これにより、半導体装置３の信頼性を高めることが可能になる。
特に、絶縁層１０ａｄａ，１０ａｄｂを、エアロゾルデポジション法を用い、金属板３３Ａ，３３Ｂに密着性よく、緻密に、薄く形成すると、高い絶縁性を確保しつつ、絶縁層１０ａｄａ，１０ａｄｂでの熱抵抗を低く抑え、半導体素子２０から発生した熱を上下の放熱フィン４０に効率よく伝熱することができる。
例えば、絶縁層１０ａｄａ，１０ａｄｂの部分にセラミック焼結体の基板を用いた場合には、絶縁性能や破壊電圧を考慮し、０．２ｍｍ〜０．７ｍｍといった厚さの基板が使用される。これに対し、絶縁層１０ａｄａ，１０ａｄｂの部分に、エアロゾルデポジション法を用いたセラミック層を形成した場合には、そのセラミック層をボイド等を含まない緻密な構造で形成することができるため、絶縁性能が１０倍程度になる。換言すれば、エアロゾルデポジション法を用いてセラミック層を形成する場合には、セラミック焼結体基板と同等の絶縁性能を確保するのに、１０分の１程度の膜厚で足りることになる。従って、半導体装置３の小型化、薄型化に寄与することができる。
さらに、エアロゾルデポジション法を用いて形成されるセラミック層は、その熱伝導率がバルク体と同等であり、窒化珪素（ＳｉＮ）で約８０Ｗ／ｍ・Ｋ、アルミナ（Ａｌ2Ｏ3）で約２０Ｗ／ｍ・Ｋ、窒化アルミニウム（ＡｌＮ）で約１６０Ｗ／ｍ・Ｋ〜１８０Ｗ／ｍ・Ｋ程度確保することができる。上記のように、エアロゾルデポジション法を用いて形成されるセラミック層は、その製法上及び絶縁性能上、薄く形成することができるため、熱抵抗を小さくすることができる。そのため、絶縁層１０ａｄａ，１０ａｄｂを、エアロゾルデポジション法を用いて形成する場合には、絶縁層１０ａｄａ，１０ａｄｂの金属板３３Ａ，３３Ｂ側と反対側の面に、金属箔を形成することなく、放熱フィン４０との熱的接続が可能になる。
さらにまた、このようにエアロデポジション法を用いた場合には、封止樹脂５０の形成まで行って得られる被成膜面（平坦面）にセラミック層等の絶縁層を堆積することができるため、予め所定サイズの絶縁板１０ａａ，１０ｂａを用意したり、それを用いて所定の金属箔を配設した絶縁基板１０Ａ，１０Ｂを形成したりすることを要せず、製造プロセスの簡略化、低コスト化に寄与することも可能になる。
尚、エアロゾルデポジション法を用いた絶縁層の形成は、例えば、次のように行うことが可能である。
図１２はエアロゾルデポジション法を用いた絶縁層形成工程の一例の説明図である。また、図１３はエアロゾルデポジション法を用いた絶縁層形成工程の別例の説明図である。
例えば、まず、金属板３３Ａ，３３Ｂ，３４の所定の主面を残して、半導体素子２０や金属ワイヤ２０ｗ等を封止樹脂５０で封止する。その後、図１２に示すように、封止樹脂５０から金属板３３Ａ，３４が露出している面、及び封止樹脂５０から金属板３３Ｂが露出している面に、夫々ノズル６１，６２から所定の粒子を含むエアロゾルを吹き付ける。エアロゾルの吹き付けは、ノズル６１，６２をあらかじめ定めた描画パターンにしたがって移動させることで、所望の領域に選択的に絶縁層を形成することができる。また、封止樹脂５０から金属板３３Ａ，３４が露出している面、及び封止樹脂５０から金属板３３Ｂが露出している面に対向して、メタルマスク６３，６４を配置することで、不要な部分へのエアロゾルの付着を防ぐことができる。これにより、封止樹脂５０の形成まで行った両面に、同時に絶縁層を形成することができる。
また、封止樹脂５０の形成まで行った後の形態によっては、図１３に示すようにして絶縁層を形成することも可能である。例えば、封止樹脂５０の形成後には、外部接続用端子７１，７２がその封止樹脂５０から引き出されている複数の構造体７０がタイバー７３に繋がっているような形態が得られる場合がある。このような形態の場合にも、各構造体７０について、その両面に対し、ノズル６１，６２から所定の粒子を含むエアロゾルを吹き付ける。エアロゾルの吹き付けは、ノズル６１，６２をあらかじめ定めた描画パターンにしたがって移動させることで、所望の領域に選択的に絶縁層を形成することができる。また、封止樹脂５０から金属板３３Ａ，３４が露出している面、及び封止樹脂５０から金属板３３Ｂが露出している面に対向して、メタルマスク６３，６４を配置することで、不要な部分へのエアロゾルの付着を防ぐことができる。これにより、封止樹脂５０の形成まで行った両面に同時に絶縁層を形成することが可能である。このような各構造体７０へのノズル６１，６２からの吹き付けを、複数の構造体７０に対し、順番に連続的に行っていき、タイバー７３に繋がっている全ての構造体７０の両面に絶縁層を形成すればよい。なお、図１３においては、制御用端子の図示を省略した。
図１２及び図１３には、対向する２つのノズルからエアロゾルを吹き付け、成膜対象の両面に絶縁層を形成する場合を例示したが、勿論、１つのノズルを用い、片面ずつ、絶縁層を形成していくことも可能である。
尚、図１１に例示した半導体装置３の例に従い、半導体素子２０を複数個搭載した半導体装置を構成することもでき、例えば、上記第１の実施の形態で述べたような２ｉｎ１構造の半導体装置を形成することもできる。
また、必要に応じて、上記第１の実施の形態で述べた図９の半導体装置と同様にして、上記半導体装置３を、放熱フィン４０を介して、複数個積層してもよい。ここで、夫々の半導体装置３と放熱フィン４０とを熱的に接続する接続部材としては、導電性コンパウンドを用いることができる。また、上記半導体装置３に、それとは異なる構造の半導体装置を、放熱フィン４０を介して積層することも可能である。
＜第４の実施の形態＞
図１４は第４の実施の形態に係る半導体装置の概略図である。
この第４の実施の形態に係る半導体装置４では、絶縁基板１０Ａの金属箔１０ａｃを、絶縁板１０ａａの端付近（図中のＣの部分）にまで配設している。
また、半導体装置４にあっては、絶縁板１０ｇａを別途設け、当該絶縁板１０ｇａの上面側に制御用端子１０ｇが接続され、絶縁板１０ｇａの下面側に金属箔１０ｇｂが接続されている。そして、この金属箔１０ｇｂは、半田層１６を介して、金属箔１０ａｃの端部に接合されている。尚、制御用端子１０ｇ及び金属箔１０ｇｂは、例えば、ＤＣＢ法を用いて形成することができる。
このような制御用端子１０ｇ等の配置によれば、絶縁板１０ａａ上の金属箔１０ａｃを絶縁板１０ａａの端付近にまで配設することができ、且つ制御用端子１０ｇと半導体素子２０の制御用電極とを、金属ワイヤ２０ｗを通じて確実に導通させることができる。金属箔１０ａｃを絶縁板１０ａａの端付近にまで延在させることで、半導体素子２０から発生する熱を、金属箔１０ａｃの延在させた部分（図中のＣの部分）にも効率よく分散させ、放熱効果を高めることが可能になる。
このように、半導体装置４に於いては、半導体素子２０の上下の主面に於いて良好な電気的接続が実現されると共に、半導体素子２０の上下の主面、並びに当該半導体素子２０が搭載された半導体装置４の上下の主面から効率よく放熱が行われるようになる。
尚、このような構造の絶縁基板１０Ａ、制御用端子１０ｇ、絶縁板１０ｇａ、並びに金属箔１０ｇｂは、上記第２の実施の形態で述べた半導体装置２等、或いは上記第３の実施の形態で述べた半導体装置３等に適用してもよい。上記第３の実施の形態で述べた半導体装置３に於いては、金属板３３Ａを、封止樹脂５０の側面付近にまで延在させ、図１４に示す如く、当該金属板３３Ａ上に、制御用端子１０ｇ、絶縁板１０ｇａ、並びに金属箔１０ｇｂを配置すればよい。これにより、制御用端子１０ｇと制御用電極との電気的接続を確実に行うと共に、上記第２，第３の実施の形態で述べたような半導体装置２，３等の放熱効果をより向上させることが可能になる。
＜第５の実施の形態＞
図１５は第５の実施の形態に係る半導体装置の概略図である。
この第５の実施の形態に係る半導体装置５では、絶縁基板１０Ａの金属箔１０ａｃを、絶縁板１０ａａの端付近（図中のＣの部分）にまで配設している。そして、制御用端子１０ｇの端を、半導体素子２０の一方の主電極（例えば、エミッタ電極）の配設面側に別途設けた制御用電極に、レーザー溶接、半田付け、超音波接合、加圧・加熱による直接接合の何れかの方法により接合させている。
このような制御用端子１０ｇ等の配置によれば、絶縁板１０ａａ上の金属箔１０ａｃを絶縁板１０ａａの端付近にまで配設することができ、且つワイヤレスで制御用端子１０ｇと半導体素子２０の制御用電極とを確実に導通させることができる。金属箔１０ａｃを絶縁板１０ａａの端付近にまで延在させることで、半導体素子２０から発生した熱を、金属箔１０ａｃの延在させた部分（図中のＣの部分）にも効率よく分散させ、放熱効果を高めることが可能になる。
このように、半導体装置５に於いては、半導体素子２０の上下の主面に於いて良好な電気的接続が実現されると共に、半導体素子２０の上下の主面、並びに当該半導体素子２０が搭載された半導体装置５の上下の主面から効率よく放熱が行われるようになる。
尚、このような制御用端子１０ｇと制御用電極との接続は、上記第２の実施の形態で述べた半導体装置２等、或いは上記第３の実施の形態で述べた半導体装置３等に適用してもよい。これにより、制御用端子１０ｇと制御用電極との電気的接続を確実に行うと共に、上記第２，第３の実施の形態で述べたような半導体装置２，３等の放熱効果をより向上させることが可能になる。
尚、以上の説明では、放熱フィンを半導体装置の上下両面側に配置する場合を例示したが、上面及び下面のうち少なくとも何れか一方に放熱フィンを配置した半導体装置であっても、上記同様の効果を得ることは可能である。
１，１ａ，１ｂ，２，３，４，５ 半導体装置
１０Ａ，１０Ｂ 絶縁基板
１０ａａ，１０ｂａ，１０ｇａ 絶縁板
１０ｃ，１０ｅ，１０ｍ，１０ｎ，１０ｐ，７１，７２ 外部接続用端子
１０ａｂ，１０ａｃ，１０ａｄ，１０ｂｂ，１０ｂｃ，１０ａｃａ，１０ａｃｂ，１０ｂｃａ，１０ｂｃｂ，１０ｇｂ 金属箔
１０ａｄａ，１０ａｄｂ 絶縁層
１０ｇ 制御用端子
１１，１２，１３，１４，１５，１６ 半田層
１７ 接続部材
２０，２０ａ，２０ｂ 半導体素子
２０ａｅ，２０ｂｅ エミッタ電極
２０ｇ 制御用電極
２０ｗ 金属ワイヤ
３０，３０ａ，３０ｂ，３３Ａ，３３Ｂ，３４ 金属板
３１，３２ 金属ブロック体
４０ 放熱フィン
４０ａ 流路
５０ 封止樹脂
６１，６２ ノズル
７０ 構造体
７３ タイバー

Claims (4)

  1. 第１金属板と、
    前記第１金属板に対向して配置された第２金属板と、
    前記第１金属板及び前記第２金属板の間に配置され、前記第１金属板と前記第２金属板とに電気的に接続された半導体素子と、
    前記第１金属板の前記半導体素子側と反対側の主面に形成された絶縁性の第１堆積層と、
    前記第２金属板の前記半導体素子側と反対側の主面に形成された絶縁性の第２堆積層と、
    を有することを特徴とする半導体装置。
  2. 前記半導体素子を封止する封止樹脂をさらに有し、
    前記封止樹脂は、前記第１金属板及び前記第２金属板の側面を被覆し、
    前記第１堆積層は、前記第１金属板の前記半導体素子側と反対側の主面と、前記第１金属板の側面を被覆する前記封止樹脂の上とに形成され、
    前記第２堆積層は、前記第２金属板の前記半導体素子側と反対側の主面と、前記第２金属板の側面を被覆する前記封止樹脂の上とに形成されていることを特徴とする請求項１記載の半導体装置。
  3. 前記第１堆積層及び前記第２堆積層の少なくとも何れかに放熱体が熱的に接続されていることを特徴とする請求項１または２記載の半導体装置。
  4. 前記放熱体に別の半導体装置が熱的に接続されていることを特徴とする請求項３記載の半導体装置。
JP2012253098A 2008-04-09 2012-11-19 半導体装置 Pending JP2013034029A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012253098A JP2013034029A (ja) 2008-04-09 2012-11-19 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008101371 2008-04-09
JP2008101371 2008-04-09
JP2012253098A JP2013034029A (ja) 2008-04-09 2012-11-19 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010507253A Division JP5365627B2 (ja) 2008-04-09 2009-04-08 半導体装置及び半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013218272A Division JP5757314B2 (ja) 2008-04-09 2013-10-21 半導体装置

Publications (1)

Publication Number Publication Date
JP2013034029A true JP2013034029A (ja) 2013-02-14

Family

ID=41161910

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2010507253A Active JP5365627B2 (ja) 2008-04-09 2009-04-08 半導体装置及び半導体装置の製造方法
JP2012253098A Pending JP2013034029A (ja) 2008-04-09 2012-11-19 半導体装置
JP2013218272A Active JP5757314B2 (ja) 2008-04-09 2013-10-21 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010507253A Active JP5365627B2 (ja) 2008-04-09 2009-04-08 半導体装置及び半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013218272A Active JP5757314B2 (ja) 2008-04-09 2013-10-21 半導体装置

Country Status (4)

Country Link
US (2) US8450845B2 (ja)
JP (3) JP5365627B2 (ja)
DE (2) DE112009000447B4 (ja)
WO (1) WO2009125779A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016015466A (ja) * 2014-06-13 2016-01-28 日産自動車株式会社 半導体装置
US9824961B2 (en) 2013-11-26 2017-11-21 Toyota Jidosha Kabushiki Kaisha Semiconductor device
KR20190038997A (ko) * 2017-10-02 2019-04-10 도요타 지도샤（주） 반도체 장치
JP2019067949A (ja) * 2017-10-02 2019-04-25 トヨタ自動車株式会社 半導体装置
JP2019134018A (ja) * 2018-01-30 2019-08-08 トヨタ自動車株式会社 半導体装置
KR20200001434A (ko) * 2018-06-26 2020-01-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스를 제조하는 방법 및 반도체 디바이스
WO2023047881A1 (ja) * 2021-09-21 2023-03-30 株式会社デンソー 半導体装置およびその製造方法

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283741A (ja) * 2008-05-23 2009-12-03 Fuji Electric Device Technology Co Ltd 半導体装置
JP5164962B2 (ja) * 2009-11-26 2013-03-21 三菱電機株式会社 電力変換装置
JP5473733B2 (ja) * 2010-04-02 2014-04-16 株式会社日立製作所 パワー半導体モジュール
JP5581131B2 (ja) * 2010-06-30 2014-08-27 日立オートモティブシステムズ株式会社 パワーモジュール及びそれを用いた電力変換装置
EP2485256A3 (en) * 2011-02-08 2018-01-03 ABB Research Ltd. A semiconductor device
JP2012174856A (ja) * 2011-02-21 2012-09-10 Hitachi Cable Ltd ヒートシンク及びその製造方法
JP5588895B2 (ja) * 2011-02-28 2014-09-10 日立オートモティブシステムズ株式会社 パワー半導体モジュール，パワー半導体モジュールの製造方法及び電力変換装置
US8804340B2 (en) * 2011-06-08 2014-08-12 International Rectifier Corporation Power semiconductor package with double-sided cooling
JP5520889B2 (ja) * 2011-06-24 2014-06-11 日立オートモティブシステムズ株式会社 パワー半導体モジュール及びそれを用いた電力変換装置
JP2013021254A (ja) * 2011-07-14 2013-01-31 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2014199829A (ja) * 2011-07-29 2014-10-23 三洋電機株式会社 半導体モジュール及びそれを搭載したインバータ
DE112012007339B3 (de) * 2011-08-10 2020-03-05 Denso Corporation Halbleitermodul und Verfahren zur Herstellung des Halbleitermoduls
US9048721B2 (en) * 2011-09-27 2015-06-02 Keihin Corporation Semiconductor device
CN103023279B (zh) * 2011-09-27 2015-05-13 株式会社京浜 半导体控制装置
JP2013145814A (ja) * 2012-01-16 2013-07-25 Hitachi Ltd パワーモジュール
JP2013157550A (ja) * 2012-01-31 2013-08-15 Rohm Co Ltd パワーモジュール半導体装置およびその製造方法
JP5857769B2 (ja) * 2012-02-03 2016-02-10 株式会社豊田自動織機 配線パターンの接続構造およびその製造方法
KR101388737B1 (ko) * 2012-04-12 2014-04-25 삼성전기주식회사 반도체 패키지, 반도체 모듈, 및 그 실장 구조
US8860071B2 (en) * 2012-06-21 2014-10-14 Infineon Technologies Ag Electro-thermal cooling devices and methods of fabrication thereof
JP5708613B2 (ja) * 2012-11-01 2015-04-30 株式会社豊田自動織機 モジュール
WO2014174854A1 (ja) * 2013-04-25 2014-10-30 富士電機株式会社 半導体装置
AT514085B1 (de) * 2013-06-11 2014-10-15 Austria Tech & System Tech Leistungsmodul
JP5921491B2 (ja) * 2013-06-13 2016-05-24 三菱電機株式会社 電力用半導体装置
JP6037045B2 (ja) 2013-10-29 2016-11-30 富士電機株式会社 半導体モジュール
WO2015064232A1 (ja) 2013-10-29 2015-05-07 富士電機株式会社 半導体モジュール
CN104701274B (zh) * 2013-12-10 2017-11-14 江苏宏微科技股份有限公司 带有双散热器的功率模块
CN105308743B (zh) * 2013-12-19 2018-01-09 富士电机株式会社 半导体模块及电驱动车辆
US9504191B2 (en) 2014-03-28 2016-11-22 Deere & Company Electronic assembly for an inverter
JP6407756B2 (ja) * 2014-03-31 2018-10-17 株式会社東芝 半導体モジュールの製造方法
JP6354283B2 (ja) * 2014-04-22 2018-07-11 日産自動車株式会社 半導体モジュール及び半導体装置
DE102014106686B4 (de) * 2014-05-12 2022-12-01 Infineon Technologies Austria Ag Elektronisches modul, elektronisches system und verfahren zum herstellen desselben
JP2015225918A (ja) * 2014-05-27 2015-12-14 大学共同利用機関法人 高エネルギー加速器研究機構 半導体モジュールおよび半導体スイッチ
JP6369228B2 (ja) * 2014-08-29 2018-08-08 富士電機株式会社 半導体装置
JP6409690B2 (ja) * 2014-11-20 2018-10-24 株式会社デンソー 冷却モジュール
US10177084B2 (en) 2014-12-12 2019-01-08 Hitachi, Ltd. Semiconductor module and method of manufacturing semiconductor module
JP6299578B2 (ja) * 2014-12-15 2018-03-28 トヨタ自動車株式会社 半導体装置
TWI582925B (zh) * 2015-02-04 2017-05-11 智威科技股份有限公司 半導體元件封裝結構與其製造方法
CN105990265B (zh) * 2015-02-26 2019-04-05 台达电子工业股份有限公司 功率转换电路的封装模块及其制造方法
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione
JP6724449B2 (ja) * 2016-03-18 2020-07-15 富士電機株式会社 半導体装置および半導体装置の製造方法
CN109005670B (zh) * 2016-04-04 2022-08-26 罗姆股份有限公司 功率模块及其制造方法
US10403601B2 (en) * 2016-06-17 2019-09-03 Fairchild Semiconductor Corporation Semiconductor package and related methods
DE102016117843A1 (de) 2016-09-21 2018-03-22 Infineon Technologies Ag Mit Kühlfluid gekühlte und eine Abschirmschicht umfassende Packung
JP6642382B2 (ja) * 2016-10-31 2020-02-05 トヨタ自動車株式会社 Ｄｃ−ｄｃコンバータ
DE102016121801B4 (de) * 2016-11-14 2022-03-17 Infineon Technologies Ag Baugruppe mit Verbindungen, die verschiedene Schmelztemperaturen aufweisen, Fahrzeug mit der Baugruppe und Verfahren zum Herstellen derselben und Verwendung der Baugruppe für eine Automobilanwendung
US10249552B2 (en) * 2017-02-22 2019-04-02 Jmj Korea Co., Ltd. Semiconductor package having double-sided heat dissipation structure
CN110383439B (zh) 2017-03-08 2023-04-28 三菱电机株式会社 半导体装置、其制造方法以及半导体模块
JP6885175B2 (ja) * 2017-04-14 2021-06-09 富士電機株式会社 半導体装置
US10607919B2 (en) 2017-04-28 2020-03-31 Semiconductor Components Industries, Llc Semiconductor package having junction cooling pipes embedded in substrates
JP6922450B2 (ja) * 2017-06-08 2021-08-18 株式会社デンソー 半導体モジュール
JP6766757B2 (ja) * 2017-06-12 2020-10-14 トヨタ自動車株式会社 半導体装置
KR102391008B1 (ko) * 2017-08-08 2022-04-26 현대자동차주식회사 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템
JP6801605B2 (ja) * 2017-08-11 2020-12-16 株式会社デンソー 電力変換装置
JP2019046899A (ja) * 2017-08-31 2019-03-22 ルネサスエレクトロニクス株式会社 電子装置
TWI746883B (zh) 2017-09-29 2021-11-21 韓商Ｊｍｊ韓國有限公司 形成有陰刻圖案的半導體封裝用夾具、引線框架、基板及包括其的半導體封裝體
JP6771447B2 (ja) 2017-09-29 2020-10-21 日立オートモティブシステムズ株式会社 パワー半導体装置およびそれを用いた電力変換装置
US10002821B1 (en) * 2017-09-29 2018-06-19 Infineon Technologies Ag Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates
JP6945418B2 (ja) * 2017-10-24 2021-10-06 三菱電機株式会社 半導体装置および半導体装置の製造方法
US11217512B2 (en) 2017-10-30 2022-01-04 Sumitomo Electric Industries, Ltd. Semiconductor module
JP2019083294A (ja) * 2017-10-31 2019-05-30 トヨタ自動車株式会社 半導体装置とその製造方法
JP2019102519A (ja) * 2017-11-29 2019-06-24 トヨタ自動車株式会社 半導体装置
KR102134718B1 (ko) * 2018-02-07 2020-07-17 제엠제코(주) 전도성 금속 구조체를 이용한 반도체 패키지
WO2019156420A1 (ko) * 2018-02-07 2019-08-15 제엠제코(주) 전도성 금속 구조체를 이용한 반도체 패키지
US10373890B1 (en) * 2018-04-09 2019-08-06 Infineon Technologies Ag Cooling techniques for semiconductor package
JP7159620B2 (ja) * 2018-05-30 2022-10-25 富士電機株式会社 半導体装置、冷却モジュール、電力変換装置及び電動車両
JP7124474B2 (ja) * 2018-06-13 2022-08-24 株式会社デンソー 半導体装置
JP7204174B2 (ja) * 2018-07-19 2023-01-16 マイクロモジュールテクノロジー株式会社 半導体装置及び半導体装置の製造方法
JP7260278B2 (ja) 2018-10-19 2023-04-18 現代自動車株式会社 半導体サブアセンブリー及び半導体パワーモジュール
JP7153538B2 (ja) * 2018-11-16 2022-10-14 日立Astemo株式会社 パワー半導体モジュール、電力変換装置およびパワー半導体モジュールの製造方法
KR102163662B1 (ko) 2018-12-05 2020-10-08 현대오트론 주식회사 양면 냉각 파워 모듈 및 이의 제조방법
JP7095632B2 (ja) * 2019-03-11 2022-07-05 株式会社デンソー 半導体装置
JP7059970B2 (ja) 2019-03-11 2022-04-26 株式会社デンソー 半導体装置
JP7088094B2 (ja) * 2019-03-19 2022-06-21 株式会社デンソー 半導体装置
JP7156155B2 (ja) * 2019-04-19 2022-10-19 三菱電機株式会社 半導体モジュール
JP7326859B2 (ja) * 2019-05-15 2023-08-16 三菱マテリアル株式会社 半導体モジュール部品
IT201900013743A1 (it) * 2019-08-01 2021-02-01 St Microelectronics Srl Dispositivo elettronico di potenza incapsulato, in particolare circuito a ponte comprendente transistori di potenza, e relativo procedimento di assemblaggio
US11469163B2 (en) 2019-08-02 2022-10-11 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
US11075148B2 (en) * 2019-10-09 2021-07-27 Semiconductor Components Industries, Llc Stacked transistor assembly with dual middle mounting clips
JP7413720B2 (ja) * 2019-10-28 2024-01-16 富士電機株式会社 半導体モジュール
JP7351209B2 (ja) 2019-12-17 2023-09-27 富士電機株式会社 半導体装置
JP2021097146A (ja) 2019-12-18 2021-06-24 富士電機株式会社 半導体装置
JP7444007B2 (ja) 2020-09-24 2024-03-06 株式会社オートネットワーク技術研究所 基板ユニット
JP7301805B2 (ja) * 2020-09-24 2023-07-03 株式会社東芝 半導体モジュール
FR3115654B1 (fr) * 2020-10-28 2023-05-12 Valeo Systemes De Controle Moteur Ensemble électronique comportant un système de refroidissement amélioré
CN113309679B (zh) * 2021-06-16 2022-07-15 星呈慧宇(北京)科技有限公司 脉冲等离子推力装置
CN114334674A (zh) * 2021-08-16 2022-04-12 华为数字能源技术有限公司 功率半导体模块制备方法及功率半导体模块
WO2023043163A1 (ko) * 2021-09-14 2023-03-23 파워마스터반도체 주식회사 양면 냉각 반도체 장치
JP2023054418A (ja) * 2021-10-04 2023-04-14 三菱電機株式会社 電力用半導体装置及びその製造方法
US20230260861A1 (en) * 2022-02-11 2023-08-17 Wolfspeed, Inc. Semiconductor packages with increased power handling

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123233A (ja) * 2003-10-14 2005-05-12 Denso Corp 半導体装置の冷却構造
JP2007305772A (ja) * 2006-05-11 2007-11-22 Fuji Electric Device Technology Co Ltd 半導体装置および半導体装置の製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4392153A (en) * 1978-05-01 1983-07-05 General Electric Company Cooled semiconductor power module including structured strain buffers without dry interfaces
JP3051570B2 (ja) * 1991-06-07 2000-06-12 新光電気工業株式会社 リードフレーム及び半導体装置
US6072240A (en) * 1998-10-16 2000-06-06 Denso Corporation Semiconductor chip package
JP4085536B2 (ja) * 1998-11-09 2008-05-14 株式会社日本自動車部品総合研究所 電気機器およびその製造方法並びに圧接型半導体装置
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
EP2234154B1 (en) * 2000-04-19 2016-03-30 Denso Corporation Coolant cooled type semiconductor device
JP4479121B2 (ja) * 2001-04-25 2010-06-09 株式会社デンソー 半導体装置の製造方法
US6891256B2 (en) * 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
JP4016384B2 (ja) * 2002-06-17 2007-12-05 株式会社安川電機 パワーモジュールおよびこれを用いたモータ制御装置
DE10231091A1 (de) * 2002-07-10 2004-01-22 Robert Bosch Gmbh Aktivgleichrichter-Modul für Drehstromgeneratoren von Fahrzeugen
JP2005054248A (ja) 2003-08-06 2005-03-03 Denso Corp 複合皮膜及びその製造方法
JP4039339B2 (ja) * 2003-08-07 2008-01-30 トヨタ自動車株式会社 浸漬式両面放熱パワーモジュール
JP4289384B2 (ja) 2003-09-17 2009-07-01 株式会社デンソー 半導体装置の製造方法
JP4254527B2 (ja) * 2003-12-24 2009-04-15 株式会社デンソー 半導体装置
JP2005302951A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 電力用半導体装置パッケージ
JP4635564B2 (ja) 2004-11-04 2011-02-23 富士電機システムズ株式会社 半導体装置
JP4784150B2 (ja) 2004-11-10 2011-10-05 富士電機株式会社 半導体装置および、半導体装置の製造方法
JP4478049B2 (ja) * 2005-03-15 2010-06-09 三菱電機株式会社 半導体装置
US7030317B1 (en) * 2005-04-13 2006-04-18 Delphi Technologies, Inc. Electronic assembly with stacked integrated circuit die
JP4450230B2 (ja) 2005-12-26 2010-04-14 株式会社デンソー 半導体装置
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
JP2008041752A (ja) * 2006-08-02 2008-02-21 Hitachi Metals Ltd 半導体モジュールおよび半導体モジュール用放熱板
US7564124B2 (en) * 2006-08-29 2009-07-21 Fairchild Semiconductor Corporation Semiconductor die package including stacked dice and heat sink structures
JP2008124430A (ja) 2006-10-18 2008-05-29 Hitachi Ltd パワー半導体モジュール
DE102007034491A1 (de) 2007-07-24 2009-02-05 Siemens Ag Modul mit elektronischem Bauelement zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, dessen Herstellung und Kontaktierung
JP4506848B2 (ja) * 2008-02-08 2010-07-21 株式会社デンソー 半導体モジュール
JP5245485B2 (ja) * 2008-03-25 2013-07-24 富士電機株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123233A (ja) * 2003-10-14 2005-05-12 Denso Corp 半導体装置の冷却構造
JP2007305772A (ja) * 2006-05-11 2007-11-22 Fuji Electric Device Technology Co Ltd 半導体装置および半導体装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9824961B2 (en) 2013-11-26 2017-11-21 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US9953905B2 (en) 2013-11-26 2018-04-24 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2016015466A (ja) * 2014-06-13 2016-01-28 日産自動車株式会社 半導体装置
KR20190038997A (ko) * 2017-10-02 2019-04-10 도요타 지도샤（주） 반도체 장치
JP2019067949A (ja) * 2017-10-02 2019-04-25 トヨタ自動車株式会社 半導体装置
KR102088390B1 (ko) * 2017-10-02 2020-04-23 도요타 지도샤（주） 반도체 장치
JP7163583B2 (ja) 2018-01-30 2022-11-01 株式会社デンソー 半導体装置
JP2019134018A (ja) * 2018-01-30 2019-08-08 トヨタ自動車株式会社 半導体装置
KR20200001434A (ko) * 2018-06-26 2020-01-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스를 제조하는 방법 및 반도체 디바이스
KR102339533B1 (ko) 2018-06-26 2021-12-17 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스를 제조하는 방법 및 반도체 디바이스
US11164746B2 (en) 2018-06-26 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and a semiconductor device
US11908864B2 (en) 2018-06-26 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor devices and a semiconductor device
WO2023047881A1 (ja) * 2021-09-21 2023-03-30 株式会社デンソー 半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE112009000447T5 (de) 2011-03-17
DE112009000447B4 (de) 2016-07-14
DE112009005537B3 (de) 2022-05-12
JP5757314B2 (ja) 2015-07-29
US20110037166A1 (en) 2011-02-17
JPWO2009125779A1 (ja) 2011-08-04
JP2014060410A (ja) 2014-04-03
US8450845B2 (en) 2013-05-28
JP5365627B2 (ja) 2013-12-11
WO2009125779A1 (ja) 2009-10-15
US20130267064A1 (en) 2013-10-10
US8673691B2 (en) 2014-03-18

Similar Documents

Publication Publication Date Title
JP5757314B2 (ja) 半導体装置
US10297522B2 (en) Semiconductor package structure and manufacturing method thereof
US8872332B2 (en) Power module with directly attached thermally conductive structures
US7816784B2 (en) Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
JP6332439B2 (ja) 電力変換装置
JP6004094B2 (ja) パワー半導体モジュールおよびその製造方法、電力変換器
US7682875B2 (en) Method for fabricating a module including a sintered joint
WO2005024941A1 (ja) 半導体装置
JP2019071412A (ja) チップパッケージ
JP2007305772A (ja) 半導体装置および半導体装置の製造方法
JP2005005638A (ja) 半導体モジュールおよびその製造方法
KR102228945B1 (ko) 반도체 패키지 및 이의 제조방법
JP5246143B2 (ja) 半導体モジュールおよびその製造方法ならびに電気機器
KR102411122B1 (ko) 방열구조를 구비한 반도체 패키지, 반도체 패키지가 접합된 쿨링시스템, 방열구조를 구비한 기판 및 방열구조를 구비한 기판 제조방법
JP4784150B2 (ja) 半導体装置および、半導体装置の製造方法
JP3841007B2 (ja) 半導体装置
JP2006190728A (ja) 電力用半導体装置
CN112530915A (zh) 半导体装置
TWI660471B (zh) 晶片封裝
CN111354710A (zh) 半导体装置及其制造方法
JP6953859B2 (ja) 半導体装置
US11658231B2 (en) Semiconductor device
WO2023218680A1 (ja) 半導体装置
JP2006066559A (ja) 半導体モジュールおよびその製造方法
JP2023141693A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140128