JP2005005638A - 半導体モジュールおよびその製造方法 - Google Patents
半導体モジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP2005005638A JP2005005638A JP2003170395A JP2003170395A JP2005005638A JP 2005005638 A JP2005005638 A JP 2005005638A JP 2003170395 A JP2003170395 A JP 2003170395A JP 2003170395 A JP2003170395 A JP 2003170395A JP 2005005638 A JP2005005638 A JP 2005005638A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor module
- lead frame
- insulating layer
- ceramic insulating
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】コスト上昇を抑えつつ放熱特性を向上させた半導体モジュールおよびその製造方法を提供する。
【解決手段】パワー半導体２または駆動ＩＣ３等の回路素子をボンディングワイヤ４，５によりリードフレーム１の回路パターンに接続して成形樹脂６で覆い、この成形樹脂６の反対面に、セラミックス絶縁層７を形成した半導体モジュール１００とした。また、セラミックス絶縁層７をプラズマ溶射法・コールドスプレーにより形成する半導体モジュール１００の製造方法とした。
【選択図】 図１
【解決手段】パワー半導体２または駆動ＩＣ３等の回路素子をボンディングワイヤ４，５によりリードフレーム１の回路パターンに接続して成形樹脂６で覆い、この成形樹脂６の反対面に、セラミックス絶縁層７を形成した半導体モジュール１００とした。また、セラミックス絶縁層７をプラズマ溶射法・コールドスプレーにより形成する半導体モジュール１００の製造方法とした。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体モジュールおよびその製造方法に関し、より詳細には、１または複数の回路素子を搭載し、樹脂によって封止され、形成される半導体モジュールおよびその製造方法に関する。
【０００２】
【従来の技術】
電源装置に使用される半導体モジュールは、家庭用エアコン、冷蔵庫などの民生機器から、インバータ、サーボコントローラなどの産業機器まで、広範囲にわたって適用されている。半導体モジュールは、消費電力の点から、金属ベース基板やセラミックス基板などの配線板に搭載される。この配線板にパワー半導体などの１または複数の回路素子を搭載し、プラスチックケース枠を接着し、シリコーンゲルやエポキシ樹脂などで封止することによって半導体モジュールを製造する。
【０００３】
一方、製造コストを低減するために、トランスファー成形方式により製造されるフルモールド半導体モジュールが用いられている（例えば、特許文献１参照）。フルモールド半導体モジュールは、リードフレーム、ヒートシンクとを固定的に連結するとともに、電気的絶縁を確保している。
【０００４】
図５に、このような従来のフルモールド半導体モジュールの第１例を示す。リードフレーム２１の上には、パワー半導体２２、駆動ＩＣ２３が実装され、ボンディングワイヤ２４，２５により相互に接続されている。これらの部品を金型にセットして、成形樹脂２６を流し込むことにより、フルモールド半導体モジュールを構成する。
【０００５】
図６に従来のフルモールド半導体モジュールの第２例を示す。図５に示したフルモールド半導体モジュールの構成に加え、さらにその下部にヒートシンク２７を設けたものである。以下、図５，図６で示すように、リードフレームおよび回路素子が全て成型樹脂で覆われるようなフルモールド半導体モジュールを説明の便宜上のため、特に通常フルモールド半導体モジュールという。
【０００６】
さらに、図７に従来のフルモールド半導体モジュールの第３例を示す。リードフレーム２１に接触する金属ベース基板２８が外部に露出するようなフルモールド半導体モジュールであり、導電層である銅箔２８ａ，絶縁層２８ｂおよびヒートシンク２８ｃを積層した金属ベース基板２８を設け、金属ベース基板２８に絶縁と熱放出の２つの機能を持たせるようにしたものである。
【０００７】
また、フルモールド半導体モジュールの他の従来技術として、ヒートシンクの露出面にアルミナ等を溶射した電気絶縁層が外部に露出するように構成され、電気絶縁部材，ヒートシンクおよび電気絶縁層を介してプリント回路基板へ効率的に熱放射するような樹脂封止型半導体装置について開示されている（例えば、特許文献２参照）。以下、図７および特許文献２で示すように、リードフレームおよび回路素子が直接接触するヒートシンクを外部に露出するようなフルモールド半導体モジュールを、説明の便宜上のため、特に一部露出型フルモールド半導体モジュールという。
【０００８】
なお、特許文献２では電機絶縁層としてアルミナ等を溶射する点が記載されているが、一般的な層形成方法として、例えば特許文献３（発明の名称：複合構造物の作成方法および作成装置），特許文献４（発明の名称：超微粒子材料吹き付け成膜方法）などに記載された先行技術が知られている。
【０００９】
【特許文献１】
特開平９−１３９４６１号公報（段落番号００３８、図１）
【特許文献２】
特開平１１−８７５７３号公報（段落番号００１０〜００１１、図１）
【特許文献３】
特開２００１−１８１８５９号公報（段落番号００５３〜００７１、図１〜図１０）
【特許文献４】
特開２００２−２０８７８号公報（段落番号００１３〜００３１、図１〜図１０）
【００１０】
【発明が解決しようとする課題】
従来技術の通常フルモールド半導体モジュール（図５，図６の半導体モジュール，特許文献１の図１の半導体パワーモジュール）では、その冷却性能が、金属ベース基板を用いた一部露出型フルモールド半導体モジュール（図７の半導体モジュール，特許文献２の図１の樹脂封止型半導体装置）の冷却性能よりも劣っていた。
【００１１】
この原因としては、一部露出型半導体モジュールは、絶縁層（図７の絶縁層２８ａまたは特許文献２の図１の電気絶縁部材６等）の厚みを１００〜１５０μｍと薄くでき、パワー半導体の下部の熱抵抗を小さくすることができる一方で、通常フルモールド半導体モジュール（図５，図６の半導体モジュール，特許文献１の図１の半導体パワーモジュール）では、成形樹脂の充填性を確保するため成形樹脂の厚さを３００μｍ以上にする必要があり、パワー半導体の下部の熱抵抗が大きくなる、ということが理由として挙げられる。
【００１２】
例えば、図５に示したフルモールド半導体モジュールにおいて、成形樹脂２６の下側の厚さ（リードフレーム２１から下側表面までの厚さ）を２００μｍ以下とすると、金型内で成形樹脂２６の未充填部が発生し、絶縁不良が生じる。また、このような未充填部の発生を防止するため、成形時の樹脂注入圧力を高くして充填性を向上させることが可能であるが、ボンディングワイヤ２４，２５の変形、断線の原因にもなるため採用できないものであり、成型樹脂２６の下側の厚さを薄くできなかった。
【００１３】
図６に示したフルモールド半導体モジュールにおいても同様であり、例えば、リードフレーム２１とヒートシンク２７との間隙の成形樹脂２６の厚さを２００μｍ以下とすると、成形樹脂２６の未充填部が残留し、絶縁不良が生じる。成形時の樹脂注入圧力を高くして充填性を向上させるとボンディングワイヤ２４，２５の変形、断線の原因にもなり、成型樹脂２６の間隙を薄くできなかった。このような問題は特許文献１に記載された従来技術でも起こりうる問題である。
【００１４】
このように従来の通常フルモールド半導体モジュールは熱抵抗が高く冷却特性が劣るものであり、現状では実用上の冷却特性を考慮して、フルモールド半導体モジュールの消費電力の適用範囲は２００Ｖ５０Ａ程度までしか採用できなかった。電流容量が５０Ａを超えるパワー半導体を使用するとロスが大きくなって熱発生量が大きくなり、通常フルモールド半導体モジュールでは冷却性能が不十分であった。このように電流容量が５０Ａを超えるパワー半導体を搭載した通常フルモールド半導体モジュールの実用化が困難であるという問題があった。
【００１５】
また、一部露出型フルモールド半導体モジュール（図７，特許文献２）において、例えば、図７で示すように、予め絶縁層２８ｂとヒートシンク２８ｃとが張り合わされた金属ベース基板２８を用いることにより下側に成形樹脂がない構成とし、成形樹脂の充填性を考慮して厚みを確保する必要をなくすとともにパワー半導体下部の熱抵抗を小さくしている。
しかしながら、金属ベース基板２８を別途製造しておく必要があるため、材料コスト・製造コストが増大するという問題点があった。このような問題は特許文献２に記載された従来技術でも起こりうる問題である。
【００１６】
また、図７で示す一部露出型フルモールド半導体モジュールの金属ベース基板２８の絶縁層２８ｂには、エポキシ樹脂に無機フィラー（酸化珪素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化珪素（Ｓｉ３Ｎ４）、窒化ホウ素（ＢＮ）、窒化アルミニウム（ＡｌＮ）からなるフィラー群から１種類以上を選択したもの）を充填し熱伝導率を向上させているが、現状の熱伝導率は３〜４Ｗ／ｍ・Ｋが限度であり、冷却性能に限界があった。
【００１７】
なお、熱伝導率を増大させて熱抵抗を小さくするため、配線板に酸化アルミニウム、窒化珪素、窒化アルミニウムなどを焼結体であるセラミックス性の配線板を用いることもできる。この場合、冷却性能は向上するが製造コストが金属ベース基板より増大するという問題点があった。
【００１８】
まとめると、通常フルモールド半導体モジュールでは、充填性の維持のため等の理由により熱抵抗が小さくできないという問題があり、また、一部露出型フルモールド半導体モジュールでは、熱抵抗を小さくできるが材料コスト・製造コストの増加が防げないという問題があった。
【００１９】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、コスト上昇を抑えつつ放熱特性を向上させた半導体モジュールおよびその製造方法を提供することにある。
【００２０】
【課題を解決するための手段】
上記課題を解決するため、本発明の請求項１に係る発明の半導体モジュールは、
１または複数の回路素子を搭載し、樹脂封止してなる半導体モジュールにおいて、
前記回路素子を搭載するリードフレームと、
前記回路素子および前記リードフレームの回路素子搭載面を少なくとも封止する樹脂と、
少なくとも前記リードフレームの回路素子非搭載面に直接形成したセラミックス絶縁層と、
を備えることを特徴とする。
【００２１】
また、本発明の請求項２に係る発明の半導体モジュールは、
１または複数の回路素子を搭載し、樹脂によって封止され、形成された半導体モジュールにおいて、
回路素子を搭載するための回路パターンが形成されたリードフレームと、
回路素子およびリードフレームを覆うように一方の面に設けられる成形樹脂と、
成形樹脂およびリードフレームを覆うように他方の面に設けられるセラミックス絶縁層と、
を備えることを特徴とする。
【００２２】
この構成によれば、半導体モジュールの下部に設けられるセラッミクス絶縁層は、内側ではリードフレームと接触し、また外側では外部に露出する。このセラッミクス絶縁層は、熱伝導率が大きい（つまり熱抵抗が小さい）セラミックス材料であるため、回路素子下部の熱抵抗を小さくして放熱性を向上することができる。
【００２３】
また、本発明の請求項３に係る発明の半導体モジュールは、
請求項２に記載の半導体モジュールにおいて、
前記セラミックス絶縁層は、熱伝導率が４〜２７０Ｗ／ｍ・Ｋであり、かつ厚さが５０〜５００μｍであることを特徴とする。
【００２４】
また、本発明の請求項４に係る発明の半導体モジュールは、
請求項２または請求項３に記載の半導体モジュールにおいて、
前記セラミックス絶縁層は、酸化珪素、酸化アルミニウム、窒化珪素、窒化ホウ素、窒化アルミニウムの中の１または２以上を選択的に組み合わせたセラミックス材料により溶射形成される層であることを特徴とする。
【００２５】
また、本発明の請求項５に係る発明の半導体モジュールの製造方法は、
１または複数の回路素子を搭載し、樹脂によって封止され、形成された半導体モジュールの製造方法において、
予め成形加工されたリードフレームに回路素子を接合する第１工程と、
回路素子とリードフレームとをボンディングワイヤにより接続する第２工程と、
回路素子およびリードフレームを覆う成形樹脂を一方の面に形成する第３工程と、
溶射法により粒子セラミックスを他方の面に溶射して、成形樹脂およびリードフレームを覆うセラミックス絶縁層を形成する第４工程と、
を有することを特徴とする。
【００２６】
また、本発明の請求項６に係る発明の半導体モジュールは、
１または複数の回路素子を搭載し、樹脂によって封止され、形成された半導体モジュールにおいて、
回路素子を搭載するための回路パターンが形成されたリードフレームと、
リードフレームの回路パターンが形成された面の反対面を覆うようにリードフレームに設けられるセラミックス絶縁層と、
回路素子、リードフレームおよびセラミックス絶縁層を覆い、かつセラミックス絶縁層の一部が外界に露出するように設けられる成形樹脂と、
を備えることを特徴とする。
【００２７】
この構成でも、半導体モジュールの下部に設けられるセラッミクス絶縁層は、内側ではリードフレームと接触し、また外側では外部に露出する。このセラッミクス絶縁層は、熱伝導率が大きい（つまり熱抵抗が小さい）セラミックス材料であるため、回路素子下部の熱抵抗を小さくして放熱性を向上することができる。
【００２８】
また、本発明の請求項７に係る発明の半導体モジュールは、
請求項６に記載の半導体モジュールにおいて、
前記セラミックス絶縁層は、熱伝導率が４〜２７０Ｗ／ｍ・Ｋであり、かつ厚さが５０〜５００μｍであることを特徴とする。
【００２９】
また、本発明の請求項８に係る発明の半導体モジュールは、
請求項６または請求項７に記載の半導体モジュールにおいて、
前記セラミックス絶縁層は、酸化珪素、酸化アルミニウム、窒化珪素、窒化ホウ素、窒化アルミニウムの中の１または２以上を選択的に組み合わせたセラミックス材料により溶射形成される層であることを特徴とする。
【００３０】
また、本発明の請求項９に係る発明の半導体モジュールの製造方法は、
１または複数の回路素子を搭載し、樹脂によって封止され、形成された半導体モジュールの製造方法において、
予め成形加工されたリードフレームの回路パターンが形成された面の反対面に溶射法により粒子セラミックスを溶射してセラミックス絶縁層を設ける第１工程と、
リードフレームの回路パターンが形成された面に回路素子を接合する第２工程と、
回路素子とリードフレームとをボンディングワイヤにより接続する第３工程と、
回路素子、リードフレームおよびセラミックス絶縁層を覆い、かつセラミックス絶縁層の一部が外界に露出するように成形樹脂を設ける第４工程と、
を有することを特徴とする。
【００３１】
また、本発明の請求項１０に係る発明の半導体モジュールの製造方法は、
請求項５または請求項９に記載された半導体モジュールの製造方法において、
前記溶射法は、プラズマ溶射法であることを特徴とする。
【００３２】
また、本発明の請求項１１に係る発明の半導体モジュールの製造方法は、
請求項５または請求項９に記載された半導体モジュールの製造方法において、
前記溶射法は、コールドスプレーであることを特徴とする。
【００３３】
【発明の実施の形態】
続いて、本発明の第１実施形態に係る半導体モジュールおよびその製造方法について、図を参照しつつ以下に説明する。図１は本実施形態の半導体モジュールの断面構成図である。
【００３４】
本実施形態の半導体モジュール１００は、図１で示すように、リードフレーム１、パワー半導体２、駆動ＩＣ３、ボンディングワイヤ４，５、成形樹脂６、セラミックス絶縁層７を備える。
このリードフレーム１の上には、回路素子の一具体例であるパワー半導体２、回路素子の一具体例である駆動ＩＣ３が実装され、ボンディングワイヤ４，５により相互に接続されている。これらリードフレーム１、パワー半導体２、駆動ＩＣ３、ボンディングワイヤ４，５を覆うように一方の側（図１では上側）で成形樹脂６が形成され、さらに他方の側（図１では下側）に成形樹脂６およびリードフレーム１を覆うようにセラミックス絶縁層７が形成される。
【００３５】
このセラミックス絶縁層７は、酸化珪素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化珪素（Ｓｉ３Ｎ４）、窒化ホウ素（ＢＮ）、窒化アルミニウム（ＡｌＮ）の中の１または２以上を選択的に組み合わせたセラミックス材料により形成されたものであり、熱伝導率が４〜２７０Ｗ／ｍ・Ｋであり、厚さａが５０〜５００μｍである。
【００３６】
例えば、酸化珪素（ＳｉＯ２）のみのセラミックス材料により形成されたセラミックス絶縁層７は、熱伝導率が約１０Ｗ／ｍ・Ｋであり、放熱特性を向上させている。なお、厚さは５０〜５００μｍから任意の厚さを選択することができる。厚さが大きくなるにつれて外界からの衝撃に対する耐衝撃性を向上させることができるが熱抵抗が増大するというトレードオフの関係にあり、例えば１５０μｍというような値が選択される。
【００３７】
また、酸化アルミニウム（Ａｌ２Ｏ３）のみのセラミックス材料により形成されたセラミックス絶縁層７は、熱伝導率が２０〜４０Ｗ／ｍ・Ｋであり、放熱特性を向上させている。厚さは５０〜５００μｍから任意の厚さを選択することができ、例えば１５０μｍというような値が選択される。
【００３８】
また、窒化珪素（Ｓｉ３Ｎ４）のみのセラミックス材料により形成されたセラミックス絶縁層７は、熱伝導率が約３０〜８０Ｗ／ｍ・Ｋであり放熱特性を向上させている。厚さは５０〜５００μｍから任意の厚さを選択することができ、例えば１５０μｍというような値が選択される。
【００３９】
また、窒化ホウ素（ＢＮ）のみのセラミックス材料により形成されたセラミックス絶縁層７は、熱伝導率が約６０Ｗ／ｍ・Ｋであり放熱特性を向上させている。厚さは５０〜５００μｍから任意の厚さを選択することができ、例えば１５０μｍというような値が選択される。
【００４０】
また、窒化アルミニウム（ＡｌＮ）のみのセラミックス材料により形成されたセラミックス絶縁層７は、熱伝導率が約７０〜２７０Ｗ／ｍ・Ｋであり放熱特性を向上させている。厚さは５０〜５００μｍから任意の厚さを選択することができ、例えば１５０μｍというような値が選択される。
【００４１】
また、これら酸化珪素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化珪素（Ｓｉ３Ｎ４）、窒化ホウ素（ＢＮ）、窒化アルミニウム（ＡｌＮ）の中の２以上を選択的に組み合わせたセラミックス材料により形成されたセラミックス絶縁層７は、熱伝導率が約４〜２７０Ｗ／ｍ・Ｋの範囲内に入るように組成比が調整され、放熱特性を向上させている。厚さは５０〜５００μｍから任意の厚さを選択することができ、例えば１５０μｍというような値が選択される。
【００４２】
これら酸化珪素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化珪素（Ｓｉ３Ｎ４）、窒化ホウ素（ＢＮ）、窒化アルミニウム（ＡｌＮ）の中の１または２以上を選択的に組み合わせたセラミックス材料により形成されたセラミックス絶縁層７を厚み１５０μｍで形成した半導体モジュールは、交流破壊電圧で１０ｋＶ以上有しており、耐電圧定格が１２００Ｖのパワー半導体３に使用できることが実験により確認されている。
【００４３】
このような半導体モジュール１００を回路基板に実装すると、例えば図示しない回路基板にこのセラミックス絶縁層７が接触して、回路基板を通じて放熱されることとなるが、従来よりも格段に熱抵抗が小さい（熱伝導率が大きい）セラミックス絶縁層７を通じて効率的に放熱されることとなり、放熱特性を向上させることができる。
【００４４】
続いて、半導体モジュール１００の製造方法について図を参照しつつ説明する。図２は、本実施形態の半導体モジュール１００の製造方法の説明図である。
（１）０．３〜１．０ｍｍ程度の銅板を、プレス加工により打ち抜いて、所定の回路パターンが形成されたリードフレーム１を製作する（図２（ａ））。
【００４５】
（２）リードフレーム１にパワー半導体２および駆動ＩＣ３をはんだ付けにより接合する（図２（ｂ））。
はんだ付けはペレット状のはんだを利用し、水素還元が可能な炉において行う。水素還元が可能な炉を使用する理由は、リードフレーム１の表面の酸化膜を水素還元により除去して活性化させることにより、はんだとの濡れ性を向上させるためである。はんだ材料には、例えば、Ｓｎ−Ｐｂ−Ａｇからなる高温はんだ、Ｓｎ−Ａｇ−Ｃｕ系からなる鉛フリーはんだを用いる。これらはんだは高温の成形樹脂に接触しても溶けないはんだであり、はんだ付けの温度は、はんだの融点に応じて設定される。
【００４６】
なお、パワー半導体２とリードフレーム１のはんだ層にボイド（空孔）が残留すると、熱抵抗が高くなり、パワー半導体２から生じる熱を効率よく放熱することができない。そこで、ボイドが発生しないように、はんだが溶融している状態で、１０Ｔｏｒｒ以下の真空引きを行う。真空環境下、泡が大きくなってはじけ、ボイドは消滅する。
【００４７】
（３）ボンディングワイヤ４，５による接続を行う（図２（ｃ））。リードフレーム１の回路とパワー半導体２とを接続するボンディングワイヤ４は、線径が１２５〜５００μｍのＡｌワイヤを使用して超音波接合する。リードフレーム１の回路と駆動ＩＣ３とを接続するボンディングワイヤ５は、線径が１０μｍ程度のＡｕワイヤを使用して超音波接合する。
【００４８】
（４）図２（ｃ）に示した部品を、トランスファー成形機に取り付けられた金型にセットする（図示せず）。金型は１７０〜１８０℃程度に保温されており、予熱後にタブレット状の樹脂をプランジャーにて金型内に流し込む。
この樹脂は、マトリクス（主剤）としてエポキシ樹脂を用い、フィラー（添加物）として酸化珪素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化珪素（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）の中の１または２以上を選択的に組み合わせたセラミック粉末を添加したものであり、熱伝導率は２〜５Ｗ／ｍ・Ｋとなる。
【００４９】
（５）樹脂の注入を行うと数十秒で硬化するので、直ぐに金型から取り出し、恒温槽で後硬化を行って封止を完了し、成形樹脂６を形成する（図２（ｄ））。
なお、このようにして形成したセラミックス絶縁層形成前の半導体モジュールの底面は、リードフレーム１および成形樹脂６が下側に露出するが、同一平面となるように形成されている（理由は後述する）。従来技術ではリードフレーム１の下側にも成型樹脂を充填する必要があり、未充填部が発生するおそれがあったが、本実施形態ではリードフレーム１の下側に成形樹脂を充填させないため従来技術のような未充填部が発生する事態をなくし、また、充填性を考慮する必要もなくしている。
【００５０】
（６）恒温槽から取り出したセラミックス絶縁層形成前の半導体モジュールの底面へマスク８をあてて、プラズマ溶射法にセラミックス絶縁層７を形成する（図２（ｅ））。プラズマ溶射法は、加熱によりセラミックス粉末を溶融もしくは軟化させて微粒子状の粒子セラミックスとして加速し、セラミックス絶縁層形成前の半導体モジュールの底面に衝突させて、微粒子を凝固・堆積させて積層し、セラミックス絶縁層７を形成するというものである。
リードフレーム１および成形樹脂６が下側に露出する半導体モジュールの底面は、先に説明したように同一平面に形成されており、セラミックス絶縁層７の積層後に凹凸等が形成されることなく、セラミックス絶縁層７の下側面は平面状に形成される。
【００５１】
このセラミックス粉末には酸化珪素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化珪素（Ｓｉ３Ｎ４）、窒化ホウ素（ＢＮ）、窒化アルミニウム（ＡｌＮ）のセラミックス群の中から１種類を選択した粉末、または、セラミックス群の中から２種類以上を選択して混合した粉末を用いる。溶射方法は、例えば、プラズマ溶射法を用い、雰囲気は大気もしくは減圧下で行う。セラミックス絶縁層７の厚みは溶射時間を増減させて調整できる。セラミックス絶縁層７の厚みは５０〜５００μｍが可能で、特に、１５０μｍが好ましい。
交流破壊電圧で１０ｋＶ以上有する半導体モジュールであってセラミックス絶縁層７の厚みが最も小さい厚み１５０μｍであり、このような半導体モジュールでは耐電圧定格が１２００Ｖのパワー素子にも用いることができる。
【００５２】
（７）セラミックス絶縁層７が形成された後にマスク８を外して半導体モジュール１００を完成させる（図２（ｆ））
このように（１）〜（７）の工程を経て、半導体モジュール１００が製造されることとなる。
【００５３】
なお、先の（６）の工程のプラズマ溶射法に代えて、コールドスプレーを採用しても良い。
コールドスプレーとは、溶射法の一種であり、スプレーするセラミックス粉末の融点または軟化温度より低い温度に加熱（３００〜５００℃程度）したガスを先細末広（ラバル）ノズルにより超音速流にして、その流れの中にセラミックス粉末を投入にて加速させ、固相状態の粒子セラミックスを半導体モジュールの底面に高速で衝突させてセラミックス絶縁層７を形成する技術である。
【００５４】
ガスの供給温度は３００〜５００℃であるが半導体モジュールの底面に到着するときには膨張するため室温〜１００℃程度に低下する。ガスはヘリウム、窒素、空気などが使用され、へリウムは高い流速が得られる。粒子セラミックスの衝突速度が、５００ｍ／ｓ以上になると粒子の運動エネルギーにより粒子が塑性変形して被膜を形成し始める。この被膜を形成し始める速度を臨界速度と呼び、この臨界速度は、粒子と基材の材料、粒径などにより異なる。セラミックス絶縁層の厚みはスプレー時間をコントロールすることにより調整できる。
【００５５】
なお、コールドスプレーは、厳密にはセラミックスが溶融せずに固相のままの被膜となるため、溶射法といえるか否かが議論されているが、現状では溶射法に分類されており、本明細書においても現状の分類に従って溶射であるものとして説明した。
【００５６】
続いて、本発明の第２実施形態に係る半導体モジュールおよびその製造方法について、図を参照しつつ以下に説明する。図３は本実施形態の半導体モジュールの断面構成図である。
本実施形態の半導体モジュール１００’は、図３で示すように、リードフレーム１、パワー半導体２、駆動ＩＣ３、ボンディングワイヤ４，５、成形樹脂６、セラミックス絶縁層７を備える。
【００５７】
このリードフレーム１の上には、回路素子の一具体例であるパワー半導体２、回路素子の一具体例である駆動ＩＣ３が実装され、ボンディングワイヤ４，５により相互に接続されている。セラミックス絶縁層７は、これらリードフレーム１の回路パターンが形成された面の反対面と、この反対面と接する側面と、を覆うように形成されている。セラミックス絶縁層７は、リードフレーム１の下面に直接溶射されるため、リードフレーム１の孔部にはセラミックス絶縁層７は形成されない。
【００５８】
成形樹脂６は、一方の側（図３では上側）で、リードフレーム１、パワー半導体２、駆動ＩＣ３、ボンディングワイヤ４，５、およびセラミックス絶縁層７を覆い、かつ他方の側（図３では下側）でセラミックス絶縁層７の一部が外界に露出するように設けられる。また、図３で示すように、成形樹脂６は、セラッミクス絶縁層７をくるむように形成されるため、落下・剥離が起きないように配慮された構成となっている。
【００５９】
半導体モジュールの底面は、凹凸等が形成されることなく平面状に形成される。なお、同一平面に形成する代わりに、拡大図で示すようにセラミックス絶縁層７が若干外側に突出する形式とすることも可能である。図示しない冷却体や放熱部品を取り付ける場合では、成形樹脂面から露出するセラミックス絶縁層７の裏面が確実に密着するため、放熱効率を高めることができる。さらに成形樹脂６への応力集中を避けることができる。このようにセラミックス絶縁層７は、成形樹脂６と同一面または若干の凸であることが望ましい。
【００６０】
このセラミックス絶縁層７は、第１実施形態で説明したように、酸化珪素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化珪素（Ｓｉ３Ｎ４）、窒化ホウ素（ＢＮ）、窒化アルミニウム（ＡｌＮ）の中の１または２以上を選択的に組み合わせたセラミックス材料により形成されたものであり、熱伝導率が４〜２７０Ｗ／ｍ・Ｋであり、厚さａが５０〜５００μｍ、例えば１５０μｍである。
【００６１】
これら酸化珪素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化珪素（Ｓｉ３Ｎ４）、窒化ホウ素（ＢＮ）、窒化アルミニウム（ＡｌＮ）の中の１または２以上を選択的に組み合わせたセラミックス材料により形成されたセラミックス絶縁層７を厚み１５０μｍで形成した半導体モジュールは、交流破壊電圧で１０ｋＶ以上有しており、耐電圧定格が１２００Ｖのパワー半導体３に使用できることが実験により確認されている。
【００６２】
このような半導体モジュール１００’を回路基板に実装すると、例えば図示しない回路基板にこのセラミックス絶縁層７が接触して、回路基板を通じて放熱されることとなるが、従来よりも格段に熱抵抗が小さい（熱伝導率が大きい）セラミックス絶縁層７を通じて効率的に放熱されることとなり、放熱特性を向上させることができる。
【００６３】
続いて、半導体モジュール１００’の製造方法について図を参照しつつ説明する。図４は、本実施形態の半導体モジュール１００’の製造方法の説明図である。
（１）０．３〜１．０ｍｍ程度の銅板を、プレス加工により打ち抜いて、所定の回路パターンが形成されたリードフレーム１を製作する（図４（ａ））。
【００６４】
（２）このように予め成形加工されたリードフレーム１の回路パターンが形成された面の反対面と、この反対面に接する側面と、に溶射法により粒子セラミックスを溶射してセラミックス絶縁層７を設ける（図４（ｂ））。
リードフレーム１の回路パターンが形成された面（外部リードおよび回路素子を搭載する面、並びに、ボンディングする面）にマスク９をあて、リードフレーム１の反対面およびこの反対面に接する側面（つまりマスク９が当たっていない面）に、セラミックス粉末を溶融もしくは軟化させて加速した微粒子状の粒子セラミックスを溶射して積層することによりセラミックス絶縁層７を形成する。
【００６５】
この場合、リードフレーム１の孔部を覆わないようなマスク９（リードフレーム１の孔部と位置・大きさが一致するような孔部を有するマスク９）を採用している。仮に孔部も覆うようなマスク９とすると、セラミックス絶縁層７の形成後にリードフレームとマスクとにわたって一体に連なるセラミックス絶縁層が形成され、マスクを取り外すとき、セラミックス絶縁層が破損するおそれがあるが、本製造方法ではそのようなおそれをなくしている。
【００６６】
前記したセラミックス粉末には酸化珪素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化珪素（Ｓｉ３Ｎ４）、窒化ホウ素（ＢＮ）、窒化アルミニウム（ＡｌＮ）のセラミックス群の中から１種類を選択した粉末、または、セラミックス群の中から２種類以上を選択して混合した粉末を用いる。溶射方法は、例えば、プラズマ溶射法を用い、雰囲気は大気もしくは減圧下で行う。セラミックス絶縁層７の厚みは溶射時間を増減させて調整できる。セラミックス絶縁層７の厚みは５０〜５００μｍが可能で、特に、１５０μｍが好ましい。
交流破壊電圧で１０ｋＶ以上有する半導体モジュールであってセラミックス絶縁層７の厚みが最も小さい厚み１５０μｍであり、このような半導体モジュールでは耐電圧定格が１２００Ｖのパワー素子にも用いることができる。
【００６７】
（３）リードフレーム１の回路パターンが形成された面にパワー半導体２および駆動ＩＣ３をはんだ付けにより接合する（図４（ｃ））。
はんだ付けは、第１実施形態と同様にペレット状のはんだを利用し、水素還元が可能な炉において行う。はんだ材料には、例えば、Ｓｎ−Ｐｂ−Ａｇからなる高温はんだ、Ｓｎ−Ａｇ−Ｃｕ系からなる鉛フリーはんだを用いる。これらはんだは高温の成形樹脂に接触しても溶けないはんだであり、はんだ付けの温度は、はんだの融点に応じて設定される。
【００６８】
なお、パワー半導体２とリードフレーム１のはんだ層にボイド（空孔）が残留すると、熱抵抗が高くなり、パワー半導体２から生じる熱を効率よく放熱することができない。そこで、ボイドが発生しないように、はんだが溶融している状態で、１０Ｔｏｒｒ以下の真空引きを行う。真空環境下、泡が大きくなってはじけ、ボイドは消滅する。
【００６９】
（４）ボンディングワイヤ４，５による接続を行う（図４（ｄ））。リードフレーム１の回路とパワー半導体２とを接続するボンディングワイヤ４は、線径が１２５〜５００μｍのＡｌワイヤを使用して超音波接合する。リードフレーム１の回路と駆動ＩＣ３とを接続するボンディングワイヤ５は、線径が１０μｍ程度のＡｕワイヤを使用して超音波接合する。
【００７０】
（５）図４（ｄ）に示した部品を、トランスファー成形機に取り付けられた金型にセットする（図示せず）。金型は１７０〜１８０℃程度に保温されており、予熱後にタブレット状の樹脂をプランジャーにて金型内に流し込む。
この樹脂は、マトリクス（主剤）としてエポキシ樹脂を用い、フィラー（添加物）として酸化珪素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化珪素（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）の中の１または２以上を選択的に組み合わせたセラミック粉末を添加したものであり、熱伝導率は２〜５Ｗ／ｍ・Ｋとなる。
【００７１】
（６）樹脂の注入を行うと数十秒で硬化するので、直ぐに金型から取り出し、恒温槽で後硬化を行って封止を完了し、成形樹脂６を形成する（図４（ｅ））。
このように（１）〜（６）の工程を経て、半導体モジュールが製造されることとなる。
【００７２】
なお、先の（２）の工程のプラズマ溶射法に代えて、第１実施形態で説明したコールドスプレーを採用しても良い。またスパッタリングの技術を用いて形成することも可能である。
また、本実施形態では、特にリードフレーム１のセラミックス絶縁層７を形成する面の粗化を行ってセラミックス絶縁層７との密着性を向上させることができる。例えば、プレス加工により打ち抜く前に所定位置を祖面とし、この祖面位置に合わせてプレス加工を行ってリードフレーム１を形成することで実現できる。
また、リードフレーム１の端部にＲ加工Ｃ面取り加工等を施して絶縁性能を向上させるようにしてもよい。この工程はリードフレーム１の形成途中で行われることとなる。
【００７３】
このような第２実施形態の半導体モジュール１００’と従来技術とを比較すると、従来技術ではリードフレーム１の下側にも成型樹脂を充填する必要があり、未充填部が発生するおそれがあったが、本実施形態でもリードフレーム１の下側に成形樹脂を充填させないため従来技術のような未充填部が発生する事態をなくし、また、充填性を考慮する必要もなくしている。
【００７４】
以上、本発明の第１，第２の実施形態の半導体モジュールおよびその製造方法について説明した。本実施形態では回路素子の具体例としてパワー半導体２，駆動ＩＣ３を例に挙げて説明した。しかしながら、本発明は回路素子がパワー半導体２，駆動ＩＣ３に限定される趣旨ではなく、他の半導体・ＩＣ・抵抗・コンデンサ・コイル等各種の素子を回路素子に含めるものである。このような各種の半導体モジュールにも本発明の適用は可能である。
【００７５】
【発明の効果】
以上、本発明によれば、リードフレーム１の下側に熱抵抗が小さい（熱伝導率が大きい）セラミックス絶縁層７をプラズマ溶射法・コールドスプレーにより形成することとした。これにより成形樹脂の充填性を考慮してパワー半導体の下側の成形樹脂の厚さを大きくする必要性や、ボンディングワイヤの変形、断線の原因ともなる成形時の樹脂注入圧力を高くする必要性をなくした。また、熱伝導率が高いセラミックス材料を用い、さらにセラミックス絶縁層を薄く（例えば１５０μｍ）形成して、従来よりも大幅に熱抵抗を小さくした。これにより、フルモールドの半導体モジュールの冷却性能を著しく向上させることができる。
【００７６】
また、従来技術のように熱抵抗を小さくできるが、製造コスト・材料コストが増大する金属ベース基板、または、焼結体であるセラミックス製配線板を製造する代わりに、セラミックス絶縁層７を溶射形成するというものであり、製造コスト・材料コストが従来よりも増大する事態を回避することができる。
【００７７】
また、消費電力からみた適用範囲が２００Ｖ５０Ａを超えて熱発生量が大きいパワー半導体に対応するような冷却性能を有するフルモールド半導体モジュールを実用化することができる。
【００７８】
総じて、このような本発明によれば、コスト上昇を抑えつつ放熱特性を向上させた半導体モジュールおよびその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の半導体モジュールの断面構成図である。
【図２】本発明の第１実施形態の半導体モジュールの製造方法の説明図である。
【図３】本発明の第２実施形態の半導体モジュールの断面構成図である。
【図４】本発明の第２実施形態の半導体モジュールの製造方法の説明図である。
【図５】従来のフルモールド半導体モジュールの第１例を示す断面図である。
【図６】従来のフルモールド半導体モジュールの第２例を示す断面図である。
【図７】従来のフルモールド半導体モジュールの第３例を示す断面図である。
【符号の説明】
１ ：リードフレーム
２ ：パワー半導体
３ ：駆動ＩＣ
４ ：ボンディングワイヤ
５ ：ボンディングワイヤ
６ ：成形樹脂
７ ：セラッミクス絶縁層
８，９ ：マスク
１００，１００’：半導体モジュール
【発明の属する技術分野】
本発明は、半導体モジュールおよびその製造方法に関し、より詳細には、１または複数の回路素子を搭載し、樹脂によって封止され、形成される半導体モジュールおよびその製造方法に関する。
【０００２】
【従来の技術】
電源装置に使用される半導体モジュールは、家庭用エアコン、冷蔵庫などの民生機器から、インバータ、サーボコントローラなどの産業機器まで、広範囲にわたって適用されている。半導体モジュールは、消費電力の点から、金属ベース基板やセラミックス基板などの配線板に搭載される。この配線板にパワー半導体などの１または複数の回路素子を搭載し、プラスチックケース枠を接着し、シリコーンゲルやエポキシ樹脂などで封止することによって半導体モジュールを製造する。
【０００３】
一方、製造コストを低減するために、トランスファー成形方式により製造されるフルモールド半導体モジュールが用いられている（例えば、特許文献１参照）。フルモールド半導体モジュールは、リードフレーム、ヒートシンクとを固定的に連結するとともに、電気的絶縁を確保している。
【０００４】
図５に、このような従来のフルモールド半導体モジュールの第１例を示す。リードフレーム２１の上には、パワー半導体２２、駆動ＩＣ２３が実装され、ボンディングワイヤ２４，２５により相互に接続されている。これらの部品を金型にセットして、成形樹脂２６を流し込むことにより、フルモールド半導体モジュールを構成する。
【０００５】
図６に従来のフルモールド半導体モジュールの第２例を示す。図５に示したフルモールド半導体モジュールの構成に加え、さらにその下部にヒートシンク２７を設けたものである。以下、図５，図６で示すように、リードフレームおよび回路素子が全て成型樹脂で覆われるようなフルモールド半導体モジュールを説明の便宜上のため、特に通常フルモールド半導体モジュールという。
【０００６】
さらに、図７に従来のフルモールド半導体モジュールの第３例を示す。リードフレーム２１に接触する金属ベース基板２８が外部に露出するようなフルモールド半導体モジュールであり、導電層である銅箔２８ａ，絶縁層２８ｂおよびヒートシンク２８ｃを積層した金属ベース基板２８を設け、金属ベース基板２８に絶縁と熱放出の２つの機能を持たせるようにしたものである。
【０００７】
また、フルモールド半導体モジュールの他の従来技術として、ヒートシンクの露出面にアルミナ等を溶射した電気絶縁層が外部に露出するように構成され、電気絶縁部材，ヒートシンクおよび電気絶縁層を介してプリント回路基板へ効率的に熱放射するような樹脂封止型半導体装置について開示されている（例えば、特許文献２参照）。以下、図７および特許文献２で示すように、リードフレームおよび回路素子が直接接触するヒートシンクを外部に露出するようなフルモールド半導体モジュールを、説明の便宜上のため、特に一部露出型フルモールド半導体モジュールという。
【０００８】
なお、特許文献２では電機絶縁層としてアルミナ等を溶射する点が記載されているが、一般的な層形成方法として、例えば特許文献３（発明の名称：複合構造物の作成方法および作成装置），特許文献４（発明の名称：超微粒子材料吹き付け成膜方法）などに記載された先行技術が知られている。
【０００９】
【特許文献１】
特開平９−１３９４６１号公報（段落番号００３８、図１）
【特許文献２】
特開平１１−８７５７３号公報（段落番号００１０〜００１１、図１）
【特許文献３】
特開２００１−１８１８５９号公報（段落番号００５３〜００７１、図１〜図１０）
【特許文献４】
特開２００２−２０８７８号公報（段落番号００１３〜００３１、図１〜図１０）
【００１０】
【発明が解決しようとする課題】
従来技術の通常フルモールド半導体モジュール（図５，図６の半導体モジュール，特許文献１の図１の半導体パワーモジュール）では、その冷却性能が、金属ベース基板を用いた一部露出型フルモールド半導体モジュール（図７の半導体モジュール，特許文献２の図１の樹脂封止型半導体装置）の冷却性能よりも劣っていた。
【００１１】
この原因としては、一部露出型半導体モジュールは、絶縁層（図７の絶縁層２８ａまたは特許文献２の図１の電気絶縁部材６等）の厚みを１００〜１５０μｍと薄くでき、パワー半導体の下部の熱抵抗を小さくすることができる一方で、通常フルモールド半導体モジュール（図５，図６の半導体モジュール，特許文献１の図１の半導体パワーモジュール）では、成形樹脂の充填性を確保するため成形樹脂の厚さを３００μｍ以上にする必要があり、パワー半導体の下部の熱抵抗が大きくなる、ということが理由として挙げられる。
【００１２】
例えば、図５に示したフルモールド半導体モジュールにおいて、成形樹脂２６の下側の厚さ（リードフレーム２１から下側表面までの厚さ）を２００μｍ以下とすると、金型内で成形樹脂２６の未充填部が発生し、絶縁不良が生じる。また、このような未充填部の発生を防止するため、成形時の樹脂注入圧力を高くして充填性を向上させることが可能であるが、ボンディングワイヤ２４，２５の変形、断線の原因にもなるため採用できないものであり、成型樹脂２６の下側の厚さを薄くできなかった。
【００１３】
図６に示したフルモールド半導体モジュールにおいても同様であり、例えば、リードフレーム２１とヒートシンク２７との間隙の成形樹脂２６の厚さを２００μｍ以下とすると、成形樹脂２６の未充填部が残留し、絶縁不良が生じる。成形時の樹脂注入圧力を高くして充填性を向上させるとボンディングワイヤ２４，２５の変形、断線の原因にもなり、成型樹脂２６の間隙を薄くできなかった。このような問題は特許文献１に記載された従来技術でも起こりうる問題である。
【００１４】
このように従来の通常フルモールド半導体モジュールは熱抵抗が高く冷却特性が劣るものであり、現状では実用上の冷却特性を考慮して、フルモールド半導体モジュールの消費電力の適用範囲は２００Ｖ５０Ａ程度までしか採用できなかった。電流容量が５０Ａを超えるパワー半導体を使用するとロスが大きくなって熱発生量が大きくなり、通常フルモールド半導体モジュールでは冷却性能が不十分であった。このように電流容量が５０Ａを超えるパワー半導体を搭載した通常フルモールド半導体モジュールの実用化が困難であるという問題があった。
【００１５】
また、一部露出型フルモールド半導体モジュール（図７，特許文献２）において、例えば、図７で示すように、予め絶縁層２８ｂとヒートシンク２８ｃとが張り合わされた金属ベース基板２８を用いることにより下側に成形樹脂がない構成とし、成形樹脂の充填性を考慮して厚みを確保する必要をなくすとともにパワー半導体下部の熱抵抗を小さくしている。
しかしながら、金属ベース基板２８を別途製造しておく必要があるため、材料コスト・製造コストが増大するという問題点があった。このような問題は特許文献２に記載された従来技術でも起こりうる問題である。
【００１６】
また、図７で示す一部露出型フルモールド半導体モジュールの金属ベース基板２８の絶縁層２８ｂには、エポキシ樹脂に無機フィラー（酸化珪素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化珪素（Ｓｉ３Ｎ４）、窒化ホウ素（ＢＮ）、窒化アルミニウム（ＡｌＮ）からなるフィラー群から１種類以上を選択したもの）を充填し熱伝導率を向上させているが、現状の熱伝導率は３〜４Ｗ／ｍ・Ｋが限度であり、冷却性能に限界があった。
【００１７】
なお、熱伝導率を増大させて熱抵抗を小さくするため、配線板に酸化アルミニウム、窒化珪素、窒化アルミニウムなどを焼結体であるセラミックス性の配線板を用いることもできる。この場合、冷却性能は向上するが製造コストが金属ベース基板より増大するという問題点があった。
【００１８】
まとめると、通常フルモールド半導体モジュールでは、充填性の維持のため等の理由により熱抵抗が小さくできないという問題があり、また、一部露出型フルモールド半導体モジュールでは、熱抵抗を小さくできるが材料コスト・製造コストの増加が防げないという問題があった。
【００１９】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、コスト上昇を抑えつつ放熱特性を向上させた半導体モジュールおよびその製造方法を提供することにある。
【００２０】
【課題を解決するための手段】
上記課題を解決するため、本発明の請求項１に係る発明の半導体モジュールは、
１または複数の回路素子を搭載し、樹脂封止してなる半導体モジュールにおいて、
前記回路素子を搭載するリードフレームと、
前記回路素子および前記リードフレームの回路素子搭載面を少なくとも封止する樹脂と、
少なくとも前記リードフレームの回路素子非搭載面に直接形成したセラミックス絶縁層と、
を備えることを特徴とする。
【００２１】
また、本発明の請求項２に係る発明の半導体モジュールは、
１または複数の回路素子を搭載し、樹脂によって封止され、形成された半導体モジュールにおいて、
回路素子を搭載するための回路パターンが形成されたリードフレームと、
回路素子およびリードフレームを覆うように一方の面に設けられる成形樹脂と、
成形樹脂およびリードフレームを覆うように他方の面に設けられるセラミックス絶縁層と、
を備えることを特徴とする。
【００２２】
この構成によれば、半導体モジュールの下部に設けられるセラッミクス絶縁層は、内側ではリードフレームと接触し、また外側では外部に露出する。このセラッミクス絶縁層は、熱伝導率が大きい（つまり熱抵抗が小さい）セラミックス材料であるため、回路素子下部の熱抵抗を小さくして放熱性を向上することができる。
【００２３】
また、本発明の請求項３に係る発明の半導体モジュールは、
請求項２に記載の半導体モジュールにおいて、
前記セラミックス絶縁層は、熱伝導率が４〜２７０Ｗ／ｍ・Ｋであり、かつ厚さが５０〜５００μｍであることを特徴とする。
【００２４】
また、本発明の請求項４に係る発明の半導体モジュールは、
請求項２または請求項３に記載の半導体モジュールにおいて、
前記セラミックス絶縁層は、酸化珪素、酸化アルミニウム、窒化珪素、窒化ホウ素、窒化アルミニウムの中の１または２以上を選択的に組み合わせたセラミックス材料により溶射形成される層であることを特徴とする。
【００２５】
また、本発明の請求項５に係る発明の半導体モジュールの製造方法は、
１または複数の回路素子を搭載し、樹脂によって封止され、形成された半導体モジュールの製造方法において、
予め成形加工されたリードフレームに回路素子を接合する第１工程と、
回路素子とリードフレームとをボンディングワイヤにより接続する第２工程と、
回路素子およびリードフレームを覆う成形樹脂を一方の面に形成する第３工程と、
溶射法により粒子セラミックスを他方の面に溶射して、成形樹脂およびリードフレームを覆うセラミックス絶縁層を形成する第４工程と、
を有することを特徴とする。
【００２６】
また、本発明の請求項６に係る発明の半導体モジュールは、
１または複数の回路素子を搭載し、樹脂によって封止され、形成された半導体モジュールにおいて、
回路素子を搭載するための回路パターンが形成されたリードフレームと、
リードフレームの回路パターンが形成された面の反対面を覆うようにリードフレームに設けられるセラミックス絶縁層と、
回路素子、リードフレームおよびセラミックス絶縁層を覆い、かつセラミックス絶縁層の一部が外界に露出するように設けられる成形樹脂と、
を備えることを特徴とする。
【００２７】
この構成でも、半導体モジュールの下部に設けられるセラッミクス絶縁層は、内側ではリードフレームと接触し、また外側では外部に露出する。このセラッミクス絶縁層は、熱伝導率が大きい（つまり熱抵抗が小さい）セラミックス材料であるため、回路素子下部の熱抵抗を小さくして放熱性を向上することができる。
【００２８】
また、本発明の請求項７に係る発明の半導体モジュールは、
請求項６に記載の半導体モジュールにおいて、
前記セラミックス絶縁層は、熱伝導率が４〜２７０Ｗ／ｍ・Ｋであり、かつ厚さが５０〜５００μｍであることを特徴とする。
【００２９】
また、本発明の請求項８に係る発明の半導体モジュールは、
請求項６または請求項７に記載の半導体モジュールにおいて、
前記セラミックス絶縁層は、酸化珪素、酸化アルミニウム、窒化珪素、窒化ホウ素、窒化アルミニウムの中の１または２以上を選択的に組み合わせたセラミックス材料により溶射形成される層であることを特徴とする。
【００３０】
また、本発明の請求項９に係る発明の半導体モジュールの製造方法は、
１または複数の回路素子を搭載し、樹脂によって封止され、形成された半導体モジュールの製造方法において、
予め成形加工されたリードフレームの回路パターンが形成された面の反対面に溶射法により粒子セラミックスを溶射してセラミックス絶縁層を設ける第１工程と、
リードフレームの回路パターンが形成された面に回路素子を接合する第２工程と、
回路素子とリードフレームとをボンディングワイヤにより接続する第３工程と、
回路素子、リードフレームおよびセラミックス絶縁層を覆い、かつセラミックス絶縁層の一部が外界に露出するように成形樹脂を設ける第４工程と、
を有することを特徴とする。
【００３１】
また、本発明の請求項１０に係る発明の半導体モジュールの製造方法は、
請求項５または請求項９に記載された半導体モジュールの製造方法において、
前記溶射法は、プラズマ溶射法であることを特徴とする。
【００３２】
また、本発明の請求項１１に係る発明の半導体モジュールの製造方法は、
請求項５または請求項９に記載された半導体モジュールの製造方法において、
前記溶射法は、コールドスプレーであることを特徴とする。
【００３３】
【発明の実施の形態】
続いて、本発明の第１実施形態に係る半導体モジュールおよびその製造方法について、図を参照しつつ以下に説明する。図１は本実施形態の半導体モジュールの断面構成図である。
【００３４】
本実施形態の半導体モジュール１００は、図１で示すように、リードフレーム１、パワー半導体２、駆動ＩＣ３、ボンディングワイヤ４，５、成形樹脂６、セラミックス絶縁層７を備える。
このリードフレーム１の上には、回路素子の一具体例であるパワー半導体２、回路素子の一具体例である駆動ＩＣ３が実装され、ボンディングワイヤ４，５により相互に接続されている。これらリードフレーム１、パワー半導体２、駆動ＩＣ３、ボンディングワイヤ４，５を覆うように一方の側（図１では上側）で成形樹脂６が形成され、さらに他方の側（図１では下側）に成形樹脂６およびリードフレーム１を覆うようにセラミックス絶縁層７が形成される。
【００３５】
このセラミックス絶縁層７は、酸化珪素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化珪素（Ｓｉ３Ｎ４）、窒化ホウ素（ＢＮ）、窒化アルミニウム（ＡｌＮ）の中の１または２以上を選択的に組み合わせたセラミックス材料により形成されたものであり、熱伝導率が４〜２７０Ｗ／ｍ・Ｋであり、厚さａが５０〜５００μｍである。
【００３６】
例えば、酸化珪素（ＳｉＯ２）のみのセラミックス材料により形成されたセラミックス絶縁層７は、熱伝導率が約１０Ｗ／ｍ・Ｋであり、放熱特性を向上させている。なお、厚さは５０〜５００μｍから任意の厚さを選択することができる。厚さが大きくなるにつれて外界からの衝撃に対する耐衝撃性を向上させることができるが熱抵抗が増大するというトレードオフの関係にあり、例えば１５０μｍというような値が選択される。
【００３７】
また、酸化アルミニウム（Ａｌ２Ｏ３）のみのセラミックス材料により形成されたセラミックス絶縁層７は、熱伝導率が２０〜４０Ｗ／ｍ・Ｋであり、放熱特性を向上させている。厚さは５０〜５００μｍから任意の厚さを選択することができ、例えば１５０μｍというような値が選択される。
【００３８】
また、窒化珪素（Ｓｉ３Ｎ４）のみのセラミックス材料により形成されたセラミックス絶縁層７は、熱伝導率が約３０〜８０Ｗ／ｍ・Ｋであり放熱特性を向上させている。厚さは５０〜５００μｍから任意の厚さを選択することができ、例えば１５０μｍというような値が選択される。
【００３９】
また、窒化ホウ素（ＢＮ）のみのセラミックス材料により形成されたセラミックス絶縁層７は、熱伝導率が約６０Ｗ／ｍ・Ｋであり放熱特性を向上させている。厚さは５０〜５００μｍから任意の厚さを選択することができ、例えば１５０μｍというような値が選択される。
【００４０】
また、窒化アルミニウム（ＡｌＮ）のみのセラミックス材料により形成されたセラミックス絶縁層７は、熱伝導率が約７０〜２７０Ｗ／ｍ・Ｋであり放熱特性を向上させている。厚さは５０〜５００μｍから任意の厚さを選択することができ、例えば１５０μｍというような値が選択される。
【００４１】
また、これら酸化珪素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化珪素（Ｓｉ３Ｎ４）、窒化ホウ素（ＢＮ）、窒化アルミニウム（ＡｌＮ）の中の２以上を選択的に組み合わせたセラミックス材料により形成されたセラミックス絶縁層７は、熱伝導率が約４〜２７０Ｗ／ｍ・Ｋの範囲内に入るように組成比が調整され、放熱特性を向上させている。厚さは５０〜５００μｍから任意の厚さを選択することができ、例えば１５０μｍというような値が選択される。
【００４２】
これら酸化珪素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化珪素（Ｓｉ３Ｎ４）、窒化ホウ素（ＢＮ）、窒化アルミニウム（ＡｌＮ）の中の１または２以上を選択的に組み合わせたセラミックス材料により形成されたセラミックス絶縁層７を厚み１５０μｍで形成した半導体モジュールは、交流破壊電圧で１０ｋＶ以上有しており、耐電圧定格が１２００Ｖのパワー半導体３に使用できることが実験により確認されている。
【００４３】
このような半導体モジュール１００を回路基板に実装すると、例えば図示しない回路基板にこのセラミックス絶縁層７が接触して、回路基板を通じて放熱されることとなるが、従来よりも格段に熱抵抗が小さい（熱伝導率が大きい）セラミックス絶縁層７を通じて効率的に放熱されることとなり、放熱特性を向上させることができる。
【００４４】
続いて、半導体モジュール１００の製造方法について図を参照しつつ説明する。図２は、本実施形態の半導体モジュール１００の製造方法の説明図である。
（１）０．３〜１．０ｍｍ程度の銅板を、プレス加工により打ち抜いて、所定の回路パターンが形成されたリードフレーム１を製作する（図２（ａ））。
【００４５】
（２）リードフレーム１にパワー半導体２および駆動ＩＣ３をはんだ付けにより接合する（図２（ｂ））。
はんだ付けはペレット状のはんだを利用し、水素還元が可能な炉において行う。水素還元が可能な炉を使用する理由は、リードフレーム１の表面の酸化膜を水素還元により除去して活性化させることにより、はんだとの濡れ性を向上させるためである。はんだ材料には、例えば、Ｓｎ−Ｐｂ−Ａｇからなる高温はんだ、Ｓｎ−Ａｇ−Ｃｕ系からなる鉛フリーはんだを用いる。これらはんだは高温の成形樹脂に接触しても溶けないはんだであり、はんだ付けの温度は、はんだの融点に応じて設定される。
【００４６】
なお、パワー半導体２とリードフレーム１のはんだ層にボイド（空孔）が残留すると、熱抵抗が高くなり、パワー半導体２から生じる熱を効率よく放熱することができない。そこで、ボイドが発生しないように、はんだが溶融している状態で、１０Ｔｏｒｒ以下の真空引きを行う。真空環境下、泡が大きくなってはじけ、ボイドは消滅する。
【００４７】
（３）ボンディングワイヤ４，５による接続を行う（図２（ｃ））。リードフレーム１の回路とパワー半導体２とを接続するボンディングワイヤ４は、線径が１２５〜５００μｍのＡｌワイヤを使用して超音波接合する。リードフレーム１の回路と駆動ＩＣ３とを接続するボンディングワイヤ５は、線径が１０μｍ程度のＡｕワイヤを使用して超音波接合する。
【００４８】
（４）図２（ｃ）に示した部品を、トランスファー成形機に取り付けられた金型にセットする（図示せず）。金型は１７０〜１８０℃程度に保温されており、予熱後にタブレット状の樹脂をプランジャーにて金型内に流し込む。
この樹脂は、マトリクス（主剤）としてエポキシ樹脂を用い、フィラー（添加物）として酸化珪素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化珪素（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）の中の１または２以上を選択的に組み合わせたセラミック粉末を添加したものであり、熱伝導率は２〜５Ｗ／ｍ・Ｋとなる。
【００４９】
（５）樹脂の注入を行うと数十秒で硬化するので、直ぐに金型から取り出し、恒温槽で後硬化を行って封止を完了し、成形樹脂６を形成する（図２（ｄ））。
なお、このようにして形成したセラミックス絶縁層形成前の半導体モジュールの底面は、リードフレーム１および成形樹脂６が下側に露出するが、同一平面となるように形成されている（理由は後述する）。従来技術ではリードフレーム１の下側にも成型樹脂を充填する必要があり、未充填部が発生するおそれがあったが、本実施形態ではリードフレーム１の下側に成形樹脂を充填させないため従来技術のような未充填部が発生する事態をなくし、また、充填性を考慮する必要もなくしている。
【００５０】
（６）恒温槽から取り出したセラミックス絶縁層形成前の半導体モジュールの底面へマスク８をあてて、プラズマ溶射法にセラミックス絶縁層７を形成する（図２（ｅ））。プラズマ溶射法は、加熱によりセラミックス粉末を溶融もしくは軟化させて微粒子状の粒子セラミックスとして加速し、セラミックス絶縁層形成前の半導体モジュールの底面に衝突させて、微粒子を凝固・堆積させて積層し、セラミックス絶縁層７を形成するというものである。
リードフレーム１および成形樹脂６が下側に露出する半導体モジュールの底面は、先に説明したように同一平面に形成されており、セラミックス絶縁層７の積層後に凹凸等が形成されることなく、セラミックス絶縁層７の下側面は平面状に形成される。
【００５１】
このセラミックス粉末には酸化珪素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化珪素（Ｓｉ３Ｎ４）、窒化ホウ素（ＢＮ）、窒化アルミニウム（ＡｌＮ）のセラミックス群の中から１種類を選択した粉末、または、セラミックス群の中から２種類以上を選択して混合した粉末を用いる。溶射方法は、例えば、プラズマ溶射法を用い、雰囲気は大気もしくは減圧下で行う。セラミックス絶縁層７の厚みは溶射時間を増減させて調整できる。セラミックス絶縁層７の厚みは５０〜５００μｍが可能で、特に、１５０μｍが好ましい。
交流破壊電圧で１０ｋＶ以上有する半導体モジュールであってセラミックス絶縁層７の厚みが最も小さい厚み１５０μｍであり、このような半導体モジュールでは耐電圧定格が１２００Ｖのパワー素子にも用いることができる。
【００５２】
（７）セラミックス絶縁層７が形成された後にマスク８を外して半導体モジュール１００を完成させる（図２（ｆ））
このように（１）〜（７）の工程を経て、半導体モジュール１００が製造されることとなる。
【００５３】
なお、先の（６）の工程のプラズマ溶射法に代えて、コールドスプレーを採用しても良い。
コールドスプレーとは、溶射法の一種であり、スプレーするセラミックス粉末の融点または軟化温度より低い温度に加熱（３００〜５００℃程度）したガスを先細末広（ラバル）ノズルにより超音速流にして、その流れの中にセラミックス粉末を投入にて加速させ、固相状態の粒子セラミックスを半導体モジュールの底面に高速で衝突させてセラミックス絶縁層７を形成する技術である。
【００５４】
ガスの供給温度は３００〜５００℃であるが半導体モジュールの底面に到着するときには膨張するため室温〜１００℃程度に低下する。ガスはヘリウム、窒素、空気などが使用され、へリウムは高い流速が得られる。粒子セラミックスの衝突速度が、５００ｍ／ｓ以上になると粒子の運動エネルギーにより粒子が塑性変形して被膜を形成し始める。この被膜を形成し始める速度を臨界速度と呼び、この臨界速度は、粒子と基材の材料、粒径などにより異なる。セラミックス絶縁層の厚みはスプレー時間をコントロールすることにより調整できる。
【００５５】
なお、コールドスプレーは、厳密にはセラミックスが溶融せずに固相のままの被膜となるため、溶射法といえるか否かが議論されているが、現状では溶射法に分類されており、本明細書においても現状の分類に従って溶射であるものとして説明した。
【００５６】
続いて、本発明の第２実施形態に係る半導体モジュールおよびその製造方法について、図を参照しつつ以下に説明する。図３は本実施形態の半導体モジュールの断面構成図である。
本実施形態の半導体モジュール１００’は、図３で示すように、リードフレーム１、パワー半導体２、駆動ＩＣ３、ボンディングワイヤ４，５、成形樹脂６、セラミックス絶縁層７を備える。
【００５７】
このリードフレーム１の上には、回路素子の一具体例であるパワー半導体２、回路素子の一具体例である駆動ＩＣ３が実装され、ボンディングワイヤ４，５により相互に接続されている。セラミックス絶縁層７は、これらリードフレーム１の回路パターンが形成された面の反対面と、この反対面と接する側面と、を覆うように形成されている。セラミックス絶縁層７は、リードフレーム１の下面に直接溶射されるため、リードフレーム１の孔部にはセラミックス絶縁層７は形成されない。
【００５８】
成形樹脂６は、一方の側（図３では上側）で、リードフレーム１、パワー半導体２、駆動ＩＣ３、ボンディングワイヤ４，５、およびセラミックス絶縁層７を覆い、かつ他方の側（図３では下側）でセラミックス絶縁層７の一部が外界に露出するように設けられる。また、図３で示すように、成形樹脂６は、セラッミクス絶縁層７をくるむように形成されるため、落下・剥離が起きないように配慮された構成となっている。
【００５９】
半導体モジュールの底面は、凹凸等が形成されることなく平面状に形成される。なお、同一平面に形成する代わりに、拡大図で示すようにセラミックス絶縁層７が若干外側に突出する形式とすることも可能である。図示しない冷却体や放熱部品を取り付ける場合では、成形樹脂面から露出するセラミックス絶縁層７の裏面が確実に密着するため、放熱効率を高めることができる。さらに成形樹脂６への応力集中を避けることができる。このようにセラミックス絶縁層７は、成形樹脂６と同一面または若干の凸であることが望ましい。
【００６０】
このセラミックス絶縁層７は、第１実施形態で説明したように、酸化珪素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化珪素（Ｓｉ３Ｎ４）、窒化ホウ素（ＢＮ）、窒化アルミニウム（ＡｌＮ）の中の１または２以上を選択的に組み合わせたセラミックス材料により形成されたものであり、熱伝導率が４〜２７０Ｗ／ｍ・Ｋであり、厚さａが５０〜５００μｍ、例えば１５０μｍである。
【００６１】
これら酸化珪素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化珪素（Ｓｉ３Ｎ４）、窒化ホウ素（ＢＮ）、窒化アルミニウム（ＡｌＮ）の中の１または２以上を選択的に組み合わせたセラミックス材料により形成されたセラミックス絶縁層７を厚み１５０μｍで形成した半導体モジュールは、交流破壊電圧で１０ｋＶ以上有しており、耐電圧定格が１２００Ｖのパワー半導体３に使用できることが実験により確認されている。
【００６２】
このような半導体モジュール１００’を回路基板に実装すると、例えば図示しない回路基板にこのセラミックス絶縁層７が接触して、回路基板を通じて放熱されることとなるが、従来よりも格段に熱抵抗が小さい（熱伝導率が大きい）セラミックス絶縁層７を通じて効率的に放熱されることとなり、放熱特性を向上させることができる。
【００６３】
続いて、半導体モジュール１００’の製造方法について図を参照しつつ説明する。図４は、本実施形態の半導体モジュール１００’の製造方法の説明図である。
（１）０．３〜１．０ｍｍ程度の銅板を、プレス加工により打ち抜いて、所定の回路パターンが形成されたリードフレーム１を製作する（図４（ａ））。
【００６４】
（２）このように予め成形加工されたリードフレーム１の回路パターンが形成された面の反対面と、この反対面に接する側面と、に溶射法により粒子セラミックスを溶射してセラミックス絶縁層７を設ける（図４（ｂ））。
リードフレーム１の回路パターンが形成された面（外部リードおよび回路素子を搭載する面、並びに、ボンディングする面）にマスク９をあて、リードフレーム１の反対面およびこの反対面に接する側面（つまりマスク９が当たっていない面）に、セラミックス粉末を溶融もしくは軟化させて加速した微粒子状の粒子セラミックスを溶射して積層することによりセラミックス絶縁層７を形成する。
【００６５】
この場合、リードフレーム１の孔部を覆わないようなマスク９（リードフレーム１の孔部と位置・大きさが一致するような孔部を有するマスク９）を採用している。仮に孔部も覆うようなマスク９とすると、セラミックス絶縁層７の形成後にリードフレームとマスクとにわたって一体に連なるセラミックス絶縁層が形成され、マスクを取り外すとき、セラミックス絶縁層が破損するおそれがあるが、本製造方法ではそのようなおそれをなくしている。
【００６６】
前記したセラミックス粉末には酸化珪素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化珪素（Ｓｉ３Ｎ４）、窒化ホウ素（ＢＮ）、窒化アルミニウム（ＡｌＮ）のセラミックス群の中から１種類を選択した粉末、または、セラミックス群の中から２種類以上を選択して混合した粉末を用いる。溶射方法は、例えば、プラズマ溶射法を用い、雰囲気は大気もしくは減圧下で行う。セラミックス絶縁層７の厚みは溶射時間を増減させて調整できる。セラミックス絶縁層７の厚みは５０〜５００μｍが可能で、特に、１５０μｍが好ましい。
交流破壊電圧で１０ｋＶ以上有する半導体モジュールであってセラミックス絶縁層７の厚みが最も小さい厚み１５０μｍであり、このような半導体モジュールでは耐電圧定格が１２００Ｖのパワー素子にも用いることができる。
【００６７】
（３）リードフレーム１の回路パターンが形成された面にパワー半導体２および駆動ＩＣ３をはんだ付けにより接合する（図４（ｃ））。
はんだ付けは、第１実施形態と同様にペレット状のはんだを利用し、水素還元が可能な炉において行う。はんだ材料には、例えば、Ｓｎ−Ｐｂ−Ａｇからなる高温はんだ、Ｓｎ−Ａｇ−Ｃｕ系からなる鉛フリーはんだを用いる。これらはんだは高温の成形樹脂に接触しても溶けないはんだであり、はんだ付けの温度は、はんだの融点に応じて設定される。
【００６８】
なお、パワー半導体２とリードフレーム１のはんだ層にボイド（空孔）が残留すると、熱抵抗が高くなり、パワー半導体２から生じる熱を効率よく放熱することができない。そこで、ボイドが発生しないように、はんだが溶融している状態で、１０Ｔｏｒｒ以下の真空引きを行う。真空環境下、泡が大きくなってはじけ、ボイドは消滅する。
【００６９】
（４）ボンディングワイヤ４，５による接続を行う（図４（ｄ））。リードフレーム１の回路とパワー半導体２とを接続するボンディングワイヤ４は、線径が１２５〜５００μｍのＡｌワイヤを使用して超音波接合する。リードフレーム１の回路と駆動ＩＣ３とを接続するボンディングワイヤ５は、線径が１０μｍ程度のＡｕワイヤを使用して超音波接合する。
【００７０】
（５）図４（ｄ）に示した部品を、トランスファー成形機に取り付けられた金型にセットする（図示せず）。金型は１７０〜１８０℃程度に保温されており、予熱後にタブレット状の樹脂をプランジャーにて金型内に流し込む。
この樹脂は、マトリクス（主剤）としてエポキシ樹脂を用い、フィラー（添加物）として酸化珪素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化珪素（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）の中の１または２以上を選択的に組み合わせたセラミック粉末を添加したものであり、熱伝導率は２〜５Ｗ／ｍ・Ｋとなる。
【００７１】
（６）樹脂の注入を行うと数十秒で硬化するので、直ぐに金型から取り出し、恒温槽で後硬化を行って封止を完了し、成形樹脂６を形成する（図４（ｅ））。
このように（１）〜（６）の工程を経て、半導体モジュールが製造されることとなる。
【００７２】
なお、先の（２）の工程のプラズマ溶射法に代えて、第１実施形態で説明したコールドスプレーを採用しても良い。またスパッタリングの技術を用いて形成することも可能である。
また、本実施形態では、特にリードフレーム１のセラミックス絶縁層７を形成する面の粗化を行ってセラミックス絶縁層７との密着性を向上させることができる。例えば、プレス加工により打ち抜く前に所定位置を祖面とし、この祖面位置に合わせてプレス加工を行ってリードフレーム１を形成することで実現できる。
また、リードフレーム１の端部にＲ加工Ｃ面取り加工等を施して絶縁性能を向上させるようにしてもよい。この工程はリードフレーム１の形成途中で行われることとなる。
【００７３】
このような第２実施形態の半導体モジュール１００’と従来技術とを比較すると、従来技術ではリードフレーム１の下側にも成型樹脂を充填する必要があり、未充填部が発生するおそれがあったが、本実施形態でもリードフレーム１の下側に成形樹脂を充填させないため従来技術のような未充填部が発生する事態をなくし、また、充填性を考慮する必要もなくしている。
【００７４】
以上、本発明の第１，第２の実施形態の半導体モジュールおよびその製造方法について説明した。本実施形態では回路素子の具体例としてパワー半導体２，駆動ＩＣ３を例に挙げて説明した。しかしながら、本発明は回路素子がパワー半導体２，駆動ＩＣ３に限定される趣旨ではなく、他の半導体・ＩＣ・抵抗・コンデンサ・コイル等各種の素子を回路素子に含めるものである。このような各種の半導体モジュールにも本発明の適用は可能である。
【００７５】
【発明の効果】
以上、本発明によれば、リードフレーム１の下側に熱抵抗が小さい（熱伝導率が大きい）セラミックス絶縁層７をプラズマ溶射法・コールドスプレーにより形成することとした。これにより成形樹脂の充填性を考慮してパワー半導体の下側の成形樹脂の厚さを大きくする必要性や、ボンディングワイヤの変形、断線の原因ともなる成形時の樹脂注入圧力を高くする必要性をなくした。また、熱伝導率が高いセラミックス材料を用い、さらにセラミックス絶縁層を薄く（例えば１５０μｍ）形成して、従来よりも大幅に熱抵抗を小さくした。これにより、フルモールドの半導体モジュールの冷却性能を著しく向上させることができる。
【００７６】
また、従来技術のように熱抵抗を小さくできるが、製造コスト・材料コストが増大する金属ベース基板、または、焼結体であるセラミックス製配線板を製造する代わりに、セラミックス絶縁層７を溶射形成するというものであり、製造コスト・材料コストが従来よりも増大する事態を回避することができる。
【００７７】
また、消費電力からみた適用範囲が２００Ｖ５０Ａを超えて熱発生量が大きいパワー半導体に対応するような冷却性能を有するフルモールド半導体モジュールを実用化することができる。
【００７８】
総じて、このような本発明によれば、コスト上昇を抑えつつ放熱特性を向上させた半導体モジュールおよびその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の半導体モジュールの断面構成図である。
【図２】本発明の第１実施形態の半導体モジュールの製造方法の説明図である。
【図３】本発明の第２実施形態の半導体モジュールの断面構成図である。
【図４】本発明の第２実施形態の半導体モジュールの製造方法の説明図である。
【図５】従来のフルモールド半導体モジュールの第１例を示す断面図である。
【図６】従来のフルモールド半導体モジュールの第２例を示す断面図である。
【図７】従来のフルモールド半導体モジュールの第３例を示す断面図である。
【符号の説明】
１ ：リードフレーム
２ ：パワー半導体
３ ：駆動ＩＣ
４ ：ボンディングワイヤ
５ ：ボンディングワイヤ
６ ：成形樹脂
７ ：セラッミクス絶縁層
８，９ ：マスク
１００，１００’：半導体モジュール
Claims (11)
- １または複数の回路素子を搭載し、樹脂封止してなる半導体モジュールにおいて、
前記回路素子を搭載するリードフレームと、
前記回路素子および前記リードフレームの回路素子搭載面を少なくとも封止する樹脂と、
少なくとも前記リードフレームの回路素子非搭載面に直接形成したセラミックス絶縁層と、
を備えることを特徴とする半導体モジュール。 - １または複数の回路素子を搭載し、樹脂によって封止され、形成された半導体モジュールにおいて、
回路素子を搭載するための回路パターンが形成されたリードフレームと、
回路素子およびリードフレームを覆うように一方の面に設けられる成形樹脂と、
成形樹脂およびリードフレームを覆うように他方の面に設けられるセラミックス絶縁層と、
を備えることを特徴とする半導体モジュール。 - 請求項２に記載の半導体モジュールにおいて、
前記セラミックス絶縁層は、熱伝導率が４〜２７０Ｗ／ｍ・Ｋであり、かつ厚さが５０〜５００μｍであることを特徴とする半導体モジュール。 - 請求項２または請求項３に記載の半導体モジュールにおいて、
前記セラミックス絶縁層は、酸化珪素、酸化アルミニウム、窒化珪素、窒化ホウ素、窒化アルミニウムの中の１または２以上を選択的に組み合わせたセラミックス材料により溶射形成される層であることを特徴とする半導体モジュール。 - １または複数の回路素子を搭載し、樹脂によって封止され、形成された半導体モジュールの製造方法において、
予め成形加工されたリードフレームに回路素子を接合する第１工程と、
回路素子とリードフレームとをボンディングワイヤにより接続する第２工程と、
回路素子およびリードフレームを覆う成形樹脂を一方の面に形成する第３工程と、
溶射法により粒子セラミックスを他方の面に溶射して、成形樹脂およびリードフレームを覆うセラミックス絶縁層を形成する第４工程と、
を有することを特徴とする半導体モジュールの製造方法。 - １または複数の回路素子を搭載し、樹脂によって封止され、形成された半導体モジュールにおいて、
回路素子を搭載するための回路パターンが形成されたリードフレームと、
リードフレームの回路パターンが形成された面の反対面を覆うようにリードフレームに設けられるセラミックス絶縁層と、
回路素子、リードフレームおよびセラミックス絶縁層を覆い、かつセラミックス絶縁層の一部が外界に露出するように設けられる成形樹脂と、
を備えることを特徴とする半導体モジュール。 - 請求項６に記載の半導体モジュールにおいて、
前記セラミックス絶縁層は、熱伝導率が４〜２７０Ｗ／ｍ・Ｋであり、かつ厚さが５０〜５００μｍであることを特徴とする半導体モジュール。 - 請求項６または請求項７に記載の半導体モジュールにおいて、
前記セラミックス絶縁層は、酸化珪素、酸化アルミニウム、窒化珪素、窒化ホウ素、窒化アルミニウムの中の１または２以上を選択的に組み合わせたセラミックス材料により溶射形成される層であることを特徴とする半導体モジュール。 - １または複数の回路素子を搭載し、樹脂によって封止され、形成された半導体モジュールの製造方法において、
予め成形加工されたリードフレームの回路パターンが形成された面の反対面に溶射法により粒子セラミックスを溶射してセラミックス絶縁層を設ける第１工程と、
リードフレームの回路パターンが形成された面に回路素子を接合する第２工程と、
回路素子とリードフレームとをボンディングワイヤにより接続する第３工程と、
回路素子、リードフレームおよびセラミックス絶縁層を覆い、かつセラミックス絶縁層の一部が外界に露出するように成形樹脂を設ける第４工程と、
を有することを特徴とする半導体モジュールの製造方法。 - 請求項５または請求項９に記載された半導体モジュールの製造方法において、
前記溶射法は、プラズマ溶射法であることを特徴とする半導体モジュールの製造方法。 - 請求項５または請求項９に記載された半導体モジュールの製造方法において、
前記溶射法は、コールドスプレーであることを特徴とする半導体モジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003170395A JP4023397B2 (ja) | 2003-04-15 | 2003-06-16 | 半導体モジュールおよびその製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003109801 | 2003-04-15 | ||
| JP2003170395A JP4023397B2 (ja) | 2003-04-15 | 2003-06-16 | 半導体モジュールおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005005638A true JP2005005638A (ja) | 2005-01-06 |
| JP4023397B2 JP4023397B2 (ja) | 2007-12-19 |
Family
ID=34106223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003170395A Expired - Fee Related JP4023397B2 (ja) | 2003-04-15 | 2003-06-16 | 半導体モジュールおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4023397B2 (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066559A (ja) * | 2004-08-26 | 2006-03-09 | Fuji Electric Fa Components & Systems Co Ltd | 半導体モジュールおよびその製造方法 |
| JP2007305772A (ja) * | 2006-05-11 | 2007-11-22 | Fuji Electric Device Technology Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2008060256A (ja) * | 2006-08-30 | 2008-03-13 | Renesas Technology Corp | 半導体装置 |
| JP2008124158A (ja) * | 2006-11-10 | 2008-05-29 | Fuji Electric Device Technology Co Ltd | 絶縁基板およびその製造方法、ならびに半導体装置の製造方法 |
| WO2009011077A1 (ja) * | 2007-07-17 | 2009-01-22 | Mitsubishi Electric Corporation | 半導体装置及びその製造方法 |
| JP2009252885A (ja) * | 2008-04-03 | 2009-10-29 | Mitsubishi Electric Corp | 電力半導体装置 |
| US7626124B2 (en) | 2005-05-13 | 2009-12-01 | Fuji Electric Holdings Co., Ltd. | Wiring board |
| JP2010209380A (ja) * | 2009-03-09 | 2010-09-24 | Tohoku Univ | セラミックス皮膜の形成方法及びセラミックス皮膜付基材 |
| JP2011054889A (ja) * | 2009-09-04 | 2011-03-17 | Denso Corp | 樹脂封止型半導体装置およびその製造方法 |
| US8017446B2 (en) | 2009-03-28 | 2011-09-13 | Danfoss Silicon Power Gmbh | Method for manufacturing a rigid power module suited for high-voltage applications |
| WO2013105351A1 (ja) * | 2012-01-10 | 2013-07-18 | 株式会社日立製作所 | パワーモジュール |
| JP2013145814A (ja) * | 2012-01-16 | 2013-07-25 | Hitachi Ltd | パワーモジュール |
| JP2013530313A (ja) * | 2010-07-08 | 2013-07-25 | シーメンス エナジー インコーポレイテッド | 非金属基板の表面に材料層を形成する方法 |
| JP2013530312A (ja) * | 2010-07-08 | 2013-07-25 | シーメンス エナジー インコーポレイテッド | 導体の表面に電気絶縁材料層を塗布するための方法 |
| US8499825B2 (en) | 2007-07-19 | 2013-08-06 | Toyota Jidosha Kabushiki Kaisha | Method for manufacturing heat transfer member, power module, vehicle inverter, and vehicle |
| CN103824844A (zh) * | 2012-11-15 | 2014-05-28 | 三菱电机株式会社 | 功率半导体模块及其制造方法 |
| JP2017005129A (ja) * | 2015-06-11 | 2017-01-05 | 三菱電機株式会社 | 半導体装置 |
| EP3057126A4 (en) * | 2013-10-07 | 2017-12-06 | Rohm Co., Ltd. | Power module, and method for producing same |
| JP2018088558A (ja) * | 2018-03-01 | 2018-06-07 | ローム株式会社 | 半導体装置 |
| WO2020250592A1 (ja) * | 2019-06-11 | 2020-12-17 | ローム株式会社 | 半導体装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5126201B2 (ja) * | 2009-10-23 | 2013-01-23 | 株式会社デンソー | 半導体モジュールおよびその製造方法 |
| JP5542765B2 (ja) | 2011-09-26 | 2014-07-09 | 日立オートモティブシステムズ株式会社 | パワーモジュール |
| JP5663462B2 (ja) | 2011-12-15 | 2015-02-04 | 日立オートモティブシステムズ株式会社 | パワー半導体モジュールおよびパワーモジュール |
| JP6301602B2 (ja) * | 2013-07-22 | 2018-03-28 | ローム株式会社 | パワーモジュールおよびその製造方法 |
-
2003
- 2003-06-16 JP JP2003170395A patent/JP4023397B2/ja not_active Expired - Fee Related
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066559A (ja) * | 2004-08-26 | 2006-03-09 | Fuji Electric Fa Components & Systems Co Ltd | 半導体モジュールおよびその製造方法 |
| JP4492257B2 (ja) * | 2004-08-26 | 2010-06-30 | 富士電機システムズ株式会社 | 半導体モジュールおよびその製造方法 |
| US7626124B2 (en) | 2005-05-13 | 2009-12-01 | Fuji Electric Holdings Co., Ltd. | Wiring board |
| JP2007305772A (ja) * | 2006-05-11 | 2007-11-22 | Fuji Electric Device Technology Co Ltd | 半導体装置および半導体装置の製造方法 |
| US9129979B2 (en) | 2006-08-30 | 2015-09-08 | Renesas Electronics Corporation | Semiconductor device |
| US8232629B2 (en) | 2006-08-30 | 2012-07-31 | Renesas Electronics Corporation | Semiconductor device |
| JP2008060256A (ja) * | 2006-08-30 | 2008-03-13 | Renesas Technology Corp | 半導体装置 |
| JP2008124158A (ja) * | 2006-11-10 | 2008-05-29 | Fuji Electric Device Technology Co Ltd | 絶縁基板およびその製造方法、ならびに半導体装置の製造方法 |
| WO2009011077A1 (ja) * | 2007-07-17 | 2009-01-22 | Mitsubishi Electric Corporation | 半導体装置及びその製造方法 |
| US8236666B2 (en) | 2007-07-17 | 2012-08-07 | Mitsubishi Electric Corporation | Semiconductor device and process for producing same |
| JP5133342B2 (ja) * | 2007-07-17 | 2013-01-30 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| US8499825B2 (en) | 2007-07-19 | 2013-08-06 | Toyota Jidosha Kabushiki Kaisha | Method for manufacturing heat transfer member, power module, vehicle inverter, and vehicle |
| JP2009252885A (ja) * | 2008-04-03 | 2009-10-29 | Mitsubishi Electric Corp | 電力半導体装置 |
| JP2010209380A (ja) * | 2009-03-09 | 2010-09-24 | Tohoku Univ | セラミックス皮膜の形成方法及びセラミックス皮膜付基材 |
| US8017446B2 (en) | 2009-03-28 | 2011-09-13 | Danfoss Silicon Power Gmbh | Method for manufacturing a rigid power module suited for high-voltage applications |
| JP2011054889A (ja) * | 2009-09-04 | 2011-03-17 | Denso Corp | 樹脂封止型半導体装置およびその製造方法 |
| JP2013530312A (ja) * | 2010-07-08 | 2013-07-25 | シーメンス エナジー インコーポレイテッド | 導体の表面に電気絶縁材料層を塗布するための方法 |
| KR101609193B1 (ko) | 2010-07-08 | 2016-04-05 | 지멘스 에너지, 인코포레이티드 | 전도체의 표면에 전기 절연 재료 층을 도포하기 위한 방법 |
| JP2013530313A (ja) * | 2010-07-08 | 2013-07-25 | シーメンス エナジー インコーポレイテッド | 非金属基板の表面に材料層を形成する方法 |
| WO2013105351A1 (ja) * | 2012-01-10 | 2013-07-18 | 株式会社日立製作所 | パワーモジュール |
| JP2013145814A (ja) * | 2012-01-16 | 2013-07-25 | Hitachi Ltd | パワーモジュール |
| US9252028B2 (en) | 2012-11-15 | 2016-02-02 | Mitsubishi Electric Corporation | Power semiconductor module and method of manufacturing the same |
| US9171774B2 (en) | 2012-11-15 | 2015-10-27 | Mitsubishi Electric Corporation | Power semiconductor module and method of manufacturing the same |
| JP2014099547A (ja) * | 2012-11-15 | 2014-05-29 | Mitsubishi Electric Corp | 電力半導体モジュールおよびその製造方法 |
| CN103824844A (zh) * | 2012-11-15 | 2014-05-28 | 三菱电机株式会社 | 功率半导体模块及其制造方法 |
| EP3057126A4 (en) * | 2013-10-07 | 2017-12-06 | Rohm Co., Ltd. | Power module, and method for producing same |
| JP2017005129A (ja) * | 2015-06-11 | 2017-01-05 | 三菱電機株式会社 | 半導体装置 |
| JP2018088558A (ja) * | 2018-03-01 | 2018-06-07 | ローム株式会社 | 半導体装置 |
| WO2020250592A1 (ja) * | 2019-06-11 | 2020-12-17 | ローム株式会社 | 半導体装置 |
| JP7496821B2 (ja) | 2019-06-11 | 2024-06-07 | ローム株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4023397B2 (ja) | 2007-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4023397B2 (ja) | 半導体モジュールおよびその製造方法 | |
| US7256431B2 (en) | Insulating substrate and semiconductor device having a thermally sprayed circuit pattern | |
| JP6332439B2 (ja) | 電力変換装置 | |
| JP5757314B2 (ja) | 半導体装置 | |
| US9245832B2 (en) | Semiconductor module | |
| JP6004094B2 (ja) | パワー半導体モジュールおよびその製造方法、電力変換器 | |
| WO2020050325A1 (ja) | パワー半導体装置およびその製造方法、ならびに電力変換装置 | |
| US20090237890A1 (en) | Semiconductor device and method for manufacturing the same | |
| US7682875B2 (en) | Method for fabricating a module including a sintered joint | |
| JP2007305772A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN104637832B (zh) | 半导体装置及其制造方法 | |
| EP2835823B1 (en) | Power converter | |
| JP3390661B2 (ja) | パワーモジュール | |
| JP5077529B2 (ja) | 絶縁基板の製造方法、ならびに半導体装置の製造方法 | |
| JP4385324B2 (ja) | 半導体モジュールおよびその製造方法 | |
| JP5246143B2 (ja) | 半導体モジュールおよびその製造方法ならびに電気機器 | |
| JP4784150B2 (ja) | 半導体装置および、半導体装置の製造方法 | |
| JP6945418B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2003051573A5 (ja) | ||
| US9532448B1 (en) | Power electronics modules | |
| JP4492257B2 (ja) | 半導体モジュールおよびその製造方法 | |
| JP4039196B2 (ja) | 半導体モジュールの製造方法 | |
| JP3972519B2 (ja) | パワー半導体モジュール | |
| JP5644806B2 (ja) | 絶縁基板、半導体装置およびそれらの製造方法 | |
| JP4961314B2 (ja) | パワー半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060414 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070813 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070924 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4023397 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |